JPH11149861A

JPH11149861A - 電子源の製造方法及び装置

Info

Publication number: JPH11149861A
Application number: JP31744697A
Authority: JP
Inventors: Kazuo Koyanagi; 和夫小柳; Hideji Kawasaki; 秀司川崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-11-18
Filing date: 1997-11-18
Publication date: 1999-06-02

Abstract

(57)【要約】【課題】配線抵抗による影響を無くして、各素子の電
子放出特性をほぼ一様にした電子源を製造する。【解決手段】基板上にマトリクス状に導電性薄膜を配
設し、これら導電性薄膜を接続する行方向配線及び列方
向配線を配置し、行方向配線の１つの配線を選択し、そ
の選択した配線の各導電性薄膜間の配線抵抗にほぼ等し
い付加抵抗１０１を非選択方向の列方向配線の端子間に
それぞれ付加する。この選択した配線の両側の端子と前
記付加抵抗の全抵抗値をほぼ２分する点との間に導電性
薄膜に電子放出部を形成するための電圧を印加し、その
行方向配線の次の行方向配線を選択し、その選択した配
線に電圧を印加し、これら工程を行方向配線の全てに対
して繰返し行い、全ての導電性薄膜に電子放出部を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば表面伝導型
放出素子を用いた電子源の製造方法及び装置に関するも
のである。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、例えば表面伝導型放出素子や、電界放出型
素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放
出素子（以下ＭＩＭ型と記す）などが知られている。

【０００３】ＦＥ型の例としては、例えば、W. P. Dyke
& W. W. Dolan，“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t，“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。

【０００４】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。

【０００５】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。

【０００６】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。

【０００７】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［G. Dittmer：“Thin Solid Films”, 9,317 (1
972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hart
well and C. G. Fonstad：”IEEE Trans. ED Conf.”，
519 (1975)］や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２（１９８３）］等が
報告されている。

【０００８】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２０に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、３００１は基板
で、３００４はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜３００４は図示のよう
にＨ字形の平面形状に形成されている。この導電性薄膜
３００４に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］、幅Ｗは、
０．１［ｍｍ］に設定されている。

【０００９】従来、これらの表面伝導型放出素子におい
ては、電子放出を行う前に導電性薄膜３００４に予め通
電フォーミングと呼ばれる通電処理を行って電子放出部
３００５を形成するのが一般的であった。即ち、通電フ
ォーミングとは、通電により電子放出部を形成するもの
であり、例えば前記導電性薄膜３００４の両端に直流電
圧あるいは非常にゆっくりとした昇電圧、例えば１Ｖ／
分程度を印加し、その導電性薄膜３００４を局所的に破
壊、変形もしくは変質させ、その導電性薄膜３００４を
電気的に高抵抗な状態にした電子放出部３００５を形成
することである。尚、この電子放出部３００５は導電性
薄膜３００４の一部に亀裂が発生して形成され、導電正
薄膜３００４の両端に所定の電圧を印加することによ
り、その亀裂付近から電子放出が行われる。

【００１０】この後、この電子放出素子の電子放出特性
を改善するために、後述するように「活性化」と称する
処理を行い、電子放出部３００５の亀裂近傍に、炭素、
炭素化合物からなる膜（カーボン膜）を形成する場合が
ある。このような活性化工程は、有機物質を含む雰囲気
中で、電子放出部３００５にパルス電圧を印加し、炭
素、炭素化合物を電子放出部３００５の周辺に堆積させ
るのが一般的である。

【００１１】さらに安定な電子放出特性を得るため、上
記炭素、炭素化合物の堆積が不必要に進行しないよう
に、後述する「安定化」と称する工程を施すことが、実
用上有益である。

【００１２】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたる多数素子
を配列形成できる利点がある。そこで、この特性を生か
せるようないろいろな応用が研究さてれている。例え
ば、荷電ビーム源、表示装置等が挙げられる。多数の表
面伝導型放出素子を配列形成した例としては、後述する
様に、並列に表面伝導型放出素子を配列し、個々の素子
の両端を配線（共通配線とも呼ぶ）で、それぞれ結線し
た行を多数行配列した電子源等が挙げられる（例えば、
特開昭６４−０３１３３２号公報、特開平１−２８３７
４９号公報、特開平２−２５７５５２っ号公報等）。ま
た、特に表示装置等の画像形成装置においては、近年、
液晶を用いた平板型表示装置がＣＲＴに代わって普及し
てきたが、自発光型でないためバックライトを持たなけ
ればならない等の問題点があり、自発光型の表示装置の
開発が望まれてきた。このような自発光型の表示装置と
しては、表面伝導型放出素子を多数配置した電子源と電
子源より放出された電子によって、可視光を発光させる
蛍光体とを組合わせた表示装置である画像形成装置があ
る（例えば、ＵＳＰ５０６６８８３号）また、上述の平板型ＣＲＴをはじめとして、表面伝導型
放出素子を応用した各種画像形成パネルにおいては、当
然のことながら高品位かつ高精細な画像が望まれる。

【００１３】これを実現するには、本願発明者等による
単純マトリクス構造（特開平６−３４２６３６号公
報）、すなわち、電子放出素子をＸ方向及びＹ方向に行
列状に複数個配し、同じ行に配された複数の電子放出素
子の電極の一方をＸ方向の配線に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続したものがある。

【００１４】

【発明が解決しようとする課題】単純マトリクス状に配
置された複数の表面伝導型電子放出素子に対して通電フ
ォーミング、或いは活性化を行う際に、並列に位置して
いる素子の合成抵抗に対する配線抵抗が無視できない大
きさとなり、電圧を印加する配線端から各素子までの距
離の違いにより配線抵抗による電圧降下に差が出てしま
う。そのため、各素子に印加される電圧に差ができてし
まい、フォーミング或いは活性化された素子の特性にば
らつきが生じる場合があった。

【００１５】本発明は上記従来例に鑑みてなされたもの
で、配線抵抗による影響を無くして、各素子の電子放出
特性をほぼ一様にした電子源を製造する電子源の製造方
法及び装置を提供することを目的とする。

【００１６】また本発明の目的は、マトリクス状に配列
された導電性薄膜或いは素子を、特性のばらつきを少な
くしてフォーミング或いは活性化できる電子源の製造方
法及び装置を提供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造方法は以下のような工程を備え
る。即ち、電子放出素子をマトリクス状に配置した電子
源の製造方法であって、基板上にマトリクス状に導電性
薄膜を配設し、これら導電性薄膜を接続する行方向配線
及び列方向配線を配置する工程と、前記行方向配線もし
くは列方向配線の１つの配線を選択し、選択した配線の
各導電性薄膜間の配線抵抗にほぼ等しい付加抵抗を非選
択方向の行或いは列方向配線の端子間にそれぞれ付加す
る付加工程と、前記選択した配線の両側の端子と前記付
加工程で付加された抵抗の全抵抗値をほぼ２分する点と
の間、もしくは、前記選択した配線の一方の端子および
前記一方の端子から前記選択した配線に接続された導電
性薄膜及び前記付加抵抗を介した点との間に、前記導電
性薄膜に電子放出部を形成するための電圧を印加する電
圧印加工程と、前記行方向配線もしくは列方向配線の次
の配線を選択し、前記選択した配線に前記電圧印加工程
を行い、これら工程を繰返して全ての導電性薄膜に電子
放出部を形成することを特徴とする。

【００１８】また上記目的を達成するために本発明の電
子源の製造装置は以下のような構成を備える。即ち、電
子放出素子をマトリクス状に配置した電子源の製造装置
であって、複数の導電性薄膜と、前記複数の導電性薄膜
をマトリクス状に接続する行方向配線及び列方向配線と
を有する電子源基板の前記行方向配線もしくは列方向配
線の１つの配線を選択する選択手段と、前記選択手段に
より選択された配線の各導電性薄膜間の配線抵抗にほぼ
等しい付加抵抗を非選択方向の行或いは列方向配線の端
子間にそれぞれ付加した状態で、前記選択した配線の両
側の端子と前記付加抵抗の全抵抗値をほぼ２分する点と
の間に電圧を印加して前記選択した配線に接続された各
導電性薄膜に電子放出部を形成する電圧印加手段と、前
記選択手段により前記選択された配線の次の配線を選択
させ、当該選択された配線に前記電圧印加手段により電
圧を印加して電子放出部を形成させる動作を繰返すこと
により、前記複数の導電性薄膜の全てに電子放出部を形
成するように制御する制御手段とを有することを特徴と
する。

【００１９】また上記目的を達成するために本発明の電
子源の製造装置は以下のような構成を備える。即ち、電
子放出素子をマトリクス状に配置した電子源の製造装置
であって、複数の導電性薄膜と、前記複数の導電性薄膜
をマトリクス状に接続する行方向配線及び列方向配線と
を有する電子源基板の前記行方向配線もしくは列方向配
線の１つの配線を選択する選択手段と、前記選択手段に
より選択された配線の各導電性薄膜間の配線抵抗にほぼ
等しい付加抵抗を非選択方向の行或いは列方向配線の端
子間にそれぞれ付加した状態で、前記選択した配線の一
方の端子および前記一方の端子から前記選択した配線に
接続された導電性薄膜及び前記付加抵抗を介した点との
間に電圧を印加して前記選択した配線に接続された各導
電性薄膜に電子放出部を形成する電圧印加手段と、前記
選択手段により前記選択された配線の次の配線を選択さ
せ、当該選択された配線に前記電圧印加手段により電圧
を印加して電子放出部を形成させる動作を繰返すことに
より、前記複数の導電性薄膜の全てに電子放出部を形成
するように制御する制御手段とを有することを特徴とす
る。

【００２０】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００２１】図１乃至図３は、本実施の形態の表面伝導
型放出素子の一例を示す模式図である。

【００２２】図１乃至図３において、Ｄx1，Ｄx2，…，
Ｄxmはｘ方向配線（行方向配線）、Ｄy1，Ｄy2，…，Ｄ
ynはｙ方向配線（列方向配線）であり、複数の電子放出
素子が単純マトリクス状に配線された電子源の構造の一
部を示したものである。またＲは素子間の配線抵抗を示
している。また、フォーミングもしくは活性化をしよう
する行方向配線Ｄx1を例にとり、そのＤy1側の一端を
Ａ、Ｄyn側の一端をＡ’で示す。図において，１００は
フォーミング用或いは活性化用電源、１０１は付加抵抗
Ｒ’が付加された部分を示し、ここでは各列方向配線の
間に抵抗Ｒ’が接続されている。

【００２３】ここで図２に示すように、本実施の形態の
特徴である付加抵抗部分１０１のＤyn側の一端をＢと
し、付加抵抗の中心（付加抵抗の数を示すｎが奇数の時
は図１に示すようにＤy(n+1)/2の抵抗を付加したライン
の一端を、又はｎが偶数の場合は図３に示すように、Ｄ
yn/2とＤy(n/2)+1との間の付加抵抗を二分する点）をそ
れぞれＣで表す。但し、通電フォーミング前の導電性薄
膜（素子）の抵抗値と、活性化前（即ち、フォーミング
後）の素子の抵抗値は、それぞれの時点でばらつきが無
視できる程度とする。

【００２４】ここで付加抵抗を付加しないとき、即ち、
Ｒ’＝０のとき、図１において、行方向配線Ｄx1上の導
電性薄膜或いは素子（通電フォーミング後）についてフ
ォーミング又は活性化を行うために、行方向配線のＡ点
及びＡ’点の両点と、付加抵抗の中点であるＣ点との間
に電圧を印加した場合、各導電性薄膜或いは素子に印加
される電圧は図４に示すようになる。また、図２におい
て、Ａ点とＢ点の間に電圧を印加した場合、各導電性薄
膜或いは素子にかかる電圧は、図６に示すようになる。

【００２５】ここで、上述したマトリクス配線のよう
に、複数の導電性薄膜或いは素子が並列に多数並んで配
置されている場合、これら並列に配置された導電性薄膜
或いは素子の合成抵抗に対する配線抵抗Ｒが無視できな
い大きさとなり、上述の配線抵抗による電圧降下の違い
が無視できないものとなる。これにより、フォーミング
或いは活性化された素子の特性にばらつきがでる場合が
あった。

【００２６】そこで本実施の形態では、所定の抵抗値を
有する抵抗を各列方向配線間に付加することにより、各
導電性薄膜或いは各素子に対する配線による電圧降下の
差を減少させる（電圧降下を全ての素子或いは導電性薄
膜において略一様にする）ことができる。

【００２７】即ち、図１において、図示にようにＲ’＝
Ｒである付加抵抗を挿入すると、Ａ点とＡ’点の両点及
びＣ点との間に電圧を印加すると、各導電性薄膜或いは
素子にかかる電圧は、図５に示すようになる。また、図
２に示すように、Ａ’点をフロート（非接続）し、Ａ点
とＢ点との間に電圧を付加した場合、各導電性薄膜あり
は各素子にかかる電圧は図７に示すようになる。

【００２８】ここで図４乃至図７を比較すると明らかな
ように、付加抵抗を設けることにより、抵抗を付加しな
い場合に比べて、導電性薄膜或いは素子に印加される電
圧分布が少ないことがわかる。尚、上述の説明におい
て、行方向配線に電圧が印加される場合には、列方向配
線の端子Ｄy1乃至Ｄynは、オープン状態となっている。
またこの電圧の印加は、行方向配線に限らず、列方向配
線を介して行っても良い。但し、その場合には、前述の
説明において、行方向配線と列方向配線とを入れ換えた
ようにして付加抵抗値、及びその接続箇所が決定され
る。

【００２９】以上のように、マトリクス状に配線された
複数の導電性薄膜或いは素子を接続する配線に所定の抵
抗値を有する抵抗を付加することにより、これら複数の
導電性薄膜或いは素子にかかる電圧の差を減少させるこ
とができ、これにより配線抵抗による電圧降下の差に起
因する複数素子の特性のばらつきを減少させることがで
きる。

【００３０】図８は本実施の形態のフォーミング及び／
或いは活性化処理を行う装置の構成を示すブロック図で
ある。

【００３１】図８において、８２０は本実施の形態の電
子源基板で、この基板８２０上には図１或いは図２に示
すように複数の導電性薄膜、或いは電子放出素子が配列
されている。８００は走査選択回路で、制御部８１０か
らの制御信号に基づいて、フォーミング或いは活性化を
行う行方向配線を選択している。８０１，８０２のそれ
ぞれは切替え回路で、いずれも制御部８１０よりの制御
信号により、その接続を切り換えている。またスイッチ
８０３もまた制御部８１０からの信号によりその接続を
切り換えている。例えば図１のような接続の場合には、
行配線Ｄx1が選択されたときは切替え回路８０１，８０
２及びの対応するスイッチはａ側に切替えられ、行方向
配線Ｄx1の両端から電圧が印加される。また他の行方向
配線に対応するスイッチはｂ側に接続され、またスイッ
チ８０３はａ側に接続される。これによりの頃に行方向
配線の両端は端子Ｃと接続される。

【００３２】また図２の場合には、行配線Ｄx1が選択さ
れたときは切替え回路８０１の対応するスイッチはａ側
に、切替え回路８０２の対応するスイッチはａ，ｂ側の
何れにも接続しないように切替えられ、スイッチ８０３
はｂ側に切替えられる。これにより行方向配線Ｄx1の一
方の端部から電圧が印加される。また他の行方向配線に
対応する切替え回路８０１，８０２の各スイッチはｂ側
に接続され、これにより残りの行方向配線の両端と端子
Ｂとが接続され、図２に示すような回路構成となる。

【００３３】本発明の実施の形態は、単純マトリクス配
列の表面伝導型放出素子に適用しうるが、以下に、この
表面伝導型放出素子について説明をし、その後に単純マ
トリクス配列について説明する。

【００３４】表面伝導型放出素子の基本的構成には大別
して、平面型及び垂直型の２つがある。

【００３５】まず、平面型の表面伝導型放出素子につい
て説明する。

【００３６】図９（ａ）（ｂ）は、本発明の実施の形態
の平面型の表面伝導型放出素子の構成を示す模式図であ
り、図９（ａ）は平面図、図９（ｂ）は断面図を示して
いる。

【００３７】図９において、１００１は基板、１００２
と１００３は素子電極、１００４は導電性薄膜、１００
５は電子放出部を示している。ここで基板１００１とし
ては、石英ガラス、Ｎａ等の不純物含有量を減少したガ
ラス、青板ガラス、青板ガラスにスパッタ法等により形
成したＳｉＯ2を積層したガラス基板及びアルミナ等の
セラミックス及びＳｉ基板等を用いることができる。

【００３８】対向する素子電極１００２，１００３の材
料としては、一般的な導体材料を用いることができる。
これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔ
ｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或いは合金及びＰｄ，Ａ
ｇ，Ａｕ，ＲｕＯ2、Ｐｄ−Ａｇ等の金属或いは金属酸
化物とガラス等から構成される印刷導体、Ｉｎ2Ｏ3−Ｓ
ｎＯ2等の透明導電体及びポリシリコン等の半導体導体
材料等から適宜選択することができる。

【００３９】素子電極１００２，１００３の間隔Ｌ１、
素子電極の幅Ｗ２、導電性薄膜１００４の形状等は、応
用される形態等を考慮して適宜設計される。ここで素子
電極１００２，１００３の間隔Ｌは、好ましくは数千オ
ングスロトームから数百マイクロメートルの範囲とする
ことができ、より好ましくは、素子電極１００２，１０
０３間に印加する電圧等を考慮して数マイクロメートル
から数十マイクロメートルの範囲とすることができる。
また素子電極１００２，１００３の幅Ｗ２は、電極１０
０２，１００３の抵抗値、電子放出特性を考慮して、数
マイクロメートルから数百マイクロメートルの範囲とす
ることができる。更に，素子電極１００２，１００３の
膜厚ｄは、数百オングストロームから数マイクロメート
ルの範囲とすることができる。

【００４０】尚、図９に示した構成に限らず、基板１０
０１上に、導電性薄膜１００４、対向する素子電極１０
０２、１００３の順に積層した構成とすることもでき
る。

【００４１】導電性薄膜１００４には、良好な電子放出
特性を得るために微粒子で構成された微粒子膜を用いる
のが好ましい。その膜厚は、素子電極１００２，１００
３へのステップカバレージ、素子電極１００２，１００
３間の抵抗値及び後述するフォーミング条件等を考慮し
て適宜設定されるが、通常は、数オングストローム
（Å）から数千オングストローム（Å）の範囲とするの
が好ましく、より好ましくは１０Åより５００Åの範囲
とするのが良い。またその抵抗値Ｒsは、１０の２乗
（Ｐbの抵抗値）から１０の７乗Ω／□の値である。な
お，この抵抗値Ｒsは、厚さがｔ、幅がｗで長さがｌの
薄膜の抵抗Ｒを、Ｒ＝Ｒs（ｌ／ｗ）とおいたときに現
れる。

【００４２】この導電性薄膜１００４を構成する材料と
しては、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，
Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金
属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3等
の酸化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ
4，ＧｄＢ4等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，Ｔａ
Ｃ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ
等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等の中か
ら適宜選択される。

【００４３】ここで述べる微粒子膜とは複数の微粒子が
集合した膜であり、その微細構造は、微粒子が個々に分
散配置した状態あるいは微粒子が互いに隣接、あるいは
重なり合った状態（いくつかの微粒子が集合し、全体と
して島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、数オングスロトームから数千オン
グスロトームの範囲、好ましくは、１０Åから２００Å
の範囲である。

【００４４】なお、本実施の形態では頻繁に「微粒子」
という言葉を用いるので、その意味について説明する。
ここでは小さな粒子を「微粒子」と呼び、これよりも小
さなものを「超微粒子」と呼ぶ。また「超微粒子」より
も更に小さく原子の数が数百個程度以下のものを「クラ
スター」と呼ぶことは広く知られている。

【００４５】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本実施の形態ではこれに沿っ
て説明している。なお、「実験物理学講座１４表面・
微粒子」（木下是雄編、共立出版１９８６年９月１
日発行）では次のように記述されている。

【００４６】「本稿で微粒子というときにはその直径が
だいたい２〜３μｍ程度から１０ｎｍ程度までとし、特
に超微粒子というときは、粒径が１０ｎｍ程度から２〜
３ｎｍ程度までを意味することにする。両者を一括して
単に微粒子と書くこともあってけっして厳密なものでは
なく、だいたいの目安である。粒子を構成する原子の数
が２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）付言すると、新技術開発事業団の”林・超微粒子プロジ
ェクト”での「超微粒子」の定義は、粒径の下限はさら
に小さく、次のようなものであった。「創造科学技術推
進制度の”超微粒子プロジェクト”（1981〜1986）で
は、粒子の大きさ（径）がおよそ１〜１００ｎｍの範囲
のものを”超微粒子”（ultra fine particle）と呼ぶ
ことにした。すると１個の超微粒子はおよそ１００〜１
０の８乗個位の原子の集合体ということになる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造化学技術−」林主悦、上田良二、田崎明
編；三田出版１９８８年２ページ１〜４行目）「超
微粒子よりさらに小さいもの、すなわち原子が数個〜数
百個で構成される１個の粒子は、ふつうクラスターと呼
ばれる」（同書２ページ１２〜１３行目）上記のような一般的な呼び方をふまえて、本実施の形態
では、「微粒子」とは多数の原子・分子の集合体で、粒
径の下限は数Å〜１０Å程度、上限は数μｍ程度のもの
を指すこととする。

【００４７】電子放出部１００５は、導電性薄膜１００
４の一部に形成された高抵抗の亀裂により構成され、導
電性薄膜１００４の膜厚、膜質、材料及び後述する通電
フォーミング等の手法等に依存したものとなる。この電
子放出部１００５の内部には、数オングストロームから
数百オングストロームの範囲の粒径の導電性微粒子が存
在する場合もある。この導電性微粒子は、導電性薄膜１
００４を構成する材料の元素の一部、或いは全ての元素
を含有するものとなる。電子放出部１００５及びその近
傍の導電性薄膜１００４には、炭素及び炭素化合物を有
することもできる。

【００４８】次に、垂直型の表面伝導型放出素子につい
て説明する。

【００４９】図１０は、本発明の実施の形態を適用しう
る垂直型の表面電動型電子放出素子の一例を示す模式図
である。

【００５０】図１０において、２０３１は段差形成部で
ある。基板２００１、素子電極２００２及び２００３、
導電性薄膜２００４、電子放出部２００５は、前述した
平面型表面伝導型放出素子の場合と同様の材料で構成す
ることができる。段差形成部２０３１は、例えば真空蒸
着法、印刷法、スパッタ法等で形成されたＳｉＯ2等の
絶縁性材料で構成することができる。この段差形成部２
０３１の膜厚は、先に述べた平面型表面伝導型放出素子
の素子電極間隔Ｌ１に対応し、数千オングストロームか
ら数十マイクロメートルの範囲とすることができる。こ
の膜厚は、段差形成部２０３１の製法、及び、素子電極
２００２，２００３間に印加する電圧を考慮して設定さ
れるが、数百オングストロームから数マイクロメートル
の範囲が好ましい。

【００５１】また導電性薄膜２００４は、素子電極２０
０２及び２００３と段差形成部２０３１の作成後に、該
素子電極２００２，２００３の上に積層される。電子放
出部２００５は、図１０においては、段差形成部２０３
１に形成されているが、これは作成条件、フォーミング
条件等に依存し、形状、位置ともにこれに限られるもの
でない。

【００５２】上述の表面伝導型放出素子の製造方法とし
ては様々な方法があるが、その一例を図９及び図１１を
参照して説明する。尚，これらの図において，共通する
部分には同一の符号を付している。

【００５３】（１）基板１００１を洗剤、純水および有
機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ
法等により素子電極１００２，１００３の材料を堆積
後、例えばフォトリソグラフィー技術を用いて基板１０
０１上に素子電極１００２，１００３を形成する（図１
１（ａ））。

【００５４】（２）素子電極１００２，１００３を設け
た基板１００１上に、有機金属溶液を塗布して、有機金
属薄膜を形成する。この有機金属溶液には、前述の導電
性膜１００４の材料の金属を主元素とする有機金属化合
物の溶液を用いることができる。この有機金属薄膜を加
熱処理し、リフトオフ、エッチング等によりパターニン
グして導電性薄膜１００４を形成する（図１１
（ｂ））。ここでは、有機金属容器の塗布法を挙げて説
明したが、導電性薄膜１００４の形成法はこれに限られ
るものでなく、真空蒸着法、スパッタ法、化学的気相堆
積法、分散塗布法、ディッピング法、スピンナー法等を
用いることもできる。

【００５５】（３）つづいて、フォーミング工程を施
す。このフォーミング工程では，素子電極１００２，１
００３間に、不図示の電源から通電を行うと、導電性薄
膜１００４の部位に構造が変化した電子放出部１００５
が形成される（図１１（ｃ））。この通電フォーミング
によれば、導電性薄膜１００４に局所的に破壊、変形も
しくは変質等の構造の変化した部位が形成され、この部
位が電子放出部１００５を構成する。

【００５６】この通電フォーミング際の電圧波形の例を
図１２に示す。

【００５７】この通電波形としてはパルス波形が好まし
い。これにはパルス波高値を定電圧としたパルスを連続
的に印加する図１２（ａ）に示した手法と、パルス波高
値を増加させながら電圧パルスを印加する図１２（ｂ）
に示す手法とがある。

【００５８】図１２（ａ）におけるパルス幅Ｔ１及びパ
ルス間隔Ｔ２は、電圧印加波形（三角波）のパルス幅と
パルス間隔を示している。通常、Ｔ１は１マイクロ秒〜
１０ミリ秒、Ｔ２は１０マイクロ秒〜１００ミリ秒の範
囲で設定される。また三角波の波高値（通電フォーミン
グ時のピーク電圧）は、表面伝導型放出素子の形状に応
じて適宜選択される。このような条件の下に、例えば、
数秒から数十分間電圧を印加する。尚、この通電パルス
波形は三角波に限定されるものではなく、矩形波など所
望の波形を採用することができる。

【００５９】また図１２（ｂ）におけるＴ１及びＴ２
は、図１２（ａ）に示したのと同様とすることができ
る。尚図１２（ｂ）の場合では、三角波の波高値（通電
フォーミング時のピーク電圧）は、各通電毎に例えば
０．１Ｖステップづつ増加させている。

【００６０】このような通電フォーミング処理の終了の
判定は、これら三角波パルス間隔Ｔ２に、導電性薄膜１
００５を局所的に破壊、変形しない程度の電圧を印加
し、その際に、その導電性薄膜１００５に流れる電流を
測定して、そのフォーミングの程度を検知することがで
きる。例えば０．１Ｖ程度の電圧印加により流れる素子
電流を測定し、その時の抵抗値を求める。その抵抗値が
１ＭΩ以上の抵抗を示した時に通電フォーミングを終了
させるようにしている。

【００６１】（４）このようなフォーミングを終えた素
子には、その後、活性化工程と呼ばれる処理を施すのが
好ましい。

【００６２】この活性化工程は、例えば、有機物質のガ
スを含有する雰囲気下で、通電フォーミングと同様に、
電子放出部１００５にパルスデ電圧の印加を繰り返すこ
とで行うことができる。このガス雰囲気は、例えば油拡
散ポンプやロータリーポンプなどを用いて真空容器内を
排気した場合に雰囲気内に残留する有機ガスを利用して
形成することができる他、イオンポンプなどにより一旦
十分に排気した真空中に適当な有機物質のガスを導入す
ることによっても得られる。このときの好ましい有機物
質のガス圧は、前述の応用の形態、真空容器の形状や、
有機物質の種類などにより異なるため場合に応じ適宜設
定される。適当な有機物質としては、アルカン、アルケ
ン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、
アルコール類、アルデヒド類、ケトン類、アミン類、フ
ェノール、カルボン、スルホン酸等の有機酸類等を挙げ
ることが出来、具体的には、メタン、エタン、プロパン
などＣnＨ2n+2で表される飽和炭化水素、エチレン、プ
ロピレンなどＣnＨ2n等の組成式等で表される不飽和炭
化水素、ベンゼン、トルエン、メタノール、エタノー
ル、ホルムアルデヒド、アセトアルデヒド、アセトン、
メチルエチルケトン、メチルアミン、エチルアミン、フ
ェノール、蟻酸、酢酸、プロピオン酸等が使用できる。
この処理により、雰囲気中に存在する有機物質から、炭
素あるいは炭素化合物が素子上に堆積し、素子電流Ｉ
f、放出電流Ｉeが、著しく変化するようになる。

【００６３】この活性化工程の終了判定は、素子電流Ｉ
fと放出電流Ｉeを測定しながら、適宜行う。なお、この
活性化工程において印加されるパルス幅、パルス間隔、
パルス波高値などは適宜設定される。

【００６４】尚、上述の炭素及び炭素化合物とは、例え
ばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含
する、ＨＯＰＧはほぼ完全なグラファイトの結晶構造、
ＰＧは結晶粒が２００Å程度で結晶構造がやや乱れたも
の、ＧＣは結晶粒が２０Å程度になり結晶構造の乱れが
更に大きくなったものを指す）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す）であり、その膜厚
は、５００Å以下の範囲とするのが好ましく、３００Å
以下の範囲とすることがより好ましい。

【００６５】（５）このような工程を経て得られた電子
放出素子は、安定化工程を行うことが好ましい。この安
定化工程は、真空容器内の有機物質を排気する工程であ
る。真空容器を排気する真空排気装置は、装置から発生
するオイルが素子の特性に影響を与えないように、オイ
ルを使用しないものを用いるのが好ましい。具体的に
は、ソープションポンプ、イオンポンプ等の真空排気装
置を用いることが出来る。

【００６６】前記活性化工程で、排気装置として油拡散
ポンプやロータリーポンプを用い、これから発生するオ
イル成分に由来する有機ガスを用いた場合は、この成分
の分圧を極力低く抑える必要がある。真空容器内の有機
成分の分圧は、上記の炭素及び炭素化合物がほぼ新たに
堆積しない分圧で１×１０の−８乗［torr］以下が好ま
しく、更には１×１０の−１０乗［torr］以下が特に好
ましい。さらに真空容器内を排気するときには、真空容
器全体を加熱して、真空容器内壁や電子放出素子に吸着
した有機物質分子を排気し易くするのが好ましい。この
ときの加熱条件は、８０〜２００°Ｃで５時間以上が望
ましいが、特にこの条件に限るものではなく、真空容器
の大きさや形状、電子放出素子の構成などの諸条件によ
り適宜選ばれる条件により行う。真空容器内の圧力は極
力低くすることが必要で、１〜３×１０の−７乗［tor
r］以下が好ましく、さらに１×１０の−８乗［torr］
以下が特に好ましい。

【００６７】このような安定化工程を行なった後の、駆
動時の雰囲気は、上記安定化処理の終了時の雰囲気を維
持するのが好ましいが、本発明はこれに限るものではな
く、有機物質が十分除去されていれば、真空度は多少低
下しても十分安定な特性を維持することが出来る。

【００６８】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
結果として素子電流Ｉf、放出電流Ｉeが、安定する。

【００６９】上述した工程を経て得られた本実施の形態
の電子放出素子の基本特性について図１３及び図１４を
参照して説明する。

【００７０】図１３は、本実施の形態の真空処理装置の
一例を示す模式図であり、この真空処理装置は測定評価
装置としての機能をも兼ね備えている。図１３において
も、前述の図面と同じ部位には同一の符号を付してい
る。

【００７１】図１３において、６５は真空容器であり、
６６は排気ポンプである。真空容器６５内には前述した
電子放出素子が配されている。即ち、１００１は電子放
出素子を構成する基体（基板）であり、１００２及び１
００３は素子電極、１００４は導電性薄膜、１００５は
電子放出部である。６１は、電子放出素子に素子電圧Ｖ
fを印加するための電源、６０は素子電極１００２，１
００３間の導電性薄膜１００４を流れる素子電流Ｉfを
測定するための電流計、６４は素子の電子放出部１００
５より放出される放出電流Ｉeを捕捉するためのアノー
ド電極である。６３はアノード電極６４に高電圧を印加
するための高圧電源、６２は素子の電子放出部１００５
より放出される放出電流Ｉeを測定するための電流計で
ある。一例として、アノード電極６４への印加電圧を１
ｋＶ〜１０ｋＶの範囲とし、アノード電極６４と電子放
出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を
行った。

【００７２】真空容器６５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ６６は、ターボポンプ、ロータリーポ
ンプ等の通常の高真空装置系と更に、イオンポンプ等か
らなる超高真空装置系とにより構成されている。ここに
示した電子源基板を配した真空処理装置の全体は、不図
示のヒータにより２００度まで加熱できる。従って、こ
の真空処理装置を用いると、前述の通電フォーミング以
降の工程も行うことができる。

【００７３】図１４は、図１３に示した真空処理装置を
用いて測定された放出電流Ｉe、素子電流Ｉfと素子電圧
Ｖfの関係を模式的に示した図である。尚、図１４にお
いて、放出電流Ｉeが素子電流Ｉfに比べて著しく小さい
ので、任意単位で示している。なお、縦・横軸ともリニ
アスケールである。

【００７４】図１４から明らかなように、本実施の形態
を適用可能な表面伝導型放出素子は、放出電流Ｉeに関
して対する三つの特徴的性質を有する。

【００７５】即ち、（ｉ）この素子はある電圧（閾値と
呼ぶ、図１４中のＶth）以上の素子電圧を印加すると急
激に放出電流Ｉeが増加し、一方、閾値電圧Ｖth以下で
は放出電流Ｉeがほとんど検出されない。つまり、放出
電流Ｉeに対する明確な閾値電圧Ｖthを持った非線形素
子である。

【００７６】（ii）放出電流Ｉeが素子電圧Ｖfに単調増
加依存するため、放出電流Ｉeは素子電圧Ｖfで制御でき
る。

【００７７】（iii）アノード電極６４に捕捉される放
出電荷は、素子電圧Ｖfを印加する時間に依存する。つ
まり、アノード電極６４に捕捉される電荷量は、素子電
圧Ｖfを印加する時間により制御できる。

【００７８】以上の説明より理解されるように、本実施
の形態の表面伝導型放出素子は、入力信号により、その
電子放出を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【００７９】図１４においては、素子電流Ｉfが素子電
圧Ｖfに対して単調増加する（以下、「ＭＩ特性」とい
う。）例を実線に示した。素子電流Ｉfが素子電圧Ｖfに
対して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特
性」という。）を示す場合もある（不図示）。このよう
な特性は、前述の工程を制御することで制御できる。

【００８０】本実施の形態は、マトリクス状に配列され
た表面伝導型放出素子、すなわち電子放出素子をＸ方向
及びＹ方向に行列状に複数個配し、同じ行に配された複
数の電子放出素子の電極の一方を、Ｘ方向の行方向配線
に共通に接続し、同じ列に配された複数の電子放出素子
の電極の他方を、Ｙ方向の列方向配線に共通に接続した
ものに対するフォーミング活性化方法である。

【００８１】以下に詳述する。

【００８２】本実施の形態の表面伝導型放出素子につい
ては、前述したとおり（ｉ）乃至(iii）の特性がある。
即ち、表面伝導型放出素子からの放出電子は、閾値電圧
以下では、対向する素子電極１００２，１００３間に印
加するパルス状電圧の波高値とパルス幅とで制御でき
る。一方、閾値電圧以下では電子は殆ど放出されない。
このような電子放出特性によれば、多数の電子放出素子
を配置した場合においても、個々の素子にパルス状電圧
を適宜印加すれば、入力信号に応じて表面伝導型放出素
子を選択して電子放出量を制御できる。

【００８３】以下この原理に基づき、本実施の形態の電
子源基板について、図１５を用いて説明する。

【００８４】図１５において、８１は本実施の形態の電
子源基板、８２はＸ方向配線（行方向配線）、８３はＹ
方向配線（列方向配線）である。８４は表面伝導型放出
素子、８５は結線である。尚、表面伝導型放出素子８４
は、前述した平面型あるいは垂直型のどちらであっても
よい。

【００８５】ここでｍ本のＸ方向配線８２は、Ｄx1，Ｄ
x2，…，Ｄxmで表され，これら行方向配線は，例えば真
空蒸着法、印刷法、スパッタ法等を用いて形成された導
電性金属等で構成することができる。尚，この配線の材
料、膜厚、巾は、適宜設計される。

【００８６】またＹ方向配線（列方向配線）８３は、Ｄ
y1，Ｄy2，…，Ｄynのｎ本の配線で示され、前述のＸ方
向配線８２と同様に形成される。これらｍ本のＸ方向配
線８２とｎ本のＹ方向配線８３との間には、不図示の層
間絶縁層が設けられており、これにより両者が電気的に
分離されている（ｍ，ｎは、共に正の整数）。

【００８７】なお、本実施の形態における付加抵抗は、
これら行及び列方向配線を形成する際に、ｘ方向配線と
等しい抵抗値をもつように作成し、フォーミング活性化
後、除去できるようにしてもよいし、また或いは配線作
成時には付加抵抗を作成せずフォーミング活性化時の電
圧印加の際に、列方向配線の端子の間に抵抗を付加して
もよい。そして，この付加抵抗の材料、製法は適宜選択
される。

【００８８】また更に，不図示の層間絶縁層は、真空蒸
着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ
2等で構成される。例えば、Ｘ方向配線８２を形成した
基板８１の全面或いは一部に所望の形状で形成され、特
に、Ｘ方向配線８２とＹ方向配線８３の交差部の電位差
に耐え得るように、膜厚、材料、製法が、適宜設定され
る。また、これらＸ方向配線８２とＹ方向配線８３は、
それぞれ外部端子として引き出されている。また図示の
如く，表面伝導型放出素子８４を構成する一対の電極
（不図示）は、ｍ本のＸ方向配線８２とｎ本のＹ方向配
線８３と導電性金属等からなる結線８５によって電気的
に接続されている。これら行方向配線８２と列方向配線
８３を構成する材料、及び結線８５を構成する材料及び
一対の素子電極を構成する材料は、その構成元素の一部
あるいは全部が同一であっても、またそれぞれ異なって
もよい。これら材料は、例えば前述の素子電極１００
２，１００３の材料に応じて適宜選択される。そして素
子電極１００２，１００３を構成する材料と配線材料と
が同一である場合には、素子電極１００２，１００３に
接続された結線８５は素子電極ということもできる。

【００８９】本発明の実施の形態は、以上のマトリクス
配置の表面伝導型放出素子において、付加抵抗を行或い
は列方向配線の作成時に同時に作成するか、もしくは、
列方向配線の外部端子に抵抗を付加し、前述のフォーミ
ング工程、活性化工程を施すようにしている。尚、行或
いは列方向配線の作成時に同時に付加抵抗を作成した場
合には、これをフォーミング、活性化した後にエッチン
グ、物理的手段等によって除去する必要がある。

【００９０】尚、このようにマトリクス状に配列された
表面伝導が放出素子を駆動する際には、行方向配線８２
には、Ｘ方向に配列した表面伝導型放出素子８４の行を
選択するための走査信号を印加する不図示の走査信号印
加手段が接続される。一方、列方向配線８３には、Ｙ方
向に配列した表面伝導型放出素子８４の各列を入力信号
に応じて変調するための不図示の変調信号発生手段が接
続される。こうして各電子放出素子に印加される駆動電
圧は、当該素子に印加される走査信号と変調信号の差電
圧として供給される。

【００９１】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９２】このような本実施の形態により作成された
単純マトリクス配置の電子源を用いて構成した画像形成
装置について、図１６〜図１８を参照して説明する。

【００９３】図１６は、本実施の形態の画像形成装置の
表示パネルの一例を示す模式図であり、図１７は図１６
の画像形成装置に使用される蛍光膜の模式図である。ま
た図１８は、ＮＴＳＣ方式のテレビ信号に応じて表示を
行うための駆動回路の一例を示すブロック図である。

【００９４】図１６において、図１５と共通する部分は
同じ符号で示している。８１は電子放出素子８４を複数
配した電子源基板、９１は電子源基板８１を固定したリ
アプレート、９６はガラス基板９３の内面に蛍光膜９４
とメタルバック９５等が形成されたフェースプレートで
ある。９２は支持枠であり、この支持枠９２には、リア
プレート９１、フェースプレート９６がフリットガラス
等を用いて接続されている。９８は外囲器であり、例え
ば大気中あるいは窒素中で４００〜５００℃の温度範囲
で１０分以上焼成することで、封着して構成される。

【００９５】８４は電子放出素子に相当する。８２、８
３のそれぞれは、表面伝導型放出素子８４の一対の素子
電極１００２，１００３にそれぞれ接続されたＸ方向配
線（行方向配線）及びＹ方向配線（列方向配線）であ
る。

【００９６】外囲器９８は、上述の如くフェースプレー
ト９６、支持枠９２、リアプレート９１で構成される。
リアプレート９１は主に基板８１の強度を補強する目的
で設けられるため、基板８１自体で十分な強度を持つ場
合は別体のリアプレート９１は不要とすることができ
る。即ち、基板８１に直接支持枠９２を封着し、フェー
スプレート９６、支持枠９２及び基板８１で外囲器９８
を構成しても良い。一方、フェースプレート９６、リア
プレート９１間に、スペーサーとよばれる不図示の支持
体を設置することにより、大気圧に対して十分な強度を
もつ外囲器９８を構成することもできる。

【００９７】図１７は、本実施の形態のフェースプレー
ト９６に設けられた蛍光膜９４を示す模式図である。

【００９８】この蛍光膜９４は、モノクロームの場合は
蛍光体のみから構成することができる。カラーの蛍光膜
の場合は、蛍光体の配列によりブラックストライプある
いはブラックマトリクスなどとよばれる黒色導電材１０
１０と蛍光体１０１１から構成することができる。この
ようなブラックストライプ、ブラックマトリクスを設け
る目的は、カラー表示の場合、必要となる三原色蛍光体
の各蛍光体１０１１間の塗り分け部を黒くすることで混
色等を目立たなくすることと、蛍光膜９４における外光
反射によるコントラストの低下を抑制することにある。
ブラックストライプの材料としては、通常用いられてい
る黒鉛を主成分とする材料の他、導電性があり、光の透
過及び反射が少ない材料を用いることができる。

【００９９】またガラス基板９３に蛍光体１０１１を塗
布する方法は、モノクローム、カラーによらず、沈殿
法、印刷法等が採用できる。蛍光膜９４の内面側には、
通常メタルバック９５が設けられる。このメタルバック
を設ける目的は、蛍光体１０１１の発光のうち内面側へ
の光をフェースプレート９６側へ鏡面反射させることに
より輝度を向上させること、電子ビーム加速電圧を印加
するための電極として作用させること、外囲器内で発生
した負イオンの衝突によるダメージから蛍光体１０１１
を保護すること等である。このようなメタルバックは、
蛍光膜９４の作成後、蛍光膜９４の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後、Ａ１（アルミニウム）を真空蒸着法等を用いて
堆積させることで作製できる。

【０１００】更にフェースプレート９６には、蛍光膜９
４の導電性を高めるため、蛍光膜９４の外面側に透明電
極（不図示）を設けてもよい。

【０１０１】前述の封着を行う際には、カラーの場合は
各色の蛍光体１０１１と電子放出素子８４とを対応させ
る必要があり、十分な位置合わせが不可欠となる。

【０１０２】図１６に示した画像形成装置は、例えば以
下のようにして作製される。

【０１０３】外囲器９８は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプなどのオイルを使用しない排気装置により不図示の
排気管を通じて排気し、１０の−７乗［torr］程度の真
空度の有機物質の十分少ない雰囲気にした後、封止がな
される。また外囲器９８の封止後の真空度を維持するた
めに、ゲッター処理を行うこともできる。これは、外囲
器９８の封止を行う直前あるいは封止後に、抵抗加熱あ
るいは高周波加熱等を用いた加熱により、外囲器９８内
の所定の位置（不図示）に配置されたゲッターを加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ
等が主成分であり、該蒸着膜の吸着作用により、例えば
１×１０の−５乗ないしは１×１０の−７乗［torr］の
真空度を維持するものである。ここで、表面伝導型放出
素子のフォーミング処理以降の工程は、適宜設定でき
る。

【０１０４】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１８を参照して説明する。

【０１０５】図１８において、１０００は本実施の形態
の画像表示パネル、１１１２は走査回路、１１１３は制
御回路、１１１４はシフトレジスタである。１１１５は
ラインメモリ、１１１６は周期信号分離回路、１１１７
は変調信号発生器、ＶｘおよびＶａは直流電圧源であ
る。

【０１０６】表示パネル１０００は、行配線端子Ｄ0x1
乃至Ｄ0xm、列配線端子Ｄ0y1乃至Ｄ0yn、及び高圧端子
Ｈｖを介して外部の電気回路と接続している。行配線端
子Ｄ0x1乃至Ｄ0xmには、表示パネル１０００内に設けら
れている電子源、即ちｍ行ｎ列の行列状にマトリクス配
線された表面伝導型放出素子群を一行（ｎ素子）ずつ順
次駆動するための走査信号が印加される。

【０１０７】また列配線端子Ｄ0y1乃至Ｄ0ynには、前記
走査信号により選択された一行の表面伝導型放出素子８
４の各素子から放出される電子ビームを、入力される画
像信号に応じて制御するための変調信号が印加される。
また高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０Ｋ［Ｖ］の直流電圧が供給されるが、これは表面伝導
型放出素子８４から放出される電子ビームに蛍光体１０
１１を励起するのに十分なエネルギーを付与するための
加速電圧である。

【０１０８】走査回路１１１２について説明する。この
走査回路１１１２は、内部にｍ個のスイッチング素子を
備えたもので（図中、Ｓ1ないしＳmで模式的に示してい
る）ある。各スイッチング素子は、直流電圧源Ｖｘの出
力電圧もしくは０［Ｖ］（グランドレベル）のいずれか
一方を選択し、表示パネル１０００の端子Ｄx1ないしＤ
xmと電気的に接続される。Ｓ1乃至Ｓmの各スイッチング
素子は、制御回路１１１３が出力する制御信号Ｔscanに
基づいて動作するものであり、例えばＦＥＴのようなス
イッチング素子を組み合わせることにより構成すること
ができる。

【０１０９】直流電圧源Ｖｘは、本実施の形態の場合に
は、表面伝導型放出素子の特性（電子放出閾値電圧）に
基づき、走査されていない素子に印加される駆動電圧が
電子放出閾値電圧以下となるような一定電圧を出力する
よう設定されている。

【０１１０】制御回路１１１３は、外部より入力する画
像信号に基づいて適切な表示が行われるように各部の動
作を整合させる機能を有する。制御回路１１１３は、同
期信号分離回路１１１６より送られる同期信号Ｔsuncに
基づいて、各部に対してＴscanおよびＴsftおよびＴmry
の各制御信号を発生する。

【０１１１】同期信号分離回路１１１６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルタ）回路等を用いて構成できる。この同
期信号分離回路１１１６により分離された同期信号は垂
直同期信号と水平同期信号を含むが、ここでは説明の便
宜上Ｔsync信号として図示した。またＮＴＳＣテレビ信
号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ
信号として表し、このＤＡＴＡ信号はシフトレジスタ１
１１４に入力される。

【０１１２】このシフトレジスタ１１１４は、時系列的
にシリアルに入力される前記ＤＡＴＡ信号を画像の１ラ
イン毎にシリアル／パラレル変換するためのもので、前
記制御回路１１１３より送られる制御信号Ｔsftに基づ
いて動作する（即ち、制御信号Ｔsftは、シフトレジス
タ１１１４のシフトクロックであるということもでき
る）。このシフト暦１１１４でシリアル／パラレル変換
された画像１ライン分（電子放出素子ｎ素子分の駆動デ
ータに相当）のデータは、Ｉd1乃至Ｉdnのｎ個の並列信
号として前記シフトレジスタ１１１４より出力されてラ
インメモリ１１１５に入力される。

【０１１３】ラインメモリ１１１５は、１ライン分の画
像データを表示に要する必要時間の間だけ記憶するため
の記憶部であり、制御回路１１１３より送られる制御信
号Ｔmryに従って適宜Ｉd1乃至Ｉdnの内容を記憶する。
このラインメモリ１１１５に記憶された内容は、Ｉd'1
乃至Ｉd'nとして出力され、変調信号発生器１１１７に
入力される。

【０１１４】変調信号発生器１１１７は、画像データＩ
d'1乃至Ｉd'nの各々に応じて表面伝導型放出素子の各々
を適切に駆動変調するための信号源であり、その出力信
号は、端子Ｄ0y1乃至Ｄ0ynを通じて表示パネル１０００
の表面伝導型放出素子に印加される。

【０１１５】前述したように本実施の形態の電子放出素
子は、放出電流Ｉeに対して以下の基本特性を有してい
る。即ち、電子放出には明確な閾値電圧Ｖthがあり、こ
の閾値電圧Ｖth以上の電圧が印加された時のみ、その電
子放出素子から電子放出が生じる。この電子放出の閾値
電圧以上の印加電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、これら
表面伝導型放出素子にパルス状の電圧を印加する場合、
例えば電子放出の閾値以下の電圧を印加しても電子放出
が生じないが、電子放出の閾値電圧以上の電圧を印加す
る場合には電子ビームが出力される。その際、印加する
パルス電圧の波高値Ｖｍを変化させることにより出力電
子ビームの強度を制御することが可能である。また、パ
ルスの幅Ｐｗを変化させることにより、電子放出素子か
ら出力される電子ビームの電荷の総量を制御することが
可能である。

【０１１６】よって、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式、パルス幅変調方
式等が採用できる。前者の電圧変調方式を実施するに際
しては、変調信号発生器１１１７として、一定幅の電圧
パルスを発生し、入力される画像データに応じて適宜パ
ルスの波高値を変調するような電圧変調方式の回路を用
いることができる。また後者のパルス幅変調方式を実施
するに際しては、変調信号発生器１１１７として、一定
の波高値の電圧パルスを発生し、入力される画像データ
に応じて適宜、そのパルス幅を変調するようなパルス幅
変調方式の回路を用いることができる。

【０１１７】上述したシフトレジスタ１１１４やライン
メモリ１１１５には、デジタル信号式のものをもアナロ
グ信号式のものも採用できる。これは画像信号のシリア
ル／パラレル変換や記憶が、所定の速度で行われれば良
いからである。

【０１１８】デジタル信号式を用いる場合には、同期信
号分離回路１１１６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには同期信号分離回路１１１
６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連
してラインメモリ１１１５の出力信号がデジタル信号か
アナログ信号かにより、変調信号発生器１１１７で用い
られる回路が若干異なったものとなる。即ち、デジタル
信号を用いた電圧変調方式の場合、変調信号発生器１１
１７には、例えばＤ／Ａ変換回路を用い、必要に応じて
増幅回路などを付加する。またパルス幅変調方式の場
合、変調信号発生器１１１７には、例えば高速の発振器
および発振器の出力する波数を計数する計数器（カウン
タ）及び計数器の出力値と前記メモリの出力値を比較す
る比較器（コンパレータ）を組み合わせた回路を用い
る。また必要に応じて、比較器の出力するパルス幅変調
された変調信号を表面伝導型放出素子の駆動電圧にまで
電圧増幅するための増幅器を付加しても良い。

【０１１９】更にアナログ信号を用いた電圧変調方式の
場合、変調信号発生器１１１７には、例えばオペアンプ
などを用いた増幅回路を採用でき、必要に応じてレベル
シフト回路などを付加することもできる。パルス幅変調
方式の場合には、例えば、電圧制御型発振回路（ＶＣ
Ｏ）を採用でき、必要に応じて表面伝導型放出素子の駆
動電圧まで電圧増幅するための増幅器を付加しても良
い。

【０１２０】このような構成をとり得る本実施の形態の
画像表示装置においては、各電子放出素子に、容器外端
子Ｄ0x1乃至Ｄ0xm、Ｄ0y1乃至Ｄ0ynを介して電圧を印加
することにより電子放出が生ずる。また高圧端子Ｈｖを
介してメタルバック９５、あるいは透明電極（不図示）
に高電圧を印加し、電子ビームを加速する。こうして加
速された電子は蛍光膜９４に衝突し、発光が生じて画像
が形成される。

【０１２１】ここで述べた画像形成装置の構成は、本発
明を適用可能な実施の形態の画像形成装置の一例であ
り、本発明の技術思想に基づいて種々の変形が可能であ
る。また入力信号については、ＮＴＳＣ方式を挙げたが
入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥ
ＣＡＭ方式など他、これよりも、多数の走査線からなる
ＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位
ＴＶ）方式をも採用できる。

【０１２２】［実施例１］本発明の実施の形態により作
成した電子源基板を基に、前述の図１、図１２及び図１
５を用いて説明する。

【０１２３】図１では、ｘ（行）方向配線の形成時に本
実施の形態の特徴である付加抵抗部分１０１として、ｘ
方向配線と厚さ、幅、材質が等しいものを作成した。以
下に、付加抵抗部分１０１の作成および、フォーミン
グ、活性化を詳述する。

【０１２４】前述した図１５に示されるマトリクス配置
の表面伝導型放出素子において、電子放出素子の配置に
ついては、ｘ方向に等間隔で並ぶように接続し、各素子
間の配線抵抗を等しくなるように配置した。

【０１２５】また付加抵抗として、ｘ方向配線をフォト
リソ法と真空蒸着法を用いて厚さ５０ÅのＴｉ、厚さ１
００００ÅのＡｕを順次堆積し、この付加抵抗部分１０
１を形成する際に、ｘ方向配線と幅が等しい配線を同時
に形成した。この付加抵抗として形成した配線は、ｘ方
向配線と、材料、幅、厚さが等しいため、ｘ方向配線の
各素子間の配線抵抗とそれぞれ等しい抵抗を持つことに
なる。以上のようにして、マトリクス配置の表面伝導型
放出素子を有する電子源を形成した。

【０１２６】次にフォーミング工程について図１及び図
１２を参照して説明する。

【０１２７】行方向配線Ｄx1上の導電性薄膜のフォーミ
ングは、行方向配線Ｄx2からＤxm間での配線端の全ての
端子と図１におけるＣ点を共通にＧＮＤに接続し、Ａ点
及びこのＧＮＤとの間に図１２（ｂ）における、Ｔ１＝
１ｍｓ、Ｔ２＝１０ｍｓ、ステップ電圧を０．１Ｖとし
た電圧波形を真空雰囲気下で印加して行った。これをｘ
（行）方向配線について順次行い、全ての導電性薄膜に
ついてフォーミングを行った。

【０１２８】次に活性化工程について説明する。

【０１２９】アセトン雰囲気下において前述のフォーミ
ング工程と同様に、順次ｘ方向配線について、Ａ点およ
び前述の共通にしたＧＮＤとの間に図１２（ａ）におけ
る、Ｔ１＝１ｍｓ、Ｔ２＝１０ｍｓ、波高値１５Ｖとし
た電圧波形を印加して行った。

【０１３０】この後、付加抵抗部分１０１の配線部分を
物理的に取り除いた。

【０１３１】このようにして単一基板上にマトリクス状
に形成された電子放出基板を作成した。

【０１３２】本実施の形態により作成した電子放出基板
は、付加抵抗を付加しないフォーミング、活性化を行っ
た電子放出基板に比べ、行方向配線の全素子において電
子放出特性のばらつきを抑えることができた。

【０１３３】[実施例２]本発明の実施の形態の画像形成
装置を作成した例を基に図２、図１２、図１５及び図１
６を参照して説明する。

【０１３４】図２に示す本実施例においては、本実施の
形態の特徴である付加抵抗部分１０１を電子放出基板８
１上には配置せず、フォーミング活性化の時点で、ｙ
（列）方向端子間に、電源側で付加した例である。以下
に詳述する。

【０１３５】図１２に示されるマトリクス配置の表面伝
導型放出素子を、前述の実施の形態に準じて作成した。
各電子放出素子の配置については、ｘ方向に等間隔で並
ぶように接続し、各素子間の配線抵抗を等しくなるよう
に配置した。

【０１３６】次にフォーミング工程について図２及び図
１２を参照して説明する。

【０１３７】行方向配線Ｄx1上の素子についてのフォー
ミングは、ｙ方向配線間にそれぞれ上記各素子間の配線
抵抗に等しい大きさの抵抗を接続し、本実施の形態の特
徴である付加抵抗とした。また行方向配線Ｄx2からＤxm
の両端と図２におけるＢ点を共通にＧＮＤに接続し、Ａ
点及びこのＧＮＤとの間に図１２（ｂ）における、Ｔ１
＝１ｍｓ、Ｔ２＝１０ｍｓ、ステップ電圧を０．２Ｖと
した電圧波形を真空雰囲気下で印加してフォーミングを
行った。これをｘ方向配線について順次行い、全ての素
子についてフォーミングを行った。

【０１３８】次に活性化工程について説明する。

【０１３９】アセトン雰囲気下において、前記フォーミ
ング工程と同様に本実施の形態の特徴である付加抵抗を
付加し、順次ｘ方向配線について、前記共通にしたＧＮ
ＤとＡ点との間に図１２（ａ）における、Ｔ１＝１ｍ
ｓ、Ｔ２＝１０ｍｓ、波高値１６Ｖとした電圧波形を印
加して活性化を行った。

【０１４０】このようにして単一基板上にマトリクス状
に配列された表面伝導型放出素子を有する電子放出基板
を作成した。またこの基板にフェイスプレート９６等を
封着して図１６に示す画像形成装置を作成した。

【０１４１】このように、本発明の実施の形態により作
成した電子放出基板、および画像形成装置は、本実施の
形態の付加抵抗を付加しないフォーミングおよび活性化
を行った電子放出基板および画像形成装置に比べ、各素
子に印加される電圧を等しくすることができ、更にｘ配
線方向の素子について電子放出特性のばらつきを抑える
ことができた。

【０１４２】これにより、従来は、単純マトリクス配列
の表面伝導型放出素子において、複数個並列に並んだ素
子に対してフォーミング或いは活性化を行う際に、並列
な素子の合成抵抗に対する配線抵抗が無視できない大き
さとなり、電圧を印加する配線端から各素子までの距離
の違いにより配線抵抗による電圧降下に差が出てしま
う。そのため各素子にかかる電圧に差ができてしまい、
特性にばらつきが出る場合があった。

【０１４３】これに対し以上説明したように本実施の形
態によれば、配線抵抗に対応する所定抵抗値の抵抗を付
加することにより、各素子に対して電圧降下を一定とし
てフォーミング及び／又は活性化を行うことができる。
これにより配線抵抗による電圧降下の差に起因するフォ
ーミング或いは活性化された素子特性のばらつきが抑え
られ、素子間の電子放出特性のばらつきを減少させるこ
とができる。

【０１４４】図１９は、前記説明の表面伝導型放出素子
を電子源として用いたディスプレイパネルに、例えばテ
レビジョン放送をはじめとする種々の画像情報源より提
供される画像情報を表示できるように構成した多機能表
示装置の一例を示すための図である。図中、１０００は
前述したディスプレイパネル、２１０１はディスプレイ
パネルの駆動回路、２１０２はディスプレイコントロー
ラ、２１０３はマルチプレクサ、２１０４はデコーダ、
２１０５は入出力インターフェース回路、２１０６はＣ
ＰＵ、２１０７は画像生成回路、２１０８および２１０
９および２１１０は画像メモリインターフェース回路、
２１１１は画像入力インターフェース回路、２１１２お
よび２１１３はＴＶ信号受信回路、２１１４は入力部で
ある。

【０１４５】（なお、本実施の形態の表示装置は、例え
ばテレビジョン信号のように映像情報と音声情報の両方
を含む信号を受信する場合には、当然映像の表示と同時
に音声を再生するものであるが、本発明の特徴と直接関
係しない音声情報の受信，分離，再生，処理，記憶など
に関する回路やスピーカなどについては説明を省略す
る。）以下、画像信号の流れに沿って各部の機能を説明
してゆく。

【０１４６】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０１４７】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路２１１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。

【０１４８】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。

【０１４９】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０１５０】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０１５１】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０１５２】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０１５３】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。本
回路により生成された表示用画像データは、デコーダ２
１０４に出力されるが、場合によっては前記入出力イン
ターフェース回路２１０５を介して外部のコンピュータ
ネットワークやプリンタ入出力することも可能である。

【０１５４】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１５５】例えば、マルチプレクサ２１０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ２１０２に対して制御信号を発生し、画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。

【０１５６】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１５７】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１５８】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。

【０１５９】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック，バーコードリーダー，音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１６０】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同して画像の
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０１６１】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。

【０１６２】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０１６３】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法（例えばインターレースか
ノンインターレースか）を制御するための信号を駆動回
路２１０１に対して出力する。

【０１６４】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０１６５】また、駆動回路２１０１は、ディスプレイ
パネル１０００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０１６６】以上、各部の機能を説明したが、図１９に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
０００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ２１
０４において逆変換された後、マルチプレクサ２１０３
において適宜選択され、駆動回路２１０１に入力され
る。一方、ディスプレイコントローラ２１０２は、表示
する画像信号に応じて駆動回路２１０１の動作を制御す
るための制御信号を発生する。駆動回路２１０１は、上
記画像信号と制御信号に基づいてディスプレイパネル１
０００に駆動信号を印加する。これにより、ディスプレ
イパネル１０００において画像が表示される。これらの
一連の動作は、ＣＰＵ２１０６により統括的に制御され
る。

【０１６７】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。

【０１６８】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。

【０１６９】なお、上記図１９は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図１９の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ，音声マイク，照明機，モデムを含む送受信回路
などを構成要素に追加するのが好適である。

【０１７０】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。

【０１７１】

【発明の効果】以上説明したように本発明によれば、配
線抵抗による影響を無くして、各素子の電子放出特性を
ほぼ一様にした電子源を製造することができる。

【０１７２】また本発明によれば、マトリクス状に配列
された導電性薄膜或いは素子を、特性のばらつきを少な
くしてフォーミング或いは活性化できるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態の電子源の基本的な構成を
示す図である。

【図２】本発明の実施の形態の電子源の基本的な構成を
示す図である。

【図３】本発明の実施の形態の電子源（ｎが偶数）の基
本的な構成を示す図である。

【図４】付加抵抗が無い場合、図１の端子Ａ−Ａ’間に
電圧を印加したときの各素子にかかる電圧を説明する図
である。

【図５】付加抵抗が無い場合、図２の端子Ａ−Ｂ間に電
圧を印加したときの各素子にかかる電圧を説明する図で
ある。本発明の実施の形態の電子源（ｎが偶数）の基本
的な構成を示す図である。

【図６】Ｒ＝Ｒ’の付加抵抗を挿入したとき、図１の
Ａ，Ａ’とＣとの間に電圧を印加したときの各素子にか
かる電圧を説明する図である。

【図７】Ｒ＝Ｒ’の付加抵抗を挿入したとき、図２のＡ
とＢとの間に電圧を印加したときの各素子にかかる電圧
を説明する図である。

【図８】本実施の形態の電子源のフォーミング及び活性
化を行う装置の構成を示すブロック図である。

【図９】本発明の実施の形態の表面伝導型放出素子の構
成を示す模式的平面図（ａ）及び断面図（ｂ）である。

【図１０】本実施の形態の垂直型表面伝導型放出素子の
構成を示す模式図である。

【図１１】本実施の形態の表面伝導型放出素子の製造方
法の一例を示す図である。

【図１２】本実施の形態の表面伝導型放出素子の製造に
際して採用できる通電フォーミング処理における電圧波
形の一例を示す図である。

【図１３】本実施の形態のフォーミング治或いは活性化
工程における測定評価機能を備えた真空処理装置の一例
を示す図である。

【図１４】本実施の形態の表面伝導型放出素子における
放出電流Ｉe、素子電流Ｉfと素子電圧Ｖfの関係の一例
を示すグラフである。

【図１５】本実施の形態の単純マトリクス配置した電子
源の一例を示す平面図である。

【図１６】本実施の形態の画像形成装置の表示パネルの
一例を示す一部破断外観斜視図である。

【図１７】本実施の形態の表示パネルで使用される蛍光
膜の一例を示す図である。

【図１８】本実施の形態の画像形成装置の表示パネル駆
動回路の一例を示すブロック図である。

【図１９】本発明の実施の形態の画像表示装置を用いた
多機能画像表示装置のブロック図である。

【図２０】従来の表面伝導型放出素子の一例を示す図で
ある。

【符号の説明】

８１，１００１基板１０１付加抵抗部１００２，１００３素子電極１００４４導電性薄膜１００５電子放出部

Claims

【特許請求の範囲】

【請求項１】電子放出素子をマトリクス状に配置した
電子源の製造方法であって、基板上にマトリクス状に導電性薄膜を配設し、これら導
電性薄膜を接続する行方向配線及び列方向配線を配置す
る工程と、前記行方向配線もしくは列方向配線の１つの配線を選択
し、選択した配線の各導電性薄膜間の配線抵抗にほぼ等
しい付加抵抗を非選択方向の行或いは列方向配線の端子
間にそれぞれ付加する付加工程と、前記選択した配線の両側の端子と前記付加工程で付加さ
れた抵抗の全抵抗値をほぼ２分する点との間、もしく
は、前記選択した配線の一方の端子および前記一方の端
子から前記選択した配線に接続された導電性薄膜及び前
記付加抵抗を介した点との間に、前記導電性薄膜に電子
放出部を形成するための電圧を印加する電圧印加工程
と、前記行方向配線もしくは列方向配線の次の配線を選択
し、前記選択した配線に前記電圧印加工程を行い、これ
ら工程を繰返して全ての導電性薄膜に電子放出部を形成
することを特徴とする電子源の製造方法。
【請求項２】請求項１に記載の電子源の製造方法であ
って、前記付加抵抗は、前記行方向配線或いは列方向配
線の配置時に当該配線と同様にして形成されることを特
徴とする。
【請求項３】請求項１に記載の電子源の製造方法であ
って、前記付加抵抗は、着脱可能に付加される抵抗であ
ることを特徴とする。
【請求項４】請求項１乃至３のいずれか１項に記載の
電子源の製造方法であって、全ての導電性薄膜に電子放
出部を形成した後、前記付加抵抗を除去する工程をさら
に含むことを特徴とする。
【請求項５】電子放出素子をマトリクス状に配置した
電子源の製造方法であって、基板上に複数の電子放出素子と、前記複数の電子放出素
子をマトリクス状に配線する行方向配線及び列方向配線
とを有する電子源基板の前記行方向配線もしくは列方向
配線の１つの配線を選択し、選択した配線の各電子放出
素子間の配線抵抗にほぼ等しい付加抵抗を非選択方向の
行或いは列方向配線の端子間にそれぞれ付加する付加工
程と、前記選択した配線の両側の端子と前記付加工程で付加さ
れた抵抗の全抵抗値をほぼ２分する点との間、もしく
は、前記選択した配線の一方の端子および前記一方の端
子から前記選択した配線に接続された電子放出素子及び
前記付加抵抗を介した点との間に、前記電子放出素子を
活性化するための電圧を印加する活性化電圧印加工程
と、前記行方向配線もしくは列方向配線の次の配線を選択
し、前記選択した配線に前記活性化電圧印加工程を行
い、これら工程を繰返して全ての電子放出素子を活性化
することを特徴とする電子源の製造方法。
【請求項６】請求項５に記載の電子源の製造方法であ
って、前記付加抵抗は、前記行方向配線或いは列方向配
線の配置時に当該配線と同様にして形成されることを特
徴とする。
【請求項７】請求項５に記載の電子源の製造方法であ
って、前記付加抵抗は、着脱可能に付加される抵抗であ
ることを特徴とする。
【請求項８】請求項５乃至７のいずれか１項に記載の
電子源の製造方法であって、全ての電子放出素子の活性
化が終了した後、前記付加抵抗を除去する工程をさらに
含むことを特徴とする。
【請求項９】電子放出素子をマトリクス状に配置した
電子源の製造装置であって、複数の導電性薄膜と、前記複数の導電性薄膜をマトリク
ス状に接続する行方向配線及び列方向配線とを有する電
子源基板の前記行方向配線もしくは列方向配線の１つの
配線を選択する選択手段と、前記選択手段により選択された配線の各導電性薄膜間の
配線抵抗にほぼ等しい付加抵抗を非選択方向の行或いは
列方向配線の端子間にそれぞれ付加した状態で、前記選
択した配線の両側の端子と前記付加抵抗の全抵抗値をほ
ぼ２分する点との間に電圧を印加して前記選択した配線
に接続された各導電性薄膜に電子放出部を形成する電圧
印加手段と、前記選択手段により前記選択された配線の次の配線を選
択させ、当該選択された配線に前記電圧印加手段により
電圧を印加して電子放出部を形成させる動作を繰返すこ
とにより、前記複数の導電性薄膜の全てに電子放出部を
形成するように制御する制御手段と、を有することを特
徴とする電子源の製造装置。
【請求項１０】電子放出素子をマトリクス状に配置し
た電子源の製造装置であって、複数の導電性薄膜と、前記複数の導電性薄膜をマトリク
ス状に接続する行方向配線及び列方向配線とを有する電
子源基板の前記行方向配線もしくは列方向配線の１つの
配線を選択する選択手段と、前記選択手段により選択された配線の各導電性薄膜間の
配線抵抗にほぼ等しい付加抵抗を非選択方向の行或いは
列方向配線の端子間にそれぞれ付加した状態で、前記選
択した配線の一方の端子および前記一方の端子から前記
選択した配線に接続された導電性薄膜及び前記付加抵抗
を介した点との間に電圧を印加して前記選択した配線に
接続された各導電性薄膜に電子放出部を形成する電圧印
加手段と、前記選択手段により前記選択された配線の次の配線を選
択させ、当該選択された配線に前記電圧印加手段により
電圧を印加して電子放出部を形成させる動作を繰返すこ
とにより、前記複数の導電性薄膜の全てに電子放出部を
形成するように制御する制御手段と、を有することを特
徴とする電子源の製造装置。
【請求項１１】電子放出素子をマトリクス状に配置し
た電子源の製造装置であって、複数の電子放出素子と、前記複数の電子放出素子をマト
リクス状に接続する行方向配線及び列方向配線とを有す
る電子源基板の前記行方向配線もしくは列方向配線の１
つの配線を選択する選択手段と、前記選択手段により選択された配線の各電子放出素子の
配線抵抗にほぼ等しい付加抵抗を非選択方向の行或いは
列方向配線の端子間にそれぞれ付加した状態で、前記選
択した配線の両側の端子と前記付加抵抗の全抵抗値をほ
ぼ２分する点との間に電圧を印加して前記選択した配線
に接続された各電子放出素子の電子放出部を活性化する
活性化電圧印加手段と、前記選択手段により前記選択された配線の次の配線を選
択させ、当該選択された配線に前記活性化電圧印加手段
により電圧を印加して電子放出部を活性化する動作を繰
返すことにより、前記複数の電子放出素子の全ての電子
放出部を活性化するように制御する制御手段と、を有す
ることを特徴とする電子源の製造装置。
【請求項１２】電子放出素子をマトリクス状に配置し
た電子源の製造装置であって、複数の電子放出素子と、前記複数の電子放出素子をマト
リクス状に接続する行方向配線及び列方向配線とを有す
る電子源基板の前記行方向配線もしくは列方向配線の１
つの配線を選択する選択手段と、前記選択手段により選択された配線の各電子放出素子間
の配線抵抗にほぼ等しい付加抵抗を非選択方向の行或い
は列方向配線の端子間にそれぞれ付加した状態で、前記
選択した配線の一方の端子および前記一方の端子から前
記選択した配線に接続された導電性薄膜及び前記付加抵
抗を介した点との間に電圧を印加して前記選択した配線
に接続された各電子放出素子の電子放出部を活性化する
活性化電圧印加手段と、前記選択手段により前記選択された配線の次の配線を選
択させ、当該選択された配線に前記活性化電圧印加手段
により電圧を印加して電子放出部を活性化する動作を繰
返すことにより、前記複数の電子放出素子の全ての電子
放出部を活性化するように制御する制御手段と、を有す
ることを特徴とする電子源の製造装置。
【請求項１３】請求項９乃至１２のいずれか１項に記
載の電子源の製造装置であって、前記付加抵抗は、前記
行方向配線或いは列方向配線の配置時に当該配線と同様
にして形成されることを特徴とする。
【請求項１４】請求項９乃至１２のいずれか１項に記
載の電子源の製造装置であって、前記付加抵抗は、着脱
可能に付加される抵抗であることを特徴とする。