JPH09330651A

JPH09330651A - 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法

Info

Publication number: JPH09330651A
Application number: JP17072696A
Authority: JP
Inventors: Yoshikazu Sakano; 嘉和坂野; Isaaki Kawade; 一佐哲河出
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-11
Filing date: 1996-06-11
Publication date: 1997-12-22
Anticipated expiration: 2016-06-11
Also published as: JP3320310B2

Abstract

(57)【要約】【課題】高品位な薄型大画面表示装置を実現し得る電
子ビーム源としての電子放出素子を提供する。【解決手段】素子電極２，３間に、電子放出部５を有
する導電性膜４を備える電子放出素子において、導電性
膜４として、電極間方向に垂直な方向（Ｙ方向）に抵抗
分布を有し両端部の抵抗が中央部の抵抗よりも低い膜を
形成することにより、電子放出部５を導電性膜４の中央
部に形成したことを特徴とする。【効果】均一で良好な電子放出特性を有する素子が再
現性良く得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子の２種類が知ら
れている。冷陰極電子放出素子には電界放出型（以下、
「ＦＥ型」と称す。）、金属／絶縁層／金属型（以下、
「ＭＩＭ型」と称す。）や表面伝導型電子放出素子等が
有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な素子構成を、図１９に模式的に示す。同図において１
は基板、２及び３は電気的接続を得るための電極（素子
電極）、４は電子放出材料で形成される導電性膜、５は
電子放出部である。従来、これらの表面伝導型電子放出
素子においては、電子放出を行う前に導電性膜４を予め
通電フォーミングと呼ばれる通電処理によって電子放出
部５を形成するのが一般的である。即ち、通電フォーミ
ングとは、前記素子電極２，３間に電圧を印加すること
により導電性膜４に通電し、導電性膜４を局所的に破
壊、変形もしくは変質させて構造を変化させ、電気的に
高抵抗な状態の電子放出部５を形成する処理である。
尚、電子放出部５では導電性膜４の一部に亀裂が発生し
ており、その亀裂付近から電子放出が行われる。

【０００８】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【０００９】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１０】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１１】

【発明が解決しようとする課題】前述の表面伝導型電子
放出素子を多数個配列形成した電子源を製造する場合、
素子電極２，３等のパターンニングには、製造上の問題
により、素子電極間の長さ（ギャップ長Ｌ）を少なくと
も３μｍ以上好ましくは１０μｍ以上に設定するのが望
ましい。また、電子源やこれを用いた画像形成装置の大
型化（大面積化）に伴い、通常のフォトリソプロセスを
用いることが困難になるため、電子源を製造する過程で
素子電極部や配線部を印刷法等で形成することがある。
この場合には、上記ギャップ長Ｌは数十μｍ以上である
ことが望ましい。

【００１２】一方、前述の導電性膜４としては、金属或
は金属酸化物やそれらの混合物膜を用いて適度な抵抗を
有する薄膜を実現しているが、特にギャップ長Ｌが大き
い場合には、前述のフォーミング時に導電性膜４内に形
成される電子放出部の幅が不均一になる場合があった。
これは広ギャップの素子電極間に形成される導電性膜に
は不均一な膜厚分布等により不均一な抵抗分布が発生し
易く、かかる不均一な抵抗分布により、通電フォーミン
グ時に消費される電力が局所的に異なってしまうことに
起因するものである。

【００１３】上記のように電子放出部の幅が不均一にな
った素子の素子電極間に駆動電圧を印加し、電子を放出
させると、電子放出部の各部分によって、電子放出量が
異なり、場合によっては、電子放出部の端部からのみ多
量の電子が放出されるなど、電子放出の強度が不均一に
分布してしまう。その結果、画像形成装置においては、
蛍光体の元来の画素中心と電子ビームの照射による輝点
中心とがずれてしまったり、輝度が著しく低下すること
があり、輝度の分布を発生させる場合があった。更に、
上記導電性膜の膜厚が部分的に極めて薄く抵抗が大きい
場合、この部分ではフォーミングがうまく進行せず、電
子放出部が形成されないことがある。このように電子放
出部が形成されていない部分には、素子駆動の際にオー
ミックなリーク電流が流れ、駆動電力が著しく上昇する
という問題があった。

【００１４】また、多数の表面伝導型電子放出素子を配
線した前述の梯子型配置の電子源について、共通配線の
両端に電圧を印加して多数の素子を同時に通電フォーミ
ングを行うと、過電流の発生により電子放出機能が得ら
れない、或は所望の電気特性が得られない素子が形成さ
れる場合があった。この点について、以下に簡単に説明
する。

【００１５】例えば、図１１に示すように（尚、図１１
の詳細な説明については後述する。）、基板１１０上に
表面伝導型電子放出素子を複数配し、共通電極１１２を
介して梯子状に配線した電子源において、例えば一対の
共通配線Ｄ１，Ｄ２間に電圧を印加しフォーミングを行
う場合について考える。かかる共通配線Ｄ１，Ｄ２に接
続された複数の素子の内、例えば１つの素子の抵抗値
が、他の素子の抵抗値よりも小さく形成されていると、
その素子には他の素子よりも多くの電流が流れ、それに
より共通配線の配線抵抗による電圧降下が大きくなり、
電圧印加側から遠い位置にある素子に印加される電圧が
抑制される。また、抵抗値の低い素子は、その抵抗値等
にもよるが、他の素子よりも速くフォーミングが完了す
る場合がある。フォーミングが完了することにより、そ
の素子に流れる電流が急減し、配線抵抗による電圧降下
も減って、電圧印加側から遠い位置にある素子に印加さ
れる電圧が、一瞬にして上昇する。その結果、電圧印加
側から遠い位置にある素子に大きな電流（過電流）が流
れることになる。かかる過電流は、導電性膜４を局所的
にではなく広範囲にわたり破壊、変形もしくは変質させ
てしまうことがあり、電子放出機能が得られない、或は
所望の電気特性が得られない素子が形成される原因とな
る。

【００１６】上記のような欠陥を有する素子が配列され
た電子源を用いた画像形成装置においては、蛍光体の輝
度ムラや画素欠陥が生じ、高品位な表示画像が得られな
い。

【００１７】本発明は、かかる従来の問題を鑑みて、均
一で良好な電子放出特性を実現すると共に、装置の大型
化（大面積化）にも適用可能な電子放出素子、かかる電
子放出素子を複数用いて構成した輝度ムラや画素欠陥の
無い表示性能の高い画像形成装置を提供することを目的
とする。

【００１８】

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。

【００１９】即ち、本発明の第一は、対向する一対の電
極間に、電子放出部を有する導電性膜を備える電子放出
素子において、該電子放出部が中央部において高い電子
放出強度を有することを特徴とする電子放出素子にあ
る。

【００２０】上記本発明第一の電子放出素子は、更にそ
の特徴として、「前記導電性膜は、電極間方向に垂直な
方向に抵抗分布を有し、両端部の抵抗が中央部の抵抗よ
りも低い」こと、「表面伝導型電子放出素子である」こ
と、をも含むものである。

【００２１】また、本発明の第二は、基体上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第一の電子放出素子であることを
特徴とする電子源にある。

【００２２】上記本発明第二の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。

【００２３】また、本発明の第三は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置において、前記電子源が、上記
本発明第二の電子源であることを特徴とする画像形成装
置にある。

【００２４】また、本発明の第四は、対向する一対の電
極間に、電子放出部を有する導電性膜を備える電子放出
素子の製造方法において、電極間方向に垂直な方向に抵
抗分布を有し両端部の抵抗が中央部の抵抗よりも低い導
電性膜を形成した後、電子放出部を形成することを特徴
とする電子放出素子の製造方法にある。

【００２５】上記本発明第四の製造方法は、更にその特
徴として、「前記抵抗分布を有する導電性膜を形成する
工程は、導電性膜上に、該導電性膜の中央部に開口を有
するマスクを形成し、該導電性膜の中央部をエッチング
する工程を有する」こと、「前記抵抗分布を有する導電
性膜を形成する工程は、有機金属化合物の溶液の液滴を
インクジェットにより、素子電極を跨ぐように付与する
工程であり、該工程において形成される導電性膜の膜厚
が、中央部が周辺部より薄くなるように予め定めた組成
の溶液を用いて行うこと」を含むものである。

【００２６】また、本発明の第五は、基体上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子を、上記本発明第四の方法に従い製造
することを特徴とする電子源の製造方法にある。

【００２７】また、本発明の第六は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源を、上記本発明第五の方法に従い製造することを特徴
とする画像形成装置の製造方法にある。

【００２８】

【発明の実施の形態】上記のように、本発明は、新規な
構成を有する電子放出素子、この電子放出素子を複数個
備えた新規な電子源、この電子源を用いた新規な画像形
成装置及びそれらの製造方法に係るもので、各発明の構
成及び作用を以下に詳細に説明する。

【００２９】本発明の電子放出素子は、先述したような
冷陰極型の電子放出素子に分類されるもので、電子放出
機構の点から表面伝導型の電子放出素子と云える。

【００３０】本発明を適用し得る表面伝導型電子放出素
子の基本的構成には大別して、平面型と垂直型がある。
まず、平面型の表面伝導型電子放出素子について説明す
る。

【００３１】図１は、本発明の平面型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１（ａ）は
平面図、図１（ｂ）は図１（ａ）のＡ−Ａ’面における
断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ’面における
断面図である。図１において、１は基板、２と３は電極
（素子電極）、４は導電性膜、５は電子放出部であり、
この電子放出部５の内、特に濃いハッチングで示したも
のは電子放出強度の高い部分を示している。図１（ｂ）
に示されるように、本例の電子放出素子の導電性膜４
は、素子電極間方向（Ｘ方向）に垂直な方向（Ｙ方向）
に膜厚分布を有し、中央部の膜厚が両端部に比べて薄く
なっている。

【００３２】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００３３】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。

【００３４】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができる。

【００３５】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄは、数十ｎｍから
数μｍの範囲とすることができる。

【００３６】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。

【００３７】導電性膜４を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，Ｈ
ｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が
挙げられる。

【００３８】本発明においては、後述するフォーミング
処理によって形成される電子放出部５が導電性膜４の中
央部に位置するようにするため、導電性膜には、素子電
極間方向（Ｘ方向）に垂直な方向（Ｙ方向）に抵抗分布
が設けられている。

【００３９】導電性膜４の各位置における抵抗Ｒｓは、
導電性膜材料の比抵抗をρ、膜厚をｄとした場合、Ｒｓ
＝ρ／ｄで表される。抵抗分布とは上記Ｒｓの分布を指
し、本発明では導電性膜４の両端部（Ｙ方向の両端部）
におけるＲｓが、中央部のＲｓに比べ低く設計されてい
る。この両端部におけるＲｓは、中央部におけるＲｓに
比べ２０％以上低いのが好ましく、より好ましくは中央
部におけるＲｓの１／２以下である。

【００４０】上述の抵抗分布を形成する方法としては、
導電性膜４の各位置における比抵抗ρ自身に分布を持た
せる方法と、導電性膜４の各位置における膜厚ｄに分布
を持たせる方法がある。導電性膜４の各位置における膜
厚ｄに分布を持たせる場合、その中央部の膜厚は、素子
電極２，３へのステップカバレージ、素子電極２，３間
の抵抗値及び後述するフォーミング条件等を考慮して適
宜設定されるが、通常は、数Å〜数百ｎｍの範囲とする
のが好ましく、より好ましくは１ｎｍ〜５０ｎｍの範囲
とするのが良い。これに対し、導電性膜４の両端部の膜
厚は、中央部の膜厚に比べ厚く設定され、中央部の膜厚
に比べ２０％以上厚いのが好ましく、より好ましくは中
央部の膜厚の２倍以上である。

【００４１】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。ここで述べる微粒子膜とは、複数の微粒子が集
合した膜であり、その微細構造は、微粒子が個々に分散
配置した状態のみならず、微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、数Åから数百ｎｍの範囲、好まし
くは、１ｎｍから２０ｎｍの範囲である。

【００４２】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４３】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４４】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４５】例えば、「実験物理学講座１４表面・微
粒子」（木下是雄編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）と記述されて
いる。

【００４６】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４７】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版１９８８年２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。

【００４８】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００４９】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、導電性膜４の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなるが、前述した本発明に係る導電
性膜４の形態をとることにより、後述するフォーミング
を実施することで、中央部において高い電子放出強度を
有する電子放出部５が形成される。

【００５０】尚、電子放出部５の内部には、数Åから数
十ｎｍの範囲の粒径の導電性微粒子が存在する場合もあ
る。この導電性微粒子は、導電性膜４を構成する材料の
元素の一部、あるいは全ての元素を含有するものとな
る。電子放出部５及びその近傍の導電性膜４には、炭素
あるいは炭素化合物を有することもできる。

【００５１】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。

【００５２】図２は、本発明の垂直型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図１に示した
部位と同じ部位には図１に付した符号と同一の符号を付
している。２１は段差形成部である。基板１、素子電極
２及び３、導電性膜４、電子放出部５、前述した平面型
の表面伝導型電子放出素子の場合と同様の材料で構成す
ることができる。段差形成部２１は、真空蒸着法、印刷
法、スパッタ法等で形成されたＳｉＯ₂ 等の絶縁性材料
で構成することができる。段差形成部２１の膜厚は、先
に述べた平面型の表面伝導型電子放出素子の素子電極間
隔Ｌに対応し、数百ｎｍから数十μｍの範囲とすること
ができる。この膜厚は、段差形成部の製法、及び、素子
電極間に印加する電圧を考慮して設定されるが、数十ｎ
ｍから数μｍの範囲が好ましい。

【００５３】導電性膜４は、素子電極２及び３と段差形
成部２１作製後に、該素子電極２，３の上に積層され
る。電子放出部５は、図２においては、段差形成部２１
に形成されているが、作製条件、フォーミング条件等に
依存し、導電性膜４の中央部（Ｙ方向の中央部）に位置
する以外は、形状、Ｚ方向の位置ともこれに限られるも
のではない。

【００５４】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図３に基づ
いて説明する。尚、図３においても図１に示した部位と
同じ部位には図１に付した符号と同一の符号を付してい
る。

【００５５】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板１上に素子電極２，３を形成する（図３
（ａ））。

【００５６】２）素子電極２，３を設けた基板１上に、
有機金属溶液を塗布して、有機金属膜を形成する。有機
金属溶液には、前述の導電性膜４の材料の金属を主元素
とする有機化合物の溶液を用いることができる。有機金
属膜を加熱焼成処理し、リフトオフ、エッチング等によ
りパターニングし、導電性膜を形成する。この後、導電
性膜上に、該導電性膜の中央部に開口を有するレジスト
パターンを形成し、これをマスクとしてエッチングを行
った後、レジストパターンを剥離し、中央部の膜厚が両
端部の膜厚に比べて薄い導電性膜４を形成する（図３
（ｂ））。

【００５７】ここでは、有機金属溶液の塗布法を挙げて
説明したが、導電性膜の形成法はこれに限られるもので
はなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともできる。また、導電性膜４に膜厚分布及び抵抗分
布を持たせる方法としても、導電性膜形成後のエッチン
グによる方法に限ることなく、例えば導電性膜形成時に
マスク蒸着の手法を用いる方法や、導電性膜形成時の積
層数を部分的に変化させる方法や、導電性膜の一部に高
抵抗を引き起こす特定の高抵抗性物質を打ち込むことに
よる方法等を適用することができる。また、有機金属溶
液の液滴を、インクジェット法により付与し、液滴の組
成や付与時の条件を調整することにより、所望の膜厚分
布を有する導電性膜を形成することもできる。

【００５８】３）続いて、フォーミング工程を施す。

【００５９】素子電極２，３間に、不図示の電源より通
電すると、導電性膜４の部位に、高抵抗な亀裂が形成さ
れる。即ち、通電フォーミングによれば、導電性膜４に
局所的に破壊，変形もしくは変質等の構造の変化した亀
裂が形成され、かかる亀裂が電子放出部５を構成する
（図３（ｃ））。

【００６０】本発明においては、素子電極２，３間方向
に垂直な方向に抵抗分布を有し、両端部の抵抗が中央部
の抵抗よりも低い導電性膜４を形成しているため、電子
放出強度の高い部分は、導電性膜４の中央部に形成され
る。また、両端部は中央部より抵抗が小さい（膜厚が厚
い）ため電子放出強度は低くなるが、亀裂自体は形成さ
れるため、駆動電圧印加時にオーミックなリーク電流が
発生することがない。

【００６１】通電フォーミング時に素子に印加される電
圧波形の例を図４に示す。電圧波形は、特にパルス波形
が好ましい。これにはパルス波高値を定電圧としたパル
スを連続的に印加する図４（ａ）に示した手法と、パル
ス波高値を増加させながらパルスを印加する図４（ｂ）
に示した手法がある。

【００６２】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。図４（ａ）におけるＴ１
及びＴ２は電圧波形のパルス幅とパルス間隔である。三
角波の波高値（通電フォーミング時のピーク電圧）は、
表面伝導型電子放出素子の形態に応じて適宜選択され
る。このような条件のもと、例えば、数秒から数十分間
電圧を印加する。パルス波形は、三角波に限定されるも
のではなく、矩形波等の所望の波形を採用することがで
きる。

【００６３】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。
図４（ｂ）におけるＴ１及びＴ２は、図４（ａ）に示し
たのと同様とすることができる。三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度づつ、増加させることができる。

【００６４】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了させる。

【００６５】４）フォーミングを終えた素子には、活性
化工程と呼ばれる処理を施すのが好ましい。この活性化
工程により、素子電流Ｉｆ，放出電流Ｉｅを、著しく変
化させることができる。

【００６６】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、素子電極２，３間にパルスの印加
を繰り返すことで行うことができる。この雰囲気は、例
えば油拡散ポンプやロータリーポンプなどを用いて真空
容器内を排気した場合に雰囲気内に残留する有機ガスを
利用して形成することができる他、イオンポンプなどに
より一旦十分に排気した真空中に適当な有機物質のガス
を導入することによっても得られる。このときの好まし
い有機物質のガス圧は、前述の素子電極の形態、真空容
器の形状や、有機物質の種類などにより異なるため、場
合に応じ適宜設定される。適当な有機物質としては、ア
ルカン、アルケン、アルキンの脂肪族炭化水素類、芳香
族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類等を挙げることが出来、具体的には、メタン、
エタン、プロパンなどＣ_n Ｈ_2n+2で表される飽和炭化水
素、エチレン、プロピレンなどＣ_n Ｈ_2n等の組成式で表
される不飽和炭化水素、ベンゼン、トルエン、メタノー
ル、エタノール、ホルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、エ
チルアミン、フェノール、蟻酸、酢酸、プロピオン酸等
が使用できる。この処理により、雰囲気中に存在する有
機物質から、炭素あるいは炭素化合物が素子上に堆積
し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するよ
うになる。

【００６７】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００６８】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。

【００６９】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００７０】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１×１０^-6Ｐａ以下が好まし
く、さらには１×１０^-8Ｐａ以下が特に好ましい。さら
に真空容器内を排気するときには、真空容器全体を加熱
して、真空容器内壁や、電子放出素子に吸着した有機物
質分子を排気しやすくするのが好ましい。このときの加
熱条件は、８０〜２００℃好ましくは１５０℃以上で、
できるだけ長時間処理するのが望ましいが、特にこの条
件に限るものではなく、真空容器の大きさや形状、電子
放出素子の構成などの諸条件により適宜選ばれる条件に
より行う。真空容器内の圧力は極力低くすることが必要
で、１×１０^-5Ｐａ以下が好ましく、さらには１×１０
^-6Ｐａ以下が特に好ましい。

【００７１】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。

【００７２】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図５，図６を参照しなが
ら説明する。

【００７３】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００７４】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２，３間
を流れる素子電流Ｉｆを測定するための電流計、５４は
素子の電子放出部５より放出される放出電流Ｉｅを捕捉
するためのアノード電極、５３はアノード電極５４に電
圧を印加するための高圧電源、５２は電子放出部５より
放出される放出電流Ｉｅを測定するための電流計であ
る。一例として、アノード電極５４の電圧を１ｋＶ〜１
０ｋＶの範囲とし、アノード電極５４と電子放出素子と
の距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うこと
ができる。

【００７５】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００７６】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。

【００７７】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図６におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００７８】図６からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ｉｅに関して次の３つ
の特徴的性質を有する。

【００７９】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図６中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。

【００８０】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【００８１】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。

【００８２】尚、図６においては、素子電流Ｉｆが素子
電圧Ｖｆに対して単調増加する（ＭＩ特性）例を示した
が、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負
性抵抗特性（ＶＣＮＲ特性）を示す場合もある。これら
の特性は、前述の工程を制御することで制御できる。

【００８３】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。

【００８４】特に本発明による電子放出素子は、導電性
膜４の中央部に電子放出部５が形成されるため、画像形
成装置の蛍光体の画素中心と電子ビーム中心とがずれる
という問題は無くなるため、かかるズレによる輝度分布
の発生を抑制することができる。また、本発明のよる電
子放出素子は、前述のリーク電流による駆動電圧の上昇
も抑制されるため、装置の大型化（大面積化）にも適用
可能である。従って、本発明によれば、輝度ムラの無い
表示品位の高い大面積ディスプレーを実現することがで
きる。

【００８５】本発明の電子放出素子の応用例について以
下に述べる。本発明の表面伝導型電子放出素子を複数個
基板上に配列し、例えば電子源あるいは、画像形成装置
が構成できる。特に、本発明をこれらの装置等に適用
し、同時に複数の電子放出素子についてフォーミング処
理を行う場合でも、前述したように導電性膜の低抵抗部
（厚膜部）が過電流に対するバイパスの役割を果たすた
め、素子欠陥の発生を防止する効果が得られる。

【００８６】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００８７】本発明の表面伝導型電子放出素子について
は、前述した通り３つの特性がある。即ち、表面伝導型
電子放出素子からの放出電子は、閾値電圧以上では、対
向する素子電極間に印加するパルス状電圧の波高値と幅
で制御できる。一方、閾値電圧以下では、殆ど放出され
ない。この特性によれば、多数の電子放出素子を配置し
た場合においても、個々の素子にパルス状電圧を適宜印
加すれば、入力信号に応じて、表面伝導型電子放出素子
を選択して電子放出量を制御できる。

【００８８】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図７を
用いて説明する。図７において、７１は電子源基板、７
２はＸ方向配線、７３はＹ方向配線である。７４は表面
伝導型電子放出素子、７５は結線である。

【００８９】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００９０】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００９１】表面伝導型電子放出素子７４を構成する一
対の素子電極（不図示）は、それぞれｍ本のＸ方向配線
７２とｎ本のＹ方向配線７３に、導電性金属等からなる
結線７５によって電気的に接続されている。

【００９２】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００９３】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【００９４】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００９５】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図８と図９及び
図１０を用いて説明する。図８は、画像形成装置の表示
パネルの一例を示す模式図であり、図９は、図８の画像
形成装置に使用される蛍光膜の模式図である。図１０
は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。

【００９６】図８において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。

【００９７】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【００９８】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００９９】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））あるいはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【０１００】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【０１０１】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【０１０２】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【０１０３】図８に示した画像形成装置は、例えば以下
のようにして製造される。

【０１０４】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１０^-5Ｐａ以上
の真空度を維持するものである。ここで、表面伝導型電
子放出素子のフォーミング処理以降の工程は適宜設定で
きる。

【０１０５】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１０を用いて説明する。図１０において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１０６】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１１１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された表面伝導
型電子放出素子群を１行（ｎ素子）づつ順次駆動する為
の走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、
前記走査信号により選択された１行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子８７には、直流電圧源Ｖａよ
り、例えば１０Ｋ［Ｖ］の直流電圧が供給されるが、こ
れは表面伝導型電子放出素子から放出される電子ビーム
に、蛍光体を励起するのに十分なエネルギーを付与する
為の加速電圧である。

【０１０７】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【０１０８】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１０９】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１１０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１１１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１１２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１１３】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１１４】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。

【０１１５】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１１６】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１１７】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１１８】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。

【０１１９】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。

【０１２０】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１２１】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１２２】図１１は、梯子型配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７、Ｄ８とＤ９とを夫々一体の同一配線とする
こともできる。

【０１２３】図１２は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図１２においては、図８、図１１に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図８に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板１１０とフェースプレート８６の間にグ
リッド電極１２０を備えているか否かである。

【０１２４】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図１２に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１２５】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１２６】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１２７】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１２８】

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。

【０１２９】［実施例１］本実施例に係る表面伝導型電
子放出素子の構成は、図１（ａ），（ｂ），（ｃ）の平
面図及び断面図と同様である。図１において、１は基
板、２と３は素子電極、４は導電性膜、５は電子放出部
である。

【０１３０】本実施例に係る表面伝導型電子放出素子の
製造法は、基本的には図３と同様であり、以下、図１及
び図３を用いて、本実施例に係る素子の基本的な構成及
び製造法を順を追って説明する。

【０１３１】工程−ａ清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、素子電極とな
るべき開口を有するパターンをホトレジスト（ＲＤ−２
０００Ｎ−４１／日立化成社製）形成し、真空蒸着法に
より、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次
堆積した。ホトレジストパターンを有機溶剤で溶解し、
Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間隔Ｌは１
０μｍとし、幅Ｗが３００μｍの素子電極２，３を形成
した（図３（ａ））。

【０１３２】工程−ｂ次に、膜厚１００ｎｍのＣｒ膜を真空蒸着により堆積
し、このＣｒ膜をパターニングして素子電極ギャップ及
びこの近傍に導電性膜となるべき開口を形成した。その
うえに有機Ｐｄ（ｃｃｐ４２３０／奥野製薬（株）製）
をスピンナーにより回転塗布、３００℃で１０分間の加
熱焼成処理をした。また、こうして形成された主として
ＰｄＯよりなる微粒子からなる導電性膜４の膜厚は１５
ｎｍ、シート抵抗値は３×１０⁴ Ω／□であった。なお
ここで述べる微粒子膜とは、先述したように、複数の微
粒子が集合した膜であり、その微細構造として、微粒子
が個々に分散配置した状態のみならず、微粒子が互いに
隣接、あるいは、重なり合った状態（島状も含む）の膜
を指し、その粒径とは、前記状態で粒子形状が認識可能
な微粒子についての径をいう。つぎに、Ｃｒ膜及び焼成
後の導電性膜４を酸エッチャントによりエッチングして
所望のパターンを形成した。その後、更に導電性膜４の
中央部上に、図１のＹ方向の幅が２００μｍの開口部を
設けたホトレジストパターンを形成し、これをマスクと
して導電性膜４をドライエッチングした。その後、ホト
レジストパターンを有機溶剤で溶解した。以上により、
導電性膜４の中央部の膜厚は１０ｎｍ程度となり、両端
部が中央部に比べて厚い導電性膜４を形成した（図１
（ｂ）及び図３（ｂ）参照）。

【０１３３】以上の工程により、基板１上に素子電極
２，３及び導電性膜４を形成した。

【０１３４】工程−ｃ次に、上記の素子基板を図５の真空処理装置の真空容器
５５内に設置し、排気ポンプ５６により真空容器５５内
を排気して、２．７×１０^-3Ｐａの真空度に達した後、
電源５１より素子電極２，３間に電圧を印加して通電す
ることによりフォーミング処理を行った。その結果、導
電性膜４内に亀裂が発生し、電子放出部５が形成された
（図３（ｃ））。尚、通電フォーミング処理の電圧波形
は図４（ｂ）に示した波形を用いた。

【０１３５】本実施例では、図４（ｂ）中のＴ１を１ｍ
秒、Ｔ２を１０ｍ秒とし、三角波の波高値（フォーミン
グ時のピーク電圧）は０．１Ｖステップで昇圧し、フォ
ーミング処理を行った。また、フォーミング処理中は、
同時に、Ｔ２間に０．１Ｖの抵抗測定パルスを挿入し、
抵抗を測定した。尚、フォーミング処理の終了は、抵抗
測定パルスでの測定値が約１ＭΩ以上になった時とし、
同時に、素子への電圧の印加を終了した。

【０１３６】工程−ｄ続いて、真空容器５５内を約１．３×１０^-3Ｐａの真空
度とし、パルス幅１ｍ秒、パルス間隔１０ｍ秒、波高値
１４Ｖの矩形波パルスを印加して、活性化処理を行っ
た。活性化処理は素子電流Ｉｆ及び放出電流Ｉｅを測定
しながら行い、これらが安定した約２０分後に終了し
た。以上のようにして本実施例の素子が完成した。

【０１３７】その後、排気ポンプをイオンポンプを用い
た超真空排気装置に切り換え、真空容器５５内を１．３
×１０^-7Ｐａ程度に排気し、素子を１２０℃で１０時間
程度加熱ベーキングした。

【０１３８】その後、上記真空容器５５内で電子放出素
子を駆動させ、電子放出特性を測定した。具体的には、
電子放出素子とアノード電極５４との距離Ｈを５ｍｍ、
アノード電極５４の電圧を１ｋＶ、測定素子電圧を１４
Ｖとした。その結果、素子電流Ｉｆは１ｍＡ、放出電流
Ｉｅは０．９μＡ、無効電流は０．３％であり、導電性
膜４の中央部から電子放出しており、導電性膜４の中央
部に電子放出部が形成されていることが確認された。ま
た、１００個の素子を製造して同様に特性評価を行った
ところ、再現性も良く、無効電流は全ての素子において
０．３％以下に抑えられ、どの素子も導電性膜の中央部
から電子放出していた。

【０１３９】尚、上記の無効電流率は、図１３に示す電
圧−電流特性から以下のように算出される。（図では説
明のため、無効電流の大きさが強調されている。）無効電流率＝（Ｉｘ／Ｉｆ’）×１００［％］（ここで、Ｉｆ’は、駆動電圧Ｖｄにおける素子電流値
であり、Ｉｘは、原点付近の直線部分（オーミック成
分）の駆動電圧Ｖｄへの外挿値である。）

【０１４０】［実施例２］実施例１の工程−ａと同様に
して、基板１上に素子電極２，３を形成した。続いて、
以下の工程−ｂを行った。

【０１４１】工程−ｂインクジェットプリンタ（ＢＪ１０Ｖ／キヤノン（株）
製）のプリンタヘッドを流用した導電性膜形成装置によ
り、有機Ｐｄの溶液の液滴を素子電極２，３を跨ぐよう
に基板上に２滴付与した。なお、ここで用いた有機Ｐｄ
の溶液は、テトラキスモノエタノールアミンパラジウム
酢酸塩１．３ｇ、イソプロピルアルコール２５．０ｇ、
エチレングリコール１．０ｇ、８６％ケン化ポリビニル
アルコール（重合度５００）０．０５ｇ、水７２．０５
ｇを混合したものである。

【０１４２】上記素子基板を実施例１と同様に加熱焼成
処理して、ＰｄＯ微粒子よりなる導電性膜４とし、その
形状を観察したところ、中央部が薄く、周辺部が厚い形
状となっていた。この様な形状となる理由は十分には分
かっていないが、プリンタヘッドの吐出条件を一定にし
て、繰り返し導電性膜を形成したところ、上記の形状は
再現性良く実現された。

【０１４３】続いて、実施例１の工程−ｃ以降と同様に
して素子を完成させ、特性評価を行ったところ、実施例
１と同様、無効電流は全ての素子において０．３％以下
に抑えられ、どの素子も導電性膜の中央部から電子放出
していた。

【０１４４】［比較例１］有機Ｐｄ溶液として、テトラ
キスモノエタノールアミンパラジウム酢酸塩１．３ｇ、
イソプロピルアルコール５．０ｇ、エチレングリコール
１５．０ｇ、グリセリン１０．０ｇ、水６８．７ｇを混
合したものを用いたことを除き、実施例２と同様にして
電子放出素子を完成させた。

【０１４５】尚、加熱焼成処理後の導電性膜の形状を観
察したところ、実施例２とは異なり、中央部が厚く、周
辺部に向かって徐々に薄くなっていた。

【０１４６】実施例１と同様にして素子の特性評価を行
ったところ、無効電流は１．２％と大きかった。また、
測定終了後、電子放出部を観察したところ、導電性膜の
端部では亀裂が完全には形成されておらず、この部分が
無効電流のパスになっていたものと推定される。

【０１４７】［実施例３］本実施例は、実施例２と同様
に作製した多数の表面伝導型電子放出素子を単純マトリ
クス配置した電子源を用いて、画像形成装置を作製した
例である。

【０１４８】複数の導電性膜がマトリクス配線された基
板の一部の平面図を図１４に示す。また、図中のＡ−
Ａ’断面図を図１５に示す。但し、図１４、図１５で同
じ符号で示したものは、同じ部材を示す。ここで７１は
電子源基板、７２は図７のＤｘｍに対応するＸ方向配線
（下配線とも呼ぶ）、７３は図７のＤｙｎに対応するＹ
方向配線（上配線とも呼ぶ）、４は導電性膜、２と３は
素子電極、１５１は層間絶縁層、１５２は素子電極２と
下配線７２との電気的接続のためのコンタクトホールで
ある。

【０１４９】先ず、本実施例の電子源の製造方法を、図
１６及び図１７を用いて工程順に従って具体的に説明す
る。尚、以下に説明する工程−ａ〜ｈは、それぞれ図１
６の（ａ）〜（ｄ）及び図１７の（ｅ）〜（ｈ）に対応
する。

【０１５０】工程−ａ清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、真空蒸着によ
り厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次積層
した後、ホトレジスト（ＡＺ１３７０／ヘキスト社製）
をスピンナーにより回転塗布、ベークした後、ホトマス
ク像を露光、現像して、下配線７２のレジストパターン
を形成し、Ａｕ／Ｃｒ堆積膜をウエットエッチングし
て、所望の形状の下配線７２を形成した。

【０１５１】工程−ｂ次に、厚さ１．０μｍのシリコン酸化膜からなる層間絶
縁層１５１をＲＦスパッタ法により堆積した。

【０１５２】工程−ｃ工程−ｂで堆積したシリコン酸化膜にコンタクトホール
１５２を形成するためのホトレジストパターンを作り、
これをマスクとして層間絶縁層１５１をエッチングして
コンタクトホール１５２を形成した。エッチングはＣＦ
₄ とＨ₂ ガスを用いたＲＩＥ（ＲｅａｃｔｉｖｅＩｏ
ｎＥｔｃｈｉｎｇ）法によった。

【０１５３】工程−ｄその後、素子電極２，３となるべき開口を有するパター
ンをホトレジスト（ＲＤ−２０００Ｎ−４１／日立化成
社製）形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、
厚さ３０ｎｍのＮｉを順次堆積した。ホトレジストを有
機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素
子電極間隔Ｌが１０μｍ、幅Ｗが３００μｍの素子電極
２，３を形成した。

【０１５４】工程−ｅ素子電極２，３の上に上配線７３のホトレジストパター
ンを形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍの
Ａｕを順次真空蒸着により堆積し、リフトオフにより不
要の部分を除去して、所望の形状の上配線７３を形成し
た。

【０１５５】工程−ｆ実施例２の工程−ｂと同様にして、中央部の膜厚の薄い
導電性膜４を形成した。

【０１５６】工程−ｇコンタクトホール１５２部分以外にレジストを塗布する
ようなパターンを形成し、真空蒸着により厚さ５ｎｍの
Ｔｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフトオ
フにより不要の部分を除去することにより、コンタクト
ホール１５２を埋め込んだ。

【０１５７】以上の工程により、基板７１上に下配線７
２、層間絶縁層１５１、上配線７３、素子電極２，３、
導電性膜４等を形成した。

【０１５８】次に、以上のようにして作製した複数の導
電性膜４がマトリクス配線された電子源基板７１（図１
４）を用いて画像形成装置を作製した。作製手順を図８
と図９を用いて説明する。

【０１５９】先ず、上記複数の導電性膜４がマトリクス
配線された電子源基板７１をリアプレート８１上に固定
した後、基板７１の５ｍｍ上方に、フェースプレート８
６（ガラス基板８３の内面に蛍光膜８４とメタルバック
８５が形成されて構成される）を支持枠８２を介して配
置し、フェースプレート８６、支持枠８２、リアプレー
ト８１の接合部にフリットガラスを塗布し、大気中で４
００℃で１０分間以上焼成することで封着した（図８参
照）。なお、リアプレート８１への基板７１の固定もフ
リットガラスで行った。

【０１６０】蛍光膜８４は、カラーを実現するために、
ストライプ形状（図９（ａ）参照）の蛍光体とし、先に
ブラックストライプを形成し、その間隙部にスラリー法
により各色蛍光体９２を塗布して蛍光膜８４を作製し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。

【０１６１】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜８４の作
製後、蛍光膜８４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。

【０１６２】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けた。

【０１６３】前述の封着を行う際、カラーの場合は各色
蛍光体９２と電子放出素子７４とを対応させなくてはい
けないため、十分な位置合わせを行った。

【０１６４】以上のようにして完成した外囲器８８内の
雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｘ１乃至Ｄ
ｘｍとＤｙ１乃至Ｄｙｎを通じ素子電極２，３間に電圧
を印加し、導電性膜４をフォーミング処理することによ
り、電子放出部５を形成した。フォーミング処理の電圧
波形は、図４（ｂ）に示した電圧波形を用いた。本実施
例ではＴ１を１ｍ秒、Ｔ２を１０ｍ秒とし、約１．３×
１０^-3Ｐａの真空雰囲気下で行った。

【０１６５】次に、約２．７×１０^-3Ｐａの真空度下
で、素子電極２，３間に波高値１４Ｖ、パルス幅３０μ
秒の図４（ａ）に示したような三角波パルスを印加し、
素子電流Ｉｆ，放出電流Ｉｅを測定しながら、活性化処
理を行った。

【０１６６】以上のようにフォーミング工程及び活性化
工程を行い、電子放出部５を形成し、電子放出素子７４
を作製した。

【０１６７】この後、不図示の排気管を通じ、外囲器８
８内を１０^-4Ｐａ程度の真空度まで排気し、該排気管を
ガスバーナーで熱することで溶着し、外囲器８８の封止
を行った。最後に、封止後の真空度を維持するために、
高周波加熱法でゲッター処理を行った。

【０１６８】以上のようにして完成した本発明の画像形
成装置において、各電子放出素子には、容器外端子Ｄｘ
１乃至ＤｘｍとＤｙ１乃至Ｄｙｎを通じ、走査信号及び
変調信号を不図示の信号発生手段より夫々印加すること
により電子放出させ、高圧端子８７を通じてメタルバッ
ク８４に数ｋＶ以上の高圧を印加して、電子ビームを加
速し、蛍光膜８４に衝突させ、励起・発光させることで
画像を表示した。その結果、ほとんどの画素において、
蛍光体の画素中心と電子ビーム中心がほぼ一致してお
り、輝度ムラの少ない品位の高い表示がなされた。ま
た、この時の無効電流も非常に少なく、駆動電力を抑え
ることもできた。更に、この画像形成装置を繰り返し作
製したが、画像に目立った欠陥の生じるものはなかっ
た。

【０１６９】［比較例２］実施例１と同様のＣｒマスク
を用いて導電性膜をパターニングし、厚さ７ｎｍの導電
性膜４を形成した（但し、中央部の膜厚を薄くするため
の操作は行わなかった。）以外は、実施例３と同様にし
て単純マトリクス配線の電子源基板を作製した。続い
て、実施例３と同様にして画像形成装置を作製した。

【０１７０】この画像形成装置を繰り返し作製し、実施
例３と同様にして画像を表示させたところ、一部の装置
で、画像の一部にＸ方向に走る線状の欠陥が生じた。ま
た、画像の輝度ムラが目に付いたので、詳細に観察した
ところ、一部の画素で電子ビームの中心が画素の中心か
らずれているのがわかり、このズレが大きい部分では輝
度の低下が著しかった。

【０１７１】上記のような線状の欠陥が生じた理由は、
前述したように、電子放出素子の一部が何らかの理由で
導電性膜の抵抗値が低くなったために、フォーミング処
理の際に、隣接する素子に過電流が流れ、良好な電子放
出機能が付与されなかったものと推測される。実施例３
において、この様な欠陥が発生しなかったのは、導電性
膜の端部が中央部に比べて厚くなっているため、過電流
に対してバイパスの役割を果たし、一気に亀裂が形成さ
れてしまうことを防いだものと推測される。

【０１７２】［実施例４］図１８は、前述の表面伝導型
電子放出素子を電子源として用いたディスプレイパネル
に、例えばテレビジョン放送を初めとする種々の画像情
報源より提供される画像情報を表示できるように構成し
た本発明の画像形成装置の一例を示す図である。

【０１７３】図中２０１はディスプレイパネル、１００
１はディスプレイパネルの駆動回路、１００２はディス
プレイコントローラ、１００３はマルチプレクサ、１０
０４はデコーダ、１００５は入出力インターフェース回
路、１００６はＣＰＵ、１００７は画像生成回路、１０
０８及び１００９及び１０１０は画像メモリーインター
フェース回路、１０１１は画像入力インターフェース回
路、１０１２及び１０１３はＴＶ信号受信回路、１０１
４は入力部である。

【０１７４】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。

【０１７５】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１７６】まず、ＴＶ信号受信回路１０１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ信号を受信するための回路である。

【０１７７】受信するＴＶ信号の方式は特に限られるも
のではなく、例えばＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣ
ＡＭ方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるＴＶ信号、例えばＭＵＳＥ方
式を初めとする所謂高品位ＴＶは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。

【０１７８】ＴＶ信号受信回路１０１３で受信されたＴ
Ｖ信号は、デコーダ１００４に出力される。

【０１７９】ＴＶ信号受信回路１０１２は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるＴＶ信号を受信するための回路である。前記
ＴＶ信号受信回路１０１３と同様に、受信するＴＶ信号
の方式は特に限られるものではなく、また本回路で受信
されたＴＶ信号もデコーダ１００４に出力される。

【０１８０】画像入力インターフェース回路１０１１
は、例えばＴＶカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ１００４に出
力される。

【０１８１】画像メモリーインターフェース回路１０１
０は、ビデオテープレコーダー（以下ＶＴＲと略す）に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ１００４に出力される。

【０１８２】画像メモリーインターフェース回路１００
９は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ１
００４に出力される。

【０１８３】画像メモリーインターフェース回路１００
８は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ１００４に入力さ
れる。

【０１８４】入出力インターフェース回路１００５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるＣＰＵ１００６と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。

【０１８５】画像生成回路１００７は、前記入出力イン
ターフェース回路１００５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ１００
６より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。

【０１８６】本回路により生成された表示用画像データ
は、デコーダ１００４に出力されるが、場合によっては
前記入出力インターフェース回路１００５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１８７】ＣＰＵ１００６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。

【０１８８】例えば、マルチプレクサ１００３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ１
００２に対して制御信号を発生し、画面表示周波数や走
査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路１００７に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路１００５を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。

【０１８９】尚、ＣＰＵ１００６は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路１００５
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。

【０１９０】入力部１０１４は、前記ＣＰＵ１００６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。

【０１９１】デコーダ１００４は、前記１００７ないし
１０１３より入力される種々の画像信号を３原色信号、
又は輝度信号とＩ信号、Ｑ信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ１００
４は内部に画像メモリーを備えるのが望ましい。これ
は、例えばＭＵＳＥ方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。

【０１９２】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路１００７
及びＣＰＵ１００６と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。

【０１９３】マルチプレクサ１００３は、前記ＣＰＵ１
００６より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ１００３
はデコーダ１００４から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路１００１
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。

【０１９４】ディスプレイパネルコントローラ１００２
は、前記ＣＰＵ１００６より入力される制御信号に基づ
き、駆動回路１００１の動作を制御するための回路であ
る。

【０１９５】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
（図示せず）の動作シーケンスを制御するための信号を
駆動回路１００１に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）を制御するための信号を駆動回路１００１に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路１００１に対して出力す
る場合もある。

【０１９６】駆動回路１００１は、ディスプレイパネル
２０１に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ１００３から入力される画像信
号と、前記ディスプレイパネルコントローラ１００２よ
り入力される制御信号に基づいて動作するものである。

【０１９７】以上、各部の機能を説明したが、図１８に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２０１に表示することが可能である。即ち、テレビジ
ョン放送を初めとする各種の画像信号は、デコーダ１０
０４におて逆変換された後、マルチプレクサ１００３に
おいて適宜選択され、駆動回路１００１に入力される。
一方、デイスプレイコントローラ１００２は、表示する
画像信号に応じて駆動回路１００１の動作を制御するた
めの制御信号を発生する。駆動回路１００１は、上記画
像信号と制御信号に基づいてディスプレイパネル２０１
に駆動信号を印加する。これにより、ディスプレイパネ
ル２０１において画像が表示される。これらの一連の動
作は、ＣＰＵ１００６により統括的に制御される。

【０１９８】本画像形成装置においては、前記デコーダ
１００４に内蔵する画像メモリや、画像生成回路１００
７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。

【０１９９】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。

【０２００】尚、図１８は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。

【０２０１】例えば図１８の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。

【０２０２】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、ディスプ
レイパネルの薄形化が容易であり、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。

【０２０３】

【発明の効果】以上説明した様に、本発明の電子放出素
子及びその製造方法によれば、装置の大型化（大面積
化）にも適用可能な、無効電流が少なく電力効率の良い
欠陥の無い素子を再現性良く提供することができる。

【０２０４】また、多数の電子放出素子を配列形成し、
入力信号に応じて電子を放出する電子源、更にかかる電
子源を用いた画像形成装置においては、輝度ムラや画素
欠陥の無い表示性能の高い画像形成装置を提供すること
ができる。

【０２０５】以上のように、本発明によれば、カラー画
像にも対応可能で、高輝度且つ高コントラストで表示品
位の高い大面積フラットディスプレーが実現される。

【図面の簡単な説明】

【図１】本発明の平面型の表面伝導型電子放出素子の一
例を模式的に示した平面図及び断面図である。

【図２】本発明の垂直型の表面伝導型電子放出素子の一
例を模式的に示した斜視図である。

【図３】図１の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。

【図４】フォーミング処理に用いる電圧波形の一例であ
る。

【図５】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。

【図６】本発明に好適な表面伝導型電子放出素子の放出
電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典
型的な例を示す図である。

【図７】単純マトリクス配置の本発明の電子源の概略構
成図である。

【図８】単純マトリクス配置の電子源を用いた本発明の
画像形成装置に用いる表示パネルの概略構成図である

【図９】図８の表示パネルにおける蛍光膜を示す図であ
る。

【図１０】図８の表示パネルにＮＴＳＣ方式のテレビ信
号に応じて表示を行うための駆動回路の一例を示すブロ
ック図である。

【図１１】梯子型配置の本発明の電子源の概略平面図で
ある。

【図１２】梯子型配置の電子源を用いた本発明の画像形
成装置に用いる表示パネルの概略構成図である。

【図１３】本発明の実施例に係る電子放出素子の無効電
流について説明するための図である。

【図１４】実施例３にて示す単純マトリクス配置の電子
源基板の部分平面図である。

【図１５】図１４の電子源の部分断面図である。

【図１６】図１４の電子源の製造方法を説明するための
図である。

【図１７】図１４の電子源の製造方法を説明するための
図である。

【図１８】実施例４における画像形成装置を示すブロッ
ク図である。

【図１９】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１基板２，３素子電極４導電性膜５電子放出部２１段差形成部５０導電性膜４を流れる素子電流Ｉｆを測定するため
の電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器Ｖｘ，Ｖａ直流電圧源１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口１５１層間絶縁層１５２コンタクトホール

Claims

【特許請求の範囲】

【請求項１】対向する一対の電極間に、電子放出部を
有する導電性膜を備える電子放出素子において、該電子
放出部が中央部において高い電子放出強度を有すること
を特徴とする電子放出素子。
【請求項２】前記導電性膜は、電極間方向に垂直な方
向に抵抗分布を有し、両端部の抵抗が中央部の抵抗より
も低いことを特徴とする請求項１に記載の電子放出素
子。
【請求項３】前記電子放出素子が、表面伝導型電子放
出素子であることを特徴とする請求項１又は２に記載の
電子放出素子。
【請求項４】基体上に、複数の電子放出素子が配列さ
れた電子源において、前記電子放出素子が、請求項１〜
３のいずれかに記載の電子放出素子であることを特徴と
する電子源。
【請求項５】前記複数の電子放出素子が、マトリクス
状に配線されていることを特徴とする請求項４に記載の
電子源。
【請求項６】前記複数の電子放出素子が、梯子状に配
線されていることを特徴とする請求項４に記載の電子
源。
【請求項７】基体上に、複数の電子放出素子が配列さ
れた電子源と、該電子源から放出される電子線の照射に
より画像を形成する画像形成部材とを有する画像形成装
置において、前記電子源が、請求項４〜６のいずれかに
記載の電子源であることを特徴とする画像形成装置。
【請求項８】対向する一対の電極間に、電子放出部を
有する導電性膜を備える電子放出素子の製造方法におい
て、電極間方向に垂直な方向に抵抗分布を有し両端部の抵抗
が中央部の抵抗よりも低い導電性膜を形成した後、電子
放出部を形成することを特徴とする電子放出素子の製造
方法。
【請求項９】前記抵抗分布を有する導電性膜を形成す
る工程は、導電性膜上に、該導電性膜の中央部に開口を
有するマスクを形成し、該導電性膜の中央部をエッチン
グする工程を有することを特徴とする請求項８に記載の
電子放出素子の製造方法。
【請求項１０】前記抵抗分布を有する導電性膜を形成
する工程は、有機金属化合物の溶液の液滴をインクジェ
ットにより、素子電極を跨ぐように付与する工程であ
り、該工程において形成される導電性膜の膜厚が、中央
部が周辺部より薄くなるように予め定めた組成の溶液を
用いて行うことを特徴とする、請求項８に記載の電子放
出素子の製造方法。
【請求項１１】基体上に、複数の電子放出素子が配列
された電子源の製造方法において、前記電子放出素子
を、請求項８〜１０のいずれかに記載の方法に従い製造
することを特徴とする電子源の製造方法。
【請求項１２】基体上に複数の電子放出素子が配列さ
れた電子源と、該電子源から放出される電子線の照射に
より画像を形成する画像形成部材とを有する画像形成装
置の製造方法において、前記電子源を、請求項１０また
は１１に記載の方法に従い製造することを特徴とする画
像形成装置の製造方法。