KR0161715B1 - 전자방출소자, 전자원 및 화상 형성 장치의 제조 방법 - Google Patents

Abstract

전자 방출 소자는 대향되게 배치된 한쌍의 전극 및 상기 전극들 사이에 배열된 전자 방출 영역을 포함하는 전기 전도막을 포함한다. 전기 전도막의 전기 저항은 전자 방출 소자의 제조 과정에서 전자 방출 영역을 형성한 후에 감소된다.

Description

전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법

제1a도 및 제1b도는 본 발명에 따른 제조 방법에 의해 생성된 표면 전도 전자 방출 소자의 개략적인 평면도 및 소자를 구동시키기 위한 등가 회로를 도시한 도면.

제2도는 본 발명에 따른 제조 방법에 의해서 생성된 전자 방출 소자의 화학적 환원 단계 전후의 소자 전류와 전압 사이와 방출 전류와 소자 전압간의 관계를 도시한 도면.

제3a도 내지 제3c도는 본 발명에 따른 방법에 의한 다른 제조 단계에 있어서 전자 방출 소자의 단면도를 도시한 도면.

제4도는 전자 방출 소자의 성능을 결정하기 위한 측정 시스템의 구성을 도시한 도면.

제5a도 및 제5b도는 본 발명의 목적을 위해 적절히 사용될 수 있는 형성 전압 파형을 도시한 도면.

제6도는 본 발명에 따른 제조 방법에 의해 생성된 표면 전도 전자 방출 소자의 방출 전류(I_e)와 소자 전압(V_f) 사이와 소자 전류(I_f) 사이의 전형적인 관계를 도시한 도면.

제7a도 및 제7b도는 본 발명에 따른 제조 방법에 의해 생성된 표면 전도 전자 방출 소자의 평면도와 단면도를 각각 도시한 도면.

제8도는 본 발명에 따른 제조 방법에 의해 생성된 제7a도 및 제7b도의 소자와 다른 형태의 표면 전도 전자 방출 소자와 단면도를 도시한 도면.

제9도는 전자 방출 소자의 단일 행렬 배열을 가지고 있는 전자원의 평면도를 도시한 도면.

제10도는 전자 방출 소자의 단일 행렬 배열을 가지고 있는 전자원으로 구성된 화상 형성 장치의 표시 패널(display panel)의 투시도를 도시한 도면.

제11a도 및 제11b도는 본 발명의 목적을 위해 사용될 수 있는 두가지의 다른 형광막을 도시한 도면.

제12도는 NTSC 시스템에 적합한 본 발명에 따른 화상 형성 장치의 구동회로의 블럭도를 도시한 도면.

제13a도 및 제13b도는 본 발명에 따른 전자원으로 전자 방출 소자의 두가지의 사다리형 배열을 도시한 도면.

제14도는 전자 방출 소자의 사다리형 배열을 가지고 있는 전자원을 채용한 본 발명에 따른 화상 형성 장치의 표시 패널의 투시도를 도시한 도면.

제15도는 전자 방출 소자의 단일 행렬 배열을 가지고 있는 전자원의 부분 확대도를 도시한 도면.

제16도는 A-A'선을 따라 절취한 제15도의 전자원의 전자 방출 소자의 단면도를 도시한 도면.

제17a도 내지 제17f도 및 제18g도 내지 제18i도는 다른 제조 단계를 도시한 단일 행렬 배열을 가지고 있는 전자원으로 사용되는 전자 방출 소자의 단면도를 도시한 도면.

제19도는 환원 개스를 사용하는 본 발명에 따른 전자 방출 소자 제조 방법의 화학 환원 단계를 도시한 도면.

제20도는 보호막을 덮은 본 발명에 따른 전자 방출 소자의 단면도를 도시한 도면.

제21도는 본 발명에 따른 전자 방출 소자의 제조 방법의 화학 환원 단계와 환원 용액에서 전도를 도시한 도면.

제22도는 제12도의 도면을 수정해서 얻어진 NTSC 시스템에 적합한 본 발명에 따른 화상 형성 장치의 구동 회로의 블럭도를 도시한 도면.

제23도는 본 발명에 따른 화상 형성 장치를 사용함으로써 실현된 표시 패널의 블럭도를 도시한 도면.

제24도는 종래의 표면 전도 전자 방출 소자의 개략적인 평면도.

* 도면의 주요부분에 대한 부호의 설명

500 : 표시 패널 501 : 구동 회로

502 : 표시 패널 제어기 503 : 멀티플렉서

504 : 디코더 505 : 입력/출력 인터페이스 회로

506 : CPU 507 : 화상 발생 회로

508, 509 및 510 : 화상 메모리 인터페이스 회로

511 : 화상 입력 인터페이스 회로

512 및 513 : TV 신호 수신 회로

본 발명은 전자 방출 소자의 제조 방법에 관한 것이며, 또한 상기 방법으로 제조된 전자 방출 소자를 채용하는 표시 장치와 같은 전자원 및 화상 형성 장치에 관한 것이다.

종래에는 두가지 방식의 전자 방출 소자가 알려져 있는데, 즉 열전자 방식과 냉음극 방식이다. 이 중에서 냉음극 방식은 전장 방출 방식(이후, FE-방식이라 칭한다), 금속/절연층/금속 방식(이후, MIM방식이라 칭한다)과 표면 전도 방식을 포함한다.

FE 전자 방출 소자의 예는 다이크(W.P. Dyke)와 돌란(W.W. Dolan)의 전장 방출 [Advanced in Elution Physics, 8, 89(1956)]와 스핀트 (C.A. Spindt)의 클리브데늄 콘으로 된 박막 전장방출 음극의 물리적 성질 [J. Appl. Phys., 47, 5248(1976)]에 기술되어 있다.

MIM 소자는 메드(C.A. Mcad)의 터널 방출 증폭기[J. Appl. Phys., 32, 646(1961)]를 포함하는 논문에 공개되어 있다.

표면 전도 전자 방출 소자즌 엘린슨 (M. I. Elinson)의 논문[Radio Eng.Elertor Phys., 10(1965)에서 제안되었다. 표면 전도 전자 방출 소자는 전류가 막 표면에 평행하게 흐르도록 할 때 기판에 형성된 작은 박막으로부터 전자가 방출되는 현상을 이용함으로써 실현된다. 엘린슨은 이 방식의 소자에 이산화 주석(SnO₂) 박막을 사용할 것을 제안하였고, 금(Au) 박막의 사용이 G. Dittmer; Thin Solid Films, 9, 317(1972)]에 제안된 반면에, 삼산화 인듐/이산화 주석(Zn₂O₃/SnO₂)과 탄소 박막의 사용은 각각 M. Hartwell and C. G. Fonstad; IEEE Trams, ED Conf. 519(1975)와 H, Araki et al.; Vacuum, Vol. 26, No.1, 9.22(1983)에 기술되어 있다.

첨부된 도면 제24도는 하트웰(M. Hatwell)에 의해 제안된 전형적인 표면 전도 전자 방출 소자를 도시한다.

제24도에 있어서, 참조번호 221은 기판을 나타낸다. 참조번호 224는 스퍼터링에 의해 H형의 금속 산화 박막을 생성함으로써 한쌍의 소자 전극(225 및 226)과 일체형으로 만들어진 전기 전도 박막을 나타내는데, 이들의 일부는 이후에 기술되는 전기적 포밍(electrical forming)으로 참조되는 전기적 통전화 처리가 진행될 때 전자 방출 영역(223)을 만든다. 제24도에서, 한쌍의 소자 전극(225 및 226)을 분리하는 금속 산화 박막의 수평 영역은 길이(L)가 0.5 내지 1.0㎜이고 폭(W)이 0.1㎜이다. 전자 방출 영역(223)의 위치와 윤곽을 정확하게 알 수 있는 방법이 없기 때문에, 단지 매우 도식적으로만 나타낼 수 있는 점에 유의해야 한다.

상기한 바와 같이 표면 전도 전자 방출 소자의 전기 전도막(224)은 전자 방출 영역(223)을 생성하기 위해서는 전기적 포밍으로 언급되는 전기적 통전 예비처리를 거치게 된다.

전기적 포밍 과정에서, DC 전압과 1 V/min의 속도로 천천히 증가하는 전압이 전기 전도막(224)의 임의의 반대 단부에 가해져서 박막을 부분적으로 파괴하거나 변형시키거나 혹은 변환하고 전기적으로 고저항인 전자 방출 영역(223)을 생성하게 한다. 따라서 전자 방출 영역(223)은 통상 내부에 균열(fissures)을 포함하는 전기전도막(224)의 일부이므로 전자가 이들 균열로부터 방출될 수 있게 한다. 일단 전기적 포밍 처리를 거치면, 소자를 통해 흐르는 전류가 발생하도록 전기 전도막(224)에 적당한 전압이 가해질 때마다 표면 전도 전자 방출 소자는 전자 방출 영역(223)으로부터 전자를 방출시킨다.

상기한 바와 같이 표면 전도 전자 방출 소자는 구조적으로 간단하고 간단한 방법으로 제조될 수 있기 때문에, 수많은 소자가 별 어려움 없이 넓은 면적 위에 유리하게 배열될 수 있다. 사실상, 표면 전도 전자 방출 소자의 이러한 장점을 완전히 이용하기 위해 수많은 연구가 행하여졌다. 고려 중인 방식의 소자의 응용으로는 충전 전자빔원 및 전자 표시 소자를 포함한다.

수많은 표면 전도 전자 방출 소자를 포함하는 전형적인 응용의 예에 있어서, 소자는 사다리형 모양을 나타내도록 평행열로 배열되어 있고 각각의 소자는 전자원을 형성하는 종렬로 배열된 배선(공통 배선)으로 주어진 반대편 단부에 각각 연결되어 있다.[일본 특허 공개 제(소)64-31332, (평)1-283749, (평)1-257552에 기술됨]

전자 표시 소자와 같은 표면 전도 전자 방출 소자로 표시 장치와 다른 화상 형성 장치에 대해서는, CRT 대신에 액정 패널을 포함하는 평면 패널 방식의 표시장치가 최근에 인기를 얻고는 있지만 문제점이 있다. 문제점들 중 하나는 표시 장치가 소위 말하는 방출 방식이 아니기 때문에 액정 패널을 조명하기 위해서 표시 장치에 추가로 채용해야 하는 광원이 필요하다. 따라서 방출방식 표시 장치의 개발의 산업 분야에서 절실히 요망되고 있다.

이러한 문제점이 없는 방출형 전자 표시 장치는 전자원에서 방출되는 전자에 의해 가시광을 말하는 형광체와 조합으로 다수의 표면 전도 전자 방출 소자를 배열하여 얻어진 전자원을 사용함으로써 실현될 수 있다(예로서 미국특허 제5,066,883호 를 참조).

상기 방식의 표면 전도 전자 방출 소자에 있어서, 전기 전도막은 바람직하게는 상기 하트웰의 전기 전도막 (제24도의 224)의 경우와 같이 금속막이 전기 저항보다도 훨씬 더 큰 전기 저항을 가지고 있는 금속 산화물로 제조된다. 이것은 전자 방출 영역이 전기적 포밍에 의해 생성될 때 전기 전도막(224)이 저전기 저항을 가지고 있다면, 전기적 포밍 동작에 대해 큰 전류가 필요하게 되기 때문이다. 특히 다수의 표면 전도 전자 방출 소자가 여러개의 표면 전도 전자 방출 소자를 포함하는 전자원을 제조하는 공정에서 전기적 포밍 동작을 연속적으로 필요로 할 때 필요 전류는 거대해지고 소정의 실제 레벨을 초과하게 된다.

한편, 여러개의 표면 전도 전자 방출 소자를 포함하는 전자원과 이러한 전자원을 채용하는 화상 형성 장치는 각각의 소자의 전기 전도막이 높은 전기 저항을 가지고 있다면 전력을 증가된 비율로 소비해야만 구동될 수 있다.

따라서, 상기 확인된 기술적 문제점을 감안하여, 본 발명의 목적은 효과적으로 구동전압과 소자의 소비 전력을 낮출 수 있는 전자 방출 소자의 제조법을 제공하는 것이다.

본 발명의 다른 목적은 전력 절가 방식으로 작동하는 전자원과 화상 형성 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 전자 방출을 위해 균일하게 동작하는 여러개의 전자 방출 소자를 포함하는 전자원과. 그러한 전자원과 결합하여 고화질의 화상을 표시할 수 있는 화상 형성 장치를 제공하는 것이다.

본 발명의 그 이외의 다른 목적은 전기적 포밍을 위한 전류와 소자를 구동시키는데 필요한 전력 소모 레벨을 효과적으로 낮출 수 있는 전자 방출 소자, 전자 방출을 위해 균일하게 동작하는 여러개의 전자 방출 소자를 포함하는 에너지 절감형 전자원, 및 그러한 전자원과 결합되며 고화질의 화상을 표시할 수 있는 화상 형성장치를 포함하는 에너지 절감형 전자원의 제조 방법을 제공하는 것이다.

본 발명의 제1특징에 의하면, 발명의 상기 목적과 다른 목적은 한쌍의 대향전극과, 전극 사이에 배열된 전기 전도막의 전기 저항을 낮추는 공정 단계를 포함하는 방법을 특징으로 하는 상기 전극 사이에 배열된 전자 방출 영역을 포함하는 전기 전도막을 제조하는 방법을 제공함으로써 달성된다.

바람직하게는, 전극 사이에 배열된 전기 전도막의 전기 저항을 낮추는 상기 공정단계는 전기 전도막을 화학적으로 환원시키는 단계이다.

본 발명의 제2특징에 의하면, 상기 전자 방출 소자가 상기 제조방법에 의해 생성되는 것을 특징으로 하는 입력 신호에 따라 전자를 방출하기 위한 전자 방출 소자를 포함하는 전자원이 제공된다.

본 발명의 제3특징에 의하면, 전자원과 상기 전자원이 상기 제조법에 의해서 생성된 전자 방출 소자를 포함하는 전자원인 것을 특징으로 하는 입력 신호에따라 화상을 형성하는 화상 형성 요소를 포함하는 제공된 화상 형성 장치가 있다.

이하, 본 발명은 첨부된 도면에 참조하여 보다 자세히 기술될 것이다.

본 발명의 특징에 의하면, 한 요소로서 전기 전도막을 포함하는 전자 방출 소자를 제조하는 방법이 제공되는데, 상기 방법은 가해질 전압과 전자 방출 소자에 의해 소비되는 전력이 현저하게 낮아질 수 있도록 전기 전도막의 전기 저항을 낮추는 공정 단계를 포함한다.

전자 방출 소자의 전기 전도막의 전기 저항을 낮추는 공정 단계는 제1a도 내지 제1b도 및 제2도를 참조하여 기술될 것이다.

제1a도는 본 발명에 따른 제조 방법으로 생성되며, 한 쌍의 전극(5. 6)과 전극사이에 배렬된 전자 방출영역(3)을 포함하는 전자 전도막(4)을 포함하는 표면 전도 전자 방출 소자의 평면도를 도시한 것이다. 참조 번호 1은 절연 기판을 나타내고 전자 방출 영역(3)은 그 자체를 전기적으로 고저항으로 만들기 위해 균열을 포함하고 있는 사실을 주목하라.

전기 전도막으로 전류가 흐르도록 전류를 발생시키기 위해 전극(5, 6)을 통하여 외부 전원에 의해서 전기 전도막(4)에 특정 전압이 가해질 때, 전자 방출 영역(3)은 전자를 방출한다.

제1b도는 전자 방출 소자를 구동하기 위한 등가 회로를 도시한 것이다.

제1b도를 참조하면, R_s와 R_f는 각각 전자 방출 영역(3)의 전기 저항과 각각 대항하여 배열된 전기 전도막(4)의 나머지 부분의 전기 저항을 나타낸다. 전자 방출 영역(3)과 다른 전기 전도막(4)이 대향하여 위치한 부분은 전기 저항값이 다를 수 있는데, 여기서는 전극 사이의 정중앙에 전자 방출 영역(3)이 정확히 배열되어 있고 전기 전도막(4)의 나머지 부분은 전기 저항이 서로 같다고 편의상 가정한다.

전자 방출 소자가 전자를 방출하는데 요구되는 전류가 id이고 전류 id가 소자를 통하여 흐르기 위해 소자에 가해져야 할 인가 전압을 V_f라고 하면, 전자 방출 소자의 전력 소비율 P(all)은 방정식 P(all) = V_fx id으로 표현된다.

여기서, P(all)은 전자를 방출하기 위한 전자 방출 영역에 의해서 순수하게 단위 시간당 소비된 전력을 나타내는 유효전력 소비율(Ps = Rs x id²)과 전자 방출 영역(3)에 직렬로 연결된 전기 전도막(4)의 나머지 측면부에 의해 단위 시간당 소비된 전력을 나타내는 무효 전력 소비율(P_f'= 2 x R_f'x id²)을 포함한다는 것에 유의해야 한다.

상기한 내용은 단일 전자 방출 소자에 관한것인데, 전체 무효 전력 소비율은 여러개의 전자 방출 소자를 포함하는 전자원과 따라서 전자원을 채택하는 화상 형성 장치에 대해서 매우 커지게 된다.

구동 전압과 전자 방출 소자의 전력 소비율은 무효 전력 소비율(P_f)을 줄이거나 혹은 전기 전도막(4)의 측면부의 전기 저항(R_f)[이하에서는 전기 전도막(4)의 전기 저항을 가리킨다]을 전자 방출 영역(3) 자체의 전기 저항에 비하여 충분하게 작게 함으로써 감소시킬 수 있다.

전기 전도막(4)의 단위 평방당 전기 저항을 R_o□ 라 하면, 전기 전도막(4)의 전기 저항(R_f')은 R_f'= [L/(2 x W)] x R_o□ 로 표현된다. 한편, 전극(5 및 6: 이후 갭 길이로 표시됨) 사이의 길이(L)를 줄임으로써 R_f'는 더 작아질 수 있는데, L의 값이 너무 작으면 전체 전자 방출 소자의 설계 적응성을 크게 해치므로 바람직하지 않다.

보다 상세하게는, 커다른 표시 스크린을 가지고 있는 화상 형성 장치에 대해서는 장치의 각각의 전자 방출 소자의 전극(5. 6) 사이의 거리 (이하, 갭 길이라 칭한다)가 바람직하게는 3㎛ 보다 많고, 더 바람직하게는 현재 유효한 얼라이너(aligner)의 성능 레벨과 프린팅의 정확성, 수율 그리고 기타 전극의 패터닝(patterning)에 고려되는 제조 방법의 관점에서 볼 때 수십 ㎛ 보다 작지 않아야 한다.

상기한 기술적 제약의 관점에서, 본 발명은 한쌍의 대향 위치 전극과, 상기 전극과 사이에 배열된 전자 방출 영역을 포함하는 전자 전도막으로 구성된 표면 전도 전자 방출 소자의 제조 방법을 제공하기 위한 것으로, 상기 방법은 전극 사이에 배열된 전기 전도막의 전기 저항을 낮추는 공정 단계를 포함하는 것을 특징으로 한다.

바람직하게는 전극 사이에 배열된 전기 전도막의 전기 저항을 낮추는 상기 공정 단계는 전기 전도막을 화학적으로 환원시키는 단계이다. 이와 같이 전기 전도막(4)을 화학적으로 환원시키는 동작에 의해, 전기 전도막(4)의 무효 전력 소비률(P_f)이 현저하게 감소될 수 있어 소자에서의 전자 방출을 위해 전력이 효율적으로 소비될 수 있게 한다.

이제, 본 발명에 따른 제조 방법에 의해서 생성된 전자 방출 소자의 화학적 환원 단계 전후에 소자 전류(I_f)와 소자 전압(V_f) 사이와 방출 전류(I_e)와 소자 전압(V_f) 사이의 관계를 제2도를 참조하여 개략적으로 설명한다. 제2도에서 화학적 환원 전에 소자 전류와 방출 전류는 각각 I_fo와 I_eo로 표기되는 반면에 화학적 환원후의 소자 전류와 방출 전류는 각각 I_fm과 I_em으로 표시된다.

제2도에서 명확하게 관찰되는 바와 같이, 화학적 환원전의 I_fo와 I_eo는 모두 화학적 환원후의 각각의 값 I_fm및 I_em들 보다 더 작다. 이것은 전자 방출 소자에 인가된 것의 모든 소자 전압(Vf)이 화학적 환원 동작 후의 전자 방출 영역에 가해진 반면에, 소자 전압(V_f)은 전기 전도막의 저항에 의해서 현저하게 낮춰질 수 있으며 소자 전압(V_f)의 한 부분만이 화학적 환원단계 전의 전자 방출 영역에 실질적으로 인가되어 진다. 다시 말하면, 화학적 환원단계 후의 레벨과 동일한 방출 전류 레벨이 전자 방출 소자에서 화학적 환원 단계전에 달성된다면, 전기 전도막에서의 손실을 보상하기 위하여 화학적 환원 단계전에 더높은 소자 전압이 전자 방출 소자에 인가되어야 한다. 그리고 나서, 전력은 더 빠른 속도로 전기 전도막에 의해 소비될 것이다.

따라서, 본 발명에 의하면 전자 방출 소자의 전력 소비율은 전기 전도막을 화학적으로 환원함으로써 낮출 수 있다. 본 발명의 목적을 위한 전기 전도막을 화학적으로 환원시키는 바람직한 기술은 1) 진공에서 막을 가열하는 단계, 2) 환원 분위기 내에서 막을 유지하는 단계, 및 3) 환원 용액내에서 막을 가열하는 단계 등을 포함한다. 이 기술들의 어느 것을 전기 전도막을 화학적으로 환원하는 동작이 행하여지는 반면에 저항이 안정 레벨로 도달되고 더 이상 낮아지지 않을 때 까지 전기 전도막의 전기 저항을 탐지한다.

이제, 본 발명을 수행하는 최선의 방식이 기술될 것이다.

첫째로, 본 발명에 의한 표면 전도 전자 방출 소자를 제조하는 방법은 3개의 다른 제조 단계에 있어서 표면 전도 전자 방출 소자를 도시하는 제3a도 내지 제3c도를 참조하여 기술될 것이다.

본 발명에 의한 표면 전도 전자 방출 소자의 제조 방법은 다음의 단계를 포함한다.

(A) 전기적 포밍 단계: 기판위의 한쌍의 전극 사이에 배열된 전기 전도막의 전기적 포밍 동작을 필요한다.

1) 세척제와 순수한 물로 기판(1)을 완전히 세척한 후, 진공 피착, 스퍼터링 혹은 한쌍의 소자 전극(5, 6)을 형성하기 위한 수단에 의해 제료가 기판위에 피착되고, 그후 포토리소그래피(제3a도 참조)에 의해서 생성된다.

2) 유기 금속 용액을 인가하고 주어진 시간 주기 동안 인가된 용액을 유지하여 한쌍의 소자 전극(5, 6) 사이의 기판(1) 위에 유기 금속 박막이 형성되게 한다. 그후 유기 금속 박막은 산화 분위기 온도, 예를 들면 주위 대기에서 가열되며 금속 산화물을 포함하는 전기 전도막으로 충전되고, 전자 방출 영역(제3b도 참조)을 형성하기 위한 박막(2)을 생성하도록, 리프트 오프(lift-off)나 식각과 같은 적당한 기술을 사용하여 연속적으로 패터닝 동작을 받게 된다. 상기한 박막을 형성하기 위해 유기 금속용액이 사용되었지만, 피착, 스퍼터링, 화학 기상 피착, 분산 작용, 담금(dipping), 스피너(spinner) 혹은 기타 기술에 의해서도 박막은다르게 형성될 수 있다.

3) 이후, 소자는 전기적 포밍 처리를 받게 된다.

이러한 전기적 포밍 동작에서, 전기 전도막(4)의 일부분에 구조적인 변화(고전기 저항 영역이 되는)가 일어나서 그곳에 균열이 생기도록 전기 전도막(4)이 국부적으로 파괴되고 변형되거나 변환된다. 다시 설명하면, 전기 전도막(4)의 일부분은 전기 전도막(4)을 통전하는(제3c도 참조) 전력원(도시되지 않음)에 의해 소자전극(5, 6)에 전압이 인가되는 전기적 포밍 처리 중에 전자 방출 영역(3)을 만들도록 구조적인 변화를 일으킨다.

포밍 동작 후에, 소자상에서 수행되는 모든 나머지의 전기적 포밍 단계는 제4도를 참조함으로써 아래에 기술될 측정 시스템을 사용함으로써 수행되어 진다.

제4도를 참조하면, 측정 시스템은 소자에 전압을 인가하는 전원(31), 소자의 전극 사이에서 전기 전도막(4)를 통하여 흐르는 소자 전류(I_f)를 포획하는 전류계(34), 측정 시스템의 양극(34)에 전압을 인가하기 위한 고전원(33), 소자의 전자 방출영역(3)에서 방출되는 방출 전류(Ie)를 측정하기 위한 또 다른 전류계(32), 진공 장치(35) 및 배기 펌프(36) 등을 포함한다. 배기 펌프 자력 공판 터보 펌프(magnetic levitation turbo pump)나 건식 펌프(dry pump)와 이온 펌프(ion pump)를 포함하는 초고진동 진공 시스템과 같은 무유 펌프(oil-free pump)를 포함하는 무유 고진공 시스템이나 터보 펌프 혹은 회전 펌프를 포함하는 보통의 고진공 시스템으로 되어 있다.

전자 방출 소자는 진공 장치(35)에 위치되어 전기적 처리의 나머지 단계를 수행하거나 소자의 성능을 측정하며, 기판(1), 한쌍의 소자 전극(5, 6)과 제4도에 도시된 바와 같이 전자 방출 영역(3)을 포함하는 전기 전도막(4)으로 구성되어 있다.

진공 장치(35)는 진공 계기와 바람직한 진공 조건하에서 측정될 수 있도록 다른 몇 개의 필요한 장비가 설치되어 있다.

진공 챔버와 전자원의 기판은 히터(도시되지 않음)을 이용하여 약 400℃까지 가열될 수 있다.

소자의 성능을 결정하기 위해 1과 10KV 사이의 전압이 전자 방출 소자로부터 2 내지 8㎜ 사이의 거리 (H) 이격되어 위치한 양극에 인가된다.

전기적 포밍 동작을 위해서 일정 펄스 전압이나 증가 펄스 전압이 인가될 수 있다. 제5a도 및 제5b도는 두 개의 가능한 전기적 포밍 전압 파형을 도시한 그래프이다.

본 발명의 목적을 위해서, 전기적 포밍 동작을 위해 소자에 인가되는 전압은 바람직한 펄스 파형을 갖는다. 제5a도는 펄스 파고가 일정한 일정 펄스 파형을 도시하는 반면에, 제5b도는 펄스 파고가 시간과 함께 증가하는 증가 펄스 파형을 도시한 것이다.

첫째로, 일정 파형을 가지고 있는 전압은 제5a도를 참조하여 기술될 것이다.

제5도를 참조하면, 펄스 전압은 각각 1과 10μsec 사이 및 10μsec와 100msec 사이의 펄스폭 T₁과 펄스 간격 T₂를 가지고 있다. 삼각파의 파고(전기적 포밍 동작을 위한 피크 전압)는 처리될 전자 방출 소자의 프로파일(profile)에 따라 적절하게 선택될 수 있고, 전압은 전형적으로 약 10^-5torr 의 진공도의 적절한 진공 조건하에서 수초 내지 수십분 동안 인가된다. 소자 전극에 인가될 펄스파형은 삼각파형에 제한되지 않고 달리 직각 파형이나 기타 다른 적절한 파형일 수 있다.

둘째로, 증가 파형을 가지고 있는 전압은 제5b도를 참조하여 기술될 것이다.

제5b도를 참조하면, 삼각 파고(전기적 포밍 동작을 위한 피크 전압)가 예를 들면 단계당 0.1(V)의 속도로 증가하고 전압이 진공 중에 소자에 인가될지라도, 펄스 전압은 (a)의 경우와 같이 각각 1고 10μsec 사이 및 10과 100msec 사이의 펄스폭 T₁과 펄스 간격 T₂를 가지고 있다.

전기적 포밍 동작은, 박막을 국부적으로 파괴하거나 변형시키지 않도록 약 0.1V의 저항 측정 전압을 소자 전극에 인가하면서 전자 방출 영역을 형성하기 위해 전기 전도막(4)를 통해 흐르는 소자 전류(I_f)에 대해 통상 1Mohm 보다 큰 저항이 관찰될 때 중단되게 된다.

(B) 전기 저항의 감소 : 한쌍의 전극 사이에 배열된 전기 전도막은 전기 저항을 감소시키는 처리 동작이 행해진다.

4) 전기 전도막의 전기 저항을 줄이는 처리 동작은 전기 전도막을 화학적으로 환원시키는 동작이다.

기판(1) 위의 한쌍의 소자 전극(5, 6) 사이에 배열된 전자 방출 영역(3)을 포함하는 전기 전도막(4)를 화학적으로 환원시키는 처리 동작은 아래에 기술된 바와 같은 방법으로 수행된다. 이 동작에서는, (A)의 1)과 2) 단계만을 필요로 하고 전기적 포밍 동작을 필요로 하지 않는 모니터링 소자는 전기적으로 포밍되지 않고 동시에 화학적 환원을 필요로 하는 모니터링 소자의 전기 전도막(4)의 저항의 변화를 관찰함으로써 소자의 전기 전도막(4)을 화학적으로 환원시키는 동작의 종료를 결정할 수 있도록 처리되는 소자와 함께 사용되는 것이 바람직하다.

전기 전도막(4)을 화학적으로 환원시킬 수 있는 기술은 다음과 같다.

(1) 막을 진공중에서 가열

이 기술의 가열 또는 부여된 진공도와 전기 전도막의 성분에 좌우되지만 바람직하게는 100℃ 내지 400℃이다.

(2) 막을 환원 분위기에서 유지

이 기술을 위해 수소, 황화 수소, 요오드화 수소, 일산화 탄소, 이산화 황과 기타 저가 기체 산화물 등을 포함하는 기체 물질이 사용될 수 있다. 이 기술의 가열 온도는 사용되는 기체 물질에 좌우되지만 바람직하게는 실온(20℃) 내지 400℃ 사이이다.

(3) 막을 환원 용액내에서 유지

이 기술을 위해 히드라진, 디이미드화물, 포름산, 알데히드, L-아스코르브산 용액 등을 포함하는 환원 용액이 사용될 수 있다. 이 기술의 가열 온도는 바람직하게는 20℃ 내지 100℃ 사이이다.

5) 상기 단계를 거친 소자는 그후 아래에 기술될 활성화 단계를 필요로 한다. 이 활성화 단계에서는, 일정 파고를 가지고 있는 펄스 전압은 소자의 소자전류(I_f)와 방출 전류(I_e)가 현저하게 변하게 하고 고방출 전류(I_e)와 고전자 방출 효율[(I_e/I_f) x 100(%)]으 얻을 수 있도록 진공에서 존재하는 유기 물질로부터 탄소나 탄소 화합물의 소자위에 피착될 수 있도록 하기 위해 형성 동작의 경우와 같이 전형적으로 10^-4내지 10^-5torr 사이의 진공도에서 소자에 반복적으로 인가된다.

상기 언급된 바와 같은 탄소나 탄소 화합물은 전자 투과 현미경(TEM)이나 라만 분광기를 통해 관찰되는 경우, 대부분 흑연(단결정과 다결정의)과 비정질 탄소(혹은 비정질 탄소와 다결정 흑연의 혼합물)에서 발견되며, 피착된 막의 두께는 500Å보다 얇고 더 바람직하게는 3000Å보다 얇다.

본 발명의 목적을 위해 활성화 단계는 바람직하게는 화학 환원 단계보다 선행된다.

보다 상세하게는, 전기 전도막(4)은 전기 전도막(4)의 성분 혹은 화학적 환원의 동작 조건에 따라 전자 방출 영역(3)을 부분적으로 단락 회로로 만들기 위한 화학적 환원 처리 중에 응집력 때문에 표면 상에 변형을 나타낼 수도 있다.일단 그러한 단락 회로 상태가 발생되면, 소자 전류(I_f)에 대한 전자 방출 전류(I_e)의 비율을 감소시키기 위해 소자 전류(I_f)가 증가될 수 있다.

소자 전류(I_f)에 대한 전자 방출 전류의 비율에 있어서 환원은 연속적인 화학적 환원 단계에 있어서 가능한 응집과 전기 전도막(4)의 결과적 변형을 방지하기 위하여 활성화 단계에서 탄소나 탄소 화합물의 피착시에 전자 방출 영역(3) 근처의 위치에서 전기 전도막(4) 상에 코팅막을 형성함으로써 방지될 수 있다.

6) 준비된 전자 방출 소자는 바람직하게는 전기적 포밍 단계와 활성화 단계의 진공도 보다 높은 진공도에서 동작하도록 구동된다. 바람직하게는 소자가 그러한 높은 진공도에서 80℃ 내지 150℃로 가열된다. 전기적 포밍 단계와 활성화 단계의 진공도보다 높은 진공도는 전형적으로 10^-6torr 보다 높지 않다는 것을 의미하고, 바람직하게는 탄소와 탄소 화합물이 추가적으로 피착되지 않는 조건하의 초고진공 상태를 의미한다.

따라서, 탄소 및/또는 탄소 화합물의 추가적 피착이 억제되어 소자 전류 I_f와 방출 전류 I_e가 모두 안정화되게 한다.

이제, 본 발명에 따라 그리고 상기 방법으로 준비된 전자 방출의 소자의 기본 특징중의 몇 가지가 제6도를 참조함으로써 아래에 기술될 것이다.

제6도는 제4도의 측정 시스템에 의하여 전형적으로 관찰되는 소자 전압(V_f)과 방출 전류(I_e)의 관계와 소자 전압(V_f)과 소자 전류(I_f)와의 관계를 도식적으로 나타내는 그래프를 도시한다. I_e가 I_f보다 훨씬 작은 크기를 가지고 있다는 사실의 관점에 비추어 제6도에서 여러 단위들이 I_e와 I_f에 대해 임의로 선택되었다는 점에 유의해야 한다.

제6도에 도시된 바와 같이, 본 발명에 의한 전자 방출 소자는 아래에 기술될 방출 전류(I_e)에 대해서 세가지의 현저한 특징을 가지고 있다.

첫째로, 본 발명에 의한 전자 방출 소자는 인가된 전압이 어느 특정 레벨(이하 임계 전압이라 칭하고 제6도에서는 V_th로 표시된다)을 초과할때 방출 전류(I_e)는 갑작스럽고 급격하게 증가함을 보여주는 반면에, 방출 전류(I_e)는 인가 전압이 임계치(V_th) 보다 더 낮은 것으로 관찰되면 실질적으로 검출 불가능하게 된다. 달리 서술하면, 본 발명에 따른 전자 방출 소자는 방출 전류(I_e)에 대해 명확하게 임계 전압(V_th)을 갖는 비선형 소자이다.

둘째로, 방출 전류(I_e)는 소자 전압(V_th)에 많이 좌우되기 때문에 전자는 후자의 방법에 의해 효과적으로 제어될 수 있다.

셋째로, 양극(34)에 의해 포획된 방출된 전하는 소자 전압(V_f)의 인가 지속시간의 함수이다. 다시 말하면, 양극(34)에 의해 포획된 전하의 양은 소자 전압(V_f)이 인가되는 지속 시간으로 효과적으로 제어될 수 있다.

소자 전류(I_f)는 소자 전압(V_f)에 대해서 단조적으로 증가(제6도에서 실선으로 도시된 이후 MI 특징이라고 특징지음)하거나 전압-제어-음의 저항 특성에 대해서 특정 형태를 보이기 위해 변환한다는(제6도의 쇄선으로 도시되고, 이후 VCNR 특성이라 특징지음) 사실에 유의하라. 소자 전류의 이러한 특징들은 제조 방법, 측정하는 곳의 조건과 소자의 작동 환경을 포함하는 수많은 요소에 좌우된다. MI특징은 바람직하게는 본 발명의 목적을 위해 사용된다.

이제, 편평한 형태의 표면 전도 전자 방출 소자가 기술될 것이다.

제7a도 및 제7b도는 본 발명에 따른 제조 방법에 의해 생성된 표면 전도 전자 방출 소자의 평면도와 단면도를 각각 도시한 것이다. 제7a도 및 제7b도를 참조하면, 소자는 기판(1), 한쌍의 소자 전극(5, 6)과 전자 방출 영역(3)을 포함하는 박막(4)로 구성되어 있다.

기판(1)으로 사용될 수 있는 재료들은 석영 유리, 감소된 레벨의 농도로 나트륨과 같은 불순물을 포함하는 유리, 소다 석회 유리, 소다 석회 유리에 스퍼터링 수단으로 이산화 실리콘층을 형성함으로써 실현된 유리기판과 알루미나와 같은 세라믹 기판등을 포함한다.

서로 대항 배열된 소자 전극(5, 6)은 높은 전도체로 만들어 질 수 있는데, 바람직한 대상 재료들은 니켈, 크롬, 금, 몰리브덴, 텅스텐, 백금, 티타늄, 알루미늄, 구리, 팔라듐과 그것들의 합금과 같은 금속과, 팔라듐, 은, 이산화루비듐, 팔라듐-은, 유리로부터 선택된 금속이나 금속 화합물로 만들어진 프린트 가능한 전도 재료와 삼산화인듐-이산화주석(In₂O₃-SnO₂)와 같은 투명 전기 전도 재료 및 다결정 실리콘과 같은 반도체 재료를 포함한다.

소자 전극이 서로 떨어져 있는 거리(L), 소자 전극의 길이(W), 전기 전도막(4)의 윤곽과 본 발명에 따른 표면 전도 전자 방출 소자를 설계하기 위한 다른 요소들은 소자의 응용에 따라 결정되어 질 수 있다. 거리(L)는 바람직하게는 수백Å와 수백㎛ 사이가 바람직하고, 소자 전극에 인가되는 전압과 전자 방출을 위해 이용가능한 전계의 세기에 따라 수㎛와 수십 ㎛ 사이가 바람직하다.

전기 전도막(4)은 탁월한 전자 방출 특성을 제공하기 위해 미세입자막인 것이 바람직하다. 전기 전도막(4)의 두께는 소자 전극(5, 6) 위의 박막의 단차 커버리지(stepped coverage) 소자 전극(5, 6) 사이의 전기 저항과, 후에 기술될 전기적 포밍을 위한 변수와 다른 요소에 결정되고, 바람직하게는 수(Å) 내지 수천(Å)이고 더 바람직하게는 십(Å) 내지 오백(Å)이다.

전기 전도막(4)은 산화팔라듐, 이산화 주석, 삼산화 인듐, 산화 납, 산화몰리브덴, 이산화 몰리브덴 같은 산화물을 포함할 수 있으나, 상기 화학적 환원 단계와 다른 단게에서 처리될 때는 팔라듐, 루비듐, 은, 금, 티타늄, 인듐, 구리, 크롬, 철, 아연, 주석, 티탈륨, 텅스텐, 납과 같은 금속에서 선택된 전형적인 재료의 미세 입자로 만들어진다.

여기서 사용된 수많은 미세 입자로 구성된 박막으로 언급된 용어 미세 입자막은 느슨하게 분산되며, 빈틈없이 배열되거나 상호 임의로 중첩될 수 있다(특정 조건하에서 아일랜드 구조를 형성하기 위함). 본 발명의 목적을 위하여 사용되는 미세입자의 지름은 수Å와 수천Å 사이이고 바람직하게는 십Å와 이백Å 사이이다.

전자 방출 영역(3)은 전기 전도막(4)의 일부분이며 전기적으로 고 저항의 균열로 구성되어 있지만, 이 균열의 프로파일은 전기 전도막의 두께와 재료 그리고 앞에서 기술된 전기적 포밍 처리에 따라 좌우된다. 전자 방출 영역은 수Å과 수백Å 사이의 지름을 갖는 전기 전도 미세 입자를 포함할 수 있다. 그러한 미세 입자의 재료는 전자 방출 영역을 포함하는 박막(4)을 준비하기 위해 사용될 수 있는 재료의 모두 혹은 일부로 형성될 수 있다. 전기 전도막(4)는 전자 방출 영역(3)과 이웃 영역에 탄소와 탄소 화합물을 포함하는 것이 바람직하다.

이제, 계단형 표면 전도 전자 방출 소자가 기술될 것이다.

제8도는 계단형 표면 전도 전자 방출 소자의 기본 구성을 개략적으로 도시한 단면도이다. 제7a도 및 7b도의 소자와 같거나 유사한 구성 부분은 각각 같은 참조부호로 표시되었다.

소자는 기판(1), 한 쌍의 소자 전극(5, 6) 및 상기한 바와 같이 평판형 표면 전도 전자 방출 소자와 같은 재료로 만들어진 전자 방출 영역(3)과 진공 피착, 프린팅 혹은 스퍼터링으로 생성된 이산화규소와 같은 절연 재료로 만들어져 있고 상기한 바와 같은 평탄형 표면 전도 전자 방출 소자의 소자 전극이 떨어져 있는 거리(L)에 상응하는 막 두께를 가지거나, 그곳에 사용된 계단 형성부를 형성하는 방법과 소자 전극에 인가될 전압과 전자 방출을 위해 유용한 전계 세기의 함수로서 선택되지만 막두께가 수백Å과 수십㎛ 사이 또는 더욱 양호하게는 수백Å과 수㎛ 사이인 계단 형성부(21)을 포함하는 전기 전도막(4)으로 구성되어 있다.

전기 전도막(4)이 소자 전극(5, 6)과 계단 형성부(21) 후에 형성될 때, 전기 전도막은 바람직하게는 소자 전극(5, 6) 위에 놓일 수 있다. 전자 방출 영역(3)의 위치와 윤곽은 전기적 포밍 조건 및 기타 관련되는 조건과 제8도에 도시된 위치 및 윤곽에 제한되지 않는 조건등에 좌우된다.

본 발명에 따른 방법에 의해 생성된 전자 방출 소자는 상기 세가지의 현저한 특징을 가지고 있기 때문에, 전자원이나 전자원을 채택하는 화상 형성 장치로 구성된 여러개의 동일한 전자 방출 소자중 하나로 사용되지만 전자 방출 성능은 입력 신호에 따라 용이하고 정확하게 제어될 수 있다.

이후, 전자원과 본 발명에 따른 제조 방법에 의해 생성된 전자 방출 소자를 포함하는 전자원 및 화상 형성 장치가 그들의 각 기본 구성과 관련하여 기술될 것이다.

전자원과 화상 형성 장치는 기판 위에 여러개의 전자 방출 소자를 배열함으로써 실현될 수 있다. 전자 방출 소자는 많은 다른 방식으로 기판위에 배열될 수 있다. 예를 들면, 앞에서 기술한 바와 같이 많은 표면 전도 전자 방출 소자는 열을 따른 방향(이후, 열 방향이라 한다)에 딸 배열될 수 있고, 반대편 단부에 배선으로 연결된 각 소자와 열 방향에 대해 수직 방향(이후, 행 방향이라 한다)을 따라 전자 방출 소자위의 공간에 배열된 전극을 제어함으로써(이후 그리드 혹은 변조 수단이라 한다) 동작하도록 구동되거나, 혹은 다르게는 아래에 기술된 바와 같이 m개의 X 방향의 배선의 전체와 n개의 Y 방향의 배선의 전체가 각각의 표면 전도 전자 방출 소자의 한쌍의 소자 전극이 X 방향의 배선중의 하나와 Y 방향의 배선중의 하나에 각각 연결되도록 많은 표면 전도 전자 방출 소자를 따라 X 방향 배선과 Y 방향 배선 사이에 위치한 층간 절연층으로 배열된다.

이하, 단일 행렬 배열이 상세히 기술될 것이다.

본 발명에 따른 표면 전도 전자 방출 소자의 세가지 기본 특징의 관점에 있어서, 단일 행렬 배열의 구성인 각 표면 전도 전자 방출 소자는 파고와 임계 전압 레벨 위에서 소자의 반대 전극에 인가된 펄스 전압의 펄스폭을 제어함으로써 전자 방출이 제어될 수 있다. 한편, 임계 전압 레벨 이하에서는 소자는 어떤 전자도 방출하지 않는다. 따라서, 많은 전자 방출 소자, 즉 바람직한 표면 전자 방출 소자가 선택될 수 있고, 선택된 각각의 소자에 펄스 전압을 인가함으로써 입력신호에 응답하는 전자 방출을 제어할 수 있다.

제9도는 상기 특징을 사용하여 실현된 본 발명에 따른 전자원의 기판을 도시한 평면도이다. 제9도에서 전자원은 배열된 다수의 표면 전도 전자 방출 소자를 유지하고 있는 기판(이후, 전자원 기판이라 한다), X 방향 배선(92), Y 방향 배선(93), 표면 전도 전자 방출 소자(94)와 연결 배선(95)으로 구성되어 있다. 표면 전도 전자 방출 소자는 평판형 혹은 계단형일 수 있다.

제9도에서, 전자원 기판(91)은 유리 기판일 수 있고, 기판위에 배열된 표면 전도 전자 방출 소자의 갯수와 구성은 대략 전자원의 응용에 따라 결정될 수 있다.

DX₁, DX₂, ......, DX_m으로 표시된 총 m개의 X 방향 배선(92)은 진공 피착, 프린팅, 스퍼터링에 의해서 형성된 전기 전도 금속으로 만들어졌다. 이 배선들은 재료, 두께와 폭에 따라 설계되었기 때문에, 실질적으로 동일한 전압이 표면 전도 전자 방출 소자에 인가될 수 있다. 총 n개의 Y 방향 배선(93)이 배열되어 있고 DY₁, DY₂, ......,DY_n으로 표시되고, 이들은 재료, 두께와 폭에 있어서 X 방향 배선(92)과 유사하다. 층간 절연층(도시되지 않음)은 m개의 X 방향 배선(92)와 n개의 Y 방향 배선(93) 사이의 상호 전기적으로 절연되도록 위치되어 있고, m개의 X 방향 배선과 n개의 Y 방향 배선은 행렬을 형성한다. m과 n은 정수임에 유의하라.

층간 절연층 (도시되지 않음)은 전형적으로 이산화규소로 만들어져 있으며, 진공 피착, 프린팅 혹은 스퍼터링 수단에 의해 바람직한 윤곽을 보이기 위해 절연기판(91)의 전체 표면이나 부분 표면 위에 형성되어 있다. 층간 절연층의 두께, 재료와 제조 방법은 교차되는 곳에서 X 방향 배선(92)과 Y 방향 배선(93) 사이의 어떤 전위차도 견디도록 선택되었다. 각각의 X 방향 배선(92)과 Y 방향 배선(93)은 외부 단자부를 형성하기 위해 인출되어 있다.

표면 전도 전자 방출 소자(94) 각각의 대향 배열된 전극(도시되지 않음)은 m개의 X 방향 배선(92) 중 관련되는 것과 전기 전도 금속으로 만들어져 있고 진공 피착, 프린팅 혹은 스퍼터링에 의해서 형성된 각각의 연결 배선(95)에 의해 n개의 Y 방향 배선중 관련되는 것에 연결되어 있다.

소자 전극의 전기 전도 금속 재료와 m개의 X 방향 배선(92)와 n개의 Y 방향 배선(93)으로부터 연장된 연결 배선(95)의 전기 전도 금속 재료는 구성 부품으로서 같거나 혹은 공통 원소를 포함할 수 있으며, 후자는 전자에 따라 적절하게 선택된다. 만약 소자 전극과 연결 배선이 동일 재료로 만들어졌다면, 연결 배선을 따로 구별하지 않고 소자 전극으로 통틀어 불리울 수 있다. 표면 전도 전자 방출 소자는 기판(91) 위나 층간 절연층(도시되지 않음) 위에 직접 배열될 수 있다.

이후에 보다 상세히 기술되는 바와 같이, X 방향 배선(92)은 표면 전도 전자 방출 소자(94)의 선택된 열에 주사 신호를 인가하고, 입력 신호에 따라 선택된 배열에 주사하기 위해 주사 신호 발생 수단(도시되지 않음)에 전기적으로 연결되어 있다.

한편, Y 방향 배선은 표면 전도 전자 방출 소자(94)의 선택된 행에 변조 신호를 인가하고 입력신호에 따라 선택된 행을 변조하기 위해 변조 신호 발생 수단(도시되지 않음)에 전기적으로 연결되어 있다.

각각의 표면 전도 전자 방출 소자에 인가되는 구동 신호는 주사 신호의 전압차와 소자에 인가된 변조 신호로서 표현된다.

상기와 같이 단순 행렬 배선의 구성에서는, 본 발명에 따른 전자원은 개별 전자 방출 소자를 선택적 및 독립적으로 구동시킬 수 있다.

이제 본 발명에 따라 상기한 바와 같이 단순 행렬 배열을 가지고 있는 전자원으로 구성되는 화상 형성 장치가 제10도, 제11a도와 제11b도 및 제12도를 참조하여 기술될 것이다. 이 장치는 표시 장치일 수 있다.

제10도는 화상 형성 장치의 표시 패널의 기본 구성을 도시한 것이고, 제11a도 및 제11b도는 본 발명의 목적을 위하여 사용될 수 있는 두개의 다른 형광막을 도시한 것이며, 제12도는 NTSC 시스템에 적합한 화상 형성 장치의 구동 회로의 블럭도이다.

첫째로, 제10도를 참조하면, 장치는 상기 형태의 전자원 기판(91), 전자원 기판(91)을 고정하는 배면판(101), 형광막(104)을 적층하여 생성되는 정면판(106), 유리 기판의 내면 위에 있는 금속 배면(105)과 지지 프레임(102)로 구성되어 있다. 프릿(frit) 유리가 상기 배면판(101), 상기 지지 프레임(102), 및 상기 정면판(106)의 접합영역에 도포되고, 뒤이어 대기중이나 질소에서 400 내지 500℃로 베이크되어 서로 밀봉 상태로 접합됨으로써 장치의 밀봉부(108)가 형성된다.

제10도에서 참조번호(94)는 제9도에서 도시된 바와 같이 각각의 전자 방출 소자의 전자 방출 영역을 나타내고, 참조번호(92, 93)은 각각의 전자 방출 소자의 전극에 각각 연결된 X 방향 배선과 Y 방향 배선을 나타낸다.

밀봉부(108)는 상기한 설명에서 정면판(106), 지지 프레임(102), 및 배면판(101)에 형성되는 데에 대하여 배면판(101)이 주로 지지 보강을 위해 제공되었기 때문에 기판(91) 그 자체가 충분히 강하다면 배면판(91)은 생략될 수 있다. 그러한 경우라면, 독립된 배면판(101)은 필요하지 않을 수 있고, 기판(91)은 지지 프레임에 직접 결합되어 있으므로 밀봉부(108)는 정면판(106), 지지 프레임(102) 및 기판(101)로 구성되어 진다. 밀봉부(108)의 대기압에 대한 전체 강도는 정면판(106)과 배면판(101) 사이에 스페이서(도시되지 않음)라 불리는 다수의 지지원을 배열함으로써 증가될 수 있다.

제11a도 및 제11b도는 형광막(104)을 형성하는 두개의 가능한 형광체의 배열을 도시한다. 표시 패널이 흑백을 나타내기 위해 사용된다면 형광막(104)은 단지 형광체 만으로 구성되는데 반하여, 칼라 사진 표시를 위해서는 흑색 전도 부재(111)과 형광체(112)를 포함할 필요가 있다. 이들중 전자는 형광체의 배열에 따라 흑색 스트림 혹은 흑색 행렬(matrix)의 부재로 언급된다. 칼라 표시를 위해 흑색 스트림이나 흑색 행렬의 구성원이 배열되므로 삼원색(primary color)의 형광체(112)는 식별이 잘 되지 않고 외부광의 표시 화상의 콘트라스트가 감소되는 역효과는 주위영역을 검게 함으로써 약화된다. 흑연이 보통 흑색 스트립 주성분으로 사용되는데 반하여, 낮은 광투과도의 반사도를 가지고 있는 다른 전도 재료가 다리 사용될 수 있다.

침전(precipitation)이나 프린팅 기술은 흑백이나 칼라 표시에 관계없이 유리 기판(103)위에 형광 재료를 칠하기 위해 적당하게 사용될 수 있다.

보통의 금속 배면(105)는 형광막(104)의 내면에 배열된다. 밀봉부의 내부에서 생성된 음이온이 형광체와 충돌할때 발생하는 손실에 대해서 형광체를 보호하고 전자 빔에 가속 전압을 인가하기 위한 전극으로 사용하기 위해서 광선이 형광체로부터 방출되게 하고 정면판(106)을 뒤로 돌아서 밀봉부의 내부로 향하도록 함으로써 금속 배면(105)은 표시 패널의 휘도를 증가시키기 위해 제공된다. 금속 배면은 형광막[104: 동작시에는 보통 박막화(filming)라 부른다]의 내면을 평활하게 하고 형광막(104)을 형성한 후에 진공 피착에 의해서 알루미늄막을 형성함으로써 준비된다.

투명 전극(도시되지 않음)은 형광막(104)의 전도도를 증가시키기 위해 형광막(104)의 외부면을 향하는 정면판(106)위에 형성될 수 있다.

칼라 표시인 경우 상기 나열된 밀봉부의 성분이 서로 결합되기 전에, 각 셋트의 칼라 형광체와 전자 방출 소자를 정확하게 정렬하기 위해서는 주의가 따라야 한다.

그후, 밀봉부(108)는 대략 100^-7torr의 진공도로 배기 파이프(도시되지 않음)에 의해 진공된 후 밀봉된다. 밀봉부 안에서의 진공도를 유지하기 위해서 밀봉부(108)를 봉한후 게터(getter) 동작이 수행될 수 있다. 게터 동작은 피착막을 생성하기 위해 저항 가열이나 고주파 가열에 의해 밀봉부(108)를 봉하기 바로 전후에 밀봉부(108)의 주어진 위치에 배열된 게터(도시되지 않음)를 가열하는 동작이다. 게터는 보통 주성분으로 바륨(Ba)을 포함하고 있고, 형성된 피착막은 흡착 효과에 의해 전형적으로 밀봉부의 내부를 1 x 10^-5내지 1 x 10^-7torr의 진공도까지 유지할 수 있다.

제12도는 상술한 바와 같이 단순한 행렬 배열을 가지고 있는 전자원을 포함하는 화상 형성 장치의 표시 패널을 구동시키기 위한 구동 회로의 블럭도를 도시하고, 상기 장치는 NTSC 텔레비젼 신호에 사용되는 화상 표시 동작을 위해 설계된다.

제12도에서 참조 번호 121은 표시 패널을 나타낸다. 회로는 주사 회로(122), 제어 회로(123), 시프트 레지스터(124), 라인 메모리(125), 동기 신호 분리 회로(126), 변조 신호 발생기(127) 및 한 쌍의 DC 전원 Vx와 Va를 더 포함한다.

장치의 각 구성부는 아래에 기술된 바와 같이 동작한다. 표시 패널(121)은 단자(dox1 내지 Doxm 및 Doy1 내지 doym)와 고전압 단자(Hv)를 경유하여 외부단자에 연결되어 있고, 이들 중 단자 (Dox1 내지 Doxm)은 전자원에서 M열과 N행을 가지고 있는 행렬의 형태로 배열된 표면 전도 전자 방출 소자의 열(총 N개의 소자)을 하나씩 기준으로 연속적으로 구동되는 동작 신호를 수신하도록 설계되었다. 한편, 단자(Doy1 내지 Doym)은 주사 신호에 의해 선택된 열의 각각의 표면 전도 형태의 전자 방출 소자의 출력 전자 빔을 제어하기 위한 변조 신호를 수신하기 위해 설계되었다. 고전압 단자(Hv)는 선택된 표면 전도 형태의 전자 방출 소자의 형광제를 통전화하기 위해 충분히 높은 전형적으로 약 10KV 레벨의 DC 전압으로 DC 전원 Va에 의해 공급된다.

주사 회로(122)는 다음과 같은 방법으로 동작한다.

주사 회로(122)는 M개의 스위칭 소자(제2도에 도시되어 있으며, 부호 S₁과 S_m으로 나타낸다)로 구성되어 있고, 각각의 주사 회로는 DC 전원 Vx의 출력 전압 혹은 0(V)(접지전위)를 취하고 표시 패널(121)의 단자(Dox1 내지 Doxm) 중의 하나와 연결된다. 각각의 스위칭 소자(S₁내지 S_m)은 제어회로(123)로부터 공급된 제어 신호(Tscan)에 따라 동작하고 전계 효과 트랜지스터(FET)와 같은 트랜지스터와 결합하여 쉽게 준비될 수 있다.

본 발명을 수행하는 본 방식의 DC 전원(Vx)은 표면 전도 전자 방출 소자의 특징적 성질(전자 방출을 위한 임계 전압을 포함하는)을 고려하여 일정 전압의 출력을 내도록 설계된다.

제어 회로(123)는 관련 구성 성분의 동작을 조정하여 외부적으로 공급된 화상 신호에 따라 화상이 적절하게 표시될 수 있다. 제어 회로는 동기 신호 분리 회로(126)로 부터 공급된 동기 신호(Tsync)에 응답하여 관련 성분에 대해서 제어 신호들(Tscan, Tsft, Tmry)을 발생시킨다. 이 제어 신호들은 이후 더 상세히 기술될 것이다.

동기화 신호 분리 회로(126)는 동기 신호 성분과 외부적으로 공급된 NTC 텔레비젼 신호로부터 휘도 신호 성분을 분리하고, 널리 공지된 주파수 필터(filter) 회로를 사용하여 쉽게 실현될 수 있다. 동기화 신호 분리 회로(126)에 의하여 텔레비젼 신호로부터 추출된 동기 신호가 잘 공지된 바와 같이 수직 동기 신호와 수평 동기 신호로 구성되어 있지만, 여기서는 편의상 성분 신호를 무시하여 Tsync 신호는 간단하게 나타낼 수 있다. 한편, 시프트 레지스터(124)에 공급된 텔레비젼 신호로붙 인출된 휘도 신호는 DATA 신호로 설계되었다.

시프트 레지스터(124)는 제어 회로(123)로부터 공급된 제어 신호(Tsft)에 따라 시연속에 기초하여 순차적으로 공급되는 DATA 신호에 대한 직렬/병렬 변환을 각 라인에 대해 수행한다. 다시 말하면, 제어 신호(Tsft)는 시프트 레지스터(124)에 대해 시프트 클럭으로 작동한다. 직렬/병렬 변환(N개의 전자 방출 소자에 대해 한셋트의 구동 데이타에 대응하는)된 라인에 대한 데이터 세트는 n개의 병렬 신호들(Id₁내지 Id_n)로서 시프트 레지스터(124)로부터 보내진다.

라인 메모리(125)는 제어 회로(123)로부터 나오는 제어 신호(Tmry)에 따라서 요구되는 시간 주기 동안 신호(Id₁내지 Id_n)인 라인에 대한 한셋트의 데이터를 저장하기 위한 기억 장치이다. 저장된 데이타는 I'd₁, 내지 I'd_n으로 보내지고 변조 신호 발생기(127)에 공급된다.

변조 신호 발생기(127)는 사실은 각각의 화상 데이타(I'd₁, 내지 I'd_n)에 따라 각각의 표면 전도 형태의 전자 방출 소자의 동작을 적절하게 구동시키고 변조하는 신호원이며, 이 소자의 출력 신호는 단자부(Doy₁내지 Doy_n)를 경우하여 표시 패널(121)에서 표면 전도 형태의 전자 방출 소자에 공급된다.

상기한 바와 같이, 본 발명에 의한 전자 방출 소자는 방출 전류(Ie)에 의한 다음의 특징에의해서 특성화된다. 명확한 임계 전압(Vth)이 존재하고 임계 전압(Vth)에 못미치게 떨어진 전압이 인가될 때, 전자 방출 소자는 어떤 전자도 방출하지 않는다.

한편, 표면 전도 전자 방출 소자에 인가된 임계 레벨을 초과할 때, 표면 전도 전자 방출 소자의 전자 방출율은 인가 전압의 함수로 변한다. 전자 방출에 대한 임계 전압(Vth)와 인가 전압에 대한 전자 방출율은 전자 방출 소자의 재료, 구성과 제조 방법에 따라 변할 수 있지만, 다음의 기술한 내용은 항상 사실이다.

펄스형 전압이 본 발명에 따라서 전자 방출 소자에 인가될 때 인가 전압이 전자 방출을 위한 임계 전압 이하이면 소자는 전자를 방출하지 않지만 일단 인가 전압이 임계 레벨을 초과하면 전자를 방출하기 시작한다. 따라서, 첫째로 소자의 전자빔 방출율은 파고 혹은 펄스형 전압의 진폭(Vm)을 적절하게 변화함으로써 제어 될 수 있다. 둘째로, 소자에 의해 방출되고 있는 전자 빔의 총 전하는 인가 전압의 펄스폭(PW)을 적절하게 변화함으로써 제어될 수 있다.

따라서 전자 방출 소자는 전압 변조나 펄스폭 변조에 의해 입력 신호의 함수로 변조될 수 있다. 전압 변조를 위해 사용되는 변조 신호 발생기(127)는 일정 폭과 입력 데이터의함수로 변하는 가변 파고를 가지고 있는 전압 펄스를 발생하는 회로를 포함할 수 있다.

한편, 펄스폭 변조를 위해 사용되는 변조 신호 발생기(127)는 입력의 데이터의 함수로 변하는 일정 파고와 가변 펄스폭을 가지고 있는 전압 펄스를 발생시키는 회로를 포함한다.

상기된 구성부의 동작을 조정한 결과 텔레비젼으로 보내진 화상은 장치의 표시 패널(121)위에 표시된다. 위에서 특별히 기술하지는 않았지만 시프트 레지스터(124)와 라인 메모리(125)가 주어진 속도로 직렬/병렬 전환하고 화상 신호를 저장하는 한 디지탈 혹은 아날로그 신호 형태가 될 수 있다.

디지탈 신호 형태 소자가 사용된다면 동기 신호 분리 회로(126)의 출력 신호 DATA는 디지탈화될 필요가 있다. 그러나 그러한 전환은 동기 신호 분리 회로(126)의 출력에 A/D 변환기를 배열함으로써 쉽게 수행될 수 있다. 이것과 관련해서 변조 신호 발생기(127)를 위해 사용되는 회로는 라인 메모리(125)에 의해 발생된 디지탈 신호나 아날로그 신호에 따라 약간 수정되어야 할 것이다.

보다 상세하게는, 디지탈 신호가 전압 변조를 위해 사용될 때 변조 신호 발생기(127)는 D/A 변환 회로를 적당하게 포함할 수 있고, 증폭 회로가 필요하다면 적당하게 부가될 수 있다.

펄스폭 변조를 위하여 변조 신호 발생기(127)는 전형적으로 고속 발진기의 조합, 발진기에 의해 발생된 파의 수를 계수하기 위한 계수기 및 상기 계수기와 상기 메모리의 출력치를 비교하는 비교기를 포함하는 회로를 사용할 수 있다. 필요하다면 비교기에 의해 발생되고 표면 전도 전자 방출 소자의 구동 전압의 레벨까지 펄스폭이 변조된 변조 신호의 전압을 증폭하기 위해 증폭기가 추가로 사용될 수 있다.

한편, 아날로그신호가 전압 변조를 위해 사용될 때, 변조 신호 발생기(127)는 동작 증폭기를 포함하는 증폭 회로로 적절히 구성될 수 있고, 필요하면 레벨시프트 회로가 적절하게 부가될 수 있다. 펄스폭 변조를 위하여 변조 신호 발생기(127)는 전압 제어 방식 발진 회로(VCO)를 포함할 수 있고 표면 전도 전자 방출 소자의 구동 전압 레벨까지 변조 신호의 전압을 증폭하도록 증폭기가 부가될 수 있다.

본 발명에 따라 상기한 바와 같은 구성을 가지고 있는 화상 형성 장치로 전자 방출 소자를 밀봉부 외부에 단자(Dox1 내지 Doxm 및 Doy₁내지 Doym)를 경유하여 소자에 소자 전압을 인가함으로써 선택적으로 전자를 방출시키는데 대하여, 후자는 화상을 표시할 수 있도록 형광막(104)과 충돌하고 통전화 될 때까지 방출된 전자 빔을 가속시키기 위하여 고전압 단자(HV)를 경유하여 금속 배면(105)이나 투명 전극(도시되지 않음)에 고전압을 인가한다.

본 발명에 따른 화상 형성 장치의 구성이 도식적으로 위에서 기술하고 있지만, 구성부의 재료와 상세도는 상기 사항에 제한되지 않고 장치의 응용에 따라 적절히 수정될 수 있다. 본 발명은 NTSC 텔레비젼 신호 시스템에 사용되는 텔레비젼 화상 표시에 대하여 상기 되어 있는데 반하여, 사용되는 TV 신호 시스템은 특정한 하나에 제한되지 않고 PAL 이나 SECAM과 같은 다른 시스템에 실제로 쓰일 수 있다. 본 발명에 따른 화상 형성 장치는 많은 수의 주사선을 포함하는 대형 표시 패널을 위해 사용될 수 있기 때문에 MUSE 시스템과 같은 고해상 TV 시스템의 더 많은 수의 주사선을 포함하는 TV 신호에 특별히 적합하다.

이제, 사다리형 배열을 가지고 있는 전자원과 그러한 전자원을 포함하는 화상 형성 장치는 제13a도와 제13b도 및 제14도를 참조하여 기본 구성에 대해서 기술될 것이다.

전자원을 위해 전자 방출 소자의 두가지 다른 사다리형 배열을 도시하는 제13a도 및 제13b도를 참조하면, 전자원은 전자원 기판(144), 다수의 전자 방출 소자(131) 및 전자 방출 소자를 배선하기 위해 참조 부호 132로 통틀어 나타내는 쌍으로된 공통 배선(Dx1 내지 Dx10)으로 구성되어 있다. 전자 방출 소자(131)는 기판(144) 위에 X 방향을 따라 있는 여러개의 평행열(이후, 소자열 이라함)에 배열되어 있다.

이 구성에서는, 전자원의 소자열은 공통 배선 쌍(Dx1-Dx2, Dx3-Dx4, Dx5-Dx6, Dx7-Dx8, Dx9-Dx10)에 구동 전압을 인가함으로써 독립적으로 구동될 수 있다. 다시 말하면, 임계 전압보다 높은 전압이 전자빔을 방출해야 하는 하나 또는 그 이상의 소자열에 인가되는 반면에, 임계 레벨 보다 낮은 전압이 전자 빔의 방출이 예상되지 않는 나머지 소자열에 인가된다. 다르게는, 단일 공통 배선에 어떤 두개의 인접한 소자열(그리고 공통 배선 Dx2와 Dx3, Dx4와 Dx5, Dx6와 Dx7, Dx8과 Dx9이 각각의 단일 공통 배선에 의해 교체될 수 있음)로 사용될 수 있다.

제14도는 전자 방출 소자의 사다리형 배열을 가지고 있는 전자원을 채택하는 본 발명에 따른 화상 형성 장치의 표시 패널의 투시도를 도시한다. 제14도에서, 표시 패널은 그리드 전극(140), 전자를 통과시키기 위한 수많은 관통 구멍(141)이 각각 제공되고 통틀어서 참조부호 142로 나타내는 외부 단자부들 (Dox1, Dox2, ... Doxm), 통틀어서 참조부호 142로 나타내는 외부 단자들(G1, G2, ..., Gn)과 각각의 그리드 전극에 연결되고 제13b도에 도시된 바와 같은 전자원 기판(144)으로 구성되어 있다. 동일 구성부는 제13a도와 제13b도 및 제14도에서 동일 참조 부호로 각각 나타내는 것에 유의하라.

제14도의 표시 패널은 전자원 기판(144)과 정면판(106)사이에 배열된 그리드 전극(140)을 추가로 포함하고 있는 점에서 단일 행렬 배열을 가지고 있는 제10도의 화상 형성 장치의 표시 패널과 현저하게 상이하다.

상기한 바와 같이, 스트립형 그리드 전극(140)은 제14도에서 기판(144)과 정면판(106)사이에서 전극이 전자원의 표면 전도 전자 방출 소자로 부터 방출하는 전자빔을 변조할 수 있도록 하는 사다리형식으로 배열된 소자열에 대해 직각으로 배열되어 있다. 그리드 전극은 가능한 한 많은 전자 방출 소자를 일대일 대응으로 만들기 위해 원형 관통 구멍(141)이 제공되어 있다. 그러나, 그리드 전극의 프로파일 위치는 제14도의 전극에 제한되지 않고 전자 방출 소자 주위에 배열되는 한 적절하게 수정될 수 있다. 유사하게 관통 구멍(141)은 메시(meshes) 등으로 대체될 수 있다.

외부 단자(142)와 그리드를 위한 외부 단자(143)은 전기적으로 제어 회로(도시되지 않음)에 연결되어 있다.

상기된 바와 같은 구성을 가지고 있는 화상 형성 장치는 화상을 라인을 기초로 하여 라인 상에 표시할 수 있도록 한 열씩 전자 방출 소자를 구동시키는 것과 동기하여 화상의 단일 라인용 그리드 전극의 행에 변조 신호를 동시에 인가함으로써 전자 빔 방출을 위한 형광막을 제어할 수 있다.

따라서, 본 발명에 따르고 상기한 바와 같은 구성을 가지고 있는 표시 장치는 텔레비젼 방송용 표시 소자, 화상 원격 회의용(video teleconferencing) 단말기와 감광성 드럼과 조합되면 광 프린터로 작동할 수 있기 때문에 다양한 산업 및 상업적 응용을 갖는다.

[실시예]

본 발명은 실시예에 의해 보다 상세히 기술될 것이다.

실시예 1

전자 방출 소자의 제조 방법은 제3a도 내지 제3c도, 제7a도 및 제7b도를 참조하여 시편(specimen)에 수행된 실험에 대하여 아래에 기술될 것이다.

a 단계 :

소다 석회 유리판을 완전히 제거한 후, 기판(1)을 형성하기 위해 스퍼터링으로 실리콘 산화막이 0.5㎛의 두께로 형성되고 포토레지스트 패턴[RD-2000N-41 : (주) 히다찌 화학으로부터 얻어진]이 사이가 격리된 한쌍의 소자 전극과 진공 피착에 의해서 각각 50Å과 1000Å의 두께로 티타늄(Ti)과 니켈(Ni)이 연속적으로 피착되었다. 포토레지스트 패턴은 유기 용매에 용해되고 니켈/티타늄 피착막은 300㎛의 폭(W)을 갖고 있고, 20㎛의 거리(L) 만큼 떨어져 있는(제3A도 참조) 한쌍의 전극(5, 6)을 형성하기 위해서 리프트 오프(lift-off) 기술을 사용함으로써 처리된다.

b 단계 :

소자 전극이 격리된 갭(L) 개구부를 가지고 있는 마스크와 그 주변은 진공 피착에 의해 1000Å의 막두께인 크롬막을 형성하기 위해 사용되었고, 그후 패터닝 동작을 거친다. 그후, 유기 팔라듐[ccp 4230 : (주) 오쿠노 제약으로부터 얻어진]이 막을 회전시키면서 스피너(spinner) 수단으로 크롬막에 도포되고, 전자 방출 영역을 형성하기 위해 전기 전도막을 생성하도록 10분 동안 300℃에서 베이크되며, 주성분으로 산화 팔라듐(PdOx)을 포함하는 미세 입자로 만들어져 있으며, 100Å의 막 두께와 단위 면적당 5 x 10^-4Ω/□의 전기 저항을 갖는다.

박막을 나타내기 위해 여기서 사용된 미세 입자막에 대해서는 느슨하게 퍼져 있고 조밀하게 배열되거나 상호 임으로 중첩될 수 있는(어떤 조건하에서 아일랜드 구조를 형성하기 위해) 많은 미세 입자로 구성되었다. 본 발명의 목적을 위하여 사용되는 미세 입자의 지름은 상술된 상태 중 상태로 배열되는 인식 가능한 미세 입자의 지름이다.

c 단계 :

크롬막과 전자 방출 영역을 형성하기 위한 베이크된 전기 전도막은 원하는 패턴(제3b도 참조)을 갖는 전기 전도막을 생성하기 위해서 산성 식각액을 사용함으로 식각된다.

이제 한쌍의 소자 전극과 기판 상의 전극 사이에 위치한 전기 전도막을 가지고 있는 소자가 준비되었다.

d 단계 :

그후, 소자의 기판은 제4도에 도시된 바와 같은 측정 시스템에서 위치해 있고 시스템의 진공 챔버의 내측은 배기펌프 수단으로 1 x 10^-6torr 정도의 진공으로 된다. 결과적으로, 소자를 전기적으로 통전화하고(전기적 포밍 과정) 전기 전도막(제3C도 참조)에서 국부적으로 변형된(균열) 부분(전자 방출 영역)을 생성하기 위하여 전원(31)으로부터 소자 전극(5,6)에 60초 동안 전압(V_f)이 인가 되었다.

제5b도는 전기적 포밍 과정을 위해 사용된 전압 파형을 도시한 것이다.

제5b도에서, T₁과 T₂는 각각 펄스폭과 인가 펄스 전압의 펄스 간격을 나타내고, 이 예에서는 각각 1msec와 10msec이었다. 인가 전압의 파고(형성 동작을 위한 피크 전압)는 0.1V의 단계로 한 단계씩 증가한다.

주성분으로 산화 팔라듐을 포함하는 미세 입자는 다음의 상기 단계에 의해 생성된 소자의 전자 방출 영역(3)에서 분산되었고, 입자의 평균 지름은 30Å이었다.

e 단계 :

뒤이어, 전기적 포밍 동작을 거친 소자의 전기 전도막(4)은 화학적 환원 처리가 필요하다. 이 과정에서 전기적 포밍을 위해 처리되지 않은(그러나 상기 a단계 내지 c단계를 겪은) 소자와 모니터링 소자를 제4도에 도시된 바와 같은 구성을 가지고 있는 장치에 배열되었고 장치 내부를 1 x 10^-6torr의 진공으로 유지하면서 약 10시간동안 130℃에서 200℃까지 가열했다.

화학적 환원 처리후, 전기적 포밍 과정 업이 모니터링 소자의 주성분으로 산화팔라듐(PdOx)을 포함하는 전기 전도막은 단위면적당 5 x 10²(Ω/□)이나 혹은 2자리 숫자만큼의 화학 환원전의 저항보다 작은 값을 갖는 팔라듐(Pd) 금속의 미세입자의 막이 되도록 화학적으로 환원되었다는 것을 알 수 있다.

선행 단계를 통하여 준비된 전자 방출 소자의 특성을 알아보는데 있어서, 제4도에 도시된 바와 같은 측정 시스템을 사용하여 전자 방출 성능이 관찰되었다. 상기 관찰에서 양극(34)과 전자 방출 소자 사이의 거리(H)는 4㎜이고, 양극(34)의 전위는 1KV인데 시스템의 진공 챔버에서의 진공도는 측정 동작 동안 1 x 10^-6torr로 유지되었다.

이러한 조건하에서 소자 전류(I_f)와 방출 전류(Ie)를 관찰하기 위하여 소자전압이 소자의 전극(5, 6) 사이에 인가되었다. 제6도는 관찰 결과 얻어진 전류-전압 관계를 도시한다.

소자 전압(V_f)이 8(V)일 때 방출 전류(Ie)는 즉시 소자를 통해 흐르기 시작하며, 소자 전압이 14V로 증가되어 0.05(%)의 전자 방출율[η=I_e/I_fx 100(%)]을 제공할 때 3.0㎃의 소자 전류(I_f)와 1.5㎂의 방출 전류가 관찰되었다.

소자가 화학적 환원 처리전에 관찰되었을때, 소자의 산화 팔라듐(PdO) 미세 입자의 막(전기 전도막)은 3.5㏀을 나타내었고, 균열진 영역은 4.7㏀의 전기 저항을 갖고 있었다. 화학적 환원 처리후에, 전기 방출 소자의 산화 팔라듐(PdO) 미세 입자막의 전기 저항은 35Ω 정도, 즉 균열진 영역의 전기 저하에 비해 무시할 수 있을 정도로 낮게 되었다.

다시 말하면, 24.6V의 소자 전압이 필요한 처리전의 소자와 동일한 전자 방출율을 얻기 위한 본 발명에 따른 화학적 환원 처리후의 전자 방출 소자에 대하여, 화학적 환원 처리후의 소자는 단지 42㎽의 전력 소모율이 필요하였지만, 화학적 환원 처리 전에는 73.8㎽가 필요한 데, 즉 이전에 비해 57%로서 전력을 상당히 절감할 수 있다.

[제2실시예]

이 실시예는 제1실시예 1의 방법에 의해 형성된 여러개의 전자 방출 소자를 포함하는 전자원과 이러한 전자원을 이용하는 화상 형성 장치에 관한 것이다.

제15도는 전자원의 부분 평면도를 도시하고 제16도는 제15도의 A-A'선을 따라 절취하여 얻어진 부분 단면도이며 제17a도 내지 제17f도 및 제18g도 내지 제18i도는 다른 제조 단계에서 도시된 전자원의 부분 단면도를 도시한다. 동일하거나 유사한 구성부분이 각각 동일 참조부호로 제15도 내지 제18i도를 통하여 나타낸다.

91은 기판을 나타내고, 92와 93은 각각 제9도에서 Dxm과 Dym에 대한 X와 Y 방향 배선(각각 하부와 상부 배선으로 불릴 수 있음)을 나타낸다. 그렇지 않으면 전자원은 전기 전도막(4)과 한쌍의 전극(5,6)을 가지고 있는 전자 방출 소자와 연관된 하부 배선(92)와 소자 전극(5)을 연결하기 위해 사용되는 각각의 수많은 콘택트 홀(contact hole)와 층간 절연층(161)으로 구성되어 있다.

이제 전자원과 이 예에서 사용된 전자원을 채택한 화상 형성 장치의 제조 단계가 상세히 기술될 것이다.

a 단계 :

소다 석회 유리판을 완전하게 세척한 후 실리콘 산화막이 기판(91)을 형성하기 위해 스퍼터링으로 0.5㎛의 두께로 형성되었고, 기판상에 크롬(Cr)과 금(Au)이 순차적으로 각각 50Å과 6000Å의 두께로 놓이고 그후 포토레지스트(AZ1370 :훽스트사로부터 얻어진)가 막을 회전시키면서 스피너 수단에 의해 형성된 다음에 베이크된다. 그후 포토마스크 화상이 노광되고 하부 배선(92)용 레지스트 패턴을 형성하기 위해 현상된 다음에 피착된 금/크롬(Au/Cr) 막이 습식 식각되어 바람직한 프로파일(제17a도 참조)을 갖는 하부 배선(92)을 생성하게 된다.

b 단계 :

실리콘 산화막이 RF 스퍼터링(제17b도 참조)에 의해 1.0㎛ 두께로 층간 절연층으로 형성 되었다.

c 단계 :

포토레지스트 패턴이 b 단계에서 피착된 실리콘 산화막의 콘택트 개구(162)를 형성하기 위해 마련되었고, 콘택트 홀은 실제 마스크로 포토레지스트 패턴(제17c도 참조)을 사용하여 층간 절연층(161)을 식각함으로써 형성되었다.

CF₄와 H₂가스를 사용하는 RIE(이온 반응식각)가 식각 공정을 위해 사용되었다.

이후, 포토레지스트의 패턴(RD-2000N-41 :(주) 히다찌 화학으로부터 구함)은 소자 전극(5, 6) 쌍들과 각 쌍의 전극을 분리시키는 갭(L1)용으로 형성된 다음에 티타늄과 니켈이 연속해서 진공 피착에 의해 각각 50Å과 1000Å의 두께로 피착되었다. 포토레지스트 패턴은 유기 용매에 의해 용해되고 니켈/티타늄(Ni/Ti) 피착막은 소자 전극(5, 6) 쌍을 생성하기 위해 리프트 오프 기술(lift-off technique)을 사용하여 처리되고, 이들 각 쌍은 300㎛의 폭(W1)을 갖고 20㎛의 거리(L1) 만큼 격리 되어 있다(제17d도 참조)

e 단계 :

상부 배선(93)을 위해 소자 전극(5, 6)위에 포토레지스트 패턴을 형성한 후에, 티타늄(Ti)과 금(Au)은 연속하여 각각 50Å과 5000Å의 두께로 진공 피착되었고, 불필요한 영역은 바람직한 프로파일(제17E도 참조)을 갖는 상부 배선을 생성하기 위해 리프트 오프 기술 수단으로 제거되었다.

f 단계 :

마스크가 소자의 전기 전도막(2)을 위해 준비되었다. 마스크는 소자 전극과 각 소자 근방을 격리시키는 갭(L1)용의 개구를 갖는다. 진공 피착에 의해 1000Å의 막두께를 갖는 크롬(Cr)막(171)을 형성하기 위해 마스크가 사용되었고, 그 후 패터닝 공정을 거치게 된다. 그후 유기 팔라듐[ccp 4230 : (주) 오쿠노 제약으로부터 얻어진]은 막을 회전시키면서 스피너 수단에 의해 인가되었고 10분동안 300℃에서 베이크된다(제17f도 참조). 형성된 전기 전도막(2)은 주성분으로 산화 팔라듐(PdO)을 포함하는 미세 입자로 제조되었고 100Å의 막두께와 단위 면적당 5 x 10⁴Ω/□의 전기 저항을 가지고 있다.

많은 미세 입자로 구성된 박막에 대해서 여기서 사용한 바와 같은 미세 입자막이란 뜻은 느슨하게 퍼져있고 조밀하게 배열되거나 상호 임의로 중첩(어떤 조건하에서 아일랜드 구조를 형성하기 위해)될 수 있다는 것에 유의해야 한다. 본 발명의 목적을 위하여 사용된 미세 입자의 지름은 상기 상태의 소정 경우에서 배열된 인식될만한 미세 입자의 지름이다.

g 단계 :

크롬막(171)과 베이크된 전기 전도막(2)은 바람직한 패턴(제18g도 참조)을 얻기 위하여 산성 식각액을 사용하여 식각되었다.

h 단계 :

콘택트 홀(162)를 제외하고 전 표면적에 포토레지스트 인가하기 위한 패턴이 준비되고 티타늄(Ti)과 금(Au)이 연속해서 각각 50Å과 5000Å의 두께로 진공피착으로 피착된다. 불필요한 영역은 콘택트 홀(162)를 매립하기 위해 리프트 오프 기술 수단으로 제거된다(제18h도 참조). 이제, 하부 배선(92), 층간 절연층(161), 상부 배선(93), 및 소자 전극쌍(5, 6)과 전기 전도막(2)을 포함하는 소자가 기판(91) 상에 형성된다. 그후, 상기 전자원 기판과 전자원을 채택하는 화상 형성 장치를 포함하는 전자원이 준비되었다. 이것은 제10도와 제11a도 및 제11b도을 참조하여 아래에 기술될 것이다.

상기 과정에 따라 준비된 다수의 소자를 갖는 기판(91)이 배면판(10)에 강하게 끼워지고 정면판(106)(형광막(104)을 형성하고 유리 기판(103) 위에 금속배면(105)을 형성함으로써 준비된)이 지지 프레임(102)를 사이에 끼움으로써 기판(91) 5㎜ 위에 배열된다. 정면판(106), 지지 프레임(102), 배면판(101)의 접합 영역에 프릿 유리(frit glass)가 도포된 다음에, 대기중 내에서 15분동안 400℃에서 베이크된 다음에 서로 밀봉 상태(제10도)로 결합된다. 기판(91)은 또한 프릿 유리 수단으로 배면판(101)에도 견고하게 결합된다.

제10도에서 참조 번호(92, 93)는 각각 X, Y 방향의 배선을 나타낸다.

화상 형성 장치가 흑백 화상용이라면 형광막(104)은 형광체로만 만들어져 있을 수 있는데에 반하여, 첫째로 흑색 스트립이 배열되고 흑색 스트립을 격리시키는 갭에는 삼원색 용의 각 형광체가 채워져 있어 이 실시예의 형광막(104)을 형성한다(제11a도 참조). 흑색 스트립의 주성분으로 흑연을 포함하는 공지된 재료로 만들어 졌다. 형광체가 슬러리(Slurry) 방법을 사용하여 유리 기판(103)에 도포된다.

금속 배면(105)은 보통 형광막(104)의 내면에 배열된다. 이 예에서 금속 배면은 박막화(filming) 공정에서 평활화된 형광막(104)의 내면에 진공 피착에 의해서 알미늄막을 형성함으로써 준비되었다. 형광막(104)의 전도도를 개선하기 위해 정면판(106)에는 형광막(104)의 외면에 근접하게 배열된 투명 전극(표시되지 않음)이 추가로 제공될 수 있지만, 이러한 전극은 금속 배면이 충분히 전도성이 있는 것으로 입증되었기 때문에 본 실시예에서는 사용되지 않았다.

상기 결합 공정전에 형광체는 각각의 소자와 주의깊게 정렬된다.

준비된 유리 콘테이너는 충분한 진공도를 콘테이너 내부에 달성하기 위해 배기 파이프(도시되지 않음)와 배기 펌프 수단에 의해 진공 처리된다. 그 후, 기판(91) 위에 배열된 각각의 소자의 전기 전도막(2)은 전기 포밍 공정을 거치고, 여기에서 각 전기 전도막(2)에 전자 방출 영역(3)을 생성하기 위해 외부 단자(D_ox1내지 D_oxm과 D_oy1내지 D_oym)을 경유하여 소자의 소자 전극(5, 6)에 전압이 인가된다.

포밍 공정에 사용된 전압은 제5b도에 도시된 것과 동일한 파형을 가졌다. 제5b도를 참조하면, T₁과 T₂은 각각 1msec와 10msec이고 전기적 포밍 공정은 대략 1 x 10^-6torr의 진공도에서 수행되었다. 인가된 펄스 전압의 파고(형성 공정을 위한 피크 전압)은 0.1V 단계로 한 단계씩 증가된다.

모니터링 소자가 이후 기술될 연속적인 화학적 환원 공정 동안 각 소자의 전기 저항을 감시하기 위해 사용될 수 있도록 소자를 전기적 포밍 공정을 수행할 필요없이 준비될 수도 있다.

주성분으로 산화 팔라듐을 포함하는 분산된 미세 입자는 상기 공정에서 생성된 전자 방출 소자의 전자 방출 영역(3)에서 관찰되었다. 미세 입자는 30Å의 평균 분자 지름을 가지고 있다.

i 단계 :

계속해서, 각각의 소자의 전자 방출 영역을 포함하는 전기 전도막(4)은 화학적 환원공정을 거친다(제18i도 참조). 이 공정에서, 정면판(106), 지지 프레임(102)와 배면(101)을 포함하는 밀봉부는 1 x 10^-6torr의 진공도를 얻기 위해 배기 펌프 수단으로 진공 처리되고, 소자는 진공에서 약 10시간 동안 130℃ 내지 200℃까지 가열되었다. 화학적 환원 공정후, 전기적 포밍 공정없는 제어 소자의 전기 저항막[(2), 미세 입자의 산화 팔라듐막(980)]을 화학적으로 환원시켜 단위 면적당 5 x 10²(Ω/□)의 전기 저항이나 2자리 숫자만큼의 화학 환원전의 저항보다 더 작은 값을 갖는 팔라듐(Pd) 금속의 미세 입자막이 되게 한다. 따라서, 전자원을 준비하는 공정은 기판(91)에 배열된 소자가 전자 방출 영역(3)과 화학적 환원 공정을 생성하는 전기적 포밍 공정을 거치면서 완성된다. 그 이후, 밀봉부는 대략 1 x 10^-6torr 정도의 진공으로 된 다음에, 가스 버너(burner) 수단으로 배기파이프(도시되지 않음)를 용융 및 밀폐시켜 기밀 밀봉된다. 밀봉 공정후, 장치의 진공도를 유지하기 위하여 장치를 고주파 가열 기술을 사용한 게터 공정을 수행할 필요가 있는데, 밀봉부의 선정된 위치(도시 생략)에 위치한 게터는 증착의 결과로 막을 형성하기 위한 밀봉 공정 바로 전에 고주파 가열로 가열되었다. 게터는 주성분으로 바륨(Ba)을 포함하는 재료들이다.

상기한 바와 같은 단일 행렬 배열을 가지고 있는 전자원이 NTSC 텔레비젼 시스템에 적합한 화상 형성 장치를 생성하기 위해 사용된다. 화상 형성 장치는 제12도에 도시되고 전에 기술한 바와 같은 구동 회로로 완성되었다. 펄스변조는 화상 형성 장치를 위해 사용되었다.

상기 화상 형성 장치의 전자 방출 소자는 외부 단자(D_ox1내지 D_oxm과 D_oy1내지 D_oyn)을 통하여 구동 전압을 인가함으로써 전자를 방출시키게 하였고, 방출된 전자는 형광막이 발광하고 화상을 형성하도록 통전화될 때까지 전자가 형광막(104)과 충돌하도록 고전압 단자(Hv)를 통하여 금속 배면(105)에 10kV의 고전압을 인가함으로써 방출된 전자가 가속된다. 이 예의 화상 형성 장치는 소자를 제조하는 과정에서 전자 방출 소자의 전기 전도막에 대해 화학적 환원이 행해진 동작에 필요한 에너지 소비율이 낮다는 특징이 있다.

[제3실시예]

이 실시예를 위해 화학적 환원 공정이 환원 분위기에서 수행되어졌다.

제7a도 및 제7b도에 도시된 바와 같은 구성을 가지고 있는 전자 방출 소자는 다음의 a 단계 내지 e 단계에 의해 준비되었고, a 단계 내지 d 단계는 위의 제1실시예에만 동일하다. 따라선 여기서 e 단계에만 기술할 것이다.

e 단계 :

제1실시예의 경우에서 한쌍의 전극(5, 6)을 포함하는 전자 방출 소자와 기판(1)에 배열된 전자 방출 영역(3 : 제3c도 참조)와 전기적 포밍 공정을 수행할 필요가 없는(혹은 a 단계 내자 c 단계를 겪는) 모니터링 소자는 제4도에 도시된 바와 같은 진공 장치에 위치되었고, 소자가 130℃ 내지 200℃의 온도로 가열되고, 대략 한시간 동안 그 온도에서 유지될 때, 장치 내에서 실온에서 1mtorr의 분압을 나타낼 때 까지 2%의 수소를 포함하는 질소 개스를 제19도에 도시된 바와 같은 개스 실린더로 부터 주입되었다.

한시간동안 화학적 환원 공정후, 전기적 포밍 공정이 없는 모니터링 소자의 주성분으로 산화 팔라듐(PdOx)을 포함하는 전기 전도막이 화학적으로 환원되어 단위 면적당 5 x 10²(Ω/□)의 전기 저항이나 2자리 숫자만큼의 화학적 환원점의 저항보다 더 작은 저항값을 갖는 팔라듐(Pd) 금속의 미세 입자막이 되게 한다.

선행 단계를 통하여 준비된 전자 방출 소자의 특성을 관찰하는데 있어서, 제4도에 도시된 바와 같은 측정 시스템을 사용하여 전자 방출성능이 관찰될 수 있다. 위의 관찰에서 시스템의 진공 챔버의 진공도가 측정 과정 동안 1 x 10^-6torr로 유지되는 동안, 양극(34)과 전자 방출 소자 사이의 거리(H)는 4㎜이고, 양극(34)의 전위는 1KV이다.

이러한 조건하에서 소자 전류(I_f)와 방출 전류(I_e)를 관찰하기 위해 소자 전압의 소자 전극(5, 6)사이에 인가되었다. 제6도는 관찰 결과로 얻어진 전류-전압 관계를 도시한다.

소자 전압(V_f)이 14(V)일 때 방출 전류(I_e)는 즉시 소자를 통하여 흐르기 시작하고, 소자 전압이 0.05(5)의 전자 방출율[θ=I_e/I_fx 100%]을 제공하기 위해 14V까지 올라갈 때 2.2㎃의 소자 전류와 1.1㎃의 방출 전류가 관찰된다.

소자가 화학적 환원 공정전에 관찰되었을 때, 소자의 미세 입자의 산화 팔라듐(PdO)막 (전기 전도막)은 3.5㏀의 전기 저항을 나타내고, 균열진 영역은 6.4㏀의 전기 저항을 갖는다. 화학적 환원 공정후에는 화학적 환원 공정을 거친 전자 방출소자(이예의 소자)의 미세 입자의 산화 팔라듐(PdO)막의 전기 저항은 35Ω까지 낮아졌고, 이것은 균열진 영역의 저항과 비교하면 무시될 수 있는 것이었다.

다시 말하면, 22V의 소자 전압이 필요하였던 화학적 환원 처리 전의 소자와 동일한 전자 방출율을 얻기 위해 본 발명에 따른 화학적 환원 처리 후의 전자 방출 소자에 대해서는, 화학적 환원 처리 전에는 48㎽의 전력 소모율이 소자에 필요한 반면에, 화학적 환원 처리 후에는 31㎽만의 전력 소모율이 필요하게 되었고, 이러한 것은 대략 이전의 경우에 비해 전력 소모율이 2/3정도 줄어들게 되어 현저하게 전력이 절감된다는 것이 입증되었다.

고려중인 이러한 방식의 화학적 환원 공정 시간이 한시간으로 짧아졌다는 사실은 전자 방출 소자의 제조율을 크게 상승시킬 수 있음을 주목해야 한다. 추가로, 화학적 환원 공정이 대기압하에서 전기로(furnace)에서 수행되기 때문에 전자 방출소자를 제조하는데 필요한 전체 설비는 현저하게 단순화될 수 있다.

[제4실시예]

제7a도 및 제7b도에 도시된 바와 같은 각각의 구성을 가지고 있는 총 25개의 전자 방출 소자가 준비되었다. 전자 방출 소자를 준비하는 공정은 제3a도 내지 제3c도, 제7a도 및 제7b도를 참조하여 단일 소자를 아래에 기술한다.

a 단계 :

실리콘 산화막이 기판(1)을 생성하기 위해 스퍼터링으로 0.5㎛의 두께로 완전히 세척된 소다 석회 유리 위에 형성되었고, 포토레지스트 패턴[RD-2000N-4 : (주) 히다찌 화학으로부터 얻어진]이 한쌍의 소자 전극과 전극을 격리시키는 갭을 위해 형성되었으며, 티타늄(Ti)과 니켈(Ni)이 연속적으로 진공 피착에 의해 각각 5㎚와 100㎚의 두께로 피착되었다.

포토레지스트 패턴은 유기 용매에서 용해되고, 니켈/티타늄(Ni/Ti)막은 300㎛의 폭(W1)을 가지고 있고, 서로 20㎛의 거리(L)만큼 격리된(제3a도 참조) 한쌍의 소자 전극(5, 6)을 생성하기 위해 리프트 오프 기술을 사용하여 처리된다.

b 단계 :

크롬(Cr)막은 a 단계에서 준비되며 50㎚의 막두께로 소자 전극(5, 6)을 포함하는 기판의 전체 표면에 진공 피착으로 피착된다. 그 후 소자 전극과 그 주위는 격리된 갭을 위해 L보다 작지 않은 길이와 폭(W')의 개구부를 갖고 있는 마스크(도시되지 않음)를 사용하여, 패터닝 공정을 거치게 된다. 그후 막이 형성되고, 100㎛의 폭(W')을 갖는 크롬 마스크를 생성하기 위해 소자 전극(5, 6)의 부분과, 소자를 격리시키는 갭(L)을 노출시키는 개구부를 위해 식각되었다. 그 후 유기 팔라듐[ccp4230 : (주) 오쿠노제약으로부터 얻은]이 막을 회전시키는 동안에 스피너 수단으로 크롬(Cr)막에 도포되고, 10분동안 300℃에서 베이크된다. 그후 크롬(Cr)막은 산성 식각액으로 식각되고, 전기 전도막(4)을 생성하기 위해 리프트 오프 기술을 사용하여 처리된다(제3b도 참조).

생성된 전기 전도막(4)은 주성분으로 산화 팔라듐(PbO)을 포함하는 미세 분자로 만들어져 있고 100Å의 막두께와 단위 면적당 2 x 10⁴(Ω/□)를 갖고 있다.

여기서 사용된 바와 같이 박막을 언급하는 미세 입자막이라는 말은 느슨하게 퍼져 있고 조밀하게 배열되거나 상호 임으로 중첩될 수 있는(어떤 조건하에서 아일랜드 구조를 형성하기 위한) 많은 입자로 구성되었다. 본 발명의 목적을 위해 사용된 미세 입자의 지름은 어떤 상기 상태에서 배열된 인식될 수 있는 미세 입자의 지름이다.

이제 한쌍의 소자 전극(5, 6)과 전기 저항막(4)이 위의 단계를 통하여 모든 소자에 대해 기판(1) 상에 형성된다.

c 단계 :

그 후 제4도에 도시된 바와 같은 측정 시스템에 소자가 위치 고정되고, 시스템의 진공 챔버 내부는 배기 펌프 수단으로 2 x 10^-5torr 정도의 진공으로 되었다. 계속하여 소자를 전기적으로 통전화시키기 위해(전기적 포밍 공정) 25개의 소자중에서 전원(31)으로부터 24개 소자의 소자 전극(5, 6)에 전압(V_f)이 인가된다.

제5b도는 전기적 포밍 공정을 위해 사용된 전압 파형을 도시한다.

제5b도에서, T₁과 T₂는 각각 펄스폭과 인가된 펄스 전압의 펄스 간격을 나타내고, 이 예에서는 각각 1msec와 10msec 이었다. 인가된 펄스 전압의 파고(형성공정을 위한 피크 전압)은 0.1V씩 단계별로 증가되었다. 전기적 포밍 공정중에 0.1V의 추가 펄스 전압이 저항을 측정하기 위하여 각각의 T₂간격에 삽입되었고, 펄스 전압을 사용하여 측정된 저항이 약 1㏁을 초과할 때 전기적 포밍 공정을 완성하기 위해 펄스 전압의 인가가 중단되었다.

전기적 포밍 과정의 처음부터 끝까지의 기간에서 소자 전류(I_f)가 I_max의 최대 레벨에 도달하고, I_max에 대응하는 전압(또는 펄스 전압의 파고)은 형성 전압(V_form)으로 나타낸다.

위의 소자에 대한 형성 전압(V_form)은 대략 7.0V이었다.

d 단계 :

계속해서 보호막 형성 공정은 전기적 포밍 공정을 필요로 하는 24개의 소자 중에서 12개에 대해 수행되었다. 이 공정에서 제5a도에 도시된 바와 같고, 14V의 파고를 갖는 펄스 전압이 소자가 전자를 방출시키도록 소자 전극(5, 6)에 인가되었다. 방출 전자는 탄소 화합물을 탄소 원자로 분해하도록 동작하고, 이 탄소 원자는 소자의 전자 방출 영역(3) 위나 근처에 피착되어 보호막을 생성한다.

보호막 형성 공정이 필요한 12개의 소자는 소자(A)라 불리는 반면에, 전기적 포밍 공정후 보호막 형성 공정이 필요없는 나머지 12개는 소자(B)라 불리운다.

보호막 형성 공정에서 제4도의 장치에서 방출전류(I_e)를 관찰하면서 펄스 전압이 각각의 소자 전극(5, 6)이 인가되었고 장치의 내부는 1.5 x 10-5 torr의 진공도가 유지되었다.

보호막 형성 공정이 중단되었을 때 방출 전류(I_e)는 대략 30분 내에 포화되었다.

e 단계 :

전기적 포밍 공정을 거치지 않은 소자를 포함하는 모든 소자는 화학적 환원공정이 실행된다.

이 공정에서, 진공 장치에서는 1mtorr의 분압을 나타낼 때까지 질량 흐름제어기(도시되지 않음)로 환원 가스 유입 파이프(도시되지 않음)를 통하여 2(%)의 수소를 함유하는 질소 개스가 주입되었다.

25개의 소자가 한시간 동안 분위기에 노출되었을 때, 주성분으로 산화 팔라듐(Pd)을 포함하는 소자의 전기 전도막(4)은 단위 면적당 5 x 10²Ω/□의 전기 저항과 두자리 숫자만큼의 화학적 환원 전의 저항보다 더 작은 값을 보이는 많은 미세 팔라듐(Pd) 입자막이 되도록 화학적으로 환원되었다.

막의전기 저항 변화는 화학적 환원 공정 전후의 단일 전자 방출 소자의 전극사이의 전기 저항(이후 소자 저항이라 한다)을 측정함으로써 확인되었다. 보다 자세하게 소자의 저항은 화학적 환원 전에는 4㏀이고 화학적 환원후에는 대략 100Ω이었다.

숫자상으로는 상술된 바와 같은 방법으로 준비된 전자방출소자는 상기 조건하에서 구동되고, 소자를 통하여 대략 1㎃의 소자 전류가 흐른다.

소자의 전기 전도막(4)이 화학적으로 환원되지 않는다면, 소자 전압은 4㎽의 속도로 비효율적으로 전력을 소비하도록 전자 방출 영역(3)의 반대 단부에 형성된 막의 측면부의 비교적 높은 전기 저항 때문에 전기 전도막(4)에서 대략 4V의 강하를 나타낸다.

제6도에 도시된 표면 전도 전자 방출 소자의 전류-전압 관계의 그래프에서 관찰되는 바와 같이, 소자 전압이 V_th에 도달할 때 방출 전류를 소자 전압에 대하여 급격하게 또는 지수함수적으로 증가한다. 따라서, 화학적 환원을 위해 처리된 전기 전도막(4)은 전력을 비효율적으로 소비할 뿐만 아니라 전자 방출 영역(3)에 인가된 전압을 낮추기 때문에 전압으로서의 전자 방출율은 막의 측면부에서 감소한다.

따라서, 화학적 환원 처리되지 않는 전자 방출 소자의 방출 전류가 화학적 환원공정 처리된 전자 방출 소자의 방출 전류와 동일하게 하기 위해서, 전자의 소자 구동 전압이 후자의 구동 전압보다 대략 4V 더 높아야 한다.

다시 말하면, 화학적 환원 공정은 저전압과 저에너지 소비율로 표면 전도 전자 방출 소자를 능률적으로 구동시키는 데에 매우 효과적이다.

위의 단계를 통하여 준비된 표면 전도 전자 방출소자의 프로파일과 성능을 더욱 관찰하기 위하여, A 소자중의 하나와 B 소자중의 하나가 선택되어 전자 현미경으로 관찰되고, 나머지 소자는 제4도의 장치에서 하나씩 시험된다. 시험될 전자 방출 소자가 양극(34)과 4㎜ 이격되어 있고 시험하는 동안 진공 장치의 내부가 1 x 10^-6torr의 진공도까지 유지되면서 1KV의 전압이 어노드(34)에 인가되었다.

14V의 소자 전압이 소자 전류(I_f)와 방출 전류(I_e)를 관찰하기 위해 시험된 A와 B소자에 각각 인가되었다.

12개의 A 소자가 12개의 B 소자와 비교됐을때, A 소자의 평균 소자 전류는 1.0㎃이고 14V의 소자 전압에 대해 B 소자의 평균 소자 전류는 1.2㎃인 반면에, A 소자에 대한 0.05(%)와 B 소자의 0.04(%)의 전자 방출율[θ=I_e/I_fx 100%]을 제공하기 위해 전자의 방출 전류(I_e)는 0.5㎛와 후자의 방출 전류는 0.45㎂이었다. 평균에 대한 분산 방출 전류치의 표준 편차는 A 소자에 대해서는 대략 6%였고 B소자에 대해서는 대략 10%이었다.

위의 관찰에서 A 소자는 B 소자보다 더 낮은 비효율 전류(전자 방출에 기여하지 않는 소자 전류의 부분)를 가지고 있고 A 소자는 전자 방출 효율과 균일도에 대하여 B 소자보다 또한 더 우수하였다.

전자 현미경 관찰 결과, 보호막은 특별히 양극 측에서 특히 현저하게 나타났지만, 샘플 A 소자는 전기 전도막(4)의 계면과 제20도에 도시된 바와 같이 양극과 음극의 양측 상의 전자 방출 영역(3) 근처의 기판(1)에 보호막이 있다는 것이 발견 되었다. 유사한 막이 샘플 B 소자에서 관찰되었는데 현저히 불량한 것으로, 특정 필요 영역에서는 관찰되지 않았다.

고배율인 전계 방출 주사 전자 현미경(FE-SEM)을 통해 관찰될 때는 보호막이 없는 화학적 환원 처리된 각각의 미세 입자의 B 소자의 전기 전도막(4)은 전자 방출 영역(3) 근방에서 부분적으로 변형 및 변위된다. 전자 방출 영역(3)이 전기 전도막(4)에 의해 부분적으로 덮여졌을때, 소자 전극(5, 6)은 좁은 전류 통로를 통해 경미하게 단락 회로가 되었다. 이것은 전자 방출 영역(3)이 화학적 환원의 결과로 부분적으로 훼손되었다는 것을 입증한다. 이와 반대로 이러한 현상은 보호막을 가지는 화학적 환원된 A소자에서는 발견되지 않았다.

보호막(11)은 전기 전도막(4)의 금속 미세 입자의 주위 영역과 격리된 갭에도 형성된 것으로 보인다. 투과 전자 현미경(TEM)과 라만 분광기(Raman Spectroscop

e)를 통해 보호막을 관찰하게 되면 보호막(11)은 주로 흑연과 비정질 탄소 또는 탄소 화합물의 형태로 구성되었다는 것이 발견되었다.

위의 고찰에서, 표면 에너지가 전자 방출 영역(3) 부근과 주위에 전기 전도박막에서 활성화 될때, 전자 방출 영역(3)과 각각의미세 입자 B 소자의 전기 전도막의 나머지 영역은 화학적 환원을 통하여 부분적으로 훼손되고 변위되어서, B소자중에서 성능이 다르게 되었다고 확실히 결론지을 수 있다. 다시 말하면, 각각의 A소자의 전자 방출 영역 근처에 형성된 탄소 또는 탄소 화합물의 보호막(11)은 환원공정이 균일한 A 소자를 안정하게 생성하도록 전자 방출 영역(3)이 화학적 환원 공정동안 파괴되지 못하게 한다.

[제5실시예]

이 실시예는 제2실시예의 방법에 의해 생성된 여러개의 A형 전자 방출 소자를 포함하는 화상 형성 장치에 관한 것이며, 전기 전도막(4)은 산화 주석(SnO₂)으로 만들어 졌고 전자 방출 소자는 하나의 행렬을 형성하도록 배열되어 있다.

제15도는 전자원의 개략적인 평면도를 도시한 것이고, 제16도는 제15도의 라인 A-A'를 따라 절취한 개략적인 부분 단면도를 도시한 것이지만, 제17a도 내지 제17f도 및 제18g도 내지 제18i도는 다른 제조 단계에서 도시된 전자원의 개략적인 부분 단면도를 도시한 것이다. 제15도 내지 제18i도를 통하여 동일하거나 유사한 구성 부품은 동일한 참조 부호를 각각 병기하였음을 주의해야 한다.

참조 부호 91은 기판을 표시한 것이고, 92 및 93은 제9도에 도시된 Dxm 및 Dyn에 대응하는 X 방향 배선 및 Y 방향 배선(각각 하부 및 상부 배선으로 불리워질 수 있음)을 표시한 것이다. 반면에, 전자원은 전기 전도막(4)과 한 쌍의 소자전극(5 및 6)을 각각 갖고 있는 전자 방출 소자, 층간 절연층(161) 및 각각 관련된 하부 배선(92)과 소자 전극(5)를 접속시키는데 사용되는 다수의 콘택트 홀을 포함한다.

이제, 전자원과 본 실시예에서 사용된 그러한 전자원과 조합하는 화상 형성 장치의 제조 단계가 상세히 설명될 것이다.

a 단계 :

소다 석회 유리판을 철저하게 세척한 후, 실리콘 산화막은 크롬(Cr) 및 금(Au)이 각각 5.0㎚ 및 600㎚의 두께로 연속적으로 놓여 있는 기판(91)을 생성하기 위해 스퍼터링에 의해 0.5㎛의 두께로 소다 석회 유리판에 형성되고, 그후 포토레지스트(Az1370 : 훽스트사의 제품)는 막을 회전시키는 동안 스피너에 의해 형성되어 베이크된다. 그후, 포토 마스크 화상은 하부 배선(92)용 레지스트 패턴을 생성하기 위해 노광되어 현상된 후, 피착된 금/크롬(Au/Cr) 막은 습식 식각되어 원하는 프로파일(제17a도 참조)을 갖고 있는 하부 배선을 생성하게 된다.

b 단계 :

실리콘 산화막은 RF 스퍼터링(제17b도 참조)에 의해 1.0㎛의 두께로 층간 절연층(161)로서 형성된다.

c 단계 :

포토레지스트 패턴은 b 단계에서 피착된 실리콘 산화막에 콘택트 홀(162)를 생성하기 위해 준비되고, 이 콘택트 홀(162)은 마스크용 포토레지스트 패턴[제17도의 (c) 참조]을 사용하여 층간 절연층(161)을 식각함으로써 실제로 형성된다. CF₄및 H₂개스를 사용하는 RIE(반응 이온 식각 : Reactive Ion Etching)가 식각 동작을 위해 이용된다.

d 단계 :

그후, 포토래지스트(RD-2000N-41 : 히다찌 화학 제품)의 패턴은 한쌍의 소자 전극(5 및 6) 및 각각의 전극 쌍을 분리하는 갭(L₁)용으로 형성된 후, 티타늄(Ti) 및 니켈(Ni)은 진공 피착에 의해 각각 5.0㎚ 및 100㎚의 두께로 연속적으로 피착된다. 포토레지스트 패턴은 유기 용매에 의해 용해되고, 니켈/티타늄(Ni/Ti) 피착막은 각각의 쌍이 300㎛의 폭을 갖고 있고, 20㎛의 거리(L1)만큼 서로 분리된 소자 전극 쌍(5 및 6)을 생성하기 위해 리프트 오프 기술을 사용하여 처리된다(제17d도 참조).

e 단계 :

상부 배선(93)용 소자 전극(5 및 6)상에 포토레지스트 패턴을 형성한 후, 티타늄(Ti) 및 금(Au)은 각각 5.0㎚ 및 500㎚의 두께로 진공 피착에 의해 연속적으로 피착되어 원하는 프로파일(제17e도 참조)을 갖고 있는 상부 배선(93)을 생성하기 위해 리프트 오프 기술에 의해 제거된다.

f 단계 :

주석(Sn) 및 이산화 주석(SnO₂)의 혼합물로 제조된 전기 전도막(2)는 소자 전극들을 분리하는 갭(L1)과 각 소자(제17f도 참조)의 주변에 대한 개구를 갖고 있는 금속 마스크를 사용하여, 산소 분위기에서 주석(Sn)의 스퍼터링에 의해 생성된다. 전기 전도막(2)의 폭은 본 실시예에서 100㎛이다. 형성된 전기 전도막(2)는 주요 성분으로서 이산화 주석(SnO₂)을 포함하는 미세 입자로 제조되고, 70Å의 두께 및 단위 면적당 2.5 x 10⁴Ω/□의 전기 저항을 갖고 있다. 여기서 사용되는 미세 입자막은 느슨하게 분산되고, 타이트하게 배열되거나 상호적 및 임의적 중첩(어떤 조건하에 아일랜드 구조를 형성하기 위해)될 수 있는 많은 미세 입자로 구성된 박막임을 주목해야 한다. 본 발명의 목적을 위해 사용될 미세 입자의 직경은 소정의 상술된 상태로 배열된 인식할 수 있을 정도의 미세 입자이다.

g 단계 :

크롬(Cr) 막(171) 및 베이크된 전기 전도막(2)은 원하는 패턴(제18g도 참조)을 생성하기 위해 산성 식각액을 사용하여 식각된다.

h 단계 :

그후, 콘택트 홀(162)를 제외한 전체 표면 영역에 포토레지스트를 인가하기 위한 패턴이 준비되고, 티타늄(Ti) 및 금(Au)은 각각 5.0㎚ 및 500㎚의 두께로 진공 피착에 의해 연속적으로 피착된다. 불필요한 영역은 콘택트 홀[162 : 제18h도 참조]를 연속적으로 매립하기 위해 리프트 오프 기술에 의해 제거된다.

이제, 하부배선(92), 층간 절연층(161), 상부 배선(93), 한쌍의 소자 전극(5 및 6)을 포함하는 소자 및 전기 전도막(2)가 기판(91)상에 생성된다.

그후, 상기 전자원 기판을 포함하는 전자원 및 그러한 전자원과 결합되는 화상 형성 장치가 준비된다. 이러한 것은 제10도, 제11a도 및 제11b도를 참조하여 아래에 설명될 것이다.

상술된 바와 같은 방식으로 준비된 많은 소자들을 운송하는 기판(91)은 배면판(101)에 견고하게 고정되고, 그 후 정면판[106 : 유리기판(103)상에 금속 배면(105) 및 형광막(104)를 형성함으로써 준비됨]은 지지 프레임(102)를 사이에 삽입함으로써 기판(91) 5㎜ 위에 배열된다. 프릿 유리가 정면판(106), 지지 프레임(102) 및 배면판(101)의 접합 영역에 도포되고, 대기중에서 10분 또는 그 이상 동안 400℃에서 베이크되어 밀봉 상태로 함께 결합된다(제10도 참조).

기판(91)은 또한 프릿 유리에 의해 배면판(101)에도 견고하게 결합된다.

제10도에서, 참조 부호 92 및 93은 각각 X 방향 배선 및 Y 방향 배선을 나타낸다.

형광막(104)는 화상 형성 장치가 흑색 및 백색 화상인 경우에 전적으로 형광체로 제조될 수 있고, 처음에 흑색 스트립이 배열된 후에 흑색 스트립을 분리하는 갭에는 삼원색의 각 형광체가 채워져 있어 본 실시예의 형광막(104)를 형성한다(제11a도 참조).

흑색 스트립은 주요 성분으로서 흑연을 포함하는 널리 보급된 물질로 제조된다.

형광체는 슬러리(slurry) 방법의 사용에 의해 유리 기판(103)에 도포된다. 금속 배면(105)는 형광막(104)의 내부 표면상에 균일하게 배열된다. 이러한 실시예에서, 금속 배면은 전기 박막화 처리(electric filming process)로 평활하게 된 형광막(104)의 내부 표면상에 진공 피착에 의해 알루미늄(Al) 막을 생성함으로써 준비된다.

정면판(106)은 형광막(104)의 전도성을 향상시키기 위해 형광막(104)의 외부 표면에 가깝게 배열된 투명 전극(도시되지 않음)이 추가로 제공되어, 금속 배면이 충분한 전도성을 갖고 있다고 증명되었기 때문에 어떠한 전극도 본 실시예에서는 사용되지 않는다.

형광체는 상술된 결합 공정전에 각각의 소자들과 주의깊게 정렬된다.

준비된 유리 콘테이너는 그 후 콘테이너 내부에서 충분한 진공도를 달성하기 위해 배기 파이프(도시되지 않음) 및 배기 펌프에 의해 진공 처리된다. 그 후, 기판(91)상에 배열된 각각의 소자들의 전기 전도막(2)은 전기적 포밍 동작 처리되고, 여기서 전압은 각각의 전기 전도막(2)에 전자 방출 영역(3)을 생성하기 위해 외부단자(Dox1 내지 Doxm 및 Doy1 내지 Doyn)를 경유하여 소자들의 소자 전극(5 및 6)에 인가된다.

포밍 동작에 사용된 전압은 제5b도에 도시된 바와 같은 파형을 갖고 있다.

제5b도를 참조하면, T1 및 T2는 각각 1ms 및 10ms이고, 전기적 포밍 동작은 약 1 x 10^-6torr 정도의 진공에서 수행된다. 인가된 펄스 전압의 파고(형성 동작에 대한 피크 전압)는 0.1V로 단계적으로 증가된다. 전기적 포밍 동작 동안에, 0.1V의 추가 펄스 전압이 저항을 측정하기 위해 각각 T2의 간격으로 삽입되고, 펄스 전압의 인가는 펄스 전압을 사용함으로써 측정된 저항이 약 1㏁을 초과하였을 때에 전기적 포밍 동작을 완료가히 위해 종료된다.

상기 소자용 포밍 전압 Vform은 약 4.0V이다.

주요 성분으로서 이산화 주석(SnOx)을 포함하고 4.0㎚의 평균 직경을 갖고 있는 미세 입자는 상술된 바와 같은 방법으로 생성된 전자 방출 소자의 전자 방출 영역(3)을 통하여 분산되는 것으로 관찰되었다.

결과적으로, 보호막 형성 동작은 전기적 포밍 공정의 진공 조건과 동일한 진공 조건하에서 각각의 소자에 대하여 수행되고, 여기서 제5a도에 도시된 바와 같은 펄스 전압이 외부 전극(Dox1 내지 Doxm 및 Doy1 내지 Doyn)을 통하여 전자 방출 소자(94)의 소자 전극(5 및 6)에 인가된다.

이러한 동작에서, 방출 전류(Ie)를 관찰하는 동안, 14V의 파고값을 갖는 펄스 전압이 전자의 방출을 유도하기 위해 소자들의 소자 전극(5 및 6)에 인가된다. 방출전류(Ie)는 보호막 형성 동작이 종료될 때에 약 30초 내에 포화된다.

모든 소자는 그후 화학적 환원 처리된다.

이러한 동작에서, 2%의 수소를 포함하는 질소 개스는 진공 장치에서 1millitorr의 부분압력을 표시할 때까지 질량 흐름 제어기(도시되지 않음)의 제어하에 환원 개스 입구 파이프(도시되지 않음)를 통하여 유입된다.

소자들이 1시간 동안 이러한 대기에서 노출될 때, 주요 성분으로서 이산화주석(SnO₂)을 포함하는 소자들의 전기 전도막(4)이 화학적으로 환원되어 2자리 숫자(digit) 만큼의 화학적 환원 이전의 저항보다 작은 값 또는 단위 면적당 6 x 10²Ω/□의 전기 저항을 표시하는 미세한 주석(Sn) 입자의 막이 된다.

그래서, 전자 방출 소자(94)의 준비동작은 전자 방출 소자들의 전자 방출 영역(3)을 생성하기 위해, 전기적 포밍 동작, 보호막 형성 동작 및 화학적 환원 처리를 거쳐 완료된다.

그후, 밀봉부는 약 10-6 torr의 진공도로 진공 처리되어 게스 버너에 의해 배기 파이프(도시되지 않음)를 용융시켜 밀폐시킴으로써 밀봉된다.

이러한 장치는 밀봉 처리 동작 후에 장치에서 상기와 같은 진공도를 유기하기 위해 고주파수 가열기술을 사용하여 게터 처리(getter process)되고, 여기서 밀봉부내의 선정된 위치(도시되지 않음)에 배치된 게터는 피착의 결과로서 막을 형성하기 위한 밀봉 동작 바로전에 고주파수 가열 처리에 의해 가열된다. 이러한 게터는 주요 성분으로서 바륨(Ba)을 포함하는 물질이다.

상술된 화상 형성 장치의 전자 방출 소자들은 외부 단자(Dox1 내지 Doxm 및 Doy1 내지 Doyn)을 통하여 신호 발생수단(도시되지 않음)에 의해 발생된 주사신호 및 변조 신호를 인가시킴으로써 전자를 방출하게 되고, 방출된 전자는 광의 방출 및 화상을 생성시킬 때까지 형광막(104)와 충돌하도록 고전압 단자(Hv)를 통하여 투명전극(도시되지 않음)또는 금속 배면(105)에 수 kV보다 큰 고전압을 인가 시킴으로써 가속된다.

본 실시예를 위해 준비된 전자원은 감소된 구동 전압과 함께 전력 소모가 거의 없어지게 되어 전자원 주위에 있는 회로에 인가된 부하도 또한 감소된다. 따라서, 그러한 전자원과 조합된 화상 형성 장치가 저가로 제공된다.

화상 형성 장치는 우수한 화상을 표시하기 위해 감소된 전력 소모율로 안정하게 동작된다.

[제6실시예]

제6실시예는 많은 표면 전도 전자 방출 소자 및 제어 전극(그리드)를 포함하는 화상 형성 장치에 관한 것이다.

제6실시예에서 다루게 될 장치는 제5실시예의 화상 형성 장치에 관하여 상술된 바와 같은 방식으로 제공될 수 있기 때문에, 동일한 제조 방법은 더 이상 설명되지 않을 것이다.

소자 전극의 각각의 표면 전도 전자 방출 소자는 소자 전극들 사이에서 50㎛의 갭을 갖고 있다. 화학적 환원 처리는 제5실시예에서 설명된 바와 유사한 방식으로 소자들에 대해 수행된다. 이러한 환원 처리에서, 소자들은 2%의 수소를 포함하고 30초동안에 100 torr의 부분 압력을 갖고 있는 질소 개스에 노출된다.

장치의 구성은 많은 표면 전도 전자 방출 소자의 배열에 의해 제공된 장치의 전자원을 참조하여 설명될 것이다.

제13b도는 사다리형인 전자원의 개략적인 평면도이다. 제13b도를 참조하면, 참조 부호 144는 전형적으로 소다 석회 유리로 제조된 전자원 기판을 나타내고, 참조 부호 131은 원형 점선으로 도시되고 기판(144)상에 배열된 표면 전도 전자 방출 소자를 나타낸다. 반면에, 참조 부호 132로 공통으로 표기된 Dx'1 내지 Dx'6은 표면 전도 전자 방출 소자용 공통 배선을 나타낸다.

표면 전도 전자 방출 소자(131)은 X 방향을 따라 이동하는 열[이후, 소자열(device row)로 기술됨]에 배열되고, 각각의 열의 표면 전도 전자 방출 소자는 열을 따라 이동하는 한쌍의 공통 배선에 의해 병렬로 접속된다. 단일 공통 배선은 배선 전극으로서 2개의 열에 대해 이용하기 위해 2개의 인접한 소자 열 사이에 배열 된다는 점에 주목해야 한다. 예를 들면, 공통 배선 또는 배선 전극(Dx'2)는 제1소자 열 및 제2소자 열로 이용된다.

제13a도의 배열과 비교할 때, 이러한 배선 전극의 구성은 표면 전도 전자 방출 소자의 소정의 2개의 인접한 열을 분리하는 공간이 Y 방향에서 현저하게 감소된다는 점에서 유리하다.

상술된 전자원을 포함하는 이러한 실시예의 장치에서, 전자원은 적절한 구동 전압을 과련된 배선 전극에 인가시킴으로써 독립적으로 소정의 소자 열을 구동시킬 수 있다. 특히, 전자 방출용 임계 전압 레벨을 초과하는 전압은 전자를 방출하기 위해 구동될 소자 열에 인가되지만, 전자 방출용(예를 들면, 0V) 임계 전압 레벨을 초과하지 않는 전압은 나머지 소자 열에 인가된다. (본 발명의 목적을 위해 사용되고 임계 전압 레벨을 초과하는 전압은 이후 구동 전압 Vope[V]로 표시됨.)

예를 들면, 제3열의 소자들만이 배선 전극(Dx'1 내지 Dx'3)에 0[V]를 인가하고, 배선 전극(Dx'4 내지 Dx'6)에 Vope[V]를 인가함으로써 동작하도록 구동될 수 있다. 결과적으로, Vope-0=Vope[V]가 제3열의 소자에 인가되지만, 0[V], 0-0=0[V] 또는 Vope-Vope=0[V]가 나머지 열의 모든 소자에 인가된다.

이와 유사하게, 제2 및 제5 열들의 소자들은 배선 전극(Dx'1, Dx'2 및 Dx'6)에 0V를 인가하고, 배선 전극(Dx'3, Dx'4 및 Dx'5)에 Vope[V]를 동시에 인가함으로써 동작하도록 구동될 수 있다. 이러한 방식으로, 이러한 전자원의 소정의 소자 열의 소자들은 선택적으로 구동될 수 있다.

각각의 소자 열이 제13b도에 도시된 전자원에서 X 방향을 따라 배열된 12개의 표면 전도 전자 방출 소자를 갖고 있지만, 소자 열에 배열될 소자들의 수는 그러한 수로 제한되지 않으며, 더 많은 수의 소자들이 대체적으로 배열될 수 있다. 더우기, 전자원에 5개의 소자 열이 있지만, 소자 열들의 수는 그러한 수로 제한되지 않으며, 더 많은 수의 소자 열들이 대체적으로 배열될 수 있다.

이제, 상술된 형태의 전자원을 조합한 패널형 CRT가 설명될 것이다.

제14도는 제13b도에 도시된 바와 같은 전자원을 조합한 패널형 CRT의 개략적인 평면도이다. 제14도에서, VC는 구성 부품으로서 화상을 표시하기 위한 정면판(face plate)이 제공된 유리 진공 콘테이너를 나타낸다. ITO로 제조된 투명 전극은 정면판의 내면상에 배열되고, 적색, 녹색 및 청색 형광 부재는 서로 간섭없이 모자이크 또는 스트립의 형태로 투명 전극상에 인가된다. 설명을 간단히 하기 위해, 투명 전극과 형광 부재는 제14도에서 참조 부호 104로 집약하여 표시된다. CRT의 분야에서 공지된 흑색 스트립은 형광 스트립을 사용하지 않은 투명 전극의 블랭크 영역을 채우기 위해 배열될 수 있다. 유사하게, 소정의 공지된 형태의 금속 배면층은 형광 부재상에 배열될 수 있다. 투명 전극은 전압이 전자 빔을 가속하기 위해 인가될 수 있도록 단자(Hv)에 의해 진공 콘테이너에 전기적으로 접속된다.

제14도에서, 참조 부호 144는 많은 표면 전도 전자 방출 소자가 제13b도를 참조하여 상술된 바와 같은 방식으로 배열된 진공 콘테이너(VC)의 하부에 견고하게 고정된 전자원의 기판을 나타낸다. 소자 열들의 배선 전극들은 전기 구동 신호가 진공 밀봉물의 외부로부터 인가될 수 있도록 장치의 측면 패널상에 배열된 각각의 전극 단자[Dox1 내지 Dox(m+1)]에 전기적으로 접속되고, 여기서 본 실시예의 장치에 대해서 m=200이다.

스트립형 그리드 전극(140)은 기판(144)와 정면판(106) 사이의 중간에 배열된다. 소자 열의 방향(또는 Y 방향)과 수직인 방향으로 배열된 총 20개의 그리드 전극이 제공되고, 각각의 그리드 전극은 전자 빔을 통과시키기 위해 주어진 수의 개구(141)를 갖고 있다. 특히, 원형 개구(141)은 각각의 표면 전도 전자 방출 소자용으로 제공된다. 그리드 전극은 각각의 전기 단자(G1 내지 Gn)을 경유하여 진공 콘테이너의 외부에 전기적으로 접속되고, 본 실시예의 장치에 대해 n=200이다.

상술된 표시 패널은 200 x 200의 X-Y 행렬을 형성하기 위해 200개의 소자열과 200개의 그리드 전극에 배열된 표면 전도 전자 방출 소자를 포함한다. 그러한 배열로, 화상은 형광막으로 전자 빔의 방사를 제어하기 위해 한 열씩을 기초로 하여 표면 전도 전자 방출소자를 구동(주사)시키는 동작과 동기하여 화상의 단일 라인에 대한 그리드 전극에 변조 신호를 인가시킴으로써, 한 라인을 기초로 한 스크린상에 표시될 수 있다.

제22도는 NTSC 시스템의 TV 신호에 따라 화상을 표시하기 위해 계단형 배열을 갖는 상술된 전자원의 표시 패널을 구동시키기 위해 사용될 전기 회로의 블럭도이다.

상술된 화상 형성 장치의 전자 방출 소자는 외부 단자[Dox1 내지 Dox(m+1) 및 Doy1 내지 Doyn]을 통하여 신호 발생 수단에 의해 발생된 주사 신호와 변조 신호를 인가시킴으로써 전자를 발생시키게 해주고, 방출된 전자는 광을 방출하고 화상을 형성하기 위해 활성화될 때까지 고전압 단자(Hv)를 경유하여 투명 전극(도시되지 않음) 또는 금속 배면(도시되지 않음)에 10kV의 고전압을 인가시킴으로써 가속된다.

본 실시예를 위해 준비된 전자원은 감소된 구동 전압과 함께 전력 소모가 거의 없게 되어 전자원 주위에 있는 회로에 인가된 부하도 또한 감소된다. 따라서, 그러한 전자원과 통합된 화상 형성 장치가 저가로 제공된다.

[제7실시예]

전자 방출 소자의 미세한 산화 팔라듐(PdO) 입자의 막이 진공에서 가열에 의해 화학적으로 환원된 제1실시예와 반대로, 본 실시예의 전자 방출 소자의 미세입자의 막은 가열되어 환원 용액으로 환원된다.

제7a도 및 제7b도에 도시된 바와 같은 구성을 갖고 있는 전자 방출 소자는 다음의 a 단계 내지 e 단계에 의해 제공되고, a 단계 내지 d 단계들은 상술된 제1실시예와 동일하다. 그러므로, e 단계만이 아래에 설명될 것이다.

제1실시예의 경우에서와 같이, 한쌍의 소자 전극(5 및 6) 및 기판(1)상에 배열된 전자 방출 영역(3)을 갖고 있는 전기 전도막(4)를 포함하는 소자가 아래에 설명될 바와 같이 화학적 환원 처리된다.

e 단계 :

제21도에 도시된 바와 같이, 전자 방출 소자는 100% 포름산의 액체(환원 액체)에 배치되어 온도 제어기에 접속된 가열기에 의해 2분동안 50℃와 60℃ 사이의 온도로 가열한다. 결과적으로, 전기적 포밍 처리를 받지 않은 소자의 미세 입자의 막의 형태로 된 산화 팔라듐(PdO)은 2자리 숫자에 의한 화학적 환원 이전의 저항보다 작은 값 또는 5 x 10²Ω/□의 단위 면적당 전기 저항을 갖고 있는 미세 주석(Sn) 입자의 막의 형태로 된 팔라듐(Pd) 금속으로 되도록 화학적으로 환원된다.

선행 단계를 통하여 준비된 편평한 형태의 성질을 파악하기 위한 시도에서, 제4도에 도시된 바와 같은 측정 시스템을 사용하여 전자 방출 성능을 관찰하였다. 상기 관찰에서, 양극(34)와 전자 방출 소자 사이의 거리(H)는 4㎜이고, 양극(34)의 전위는 1kV이지만, 측정 시스템의 진공 챔버내의 진공도는 측정 동작동안 계속 1 x 10^-6torr를 유지하였다.

소자 전압은 그러한 조건하에서 소자 전류(If) 및 방출 전류(Ie)를 파악하기 위해 소자의 소자 전극(5 및 6)에 인가된다. 제6도는 관찰 결과에서 얻어진 전류-전압 관계를 도시한 것이다.

소자의 방출 전류(Ie)는 소자 전압(Vf)가 8 정도로 높아지게 될때에 급격하게 증가하기 시작하고, 20㎃의 소자 전류(If)와 1.2㎂의 방출 전류(Ie)는 소자 전압이 0.06%의 전자 방출 효율[θ=Ie/If x 100(%)]을 제공하기 위해 14V로 상승할 때에 관찰되었다.

소자가 화학적 환원 이전에 관찰되었을 때, 소자의 산화 팔라듐(PdO) 미세 입자의 막(전기 전도막)은 3.5㏀을 나타내었고, 균열 영역은 7㏀의 전기 저항을 갖고 있었다.

화학적 환원 처리후, 화학적 환원 처리를 받지 않은 전자 방출 소자(본 실시예의 소자)의 산화 팔라듐(PdO) 미세 입자의 막의 전기 저항은 30Ω 정도로 낮아지게 되었고, 이러한 것은 균열 영역의 전기 저항과 비교해 볼때 무시할 수 있을 정도라는 것을 알게 되었다.

다시 말하면, 21V의 소자 전압을 필요로 하는 화학적 환원 처리 이전의 소자와 동일한 전자 방출율을 얻기 위한 본 발명에 따른 화학적 환원 처리 이후의 전자 방출 소자에 대하여, 소자는 화학적 환원 처리 이전에 42㎽의 전력 소모율이 필요하였지만, 반면에 화학적 환원 처리 이후에는 단지 28㎽, 예를 들면 이전의 전력 소모율의 대략 2/3 정도로 되며, 이러한 것은 전력을 줄이는데 중요한 것으로 입증되었다.

화학적 환원 처리의 지속 시간은 2시간 정도 짧아지거나 제1실시예보다 훨씬 더 짧아진 10시간 정도였고, 이러한 것은 그러한 조건하에서 전자 방출 소자의 제조율을 향상시킬 수 있음을 주목해야 한다. 더우기, 화학적 환원 처리는 어떠한 개스나 진공 장치를 필요로 하지 않기 때문에, 전자 방출 소자의 제조에 필요한 전체 설비가 현저하게 간단하게 될 수 있다.

[제8실시예]

제23도는 많은 표면 전도 전자 방출 소자와 표시 패널을 배열함으로써 구현되고 다른 신호원으로부터 유입되는 입력 신호에 따른 텔레비젼 전송 화상 뿐만 아니라 다양한 화상 데이터를 표시 하도록 설계된 전자원을 포함하는 표시 장치의 블럭도이다.

제23도를 참조할때, 상기 장치는 표시 패널(500), 표시 패널 구동 회로(501), 표시 패널 제어기(502), 멀티플렉서(503), 디코더(504), 입력/출력 인터페이스 회로(505), CPU(506), 화상 발생 회로(507), 화상 메모리 인터페이스 회로(508,509 및 510), 화상 입력 인터페이스 회로(511), TV 신호 수신 회로(512 및 513) 및 입력부(514)를 포함한다. 표시 장치가 비디오 및 오디오 신호로 구성된 텔레비젼 신호를 수신하기 위해 사용되는 경우, 회로, 스피커 및 다른 소자들이 도면에 도시된 회로에 따라 오디오 신호를 수신, 분리, 재생, 처리 및 저장하기 위해 필요하게 된다. 그러나 그러한 회로 및 소자들은 본 발명의 범위에 포함되지 않는다.

이제, 장치의 구성 부품이 화상 데이터의 흐름을 참조하여 설명될 것이다.

첫째로, TV 신호 수신 회로(513)은 전자기파를 사용하는 무선(wireless) 전송 시스템 및/또는 공간 광 전기 통신망을 경유하여 전송된 TV 화상 신호들을 수신하기 위한 회로이다.

사용될 TV 신호 시스템은 특정 시스템으로 제한되지 않으며, NTSC, PAL 또는 SECAM과 같은 어떠한 시스템도 편리하게 사용될 수 있다. 특히, 그러한 것은 많은 수의 픽셀을 포함하는 많은 표시 패널을 사용할 수 있기 때문에 많은 수의 주사 라인(전형적으로 MUSE 시스템과 같은 고선명도 TV 시스템)을 포함하는 TV 신호에 적합하다.

TV 신호 수신 회로(513)에 의해 수신된 TV 신호는 디코더(504)로 전송된다.

둘째로, TV 신호 수신 회로(513)은 동축 케이블 및/또는 광섬유를 사용하는 유선(wired) 전송 시스템을 경유하여 전송된 TV 화상 신호들을 수신하기 위한 회로이다. TV 신호 수신 회로(513)과 같이, 사용될 TV 신호 시스템은 특정 시스템으로 제한되지 않으며, 회로에 의해 수신된 TV 신호 디코더(504)로 전송된다.

화상 입력 인터페이스 회로(511)은 TV 카메라 또는 촬상(image pick-up) 스캐너와 같은 화상 입력 소자로부터 전송된 화상 신호를 수신하기 위한 회로이다. 또한, 상기 회로는 수신된 화상 신호를 디코더(504)로 전송한다.

화상 메모리 인터페이스 회로(510)은 비디오 테이프 레코더(이후, VTR로 기술됨)에 저장된 화상 신호를 검색하기 위한 회로이고, 검색된 화상 신호는 또한 디코더(504)로 전송된다.

화상 메모리 인터페이스 회로(509)는 비디오 디스크에 저장된 화상 신호를 검색하기 위한 회로이고, 검색된 화상 신호는 또한 디코더(504)로 전송된다.

화상 메모리 인터페이스 회로(508)은 정지(still) 디스크로 불리워지는 정지 화상 신호를 검색하기 위한 회로이고, 검색된 화상 신호는 또한 디코더(504)로 전송된다.

입력/출력 인터페이스 회로(505)는 표시 장치 및 컴퓨터, 컴퓨터 네트워크 또는 프린터와 같은 외부 출력 신호원을 접속시키기 위한 회로이다. 상기 회로는 화상 데이터 및 문자와 그래픽에 대한 데이터, 적합하다면 표시 장치의 CPU(506)과 외부 출력 신호원 사이의 제어 신호 및 수치 데이터에 대한 입력/출력 동작을 수행한다.

화상 발생 회로(507)은 화상 데이터 및 문자와 입력/출력 인터페이스 회로(505)를 경유하여 외부 출력 신호원으로부터 입력되거나 CPU(506)으로부터 유입되는 그래픽에 대한 데이터를 기초로 하여 표시 스크린 상에 표시될 화상 데이터를 발생하기 위한 회로이다. 이러한 회로는 화상 데이터 및 문자와 그래픽에 대한 데이터를 저장하기 위한 재로드 가능 메모리, 주어진 문자 코드에 대응하는 화상 패턴을 저장하기 위한 판독 전용 메모리, 화상 데이터를 처리하기 위한 처리기 및 스크린 화상의 발생을 위해 필요한 다른 회로 구성 부품을 포함한다.

회로에 의해 발생된 표시용 화상 데이터는 디코더(504)로 송신되고, 적합하다면 입력/출력 인터페이스 회로(505)를 경유하여 컴퓨터 네트워크 또는 프린터와 같은 외부 회로로 또한 송신될 수 있다.

CPU(506)는 표시 장치를 제어하고, 표시 스크린상에 표시될 화상을 발생, 선택 및 편집하는 동작을 수행한다. 예를 들면, CPU(506)은 제어 신호를 멀리플렉서(503)으로 송신하고, 표시 스크린상에 표시될 화상에 대한 신호를 적절히 선택하거나 결합한다.

이와 동시에, 표시 패널 제어기(502)를 위한 제어 신호를 발생시키고, 화상표시 주파수, 주사 방법(예를 들며, 인터레이스된 주사 또는 인터레이스되지 않은 주사) 및 프레임당 주사 라인의 수 등으로 표시 장치의 동작을 제어한다.

CPU(506)은 화상 데이터 및 문자와 그래픽에 대한 데이터를 직접 화상 발생회로(507)로 송신하고, 외부 화상 데이터 및 문자와 그래픽에 대한 데이터를 얻기 위해 입력/출력 인터페이스 회로(505)를 경유하여 외부 컴퓨터 및 메모리에 액세스 시킨다.

CPU(506)은 퍼스널 컴퓨터 또는 워드 프로세서와 같이 데이터 발생 및 처리동작을 포함하는 표시 장치의 다른 동작에 관계되도록 추가로 설계될 수 있다. CPU(506)은 수치 계산 및 다른 동작 또한 이러한 동작을 통합한 동작을 수행하기 위해 입력/출력 인터페이스 회로(505)를 경유하여 외부 컴퓨터 네트워크에 또한 접속될 수 있다.

입력부(514)는 동작자에 의해 주어진 명령, 프로그램 및 데이터를 CPU(506)으로 전송하기 위해 사용한다. 실제로, 그러한 것은 키보드, 마우스, 조이 스틱, 바코드 판독기 및 음성 인식 소자 뿐만 아니라 그의 조합과 같은 다양한 입력소자로부터 선택될 수 있다.

디코더(504)는 상기 회로(507 내지 513)을 경유하여 입력된 다양한 화상 신호를 삼원색인 휘도 신호, I 및 Q 신호에 대한 신호로 다시 변환시키기 위한 회로이다. 양호하게, 디코더(504)는 제23도에서 점선으로 표시된 바와 같이 신호 변환을 위해 화상 메모리를 필요로 하는 MUSE 시스템의 텔레비젼 신호와 같은 테레비젼 신호를 처리하기 위한 화상 메모리를 포함한다.

화상 메모리의 설비는 추가로 화상 발생회로(507) 및 CPU(506)과 결합되어 디코더 (504)에 의해 조건부로 수행되는 프레임의 박막화(thining out), 보간, 확대, 합성 및 편집과 같은 동작 뿐만 아니라 정지 화상의 표시를 용이하게 해준다.

멀티플렉서(503)은 CPU(506)에 의해 제공된 제어 신호에 따라 표시 스크린상에 표시될 화상을 적절하게 선택하기 위해 사용된다. 다시 말하면, 멀티플렉서(503)은 디코더(504)로부터 유입되는 소정의 변환된 화상 신호를 선택하여 구동 회로(501)로 송신한다. 멀티플렉서는 또한 단일 프레임을 표시하기 위해 시간 주기 내에서 한 셋트의 화상 신호로부터 다른 셋트의 화상 신호까지 스위칭함으로써 동시에 다른 화상을 표시하기 위해 다수의 프레임으로 표시 스크린을 분할할 수 있다.

표시 패널 제어기(502)는 CPU(506)으로부터 전송된 제어 신호에 따라 구동회로(501)의동작을 제어하기 위한 회로이다. 그 중에서도 특히 상기 제어기는 표시 패널의 기본 동작을 한정하기 위해 표시 패널을 구동시키기 위한 전원(도시되지 않음)의 동작들의 시퀀스를 제어하기 위한 구동 회로(501)에 신호를 전송하도록 동작한다.

상기 제어기는 또한 표시 패널을 구동시키는 모드를 한정하기 위해 화상 표시 주파수 및 주사 방법(예를 들면, 인터레이스된 주사 및 인터레이스되지 않은 주사)을 제어하기 위한 구동 회로(501)에 신호를 전송한다.

적합하다면, 상기 제어기는 또한 휘도, 대비, 색조 및 선명도를 갖게 되도록 표시 스크린상에 표시될 화질을 제어하기 위한 구동 회로(501)에 신호를 전송한다.

구동 회로(501)은 표시 패널(500)에 인가될 구동 신호를 발생시키기 위한 회로이다. 구동 회로는 상기 멀티플렉서(503)으로부터 유입되는 화상 신호 및 표시 패널 제어기(502)로부터 유입되는 제어신호에 따라 동작한다.

제23도에 도시된 바와 같은 상술된 구성을 갖는 본 발명에 따른 표시 장치는 다양한 화상 데이터원으로부터 공급된 다양한 화상을 표시 패널(500)상에표시할 수 있다.

특히 텔리비젼 화상 신호와 같은 화상 신호는 디코더(504)에 의해 다시 변환되어 구동 회로(501)로 송신되기 전에 멀티플렉서(503)에 의해 선택된다. 다시 말하면 표시제어기(502)는 표시 패널(500) 상에 표시될 화상에 대한 화상 신호에 따라 구동 회로(501)의 동작을 제어하기 위한 제어 신호를 발생한다.

그후, 구동 회로(501)은 화상신호와 제어 신호에 따라 표시 패널(500)에 구동 신호를 공급한다. 따라서, 화상 표시 패널(500) 상에 표시된다.

상술된 모든 동작은 동일한 방법으로 CPU(506)에 의해 제어된다.

상술된 표시 장치는 공급된 많은 화상에서 특정 화상을 선택하여 표시할 뿐만 아니라 확대, 환원 회전, 연부 강조, 세밀화, 보간, 색조 변경 및 화상의 종횡비 변경을 포함하는 다양한 화상 처리 동작 및 디코더(504)와 연관된 화상 메모리와 같이 화상의 합성, 삭제, 접속, 대체 및 삽입을 포함하는 편집 동작을 수행할 수 있으며, 화상 발생 회로(507) 및 CPU(506)는 그러한 동작에 관련된다.

상기 실시예에 따라 상술되지 않았지만, 오디오 신호 처리 및 편집 동작만을 전적으로 제공하는 회로를 추가로 제공하는 것도 가능하다.

그래서, 상술된 바와 같은 구성을 갖고 있는 본 발명에 따른 표시 장치는 텔레비젼 방송용 표시 장치, 화상 원격 회의용 단말 장치, 정지 및 이동 화상용 편지장치, 컴퓨터 시스템용 단말 장치, 워드프로세서와 같은 OA 장치, 게임 기계 및 다양한 다른 방식으로할 수 있다.

제23도는 다수의 표면 전도 저자 방출 소자를 구성하여 이루어진 잔자원이 제공된 표시 패널을 포함하는 표시 장치의 가능한 구성의 일 실시예만을 도시한 것이고, 본 발명의 그러한 구성에 제한되지 않음은 말할 필요도 없다. 예를 들면, 제23도는 제외되거나 소정의 회로 구성 부품은 응용에 따라 배열될 수 있다.

예를 들면, 본 발명에 따른 표시 장치가 화상 전화용으로 사용되면, 표시 장치는 텔레비젼 카메라, 마이크로폰, 점등(lighting) 장비 및 모뎀을 포함하는 송신/수신 회로와 같은 추가 구성 부품을 포함하도록 적럴히 제조될 수 있다.

본 발명에 따른 표시 장치는 많은 수의 표면 전도 전자 방출 소자의 구성에 의해 준비된 전자원이 제공되고 깊이를 감소시키는데 적합한 표시 패널을 포함하고 있기 때문에, 전체 장치를 매우 얇게 제조할 수 있다.

더우기, 다수의 표면 전도 전자 방출 소자의 구성으로 마련된 전자원을 포함하는 표시 패널이 향상된 휘도를 갖고 있는 대형 표시 스크린을 갖고 있으며, 넓은 시각을 제공하는데 적합하기 때문에, 시청자에게 현장감 있는 매우 인상 깊은 화면을 제공할 수 있다.

상세히 상술한 바와 같이, 본 발명은 전자 방출 소자의 구동 전압과 전력소모율을 감소시키는 것이 가능하게 되어 에너지 절감 전자원 및 그러한 전자원과 같은 고화질의 화상 형성 장치를 제공할 수 있다.

더우기, 본 발명에 따르면, 현저한 전력 소모없이 전자 방출 소자의 소자 전극들 사이에 큰 갭을 제공하는 것이 가능하기 때문에, 전자 방출 소자는 특별히 프린팅 동작의 정밀성에 관심을 기울일 필요없이 대량으로 제조될 수 있다.

Claims (29)

1. 한 쌍의 대향 배치된 전극 및 상기 전극들 사이에 배열된 전자 방출 영역을 포함하는 전기 전도막을 포함하는 전자 방출 소자의 제조 방법에 있어서, 한 쌍의 대향 배치된 전극들 사이에 배열된 전기 전도막내에 전자 방출 영역을 생성하는 단계; 및 이후에, 상기 생성 단계에서 생성된 전자 방출 영역을 포함하는 상기 전기 전도막의 전기 저항을 감소시키는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
2. 제1항에 있어서, 상기 전극들 사이에 배열된 상기 전기 전도막은 대부분 상기 전기 저항을 감소시키는 단계 이전에 1개 이상의 산화물을 포함하고, 상기 전기 저항을 감소시키는 단계 이후에는 1개 이상의 금속을 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
3. 제1항에 있어서, 상기 전기 전도막은 적어도 PdO, SnO₂, In₂O₃, PbO, MoO 및 MoO₂로부터 선택된 하나의 산화물 또는 Pd, Ru, Ag, Ti, In, Cu, Cr, Fe, Zn, Sn, W 및 Pb로부터 선택된 금속과 상기 산화물 또는 상기 산화물들과의 혼합물로 제조되는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
4. 제1항에 있어서, 상기 전극막 내에 전자 방출 영역을 생성하는 상기 단계는 상기 전극들 사이에 배열된 상기 전기 전도막을 전기적으로 형성하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
5. 제1항에 있어서, 상기 전극들 사이에 배열된 전기 전도막의 전기 저항을 감소시키는 상기 단계는 상기 전기 전도막을 화학적으로 환원시키는 단계인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
6. 제5항에 있어서, 상기 화학적 환원 단계는 진공중에서 상기 전기 전도막을 가열하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
7. 제6항에 있어서, 상기 화학적 환원 단계는 환원 개스의 분위기 내에서 상기 전기 전도막을 가열하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
8. 제7항에 있어서, 상기 환원 개스는 수소를 함유하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
9. 제8항에 있어서, 상기 화학적 환원 단계는 환원 용액내에 상기 전기 전도막을 담그는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
10. 제9항에 있어서, 상기 환원 용액은 포름산(formic acid)을 함유하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
11. 제1항 내지 제10항중 어느 한 항에 있어서, 상기 전기 전도막 상에 탄소 또는 탄소 화합물을 피착하는 단계를 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
12. 제11항에 있어서, 상기 전극들 사이에 배열된 상기 전기 전도막의 전기 저항을 감소시키는 상기 단계는 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착시키는 상기 단계 후에 실행되는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
13. 제11항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물들을 피착하는 상기 단계는 상기 탄소 또는 탄소 화합물의 분위기 내에서 상기 전극들 사이에 배열된 상기 전기 전도막에 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
14. 공통 배선에 접속된 각 쌍의 단자를 갖는 복수 열의 전자 방출 소자와, 입력신호에 따라 상기 전자 방출 소자들로부터 방출된 전자 빔을 변조하기 위한 변조 수단을 포함한 전자원 제조 방법에 있어서, 상기 전자 방출 소자들이 제1항 내지 제10항 중 어느 한 항에 따른 제조 방법에 의해 생성되는 것을 특징으로 하는 전자원 제조 방법.
15. 제14항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착하는 단계를 더 포함하는 것을 특징으로 하는 전자원 제조 방법.
16. 제15항에 있어서, 상기 전극들 사이에 배열된 상기 전기 전도막의 전기 저항을 감소시키는 상기 단계는 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착시키는 상기 단계후에 실행되는 것을 특징으로 하는 전자원 제조 방법.
17. 제15항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착하는 상기 단계는 상기 탄소 또는 탄소 화합물의 분위기 내에서 상기 전극들 사이에 배열된 상기 전기 전도막에 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 전자원 제조 방법.
18. 전기적으로 서로 절연되어 있는 m개의 X 방향 배선들과 n개의 Y 방향 배선들에 각각 접속되어 있으며, 입력 신호에 따라 전자 빔을 방출하는 다수의 전자 방출 소자들을 포함하는 전자원 제조 방법에 있어서, 상기 전자 방출 소자들이 제1항 내지 제10항중 어느 한 항에 따른 제조 방법에 의해 생성되는 것을 특징으로 하는 전자원 제조 방법.
19. 제18항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착시키는 단계를 더 포함하는 것을 특징으로 하는 전자원 제조 방법.
20. 제19항에 있어서, 상기 전극들 사이에 배열된 상기 전기 전도막의 전기 저항을 감소시키는 상기 단계는 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착하는 상기 단계 후에 실행되는 것을 특징으로 하는 전자원 제조 방법.
21. 제19항에 있어서, 상기 전기 전도막 상에 탄소 또는 탄소 화합물들을 피착하는 상기 단계는 상기 탄소 또는 탄소 화합물의 분위기 내에서 상기 전극들 사이에 배열된 상기 전기 전도막에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 전자원 제조 방법.
22. 공통 배선에 접속된 각 쌍의 단자를 각각 갖는 복수 열의 전자 방출소자와, 입력 신호에 따라 상기 전자 방출 소자들로부터 방출된 전자 빔을 변조하기 위한 변조 수단을 포함하는 전자원과, 상기 전자원으로 부터 방출되는 전자 빔의 조사에 의해서 화상을 형성하는 화상 형성 부재를 포함하는 화상 형성 장치를 제조하는 방법에 있어서, 상기 전자 방출 소자들이 제1항 내지 제10항중 어느 한 항에 따른 제조 방법에 의해 생성되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
23. 제22항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착하는 단계를 더 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
24. 제23항에 있어서, 상기 전극들 사이에 배열된 상기 전기 전도막의 전기 저항을 감소시키는 상기 단계는 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착하는 상기 단계 후에 실행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
25. 제23항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물들을 피착하는 상기 단계는 상기 탄소 또는 탄소 화합물의 분위기 내에서 상기 전극들 사이에 배열된 상기 전기 전도막에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
26. 전기적으로 서로 절연되어 있는 m개의 X 방향 배선들과 n개의 Y 방향 배선들에 각각 접속되어 있으며, 입력 신호에 따라 전자 빔을 방출하는 다수의 전자 방출 소자들을 포함하는 전자원과, 상기 전자원으로 부터 방출된 전자 빔의 조사에 의해 화상을 형성하는 화상 형성 부재를 포함하는 화상 형성 장치를 제조하는 방법에 있어서, 상기 전자 방출 소자들이 제1항 내지 제9항중 어느 한 항 또는 제11항에 따른 제조 방법에 의해 생성되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
27. 제26항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물을 피착시키는 단계를 더 포함하는 것을 화상 형성 장치의 제조 방법.
28. 제27항에 있어서, 상기 전극들 사이에 배열된 상기 전기 전도막의 전기 저항을 감소시키는 상기 단계는 상기 전기 전도막 상에 탄소 또는 탄소 화합물을 피착하는 상기 단계 후에 실행되는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
29. 제27항에 있어서, 상기 전기 전도막상에 탄소 또는 탄소 화합물들을 피착하는 상기 단계는 상기 탄소 또는 탄소 화합물의 분위기 내에서 상기 전극들 사이에 배열된 상기 전기 전도막에 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.