JP3437337B2

JP3437337B2 - 表面伝導型電子放出素子の製造方法

Info

Publication number: JP3437337B2
Application number: JP19960295A
Authority: JP
Inventors: 美樹田村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-08-04
Filing date: 1995-08-04
Publication date: 2003-08-18
Anticipated expiration: 2015-08-04
Also published as: JPH0950759A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子およ
びそれを用いた電子源ならびに画像形成装置に関するも
のであり、特に表面伝導型電子放出素子およびその素子
を用いた電子源ならびに画像形成装置の製造方法に関す
る。

【０００２】

【従来の技術】従来、画像形成装置のうち、平面型画像
表示装置を実現する技術としては、単純マトリクス液晶
表示装置（ＬＣＤ）、薄膜トランジスタ液晶表示装置
（ＴＦＴ／ＬＣＤ）、プラズマディスプレイ（ＰＤ
Ｐ）、低速電子線蛍光表示管（ＶＦＤ）、マルチ電子源
フラットＣＲＴ等がある。

【０００３】これらの画像形成装置技術の例として、電
子源を用い蛍光体を発光させる、電子放出素子を用いた
平面型画像表示装置について説明する。

【０００４】従来、簡単な構造で電子の放出が得られる
電子放出素子として、エリンソン（M. I. Elinson, Rad
io Eng. Electron Phys., 10(1965)）等によって発表さ
れた表面伝導型電子放出素子がある。これは基板上に形
成された小面積の薄膜に、膜面に平行に電流を流すこと
により、電子放出が生ずる現象を利用するものである。

【０００５】そのような表面伝導型電子放出素子として
は、前記エリンソン等によるＳｎＯ ₂薄膜を用いたも
の、Ａｕ薄膜によるもの（G. Dittmer, Thin Solid Fil
ms, 9,317(1972)）、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜によるもの
（M. Hartwell and C. G. Fonstad, IEEE Trans. ED Co
nf., 519(1975)）、カーボン薄膜によるもの（荒木ら，
真空，第２６巻，第１号，２２頁（１９８３））などが
報告されている。

【０００６】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のハートウェル（Hartwell）の素
子の構成を図１５に示す。同図において、１５１は絶縁
性基板である。１５２は導電性薄膜で、Ｈ型形状のパタ
ーンにスパッタで形成された金属酸化物薄膜等からな
り、後述のフォーミングと呼ばれる通電処理を行って電
子放出部１５３が形成される。なお、図中Ｌは０．５〜
１ｍｍ、Ｗは０．１ｍｍで設定されている。

【０００７】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行なう前に導電性薄膜１５２を予
めフォーミングと呼ばれる通電処理によって電子放出部
１５３を形成するのが一般的であった。すなわち、フォ
ーミングとは前記の導電性薄膜１５２の両端に電圧を印
加通電し、導電性薄膜１５２を局所的に破壊、変形もし
くは変質せしめ、電気的に高抵抗な状態にした電子放出
部１５３を形成することである。なお、電子放出部１５
３は導電性薄膜１５２の一部に亀裂が発生した箇所であ
り、その亀裂付近から電子放出が行なわれる。前記フォ
ーミング処理を行なった表面伝導型電子放出素子は、上
述の導電性薄膜１５２に電圧を印加し、素子に電流を流
すことによって、上述の電子放出部１５３より電子を放
出せしめるものである。

【０００８】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数の素子を配列形成できる利点がある。そこで、その特
徴を生かせるような色々な応用が研究されている。例え
ば、荷電ビーム源、表示装置等の画像形成装置が挙げら
れる。

【０００９】

【発明が解決しようとする課題】従来、上述のような表
面伝導型電子放出素子は、絶縁性基板上に対向して形成
された電極間に金属類を蒸着、スパッタリング法により
成膜する方法、または金属を主元素とする有機化合物の
溶液（以下、有機金属溶液）をスピンコートにより塗布
した後、加熱焼成処理する方法等により成膜し、リフト
オフ、エッチング等によりパターニングして導電性薄膜
を形成することにより作製されていた。

【００１０】しかしながら、上述の蒸着法、スパッタリ
ング法等の真空プロセスでは、スループットの悪さから
生産性の向上が困難であるという問題があった。また、
上述の有機金属溶液をスピンコートにより塗布する方法
は、短時間で成膜が可能なものの、電極や配線等による
基板の凹凸のために有機金属薄膜の膜厚が不均一にな
り、電子放出素子の特性にバラツキが生じるという問題
があった。

【００１１】本発明は、上記課題を解決すべくなされた
ものであり、本発明の目的は電子放出特性に優れ、かつ
生産性に優れた電子放出素子、およびその電子放出素子
を用いた用いた電子源、画像形成装置ならびにその作製
方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、基板上に形成
された一対の素子電極と、該一対の素子電極を連絡する
導電性薄膜に電子放出部が設けられた表面伝導型電子放
出素子の製造方法において、該素子電極を構成する材料
を該基板上に成膜する工程と、該膜の一部を薄膜化し、
薄膜化されない部分を前記一対の素子電極とする工程
と、該薄膜を高抵抗化し、前記導電性薄膜とする工程
と、該高抵抗化された薄膜の一部に、当該薄膜に電圧を
印加することで電子放出部を形成する工程とを有するこ
とを特徴とする表面伝導型電子放出素子の製造方法を提
供する。

【００１３】なお、前記膜の一部を薄膜化する工程を、
該膜の抵抗値をモニターしながら行うことが好ましく、
該膜の抵抗値が２０〜６０Ωとなったところで終了する
ことが好ましく、該薄膜の膜厚を数Å〜数千Åとするこ
とが好ましい。

【００１４】さらに、上記の薄膜化工程をエッチングに
よって行うことが好ましい。

【００１５】さらに、上記の高抵抗化工程を、前記薄膜
を酸化あるいは窒化することによって行うことが好まし
く、その場合、酸化あるいは窒化により高抵抗化する工
程により該薄膜の抵抗値を１０³〜１０⁷Ω／□とするこ
とが好ましい。

【００１６】

【００１７】本発明はさらに、上記の製造方法により形
成された表面伝導型電子放出素子を複数配列することを
特徴とする電子源の製造方法ならびにその方法によって
製造される電子源を提供する。

【００１８】なお、各表面伝導型電子放出素子を駆動す
るための配線がマトリクス状に配置されていてもよく、
梯子状に配置されていてもよい。

【００１９】本発明はさらに、上記の方法で製造された
電子源と、該電子源から放出される電子線の照射により
画像を形成する画像形成部材とを組み合せることを特徴
とする画像形成装置の製造方法ならびにその方法によっ
て製造される画像形成装置を提供する。

【００２０】このような本発明によれば、素子電極の一
部を薄膜化した後、酸化または窒化したものを電子放出
材である導電性薄膜として用いるために、導電性薄膜の
成膜工程およびパターニング工程が不要となり、従来の
電子放出素子の作製方法に比べて工程数を減らすことが
できる。そのため、製造時間の短縮および材料コスト、
装置コストを含めた製造コストの低減をはかることがで
きる。

【００２１】また本発明によれば、膜厚ムラの少ない導
電性薄膜を形成することが可能であり、電子放出特性な
らびに均一性の良好な電子放出素子、電子源および画像
形成装置を提供することが可能である。

【００２２】

【発明の実施の形態】以下に図面を用いて本発明を詳細
に説明する。

【００２３】図１は本発明に関わる電子放出素子（表面
伝導型電子放出素子）の基本構成を示す図である。図に
おいて１は絶縁性基板、２および３は素子電極、４は導
電性薄膜、５は電子放出部である。

【００２４】絶縁性基板１としては、石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、青
板ガラスにスパッタ法等により形成したＳｉＯ₂を積層
したガラス基板等およびアルミナ等のセラミックス等が
あげられる。

【００２５】対向する素子電極２および３の材料として
は導電性を有するものであればどのようなものであって
も構わないが、例えば、Ｎｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、
Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ、Ａｇ、Ｒｕ、Ｔａ、Ｐ
ｂ、Ｚｒ、Ｈｆ、Ｓｂ、Ｌａ等の金属、あるいはこれら
の金属の合金等が挙げられる。

【００２６】本電子放出素子において素子電極２・３の
電極間ギャップ距離Ｌは、数百Å〜数百μｍであり、素
子電極間に印加する電圧と電子放出し得る電界強度等に
より設定されるが、好ましくは、数μｍ〜数十μｍであ
る。素子電極長さＷは、数μｍ〜数百μｍであり、素子
電極２および３の膜厚ｄは、数百Å〜数十μｍである。

【００２７】導電性薄膜４は、素子電極２および３を構
成する材料の酸化物または窒化物より構成され、Ｐｄ
Ｏ、ＮｉＯ、ＰｂＯ、ＴｉＯ₂、ＭｏＯ₂、ＰｔＯ₂、Ｒ
ｕＯ₂、ＷＯ₂、ＺｒＯ₂、Ｓｂ₂Ｏ₃等の酸化物、Ｔｉ
Ｎ、ＺｒＮ、ＨｆＮ等の窒化物等が挙げられる。

【００２８】導電性薄膜４は良好な電子放出特性を得る
ために微粒子で構成された微粒子膜が特に好ましい。な
お、ここで述べる微粒子膜とは複数の微粒子が集合した
膜であり、その微細構造として微粒子が個々に分散配置
した状態のみならず、微粒子が互いに隣接あるいは重な
り合った状態（島状も含む）の膜をさしており、微粒子
の粒径は数Å〜数千Åであり、好ましくは１０Å〜２０
０Åである。また、導電性薄膜４の厚みは数Å〜数千
Å、好ましくは数十Å〜数百Åであり、電子放出部５と
素子電極２・３間の抵抗値および電子放出部５の導電性
微粒子の粒径、通電処理条件等に応じて適宜設定され
る。その抵抗値は、シート抵抗値で１０³〜１０⁷Ω／□
である。

【００２９】電子放出部５はフォーミング処理により導
電性薄膜４の一部に形成された高抵抗の亀裂である。亀
裂内には数Å〜数百Åの導電性微粒子を有することもあ
る。この導電性微粒子は導電性薄膜４を構成する物質の
少なくとも一部の元素を含んでいる。また、電子放出部
５およびその近傍の導電性薄膜４は炭素あるいは炭素化
合物を有することもある。

【００３０】次に、図２を用いて本素子の作製方法を説
明する。

【００３１】１）絶縁性基板１上に素子電極材料からな
る層６を形成する（図２（ａ））。層６は、素子電極材
料を真空蒸着法、スパッタリング法、化学的気相堆積法
等により成膜し、リフトオフ法、エッチング法により所
定の形状にパターニングすることにより形成される。ま
た、パターンを有するマスクを介して素子電極材料を上
記成膜法により成膜してもよい。（図２（ａ））。

【００３２】２）層６上にフォトリソグラフィ技術を用
いて、電極ギャップ部に開口部を有するマスク層７を形
成する。（図２（ｂ））３）マスク層７を介して層６をエッチングして薄膜化す
る。エッチングにはドライエッチングもしくはウエット
エッチングが用いられるが、制御性の点でドライエッチ
ングがより好ましい。エッチングの終了点はエッチング
速度から換算した時間で設定してもよいし、素子の抵抗
値をモニターしながらエッチングを行い、適当な抵抗値
に達したところを終了点としてもよい。薄膜化した層６
の厚みは、数Å〜数千Å、好ましくは数十Å〜数百Åで
あり、後述する酸化あるいは窒化処理後の厚みが所望の
導電性薄膜４の厚みとなるように適宜選択する（図２
（ｃ））。

【００３３】４）薄膜化した層６をシート抵抗値で好ま
しくは１０³〜１０⁷Ω／□となるように酸化または窒化
して、導電性薄膜４を形成する（図２（ｄ））。

【００３４】このうち酸化処理は例えば、大気中もしく
は酸素雰囲気中で室温〜９００℃程度に加熱することに
より行うことができる。加熱温度は使用する材料（素子
電極材料の他、基板材料、配線材料等を含む）および雰
囲気に応じて適宜選択されるが、室温〜４５０℃程度が
望ましい。窒化処理は例えば、窒素もしくはアンモニア
雰囲気中で３００℃〜１２００℃程度に加熱することに
より行うことができる。なお、導電性薄膜４は完全に酸
化もしくは窒化された金属化合物でなくてもよく、金属
および金属化合物の混合物から構成されていてもよい。

【００３５】５）マスク層７を除去する（図２
（ｅ））。なお、工程４）と工程５）の順序は逆であっ
てもかまわない。

【００３６】以上により絶縁性基板１上に、ギャップを
介して対向した素子電極２，３および導電性薄膜４が形
成される。

【００３７】６）つづいて、フォーミングとよばれる通
電処理を、素子電極２・３間に不図示の電源により電圧
をパルス状あるいは、高速の昇電圧により印加すること
により行なうと、導電性薄膜４の一部に構造の変化した
電子放出部５が形成され、本発明の電子放出素子が形成
される（図２（ｆ））。

【００３８】図３に通電フォーミングの電圧波形の例を
示す。電圧波形は特にパルス波形が好ましく、パルス波
高値が一定の電圧パルスを連続的に印加する場合（図３
（ａ））とパルス波高値を増加させながら、電圧パルス
を印加する場合（図３（ｂ））とがある。まずパルス波
高値が一定とした場合（図３（ａ））について説明す
る。

【００３９】図３（ａ）におけるＴ1およびＴ2は電圧波
形のパルス幅とパルス間隔であり、Ｔ1を１マイクロ秒
〜１０ミリ秒、Ｔ2を１０マイクロ秒〜１００ミリ秒と
し、三角波の波高値（通電フォーミング時のピーク電
圧）は表面伝導型電子放出素子の形態に応じて適宜選択
し、適当な真空度、例えば、１０^-5Ｔｏｒｒ程度の真空
雰囲気下で、数秒から数十分印加する。なお、素子の電
極間に印加する波形は三角波に限定することはなく、矩
形波など所望の波形を用いても良い。

【００４０】図３（ｂ）におけるＴ1およびＴ2は図３
（ａ）と同様であり、三角波の波高値（通電フォーミン
グ時のピーク電圧）は、例えば０．１Ｖステップ程度ず
つ増加させ適当な真空雰囲気下で印加する。

【００４１】なお、この場合の通電フォーミング処理は
パルス間隔Ｔ2中に、導電性薄膜２を局所的に破壊、変
形しない程度の電圧、例えば０．１Ｖ程度の電圧で、素
子電流を測定し、抵抗値を求め、例えば１ＭΩ以上の抵
抗を示した時に通電フォーミング終了とする。

【００４２】次に通電フォーミングが終了した素子に活
性化工程と呼ぶ処理を施すことが望ましい。活性化工程
とは、例えば、１０^-4〜１０^-5Ｔｏｒｒ程度の真空度
で、通電フォーミング同様、パルス波高値が一定の電圧
パルスを繰り返し印加する処理のことであり、真空中に
存在する有機物質に起因する炭素および炭素化合物を導
電薄膜上に堆積させ素子電流Ｉf、放出電流Ｉeを著しく
変化させる処理である。活性化工程は素子電流Ｉfと放
出電流Ｉeを測定しながら、例えば、放出電流Ｉeが飽和
した時点で終了する。また印加する電圧パルスは動作駆
動電圧で行うことが好ましい。

【００４３】なお、ここで炭素あるいは炭素化合物とは
グラファイト（単結晶および多結晶の両方を指す）、非
晶質カーボン（非晶質カーボンおよび多結晶グラファイ
トとの混合物を指す）であり、その膜厚は５００Å以下
が好ましく、より好ましくは３００Å以下である。

【００４４】こうして作成した電子放出素子をフォーミ
ングエ程、活性化工程における真空度よりも高い真空度
の雰囲気下に置いて動作駆動させるのが良い。また更に
高い真空度の雰囲気下で、８０℃〜１５０℃の加熱後動
作駆動させることが望ましい。

【００４５】なお、フォーミングエ程、活性化処理した
真空度より高い真空度とは、例えば約１０^-6Ｔｏｒｒ以
上の真空度であり、より好ましくは超高真空系であり、
新たに炭素および炭素化合物が導電性薄膜４上にほとん
ど堆積しない真空度である。こうすることによって素子
電流Ｉf、放出電流Ｉeを安定化させることが可能にな
る。

【００４６】次に、本発明の表面伝導型電子放出素子の
基本特性を以下に説明する。

【００４７】図４は、表面伝導型電子放出素子の電子放
出特性を測定するための測定評価系の一例を示す概略構
成図で、まずこの測定評価系を説明する。

【００４８】図４において、図１と同じ符号は同じ部材
を示す。また、５１は素子に素子電圧Ｖfを印加するた
めの電源、５０は素子電極２・３間の導電性薄膜４を流
れる素子電流Ｉfを測定するための電流計、５４は電子
放出部５より放出される放出電流Ｉeを捕捉するための
アノード電極、５３はアノード電極５４に電圧を印加す
るための高圧電源、５５は電子放出部５より放出される
放出電流Ｉeを測定するための電流計、５６は真空装
置、５７は排気ポンプである。

【００４９】表面伝導型電子放出素子およびアノード電
極５４等は真空装置５６内に設置され、この真空装置５
６には不図示の真空計等の必要な機器が具備されてお
り、所望の真空下で表面伝導型痛子放出素子の測定評価
ができるようになっている。

【００５０】排気ポンプ５７は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とから構成されている。
また、真空装置５６全体および表面伝導型電子放出素子
の基板１は、不図示のヒーターにより２００℃程度まで
加熱できるようになっている。なお、この測定評価系
は、本発明の比較例として後述する通電フォーミングを
含め、活性化工程以降の電気的処理に応用することがで
きるものである。

【００５１】以下に述べる表面伝導型電子放出素子の基
本特性は、上記測定評価系のアノード電極５４の電圧を
１ｋＶ〜１０ｋＶとし、アノード電極５４と表面伝導型
電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして通常測定
を行う。

【００５２】まず、放出電流Ｉeおよび素子電流Ｉfと、
素子電圧Ｖfの関係の典型的な例を図５に示す。尚、図
５において、放出電流Ｉeは素子電流Ｉfに比べて著しく
小さいので、任意単位で示されている。

【００５３】図５から明らかなように、表面伝導型電子
放出素子は、放出電流Ｉeに対する次の３つの特徴的特
性を有する。

【００５４】まず第１に、表面伝導型電子放出素子はあ
る電圧（閾値電圧と呼ぶ：図５中のＶth）以上の素子電
圧Ｖfを印加すると急激に放出電流Ｉeが増加し、一方、
閾値電圧Ｖth以下では放出電流Ｉeが殆ど検出されな
い。即ち、放出電流Ｉeに対する明確な閾値電圧Ｖthを
持った非線形素子である。

【００５５】第２に、放出電流Ｉeが素子電圧Ｖfに対し
て単調増加する特性（ＭＩ特性と呼ぶ）を有するため、
放出電流Ｉeは素子電圧Ｖfで制御できる。

【００５６】第３に、アノード電極５４（図４参照）に
捕捉される放出電荷は、素子電圧Ｖfを印加する時間に
依存する。即ち、アノード電極５４に捕捉される電荷量
は、素子電圧Ｖfを印加する時間により制御できる。

【００５７】図５に実線で示した特性は、放出電流Ｉe
が素子電圧Ｖfに対してＭＩ特性を有すると同時に、素
子電流Ｉfも素子電圧Ｖfに対してＭＩ特性を有している
が、素子電流Ｉfも素子電圧Ｖfに対して電圧制御型負性
抵抗特性（ＶＣＮＲ特性と呼ぶ）を示す場合もある（不
図示）。いずれの特性を示すかは、素子の製法および測
定時の測定条件等に依存する。但し、素子電流Ｉfが素
子電圧Ｖfに対してＶＣＮＲ特性を有する素子でも、放
出電流Ｉeは素子電圧Ｖfに対してＭＩ特性を有する。

【００５８】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。

【００５９】次に、基板上に複数の表面伝導型電子放出
素子、および各素子を駆動するための配線、駆動用回路
を設けた電子源について述べる。

【００６０】表面伝導型電子放出素子の配列の方式には
表面伝導型電子放出素子を並列に配置し、個々の素子の
両端を配線で接続するはしご型配置（以下、はしご型配
置電子源基板と呼ぶ）や、表面伝導型電子放出素子の一
対の素子電極にそれぞれＸ方向配線、Ｙ方向配線を接続
した単純マトリクス配置（以下、マトリクス型配置電子
源基板と呼ぶ）があげられる。なお、はしご型配置電子
源基板を有する画像形成装置には電子放出素子からの電
子の飛翔を制御する電極である制御電極（グリッド電
極）を必要とする。

【００６１】以下、この原理に基づき構成した電子源の
構成について、図６を用いて説明する。７１は電子源基
板、７２はＸ方向配線、７３はＹ方向配線、７４は表面
伝導型電子放出素子、７５は結線である。

【００６２】図６において電子源基板７１に用いる基板
は前述したガラス基板等であり、用途に応じて形状が適
宜設定される。

【００６３】ｍ本のＸ方向配線７２は、Ｄox１、Ｄox
２、・・・Ｄoxｍからなり、Ｙ方向配線７３はＤoyｌ、
Ｄoy２・・・Ｄoyｎのｎ本の配線よりなる。

【００６４】これらｍ本のＸ方向配線７２とｎ本のＹ方
向配線７３間は不図示の層間絶縁層により電気的に分離
されてマトリクス配線を構成する（ｍ、ｎは共に正の整
数）。

【００６５】不図示の層間絶縁層はＸ方向配線７２を形
成した基板７１の全面あるいは一部の所望の領域に形成
される。Ｘ方向配線７２とＹ方向配線７３はそれぞれ外
部端子として引き出される。さらに表面伝導型放出素子
７４の素子電極（不図示）がｍ本のＸ方向配線７２およ
びｎ本のＹ方向配線７３と、結線７５によって電気的に
接続されている。

【００６６】表面伝導型電子放出素子は基板あるいは不
図示の層間絶縁層上のどちらに形成してもよい。

【００６７】また詳しくは後述するが前記Ｘ方向配線７
２にはＸ方向に配列する表面伝導型放出素子７４の行を
入力信号に応じて走査するための走査信号を印加するた
めの不図示の走査信号発生手段と電気的に接続されてい
る。

【００６８】一方、Ｙ方向配線７３にはＹ方向に配列す
る表面伝導型放出素子７４の列の各列を入力信号に応じ
て、変調するための変調信号を印加するための不図示の
変調信号発生手段と電気的に接続されている。さらに表
面伝導型電子放出素子７４の各素子に印加される駆動電
圧は当該素子に印加される走査信号と変調信号の差電圧
として供給されるものである。

【００６９】上記構成において、単純なマトリクス配線
だけで個別の素子を選択して独立に駆動可能になる。

【００７０】次に、以上のようにして作成した単純マト
リクス配置の電子源を用いた画像形成装置について、図
７、図８および図９を用いて説明する。図７は画像形成
装置の基本構成図であり、図８は蛍光膜、図９はＮＴＳ
Ｃ方式のテレビ信号に応じて表示をするための駆動回路
のブロック図を示し、その駆動回路を含む画像形成装置
を表す。

【００７１】図７において７１は電子放出素子を基板上
に作製した電子源基板、８１は電子源基板７１を固定し
たリアプレート、８６はガラス基板８３の内面に蛍光膜
８４とメタルバック８５等が形成されたフェースプレー
ト、８２は支持枠であり、リアプレート８１、支持枠８
２およびフェースプレート８６を、フリットガラス等を
塗布し大気中あるいは窒素中で４００〜５００℃で１０
分以上焼成することで封着して外囲器８８を構成する。
１０１は表示パネルである。

【００７２】図７において７４は電子放出素子である。
７２および７３は表面伝導型電子放出素子の一対の素子
電極と接続されたＸ方向配線及びＹ方向配線である。

【００７３】この場合、外囲器８８は、上述の如くフェ
ースプレート８６、支持枠８２、リアプレート８１で構
成した例を示しているが、リアプレート８１は主に電子
源基板７１の強度を補強する目的で設けられるため、電
子源基板８１自体で十分な強度を持つ場合は別体のリア
プレート８１は不要であり、電子源基板７１に直接支持
枠８２を封着し、フェースプレート８６、支持枠８２、
電子源基板７１にて外囲器８８を構成しても良い。また
さらにはフェースプレート８６、リアプレート８１間
に、スペーサーとよばれる耐大気圧支持部材を設置する
ことで大気圧に対して十分な強度を持つ外囲器８８にす
ることもできる。

【００７４】図８中９２は蛍光体である。蛍光体９２は
モノクロームの場合は蛍光体のみからなるが、カラーの
蛍光膜の場合は蛍光体の配列によりブラックストライプ
あるいはプラックマトリクスなどと呼ばれる黒色導電材
９１と蛍光体９２とで構成される。ブラックストライプ
あるいはブラックマトリクスが設けられる目的はカラー
表示の場合、必要となる三原色蛍光体の各蛍光体９２間
の塗り分け部を黒くすることで混色等を目立たなくする
ことと、蛍光膜８４における外光反射によるコントラス
トの低下を抑制することである。ブラックストライプの
材料としては、通常良く用いられている黒鉛を主成分と
する材料だけでなく、導電性があり、光の透過及び反射
が少ない材料であればこれに限るものではない。ガラス
基板９３に蛍光体を塗布する方法はモノクローム、カラ
ーによらず沈澱法や印刷法が用いられる。

【００７５】また蛍光膜８４（図７）の内面側には通常
メタルバック８５（図７）が設けられる。メタルバック
の目的は蛍光体の発光のうち内面側ヘの光をフェースプ
レート８６側ヘ鏡面反射することにより輝度を向上させ
ること、電子ビーム加速電圧を印加するための電極とし
て作用すること、外囲器内で発生した負イオンの衝突に
よるダメージからの蛍光体の保護等である。メタルバッ
クは蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常フィルミングと呼ばれる）を行い、その後Ａｌを
真空蒸着等で堆積することで作製できる。

【００７６】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため蛍光膜８４の外面側に透明電極
（不図示）を設けてもよい。

【００７７】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはならず十分
な位置合わせを行なう必要がある。

【００７８】外囲器８８は不図示の排気管を通じ、１０
^-7Ｔｏｒｒの程度の真空度にされ、封止がおこなわれ
る。また外囲器８８の封止後の真空度を維持するために
ゲッター処理を行なう場合もある。これは外囲器８８の
封止を行う直前あるいは封止後に抵抗加熱あるいは高周
波加熱等の加熱法により、外囲器８８内の所定の位置
（不図示）に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１０^-5〜１０^-7
Ｔｏｒｒの真空度を維持するものである。なお、表面伝
導型電子放出素子のフォーミング以降の工程は適宜設定
される。

【００７９】次に、単純マトリクス配置型基板を有する
電子源を用いて構成した画像形成装置で、ＮＴＳＣ方式
のテレビ信号に基づきテレビジョン表示を行うための駆
動回路を有するものの概略構成を図９のブロック図を用
いて説明する。１０１は前記表示パネルであり、また１
０２は走査回路、１０３は制御回路、１０４はシフトレ
ジスタ、１０５はラインメモリ、１０６は同期信号分離
回路、１０７は変調信号発生器、ＶxおよびＶaは直流電
圧源である。

【００８０】以下、各部の機能を説明するが、まず表示
パネル１０１は端子Ｄox１〜Ｄoxｍおよび端子Ｄoy１〜
Ｄoyｎおよび高圧端子Ｈvを介して外部の電気回路と接
続している。このうち端子Ｄox１〜Ｄoxｍには前記表示
パネル内に設けられている電子源、すなわちｍ行ｎ列の
行列状にマトリクス配線された表面伝導型電子放出素子
群を一行（Ｎ素子）ずつ順次駆動してゆくための走査信
号が印加される。

【００８１】一方、端子Ｄoy１〜Ｄoyｎには前記走査信
号により選択された一行の表面伝導型電子放出素子の各
素子の出力電子ビームを制御するための変調信号が印加
される。また高圧端子Ｈvには直流電圧源Ｖaより、例え
ば１０ｋＶの直流電圧が供給されるが、これは表面伝導
型電子放出素子より出力される電子ビームに蛍光体を励
起するのに十分なエネルギーを付与するための加速電圧
である。

【００８２】次に走査回路１０２について説明する。同
回路は内部にｍ個のスイッチング素子を備えるもので
（図中、Ｓ1ないしＳmで模式的に示している）、各スイ
ッチング素子は直流電圧源Ｖxの出力電圧もしくは０Ｖ
（グランドレベル）のいずれか一方を選択し、表示パネ
ル１０１の端子Ｄox１〜Ｄoxｍと電気的に接続するもの
である。Ｓ1ないしＳmの各スイッチング素子は制御回路
１０３が出力する制御信号Ｔscanに基づいて動作するも
のであるが、実際には例えばＦＥＴのようなスイッチン
グ素子を組み合わせることにより構成することが可能で
ある。

【００８３】なお、前記直流電圧源Ｖxは上記表面伝導
型電子放出素子の特性（電子放出閾値電圧）に基づき走
査されていない素子に印加される駆動電圧が電子放出閾
値電圧以下となるような一定電圧を出力するよう設定さ
れている。

【００８４】また制御回路１０３は外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる働きをもつものである。次に説明する
同期信号分離回路１０６より送られる同期信号Ｔsyncに
基づいて各部に対してＴscan、ＴsftおよびＴmryの各制
御信号を発生する。

【００８５】同期信号分離回路１０６は外部から入力さ
れるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度
信号成分とを分離するための回路で周波数分離（フィル
ター）回路を用いれば構成できるものである。同期信号
分離回路１０６により分離された同期信号は良く知られ
るように垂直同期信号と水平同期信号より成るが、ここ
では説明の便宜上Ｔsync信号として図示した。一方、前
記テレビ信号から分離された画像の輝度信号成分を便宜
上ＤＡＴＡ信号と表すが同信号はシフトレジスタ１０４
に入力される。

【００８６】シフトレジスタ１０４は時系列的にシリア
ルに入力される前記ＤＡＴＡ信号を画像の１ライン毎に
シリアル／パラレル変換するためのもので、前記制御回
路１０３より送られる制御信号Ｔsftに基づいて動作す
る（すなわち制御信号Ｔsftは、シフトレジスタ１０４
のシフトクロックであると言い換えても良い。）。シリ
アル／パラレル変換された画像１ライン分（電子放出素
子ｎ素子分の駆動データに相当する）のデータはＩd１
〜Ｉdｎのｎ個の並列信号として前記シフトレジスタ１
０４より出力される。

【００８７】ラインメモリ１０５は画像１ライン分のデ
ータを必要時間の間だけ記憶するための記憶装置であ
り、制御回路１０３より送られる制御信号Ｔmryにした
がって適宜Ｉd１〜Ｉdｎの内容を記憶する。記億された
内容はＩd１〜Ｉdｎとして出力され変調信号発生器１０
７に入力される。

【００８８】変調信号発生器１０７は前記画像データＩ
d１〜Ｉdｎの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調するための信号源で、その出力信号
は端子Ｄoy１〜Ｄoyｎを通じて表示パネル１０１内の表
面伝導型電子放出素子に印加される。

【００８９】本発明に関わる電子放出素子は放出電流Ｉ
eに対して以下の基本特性を有している。すなわち電子
放出には明確な閾値電圧Ｖthがあり、Ｖth以上の電圧を
印加された時のみ電子放出が生じる。また、電子放出閾
値以上の電圧に対しては素子ヘの印加電圧の変化に応じ
て放出電流も変化していく。なお、電子放出素子の材料
や構成、製造方法を変える事により電子放出閾値電圧Ｖ
thの値や印加電圧に対する放出電流の変化の度合いが変
わる場合もあるが、いずれにしても以下のようなことが
言える。すなわち、本素子にパルス状の電圧を印加する
場合、例えば電子放出閾値以下の電圧を印加しても電子
放出は生じないが、電子放出閾値以上の電圧を印加する
場合には電子ビームが出力される。その際、第１にはパ
ルスの波高値Ｖmを変化させる事により出力電子ビーム
の強度を制御することが可能である。第２には、パルス
の幅Ｐwを変化させることにより出力される電子ビーム
の電荷の総量を制御することが可能である。したがっ
て、入力信号に応じて電子放出素子を変調する方式とし
ては、電圧変調方式、パルス幅変調方式等があげられ、
電圧変調方式を実施するには変調信号発生器１０７とし
ては一定の長さの電圧パルスを発生するが、入力される
データに応じて適宜パルスの波高値を変調するような電
圧変調方式の回路を用いる。

【００９０】またパルス幅変調方式を実施するには変調
信号発生器１０７としては、一定の波高値の電圧パルス
を発生するが入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ものである。

【００９１】以上に説明した一連の動作により本発明の
画像表示装置は表示パネル１０１を用いてテレビジョン
の表示を行なえる。なお、上記説明中特に記載しなかっ
たがシフトレジスタ１０４やラインメモリ１０５はデジ
タル信号式のものでもアナログ信号式のものでも差し支
えなく、要は画像信号のシリアル／パラレル変換や記億
が所定の速度で行なわれればよい。

【００９２】デジタル信号式を用いる場合には同期信号
分離回路１０６の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これは１０６の出力部にＡ／Ｄ変換器
を備えれば可能である。

【００９３】また、これと関連してラインメモリ１０５
の出力信号がデジタル信号かアナログ信号かにより、変
調信号発生器１０７に用いられる回路が若干異なったも
のとなる。

【００９４】まずデジタル信号の場合について述べる。
電圧変調方式においては変調信号発生器１０７には、例
えばよく知られるＤ／Ａ変換回路を用い、必要に応じて
増幅回路などを付け加えればよい。

【００９５】またパルス幅変調方式の場合、変調信号発
生器１０７は、例えば高速の発振器および発振器の出力
する波数を計数する計数器（カウンタ）および計数器の
出力値と前記メモリの出力値を比較する比較器（コンパ
レータ）を組み合せた回路を用いることにより構成でき
る。必要に応じて比較器の出力するパルス幅変調された
変調信号を表面伝導型電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。

【００９６】次にアナログ信号の場合について述ベる。
電圧変調方式においては変調信号発生器１０７には、例
えばよく知られるオペアンプなどを用いた増幅回路を用
いればよく、必要に応じてレベルシフト回路などを付け
加えてもよい。またパルス幅変調方式の場合には例えば
よく知られた電圧制御型発振回路（ＶＣＯ）を用ればよ
く、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付け加えてもよい。

【００９７】以上のように完成した画像表示装置におい
て、こうして各電子放出素子に容器外端子Ｄox１〜Ｄox
ｍ、Ｄoy１〜Ｄoyｎを通じ、電圧を印加することによ
り、電子放出させ、高圧端子Ｈvを通じ、メタルバック
８５あるいは透明電極（不図示）に高圧を印加し、電子
ビームを加速し、蛍光膜８４に衝突させ、励起・発光さ
せることで画像を表示することができる。

【００９８】以上述ベた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
適宜選択する。また、入力信号例として、ＮＴＳＣ方式
をあげたが、これに限るものでなく、ＰＡＬ、ＳＥＣＡ
Ｍ方式などの諸方式でもよく、また、これよりも、多数
の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をは
じめとする高品位ＴＶ）方式でもよい。

【００９９】次に、前述のはしご型配置電子源基板およ
びそれを用いた画像表示装置について図１０および図１
１により説明する。

【０１００】図１０において、１１０は電子源基板、１
１１は電子放出素子、１１２のＤx１〜Ｄx１０は前記電
子放出素子に接続する共通配線である。電子放出素子１
１１は、基板１１０上に、Ｘ方向に並列に複数個配置さ
れる（これを素子行と呼ぶ）。この素子行を複数個基板
上に配置し、はしご型電子源基板となる。各素子行の共
通配線間に適宜駆動電圧を印加することで、各素子行を
独立に駆動することが可能になる。すなわち、電子ビー
ムを放出させる素子行には、電子放出閾値以上の電圧を
電子ビームを放出させない素子行には電子放出閾値以下
の電圧を印加すればよい。また、各素子行間の共通配線
Ｄx２〜Ｄx９を、例えばＤx２、Ｄx３を同一配線とする
ようにしても良い。

【０１０１】図１１は、はしご型配置の電子源を備えた
画像形成装置の構造を示す図である。１２０はグリッド
電極、１２１は電子が通過するため空孔、１２２はＤox
１、Ｄox２・・・Ｄoxｍよりなる容器外端子、１２３は
グリッド電極１２０と接続されたＧ１、Ｇ２・・・Ｇｎ
からなる容器外端子、１２４は前述のように各素子行間
の共通配線を同一配線とした電子源基板である。なお、
図７、図１０と同一の符号は同一の部材を示す。前述の
単純マトリクス配置の画像形成装置（図７）との違い
は、電子源基板１２４とフェースプレート８６の間にグ
リッド電極１２０を備えていることである。

【０１０２】基板１２４とフェースプレート８６の中間
には、グリッド電極１２０が設けられている。グリッド
電極１２０は、表面伝導型放出素子から放出された電子
ビームを変調することができるもので、はしご型配置の
素子行と直交して設けられたストライプ状の電極に電子
ビームを通過させるため、各素子に対応して１個ずつ円
形の開口１２１が設けられている。グリッドの形状や設
置位置は必ずしも図１２のようなものでなくともよく、
開口としてメッシュ状に多数の通過口を設けることもあ
り、また例えば表面伝導型放出素子の周囲や近傍に設け
てもよい。容器外端子１２２およびグリッド容器外端子
１２３は、不図示の制御回路と電気的に接続されてい
る。

【０１０３】本画像形成装置では素子行を１列ずつ順次
駆動（走査）していくのと同期してグリッド電極列に画
像１ライン分の変調信号を同時に印加することにより、
各電子ビ―ムの蛍光体ヘの照射を制御し、画像を１ライ
ンずつ表示することができる。

【０１０４】また本発明によればテレビジョン放送の表
示装置のみならずテレビ会議システム、コンピューター
等の表示装置に適した画像形成装置を提供することがで
きる。さらには感光性ドラム等で構成された光プリンタ
ーとしての画像形成装置としても用いることもできる。

【０１０５】

【実施例】以下に実施例を挙げ、本発明を詳細に説明す
る。

【０１０６】（実施例１）図２に示した手順で、本発明
の電子放出素子を作製した。以下にその方法について説
明する。

【０１０７】１）洗浄した青板ガラス基板１上に、リフ
トオフ法およびスパッタリング法により厚み５００Åの
Ｐｄ膜（層６）を形成した（図２（ａ））。

【０１０８】２）厚み１．２μｍのフォトレジスト（Ａ
Ｚ１３７０ＳＦ；ヘキスト社製）を塗布し、露光，現像
して、電極ギャップ部に開口部を有するマスク層７を形
成した。この時、電極ギャップ幅は１０μｍとした（図
２（ｂ））。

【０１０９】３）Ｐｄ膜をＡｒガスを用いたドライエッ
チングによりエッチングし、電極ギャップ間のＰｄ膜の
厚みが７０Åとなるようにした（図２（ｃ））。

【０１１０】４）大気中で、３００℃で２時間加熱する
ことにより、電極ギャップ間のＰｄ薄膜を酸化して５×
１０⁴Ω／□の抵抗値を有するＰｄＯ薄膜を形成した
（図２（ｄ））。

【０１１１】５）フォトレジストをＵＶオゾンアッシン
グにより除去した（図２（ｅ））。

【０１１２】６）真空中で、素子電極２・３間に不図示
の電源により０〜２０Ｖの電圧を印加してフォーミング
処理を行い電子放出部を形成し、電子放出素子を作製し
た（図２（ｆ））。続いて真空中にて活性化処理を行っ
た。

【０１１３】以上のようにして作製した電子放出素子を
用いて図４に示した測定系で電子放出特性を測定した。
測定条件は、アノード電極と電子放出素子間の距離を４
ｍｍ、アノード電極の電位を１ｋＶとした。電子放出素
子の素子電極に素子電圧Ｖf＝１４Ｖの電圧を印加し、
その時流れる素子電流Ｉfおよび放出電流Ｉeを測定した
ところ、放出電流Ｉeは０．９５μＡ、素子電流Ｉfは
１．０ｍＡであった。

【０１１４】（実施例２）次に、以下の手順で本発明の
電子放出素子を作製した。

【０１１５】１）石英基板上に、リフトオフ法およびス
パッタリング法により厚み５００ÅのＴｉ膜を形成し
た。

【０１１６】２）実施例１と同様にしてフォトレジスト
のマスク層を形成した。この時電極ギャップ幅は１０μ
ｍとした。

【０１１７】３）Ｔｉ膜をＨＢｒ／ＢＣｌ₃ガスを用い
たドライエッチングによりエッチングし、電極ギャップ
間のＴｉ膜の厚みを５０Åとした。

【０１１８】４）フォトレジストをリムーバーにより除
去した。

【０１１９】５）窒素雰囲気中で、８００℃で３時間加
熱することにより、電極ギャップ間のＴｉ膜を窒化し
て、シート抵抗値４×１０³Ω／□の窒化Ｔｉ膜を形成
した。

【０１２０】６）実施例１と同様にフォーミングを行
い、電子放出素子を作製した。続いて真空中にで活性化
処理を行った。

【０１２１】以上のようにして作製した電子放出素子を
用いて図４に示した測定系で電子放出特性を測定した。
測定条件は、アノード電極と電子放出素子間の距離を４
ｍｍ、アノード電極の電位を１ｋＶとした。電子放出素
子の素子電極に電圧を印加し、その時流れる素子電流Ｉ
fおよび放出電流Ｉeを測定したところ、素子電流Ｉfは
０．９８μＡ、放出電流は１．１ｍＡであった。

【０１２２】（実施例３）次に、以下の手順で本発明の
電子放出素子を作製した。

【０１２３】１）青板ガラス基板上に、リフトオフ法お
よびスパッタリング法により厚み７００ÅのＮｉ膜を形
成した。

【０１２４】２）実施例１と同様にしてフォトレジスト
のマスク層を形成した。この時電極ギャップ幅は５μｍ
とした。

【０１２５】３）Ｎｉ膜をＡｒガスを用いたドライエッ
チングによりエッチングし、電極ギャップ間のＮｉ膜の
厚みを１００Åとした。

【０１２６】４）大気中で、３００℃で１時間加熱する
ことにより、電極ギャップ間のＮｉ膜を酸化して、膜厚
が約４５ÅのＮｉ酸化膜を形成した。

【０１２７】５）フォトレジストを実施例１と同様にし
て除去した。

【０１２８】６）実施例１と同様にフォーミングを行
い、電子放出素子を作製した。続いて真空中にで活性化
処理を行った。

【０１２９】以上のようにして作製した電子放出素子を
用いて図４に示した測定系で電子放出特性を測定した。
測定条件は、アノード電極と電子放出素子間の距離を４
ｍｍ、アノード電極の電位を１ｋＶとした。電子放出素
子の素子電極に２０Ｖの電圧を印加し、その時流れる素
子電流Ｉfおよび放出電流Ｉeを測定したところ、図５に
実線で示したような電子放出特性が得られた。

【０１３０】（実施例４）実施例１の電子放出素子を用
いて、図６に示したような電子源を作製した。電子放出
素子の断面を図１２に、その作製手順を図１３および１
４に示した。

【０１３１】本実施例においては、電子放出素子を７０
０μｍピッチとして、１００×１００素子をマトリクス
形状に配置した。

【０１３２】図１２〜１４において、１は絶縁性基板、
２および３は素子電極、４は導電性薄膜、５は電子放出
部、７２は図６のＤx１・・・Ｄxｍに対応するＸ方向配
線（下配線とも呼ぶ）、７３は図７のＤy１・・・Ｄyｎ
に対応するＹ方向配線（上配線とも呼ぶ）、１３１は層
間絶縁層、１３２は下配線７２と素子電極２とを電気的
に接続するためのコンタクトホールである。

【０１３３】以下に図１３および１４に従い、作製手順
を説明する。

【０１３４】１）洗浄した青板ガラス基板１上に、真空
蒸着法により、Ｃｒ１００Å／Ｃｕ３０００Å／Ｃｒ１
００Åを積層し、リフトオフ法により所定の形状の下配
線７２を形成した（図１３（ａ））。

【０１３５】２）スパッタリング法により、厚み１．２
μｍのＳｉＯ₂膜からなる層間絶縁層１３１を成膜した
後、ＣＦ₄およびＨ₂ガスを用いたドライエッチングによ
り、コンタクトホール１３２を形成した（図１３
（ｂ））。

【０１３６】３）リフトオフ法およびスパッタリング法
を用いて、厚み５００ÅのＰｄ膜６を形成した。この時
素子電極の電極幅が３００μｍとなるようにＰｄ膜６の
パターンを形成した（図１３（ｃ））。

【０１３７】４）真空蒸着法によりＴｉ１５０Å／Ａｕ
１００００Åを積層し、リフトオフ法により所定の形状
の上配線７３を形成した。また、コンタクトホール１１
２を埋め込んだ（図１３（ｄ））。

【０１３８】５）厚み１．２μｍのフォトレジスト（Ａ
Ｚ１３７０ＳＦ；ヘキスト社製）を塗布し、露光、現像
して、電極ギャップ部に開口部を有するマスク層７を形
成した。この時電極ギャップ幅は１０μｍとした（図１
３（ｅ））。

【０１３９】６）Ｐｄ膜を、Ａｒガスを用いたドライエ
ッチングによりエッチングし、電極ギャップ間のＰｄ膜
の厚みを約５０Åにした。この時、ダミー素子の抵抗値
をモニターしながらエッチングを行い、ダミー素子の抵
抗値が７０Ωとなったところでエッチングを停止した
（図１４（ｆ））。

【０１４０】７）フォトレジストをリムーバーにより除
去した（図１４（ｇ））。

【０１４１】８）大気中、３００℃で２時間加熱するこ
とにより、電極ギャップ間のＰｄ膜を酸化してＰｄ酸化
膜を形成した（図１４（ｈ））。本実施例では、素子電
極２，３の露出部表面にも酸化膜が形成されるが、下配
線７２、上配線７３と素子電極２、３との電気的接触に
は影響しない。

【０１４２】９）真空中、素子電極２・３間に不図示の
電源により０〜２０Ｖの電圧を印加してフォーミング処
理を行い電子放出部を形成し（図１４（ｉ））、続いて
真空中にて活性化処理を行ったが、本実施例ではフォー
ミング、活性化は後述する画像形成装置組み立て後に行
った。

【０１４３】作製した電子源基板を用いて図７に示すよ
うな画像形成装置を作製した。以下にその作製方法を述
ベる。

【０１４４】作製した電子源基板をリアプレート上に固
定した後、基板の５ｍｍ上方にフェースプレート（ガラ
ス基板の内面に蛍光膜とメタルバックが形成されて構成
される）を支持枠を介し配置し、封着した。蛍光膜は、
ＲＧＢストライプ形状のものを使用し、先にブラックス
トライプを形成し、その隙間部に各色蛍光体を塗布して
蛍光膜を作製した。

【０１４５】また、蛍光膜の内面側にはメタルバックを
設けた。メタルバックは、蛍光膜作製後、蛍光膜の内面
側表面の平滑化処理（通常フィルミングと呼ばれる）を
行い、その後Ａｌを真空蒸着することで作製した。

【０１４６】封着を行う際、各色蛍光体と電子放出素子
とを対応させなくてはならないため、十分な位置合わせ
を行った。

【０１４７】以上のようにして完成したガラス容器内の
雰囲気を排気管を通じ真空ポンプにて排気し、１０^-4〜
１０^-5Ｔｏｒｒの真空度に達した後、容器外端子を通じ
電子放出素子の素子電極間に電圧を印加し、導電性薄膜
を通電処理（フォーミング処理）することにより電子放
出部を作製した。続いて、真空雰囲気中にて活性化処理
を行った。

【０１４８】次に、１０^-6Ｔｏｒｒ程度の真空度で不図
示の排気管をガスバーナーで熱することで溶着し、外囲
器の封止を行った。

【０１４９】最後に封止後の真空度を維持するために、
ゲッター処理を行った。これは、封止を行う直前に、高
周波加熱等の加熱法により画像表示装置内の所定の位置
に配置されたゲッターを加熱し、蒸着膜を形成処理した
ものである。ゲッターはＢａを主成分とした。

【０１５０】以上のようにして完成した画像形成装置に
おいて、各電子放出素子には、容器外端子を通じて２０
Ｖの電圧を印加し、高圧端子を通じメタルバックに４ｋ
Ｖの電圧を印加したところ、フェースプレート上で均一
な発光スポットを得ることができ、全面において良好な
画像を表示させることができた。

【０１５１】（実施例５）実施例３の電子放出素子を用
いて図１０に示したような電子源を作製した。

【０１５２】本実施例においては、電子放出素子を７０
０μｍピッチとして、１００×１００素子をはしご形状
に配置した。

【０１５３】以下に作製手順を説明する。

【０１５４】１）洗浄した青板ガラス基板上に、真空蒸
着法により、Ｃｒ１００Å／Ｃｕ３０００Å／Ｃｒ１０
０Åを積層し、リフトオフ法により所定の形状の配線
（図１０におけるＸ方向配線１１２）を形成した。

【０１５５】２）リフトオフ法およびスパッタリング法
を用いて、厚み７００ÅのＮｉ膜を形成した。この時、
素子電極の電極幅が３００μｍとなるようにＮｉ膜のパ
ターンを形成した。

【０１５６】３）実施例３と同様にして電極ギャップ部
に開口部を有するマスク層を形成した。この時電極ギャ
ップ幅は５μｍとした。

【０１５７】４）Ｎｉ膜をＡｒガスを用いたドライエッ
チングによりエッチングし、電極ギャップ間のＮｉ膜の
厚みを約８０Åにした。この時、ダミー素子の抵抗値を
モニターしながらエッチングを行い、抵抗値が５０Ωと
なったところでエッチングを終了した。

【０１５８】５）フォトレジストをリムーバーにより除
去した。

【０１５９】６）大気中、３００℃で３０分間加熱する
ことにより、電極ギャップ間のＮｉ膜を酸化してＮｉ酸
化膜を形成した。本実施例では素子電極の露出部表面に
も酸化膜が形成されるが、配線と素子電極との電気的接
触には影響しない。

【０１６０】７）真空中、素子電極間に不図示の電源に
より０〜２０Ｖの電圧を印加してフォーミング処理を行
い電子放出部を形成し、続いて真空中にて活性化処理を
行ったが、本実施例では、フォーミングおよび活性化は
後述する画像形成装置組み立て後に行った。

【０１６１】作製した電子源基板を用い、電子源基板と
フェースプレート間のグリッド電極を配置したこと以外
は実施例４と同様にして、電子源基板とフェースプレー
トを封着して図１１に示したような画像形成装置を作製
した。

【０１６２】以上のようにして完成した画像形成装置に
おいて、各電子放出素子には、容器外端子を通じて２０
Ｖの電圧を印加し、高圧端子を通じメタルバックに５ｋ
Ｖの電圧を印加したところ、フェースプレート上で均一
な発光スポットを得ることができ、全面において良好な
画像を表示させることができた。

【０１６３】

【発明の効果】以上、本発明によれば、素子電極の一部
を薄膜化した後、その薄膜を高抵抗化して導電性薄膜と
し、高抵抗化された薄膜に電圧を印加することでこの薄
膜の一部に電子放出部を形成することで、導電性薄膜の
成膜工程およびパターニング工程が不要となり、従来の
電子放出素子の作製方法に比べて工程数を減らすことが
できる。そのため、製造時間の短縮および材料コスト、
装置コストを含めた製造コストの低減をはかることがで
きる。

【０１６４】また本発明によれば、膜厚ムラの少ない導
電性薄膜を形成することが可能であり、電子放出特性な
らびに均一性の良好な電子放出素子、電子源、および画
像形成装置を提供することが可能である。

【図面の簡単な説明】

【図１】本発明の電子放出素子の基本構成を示す模式図
であり、（ａ）は平面図、（ｂ）は断面図である。

【図２】本発明の電子放出素子の製造方法の基本的作製
手順を示す工程図である。

【図３】通電フォーミングの電圧波形の１例を示すグラ
フであり、（ａ）はパルス波高値一定の場合、（ｂ）は
パルス波高値を増加させる場合のものである。

【図４】電子放出特性を測定するための測定評価装置の
概略構成図である。

【図５】本発明の電子放出素子の１例の電子放出特性を
示すグラフである。

【図６】本発明の電子源で単純マトリクス配置のものの
概略構成図である。

【図７】本発明の画像形成装置の１例の概略構成を示す
斜視図である。

【図８】蛍光膜の構成を示す模式的部分図であり、
（ａ）はブラックストライプの設けられたもの、（ｂ）
はブラックマトリクスの設けられたものの図である。

【図９】ＮＴＳＣ方式のテレビ信号に応じて表示を行な
うための駆動回路を有する本発明の画像表示装置のブロ
ック図である。

【図１０】本発明の電子源ではしご配置のものの１例の
模式的平面図である。

【図１１】本発明の画像形成装置の他の例の概略構成を
示す斜視図である。

【図１２】本発明の実施例の電子源の断面図である。

【図１３】実施例における電子源作製の手順の前半を示
す工程図である。

【図１４】実施例における電子源作製の手順の後半を示
す工程図である。

【図１５】従来の表面伝導型電子放出素子の１例の模式
的平面図である。

【符号の説明】

１、１５１絶縁性基板２、３素子電極４、１５２導電性薄膜５、１５３電子放出部６素子電極材料から成る層７マスク層５０電流計５１電源５３高圧電源５４アノード電極５５電流計５６真空装置５７排気ポンプ７１、１２４電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体９３ガラス基板１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１０電子源基板１１１電子放出素子１１２共通配線１２０グリッド電極１２１電子が通過するため空孔１２２容器外端子１２３容器外端子１３１層間絶縁層１３２コンタクトホール

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02 H01J 1/316 H01J 29/04 H01J 31/12

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成された一対の素子電極と、
該一対の素子電極を連絡する導電性薄膜に電子放出部が
設けられた表面伝導型電子放出素子の製造方法におい
て、該素子電極を構成する材料を該基板上に成膜する工
程と、該膜の一部を薄膜化し、薄膜化されない部分を前
記一対の素子電極とする工程と、該薄膜を高抵抗化し、
前記導電性薄膜とする工程と、該高抵抗化された薄膜の
一部に、当該薄膜に電圧を印加することで電子放出部を
形成する工程とを有することを特徴とする表面伝導型電
子放出素子の製造方法。
【請求項２】請求項１に記載の膜の一部を薄膜化する
工程を、該膜の抵抗値をモニターしながら行うことを特
徴とする表面伝導型電子放出素子の製造方法。
【請求項３】請求項２に記載の膜の一部を薄膜化する
工程を、該膜の抵抗値が２０〜６０Ωとなったところで
終了することを特徴とする表面伝導型電子放出素子の製
造方法。
【請求項４】請求項１記載の膜の一部を薄膜化する工
程により形成される薄膜の膜厚を数Å〜数千Åとするこ
とを特徴とする表面伝導型電子放出素子の製造方法。
【請求項５】請求項１ないし４のいずれかに記載の薄
膜化工程をエッチングによって行うことを特徴とする表
面伝導型電子放出素子の製造方法。
【請求項６】請求項１に記載の高抵抗化工程を、前記
薄膜を酸化あるいは窒化することによって行うことを特
徴とする表面伝導型電子放出素子の製造方法。
【請求項７】請求項６に記載の薄膜を酸化あるいは窒
化により高抵抗化する工程により該薄膜の抵抗値を１０
³〜１０⁷Ω／□とすることを特徴とする表面伝導型電子
放出素子の製造方法。
【請求項８】請求項１ないし７のいずれかに記載の製
造方法により形成された表面伝導型電子放出素子を複数
配列することを特徴とする電子源の製造方法。
【請求項９】請求項８に記載の方法で製造された電子
源と、該電子源から放出される電子線の照射により画像
を形成する画像形成部材とを組み合せることを特徴とす
る画像形成装置の製造方法。