JP4011863B2 - 電子放出素子、電子源、及びそれを用いた画像形成装置 - Google Patents
電子放出素子、電子源、及びそれを用いた画像形成装置 Download PDFInfo
- Publication number
- JP4011863B2 JP4011863B2 JP2001161637A JP2001161637A JP4011863B2 JP 4011863 B2 JP4011863 B2 JP 4011863B2 JP 2001161637 A JP2001161637 A JP 2001161637A JP 2001161637 A JP2001161637 A JP 2001161637A JP 4011863 B2 JP4011863 B2 JP 4011863B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting device
- voltage
- conductive
- surface conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子、特に表面伝導型電子放出素子と、該素子を複数備えた電子源、及び該電子源を用いて構成した表示装置に関する。
【０００２】
【従来の技術】
表面伝導型電子放出素子は、絶縁性の基板上に形成された導電性薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。
【０００３】
表面伝導型電子放出素子の典型的な構成例としては、図１５に示すように、絶縁性の基板１上に設けた一対の素子電極４，５間を連絡する金属酸化物等の導電性薄膜３に、予めフォーミングと称される通電処理により電子放出部８を形成したものが挙げられる。フォーミングは、導電性薄膜３の両端に、電圧を印加通電することで通常行われ、導電性薄膜３を局所的に破壊、変形もしくは変質させて構造を変化させ、電気的に高抵抗な状態の電子放出部８を形成する処理である。電子放出は、上記電子放出部８が形成された導電性薄膜３に電圧を印加して電流を流すことにより、電子放出部８に発生した亀裂付近から行われる。
【０００４】
上記表面伝導型電子放出素子は、構造が単純で製造も比較的容易であることから、大面積にわたり多数配列形成できる利点がある。そこで、この特徴を活かすための種々の応用が研究されている。例えば、荷電ビーム源、表示装置等の画像形成装置への利用が挙げられる。
【０００５】
従来、多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の表面伝導型電子放出素子の両端（両素子電極）を配線（共通配線とも呼ぶ）にて各々結線した行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げられる（特開昭６４−３１３３２号公報、特開平１−２８３７４９号公報、特開平１−２５７５５２号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したような構成を有する表面伝導型電子放出素子を駆動する際、素子電極４、５間に駆動電圧を印加するが、外部からのノイズ等により駆動電圧が揺らぐことで過電圧が印加されてしまう場合がある。
【０００７】
この過電圧により、電子放出部８に過剰な電子放出を生じ、さらには、図１６に示すように導電性薄膜３に放電を発生させ素子を破壊する場合があった。
【０００８】
本発明の目的は、上記課題を解決する、すなわち過電圧により電子放出素子の電子放出部に生じる放電破壊を防止し、電子放出特性の信頼性を向上するとともに、さらに大きな過電圧により、素子の放電が発生した場合においても、分割された導電性薄膜部のみで放電を終了させ、他の分割領域の素子の破壊を防止して、電子放出特性の耐久性を向上することにある。
【０００９】
また、本発明の目的は、多数の電子放出素子を配列形成した電子源において、各電子放出素子に過電圧が印加された場合でも、素子の破壊を防止し、電子放出素子を安定維持し信頼性を向上することにある。
【００１０】
さらに、本発明の目的は、多数の電子放出素子を配列形成した電子源を用いた表示装置において、各電子放出素子にさらに大きな過電圧が印加され、素子に放電が発生した場合でも、分割された導電性薄膜部のみで放電を終了させ、表示欠陥を最小に抑えることにより輝度ムラや画像ムラの無い高品質な画像が得られるようにすることにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために成された本発明の構成は以下の通りである。
【００１２】
本発明の電子放出素子は、基体上に一対の素子電極を有し、該素子電極間に一対の第二の導電性膜を有する電子放出素子において、前記第二の導電性膜の各々は、該各々の第二の導電性膜と対向する前記素子電極と複数の第一の導電性薄膜で接続されていることを特徴とする。
【００１３】
また、本発明の電子放出素子は、基体上に一対の素子電極を有し、該素子電極間に一対の第二の導電性膜を有し、前記第二の導電性膜の各々と該各々の第二の導電性膜と対向する前記素子電極との間を接続する第一の導電性薄膜を有する電子放出素子において、該第一の導電性薄膜が分岐することにより前記第二の導電性膜と複数箇所で接続していることを特徴とする。
【００１４】
上記本発明の電子放出素子は、さらにその特徴として、「前記第二の導電性膜は、炭素からなること」をも含む。
また、本発明の電子放出素子は、基体上に一対の素子電極を有し、該素子電極間に一対の炭素からなる導電性膜を有する電子放出素子において、前記導電性膜の各々は、該各々の導電性膜と対向する前記素子電極と複数の電流路で接続され、該電流路の各々は、少なくとも前記導電性膜との接続箇所で離間していることを特徴とする。
上記本発明の電子放出素子は、さらにその特徴として、「前記電子放出素子は、表面伝導型電子放出素子であること」をも含む。
【００１５】
また、本発明の電子源は、上記本発明の電子放出素子を、基板上に複数備えたことを特徴とする。
【００１６】
上記本発明の電子源は、さらにその特徴として、「複数の電子放出素子を配列した素子列を少なくとも１列以上有し、各電子放出素子を駆動するための配線がマトリクス配置されていること」、「複数の電子放出素子を配列した素子列を少なくとも１列以上有し、各電子放出素子を駆動するための配線が梯状配置されていること」をも含む。
【００１７】
さらに、本発明の画像形成装置は、上記本発明の電子源と、該電子源から放出される電子線の照射により画像を形成する画像形成部材とを有することを特徴とする。
【００１８】
【発明の実施の形態】
上記のように、本発明は電子放出素子、特に表面伝導型電子放出素子、該電子放出素子を複数配列形成した電子源、該電子源を用いた画像形成装置に係るもので、各発明の構成及び作用を以下に更に説明する。
【００１９】
図１は本発明の好ましい態様である表面伝導型電子放出素子の一例を示す平面図であり、図２は図１のＡ−Ａ’面での模式的断面図である。
【００２０】
図１に示す様に、本発明の表面伝導型電子放出素子は、基板１上に対向する一対の素子電極４、５と、該素子電極に接続されその一部に電子放出部８を有する第一の導電性薄膜３とを有しており、第一の導電性薄膜３は、３ａ、３ｂ、３ｃに三分割されている。
【００２１】
図２に示すように、電子放出部８は、第一の導電性薄膜３の一部が、破壊・変形ないし変質され、間隙が形成された部分を含み、間隙内部及びその近傍の第一の導電性薄膜３上には、第二の導電性膜２が形成されている。なお、第二の導電性膜２は第一の導電性薄膜３に形成された間隙よりもさらに狭い間隙部をもって対峙した形状となっている。電子放出はこの間隙付近から行われる。この間隙を含む電子放出部８及び間隙自体は、第一の導電性薄膜３の膜厚、膜質、材料及び後述するフォーミング条件等の製法および、後述する活性化工程における第二の導電性膜２を構成する炭素あるいは炭素化合物に依存して形成される。従って、電子放出部８の位置及び形状は図１及び図２に示されるような位置及び形状に特定されるものではない。
【００２２】
本発明は、素子電極４，５間の第一の導電性薄膜３が少なくとも複数に分割され、少なくとも該複数の第一の導電性薄膜３ａ〜３ｃ間が、電子放出部８を構成する第二の導電性膜２で連結されてなる点に大きな特徴を有する。
【００２３】
第一の導電性薄膜を３ａ、３ｂ、３ｃのごとくに分割することで、電子放出部８に駆動電圧を印加する電流路を形成する第一の導電性薄膜３の抵抗を高くし、放電が発生する際の異常な大電流を制限することで、素子の破壊を防止することができる。
【００２４】
さらに分割された第一の導電性薄膜３を電子放出部８を構成する第二の導電性膜２で連結することで、万一放電により、第一の導電性薄膜３が破壊されて電流路が遮断されても隣接する第一の導電性薄膜３から駆動電圧が供給され、素子の駆動を持続することができる。
【００２５】
第一の導電性薄膜３の形状および分割数等は、応用される形態等によって、適宜設計され、分割された第一の導電性薄膜３ａ、３ｂ、３ｃの隣接間の距離は、第一の導電性薄膜幅Ｗより小さければよく、特に好ましくは、数百ｎｍ〜数十μｍの間隔である。
【００２６】
第一の導電性薄膜３の分割形状は、フォトリソグラフィー技術を用いて形成しても良いし、一体化された導電性薄膜を形成した後、レーザー等により分割しても良く、所望の導電性薄膜の分割形状を得られれば、その手法は、問わない。
【００２７】
図３は本発明の好ましい態様である表面伝導型電子放出素子の他の例を示す平面図である。図３に示すごとく素子電極４、５間において、第一の導電性薄膜３が少なくとも電子放出部が形成される位置で分断されており、電子放出部を構成する第二の導電性膜２が、第一の導電性薄膜３の分断された部分を跨いで形成されてなる場合にも、同様の効果が得られる。
【００２８】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等のセラミックスおよびＳｉ基板等が挙げられるが、本発明はこれらのみに限定されるものではない。
【００２９】
対向する素子電極４，５の材料としては、一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ−Ａｇ等の金属或は金属酸化物とガラス等から構成される印刷導体、Ｉｎ2Ｏ3−ＳｎＯ2等の透明導電体、及びポリシリコン等の半導体導体材料等から適宜選択される。
【００３０】
素子電極間隔Ｌ、第一の導電性薄膜幅Ｗは、応用される形態等によって、適宜設計される。
【００３１】
素子電極間隔Ｌは、数十ｎｍ〜数百μｍであることが好ましく、より好ましくは、数μｍ〜数十μｍである。第一の導電性薄膜幅Ｗは、電極の抵抗値や電子放出特性を考慮すると、好ましくは数μｍ〜数百μｍである。また、素子電極４、５の厚みは、用いる電極材料の導電率により異なるが、数十ｎｍ〜数μｍである。
【００３２】
第一の導電性薄膜３を構成する材料としては、例えばＰｄ，Ｐｔ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3等の酸化物、ＨｆＢ2，ＺｒＢ2，Ｌａ，Ｂ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が挙げられる。
【００３３】
第一の導電性薄膜３の膜厚は、好ましくは０．数ｎｍ〜数百ｎｍで、特に好ましくは１ｎｍ〜５０ｎｍであり、その抵抗値は、１０2〜１０7Ω／□のシート抵抗値である。
【００３４】
第二の導電性膜２を構成する材料としては、炭素及び炭素化合物が好ましい。ここで、炭素とは、グラファイト（単結晶及び多結晶の双方を指す）、非晶質カーボン（非晶質カーボン及びこれと多結晶グラファイトとの混合物を指す）である。
【００３５】
第二の導電性膜２の堆積膜厚は、好ましくは５０ｎｍ以下、より好ましくは３０ｎｍ以下である。
【００３６】
次に、図１、図２及び図３に示した本発明の表面伝導型電子放出素子の製造方法の一例を、図４の製造工程図に基づいて説明する。尚、以下に示す工程ａ〜ｄは図４の（ａ）〜（ｄ）に対応する。
【００３７】
工程ａ：基板１を洗剤、純水および有機溶剤により十分に洗浄した後、真空蒸着法，スパッタ法等により素子電極材料を堆積させた後、フォトリソグラフィー技術により基板１の面上に素子電極４，５を形成する。
【００３８】
工程ｂ：素子電極４，５を設けた基板１上に、有機金属溶液をインクジェット法により塗布して、有機金属膜を形成する。有機金属溶液には、前述の第一の導電性薄膜の材料の金属を主元素とする有機化合物の溶液を用いることができる。この有機金属膜を加熱焼成処理し、第一の導電性薄膜３を形成する。
【００３９】
工程ｃ：第一の導電性薄膜３にレーザー６を照射し所望のパターンに第一の導電性薄膜３をカットし分割する。
【００４０】
工程ｄ：続いて、フォーミングと呼ばれる通電処理を施す。素子電極４，５間に不図示の電源より通電すると、第一の導電性薄膜３の部位に構造の変化した電子放出部８が形成される。この通電処理により第一の導電性薄膜３を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位が電子放出部８である。
【００４１】
フォーミングの電圧波形の例を図５に示す。
【００４２】
電圧波形は、特にパルス波形が好ましく、パルス波高値を定電圧とした電圧パルスを連続的に印加する場合（図５（ａ））と、パルス波高値を増加させながら電圧パルスを印加する場合（図５（ｂ））がある。
【００４３】
まず、パルス波高値を定電圧とした場合について説明する。図５（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒とし、波高値（フォーミング時のピーク電圧）を前述した表面伝導型電子放出素子の形態に応じて適宜選択して、適当な真空度、例えば１×１０-4〜１×１０-6Ｐａ程度の真空雰囲気下で、数秒から数十分印加する。尚、印加する電圧波形は、図示される三角波に限定されるものではなく、矩形波等の所望の波形を用いることができる。また、図示される片極電圧に限定されるものではなく、両極の交流波形を用いることもできる。
【００４４】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について説明する。図５（ｂ）におけるＴ１及びＴ２は図４（ａ）と同様であり、波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度づつ増加させ、図５（ａ）の説明と同様の適当な真空雰囲気下で印加する。
【００４５】
尚、パルス間隔Ｔ２中で、第一の導電性薄膜３（図１、図２及び図３参照）を局所的に破壊、変形もしくは変質させない程度の電圧、例えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を求め、例えば１Ｍオーム以上の抵抗を示した時にフォーミングを終了する。
【００４６】
更に活性化工程を施す。
【００４７】
活性化工程とは、フォーミング工程での説明と同様に、パルス波高値を定電圧としたパルスの印加を繰り返す処理のことをいい、真空雰囲気中に有機ガスを導入し、例えば１×１０-4〜１×１０-6Ｐａ程度に維持して、有機物質から炭素及び炭素化合物をフォーミング部に堆積させ、第二の導電性膜を形成することで、素子電流、放出電流の状態を著しく向上させることができる工程である。
【００４８】
図６に、分割された第一の導電性薄膜３ａ，３ｂの隣接部に第二の導電性膜が進展した形状を拡大して模式的に示す。まず図６（ａ）のようにフォーミング亀裂部に第二の導電性膜２が堆積し、さらに活性化工程の進行とともにフォーミング部の両端部からさらに第二の導電性膜２の堆積が進展していき隣接部が連結して、間隙７を有する第二の導電性膜２を含む電子放出部が、形成される。
【００４９】
この活性化工程は、例えば素子電流や放出電流を測定しながら行って、例えば放出電流が飽和した時点で終了するようにすれば効果的であるので好ましい。また、活性化工程でのパルス波高値は、好ましくは素子を駆動する際に印加する駆動電圧の波高値である。
【００５０】
このようにして得られる本発明の表面伝導型電子放出素子の基本特性を以下に説明する。
【００５１】
図７は、表面伝導型電子放出素子の電子放出特性を測定するための測定評価系の一例を示す概略構成図で、まずこの測定評価系を説明する。
【００５２】
図７において、図１と同じ符号は同じ部材を示す。また、７１は素子に素子電圧Ｖｆを印加するための電源、７０は素子電極４，５間の第一の導電性薄膜３を流れる素子電流Ｉｆを測定するための電流計、７４は電子放出部８より放出される放出電流Ｉｅを捕捉するためのアノード電極、７３はアノード電極７４に電圧を印加するための高圧電源、７２は電子放出部８より放出される放出電流Ｉｅを測定するための電流計、７５は真空装置、７６は排気ポンプである。
【００５３】
表面伝導型電子放出素子及びアノード電極７４等は真空装置７５内に設置され、この真空装置７５には不図示の真空計等の必要な機器が具備されており、所望の真空下で表面伝導型電子放出素子の測定評価ができるようになっている。
【００５４】
排気ポンプ７６は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とから構成されている。また、真空装置７５全体及び表面伝導型電子放出素子の基板１は、ヒーターにより２００〜３００℃程度まで加熱できるようになっている。尚、この測定評価系は、後述するような表示パネル（図１０における２０１参照）の組み立て段階において、表示パネル及びその内部を真空装置７５及びその内部として構成することで、前述のフォーミング工程及び活性化工程における測定評価及び処理に応用することができるものである。
【００５５】
以下に述べる表面伝導型電子放出素子の基本特性は、上記測定評価系のアノード電極７４の電圧を１ｋＶ〜１０ｋＶとし、アノード電極７４と表面伝導型電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして通常測定を行う。
【００５６】
まず、放出電流Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆの関係の典型的な例を図８（図中の実線）に示す。尚、図８において、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さいので、任意単位で示されている。
【００５７】
図８から明らかなように、表面伝導型電子放出素子は、放出電流Ｉｅに対する次の３つの特徴的特性を有する。
【００５８】
まず第１に、表面伝導型電子放出素子はある電圧（しきい値電圧と呼ぶ：図８中のＶｔｈ）以上の素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。即ち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
【００５９】
第２に、放出電流Ｉｅが素子電圧Ｖｆに対して単調増加する特性（ＭＩ特性と呼ぶ）を有するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【００６０】
第３に、アノード電極７４（図７参照）に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。即ち、アノード電極７４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００６１】
以上のような本発明の表面伝導型電子放出素子の特徴的特性のため、複数の素子を配置した電子源や画像形成装置等でも、入力信号に応じて、容易に放出電子量を制御することができることとなり、多方面への応用ができる。
【００６２】
次に、本発明の電子源における表面伝導型電子放出素子の配列について説明する。
【００６３】
本発明の電子源における表面伝導型電子放出素子の配列方式としては、従来の技術の項で述べたような梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方向配線を層間絶縁層を介して設置し、表面伝導型電子放出素子の一対の素子電極に各々Ｘ方向配線、Ｙ方向配線を接続した配列方式が挙げられる。これを以後単純マトリクス配置と呼ぶ。まず、この単純マトリクス配置について詳述する。
【００６４】
前述した表面伝導型電子放出素子の基本的特性によれば、印加される素子電圧Ｖｆがしきい値電圧Ｖｔｈを超える場合には、印加するパルス状電圧の波高値とパルス幅で電子放出量を制御できる。一方、しきい値電圧Ｖｔｈ以下では、殆ど電子の放出はされない。従って、多数の表面伝導型電子放出素子を配置した場合においても、単純なマトリクス配線だけで入力信号に応じて制御したパルス状電圧を印加し、個々の素子を選択して独立に駆動可能となる。
【００６５】
単純マトリクス配置は上記原理に基づくものであり、本発明の電子源の一例である単純マトリクス配置の電子源の構成について、図９に基づいて更に説明する。
【００６６】
図９において、基板１は既に説明したようなガラス板等であり、この基板１上に配列された表面伝導型電子放出素子１０４の個数及び形状は用途に応じて適宜設定されるものである。
【００６７】
ｍ本のＸ方向配線１０２は、各々外部端子ＤＸ１，ＤＸ２，・・・ＤＸｍを有するもので、基板１上に、真空蒸着法，印刷法，スパッタ法等で形成した導電性金属等である。また、多数の表面伝導型電子放出素子１０４にほぼ均等に電圧が供給されるように、材料、膜厚、配線幅が設定されている。
【００６８】
ｎ本のＹ方向配線１０３は、各々外部端子ＤＹ１，ＤＹ２，・・・ＤＹｎを有するもので、Ｘ方向配線１０２と同様に作成される。
【００６９】
これらｍ本のＸ方向配線１０２とｎ本のＹ方向配線１０３間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成している。尚、このｍ，ｎは共に正の整数である。
【００７０】
不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等で形成されたＳｉＯ2等であり、Ｘ方向配線１０２を形成した基板１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線１０３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。また、Ｘ方向配線１０２とＹ方向配線１０３は各々外部端子として引き出されている。
【００７１】
更に、表面伝導型電子放出素子１０４の対向する素子電極（不図示）が、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，スパッタ法等で形成された導電性金属等からなる結線１０５によって電気的に接続されているものである。
【００７２】
ここで、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、結線１０５と、対向する素子電極とは、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なっていてもよく、前述の素子電極の材料等より適宜選択される。これら素子電極への配線は、素子電極と材料が同一である場合には、素子電極と総称する場合もある。また、表面伝導型電子放出素子１０４は、基板１あるいは不図示の層間絶縁層上どちらに形成してもよい。
【００７３】
また、詳しくは後述するが、前記Ｘ方向配線１０２には、Ｘ方向に配列された表面伝導型電子放出素子１０４の行を入力信号に応じて走査するために、走査信号を印加する不図示の走査信号印加手段が電気的に接続されている。
【００７４】
一方、Ｙ方向配線１０３には、Ｙ方向に配列された表面伝導型電子放出素子１０４の列の各列を入力信号に応じて変調するために、変調信号を印加する不図示の変調信号印加手段が電気的に接続されている。各表面伝導型電子放出素子１０４に印加される駆動電圧は、当該表面伝導型電子放出素子に印加される走査信号と変調信号の差電圧として供給されるものである。
【００７５】
次に、以上のような単純マトリクス配置の本発明の電子源を用いた本発明の画像形成装置の一例を、図１０〜図１２を用いて説明する。尚、図１０は表示パネル２０１の基本構成図であり、図１１は蛍光膜１１４を示す図であり、図１２は図１１の表示パネル２０１で、ＮＴＳＣ方式等のテレビ信号に応じてテレビジョン表示を行うための駆動回路の一例を示すブロック図である。
【００７６】
図１０において、１は上述のようにして本発明の表面伝導型電子放出素子を配置した電子源の基板、１１１は基板１を固定したリアプレート、１１６はガラス基板１１３の内面に画像形成部材であるところの蛍光膜１１４とメタルバック１１５等が形成されたフェースプレート、１１２は支持枠である。リアプレート１１１，支持枠１１２及びフェースプレート１１６は、これらの接合部分にフリットガラス等を塗布し、大気中あるいは窒素雰囲気中で４００℃〜５００℃で１０分間以上焼成することで封着して、外囲器１１８を構成している。
【００７７】
図１０において、１０２，１０３は表面伝導型電子放出素子１０４の一対の素子電極４，５（図１及び図２参照）に接続されたＸ方向配線及びＹ方向配線で、各々外部端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを有している。
【００７８】
外囲器１１８は、上述の如く、フェースプレート１１６、支持枠１１２、リアプレート１１１で構成されている。しかし、リアプレート１１１は主に基板１の強度を補強する目的で設けられるものであり、基板１自体で十分な強度を持つ場合は別体のリアプレート１１１は不要であり、基板１に直接支持枠１１２を封着し、フェースプレート１１６、支持枠１１２、基板１にて外囲器１１８を構成しても良い。また、フェースプレート１１６とリアプレート１１１の間に、スペーサーと呼ばれる不図示の支持体を更に設置することで、大気圧に対して十分な強度を有する外囲器１１８とすることもできる。
【００７９】
蛍光膜１１４は、モノクロームの場合は蛍光体１２２のみから成るが、カラーの場合は、蛍光体１２２の配列により、ブラックストライプ（図１１（ａ））あるいはブラックマトリクス（図１１（ｂ））等と呼ばれる黒色導電材１２１と、蛍光体１２２とで構成される。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合必要となる三原色の各蛍光体１２２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜１１４における外光反射によるコントラストの低下を抑制することである。黒色導電材１２１の材料としては、通常よく用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であれば他の材料を用いることもできる。
【００８０】
ガラス基板１１３に蛍光体１２２を塗布する方法としては、モノクローム、カラーによらず、沈殿法や印刷法が用いられる。
【００８１】
また、図１０に示されるように、蛍光膜１１４の内面側には通常メタルバック１１５が設けられる。メタルバック１１５の目的は、蛍光体１２２（図１０参照）の発光のうち内面側への光をフェースプレート１１６側へ鏡面反射することにより輝度を向上すること、高圧端子Ｈｖから電子ビーム加速電圧を印加するための電極として作用すること、外囲器１１８内で発生した負イオンの衝突によるダメージからの蛍光体１２２の保護等である。メタルバック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側表面の平滑化処理（通常、フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【００８２】
フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極（不図示）を設けてもよい。
【００８３】
前述の封着を行う際、カラーの場合は各色蛍光体１２２と表面伝導型電子放出素子１０４とを対応させなくてはいけないため、十分な位置合わせを行う必要がある。
【００８４】
外囲器１１８内は、不図示の排気管を通じ、１×１０-5Ｐａ程度の真空度にされ、封止される。また、外囲器１１８の封止を行う直前あるいは封止後に、ゲッター処理を行う場合もある。これは、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器１１８内の所定の位置に配置したゲッター（不図示）を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１×１０-3〜１×１０-5Ｐａの真空度を維持するためのものである。
【００８５】
尚、前述したフォーミング及びこれ以降の表面伝導型電子放出素子の製造工程は、通常、外囲器１１８の封止直前又は封止後に行われるもので、その内容は前述の通りである。
【００８６】
上述の表示パネル２０１は、例えば図１２に示されるような駆動回路で駆動することができる。尚、図１２において、２０１は前記表示パネルであり、２０２は走査回路、２０３は制御回路、２０４はシフトレジスタ、２０５はラインメモリ、２０６は同期信号分離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【００８７】
図１２に示されるように、表示パネル２０１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１ないしＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続されている。このうち、外部端子Ｄｘ１ないしＤｘｍには、前記表示パネル２０１内に設けられている表面伝導型電子放出素子、すなわちｍ行ｎ列の行列状にマトリクス配置された表面伝導型電子放出素子群を１行（ｎ素子）づつ順次駆動して行くための走査信号が印加される。
【００８８】
一方、外部端子Ｄｙ１ないしＤｙｎには、前記走査信号により選択された１行の各素子の出力電子ビームを制御する為の変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶの直流電圧が供給される。これは表面伝導型電子放出素子より出力される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００８９】
走査回路２０２は、内部にｍ個のスイッチング素子（図１２中、Ｓ１ないしＳｍで模式的に示す）を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のいずれか一方を選択して、表示パネル２０１の外部端子Ｄｘ１ないしＤｘｍと電気的に接続するものである。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３が出力する制御信号Ｔｓｃａｎに基づいて動作するもので、実際には、例えばＦＥＴのようなスイッチング機能を有する素子を組み合わせることにより容易に構成することが可能である。
【００９０】
本例における前記直流電圧源Ｖｘは、前記表面伝導型電子放出素子の特性（しきい値電圧）に基づき、走査されていない表面伝導型電子放出素子に印加される駆動電圧がしきい値電圧以下となるような一定電圧を出力するよう設定されている。
【００９１】
制御回路２０３は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路２０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【００９２】
同期信号分離回路２０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離する為の回路で、良く知られているように、周波数分離（フィルター）回路を用いれば、容易に構成できるものである。同期信号分離回路２０６により分離された同期信号は、これも良く知られるように、垂直同期信号と水平同期信号より成る。ここでは説明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジスタ２０４に入力される。
【００９３】
シフトレジスタ２０４は、時系列的にシリアル入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路２０３より送られる制御信号Ｔｓｆｔに基づいて動作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０４のシフトクロックであると言い換えても良い。また、シリアル／パラレル変換された画像１ライン分（表面伝導型電子放出素子のｎ素子分の駆動データに相当する）のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号として前記シフトレジスタ２０４より出力される。
【００９４】
ラインメモリ２０５は、画像１ライン分のデータを必要時間だけ記憶する為の記憶装置であり、制御回路２０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信号発生器２０７に入力される。
【００９５】
変調信号発生器２０７は、前記画像データＩ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電子放出素子の各々を適切に駆動変調する為の信号線で、その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて表示パネル２０１内の表面伝導型電子放出素子に印加される。
【００９６】
前述したように、表面伝導型電子放出素子は電子放出に明確なしきい値電圧を有しており、しきい値電圧を超える電圧が印加された場合にのみ電子放出が生じる。また、しきい値電圧を超える電圧に対しては、表面伝導型電子放出素子への印加電圧の変化に応じて放出電流も変化して行く。表面伝導型電子放出素子の材料や構成、製造方法を変える事により、しきい値電圧の値や、印加電圧に対する放出電流の変化の度合いが変わる場合もあるが、いずれにしても以下のような事が言える。
【００９７】
即ち、表面伝導型電子放出素子にパルス状の電圧を印加する場合、例えばしきい値電圧以下の電圧を印加しても電子放出は生じないが、しきい値電圧を超える電圧を印加する場合には電子放出を生じる。その際、第１には電圧パルスの波高値を変化させることにより、出力される電子ビームの強度を制御することが可能である。第２には、電圧パルスの幅を変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。
【００９８】
従って、入力信号に応じて表面伝導型電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式とが挙げられる。電圧変調方式を行う場合、変調信号発生器２０７としては、一定の長さの電圧パルスを発生するが、入力されるデータに応じて適宜パルスの波高値を変調できる電圧変調方式の回路を用いる。また、パルス幅変調方式を行う場合、変調信号発生器２０７としては、一定の波高値の電圧パルスを発生するが、入力されるデータに応じて適宜パルス幅を変調できるパルス幅変調方式の回路を用いる。
【００９９】
シフトレジスタ２０４やラインメモリ２０５は、デジタル信号式のものでもアナログ信号式のものでもよく、画像信号のシリアル／パラレル変換や記憶が所定の速度で行えるものであればよい。
【０１００】
デジタル信号式を用いる場合には、同期信号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化する必要がある。これは同期信号分離回路２０６の出力部にＡ／Ｄ変換器を設けることで行える。
【０１０１】
また、これと関連して、ラインメモリ２０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器２０７に設けられる回路が若干異なるものとなる。
【０１０２】
即ち、デジタル信号で電圧変調方式の場合、変調信号発生器２０７には、例えば良く知られているＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付け加えればよい。また、デジタル信号でパルス幅変調方式の場合、変調信号発生器２０７は、例えば高速の発振器及び発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いることで容易に構成することができる。更に、必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１０３】
一方、アナログ信号で電圧変調方式の場合、変調信号発生器２０７には、例えばよく知られているオペアンプ等を用いた増幅回路を用いればよく、必要に応じてレベルシフト回路等を付け加えてもよい。また、アナログ信号でパルス幅変調方式の場合、例えばよく知られている電圧制御型発振回路（ＶＣＯ）を用いればよく、必要に応じて表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１０４】
以上のような表示パネル２０１及び駆動回路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、任意の電子放出素子１０４から電子を放出させることができ、高圧端子Ｈｖを通じてメタルバック１１５あるいは透明電極（不図示）に高電圧を印加して電子ビームを加速し、加速した電子ビームを蛍光膜１１４に衝突させることで生じる励起・発光によって、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行うことができるものである。
【０１０５】
尚、以上説明した構成は、表示等に用いられる本発明の画像形成装置を得る上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述の内容に限られるものではなく、画像形成装置の用途に適するよう、適宜選択されるものである。また、入力信号例としてＮＴＳＣ方式を挙げたが、本発明の画像形成装置はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式等の他の方式でもよく、更にはこれらよりも多数の走査線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとする高品位ＴＶ方式でもよい。
【０１０６】
次に、梯型配置の電子源及びこれを用いた本発明の画像形成装置の一例について、図１３及び図１４を用いて説明する。
【０１０７】
図１３において、１は基板、１０４は表面伝導型電子放出素子、３０４は表面伝導型電子放出素子１０４を接続する共通配線で１０本設けられており、各々外部端子Ｄ１〜Ｄ１０を有している。
【０１０８】
表面伝導型電子放出素子１０４は、基板１上に並列に複数個配置される。これを素子行と呼ぶ。そしてこの素子行が複数行配置されて電子源を構成している。
【０１０９】
各素子行の共通配線３０４（例えば外部端子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を印加することで、各素子行を独立に駆動することが可能である。即ち、電子ビームを放出させたい素子行にはしきい値電圧を超える電圧を印加し、電子ビームを放出させたくない素子行にはしきい値電圧以下の電圧を印加するようにすればよい。このような駆動電圧の印加は、各素子行間に位置する共通配線Ｄ２〜Ｄ９について、各々相隣接する共通配線３０４、即ち相隣接する外部端子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通配線３０４を一体の同一配線としても行うことができる。
【０１１０】
図１４は、上記梯型配置の電子源を備えた表示パネル３０１の構造を示す図である。
【０１１１】
図１４において、３０２はグリッド電極、３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型電子放出素子に電圧を印加するための外部端子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子である。また、各素子行間の共通配線３０４は一体の同一配線として基板１上に形成されている。
【０１１２】
尚、図１４において図１０と同じ符号は同じ部材を示すものであり、図１０に示される単純マトリクス配置の電子源を用いた表示パネル２０１との大きな違いは、基板１とフェースプレート１１６の間にグリッド電極３０２を備えている点である。
【０１１３】
基板１とフェースプレート１１６の間には、上記のようにグリッド電極３０２が設けられている。このグリッド電極３０２は、表面伝導型電子放出素子１０４から放出された電子ビームを変調することができるもので、梯型配置の素子行と直交して設けられたストライプ状の電極に、電子ビームを通過させるために、各表面伝導型電子放出素子１０４に対応して１個づつ円形の開口３０３を設けたものとなっている。
【０１１４】
グリッド電極３０２の形状や配置位置は、必ずしも図１４に示すようなものでなくともよく、開口３０３をメッシュ状に多数設けることもあり、またグリッド電極３０２を、例えば表面伝導型電子放出素子１０４の周囲や近傍に設けてもよい。
【０１１５】
外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図示の駆動回路に接続されている。そして、素子行を１列づつ順次駆動（走査）していくのと同期して、グリッド電極３０２の列に画像１ライン分の変調信号を印加することにより、各電子ビームの蛍光膜１１４への照射を制御し、画像を１ラインづつ表示することができる。
【０１１６】
以上のように、本発明の画像形成装置は、単純マトリクス配置及び梯型配置のいずれの本発明の電子源を用いても得ることができ、上述したテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピューター等の表示装置として好適な画像形成装置が得られる。更には、感光ドラム等とで構成した光プリンターの露光装置としても用いることができるものである。
【０１１７】
【実施例】
以下に実施例を挙げ、本発明を更に説明する。
【０１１８】
［実施例１］
本実施例の表面伝導型電子放出素子として、図１、及び図２に示した表面伝導型電子放出素子を作製した。
【０１１９】
図４を用いて、本実施例の製造方法を述べる。尚、以下の工程ａ〜ｄは図４の（ａ）〜（ｄ）に対応する。
【０１２０】
工程ａ：基板１として青板基板を用い、これを有機溶剤により充分に洗浄後、Ｐｔからなる素子電極４，５を形成した。この時、素子電極間隔Ｌが１０μｍ、幅が３００μｍの素子電極４，５とした。
【０１２１】
工程ｂ：素子電極４、５を設けた基板１に、有機金属化合物を有する溶液の液滴をインクジェット法により、導電性薄膜領域に塗付して、有機金属薄膜を形成した後、クリーンオーブンで３００℃，１０分間の大気焼成を行い酸化パラジウム（ＰｄＯ）微粒子（平均粒径：６０Å）からなる微粒子膜（第一の導電性薄膜３）を形成した。この微粒子膜の膜厚は０．０２μｍ、シート抵抗は２×１０4Ω／□となった。
【０１２２】
工程ｃ：第一の導電性薄膜３にレーザー光６（レーザートリミング装置本体は不図示）を照射し所望のパターンに第一の導電性薄膜３をカットし分割する。
【０１２３】
工程ｄ：素子電極４，５及び第一の導電性薄膜３等を形成した上記基板１を図７の測定評価系の真空装置７５内に設置し、排気ポンプ７６にて排気して、真空装置７５内を約１０-4Ｐａの真空度とした。この後、素子電圧Ｖｆを印加するための電源７１により素子電極４，５間に電圧を印加し、フォーミング処理することにより、電子放出部８を形成した。フォーミング処理には、図５（ａ）に示した電圧波形を用いた。
【０１２４】
本実施例では、図５（ａ）中のＴ１を１ｍｓｅｃ、Ｔ２を１０ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は、１０Ｖとし、約６０ｓｅｃの間フォーミング処理をおこなった。
【０１２５】
続いて、真空雰囲気中にベンゾニトリルを導入し、真空度を１×１０-4Ｐａ程度に維持して、１５Ｖの波高電圧で活性化処理を行った。このとき約３０ｍｉｎで素子電流Ｉｆが飽和したところで活性化処理を終了した。
【０１２６】
以上のようにして作製した本実施例の複数の素子の電子放出特性の測定を、上述の測定評価系を用いて行った。尚、測定条件は、アノード電極７４と素子との距離Ｈを５ｍｍ、アノード電極７４の電位を１ｋＶ、素子電圧Ｖｆを１４Ｖ、電子放出特性測定時の真空装置７５内の真空度を１×１０-4Ｐａとした。
【０１２７】
その結果、本実施例の素子は、素子電圧１４Ｖを数Ｖ超える瞬間的な過電圧を素子に与えても、素子の放電破壊を生じることが無かった。
【０１２８】
［実施例２］
本実施例では、図１，図２に示したような表面伝導型電子放出素子を多数、単純マトリクス配置した図９に示したような電子源を用いて、図１０に示したような画像形成装置を作製した例を説明する。
【０１２９】
電子源の作製は、実施例１で説明した素子電極４，５、分割された第一の導電性薄薄膜３の各パターンを拡張して、同時に多数の表面伝導型電子放出素子を形成するとともに、素子電極４及び素子電極５にそれぞれ接続するＸ方向配線（下配線とも呼ぶ）１０２及びＹ方向配線（上配線とも呼ぶ）１０３を、絶縁層を介して形成して行った。
【０１３０】
以上のようにして作製した未フォーミングの電子源基板を用いて画像形成装置を構成した例を、図１０及び図１１を用いて説明する。
【０１３１】
まず、未フォーミングの電子源の基板１をリアプレート１１１に固定した後、基板１の５ｍｍ上方に、フェースプレート１１６（ガラス基板１１３の内面に画像形成部材であるところの蛍光膜１１４とメタルバック１１５が形成されて構成される。）を支持枠１１２を介し配置し、フェースプレート１１６、支持枠１１２、リアプレート１１１の接合部にフリットガラスを塗布し、大気中で４００℃乃至５００℃で１０分以上焼成することで封着した（図１０参照）。また、リアプレート１１１への基板１の固定もフリットガラスで行った。
【０１３２】
画像形成部材であるところの蛍光膜１１４は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状（図１１（ａ）参照）を採用し、先に黒色導電材１２１でブラックストライプを形成し、その間隙部にスラリー法により各色蛍光体１２２を塗布して蛍光膜１１４を作製した。黒色導電材１２１としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
【０１３３】
また、蛍光膜１１４の内面側にはメタルバック１１５を設けた。メタルバック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側表面の平滑化処理（通常、フィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸着することで作製した。
【０１３４】
フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極が設けられる場合もあるが、本実施例では、メタルバック１１５のみで十分な導電性が得られたので省略した。
【０１３５】
前述の封着を行う際、カラーの場合は各色蛍光体１２２と電子放出素子１０４とを対応させなくてはいけないため、十分な位置合わせを行った。
【０１３６】
以上のようにして完成した外囲器１１８内の雰囲気を排気管（不図示）を通じ真空ポンプにて排気し、十分な真空度に達した後、外部端子Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎを通じ、各表面伝導型電子放出素子１０４の素子電極４，５間に電圧を印加し、実施例１と同様にしてフォーミング処理を行い、電子放出部８を作製した。
【０１３７】
続いて、真空雰囲気中にベンゾニトリルを導入し、真空度を１×１０-4Ｐａ程度に維持して、１５Ｖの波高電圧で活性化処理を行った。このとき約３０ｍｉｎで素子電流Ｉｆが飽和したところで活性化処理を終了した。
【０１３８】
この後、不図示の排気管を通じ、外囲器１１８内を１．３×１０-4.5Ｐａ（１０-6.5Ｔｏｒｒ）程度の真空度とし、該排気管をガスバーナで熱することで溶着し、外囲器１１８の封止を行った。最後に、封止後の真空度を維持するために、高周波加熱法でゲッター処理を行った。ゲッターはＢａを主成分とした。
【０１３９】
以上のようにして単純マトリクス配置の電子源を用いて構成した表示パネル２０１（図１０参照）において、外部端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないしＤｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段により、各表面伝導型電子放出素子１０４にそれぞれ印加することにより電子放出させると共に、高圧端子Ｈｖを通じてメタルバック１１５に数ｋＶ以上の高圧を印加して、電子ビームを加速し、蛍光膜１１４に衝突させ、励起・発光させることで画像表示を行った。
【０１４０】
その結果、本実施例で作製した電子源は、駆動回路の外部からサージノイズなどを与えて、素子に駆動電圧以上の過電圧を印加しても放電破壊することなく、欠陥画素が生じず、高品位な画像表示を維持することが出来た。
【０１４１】
本画像形成装置においては、とりわけ本発明によるディスプレイパネル２０１の薄型化が容易なため、表示装置の奥行きを小さくすることができる。それに加えて、大画面化が容易で輝度が高く視野角特性にも優れるため、臨場感あふれ迫力に富んだ画像を視認性良く表示することが可能であり、且つ画素欠陥となる素子の放電破壊が生じにくく、高信頼の画像形成装置を実現することができる。
【０１４２】
【発明の効果】
以上説明したように、本発明によれば以下の効果を奏する。
【０１４３】
１）過電圧により電子放出素子の電子放出部に生じる放電破壊を防止することができ、電子放出特性の信頼性を向上できる。
【０１４４】
２）さらに大きな過電圧により電子放出素子の電子放出部に放電が発生しても、分割された一部の導電性薄膜のみが放電破壊され、他の導電性薄膜からの駆動電圧供給が行われるため、電子放出特性の耐久性を向上できる。
【０１４５】
３）多数の電子放出素子を配列形成した電子源及び該電子源を用いた画像形成装置において、過電圧が印加された場合でも表示画像中の画素欠陥の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明に係る基本的な電子放出素子の構成部分を示す模式図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】本発明に係る基本的な電子放出素子の構成部分を示す他の模式図である。
【図４】本発明に係る基本的な電子放出素子の構成部分の製造方法の一例を示す図である。
【図５】本発明に係るフォーミング及び活性化に用いられる電圧波形の一例を示す図である。
【図６】本発明に係る第二の導電薄膜が形成される様子を示す模式図である。
【図７】本発明に係る電子放出素子の電子放出特性を測定する評価系を示す図である。
【図８】本発明に係る放出電流Ｉｅ及び素子電流Ｉｆの電圧Ｖｆ特性を示す図である。
【図９】本発明に係る単純マトリクス配置の電子源の構成について示す図である。
【図１０】本発明に係る画像形成装置の基本構成図である。
【図１１】本発明に係る画像形成装置の蛍光膜の一例を示す図である。
【図１２】本発明に係る画像形成装置の駆動回路の一例を示すブロック図である。
【図１３】本発明に係る梯型配置の電子源の構成について示す図である。
【図１４】本発明に係る梯型配置の電子源を用いた画像形成装置の基本構成図である。
【図１５】従来の電子放出素子の構成部分を示す模式図である。
【図１６】従来の電子放出素子に生じた放電破壊を示す模式図である。
【符号の説明】
１ 基板
２ 電子放出部を構成する第二の導電性膜
３ 第一の導電性薄膜
４，５ 素子電極
６ レーザー光
７ 間隙
８ 電子放出部
【発明の属する技術分野】
本発明は、電子放出素子、特に表面伝導型電子放出素子と、該素子を複数備えた電子源、及び該電子源を用いて構成した表示装置に関する。
【０００２】
【従来の技術】
表面伝導型電子放出素子は、絶縁性の基板上に形成された導電性薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。
【０００３】
表面伝導型電子放出素子の典型的な構成例としては、図１５に示すように、絶縁性の基板１上に設けた一対の素子電極４，５間を連絡する金属酸化物等の導電性薄膜３に、予めフォーミングと称される通電処理により電子放出部８を形成したものが挙げられる。フォーミングは、導電性薄膜３の両端に、電圧を印加通電することで通常行われ、導電性薄膜３を局所的に破壊、変形もしくは変質させて構造を変化させ、電気的に高抵抗な状態の電子放出部８を形成する処理である。電子放出は、上記電子放出部８が形成された導電性薄膜３に電圧を印加して電流を流すことにより、電子放出部８に発生した亀裂付近から行われる。
【０００４】
上記表面伝導型電子放出素子は、構造が単純で製造も比較的容易であることから、大面積にわたり多数配列形成できる利点がある。そこで、この特徴を活かすための種々の応用が研究されている。例えば、荷電ビーム源、表示装置等の画像形成装置への利用が挙げられる。
【０００５】
従来、多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の表面伝導型電子放出素子の両端（両素子電極）を配線（共通配線とも呼ぶ）にて各々結線した行を多数行配列（梯型配置とも呼ぶ）した電子源が挙げられる（特開昭６４−３１３３２号公報、特開平１−２８３７４９号公報、特開平１−２５７５５２号公報）。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したような構成を有する表面伝導型電子放出素子を駆動する際、素子電極４、５間に駆動電圧を印加するが、外部からのノイズ等により駆動電圧が揺らぐことで過電圧が印加されてしまう場合がある。
【０００７】
この過電圧により、電子放出部８に過剰な電子放出を生じ、さらには、図１６に示すように導電性薄膜３に放電を発生させ素子を破壊する場合があった。
【０００８】
本発明の目的は、上記課題を解決する、すなわち過電圧により電子放出素子の電子放出部に生じる放電破壊を防止し、電子放出特性の信頼性を向上するとともに、さらに大きな過電圧により、素子の放電が発生した場合においても、分割された導電性薄膜部のみで放電を終了させ、他の分割領域の素子の破壊を防止して、電子放出特性の耐久性を向上することにある。
【０００９】
また、本発明の目的は、多数の電子放出素子を配列形成した電子源において、各電子放出素子に過電圧が印加された場合でも、素子の破壊を防止し、電子放出素子を安定維持し信頼性を向上することにある。
【００１０】
さらに、本発明の目的は、多数の電子放出素子を配列形成した電子源を用いた表示装置において、各電子放出素子にさらに大きな過電圧が印加され、素子に放電が発生した場合でも、分割された導電性薄膜部のみで放電を終了させ、表示欠陥を最小に抑えることにより輝度ムラや画像ムラの無い高品質な画像が得られるようにすることにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために成された本発明の構成は以下の通りである。
【００１２】
本発明の電子放出素子は、基体上に一対の素子電極を有し、該素子電極間に一対の第二の導電性膜を有する電子放出素子において、前記第二の導電性膜の各々は、該各々の第二の導電性膜と対向する前記素子電極と複数の第一の導電性薄膜で接続されていることを特徴とする。
【００１３】
また、本発明の電子放出素子は、基体上に一対の素子電極を有し、該素子電極間に一対の第二の導電性膜を有し、前記第二の導電性膜の各々と該各々の第二の導電性膜と対向する前記素子電極との間を接続する第一の導電性薄膜を有する電子放出素子において、該第一の導電性薄膜が分岐することにより前記第二の導電性膜と複数箇所で接続していることを特徴とする。
【００１４】
上記本発明の電子放出素子は、さらにその特徴として、「前記第二の導電性膜は、炭素からなること」をも含む。
また、本発明の電子放出素子は、基体上に一対の素子電極を有し、該素子電極間に一対の炭素からなる導電性膜を有する電子放出素子において、前記導電性膜の各々は、該各々の導電性膜と対向する前記素子電極と複数の電流路で接続され、該電流路の各々は、少なくとも前記導電性膜との接続箇所で離間していることを特徴とする。
上記本発明の電子放出素子は、さらにその特徴として、「前記電子放出素子は、表面伝導型電子放出素子であること」をも含む。
【００１５】
また、本発明の電子源は、上記本発明の電子放出素子を、基板上に複数備えたことを特徴とする。
【００１６】
上記本発明の電子源は、さらにその特徴として、「複数の電子放出素子を配列した素子列を少なくとも１列以上有し、各電子放出素子を駆動するための配線がマトリクス配置されていること」、「複数の電子放出素子を配列した素子列を少なくとも１列以上有し、各電子放出素子を駆動するための配線が梯状配置されていること」をも含む。
【００１７】
さらに、本発明の画像形成装置は、上記本発明の電子源と、該電子源から放出される電子線の照射により画像を形成する画像形成部材とを有することを特徴とする。
【００１８】
【発明の実施の形態】
上記のように、本発明は電子放出素子、特に表面伝導型電子放出素子、該電子放出素子を複数配列形成した電子源、該電子源を用いた画像形成装置に係るもので、各発明の構成及び作用を以下に更に説明する。
【００１９】
図１は本発明の好ましい態様である表面伝導型電子放出素子の一例を示す平面図であり、図２は図１のＡ−Ａ’面での模式的断面図である。
【００２０】
図１に示す様に、本発明の表面伝導型電子放出素子は、基板１上に対向する一対の素子電極４、５と、該素子電極に接続されその一部に電子放出部８を有する第一の導電性薄膜３とを有しており、第一の導電性薄膜３は、３ａ、３ｂ、３ｃに三分割されている。
【００２１】
図２に示すように、電子放出部８は、第一の導電性薄膜３の一部が、破壊・変形ないし変質され、間隙が形成された部分を含み、間隙内部及びその近傍の第一の導電性薄膜３上には、第二の導電性膜２が形成されている。なお、第二の導電性膜２は第一の導電性薄膜３に形成された間隙よりもさらに狭い間隙部をもって対峙した形状となっている。電子放出はこの間隙付近から行われる。この間隙を含む電子放出部８及び間隙自体は、第一の導電性薄膜３の膜厚、膜質、材料及び後述するフォーミング条件等の製法および、後述する活性化工程における第二の導電性膜２を構成する炭素あるいは炭素化合物に依存して形成される。従って、電子放出部８の位置及び形状は図１及び図２に示されるような位置及び形状に特定されるものではない。
【００２２】
本発明は、素子電極４，５間の第一の導電性薄膜３が少なくとも複数に分割され、少なくとも該複数の第一の導電性薄膜３ａ〜３ｃ間が、電子放出部８を構成する第二の導電性膜２で連結されてなる点に大きな特徴を有する。
【００２３】
第一の導電性薄膜を３ａ、３ｂ、３ｃのごとくに分割することで、電子放出部８に駆動電圧を印加する電流路を形成する第一の導電性薄膜３の抵抗を高くし、放電が発生する際の異常な大電流を制限することで、素子の破壊を防止することができる。
【００２４】
さらに分割された第一の導電性薄膜３を電子放出部８を構成する第二の導電性膜２で連結することで、万一放電により、第一の導電性薄膜３が破壊されて電流路が遮断されても隣接する第一の導電性薄膜３から駆動電圧が供給され、素子の駆動を持続することができる。
【００２５】
第一の導電性薄膜３の形状および分割数等は、応用される形態等によって、適宜設計され、分割された第一の導電性薄膜３ａ、３ｂ、３ｃの隣接間の距離は、第一の導電性薄膜幅Ｗより小さければよく、特に好ましくは、数百ｎｍ〜数十μｍの間隔である。
【００２６】
第一の導電性薄膜３の分割形状は、フォトリソグラフィー技術を用いて形成しても良いし、一体化された導電性薄膜を形成した後、レーザー等により分割しても良く、所望の導電性薄膜の分割形状を得られれば、その手法は、問わない。
【００２７】
図３は本発明の好ましい態様である表面伝導型電子放出素子の他の例を示す平面図である。図３に示すごとく素子電極４、５間において、第一の導電性薄膜３が少なくとも電子放出部が形成される位置で分断されており、電子放出部を構成する第二の導電性膜２が、第一の導電性薄膜３の分断された部分を跨いで形成されてなる場合にも、同様の効果が得られる。
【００２８】
基板１としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等のセラミックスおよびＳｉ基板等が挙げられるが、本発明はこれらのみに限定されるものではない。
【００２９】
対向する素子電極４，５の材料としては、一般的導体材料が用いられ、例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ−Ａｇ等の金属或は金属酸化物とガラス等から構成される印刷導体、Ｉｎ2Ｏ3−ＳｎＯ2等の透明導電体、及びポリシリコン等の半導体導体材料等から適宜選択される。
【００３０】
素子電極間隔Ｌ、第一の導電性薄膜幅Ｗは、応用される形態等によって、適宜設計される。
【００３１】
素子電極間隔Ｌは、数十ｎｍ〜数百μｍであることが好ましく、より好ましくは、数μｍ〜数十μｍである。第一の導電性薄膜幅Ｗは、電極の抵抗値や電子放出特性を考慮すると、好ましくは数μｍ〜数百μｍである。また、素子電極４、５の厚みは、用いる電極材料の導電率により異なるが、数十ｎｍ〜数μｍである。
【００３２】
第一の導電性薄膜３を構成する材料としては、例えばＰｄ，Ｐｔ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3等の酸化物、ＨｆＢ2，ＺｒＢ2，Ｌａ，Ｂ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等が挙げられる。
【００３３】
第一の導電性薄膜３の膜厚は、好ましくは０．数ｎｍ〜数百ｎｍで、特に好ましくは１ｎｍ〜５０ｎｍであり、その抵抗値は、１０2〜１０7Ω／□のシート抵抗値である。
【００３４】
第二の導電性膜２を構成する材料としては、炭素及び炭素化合物が好ましい。ここで、炭素とは、グラファイト（単結晶及び多結晶の双方を指す）、非晶質カーボン（非晶質カーボン及びこれと多結晶グラファイトとの混合物を指す）である。
【００３５】
第二の導電性膜２の堆積膜厚は、好ましくは５０ｎｍ以下、より好ましくは３０ｎｍ以下である。
【００３６】
次に、図１、図２及び図３に示した本発明の表面伝導型電子放出素子の製造方法の一例を、図４の製造工程図に基づいて説明する。尚、以下に示す工程ａ〜ｄは図４の（ａ）〜（ｄ）に対応する。
【００３７】
工程ａ：基板１を洗剤、純水および有機溶剤により十分に洗浄した後、真空蒸着法，スパッタ法等により素子電極材料を堆積させた後、フォトリソグラフィー技術により基板１の面上に素子電極４，５を形成する。
【００３８】
工程ｂ：素子電極４，５を設けた基板１上に、有機金属溶液をインクジェット法により塗布して、有機金属膜を形成する。有機金属溶液には、前述の第一の導電性薄膜の材料の金属を主元素とする有機化合物の溶液を用いることができる。この有機金属膜を加熱焼成処理し、第一の導電性薄膜３を形成する。
【００３９】
工程ｃ：第一の導電性薄膜３にレーザー６を照射し所望のパターンに第一の導電性薄膜３をカットし分割する。
【００４０】
工程ｄ：続いて、フォーミングと呼ばれる通電処理を施す。素子電極４，５間に不図示の電源より通電すると、第一の導電性薄膜３の部位に構造の変化した電子放出部８が形成される。この通電処理により第一の導電性薄膜３を局所的に破壊、変形もしくは変質せしめ、構造の変化した部位が電子放出部８である。
【００４１】
フォーミングの電圧波形の例を図５に示す。
【００４２】
電圧波形は、特にパルス波形が好ましく、パルス波高値を定電圧とした電圧パルスを連続的に印加する場合（図５（ａ））と、パルス波高値を増加させながら電圧パルスを印加する場合（図５（ｂ））がある。
【００４３】
まず、パルス波高値を定電圧とした場合について説明する。図５（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１を１μ秒〜１０ｍ秒、Ｔ２を１０μ秒〜１００ｍ秒とし、波高値（フォーミング時のピーク電圧）を前述した表面伝導型電子放出素子の形態に応じて適宜選択して、適当な真空度、例えば１×１０-4〜１×１０-6Ｐａ程度の真空雰囲気下で、数秒から数十分印加する。尚、印加する電圧波形は、図示される三角波に限定されるものではなく、矩形波等の所望の波形を用いることができる。また、図示される片極電圧に限定されるものではなく、両極の交流波形を用いることもできる。
【００４４】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について説明する。図５（ｂ）におけるＴ１及びＴ２は図４（ａ）と同様であり、波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度づつ増加させ、図５（ａ）の説明と同様の適当な真空雰囲気下で印加する。
【００４５】
尚、パルス間隔Ｔ２中で、第一の導電性薄膜３（図１、図２及び図３参照）を局所的に破壊、変形もしくは変質させない程度の電圧、例えば０．１Ｖ程度の電圧で素子電流を測定して抵抗値を求め、例えば１Ｍオーム以上の抵抗を示した時にフォーミングを終了する。
【００４６】
更に活性化工程を施す。
【００４７】
活性化工程とは、フォーミング工程での説明と同様に、パルス波高値を定電圧としたパルスの印加を繰り返す処理のことをいい、真空雰囲気中に有機ガスを導入し、例えば１×１０-4〜１×１０-6Ｐａ程度に維持して、有機物質から炭素及び炭素化合物をフォーミング部に堆積させ、第二の導電性膜を形成することで、素子電流、放出電流の状態を著しく向上させることができる工程である。
【００４８】
図６に、分割された第一の導電性薄膜３ａ，３ｂの隣接部に第二の導電性膜が進展した形状を拡大して模式的に示す。まず図６（ａ）のようにフォーミング亀裂部に第二の導電性膜２が堆積し、さらに活性化工程の進行とともにフォーミング部の両端部からさらに第二の導電性膜２の堆積が進展していき隣接部が連結して、間隙７を有する第二の導電性膜２を含む電子放出部が、形成される。
【００４９】
この活性化工程は、例えば素子電流や放出電流を測定しながら行って、例えば放出電流が飽和した時点で終了するようにすれば効果的であるので好ましい。また、活性化工程でのパルス波高値は、好ましくは素子を駆動する際に印加する駆動電圧の波高値である。
【００５０】
このようにして得られる本発明の表面伝導型電子放出素子の基本特性を以下に説明する。
【００５１】
図７は、表面伝導型電子放出素子の電子放出特性を測定するための測定評価系の一例を示す概略構成図で、まずこの測定評価系を説明する。
【００５２】
図７において、図１と同じ符号は同じ部材を示す。また、７１は素子に素子電圧Ｖｆを印加するための電源、７０は素子電極４，５間の第一の導電性薄膜３を流れる素子電流Ｉｆを測定するための電流計、７４は電子放出部８より放出される放出電流Ｉｅを捕捉するためのアノード電極、７３はアノード電極７４に電圧を印加するための高圧電源、７２は電子放出部８より放出される放出電流Ｉｅを測定するための電流計、７５は真空装置、７６は排気ポンプである。
【００５３】
表面伝導型電子放出素子及びアノード電極７４等は真空装置７５内に設置され、この真空装置７５には不図示の真空計等の必要な機器が具備されており、所望の真空下で表面伝導型電子放出素子の測定評価ができるようになっている。
【００５４】
排気ポンプ７６は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とから構成されている。また、真空装置７５全体及び表面伝導型電子放出素子の基板１は、ヒーターにより２００〜３００℃程度まで加熱できるようになっている。尚、この測定評価系は、後述するような表示パネル（図１０における２０１参照）の組み立て段階において、表示パネル及びその内部を真空装置７５及びその内部として構成することで、前述のフォーミング工程及び活性化工程における測定評価及び処理に応用することができるものである。
【００５５】
以下に述べる表面伝導型電子放出素子の基本特性は、上記測定評価系のアノード電極７４の電圧を１ｋＶ〜１０ｋＶとし、アノード電極７４と表面伝導型電子放出素子の距離Ｈを２ｍｍ〜８ｍｍとして通常測定を行う。
【００５６】
まず、放出電流Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆの関係の典型的な例を図８（図中の実線）に示す。尚、図８において、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さいので、任意単位で示されている。
【００５７】
図８から明らかなように、表面伝導型電子放出素子は、放出電流Ｉｅに対する次の３つの特徴的特性を有する。
【００５８】
まず第１に、表面伝導型電子放出素子はある電圧（しきい値電圧と呼ぶ：図８中のＶｔｈ）以上の素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加し、一方、しきい値電圧Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。即ち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
【００５９】
第２に、放出電流Ｉｅが素子電圧Ｖｆに対して単調増加する特性（ＭＩ特性と呼ぶ）を有するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【００６０】
第３に、アノード電極７４（図７参照）に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。即ち、アノード電極７４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００６１】
以上のような本発明の表面伝導型電子放出素子の特徴的特性のため、複数の素子を配置した電子源や画像形成装置等でも、入力信号に応じて、容易に放出電子量を制御することができることとなり、多方面への応用ができる。
【００６２】
次に、本発明の電子源における表面伝導型電子放出素子の配列について説明する。
【００６３】
本発明の電子源における表面伝導型電子放出素子の配列方式としては、従来の技術の項で述べたような梯型配置の他、ｍ本のＸ方向配線の上にｎ本のＹ方向配線を層間絶縁層を介して設置し、表面伝導型電子放出素子の一対の素子電極に各々Ｘ方向配線、Ｙ方向配線を接続した配列方式が挙げられる。これを以後単純マトリクス配置と呼ぶ。まず、この単純マトリクス配置について詳述する。
【００６４】
前述した表面伝導型電子放出素子の基本的特性によれば、印加される素子電圧Ｖｆがしきい値電圧Ｖｔｈを超える場合には、印加するパルス状電圧の波高値とパルス幅で電子放出量を制御できる。一方、しきい値電圧Ｖｔｈ以下では、殆ど電子の放出はされない。従って、多数の表面伝導型電子放出素子を配置した場合においても、単純なマトリクス配線だけで入力信号に応じて制御したパルス状電圧を印加し、個々の素子を選択して独立に駆動可能となる。
【００６５】
単純マトリクス配置は上記原理に基づくものであり、本発明の電子源の一例である単純マトリクス配置の電子源の構成について、図９に基づいて更に説明する。
【００６６】
図９において、基板１は既に説明したようなガラス板等であり、この基板１上に配列された表面伝導型電子放出素子１０４の個数及び形状は用途に応じて適宜設定されるものである。
【００６７】
ｍ本のＸ方向配線１０２は、各々外部端子ＤＸ１，ＤＸ２，・・・ＤＸｍを有するもので、基板１上に、真空蒸着法，印刷法，スパッタ法等で形成した導電性金属等である。また、多数の表面伝導型電子放出素子１０４にほぼ均等に電圧が供給されるように、材料、膜厚、配線幅が設定されている。
【００６８】
ｎ本のＹ方向配線１０３は、各々外部端子ＤＹ１，ＤＹ２，・・・ＤＹｎを有するもので、Ｘ方向配線１０２と同様に作成される。
【００６９】
これらｍ本のＸ方向配線１０２とｎ本のＹ方向配線１０３間には、不図示の層間絶縁層が設置され、電気的に分離されて、マトリクス配線を構成している。尚、このｍ，ｎは共に正の整数である。
【００７０】
不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等で形成されたＳｉＯ2等であり、Ｘ方向配線１０２を形成した基板１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線１０２とＹ方向配線１０３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。また、Ｘ方向配線１０２とＹ方向配線１０３は各々外部端子として引き出されている。
【００７１】
更に、表面伝導型電子放出素子１０４の対向する素子電極（不図示）が、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、真空蒸着法，印刷法，スパッタ法等で形成された導電性金属等からなる結線１０５によって電気的に接続されているものである。
【００７２】
ここで、ｍ本のＸ方向配線１０２と、ｎ本のＹ方向配線１０３と、結線１０５と、対向する素子電極とは、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なっていてもよく、前述の素子電極の材料等より適宜選択される。これら素子電極への配線は、素子電極と材料が同一である場合には、素子電極と総称する場合もある。また、表面伝導型電子放出素子１０４は、基板１あるいは不図示の層間絶縁層上どちらに形成してもよい。
【００７３】
また、詳しくは後述するが、前記Ｘ方向配線１０２には、Ｘ方向に配列された表面伝導型電子放出素子１０４の行を入力信号に応じて走査するために、走査信号を印加する不図示の走査信号印加手段が電気的に接続されている。
【００７４】
一方、Ｙ方向配線１０３には、Ｙ方向に配列された表面伝導型電子放出素子１０４の列の各列を入力信号に応じて変調するために、変調信号を印加する不図示の変調信号印加手段が電気的に接続されている。各表面伝導型電子放出素子１０４に印加される駆動電圧は、当該表面伝導型電子放出素子に印加される走査信号と変調信号の差電圧として供給されるものである。
【００７５】
次に、以上のような単純マトリクス配置の本発明の電子源を用いた本発明の画像形成装置の一例を、図１０〜図１２を用いて説明する。尚、図１０は表示パネル２０１の基本構成図であり、図１１は蛍光膜１１４を示す図であり、図１２は図１１の表示パネル２０１で、ＮＴＳＣ方式等のテレビ信号に応じてテレビジョン表示を行うための駆動回路の一例を示すブロック図である。
【００７６】
図１０において、１は上述のようにして本発明の表面伝導型電子放出素子を配置した電子源の基板、１１１は基板１を固定したリアプレート、１１６はガラス基板１１３の内面に画像形成部材であるところの蛍光膜１１４とメタルバック１１５等が形成されたフェースプレート、１１２は支持枠である。リアプレート１１１，支持枠１１２及びフェースプレート１１６は、これらの接合部分にフリットガラス等を塗布し、大気中あるいは窒素雰囲気中で４００℃〜５００℃で１０分間以上焼成することで封着して、外囲器１１８を構成している。
【００７７】
図１０において、１０２，１０３は表面伝導型電子放出素子１０４の一対の素子電極４，５（図１及び図２参照）に接続されたＸ方向配線及びＹ方向配線で、各々外部端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを有している。
【００７８】
外囲器１１８は、上述の如く、フェースプレート１１６、支持枠１１２、リアプレート１１１で構成されている。しかし、リアプレート１１１は主に基板１の強度を補強する目的で設けられるものであり、基板１自体で十分な強度を持つ場合は別体のリアプレート１１１は不要であり、基板１に直接支持枠１１２を封着し、フェースプレート１１６、支持枠１１２、基板１にて外囲器１１８を構成しても良い。また、フェースプレート１１６とリアプレート１１１の間に、スペーサーと呼ばれる不図示の支持体を更に設置することで、大気圧に対して十分な強度を有する外囲器１１８とすることもできる。
【００７９】
蛍光膜１１４は、モノクロームの場合は蛍光体１２２のみから成るが、カラーの場合は、蛍光体１２２の配列により、ブラックストライプ（図１１（ａ））あるいはブラックマトリクス（図１１（ｂ））等と呼ばれる黒色導電材１２１と、蛍光体１２２とで構成される。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合必要となる三原色の各蛍光体１２２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜１１４における外光反射によるコントラストの低下を抑制することである。黒色導電材１２１の材料としては、通常よく用いられている黒鉛を主成分とする材料だけでなく、導電性があり、光の透過及び反射が少ない材料であれば他の材料を用いることもできる。
【００８０】
ガラス基板１１３に蛍光体１２２を塗布する方法としては、モノクローム、カラーによらず、沈殿法や印刷法が用いられる。
【００８１】
また、図１０に示されるように、蛍光膜１１４の内面側には通常メタルバック１１５が設けられる。メタルバック１１５の目的は、蛍光体１２２（図１０参照）の発光のうち内面側への光をフェースプレート１１６側へ鏡面反射することにより輝度を向上すること、高圧端子Ｈｖから電子ビーム加速電圧を印加するための電極として作用すること、外囲器１１８内で発生した負イオンの衝突によるダメージからの蛍光体１２２の保護等である。メタルバック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側表面の平滑化処理（通常、フィルミングと呼ばれる）を行い、その後Ａｌを真空蒸着等で堆積することで作製できる。
【００８２】
フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極（不図示）を設けてもよい。
【００８３】
前述の封着を行う際、カラーの場合は各色蛍光体１２２と表面伝導型電子放出素子１０４とを対応させなくてはいけないため、十分な位置合わせを行う必要がある。
【００８４】
外囲器１１８内は、不図示の排気管を通じ、１×１０-5Ｐａ程度の真空度にされ、封止される。また、外囲器１１８の封止を行う直前あるいは封止後に、ゲッター処理を行う場合もある。これは、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器１１８内の所定の位置に配置したゲッター（不図示）を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１×１０-3〜１×１０-5Ｐａの真空度を維持するためのものである。
【００８５】
尚、前述したフォーミング及びこれ以降の表面伝導型電子放出素子の製造工程は、通常、外囲器１１８の封止直前又は封止後に行われるもので、その内容は前述の通りである。
【００８６】
上述の表示パネル２０１は、例えば図１２に示されるような駆動回路で駆動することができる。尚、図１２において、２０１は前記表示パネルであり、２０２は走査回路、２０３は制御回路、２０４はシフトレジスタ、２０５はラインメモリ、２０６は同期信号分離回路、２０７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【００８７】
図１２に示されるように、表示パネル２０１は、外部端子Ｄｘ１ないしＤｘｍ、外部端子Ｄｙ１ないしＤｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続されている。このうち、外部端子Ｄｘ１ないしＤｘｍには、前記表示パネル２０１内に設けられている表面伝導型電子放出素子、すなわちｍ行ｎ列の行列状にマトリクス配置された表面伝導型電子放出素子群を１行（ｎ素子）づつ順次駆動して行くための走査信号が印加される。
【００８８】
一方、外部端子Ｄｙ１ないしＤｙｎには、前記走査信号により選択された１行の各素子の出力電子ビームを制御する為の変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶの直流電圧が供給される。これは表面伝導型電子放出素子より出力される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００８９】
走査回路２０２は、内部にｍ個のスイッチング素子（図１２中、Ｓ１ないしＳｍで模式的に示す）を備えるもので、各スイッチング素子Ｓ１〜Ｓｍは、直流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のいずれか一方を選択して、表示パネル２０１の外部端子Ｄｘ１ないしＤｘｍと電気的に接続するものである。各スイッチング素子Ｓ１〜Ｓｍは、制御回路２０３が出力する制御信号Ｔｓｃａｎに基づいて動作するもので、実際には、例えばＦＥＴのようなスイッチング機能を有する素子を組み合わせることにより容易に構成することが可能である。
【００９０】
本例における前記直流電圧源Ｖｘは、前記表面伝導型電子放出素子の特性（しきい値電圧）に基づき、走査されていない表面伝導型電子放出素子に印加される駆動電圧がしきい値電圧以下となるような一定電圧を出力するよう設定されている。
【００９１】
制御回路２０３は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路２０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
【００９２】
同期信号分離回路２０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離する為の回路で、良く知られているように、周波数分離（フィルター）回路を用いれば、容易に構成できるものである。同期信号分離回路２０６により分離された同期信号は、これも良く知られるように、垂直同期信号と水平同期信号より成る。ここでは説明の便宜上、Ｔｓｙｎｃとして図示する。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と図示する。このＤＡＴＡ信号はシフトレジスタ２０４に入力される。
【００９３】
シフトレジスタ２０４は、時系列的にシリアル入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路２０３より送られる制御信号Ｔｓｆｔに基づいて動作する。この制御信号Ｔｓｆｔは、シフトレジスタ２０４のシフトクロックであると言い換えても良い。また、シリアル／パラレル変換された画像１ライン分（表面伝導型電子放出素子のｎ素子分の駆動データに相当する）のデータは、Ｉｄ１ないしＩｄｎのｎ個の並列信号として前記シフトレジスタ２０４より出力される。
【００９４】
ラインメモリ２０５は、画像１ライン分のデータを必要時間だけ記憶する為の記憶装置であり、制御回路２０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１ないしＩｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１ないしＩ’ｄｎとして出力され、変調信号発生器２０７に入力される。
【００９５】
変調信号発生器２０７は、前記画像データＩ’ｄ１ないしＩ’ｄｎの各々に応じて、表面伝導型電子放出素子の各々を適切に駆動変調する為の信号線で、その出力信号は、外部端子Ｄｙ１ないしＤｙｎを通じて表示パネル２０１内の表面伝導型電子放出素子に印加される。
【００９６】
前述したように、表面伝導型電子放出素子は電子放出に明確なしきい値電圧を有しており、しきい値電圧を超える電圧が印加された場合にのみ電子放出が生じる。また、しきい値電圧を超える電圧に対しては、表面伝導型電子放出素子への印加電圧の変化に応じて放出電流も変化して行く。表面伝導型電子放出素子の材料や構成、製造方法を変える事により、しきい値電圧の値や、印加電圧に対する放出電流の変化の度合いが変わる場合もあるが、いずれにしても以下のような事が言える。
【００９７】
即ち、表面伝導型電子放出素子にパルス状の電圧を印加する場合、例えばしきい値電圧以下の電圧を印加しても電子放出は生じないが、しきい値電圧を超える電圧を印加する場合には電子放出を生じる。その際、第１には電圧パルスの波高値を変化させることにより、出力される電子ビームの強度を制御することが可能である。第２には、電圧パルスの幅を変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。
【００９８】
従って、入力信号に応じて表面伝導型電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式とが挙げられる。電圧変調方式を行う場合、変調信号発生器２０７としては、一定の長さの電圧パルスを発生するが、入力されるデータに応じて適宜パルスの波高値を変調できる電圧変調方式の回路を用いる。また、パルス幅変調方式を行う場合、変調信号発生器２０７としては、一定の波高値の電圧パルスを発生するが、入力されるデータに応じて適宜パルス幅を変調できるパルス幅変調方式の回路を用いる。
【００９９】
シフトレジスタ２０４やラインメモリ２０５は、デジタル信号式のものでもアナログ信号式のものでもよく、画像信号のシリアル／パラレル変換や記憶が所定の速度で行えるものであればよい。
【０１００】
デジタル信号式を用いる場合には、同期信号分離回路２０６の出力信号ＤＡＴＡをデジタル信号化する必要がある。これは同期信号分離回路２０６の出力部にＡ／Ｄ変換器を設けることで行える。
【０１０１】
また、これと関連して、ラインメモリ２０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器２０７に設けられる回路が若干異なるものとなる。
【０１０２】
即ち、デジタル信号で電圧変調方式の場合、変調信号発生器２０７には、例えば良く知られているＤ／Ａ変換回路を用い、必要に応じて増幅回路等を付け加えればよい。また、デジタル信号でパルス幅変調方式の場合、変調信号発生器２０７は、例えば高速の発振器及び発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いることで容易に構成することができる。更に、必要に応じて、比較器の出力するパルス幅変調された変調信号を表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１０３】
一方、アナログ信号で電圧変調方式の場合、変調信号発生器２０７には、例えばよく知られているオペアンプ等を用いた増幅回路を用いればよく、必要に応じてレベルシフト回路等を付け加えてもよい。また、アナログ信号でパルス幅変調方式の場合、例えばよく知られている電圧制御型発振回路（ＶＣＯ）を用いればよく、必要に応じて表面伝導型電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付け加えてもよい。
【０１０４】
以上のような表示パネル２０１及び駆動回路を有する本発明の画像形成装置は、外部端子Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎから電圧を印加することにより、任意の電子放出素子１０４から電子を放出させることができ、高圧端子Ｈｖを通じてメタルバック１１５あるいは透明電極（不図示）に高電圧を印加して電子ビームを加速し、加速した電子ビームを蛍光膜１１４に衝突させることで生じる励起・発光によって、ＮＴＳＣ方式のテレビ信号に応じてテレビジョン表示を行うことができるものである。
【０１０５】
尚、以上説明した構成は、表示等に用いられる本発明の画像形成装置を得る上で必要な概略構成であり、例えば各部材の材料等、詳細な部分は上述の内容に限られるものではなく、画像形成装置の用途に適するよう、適宜選択されるものである。また、入力信号例としてＮＴＳＣ方式を挙げたが、本発明の画像形成装置はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式等の他の方式でもよく、更にはこれらよりも多数の走査線からなるＴＶ信号、例えばＭＵＳＥ方式をはじめとする高品位ＴＶ方式でもよい。
【０１０６】
次に、梯型配置の電子源及びこれを用いた本発明の画像形成装置の一例について、図１３及び図１４を用いて説明する。
【０１０７】
図１３において、１は基板、１０４は表面伝導型電子放出素子、３０４は表面伝導型電子放出素子１０４を接続する共通配線で１０本設けられており、各々外部端子Ｄ１〜Ｄ１０を有している。
【０１０８】
表面伝導型電子放出素子１０４は、基板１上に並列に複数個配置される。これを素子行と呼ぶ。そしてこの素子行が複数行配置されて電子源を構成している。
【０１０９】
各素子行の共通配線３０４（例えば外部端子Ｄ１とＤ２の共通配線３０４）間に適宜の駆動電圧を印加することで、各素子行を独立に駆動することが可能である。即ち、電子ビームを放出させたい素子行にはしきい値電圧を超える電圧を印加し、電子ビームを放出させたくない素子行にはしきい値電圧以下の電圧を印加するようにすればよい。このような駆動電圧の印加は、各素子行間に位置する共通配線Ｄ２〜Ｄ９について、各々相隣接する共通配線３０４、即ち相隣接する外部端子Ｄ２とＤ３，Ｄ４とＤ５，Ｄ６とＤ７，Ｄ８とＤ９の共通配線３０４を一体の同一配線としても行うことができる。
【０１１０】
図１４は、上記梯型配置の電子源を備えた表示パネル３０１の構造を示す図である。
【０１１１】
図１４において、３０２はグリッド電極、３０３は電子が通過するための開口、Ｄ１〜Ｄｍは各表面伝導型電子放出素子に電圧を印加するための外部端子、Ｇ１〜Ｇｎはグリッド電極３０２に接続された端子である。また、各素子行間の共通配線３０４は一体の同一配線として基板１上に形成されている。
【０１１２】
尚、図１４において図１０と同じ符号は同じ部材を示すものであり、図１０に示される単純マトリクス配置の電子源を用いた表示パネル２０１との大きな違いは、基板１とフェースプレート１１６の間にグリッド電極３０２を備えている点である。
【０１１３】
基板１とフェースプレート１１６の間には、上記のようにグリッド電極３０２が設けられている。このグリッド電極３０２は、表面伝導型電子放出素子１０４から放出された電子ビームを変調することができるもので、梯型配置の素子行と直交して設けられたストライプ状の電極に、電子ビームを通過させるために、各表面伝導型電子放出素子１０４に対応して１個づつ円形の開口３０３を設けたものとなっている。
【０１１４】
グリッド電極３０２の形状や配置位置は、必ずしも図１４に示すようなものでなくともよく、開口３０３をメッシュ状に多数設けることもあり、またグリッド電極３０２を、例えば表面伝導型電子放出素子１０４の周囲や近傍に設けてもよい。
【０１１５】
外部端子Ｄ１〜Ｄｍ及びＧ１〜Ｇｎは不図示の駆動回路に接続されている。そして、素子行を１列づつ順次駆動（走査）していくのと同期して、グリッド電極３０２の列に画像１ライン分の変調信号を印加することにより、各電子ビームの蛍光膜１１４への照射を制御し、画像を１ラインづつ表示することができる。
【０１１６】
以上のように、本発明の画像形成装置は、単純マトリクス配置及び梯型配置のいずれの本発明の電子源を用いても得ることができ、上述したテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピューター等の表示装置として好適な画像形成装置が得られる。更には、感光ドラム等とで構成した光プリンターの露光装置としても用いることができるものである。
【０１１７】
【実施例】
以下に実施例を挙げ、本発明を更に説明する。
【０１１８】
［実施例１］
本実施例の表面伝導型電子放出素子として、図１、及び図２に示した表面伝導型電子放出素子を作製した。
【０１１９】
図４を用いて、本実施例の製造方法を述べる。尚、以下の工程ａ〜ｄは図４の（ａ）〜（ｄ）に対応する。
【０１２０】
工程ａ：基板１として青板基板を用い、これを有機溶剤により充分に洗浄後、Ｐｔからなる素子電極４，５を形成した。この時、素子電極間隔Ｌが１０μｍ、幅が３００μｍの素子電極４，５とした。
【０１２１】
工程ｂ：素子電極４、５を設けた基板１に、有機金属化合物を有する溶液の液滴をインクジェット法により、導電性薄膜領域に塗付して、有機金属薄膜を形成した後、クリーンオーブンで３００℃，１０分間の大気焼成を行い酸化パラジウム（ＰｄＯ）微粒子（平均粒径：６０Å）からなる微粒子膜（第一の導電性薄膜３）を形成した。この微粒子膜の膜厚は０．０２μｍ、シート抵抗は２×１０4Ω／□となった。
【０１２２】
工程ｃ：第一の導電性薄膜３にレーザー光６（レーザートリミング装置本体は不図示）を照射し所望のパターンに第一の導電性薄膜３をカットし分割する。
【０１２３】
工程ｄ：素子電極４，５及び第一の導電性薄膜３等を形成した上記基板１を図７の測定評価系の真空装置７５内に設置し、排気ポンプ７６にて排気して、真空装置７５内を約１０-4Ｐａの真空度とした。この後、素子電圧Ｖｆを印加するための電源７１により素子電極４，５間に電圧を印加し、フォーミング処理することにより、電子放出部８を形成した。フォーミング処理には、図５（ａ）に示した電圧波形を用いた。
【０１２４】
本実施例では、図５（ａ）中のＴ１を１ｍｓｅｃ、Ｔ２を１０ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は、１０Ｖとし、約６０ｓｅｃの間フォーミング処理をおこなった。
【０１２５】
続いて、真空雰囲気中にベンゾニトリルを導入し、真空度を１×１０-4Ｐａ程度に維持して、１５Ｖの波高電圧で活性化処理を行った。このとき約３０ｍｉｎで素子電流Ｉｆが飽和したところで活性化処理を終了した。
【０１２６】
以上のようにして作製した本実施例の複数の素子の電子放出特性の測定を、上述の測定評価系を用いて行った。尚、測定条件は、アノード電極７４と素子との距離Ｈを５ｍｍ、アノード電極７４の電位を１ｋＶ、素子電圧Ｖｆを１４Ｖ、電子放出特性測定時の真空装置７５内の真空度を１×１０-4Ｐａとした。
【０１２７】
その結果、本実施例の素子は、素子電圧１４Ｖを数Ｖ超える瞬間的な過電圧を素子に与えても、素子の放電破壊を生じることが無かった。
【０１２８】
［実施例２］
本実施例では、図１，図２に示したような表面伝導型電子放出素子を多数、単純マトリクス配置した図９に示したような電子源を用いて、図１０に示したような画像形成装置を作製した例を説明する。
【０１２９】
電子源の作製は、実施例１で説明した素子電極４，５、分割された第一の導電性薄薄膜３の各パターンを拡張して、同時に多数の表面伝導型電子放出素子を形成するとともに、素子電極４及び素子電極５にそれぞれ接続するＸ方向配線（下配線とも呼ぶ）１０２及びＹ方向配線（上配線とも呼ぶ）１０３を、絶縁層を介して形成して行った。
【０１３０】
以上のようにして作製した未フォーミングの電子源基板を用いて画像形成装置を構成した例を、図１０及び図１１を用いて説明する。
【０１３１】
まず、未フォーミングの電子源の基板１をリアプレート１１１に固定した後、基板１の５ｍｍ上方に、フェースプレート１１６（ガラス基板１１３の内面に画像形成部材であるところの蛍光膜１１４とメタルバック１１５が形成されて構成される。）を支持枠１１２を介し配置し、フェースプレート１１６、支持枠１１２、リアプレート１１１の接合部にフリットガラスを塗布し、大気中で４００℃乃至５００℃で１０分以上焼成することで封着した（図１０参照）。また、リアプレート１１１への基板１の固定もフリットガラスで行った。
【０１３２】
画像形成部材であるところの蛍光膜１１４は、モノクロームの場合は蛍光体のみから成るが、本実施例では蛍光体はストライプ形状（図１１（ａ）参照）を採用し、先に黒色導電材１２１でブラックストライプを形成し、その間隙部にスラリー法により各色蛍光体１２２を塗布して蛍光膜１１４を作製した。黒色導電材１２１としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
【０１３３】
また、蛍光膜１１４の内面側にはメタルバック１１５を設けた。メタルバック１１５は、蛍光膜１１４の作製後、蛍光膜１１４の内面側表面の平滑化処理（通常、フィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸着することで作製した。
【０１３４】
フェースプレート１１６には、更に蛍光膜１１４の導電性を高めるため、蛍光膜１１４の外面側に透明電極が設けられる場合もあるが、本実施例では、メタルバック１１５のみで十分な導電性が得られたので省略した。
【０１３５】
前述の封着を行う際、カラーの場合は各色蛍光体１２２と電子放出素子１０４とを対応させなくてはいけないため、十分な位置合わせを行った。
【０１３６】
以上のようにして完成した外囲器１１８内の雰囲気を排気管（不図示）を通じ真空ポンプにて排気し、十分な真空度に達した後、外部端子Ｄｘ１〜Ｄｘｍ及びＤｙ１〜Ｄｙｎを通じ、各表面伝導型電子放出素子１０４の素子電極４，５間に電圧を印加し、実施例１と同様にしてフォーミング処理を行い、電子放出部８を作製した。
【０１３７】
続いて、真空雰囲気中にベンゾニトリルを導入し、真空度を１×１０-4Ｐａ程度に維持して、１５Ｖの波高電圧で活性化処理を行った。このとき約３０ｍｉｎで素子電流Ｉｆが飽和したところで活性化処理を終了した。
【０１３８】
この後、不図示の排気管を通じ、外囲器１１８内を１．３×１０-4.5Ｐａ（１０-6.5Ｔｏｒｒ）程度の真空度とし、該排気管をガスバーナで熱することで溶着し、外囲器１１８の封止を行った。最後に、封止後の真空度を維持するために、高周波加熱法でゲッター処理を行った。ゲッターはＢａを主成分とした。
【０１３９】
以上のようにして単純マトリクス配置の電子源を用いて構成した表示パネル２０１（図１０参照）において、外部端子Ｄｘ１ないしＤｘｍ，Ｄｙ１ないしＤｙｎを通じ、走査信号及び変調信号を不図示の信号発生手段により、各表面伝導型電子放出素子１０４にそれぞれ印加することにより電子放出させると共に、高圧端子Ｈｖを通じてメタルバック１１５に数ｋＶ以上の高圧を印加して、電子ビームを加速し、蛍光膜１１４に衝突させ、励起・発光させることで画像表示を行った。
【０１４０】
その結果、本実施例で作製した電子源は、駆動回路の外部からサージノイズなどを与えて、素子に駆動電圧以上の過電圧を印加しても放電破壊することなく、欠陥画素が生じず、高品位な画像表示を維持することが出来た。
【０１４１】
本画像形成装置においては、とりわけ本発明によるディスプレイパネル２０１の薄型化が容易なため、表示装置の奥行きを小さくすることができる。それに加えて、大画面化が容易で輝度が高く視野角特性にも優れるため、臨場感あふれ迫力に富んだ画像を視認性良く表示することが可能であり、且つ画素欠陥となる素子の放電破壊が生じにくく、高信頼の画像形成装置を実現することができる。
【０１４２】
【発明の効果】
以上説明したように、本発明によれば以下の効果を奏する。
【０１４３】
１）過電圧により電子放出素子の電子放出部に生じる放電破壊を防止することができ、電子放出特性の信頼性を向上できる。
【０１４４】
２）さらに大きな過電圧により電子放出素子の電子放出部に放電が発生しても、分割された一部の導電性薄膜のみが放電破壊され、他の導電性薄膜からの駆動電圧供給が行われるため、電子放出特性の耐久性を向上できる。
【０１４５】
３）多数の電子放出素子を配列形成した電子源及び該電子源を用いた画像形成装置において、過電圧が印加された場合でも表示画像中の画素欠陥の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明に係る基本的な電子放出素子の構成部分を示す模式図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】本発明に係る基本的な電子放出素子の構成部分を示す他の模式図である。
【図４】本発明に係る基本的な電子放出素子の構成部分の製造方法の一例を示す図である。
【図５】本発明に係るフォーミング及び活性化に用いられる電圧波形の一例を示す図である。
【図６】本発明に係る第二の導電薄膜が形成される様子を示す模式図である。
【図７】本発明に係る電子放出素子の電子放出特性を測定する評価系を示す図である。
【図８】本発明に係る放出電流Ｉｅ及び素子電流Ｉｆの電圧Ｖｆ特性を示す図である。
【図９】本発明に係る単純マトリクス配置の電子源の構成について示す図である。
【図１０】本発明に係る画像形成装置の基本構成図である。
【図１１】本発明に係る画像形成装置の蛍光膜の一例を示す図である。
【図１２】本発明に係る画像形成装置の駆動回路の一例を示すブロック図である。
【図１３】本発明に係る梯型配置の電子源の構成について示す図である。
【図１４】本発明に係る梯型配置の電子源を用いた画像形成装置の基本構成図である。
【図１５】従来の電子放出素子の構成部分を示す模式図である。
【図１６】従来の電子放出素子に生じた放電破壊を示す模式図である。
【符号の説明】
１ 基板
２ 電子放出部を構成する第二の導電性膜
３ 第一の導電性薄膜
４，５ 素子電極
６ レーザー光
７ 間隙
８ 電子放出部
Claims (9)
- 基体上に一対の素子電極を有し、該素子電極間に一対の第二の導電性膜を有する電子放出素子において、前記第二の導電性膜の各々は、該各々の第二の導電性膜と対向する前記素子電極と複数の第一の導電性薄膜で接続されていることを特徴とする電子放出素子。
- 基体上に一対の素子電極を有し、該素子電極間に一対の第二の導電性膜を有し、前記第二の導電性膜の各々と該各々の第二の導電性膜と対向する前記素子電極との間を接続する第一の導電性薄膜を有する電子放出素子において、該第一の導電性薄膜が分岐することにより前記第二の導電性膜と複数箇所で接続していることを特徴とする電子放出素子。
- 前記第二の導電性膜は、炭素からなることを特徴とする請求項１または２に記載の電子放出素子。
- 基体上に一対の素子電極を有し、該素子電極間に一対の炭素からなる導電性膜を有する電子放出素子において、前記導電性膜の各々は、該各々の導電性膜と対向する前記素子電極と複数の電流路で接続され、該電流路の各々は、少なくとも前記導電性膜との接続箇所で離間していることを特徴とする電子放出素子。
- 前記電子放出素子は、表面伝導型電子放出素子であることを特徴とする請求項１〜４のいずれかに記載の電子放出素子。
- 請求項１〜５のいずれかに記載の電子放出素子を、基板上に複数備えたことを特徴とする電子源。
- 複数の電子放出素子を配列した素子列を少なくとも１列以上有し、各電子放出素子を駆動するための配線がマトリクス配置されていることを特徴とする請求項６に記載の電子源。
- 複数の電子放出素子を配列した素子列を少なくとも１列以上有し、各電子放出素子を駆動するための配線が梯状配置されていることを特徴とする請求項６に記載の電子源。
- 請求項６〜８のいずれかに記載の電子源と、該電子源から放出される電子線の照射により画像を形成する画像形成部材とを有することを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161637A JP4011863B2 (ja) | 2001-05-30 | 2001-05-30 | 電子放出素子、電子源、及びそれを用いた画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001161637A JP4011863B2 (ja) | 2001-05-30 | 2001-05-30 | 電子放出素子、電子源、及びそれを用いた画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002352699A JP2002352699A (ja) | 2002-12-06 |
| JP2002352699A5 JP2002352699A5 (ja) | 2007-06-07 |
| JP4011863B2 true JP4011863B2 (ja) | 2007-11-21 |
Family
ID=19004880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001161637A Expired - Fee Related JP4011863B2 (ja) | 2001-05-30 | 2001-05-30 | 電子放出素子、電子源、及びそれを用いた画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4011863B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4886184B2 (ja) * | 2004-10-26 | 2012-02-29 | キヤノン株式会社 | 画像表示装置 |
| JP2007294126A (ja) | 2006-04-21 | 2007-11-08 | Canon Inc | 電子放出素子、電子源、画像表示装置、及び、電子放出素子の製造方法 |
| JP2009277460A (ja) | 2008-05-14 | 2009-11-26 | Canon Inc | 電子放出素子及び画像表示装置 |
| JP2009277458A (ja) | 2008-05-14 | 2009-11-26 | Canon Inc | 電子放出素子及び画像表示装置 |
| JP2009277457A (ja) | 2008-05-14 | 2009-11-26 | Canon Inc | 電子放出素子及び画像表示装置 |
| JP2010009965A (ja) | 2008-06-27 | 2010-01-14 | Canon Inc | 電子放出素子とその製造方法、電子源及び画像表示装置 |
| JP2010067387A (ja) | 2008-09-09 | 2010-03-25 | Canon Inc | 電子源および画像表示装置 |
-
2001
- 2001-05-30 JP JP2001161637A patent/JP4011863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002352699A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020084736A1 (en) | Electron-emitting device, electron source and image forming apparatus | |
| JP3234730B2 (ja) | 電子放出素子および電子源基板の製造方法 | |
| JP4011863B2 (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置 | |
| JP3217629B2 (ja) | 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法 | |
| JP3744978B2 (ja) | 画像形成装置 | |
| JP3397520B2 (ja) | 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法 | |
| JP3222338B2 (ja) | 電子源および画像形成装置の製造方法 | |
| JP3302256B2 (ja) | 電子放出素子、電子源基板および画像形成装置の製造方法 | |
| JP2909702B2 (ja) | 電子放出素子、電子源、画像形成装置及びこれらの製造方法 | |
| JP3423524B2 (ja) | 電子放出素子の製造方法 | |
| JP3372715B2 (ja) | 画像形成装置 | |
| JP2932240B2 (ja) | 電子源及びそれを用いた画像形成装置と、それらの製造方法 | |
| JP3437337B2 (ja) | 表面伝導型電子放出素子の製造方法 | |
| JPH08167394A (ja) | 画像形成装置およびその製造方法 | |
| JP3226442B2 (ja) | 画像形成装置 | |
| JP3302255B2 (ja) | 電子放出素子、電子源基板および画像形成装置の製造方法 | |
| JP3566427B2 (ja) | 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法 | |
| JPH10312743A (ja) | 電子放出素子、電子源基板および画像形成装置の製造方法 | |
| JPH08162009A (ja) | 電子放出素子および該素子を用いた電子源および画像形成装置ならびにそれらの製造方法 | |
| JP2000306496A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3242083B2 (ja) | 表示パネルおよび画像形成装置の製造方法 | |
| JP3302249B2 (ja) | 電子放出素子、電子源基板および画像形成装置の製造方法 | |
| JP3302250B2 (ja) | 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置の製造方法 | |
| JP2946178B2 (ja) | 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法 | |
| JPH0955160A (ja) | 電子放出素子、電子源基板および画像形成装置並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |