JP2009277460A - 電子放出素子及び画像表示装置 - Google Patents

電子放出素子及び画像表示装置 Download PDF

Info

Publication number
JP2009277460A
JP2009277460A JP2008126629A JP2008126629A JP2009277460A JP 2009277460 A JP2009277460 A JP 2009277460A JP 2008126629 A JP2008126629 A JP 2008126629A JP 2008126629 A JP2008126629 A JP 2008126629A JP 2009277460 A JP2009277460 A JP 2009277460A
Authority
JP
Japan
Prior art keywords
electron
gap
conductive film
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008126629A
Other languages
English (en)
Inventor
Akiyuki Nishida
彰志 西田
Tsuneki Nukanobu
恒樹 糠信
Takuto Moriguchi
拓人 森口
Takeo Tsukamoto
健夫 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008126629A priority Critical patent/JP2009277460A/ja
Priority to US12/429,654 priority patent/US20090284123A1/en
Priority to EP09159502A priority patent/EP2120246A3/en
Priority to CNA2009101408727A priority patent/CN101582357A/zh
Publication of JP2009277460A publication Critical patent/JP2009277460A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/316Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0486Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2329/0489Surface conduction emission type cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

【課題】長期に渡って変動の少ない安定した電子放出特性を有する電子放出素子を提供する。
【解決手段】導電性膜を複数の開口部によって部分的に複数に分割し、該開口部に対応する領域の基板1に凹部1aを形成し、部分的に分割された領域において隣接する導電性膜4a,4b間の距離を延長することによって、該導電性膜4aと4bの近傍において活性化工程で堆積するカーボン膜5a,5bが隣接する導電性膜4a,4bに向かって延出する延出部が5a同士、5b同士で連結するのを防止する。
【選択図】図1

Description

本発明は電子放出素子及びそれを用いた画像表示装置に関する。
電子放出素子には電界放出型や表面伝導型などの電子放出素子がある。図18,19を用いて従来の表面伝導型電子放出素子とその製造工程を模式的に示す。
図18は従来の表面伝導型電子放出素子の一例の構成を模式的に示す図であり、(a)は平面模式図、(b)は(a)のA−A’断面模式図、(c)は(a)のA−A’線で切断した場合の斜視図である。図19は係る電子放出素子の製造工程を示す図であり、図18(c)に対応する斜視図である。
係る素子の作製工程としては、先ず、絶縁性基板1上に一対の素子電極2,3を設ける〔図19(a)〕。次に、一対の素子電極2,3間を導電性膜4で接続する〔図19(b)〕。そして、素子電極2,3間に電圧を印加することで、導電性膜4の一部に第1の間隙5を形成する「通電フォーミング」と呼ばれる処理を施す〔図19(c)〕。通電フォーミング処理は、導電性膜4に電流を流し、その電流に起因したジュール熱で導電性膜4の一部に第1の間隙6を形成する工程である。この通電フォーミング処理により、第1の間隙6を挟んで対向する一対の導電性膜4a,4bが設けられる。そして、「活性化」と呼ばれる処理を施す。活性化処理は、炭素含有ガス雰囲気中で、一対の素子電極2,3間に電圧を印加する処理である。これによって、第1の間隙6内の基板1上及び第1の間隙6近傍の導電性膜4a,4b上に導電性のカーボン膜5a,5bを設けることができる〔図18〕。以上により電子放出素子が形成される。
図18に示す上記電子放出素子から電子を放出させる際には、一方の素子電極2又は3に印加する電位を他方の素子電極3又は2に印加する電位よりも高くする。この様に素子電極2と3の間に電圧を印加する事で、第2の間隙7に強い電界が生じる。その結果、低電位側の素子電極3又は2に接続するカーボン膜5b又は5aの端縁であって、第2の間隙7の外縁を構成する部分の多数の箇所(複数の電子放出部)から電子がトンネルし、その電子の一部が放出されると考えられている。
特許文献1乃至3には、導電性膜4の形状制御や、複数分割した導電性膜4により、通電フォーミング処理時の第1の間隙6のバラツキや活性化処理時における電子放出部の放電破壊、駆動時のイオン衝撃等による電子放出部破壊を抑制する技術が開示されている。
このような電子放出素子を複数配置することで構成した電子源を備えた基板と、蛍光体等からなる発光体膜を備えた基板とを対向させて内部を真空に維持することで画像表示装置を構成することができる。
特許第2627620号公報 特開2002−352699号公報 特開2004−55347号公報
近年の画像表示装置では、表示画像を長期に渡って輝度の変動が少なく、安定して表示できることが求められる。そのため、電子放出素子を複数個配列した電子源を備えた画像表示装置においては、各電子放出素子が良好な特性を長期に渡って変動が少ない状態を維持することが求められる。
しかしながら、従来の表面伝導型電子放出素子を駆動させた場合、上記導電性膜4のシート抵抗が低い場合には、電子放出量のゆらぎ(短時間に電子放出電流の変動が起こる現象)が生じてしまう問題があった。
また、前述したように一方のカーボン膜5a又は5bの端縁の一部であって、間隙7の外縁を構成する多数の箇所から、電子がトンネルすると考えられている。例えば、素子電極2の電位を素子電極3の電位よりも高くして駆動させた時には、素子電極3に導電性膜4bを介して接続するカーボン膜5bがエミッタに相当する。その結果、カーボン膜5bの端縁であって、第2の間隙7の外縁を構成する部分に多数の電子放出部が存在するものと想定される。即ち、第2の間隙7に沿って、低電位が印加される素子電極3に接続するカーボン膜5bの端縁に、電子放出部が多数並んでおり、個々の電子放出部は、カーボン膜5bが有する抵抗値で電気的に連結されていると考えられている。よって、例えカーボン膜5bより高いシート抵抗を持った導電性膜を配置しても、カーボン膜5bの端縁に配置された電子放出部同士の連結抵抗により、電子放出量のゆらぎは十分に抑制されない場合があった。
そのため、上記電子放出素子を多数配列した電子源では、導電性膜4a,4bの抵抗値、或いは、カーボン膜5a同士、5b同士の連結抵抗に起因すると見られる、電子放出量のゆらぎが生じていた。また、上記電子放出素子を用いた画像表示装置では、上記電子放出量のゆらぎに起因すると見られる、隣接画素の輝度バラツキや輝度変動が生じる場合があった。そのため、高精細で良好な表示画像を得ることが難しかった。
そこで、本発明は、上記問題点に鑑み、長期に渡って変動の少ない安定した電子放出特性を有する電子放出素子を提供することを目的とする。そして、本発明は、長期に渡って変動の少ない安定した電子放出特性を有する電子放出素子を用いて、長期に変動の少ない長寿命な画像表示装置を提供することを目的とする。
本発明の第1は、少なくとも、絶縁性基板の上に形成された一対の素子電極と、該素子電極間をつなぐように形成された導電性膜とを備えた電子放出素子であって、
上記絶縁性基板が、上記素子電極間の間隙において、該間隙に沿った方向に複数の凹部を有し、
上記導電性膜が、上記凹部に対応する領域に開口部を有し、素子電極間の間隙に沿った方向において該開口部に隣接する領域に第1の間隙を有し、
上記導電性膜の第1の間隙には第2の間隙を有するカーボン膜を有し、該カーボン膜が上記凹部の側面を底面に向かってに延出した延出部を有し、且つ、開口部を挟んで隣り合うカーボン膜の延出部が互いに連結していないことを特徴とする。
本発明の第2は、少なくとも、絶縁性基板の上に形成された一対の素子電極と、該素子電極間をつなぐように形成された導電性膜とを備えた電子放出素子であって、
上記絶縁性基板が、上記素子電極間の間隙において、該間隙に沿った方向に複数の凹部を有し、
上記導電性膜が、上記素子電極間の間隙に沿った方向において上記凹部に隣接する領域に開口部を有し、且つ、上記凹部内に配置した領域に第1の間隙を有し、
上記導電性膜の第1の間隙には第2の間隙を有するカーボン膜を有し、該カーボン膜が上記凹部の側面を絶縁性基板の上面に向かって延出した延出部を有し、且つ、隣り合う凹部にそれぞれ配置したカーボン膜の延出部が互いに連結していないことを特徴とする。
本発明の第3は、電子放出素子が複数配置された第1の基板と、該電子放出素子と対向して該電子放出素子から放出された電子が照射される画像表示部材が配置された第2の基板とを対向配置させてなることを特徴とする画像表示装置である。
本発明によれば、良好な電子放出特性を長期に渡って維持でき、その結果、輝度変化の少ない高品位な表示画像を表示できる画像表示装置を提供することができる。
以下に、本発明の電子放出素子及びその製造方法について説明するが、以下に示す材料や値は一例である。本発明の目的、効果を奏する範囲内であれば、上記材料や数値などは、その応用に適するように、種々の材料や値の変形例を採用することができる。
以下に本発明の電子放出素子の様々な形態を説明する。
(第1実施形態)
先ず、本発明の第1の電子放出素子の最も典型的な形態例の基本的な構成について図1を用いて説明する。図1(a)は、本例における典型的な構成を示す模式的な平面図であり、(b)は(a)のA−A’断面模式図、(c)は(a)のB−B’断面模式図、(c)は(a)のB−B’線で切断した場合の斜視図である。
本発明において、素子電極2,3の対向方向をX方向、該対向方向に直交する方向(素子電極間の間隙7に沿った方向)をY方向、基板1の法線方向をZ方向とする。
絶縁性基板1上には素子電極2と3とが距離L1離れて配置されている。そして、導電性膜4aは、素子電極2とカーボン膜5aとを接続しており、導電性膜4bは、素子電極3とカーボン膜5bとを接続している。導電性膜4aと導電性膜4bとは第1の間隙6(図3参照)を挟んで対向しており、またカーボン膜5a,5bは、第2の間隙7を挟んで対向している。そして、絶縁性基板1には、素子電極2と3との間隙において、Y方向に複数の凹部1aが設けられ、該凹部1aに対応する領域に導電性膜4aが開口部を有している。尚、本例においては、絶縁性基板1の凹部1aと導電性膜4aの開口部とを一致させているが、導電性膜4aの開口部を絶縁性基板1の凹部1aよりも広く形成してもかまわない。導電性膜4aと4b間の間隙6は、Y方向において該凹部1aに隣接する領域に配置する。
第2の間隙7の幅は、ドライバーのコストなどを考慮して駆動電圧を30V以下にするため、及び、駆動時の予期せぬ電圧変動による放電を抑制するために、実用的には1nm以上10nm以下に設定される。
尚、図1では、カーボン膜5aとカーボン膜5bを完全に分離された2つの膜として示した。しかし、間隙7は上述したように非常に狭い幅であるので、間隙7とカーボン膜5aとカーボン膜5bとをまとめて、「間隙を備えるカーボン膜」と表現することができる。そのため、本発明の電子放出素子は、駆動する際に、間隙を備えるカーボン膜5a,5bの一方の端部と他方の端部との間に電圧を印加することで電子を放出する電子放出素子、ということができる。
また、カーボン膜5aとカーボン膜5bは極めて微小な領域で繋がっている場合もある。極めて微小な領域であれば、その領域は高抵抗であるので電子放出特性への影響は限定的であるため許容できる。この様な、カーボン膜5aとカーボン膜5bが一部で繋がった形態も、「間隙を備えるカーボン膜」と表現することができる。
図1(a)では、間隙7が直線形状である例を示した。しかしながら、間隙7は、直線形状であることが好ましいが、直線形状に限定されるものではない。特定の周期性をもって折れ曲がったり、円弧状であったり、円弧と直線を組み合わせた形態などの所定の形態であっても良い。
ここで、間隙7は、カーボン膜5aの端縁(外縁)とカーボン膜5bの端縁(外縁)とが対向することで構成されている。
そして、この電子放出素子では、駆動時(電子放出時)に、例えば素子電極2の電位よりも高い電位を素子電極3に印加する場合、カーボン膜5aの端縁の一部であって、間隙7の外縁を構成する部分に、多数の電子放出部が存在すると考えられる。素子電極2に接続するカーボン膜5aがエミッタに相当すると考えられる。即ち、カーボン膜5aの端縁の一部であって、間隙7の外縁を構成する部分に多数の電子放出部が存在すると考えられる。
間隙7は、FIB(集束イオンビーム)などのナノスケールの各種高精細な加工方法を導電性膜に施すことによっても形成することができる。そのため、本発明の電子放出素子の間隙7は、上記複数の導電性膜が電気的に独立していれば、後述する「通電フォーミング」処理や「活性化」処理で形成するものに限定されることはない。
また、本例では、上記複数のカーボン膜5a,5bと導電性膜4a,4bが形成されていない領域には、活性化抑制層(不図示)がそれぞれの膜に接するように形成されている。この活性化抑制層は、多数の電子放出部が存在する間隙7を、後述する活性化処理で形成する場合に先だって設けることが好ましい。その理由は、基板1の主成分が活性化促進材料(SiO2)の場合、この活性化抑制層を配置させないと、カーボン膜5a,5bが基板1上に広がって堆積し、隣り合う導電性膜の間で電気的に短絡が生じてしまうためである。しかしながら、活性化抑制層を設けた場合であっても、隣り合うカーボン膜5a同士、5b同士が連結してしまう場合がある。
本発明においては、基板1に凹部1aを設けることにより、隣り合う導電性膜4a間及び4b間の距離を延長し、隣り合うカーボン膜5a同士及び5b同士の連結を防止して電気的短絡を防止する。カーボン膜5a,5bはそれぞれ経時的に隣接する導電性膜4a,4bに向かって延出するが、凹部1aを設けることにより、該延出部は凹部1aの底面に向かって延出する。よって、隣接する導電性膜4a,4bにそれぞれ堆積するカーボン膜5a同士、5b同士が互いに連結する前に活性化工程が終了する。これにより、電子放出量のゆらぎを抑制することができる。
導電性膜4a,4bの材料としては、金属や半導体などの導電性材料を用いることができる。例えばPd、Ni、Cr、Au、Ag、Mo、W、Pt、Ti、Al、Cu、Pd等の金属又は酸化物、或いはそれらの合金、或いはカーボン等を用いることができる。
導電性膜4a,4bは、本発明の効果である電子放出量のゆらぎ抑制のために、Rs(シート抵抗)が1×102乃至1×107Ω/□の抵抗値の範囲で形成される。上記抵抗値を示す膜厚としては、具体的には5nm以上100nm以下の範囲にあることが好ましい。尚、Rsは、厚さがt、幅がwで長さがlの膜の長さ方向に測定した抵抗Rを、R=Rs(l/w)とおいた時に現われる値で、抵抗率をρとすればRs=ρ/tである。また、導電性膜4a,4bを形成する領域幅W3は、好ましくは素子電極2,3の幅W2よりも小さく設定される〔図1(a)参照〕。
素子電極2と3とが対向する方向(X方向)における距離L1及びそれぞれの膜厚は、電子放出素子の応用形態等によって適宜設計される。例えば、テレビジョン等の画像表示装置に用いる場合では、解像度に対応して設計される。とりわけ、高品位(HD)テレビでは高精細さが要求されるため、画素サイズを小さくする必要がある。そのため、電子放出素子のサイズが限定された中で、十分な輝度を得るために、十分な放出電流Ieが得られるように設計される。
上記間隔L1の実用的な範囲としては50nm以上200μm以下、好ましくは、1μm以上100μm以下に設定される。導電性膜4a,4bの最小幅W1の好ましい範囲としては9nm以上36μm以下である。また、素子電極2,3の膜厚は、実用的には100nm以上10μm以下である。
基板1としては、石英ガラス、青板ガラス、ガラス基板に酸化シリコン(典型的にはSiO2)を積層したガラス基板、或いは、アルカリ成分を減らしたガラス基板を用いることができる。
素子電極2,3の材料としては、金属や半導体などの導電性材料を用いることができる。例えばNi、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或いは合金及びPd、Ag、Au、RuO2、Pd−Ag等の金属或いは金属酸化物等を用いることができる。
活性化抑制層の材料としては、金属や半導体などの酸化物、窒化物又はそれらの混合物が好ましく用いられる。例えば、W、Ti、Ni、Co、Cu、Ge等の酸化物、又は、Si、Al、Ge等の窒化物、或いはそれらの混合物が挙げられる。これらの活性化抑制層の実用的なシート抵抗の範囲は、素子電極2,3のショート防止、駆動時のリーク電流防止という意味で、1×104Ω/□以上が好ましい。シート抵抗の上限値に特に制限はないが、本発明の電子放出素子を画像表示装置に用いるにあたり、帯電防止膜としての機能も同時に持たせるのであれば、1×1011Ω/□以下が好ましい。また、活性化抑制層は、導電性膜4a,4bが形成されていない領域にのみ形成されていることが好ましい。しかしながら、間隙6を形成する以前の導電性膜4上に活性化抑制層が形成されていても、後のフォーミング処理、活性化処理の熱により、少なくとも間隙6付近から消失或いは凝集離散すればかまわない。
次に、本例の電子放出素子の製造方法について説明する。
図2,図3は、図1に例示した電子放出素子の製造工程を示す断面模式図である。以下に各工程を説明する。
(工程1)
基板1を十分に洗浄し、素子電極2,3を形成するための材料を、真空蒸着法、スパッタ法等により堆積する。そして、フォトリソグラフィー技術などを用いてパターニングすることにより、素子電極2,3を基板1上に設ける〔図2(a)〕。
(工程2)
続いて、基板1上に設けられた素子電極2と3との間を接続する導電性膜4を形成する〔図2(b)〕。
導電性膜4の形成方法としては、例えば、先ず、有機金属溶液を塗布して乾燥することにより、有機金属膜を形成する。そして、有機金属膜を加熱焼成処理し、金属膜或いは金属酸化物膜などの金属化合物膜とする。その後、導電性膜4上にマスクを形成し、エッチング等によりパターニングすることで開口部を有する導電性膜4を得るとともに、上記マスクを利用してドライエッチングにより開口部内の基板1に凹部1aを形成する〔図3(c)〕。この時、導電性膜4の材料としては、金属や半導体などの導電性材料を用いることができる。例えば、Ni、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或は金属化合物(合金や金属酸化物など)を用いることができる。
尚、ここでは、有機金属溶液の塗布法により説明したが、導電性膜4の形成法はこれに限られるものではない。例えば、真空蒸着法、スパッタ法、CVD法、分散塗布法、ディッピング法、スピンナー法、インクジェット法等の公知の手法によっても形成することも出来る。
導電性膜4は、Rs(シート抵抗)が102Ω/□以上107Ω/□以下の抵抗値の範囲で形成される。
尚、工程2と工程1は順序を入れ替えることも可能である。即ち、基板1の洗浄後に導電性膜4及び開口部を形成し、その後、素子電極2,3を形成してもよい。
また、凹部1aの深さDとしては、開口部の幅をW、開口部端から凹部1a内に延出するカーボン膜5a,5bの長さをMとすると、M≦D+W/2を満たすように決めることができる。Mは凹部1aの側面の材料や活性化条件等で適宜決まり、例えば活性化促進材であるSiO2ではおよそ数100nm乃至10μmであり、活性化抑制材である金属の酸化物(W、Ge等含む)では10nm乃至1μm程度である。従って、電子放出部位である間隙7付近の導電性膜4a,4bの幅W1とピッチが決まればWが求まり、適宜Dを決めることができる。例えばW1=150nm、ピッチ=300nm、M=200nmとすると、W=150nmであり、D≧200−150/2=125nmとすればよい。
(工程3)
続いて、Y方向に隣接するカーボン膜5a同士、5b同士の連結防止をより一層効果的に行うために、導電性膜4をパターニングし、且つ凹部1aを設けた基板1上に、必要に応じて活性化抑制層(不図示)を形成する。前述したように、活性化抑制層の材料としては、金属や半導体などの酸化物、窒化物またはそれらの混合物が好ましく用いられる。例えば、W、Ti、Ni、Co、Cu、Ge等の酸化物、又は、Si、Al、Ge等の窒化物、或はそれらの混合物が挙げられる。活性化抑制層の形成方法としては、特に限定されず、例えば、真空蒸着法、スパッタ法、CVD法、分散塗布法、ディッピング法、スピンナー法、インクジェット法等の公知の手法によって形成することができる。
(工程4)
続いて、導電性膜4に第1の間隙6を形成する。間隙6の形成方法としては、EBリソグラフィー法を用いたパターニング法を採用できる。また、FIB(Focused Ion Beam)を導電性膜4の間隙6を形成したい箇所に照射する事によって、導電性膜4の所定の箇所に間隙6を設ける事ができる。
また、公知の「通電フォーミング」処理によって、導電性膜4に電流を流すことにより導電性膜4の一部に間隙6を設けることもできる。導電性膜4に電流を流すためには、具体的には、素子電極2と3の間に電圧を印加することで行うことができる。
本工程により、第1の間隙6を挟んで、X方向に、導電性膜4aと4bとが対向して配置される〔図3(d)〕。尚、導電性膜4aと4bとは微小な部分で繋がっている場合もある。
工程4以降の処理は、例えば、図7に示す真空装置内に上記工程1乃至3を終えた基板1を配置し、内部を真空にした後で行うことができる。
図7に示した測定評価装置は真空装置(真空チャンバー)を備えており、該真空装置には不図示の排気ポンプ及び真空計等の真空装置に必要な機器が具備されている。内部は、所望の真空下で種々の測定評価を行えるようになっている。
また、本測定評価装置には、不図示のガス導入装置を付設することで、後述する活性化処理に用いる炭素含有ガスを所望の圧力で真空装置内に導入することができる。また、真空装置全体、及び真空装置内に配置された基板1は、不図示のヒーターにより加熱することができる。
通電フォーミング処理は、パルス波高値が定電圧(一定)であるパルス電圧を繰り返し素子電極2と3の間に印加することによって行うことができる。また、パルス波高値を徐々に増加させながら、パルス電圧を印加することによって行うこともできる。パルス波高値が一定である場合のパルス波形の例を図8(a)に示す。図8(a)中、T1及びT2は電圧波形のパルス幅とパルス間隔(休止時間)であり、T1は1μsec乃至10msec、T2は10μsec乃至100msecとすることができる。印加するパルス波形自体は、三角波や矩形波を用いることができる。
次に、パルス波高値を増加させながら、パルス電圧を印加する場合のパルス波形の例を図8(b)に示す。図8(b)中、T1及びT2は電圧波形のパルス幅とパルス間隔(休止時間)であり、T1は1μsec乃至10msec、T2は10μsec乃至100msecとすることができる。印加するパルス波形自体は、三角波や矩形波を用いることができる。印加するパルス電圧の波高値は、例えば0.1Vステップ程度ずつ、増加させる。
以上説明した例においては、素子電極2と3の間に三角波パルスを印加している。しかしながら、素子電極2,3間に印加する波形は三角波に限定することはなく、矩形波など所望の波形を用いてもよい。また、その波高値及びパルス幅、パルス間隔等についても上述の値に限ることはない。第1の間隙6が良好に形成されるように、電子放出素子の抵抗値等にあわせて、適切な値を選択することができる。
(工程5)
次に、活性化処理を施す。活性化処理は、例えば、図7に示した真空装置内に炭素含有ガスを導入し、炭素含有ガスを含む雰囲気下で、素子電極2,3間に図9(a)や図9(b)に示す様な、両極性のパルス電圧を複数回印加することで行う。即ち、導電性膜4a,4bに両極性のパルス電圧を複数回印加する。
この処理により、雰囲気中に存在する炭素含有ガスから、カーボン膜5a,5bを基板1上に設けることができる。具体的には、導電性膜4aと4bとの間(間隙6)の基板1上及びその近傍の導電性膜4a,4b上にカーボン膜5a,5bが堆積する。即ち、間隙7を介して対向配置するカーボン膜5a,5bが基板1上に設けられる。
上記炭素含有ガスとしては例えば有機物質ガスを用いることができる。有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来る。具体的には、メタン、エタン、プロパンなどCn2n+2で表される飽和炭化水素、エチレン、プロピレンなどCn2n等の組成式で表される不飽和炭化水素が使用できる。また、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等も使用できる。特にはトルニトリルが好ましく用いられる。
上記活性化処理中に印加する両極性のパルス電圧の波形は、素子電極2と3の電位の関係を所定のタイミング又は所定の周期で逆転させる波形である〔図9(a)、(b)〕。上記電位の関係の逆転は、交互に逆転する波形であることが好ましいが、必ずしも交互に逆転させる形態に本発明は限定されるものではない。
両極性のパルス電圧の印加としては、例えば、以下のように行うことで実現することができる。即ち、素子電極2の電位を、素子電極3の電位よりも高くせしめるパルス電圧を印加する。その後、素子電極3の電位を素子電極2の電位よりも低くせしめるパルス電圧を印加する。そして、この行為を繰返すことが好ましい。尚、素子電極2の電位と、素子電極3の電位とのどちらを先に高電位にするかは任意に設定することができる。
印加する最大電圧値(絶対値)は、実用的には、10V以上25V以下の範囲で適宜選択することが好ましい。
図9(a)中、T1は、印加するパルス電圧のパルス幅、T2はパルス間隔である。この例では、電圧値は正負の絶対値が等しい場合を示しているが、電圧値は正負の絶対値が異なる場合もある。また、図9(b)中、T1は正の電圧値のパルス電圧のパルス幅であり、T1’は負の電圧値のパルス電圧のパルス幅である。T2はパルス間隔である。尚、この例においては、T1>T1’に設定し、電圧値は正負の絶対値が等しく設定されている場合を示しているが、電圧値は正負の絶対値が異なる場合もある。活性化処理は、素子電流Ifの上昇が緩やかになった後に終了することが好ましい。
以上の工程1乃至工程5により図1に示した電子放出素子を形成することができる。
作製された電子放出素子は、駆動を行う前(画像表示装置に適用する場合には発光体に電子線を照射する前)に、好ましくは、真空中で加熱する処理である安定化処理を行う。係る安定化処理を行うことで、前述した活性化処理などによって基板1の表面や、その他の箇所に付着した余分な炭素や有機物を除去することが好ましい。
具体的には、真空装置内で、余分な炭素や有機物質を排気する。真空装置内の有機物質は極力排除することが望ましいが、有機物質の分圧としては1×10-8Pa以下まで除去することが好ましい。また、有機物質以外の他のガスをも含めた真空容器内の全圧力は、3×10-6Pa以下が好ましい。
安定化処理を行った後に、電子放出素子を駆動する時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではない。有機物質が十分除去されていれば、圧力自体は多少上昇しても十分に安定な特性を維持することができる。
以上の工程により、本発明の電子放出素子を形成することができる。
(第2実施形態)
本発明の第2の電子放出素子の最も典型的な形態例の基本的な構成について図4を用いて説明する。図4(a)は、本例における典型的な構成を示す模式的な平面図であり、(b)は(a)のA−A’断面模式図、(c)は(a)のB−B’断面模式図、(c)は(a)のB−B’線で切断した場合の斜視図である。
第1実施形態においては、絶縁性基板1に設けた凹部1aを挟んで導電性膜4a,4bを配置したが、本例では、逆に凹部内に導電性膜4a,4bを配置し、Y方向において凹部1aに隣接する領域(基板1表面)には導電性膜4a,4bの開口部を配置する。本例においては、図4(d)に示すように、カーボン膜5a,5bから延出する延出部は凹部1aの側面を基板1の上面方向に延出するが、該凹部1aによって距離が延長されているため、互いに連結することがなく、電気的短絡が防止される。
次に、本例の電子放出素子の製造方法について、図5,図6を用いて説明する。
(工程1)
第1実施形態の工程1と同様に、基板1上に素子電極2,3を形成する〔図5(a)〕。
(工程2)
素子電極間の間隙において、基板1に複数の凹部1aをドライエッチング等により形成する〔図5(b)〕。
(工程3)
第1実施形態の工程2と同様に素子電極2と3との間を接続する導電性膜4を形成し、凹部1a内に導電性膜4が残り、Y方向において凹部1aに隣接する領域は開口部となるように導電性膜4をパターニングする〔図6(c)〕。
(工程4)
第1実施形態の工程4と同様にして、凹部1a内の導電性膜4に間隙6を形成する。
次に、上述した本発明の電子放出素子の基本特性について、図10を用いて説明する。図7に示した測定評価装置により測定される、本発明の電子放出素子の放出電流Ie及び素子電流Ifと素子電極2,3に印加する素子電圧Vfの関係の典型的な例を図10に示す。
尚、図10は、放出電流Ieは素子電流Ifに比べて著しく小さいので、任意単位で示されている。図10からも明らかなように、本発明の電子放出素子は放出電流Ieに対する3つの性質を有する。
先ず第1に、本発明の電子放出素子は、ある電圧(しきい値電圧と呼ぶ;図10中のVth)以上の素子電圧を印加すると急激に放出電流Ieが増加する。一方で、しきい値電圧Vth以下では放出電流Ieがほとんど検出されない。即ち、放出電流Ieに対する明確なしきい値電圧Vthを持った非線形素子である。
第2に、放出電流Ieが素子電圧Vfに依存するため、放出電流Ieは素子電圧Vfで制御できる。
第3に、アノード電極10に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。つまり、アノード電極10に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。
以上のような電子放出素子の特性を用いると、入力信号に応じて電子放出特性を容易に制御できることになる。
次に、本発明の電子放出素子を用いて構成される画像表示装置の一例について、図11を用いて説明する。図11は本発明の画像表示装置を構成する表示パネルを一部切除して示した基本構成図である。
図11において、電子源基板(リアプレート、第1の基板)31上に本発明の電子放出素子34をマトリクス状に複数配置している。フェースプレート(第2の基板)46はガラスなどの透明基板43の内面に蛍光体膜44とメタルバック45等が形成されてなる。支持枠42はフェースプレート46とリアプレート31の間に配置される。リアプレート31、支持枠42及びフェースプレート46は、接合部にフリットガラスやインジウムなどの接着剤を付与することにより封着されている。この封着された構造体で外囲器48が構成される。尚、上記メタルバック45は、図7を用いて説明したアノード電極10に相当する部材である。
また、フェースプレート46とリアプレート31との間に、必要に応じてスペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器48を構成することができる。
図12(a)、(b)は、それぞれ、図11で示した蛍光体膜44の具体的な構成例である。蛍光体膜44は、モノクロームの場合は単色の蛍光体52のみから成る。カラーの画像表示装置を構成する場合には、蛍光体膜44は、少なくともRGB3原色の蛍光体52と、各色の間に配置される光吸収部材51とを含む。光吸収部材51は好ましくは、黒色の部材を用いることができる。図12(a)は、光吸収部材51をストライプ状に配列した形態である。図12(b)は、光吸収部材51をマトリクス状に配列した形態である。一般に、図12(a)の形態は「ブラックストライプ」と呼ばれ、図12(b)の形態は「ブラックマトリクス」と呼ばれる。光吸収部材51を設ける目的は、カラー表示の場合必要となる3原色蛍光体の各蛍光体52間の塗り分け部における混色等を目立たなくすることと、蛍光体膜44における外光反射によるコントラストの低下を抑制することにある。光吸収部材51の材料としては、通常良く用いられている黒鉛を主成分とする材料だけでなく、光の透過及び反射が少ない材料であればこれに限るものではない。また、導電性であっても絶縁性であっても良い。
また、蛍光体膜44の内面側(電子放出素子34側)には、メタルバックと呼ばれる導電性膜が設けられる。メタルバック45の目的は、蛍光体52からの発光のうち、電子放出素子34側へ向かう光をフェースプレート46側へ鏡面反射することで輝度を向上させることである。また、電子ビーム加速電圧を印加するためのアノードとして作用させること、及び、外囲器内で発生した負イオンの衝突による蛍光体のダメージを抑制すること等である。
メタルバック45は、好ましくは、アルミニウム膜で形成されることが好ましい。メタルバック45は、蛍光体膜44作製後、蛍光体膜44の表面の平滑化処理(通常、「フィルミング」と呼ばれる)を行い、その後Alを真空蒸着等で堆積することで作製できる。
フェースプレート46には、更に蛍光体膜44の導電性を高めるため、蛍光体膜44と透明基板43との間にITOなどからなる透明電極(不図示)を設けてもよい。
上記外囲器48内の各電子放出素子34は前述したX方向配線32及びY方向配線33に接続している。そのため、各電子放出素子34に接続する端子Dx1乃至Dxm、Dy1乃至Dynを通じて電圧を印加することにより、所望の電子放出素子34から電子放出させることができる。この時、高圧端子47を通じ、メタルバック45に5kV以上30kV以下、好ましくは10kV以上25kV以下の電圧を印加する。尚、フェースプレート46と基板31との間隔は1mm以上5mm以下、更に好ましくは1mm以上3mm以下に設定される。この様にする事で、選択した電子放出素子から放出された電子は、メタルバック45を透過し、蛍光体膜44に衝突する。そして蛍光体52を励起・発光させることで画像を表示するものである。
尚、以上述べた構成においては、各部材の材料等、詳細な部分は上記した内容に限られるものではなく、目的に応じて適宜変更される。
以下に、実施例を挙げて、本発明をさらに詳述する。
(実施例1)
本実施例では、第1の実施形態例で説明した電子放出素子を作製した例を示す。本例の電子放出素子の構成は、図1と同様である。以下、図1乃至図3を用いて、本例の電子放出素子の基本的な構成及び製造方法を説明する。
(工程−a)
最初に、清浄化した石英基板1上に、スパッタ法を用いてTiを厚さ5nm形成し、その後Ti上にPtを厚さ40nm形成した。その後、フォトリソを用いて素子電極2,3を基板1上にパターン形成した。素子電極間の間隔L1が20μmと100μm、2種類のものを作製した。また、素子電極2,3の幅W2は500μmとした〔図2(a)〕。
(工程−b)
続いて、工程−aを経た各基板1上に、有機パラジウム化合物溶液を回転塗布した後に、加熱焼成処理を施した。こうしてPdを主元素として含む導電性膜4が形成された〔図2(b)〕。
続いて導電性膜4をステッパーを用いたフォトリソでパターニングし、開口部を形成して該開口部によって導電性膜4を部分的に複数に分割した。さらに、導電性膜パターニングマスクを利用して引き続き導電性膜の開口部内の基板1表面をドライエッチングにより掘り込み、深さ0.5μmの凹部1aを形成した〔図3(c)〕。導電性膜4の幅W1は1μm、隣り合う導電性膜4の間隔(開口部、凹部1aの幅)Wは、幅W1と同じに設置した。導電性膜4の正味の全幅W3は180μmとした。よって開口部によって分割された領域の導電性膜4の本数は、180/(2×W1)=90本である。導電性膜4のRs(シート抵抗)は、1×104Ω/□であり、膜厚は10nmとした。
(工程−c)
工程−bを経た各基板1上に、活性化抑制層として、スパッタ法を用い、Sb(アンチモン)とSnO2(酸化錫)の混合物層を形成した。該混合物層の膜厚は10nm、Rs(シート抵抗)は2×1010Ω/□であった。
(工程−d)
上記工程−a乃至工程−cを経た各基板1を図7の真空装置内に設置し、真空ポンプにて排気した。そして、1×10-6Paの真空度に達した後、電源11を用いて素子電極2,3間に電圧Vfを印加し、フォーミング処理を行い、導電性膜4に間隙6を形成して、導電性膜4a,4bを形成した〔図3(d)〕。フォーミング処理における電圧波形は図8(b)に示したものを用いた。
図8(b)中、本例ではT1を1msec、T2を16.7msecとし、三角波の波高値は0.1Vステップで昇圧させることで、フォーミング処理を行った。また、フォーミング処理中は、間欠的に、0.1Vの電圧の抵抗測定パルスを素子電極2,3間に印加し、抵抗を測定した。尚、フォーミング処理の終了は、抵抗測定パルスでの測定値が約1MΩ以上になった時とした。
(工程−e)
続いて、活性化処理を行った。具体的には、トルニトリルを真空装置内に導入した。その後、図9(a)に示した波形のパルス電圧を、最大電圧値±20V、T1が1msec、T2が10msecの条件で、素子電極2,3間に印加した。活性化処理を開始後、素子電流Ifが緩やかな上昇に入ったことを確認し、電圧の印加を停止し、活性化処理を終了した。その結果、カーボン膜5a,5bを形成した(図2)。以上の工程で電子放出素子を形成した。
(工程−f)
次に、それぞれの電子放出素子に対し、安定化処理を行った。具体的には、真空装置及び電子放出素子をヒーターにより加熱して約250℃に維持しながら真空装置内の排気を続けた。20時間後、ヒーターによる加熱を止め、室温に戻したところ真空装置内の圧力は1×10-8Pa程度に達した。
続いて、図7に示した測定装置で、各素子に対し実用的な駆動を行い、放出電流Ieを長時間に渡り測定した。実用的な駆動では、アノード電極10と電子放出素子の間の距離Hを2mmとした。高圧電源13によりアノード電極10に5kVの電位を与え、電源11を用いて各電子放出素子の素子電極2,3の間に、波高値17V、パルス幅100μsec、周波数60Hzの矩形パルス電圧を印加した。
電流計12により、本例の電子放出素子の放出電流Ieを測定し、放出電流Ieのゆらぎ値は、各素子において、同じ測定時間間隔で複数回行い、得られた複数データーの(標準偏差/平均値×100(%))を計算することで求めた。以下の表1に各素子の放出電流Ieのゆらぎ値を示す。また、比較のために上述の工程−bにおいて開口部内の基板1に凹部1aを形成しなかった場合の電子放出素子の放出電流Ieのゆらぎ値を表2に示す。
Figure 2009277460
Figure 2009277460
また、上記放出電流Ieの測定後、それぞれの素子を光学顕微鏡及びSEM(電子顕微鏡)で観察したところ、開口部内に凹部1aを形成した場合は各素子とも隣り合う導電性膜4a,4bはカーボン膜5a同士、5b同士による短絡を生じてはいなかった。この時、カーボン膜5a、5bから凹部1a内に延出している延出部の長さMは平均して約0.7μm程度であった。これに対し、凹部1aを形成しなかった場合には、隣り合う導電性膜4a,4bがカーボン膜5a同士、5b同士の連結により短絡を生じている箇所が見受けられた。
これらの結果から、凹部1aを形成した場合には隣り合うカーボン膜同士の連結が阻止され、放出電流Ieのゆらぎが効果的に抑えられることがわかった。
(実施例2)
本例では、第2の実施形態例で説明した電子放出素子を作製した例を示す。本例の電子放出素子の構成は、図4と同様である。以下、図4乃至図6を用いて、本例の電子放出素子の基本的な構成及び製造方法を説明する。
(工程−a)
実施例1の工程−aと同様にして、石英基板1上に素子電極2,3を形成した〔図5(a)〕。
(工程−b)
続いて、工程−aを経た各基板1上に、ステッパーを用いたフォトリソでパターニングし、基板1表面をドライエッチングにより掘り込み、深さ0.1μmの凹部1aを形成した〔図5(b)〕。次に基板1上に有機パラジウム化合物溶液を回転塗布した後に、加熱焼成処理をした。こうしてPdを主元素として含む導電性膜4が形成された。続いて凹部1a内に導電性膜4を残し、Y方向において凹部1aに隣接する基板1上には開口部を形成するように導電性膜4をフォトリソでパターニングした。こうして複数の凹部1a内に形成された導電性膜4とそれに繋がる素子電極2,3を形成した〔図6(c)〕。この時、凹部1a内の導電性膜4の幅W1は200nm、隣り合う導電性膜4の間隔Wは、幅W1と同じに設置した。導電性膜4の正味の全幅W3は180μmとした。よってそれぞれの素子において導電性膜4の部分的に分割された箇所の本数は、180/(2×W1)=450本である。導電性膜4のRs(シート抵抗)は、1×104Ω/□であり、膜厚は、10nmとした。
(工程−c)
続いて、工程−bを経た各基板1上に、活性化抑制層として、スパッタ法を用い、W(タングステン)とGeN(窒化ゲルマニウム)の混合物層を形成した。該混合物層の膜厚は10nm、Rs(シート抵抗)は2×1010Ω/□であった。
(工程−d)
次に、実施例1の工程−dと同様にしてフォーミング処理を行い、導電性膜4に間隙6を形成して、導電性膜4a,4bを形成した〔図6(d)〕。
(工程−e)
続いて、実施例1の工程−eと同様にして活性化処理を行い、カーボン膜5a,5bを形成した(図4)。
(工程−f)
次に、実施例1の工程−fと同様にして安定化処理を行った。
続いて、実施例1と同様にして放出電流Ieを長時間に渡り測定した。以下の表3に各素子の放出電流Ieのゆらぎ値を示す。また、比較のために上述の工程−bにおいて凹部1aを形成しなかった場合の電子放出素子の放出電流Ieのゆらぎ値を表4に示す。
Figure 2009277460
Figure 2009277460
また、上記放出電流Ieの測定後、それぞれの素子を光学顕微鏡及びSEM(電子顕微鏡)で観察したところ、凹部1a内を形成した場合は各素子とも隣り合う導電性膜4a,4bはカーボン膜5a同士、5b同士による短絡を生じてはいなかった。この時、カーボン膜5a、5bから凹部1a内に延出している延出部の長さMは平均して約0.15μm程度であった。これに対し、凹部1aを形成しなかった場合には、隣り合う導電性膜4a,4bがカーボン膜5a同士、5b同士の連結により短絡を生じている箇所が見受けられた。
これらの結果から、導電性膜を限られた領域に密に形成した場合においても、凹部1aを形成した場合には隣合うカーボン膜同士の連結が阻止され、放出電流Ieのゆらぎが効果的に抑えられることがわかった。
(実施例3)
本実施例では、上述した実施例1で作製した電子放出素子と同様の製造方法によって形成した電子放出素子を多数基板上にマトリクス状に配列して電子源を形成し、さらに該電子源を用いて図11に示した画像表示装置を作製した。製造工程を図13乃至図17に沿って説明する。
〈素子電極作製工程〉
先ず、素子電極2,3を、基板31上に多数形成した(図13)。具体的には、チタニウムTiと白金Ptとの積層膜を40nmの厚みで基板31上に成膜した後、フォトリソグラフィー法によってパターニングして形成した。また、素子電極2と3との間隔L1を20μmとし、長さW2を200μmとした。
〈Y方向配線形成工程〉
次に、図14に示すように、銀を主成分とするY方向配線33を、素子電極3に接続するように形成した。このY方向配線33は変調信号が印加される配線として機能する。
〈絶縁層形成工程〉
次に図15に示すように、次の工程で作製するX方向配線32と前述のY方向配線33を絶縁するために、酸化シリコンからなる絶縁層61を、後述するX方向配線32の下であって、且つ、先に形成したY方向配線33を覆うように形成した。X方向配線32と素子電極2との電気的接続が可能なように、絶縁層61の一部にコンタクトホールを開けて形成した。
〈X方向配線形成工程〉
図16に示すように、銀を主成分とするX方向配線32を、先に形成した絶縁層61の上に形成した。X方向配線32は、絶縁層61を挟んでY方向配線33と交差しており、絶縁層61のコンタクトホール部分で素子電極2に接続される。このX方向配線32は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板31が形成された。
〈導電性膜形成工程〉
上記マトリクス配線が形成された基板31上の素子電極2と3の間にインクジェット法により、導電性膜4を形成した(図17)。本例では、インクジェット法に用いるインクとして、有機パラジウム錯体溶液を用いた。この有機パラジウム錯体溶液を、素子電極2と3とをつなぐように付与した後、この基板31を空気中にて、加熱焼成処理をして酸化パラジウム(PdO)からなる導電性膜4とした。
その後、上記導電性膜4にFIBを用いて、導電性膜4内に開口部を形成し、導電性膜4を部分的に50本に分割した。該分割領域の導電性膜のW1は1μm、隣り合う導電性膜4の間隔が1μmである。
その後、実施例1と同様にして、各導電性膜4に間隙6を形成し、その後、活性化処理を行った。活性化処理において、各ユニット(一対の素子電極2,3と導電性膜4)に印加する電圧の波形などは、実施例1の電子放出素子の作製方法で示した通りである。
以上の工程で、本例の電子源(複数の電子放出素子)が配置された基板31が形成された。
次いで、図11に示したように、上記基板31の2mm上方に、ガラス基板43の内面に蛍光体膜44とメタルバック45とが積層されているフェースプレート46を支持枠42を介して配置した。そして、フェースプレート46、支持枠42、基板31の接合部を、低融点金属であるインジウム(In)を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行ったため、排気管を用いずに、封着と封止を同時に行った。
本例では、画像表示部材である蛍光体膜44は、カラー表示するために、ストライプ形状〔図12(a)〕の蛍光体52とした。そして、先ずブラックストライプ51を所望の間隔を置いて形成した。続いて、ブラックストライプ51間にスラリー法により各色蛍光体52を塗布して蛍光膜44を作製した。ブラックストライプ51の材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
また、蛍光膜44の内面側(電子放出素子側)にはアルミニウムからなるメタルバック45を設けた。メタルバック45は、蛍光体膜44の内面側に、Alを真空蒸着することで作製した。
以上のようにして完成した画像表示装置のX方向配線32及びY方向配線33を通じて、所望の電子放出素子を選択し、17Vのパルス電圧を印加した。そして同時に、高圧端子Hvを通じてメタルバック45に10kVの電圧を印加したところ、輝度むらが少なく、輝度の変動も少ない明るい良好な画像を長時間に渡り表示することができた。
以上説明した実施形態及び実施例は、本発明の一例に過ぎず、上記した各材料、サイズなどについての様々な変形例を本発明は除外するものではない。
本発明の第1の電子放出素子の構成例を模式的に示す図である。 図1の電子放出素子の製造工程を示す模式図である。 図1の電子放出素子の製造工程を示す模式図である。 本発明の第2の電子放出素子の構成例を模式的に示す図である。 図2の電子放出素子の製造工程を示す模式図である。 図2の電子放出素子の製造工程を示す模式図である。 電子放出素子の測定評価機能を備えた真空装置の一例を示す模式図である。 本発明の電子放出素子のフォーミング処理時に印加するパルスの一例を示す模式図である。 本発明の電子放出素子の活性化処理時に印加するパルスの一例を示す模式図である。 本発明の電子放出素子の電子放出特性を示す模式図である。 本発明の電子放出素子を用いた表示パネルの構成を示す模式図である。 本発明の画像表示装置に用いられる蛍光体膜の模式図である。 本発明の実施例3の電子源の製造工程を示す平面模式図である。 本発明の実施例3の電子源の製造工程を示す平面模式図である。 本発明の実施例3の電子源の製造工程を示す平面模式図である。 本発明の実施例3の電子源の製造工程を示す平面模式図である。 本発明の実施例3の電子源の製造工程を示す平面模式図である。 従来の電子放出素子の一例を示す模式図である。 図20の電子放出素子の製造工程を示す模式図である。
符号の説明
1 絶縁性基板
1a 凹部
2,3 素子電極
4a,4b 導電性膜
5a,5b カーボン膜
6 第1の間隙
7 第2の間隙

Claims (3)

  1. 少なくとも、絶縁性基板の上に形成された一対の素子電極と、該素子電極間をつなぐように形成された導電性膜とを備えた電子放出素子であって、
    上記絶縁性基板が、上記素子電極間の間隙において、該間隙に沿った方向に複数の凹部を有し、
    上記導電性膜が、上記凹部に対応する領域に開口部を有し、素子電極間の間隙に沿った方向において該開口部に隣接する領域に第1の間隙を有し、
    上記導電性膜の第1の間隙には第2の間隙を有するカーボン膜を有し、該カーボン膜が上記凹部の側面を底面に向かって延出した延出部を有し、且つ、開口部を挟んで隣り合うカーボン膜の延出部が互いに連結していないことを特徴とする電子放出素子。
  2. 少なくとも、絶縁性基板の上に形成された一対の素子電極と、該素子電極間をつなぐように形成された導電性膜とを備えた電子放出素子であって、
    上記絶縁性基板が、上記素子電極間の間隙において、該間隙に沿った方向に複数の凹部を有し、
    上記導電性膜が、上記素子電極間の間隙に沿った方向において上記凹部に隣接する領域に開口部を有し、且つ、上記凹部内に配置した領域に第1の間隙を有し、
    上記導電性膜の第1の間隙には第2の間隙を有するカーボン膜を有し、該カーボン膜が上記凹部の側面を絶縁性基板の上面に向かって延出した延出部を有し、且つ、隣り合う凹部にそれぞれ配置したカーボン膜の延出部が互いに連結していないことを特徴とする電子放出素子。
  3. 請求項1又は2に記載の電子放出素子が複数配置された第1の基板と、該電子放出素子と対向して該電子放出素子から放出された電子が照射される画像表示部材が配置された第2の基板とを対向配置させてなることを特徴とする画像表示装置。
JP2008126629A 2008-05-14 2008-05-14 電子放出素子及び画像表示装置 Withdrawn JP2009277460A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008126629A JP2009277460A (ja) 2008-05-14 2008-05-14 電子放出素子及び画像表示装置
US12/429,654 US20090284123A1 (en) 2008-05-14 2009-04-24 Electron-emitting device and image display apparatus
EP09159502A EP2120246A3 (en) 2008-05-14 2009-05-06 Electron-emitting device and image display apparatus
CNA2009101408727A CN101582357A (zh) 2008-05-14 2009-05-14 电子发射器件和图像显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126629A JP2009277460A (ja) 2008-05-14 2008-05-14 電子放出素子及び画像表示装置

Publications (1)

Publication Number Publication Date
JP2009277460A true JP2009277460A (ja) 2009-11-26

Family

ID=40912112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126629A Withdrawn JP2009277460A (ja) 2008-05-14 2008-05-14 電子放出素子及び画像表示装置

Country Status (4)

Country Link
US (1) US20090284123A1 (ja)
EP (1) EP2120246A3 (ja)
JP (1) JP2009277460A (ja)
CN (1) CN101582357A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2287880A1 (en) * 2008-04-10 2011-02-23 Canon Kabushiki Kaisha Electron-emitting device and electron source, electron beam apparatus as well as image display apparatus using the same
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same
JP2009277457A (ja) * 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP2009277458A (ja) * 2008-05-14 2009-11-26 Canon Inc 電子放出素子及び画像表示装置
JP4458380B2 (ja) * 2008-09-03 2010-04-28 キヤノン株式会社 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置
CN109742037B (zh) * 2019-01-03 2021-01-26 京东方科技集团股份有限公司 一种测试基板及其制作方法、测试方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904895A (en) * 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
JP2627620B2 (ja) 1987-07-15 1997-07-09 キヤノン株式会社 電子放出素子およびその製造方法
JP3072825B2 (ja) * 1994-07-20 2000-08-07 キヤノン株式会社 電子放出素子、電子源、及び、画像形成装置の製造方法
JP3332676B2 (ja) * 1994-08-02 2002-10-07 キヤノン株式会社 電子放出素子、電子源及び画像形成装置と、それらの製造方法
US6246168B1 (en) * 1994-08-29 2001-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
ATE261611T1 (de) * 1994-09-22 2004-03-15 Canon Kk Verfahren zur herstellung einer elektronen- emittierenden einrichtung sowie einer elektronenquelle und eines bilderzeugungsgerätes mit derartigen elektronen-emittierenden einrichtungen
JP2932250B2 (ja) * 1995-01-31 1999-08-09 キヤノン株式会社 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3174999B2 (ja) * 1995-08-03 2001-06-11 キヤノン株式会社 電子放出素子、電子源、それを用いた画像形成装置、及びそれらの製造方法
JPH0997579A (ja) * 1995-10-02 1997-04-08 Canon Inc 画像形成装置および電子放出素子の駆動方法
JP3631015B2 (ja) * 1997-11-14 2005-03-23 キヤノン株式会社 電子放出素子及びその製造方法
JP3154106B2 (ja) * 1998-12-08 2001-04-09 キヤノン株式会社 電子放出素子、該電子放出素子を用いた電子源並びに該電子源を用いた画像形成装置
JP3323847B2 (ja) * 1999-02-22 2002-09-09 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
JP2000311587A (ja) * 1999-02-26 2000-11-07 Canon Inc 電子放出装置及び画像形成装置
JP4323679B2 (ja) * 2000-05-08 2009-09-02 キヤノン株式会社 電子源形成用基板及び画像表示装置
JP3639809B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子,電子放出装置,発光装置及び画像表示装置
JP3639808B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3610325B2 (ja) * 2000-09-01 2005-01-12 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3768908B2 (ja) * 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
JP4011863B2 (ja) * 2001-05-30 2007-11-21 キヤノン株式会社 電子放出素子、電子源、及びそれを用いた画像形成装置
JP3634828B2 (ja) * 2001-08-09 2005-03-30 キヤノン株式会社 電子源の製造方法及び画像表示装置の製造方法
JP3703415B2 (ja) * 2001-09-07 2005-10-05 キヤノン株式会社 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法
JP3768937B2 (ja) * 2001-09-10 2006-04-19 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP3710436B2 (ja) * 2001-09-10 2005-10-26 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP3605105B2 (ja) * 2001-09-10 2004-12-22 キヤノン株式会社 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法
JP3634852B2 (ja) * 2002-02-28 2005-03-30 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP2004055347A (ja) * 2002-07-19 2004-02-19 Toshiba Electronic Engineering Corp 電子放出素子、電子放出装置、表示装置、および電子放出素子の製造方法
JP3619240B2 (ja) * 2002-09-26 2005-02-09 キヤノン株式会社 電子放出素子の製造方法及びディスプレイの製造方法
JP3625467B2 (ja) * 2002-09-26 2005-03-02 キヤノン株式会社 カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法
US7064475B2 (en) * 2002-12-26 2006-06-20 Canon Kabushiki Kaisha Electron source structure covered with resistance film
JP3907626B2 (ja) * 2003-01-28 2007-04-18 キヤノン株式会社 電子源の製造方法、画像表示装置の製造方法、電子放出素子の製造方法、画像表示装置、特性調整方法、及び画像表示装置の特性調整方法
JP4324078B2 (ja) * 2003-12-18 2009-09-02 キヤノン株式会社 炭素を含むファイバー、炭素を含むファイバーを用いた基板、電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた表示パネル、及び、該表示パネルを用いた情報表示再生装置、並びに、それらの製造方法
JP2005190889A (ja) * 2003-12-26 2005-07-14 Canon Inc 電子放出素子、電子源、画像表示装置およびこれらの製造方法
US7271529B2 (en) * 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
JP4366235B2 (ja) * 2004-04-21 2009-11-18 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP3907667B2 (ja) * 2004-05-18 2007-04-18 キヤノン株式会社 電子放出素子、電子放出装置およびそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP3935478B2 (ja) * 2004-06-17 2007-06-20 キヤノン株式会社 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法および該画像表示装置を用いた情報表示再生装置
JP3848341B2 (ja) * 2004-06-29 2006-11-22 キヤノン株式会社 電子放出素子、電子源、画像表示装置、および映像受信表示装置、並びに電子放出素子の製造方法
JP4596878B2 (ja) * 2004-10-14 2010-12-15 キヤノン株式会社 構造体、電子放出素子、2次電池、電子源、画像表示装置、情報表示再生装置及びそれらの製造方法
JP4594077B2 (ja) * 2004-12-28 2010-12-08 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP4920925B2 (ja) * 2005-07-25 2012-04-18 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置とそれらの製造方法
JP2008027853A (ja) * 2006-07-25 2008-02-07 Canon Inc 電子放出素子、電子源および画像表示装置、並びに、それらの製造方法
EP2287880A1 (en) * 2008-04-10 2011-02-23 Canon Kabushiki Kaisha Electron-emitting device and electron source, electron beam apparatus as well as image display apparatus using the same
EP2109132A3 (en) * 2008-04-10 2010-06-30 Canon Kabushiki Kaisha Electron beam apparatus and image display apparatus using the same

Also Published As

Publication number Publication date
US20090284123A1 (en) 2009-11-19
EP2120246A2 (en) 2009-11-18
EP2120246A3 (en) 2010-08-18
CN101582357A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
JP3907667B2 (ja) 電子放出素子、電子放出装置およびそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP4920925B2 (ja) 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置とそれらの製造方法
JP2008027853A (ja) 電子放出素子、電子源および画像表示装置、並びに、それらの製造方法
JP4366235B2 (ja) 電子放出素子、電子源及び画像表示装置の製造方法
JP4886184B2 (ja) 画像表示装置
JP2009277460A (ja) 電子放出素子及び画像表示装置
EP2120245A1 (en) Electron emitter and image display apparatus
JP2003173731A (ja) 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法
JP2009277459A (ja) 電子放出素子及び画像表示装置
JP2004146153A (ja) 電子線装置
JP2000243327A (ja) 電子源基板及びその製造方法及び電子源基板を用いた画像形成装置
JP2000195415A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
US7944137B2 (en) Electron source and image display apparatus
JP3296549B2 (ja) インクジェット噴射装置及びそれに用いるインクジェットインク
JP3323750B2 (ja) 電子放出素子及びそれを備えた電子源並びに画像形成装置
JP2000021291A (ja) 電子放出素子、それを用いた電子源及び画像形成装置
JP2884496B2 (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000243230A (ja) 電子源基板及びその製造方法及び電子源基板を用いた画像形成装置
JP2001351548A (ja) 平板型画像形成装置及びその製造方法
JP2010067477A (ja) 電子放出素子、電子源、画像表示装置および情報表示再生装置、並びにそれらの製造方法
JP2000021290A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2004103325A (ja) 配線装置の製造方法および配線装置
JP2003157775A (ja) 電子源基板及びその製造方法、及び電子源基板を用いた画像形成装置
JP2000251640A (ja) 電子放出素子および電子源および画像形成装置および電子放出素子の製造方法
JP2002075169A (ja) 電子放出素子、電子源、および画像形成装置、並びにそれらの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110802