JP2000021290A

JP2000021290A - 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Info

Publication number: JP2000021290A
Application number: JP18797898A
Authority: JP
Inventors: Tamaki Kobayashi; 玉樹小林
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-07-03
Filing date: 1998-07-03
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】高輝度で動作安定性に優れた画像形成装置を
実現し得る電子放出素子を提供する。【解決手段】基体１上に設けられた一対の電極２，３
間に、異種材料を積層した積層構造を持った導電性膜４
を有し、この導電性膜４に形成した電子放出部５におい
てこれらの材料が合金化されている電子放出素子。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍ
ｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔ
ｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）ある
いはＣ．Ａ．Ｓｐｉｎｄｔ， “Ｐｈｙｓｉｃａｌ
Ｐｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔ
ｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）
等に開示されたものが知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ， “ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，３２，６４６（１９６１）等に開示され
たものが知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．
ＥｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０（１
９６５）等に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ₂ 薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ₂
Ｏ₃ ／ＳｎＯ₂ 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴ
ｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７
５）］、カーボン薄膜によるもの［荒木久他：真空、
第２６巻、第１号、２２頁（１９８３）］等が報告され
ている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図１
９に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部５が形成される。尚、図中の
素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ’は、０．１ｍ
ｍで設定されている。

【０００８】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜４を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部５を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜４の両端に電圧を印加通電し、導電性膜４を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部５を形成する処
理である。尚、電子放出部５では導電性膜４の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１０】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１１】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１２】

【発明が解決しようとする課題】上記電子放出素子を利
用した表示装置において、高品位・高精細な画像を大画
面で得るためには、電子放出素子の行・列の数がそれぞ
れ数百〜数千となり、非常に多くの電子放出素子を配列
する必要がある。従って、各電子放出素子の電気特性が
均一で制御しやすいことが望まれる。

【００１３】また、画像形成装置等に用いられる電子放
出素子については、明るい表示画像を安定して提供でき
るよう更に安定な電子放出特性及び電子放出の効率向上
が要望されている。電子放出の効率とは、前述の導電性
膜の両端に電圧を印加した際に、これに流れる電流（以
下、「素子電流」と呼ぶ。）と真空中に放出される電流
（以下、「放出電流」と呼ぶ。）との比で評価されるも
のであり、素子電流が小さく、放出電流が大きい電子放
出素子が望まれている。

【００１４】安定的に制御し得る電子放出特性と効率の
より一層の向上がなされれば、例えば蛍光体を画像形成
部材とする画像形成装置においては、低電流で明るい高
品位な画像形成装置、例えばフラットテレビが実現され
る。また、低電流化に伴い、画像形成装置を構成する駆
動回路等のローコスト化も図れる。

【００１５】しかしながら、上述のＭ．ハートウェルの
電子放出素子にあっては、次のような問題があるため、
均一で安定な電子放出特性及び電子放出効率について、
必ずしも満足のゆくものが得られておらず、これを用い
て高輝度で動作安定性に優れた画像形成装置を提供する
ことは極めて難しいというのが実状である。

【００１６】（１）すなわち、通電フォーミングによっ
て導電性膜に形成される電子放出部は、素子電流によっ
て発生するジュール熱が起因となって生ずるものである
ため、導電性膜の膜厚にばらつきがある場合には、上記
電子放出部の幅が場所によって大きく異なってしまう場
合がある。この電子放出部の幅がある程度以上大きくな
ると電子放出を行えなくなり、結果として、素子の特性
は本来得られるべき特性より大幅に低いものになってし
まう。このような電子放出部の幅のばらつきは、フォー
ミング時に特別な制御を行わず、簡単な工程を用いた場
合に起こり易い。従って、上記のフォーミングにより電
子放出部を形成する場合には、理想的には、均一な狭い
幅の電子放出部が形成されるよう、フォーミング時に素
子毎の導電性膜の膜厚の微妙なばらつきなどに対応した
電気的制御を行うか、導電性膜の膜厚のばらつきを厳密
に制御した成膜方法を用いる必要がある。しかしなが
ら、前者は実際の生産工程として実施が困難であり、後
者は生産コストの上昇をもたらすおそれがある。

【００１７】（２）また、高融点材料を用いて導電性膜
を形成すると、素子の耐久性等が向上するが、前記フォ
ーミングを完了させるために必要な素子電流の最大値で
あるフォーミング電流の値が大きくなってしまい、複数
の電子放出素子を設けた電子源等では製法上問題とな
る。

【００１８】（３）更に、多数の電子放出素子でＸＹマ
トリクスを構成した電子源において、１ラインずつ纏め
てフォーミング処理する場合、１ラインの素子数が多く
なると配線抵抗がフォーミング前の個々の素子の抵抗に
比べて無視できなくなり、当該配線抵抗による電圧降下
によって、各素子に印加される電圧が素子の配線位置に
よって異なり、特定の位置の素子の特性が他の素子より
も低くなる危険性がある。このため、複数の電子放出素
子を用いて均一で動作安定性に優れた画像形成装置を提
供することは極めて困難であった。

【００１９】本発明の目的は、上述した解決すべき技術
的課題を解決し、安定で均一な電子放出特性を有し、且
つ電子放出の効率向上を図った電子放出素子を提供する
ことにある。本発明の別の目的は、高輝度で動作安定性
に優れた画像形成装置を提供することにある。

【００２０】

【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。

【００２１】即ち、本発明の第１は、基体上に設けられ
た一対の電極間に、電子放出部が形成された導電性膜を
有する電子放出素子であって、前記導電性膜は異種材料
を積層した積層構造を有し、前記電子放出部においてこ
れらの材料が合金化されていることを特徴とする電子放
出素子にある。

【００２２】また、本発明の第２は、上記本発明の第１
の電子放出素子の製造方法であって、前記一対の電極間
に電圧を印加して導電性膜に電子放出部を形成すると共
に、前記合金化を行うことを特徴とする電子放出素子の
製造方法にある。

【００２３】また、本発明の第３は、基体上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明の第１の電子放出素子であること
を特徴とする電子源にある。

【００２４】また、本発明の第４は、上記本発明の第３
の電子源の製造方法において、前記複数の電子放出素子
を上記本発明の第２の方法で製造することを特徴とする
電子源の製造方法にある。

【００２５】また、本発明の第５は、基体上に複数の電
子放出素子が配列された電子源と、該電子源から放出さ
れる電子線の照射により画像を形成する画像形成部材と
を有する画像形成装置において、該電子源が、上記本発
明の第３の電子源であることを特徴とする画像形成装置
にある。

【００２６】さらに、本発明の第６は、基体上に複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、該電子源
を上記本発明の第４の方法で製造することを特徴とする
画像形成装置にある。

【００２７】本発明の電子放出素子においては、通電フ
ォーミングにより形成される電子放出部に合金化された
部分が形成されるため、電子放出部における亀裂幅が必
要以上に広がることが抑制される。従って、均一で狭い
亀裂を有する電子放出部を安定して形成することがで
き、優れた電子放出特性を有する電子放出素子を再現性
良く実現することができる。更には、合金化された部分
は高融点であるため、安定な電子放出特性を有する電子
放出素子が実現される。

【００２８】

【発明の実施の形態】本発明の電子放出素子の基本的構
成には大別して、平面型及び垂直型の２つがある。先
ず、平面型の電子放出素子について説明する。

【００２９】図１は、本発明の平面型の電子放出素子の
一構成例を示す模式図であり、図１（ａ）は縦断面図、
図１（ｂ）は平面図である。図１において、１は基板、
２と３は電極（素子電極）、４は導電性膜、５は電子放
出部、６は合金部である。導電性膜４は、異なる材料か
らなる第１層４ａと第２層４ｂより構成されている。

【００３０】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００３１】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。

【００３２】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μｍから数十μｍ
の範囲とすることができる。素子電極長さＷは、電極の
抵抗値、電子放出特性を考慮して、数μｍから数百μｍ
の範囲とすることができる。素子電極２，３の膜厚ｄ
は、数十ｎｍから数μｍの範囲とすることができる。

【００３３】尚、図１に示した構成とは別に、基板１上
に、導電性膜４、素子電極２，３の順に形成した構成と
することもできる。

【００３４】導電性膜４を構成する第１層４ａと第２層
４ｂの材料は、例えばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，
Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，
Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，Ｐ
ｂＯ，Ｓｂ₂ Ｏ₃ 等の酸化物、ＨｆＢ₂ ，ＺｒＢ₂ ，Ｌ
ａＢ₆ ，ＣｅＢ₆ ，ＹＢ₄ ，ＧｄＢ₄ 等の硼化物、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどの炭化
物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等
の半導体、カーボン等の中から選ばれる。ここで、第１
層４ａと第２層４ｂの材料の組み合わせは、後述の通電
フォーミングにより、電子放出部５に第２層４ｂよりも
高融点の合金部６が形成されるように選択される。例え
ば、第２層４ｂをＰｄとした場合、Ｔａ，Ｗ等が第１層
４ａの材料として選択される。

【００３５】導電性膜４には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極３へのステップカバレー
ジ、素子電極２，３間の抵抗値及び後述のエッチング部
材またはエッチング層の除去操作の容易性等を考慮して
適宜設定されるが、通常は、数Å〜数百ｎｍの範囲とす
るのが好ましく、より好ましくは１ｎｍ〜５０ｎｍの範
囲とするのが良い。その抵抗値は、Ｒｓが１０² Ω／□
から１０⁷ Ω／□の値であるのが好ましい。なお、Ｒｓ
は、幅がｗで長さがｌの薄膜の長さ方向に測定した抵抗
Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）と置いたときに現れる値であ
る。

【００３６】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態（いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む）をとっ
ている。微粒子の粒径は、数Å〜数百ｎｍの範囲、好ま
しくは、１ｎｍ〜２０ｎｍの範囲である。

【００３７】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００３８】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００３９】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４０】例えば、「実験物理学講座１４表面・微
粒子」（木下是雄編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）と記述されて
いる。

【００４１】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４２】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０⁸ 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版１９８８年２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。

【００４３】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００４４】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、かかる亀裂付近に
は導電性膜４の第１層４ａ及び第２層４ｂの材料が合金
化された合金部６を有する。電子放出部５の内部には、
数Åから数十ｎｍの範囲の粒径の導電性微粒子が存在す
る場合もある。この導電性微粒子は、導電性膜４を構成
する材料の元素の一部、あるいは全ての元素を含有する
ものとなる。電子放出部５及びその近傍の導電性膜４に
は、炭素あるいは炭素化合物を有する場合もある。

【００４５】次に、垂直型の電子放出素子について説明
する。

【００４６】図２は、本発明の垂直型の電子放出素子の
一構成例を示す模式図であり、図１に示した部位と同じ
部位には図１に付した符号と同一の符号を付している。
２１は段差形成部である。基板１、素子電極２，３、導
電性膜４、電子放出部５、合金部６は、前述した平面型
の電子放出素子の場合と同様の材料で構成することがで
きる。段差形成部２１は、真空蒸着法、印刷法、スパッ
タ法等で形成されたＳｉＯ₂ 等の絶縁性材料で構成する
ことができる。段差形成部２１の膜厚は、先に述べた平
面型の電子放出素子の素子電極間隔Ｌに対応し、数百ｎ
ｍから数十μｍの範囲とすることができる。この膜厚
は、段差形成部２１の製法、及び、素子電極２，３間に
印加する電圧を考慮して設定されるが、数十ｎｍから数
μｍの範囲が好ましい。

【００４７】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図３に基づいて説明す
る。尚、図３においても図１に示した部位と同じ部位に
は図１に付した符号と同一の符号を付している。

【００４８】１）基板１を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板１上に素子電極２を形成する（図３
（ａ））。

【００４９】２）素子電極２，３を設けた基板１上に、
スパッタ法により導電性膜の第１層４ａと第２層４ｂを
夫々形成する。その後、リフトオフ、エッチング等によ
りパターニングし、導電性膜４を形成する（図３
（ｂ））。ここでは、スパッタ法を挙げて説明したが、
導電性膜４の形成法はこれに限られるものではなく、真
空蒸着法、有機金属溶液の塗布法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともできる。

【００５０】３）続いて、通電フォーミング処理を施
す。素子電極２，３間に通電を行うと、導電性膜４の部
位に亀裂を含む電子放出部５が形成されると同時に、電
子放出部５の近傍に導電性膜４の第１層４ａと第２層４
ｂが反応して生成された合金部６が形成される（図３
（ｃ））。かかる合金部６の融点は導電性膜４の第２層
４ｂの融点よりも高いため、ある亀裂幅が実現されると
それ以上亀裂幅が広がることを防止することができ、結
果的に狭い亀裂の電子放出部５を安定して形成すること
ができる。

【００５１】通電フォーミングの電圧波形の例を図４に
示す。

【００５２】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図４（ａ）に示した手法と、パルス波高値を増
加させながらパルスを印加する図４（ｂ）に示した手法
がある。

【００５３】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ）で説明する。図４（ａ）におけるＴ₁
及びＴ₂ は電圧波形のパルス幅とパルス間隔である。三
角波の波高値（ピーク電圧）は、電子放出素子の形態に
応じて適宜選択される。このような条件のもと、例え
ば、数秒から数十分間電圧を印加する。パルス波形は、
三角波に限定されるものではなく、矩形波等の所望の波
形を採用することができる。

【００５４】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図４（ｂ）で説明する。
図４（ｂ）におけるＴ₁ 及びＴ₂ は、図４（ａ）に示し
たのと同様とすることができる。三角波の波高値（ピー
ク電圧）は、例えば０．１Ｖステップ程度づつ、増加さ
せることができる。

【００５５】通電フォーミング処理の終了は、パルス間
隔Ｔ₂ 中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した
時、通電フォーミングを終了させる。

【００５６】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。この工程によ
り、素子電流Ｉ_f ，放出電流Ｉ_e を、著しく変化させる
ことができる。

【００５７】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
電極２，３間にパルスの印加を繰り返すことで行うこと
ができる。この雰囲気は、例えば油拡散ポンプやロータ
リーポンプなどを用いて真空容器内を排気した場合に雰
囲気内に残留する有機ガスを利用して形成することがで
きる他、イオンポンプなどにより一旦十分に排気した真
空中に適当な有機物質のガスを導入することによっても
得られる。このときの好ましい有機物質のガス圧は、前
述の素子の形態、真空容器の形状や、有機物質の種類な
どにより異なるため、場合に応じ適宜設定される。適当
な有機物質としては、アルカン、アルケン、アルキンの
脂肪族炭化水素類、芳香族炭化水素類、アルコール類、
アルデヒド類、ケトン類、アミン類、フェノール、カル
ボン、スルホン酸等の有機酸類等を挙げることが出来、
具体的には、メタン、エタン、プロパンなどＣ_n Ｈ_2n+2
で表される飽和炭化水素、エチレン、プロピレンなどＣ
_n Ｈ_2n等の組成式で表される不飽和炭化水素、ベンゼ
ン、トルエン、メタノール、エタノール、ホルムアルデ
ヒド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。この処理により、
雰囲気中に存在する有機物質から、炭素あるいは炭素化
合物が素子上に堆積し、素子電流Ｉ_f ，放出電流Ｉ_e
が、著しく変化するようになる。

【００５８】炭素あるいは炭素化合物とは、例えばグラ
ファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するも
ので、ＨＯＰＧはほぼ完全なグラファイト結晶構造、Ｐ
Ｇは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたも
の、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れが
さらに大きくなったものを指す。）、非晶質カーボン
（アモルファスカーボン及び、アモルファスカーボンと
前記グラファイトの微結晶の混合物を指す。）であり、
その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、
３０ｎｍ以下の範囲とすることがより好ましい。

【００５９】活性化工程の終了判定は、素子電流Ｉ_f と
放出電流Ｉ_e を測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。

【００６０】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。

【００６１】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１０^-6Ｐａ以下が好ましく、さ
らには１０^-8Ｐａ以下が特に好ましい。さらに真空容器
内を排気するときには、真空容器全体を加熱して、真空
容器内壁や、電子放出素子に吸着した有機物質分子を排
気しやすくするのが好ましい。このときの加熱条件は、
８０〜２５０℃好ましくは１５０℃以上で、できるだけ
長時間処理するのが望ましいが、特にこの条件に限るも
のではなく、真空容器の大きさや形状、電子放出素子の
構成などの諸条件により適宜選ばれる条件により行う。
真空容器内の圧力は極力低くすることが必要で、１０^-5
Ｐａ以下が好ましく、さらには１０^-6Ｐａ以下が特に好
ましい。

【００６２】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉ_f ，放出電流Ｉ_e
が、安定する。

【００６３】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図５，図６を参照しなが
ら説明する。

【００６４】図５は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図５においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。

【００６５】図５において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖ_f を印加するための電源、５０は素子電極２，３間
を流れる素子電流Ｉ_f を測定するための電流計、５４は
素子の電子放出部５より放出される放出電流Ｉ_e を捕捉
するためのアノード電極、５３はアノード電極５４に電
圧を印加するための高圧電源、５２は電子放出部５より
放出される放出電流Ｉ_e を測定するための電流計であ
る。一例として、アノード電極５４の電圧を１ｋＶ〜１
０ｋＶの範囲とし、アノード電極５４と電子放出素子と
の距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うこと
ができる。

【００６６】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。

【００６７】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の活性化工程以
降の工程も行うことができる。

【００６８】図６は、図５に示した真空処理装置を用い
て測定された放出電流Ｉ_e 及び素子電流Ｉ_f と、素子電
圧Ｖ_f との関係を模式的に示した図である。図６におい
ては、放出電流Ｉ_e が素子電流Ｉ_f に比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。

【００６９】図５からも明らかなように、本発明の電子
放出素子は、放出電流Ｉ_e に関して次の３つの特徴的性
質を有する。

【００７０】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図６中のＶ_th）以上の素子電圧を印加すると
急激に放出電流Ｉ_e が増加し、一方閾値電圧Ｖ_th以下で
は放出電流Ｉ_e が殆ど検出されない。つまり、放出電流
Ｉ_e に対する明確な閾値電圧Ｖ_thを持った非線形素子で
ある。

【００７１】第２に、放出電流Ｉ_e が素子電圧Ｖ_f に単
調増加依存するため、放出電流Ｉ_eは素子電圧Ｖ_f で制
御できる。

【００７２】第３に、アノード電極５４（図５参照）に
捕捉される放出電荷は、素子電圧Ｖ_f を印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖ_f を印加する時間により制御できる。

【００７３】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。

【００７４】図６においては、素子電流Ｉ_f が素子電圧
Ｖ_f に対して単調増加する（ＭＩ特性）例を示したが、
素子電流Ｉ_f が素子電圧Ｖ_f に対して電圧制御型負性抵
抗特性（ＶＣＮＲ特性）を示す場合もある（不図示）。
これらの特性は、前述の工程を制御することで制御でき
る。

【００７５】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の電子放出素子を複数個基板
上に配列し、例えば電子源や画像形成装置が構成でき
る。

【００７６】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【００７７】本発明の電子放出素子については、前述し
た通り３つの特性がある。即ち、表面伝導型電子放出素
子からの放出電子は、閾値電圧以上では、対向する素子
電極間に印加するパルス状電圧の波高値と幅で制御でき
る。一方、閾値電圧以下では、殆ど放出されない。この
特性によれば、多数の電子放出素子を配置した場合にお
いても、個々の素子にパルス状電圧を適宜印加すれば、
入力信号に応じて、表面伝導型電子放出素子を選択して
電子放出量を制御できる。

【００７８】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図７を
用いて説明する。図７において、７１は電子源基板、７
２はＸ方向配線、７３はＹ方向配線である。７４は電子
放出素子、７５は結線である。

【００７９】ｍ本のＸ方向配線７２は、Ｄ_x1，Ｄ_x2，…
…，Ｄ_xmからなり、真空蒸着法、印刷法、スパッタ法等
を用いて形成された導電性金属等で構成することができ
る。配線の材料、膜厚、幅は適宜設計される。Ｙ方向配
線７３は、Ｄ_y1，Ｄ_y2，……，Ｄ_ynのｎ本の配線よりな
り、Ｘ方向配線７２と同様に形成される。これらｍ本の
Ｘ方向配線７２とｎ本のＹ方向配線７３との間には、不
図示の層間絶縁層が設けられており、両者を電気的に分
離している（ｍ，ｎは、共に正の整数）。

【００８０】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【００８１】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。

【００８２】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【００８３】Ｘ方向配線７２には、Ｘ方向に配列した電
子放出素子７４の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Ｙ方
向配線７３には、Ｙ方向に配列した電子放出素子７４の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。

【００８４】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【００８５】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図８と図９及び
図１０を用いて説明する。図８は、画像形成装置の表示
パネルの一例を示す模式図であり、図９は、図８の画像
形成装置に使用される蛍光膜の模式図である。図１０
は、ＮＴＳＣ方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。

【００８６】図８において、７１は電子放出素子を複数
配した電子源基板、８１は電子源基板７１を固定したリ
アプレート、８６はガラス基板８３の内面に蛍光膜８４
とメタルバック８５等が形成されたフェースプレートで
ある。８２は支持枠であり、該支持枠８２には、リアプ
レート８１、フェースプレート８６がフリットガラス等
を用いて接続されている。８８は外囲器であり、例えば
大気中あるいは窒素中で、４００〜５００℃の温度範囲
で１０分間以上焼成することで、封着して構成される。

【００８７】７４は、図１に示したような電子放出素子
である。７２，７３は、表面伝導型電子放出素子の一対
の素子電極と接続されたＸ方向配線及びＹ方向配線あ
る。

【００８８】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【００８９】図９は、蛍光膜を示す模式図である。蛍光
膜８４は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ（図９（ａ））あるいはブ
ラックマトリクス（図９（ｂ））等と呼ばれる黒色導電
材９１と蛍光体９２とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
９２間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜８４における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材９１
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。

【００９０】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【００９１】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【００９２】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【００９３】図８に示した画像形成装置は、例えば以下
のようにして製造される。

【００９４】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-5Ｐａ
以上の真空度を維持するものである。ここで、電子放出
素子のフォーミング処理以降の工程は適宜設定できる。

【００９５】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１０を用いて説明する。図１０において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【００９６】表示パネル１０１は、端子Ｄ_ox1 乃至Ｄ
_oxm 、端子Ｄ_oy1 乃至Ｄ_oyn 及び高圧端子８７を介して
外部の電気回路と接続している。端子Ｄ_ox1 乃至Ｄ_oxm
には、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出
素子群を１行（ｎ素子）づつ順次駆動する為の走査信号
が印加される。端子Ｄ_oy1 乃至Ｄ_oyn には、前記走査信
号により選択された１行の電子放出素子の各素子の出力
電子ビームを制御する為の変調信号が印加される。高圧
端子８７には、直流電圧源Ｖａより、例えば１０ｋＶの
直流電圧が供給されるが、これは電子放出素子から放出
される電子ビームに、蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。

【００９７】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ₁ 乃至Ｓ
_m で模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄ_ox1 乃至Ｄ_oxm と電気的に接
続される。各スイッチング素子Ｓ₁ 乃至Ｓ_m は、制御回
路１０３が出力する制御信号Ｔ_scanに基づいて動作する
ものであり、例えばＦＥＴのようなスイッチング素子を
組み合わせることにより構成することができる。

【００９８】直流電圧源Ｖｘは、本例の場合には電子放
出素子の特性（電子放出閾値電圧）に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。

【００９９】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔ_syncに基
づいて、各部に対してＴ_scan，Ｔ_sft 及びＴ_mry の各制
御信号を発生する。

【０１００】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔ_sync信号として図示した。前記テレビ信号から分
離された画像の輝度信号成分は、便宜上ＤＡＴＡ信号と
表した。このＤＡＴＡ信号は、シフトレジスタ１０４に
入力される。

【０１０１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔ_sft に基づいて動
作する（即ち、制御信号Ｔ_sf _t は、シフトレジスタ１０
４のシフトクロックであると言い換えてもよい。）。シ
リアル／パラレル変換された画像１ライン分のデータ
（電子放出素子ｎ素子分の駆動データに相当）は、Ｉ_d1
乃至Ｉ_dnのｎ個の並列信号として前記シフトレジスタ１
０４より出力される。

【０１０２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔ_mry に従っ
て適宜Ｉ_d1乃至Ｉ_dnの内容を記憶する。記憶された内容
は、Ｉ_d'1 乃至Ｉ_d'n として出力され、変調信号発生器
１０７に入力される。

【０１０３】変調信号発生器１０７は、画像データＩ
_d'1 乃至Ｉ_d'n の各々に応じて、電子放出素子の各々を
適切に駆動変調する為の信号源であり、その出力信号
は、端子Ｄ_oy1 乃至Ｄ_oyn を通じて表示パネル１０１内
の電子放出素子に印加される。

【０１０４】前述したように、本発明の電子放出素子は
放出電流Ｉ_e に関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖ_thがあり、Ｖ_th以上
の電圧が印加された時のみ電子放出が生じる。電子放出
閾値以上の電圧に対しては、素子への印加電圧の変化に
応じて放出電流も変化する。このことから、本素子にパ
ルス状の電圧を印加する場合、例えば電子放出閾値電圧
以下の電圧を印加しても電子放出は生じないが、電子放
出閾値電圧以上の電圧を印加する場合には電子ビームが
出力される。その際、パルスの波高値Ｖｍを変化させる
ことにより、出力電子ビームの強度を制御することが可
能である。また、パルスの幅Ｐｗを変化させることによ
り、出力される電子ビームの電荷の総量を制御すること
が可能である。

【０１０５】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１０６】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１０７】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１０８】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。

【０１０９】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄ
_ox1 乃至Ｄ_oxm 、Ｄ_oy1 乃至Ｄ_oyn を介して電圧を印加
することにより、電子放出が生じる。高圧端子８７を介
してメタルバック８５あるいは透明電極（不図示）に高
圧を印加し、電子ビームを加速する。加速された電子
は、蛍光膜８４に衝突し、発光が生じて画像が形成され
る。

【０１１０】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方
式をはじめとする高品位ＴＶ）方式をも採用できる。

【０１１１】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１１及び図１２を用いて説明す
る。

【０１１２】図１１は、梯子型配置の電子源の一例を示
す模式図である。図１１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ_x1〜Ｄ_x10 であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ_x2〜Ｄ_x9は、例えばＤ_x2とＤ_x3、Ｄ_x4とＤ_x5、
Ｄ_x6とＤ_x7、Ｄ_x8とＤ_x9とを夫々一体の同一配線とする
こともできる。

【０１１３】図１２は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ_ox1 乃至Ｄ_oxm は容器外端子、Ｇ₁ 乃至Ｇ
_n はグリッド電極１２０と接続された容器外端子であ
る。１１０は各素子行間の共通配線を同一配線とした電
子源基板である。図１２においては、図８、図１１に示
した部位と同じ部位には、これらの図に付したのと同一
の符号を付している。ここに示した画像形成装置と、図
８に示した単純マトリクス配置の画像形成装置との大き
な違いは、電子源基板１１０とフェースプレート８６の
間にグリッド電極１２０を備えているか否かである。

【０１１４】図１２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、電子放出素子１１１か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て１個ずつ円形の開口１２１が設けられている。グリッ
ド電極の形状や配置位置は、図１２に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。

【０１１５】容器外端子Ｄ_ox1 乃至Ｄ_oxm 及びグリッド
容器外端子Ｇ₁ 乃至Ｇ_n は、不図示の制御回路と電気的
に接続されている。

【０１１６】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１１７】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１１８】

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。

【０１１９】［実施例１及び比較例１，２］本実施例に
係る電子放出素子の構成は図１と同様であり、その製造
法は基本的には図３と同様である。以下、図１及び図３
を用いて、本実施例に係る素子の構成及び製造法を順を
追って説明する。

【０１２０】工程−ａ石英からなる絶縁性基板１に、素子電極用薄膜としてＴ
ｉ５０Å，Ｐｔ２５０Åを成膜した。これにレジストを
スピンコートし、電極パターン用マスクを用いて露光、
現像処理し、レジストの電極パターンを形成した。エッ
チングにより余分な薄膜を除去した後、レジストを除去
し、素子電極２，３を得た（図３（ａ））。

【０１２１】工程−ｂＣｒ膜を全面にスパッタ法により成膜し、その上にレジ
ストをスピンナーコートし、フォトマスクを用いて導電
性膜形成のためのパターンを露光した。これを現像して
不要なレジストを除去し、エッチングにより不要なＣｒ
膜を除去して開口部を形成、残りのレジストを除去し
た。この上にスパッタリング法により、導電性膜の第１
層としてのＴａを成膜し、次いで導電性膜の第２層とし
てのＰｄを成膜した後、４００℃で１５分間大気雰囲気
中で焼成し、第２層をＰｄＯ膜とした。続いてリフトオ
フにより不要なＴａ及びＰｄＯをＣｒマスクと共に取り
除き、第１層４ａ及び第２層４ｂからなる導電性膜４を
形成した（図３（ｂ））。

【０１２２】工程−ｃ素子電極２，３間にパルス電圧を印加し、導電性膜４の
一部に亀裂を発生させ、電子放出部５を形成した。この
時、電子放出部５付近に合金部６が形成された（図３
（ｃ））。印加した電圧はパルス幅１ｍｓｅｃ．、パル
ス間隔１０ｍｓｅｃ．の三角波パルスであり、その波高
値は０Ｖ〜１４Ｖまで５Ｖ／分で上昇させた。

【０１２３】工程−ｄ活性化処理として、真空度１．３×１０^-3Ｐａのアセト
ンを含む雰囲気下において、パルス幅１ｍｓｅｃ．、パ
ルス間隔１０ｍｓｅｃ．、波高値２０Ｖ（ピーク電圧）
の三角波パルスの電圧を素子電極２，３間に３０分間印
加した。これにより炭素を主成分とする化合物を素子上
に堆積させた（不図示）。以上のようにして実施例１の
素子を作製した。

【０１２４】また、比較例１の素子として、上記実施例
１の工程−ａを行った後、工程−ｂにおいて導電性膜と
してＰｄのみを、実施例１の導電性膜の第１層４ａ及び
第２層４ｂの合計の厚さと同じになるように成膜し、以
下実施例１と同様にフォーミング処理及び活性化処理を
施した。尚、比較例１の素子では導電性膜４が１層であ
るため、フォーミング時に合金部６は形成されない。

【０１２５】また、比較例２の素子として、上記実施例
１の工程−ａを行った後、工程−ｂにおいて導電性膜と
してＴａのみを、実施例１の導電性膜の第１層４ａ及び
第２層４ｂの合計の厚さと同じになるように成膜し、以
下実施例１と同様にフォーミング処理及び活性化処理を
施した。比較例２においてもフォーミング時に合金部６
は形成されない。

【０１２６】上記のようにして実施例１及び比較例１，
２の素子をそれぞれ１０個作成し、各素子の素子電流Ｉ
_e 及び放出電流Ｉ_f を、図５に示した測定系により測定
した。印加した電圧は１４Ｖの矩形波パルスで、パルス
幅０．１ｍｓｅｃ．、パルス間隔１０ｍｓｅｃ．であ
る。また、アノード電極５４と素子の距離Ｈは２ｍｍ、
アノード電圧は１ｋＶである。

【０１２７】実施例１と比較例１の素子について測定結
果を比較すると、実施例１の素子は比較例１の素子に比
べてＩ_e で約４倍、Ｉ_f で約１．５倍程度大きな値を示
し、電子放出効率η（＝Ｉ_e ／Ｉ_f ）は約２．７倍とな
り、極めて良好な結果が得られた。

【０１２８】実施例１と比較例２の素子についての測定
結果はほぼ同等の値であった。しかし、亀裂形成に必要
な電流値の最大値であるフォーミング電流が、比較例２
の素子では、実施例１の素子のフォーミング電流の約３
倍必要であった。このフォーミング電流値が大きいこと
は、１素子毎にフォーミングする場合にはあまり問題に
ならないが、複数素子を同一配線で接続して同時にフォ
ーミングを行う場合には、配線に過大な電流が流れ、と
きとして素子欠陥や基板の割れ等を引き起こすこともあ
る。このため、本実施例の素子ように、フォーミング電
流は小さく抑えられることが望ましい。

【０１２９】以上のように、本実施例の素子は小さいフ
ォーミング電流値で電子放出部を形成でき、しかも電子
放出効率及び再現性が共に高く、非常に望ましい結果で
あった。また、各素子を真空中で動作させたとき、本実
施例の素子は比較例１の素子と比べて放出電流の劣化量
が少なく、安定性にも優れていた。

【０１３０】尚、薄膜状態での融点は不明であるが、バ
ルク金属としての融点はＴａが３０２０℃、Ｐｄが１５
５５℃であり、両者の合金の融点は組成によるが、Ｔａ
の組成比が約１８〜５０ａｔｏｍｉｃ％で約１８２０〜
１９２０℃である。

【０１３１】［実施例２］実施例１と同様にして、図１
に示したような電子放出素子を作成した。ただし、導電
性膜は第１層４ａをＨｆ膜、第２層４ｂをＰｄ膜とし
た。融点はそれぞれＨｆが２２３１℃、Ｐｄが１５５５
℃であり、両者の合金の融点は組成によるが、Ｈｆの組
成比が約１４ａｔｏｍｉｃ％以上で約１６４０℃以上で
ある。この素子を実施例１と同様に測定評価したとこ
ろ、実施例１と同様の結果が得られた。

【０１３２】［実施例３及び比較例３］本実施例は、図
１に示したような電子放出素子の多数個を単純マトリク
ス配置した図７に示したような電子源基板を用いて、図
８に示したような画像形成装置を作製した例である。

【０１３３】電子源基板の一部の平面図を図１３に示
す。また、図中のＡ−Ａ’断面図を図１４に、この電子
源の製造工程を図１５及び図１６に示す。図１３〜図１
６中で同じ符号を付したものは同じものを示す。ここで
７１は電子源基板、７２は図７のＤ_xmに対応するＸ方向
配線（下配線とも呼ぶ）、７３は図７のＤ_ynに対応する
Ｙ方向配線（上配線とも呼ぶ）、１４１は層間絶縁層、
１４２は素子電極２と下配線７２との電気的接続のため
のコンタクトホールである。

【０１３４】先ず、電子源基板の製造方法を、図１５及
び図１６を用いて工程順に従って具体的に説明する。
尚、以下に説明する工程−ａ〜工程−ｇは、それぞれ図
１５の（ａ）〜（ｄ）及び図１６の（ｅ）〜（ｇ）に対
応する。

【０１３５】工程−ａ清浄化した青板ガラス上に厚さ５０ÅのＣｒ膜、厚さ６
０００ÅのＡｕを順次積層し、フォトレジスト（ＡＺ１
３７０；ヘキスト社製）をスピンナーにより回転塗布、
ベークした後、フォトマスク像を露光現像して、下配線
７２のレジストパターンを形成し、Ａｕ／Ｃｒ堆積膜を
ウエットエッチングして、所望の形状の下配線７２を形
成した。

【０１３６】工程−ｂ次に、厚さ１０００Åのシリコン酸化膜からなる層間絶
縁膜１４１を高周波スパッタ法により堆積した。

【０１３７】工程−ｃ工程−ｂで堆積したシリコン酸化膜にコンタクトホール
１４２を形成するためのフォトレジストパターンを作
り、これをマスクとして層間絶縁層１４１をエッチング
してコンタクトホール１４２を形成した。エッチングは
ＣＦ₄ とＨ₂ ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ
ＩｏｎＥｔｃｈｉｎｇ）法によった。

【０１３８】工程−ｄ素子電極パターンとなるべき開口を有するパターンをフ
ォトレジスト（ＲＤ２０００Ｎ−４１；日立化成社製）
で形成し、真空蒸着法によって厚さ５０ÅのＴｉ、厚さ
１０００ÅのＰｔを順次積層し、上記フォトレジストを
有機溶剤で溶解して除去し、余分のＴｉ／Ｐｔ膜をリフ
トオフして素子電極２，３を形成した。素子電極間隔Ｌ
は２μｍとした。

【０１３９】工程−ｅ上配線７３のパターンとなるべき開口を有するフォトレ
ジストパターンを形成した後、厚さ５０ÅのＴｉ、厚さ
３０００ÅのＡｕを順次真空蒸着により堆積し、上記フ
ォトレジストを有機溶剤で溶解して除去し、余分のＴｉ
／Ａｕ膜をリフトオフにより除去して所望の形状の上配
線７３を形成した。

【０１４０】工程−ｆコンタクトホール１４２以外をカバーするようにレジス
ト膜を形成し、真空蒸着法により厚さ５０ÅのＴｉ、厚
さ５０００ÅのＡｕを順次積層した。リフトオフにより
不要部分を除去することにより、コンタクトホール１４
２を埋め込んだ。

【０１４１】工程−ｇ実施例１の工程−ｂと同様にしてＣｒマスクを形成した
後、スパッタリング法により導電性膜の第１層４ａとし
てのＴａを成膜した。次いで導電性膜の第２層４ｂとし
てのＰｄを成膜し、これを４００℃で１５分間大気雰囲
気中で焼成し、第２層４ｂをＰｄＯ膜とした。続いてリ
フトオフにより不要なＴａ及びＰｄＯをＣｒマスクと共
に取り除き、第１層４ａ及び第２層４ｂからなる導電性
膜４を形成した。

【０１４２】次に、図１７に示すように、Ｙ方向配線
（上配線）７３を共通接続し、Ｘ方向配線（下配線）７
２に接続された素子に１ラインずつ通電処理（フォーミ
ング処理）を施して、導電性膜４に亀裂を発生させて電
子放出部５を形成し、同時に合金部６を形成した。同図
中、１８１は上配線７３を共通接続した共通電極であ
り、グランドに落とされている。１８２はパルス発生器
であり、正極は下配線７２の一つに接続されており、負
極はシャント抵抗１８３を介してグランドに落とされて
いる。１８４はパルス電流をモニターするためのオシロ
スコープである。本実施例で印加した電圧はパルス幅１
ｍｓｅｃ．、パルス間隔１０ｍｓｅｃ．の三角波パルス
であり、その波高値は０Ｖ〜１０Ｖまで５Ｖ／分で上昇
させた。

【０１４３】工程−ｈ（不図示）活性化処理として、真空度１．３×１０^-3Ｐａのアセト
ンを含む雰囲気下において、パルス幅１ｍｓｅｃ．、パ
ルス間隔１０ｍｓｅｃ．、波高値２０Ｖ（ピーク電圧）
の三角波パルスの電圧を各電子放出素子の素子電極２，
３間に３０分間印加した。これにより炭素を主成分とす
る化合物を各素子上に堆積させた。

【０１４４】以上の工程により、基板７１上に下配線７
２、層間絶縁層１４１、上配線７３、素子電極２，３、
導電性膜４、電子放出部５、合金部６を形成し、本実施
例の電子源を得た。

【０１４５】次に、上記実施例３の工程−ｇにおいて、
導電性膜としてＴａのみを、実施例３の導電性膜の第１
層４ａ及び第２層４ｂの合計の厚さと同じになるように
成膜した以外は、実施例３と同様にして比較例３の電子
源基板を作製した。その結果、導電性膜に亀裂を形成す
るために必要な電流値の最大値であるフォーミング電流
が、比較例３では、実施例３の約３倍必要であった。

【０１４６】上記実施例３及び比較例３の電子源基板
を、図１８の測定系を用いて駆動させた。先ず、この測
定系を説明する。１９１は真空槽であり、不図示の排気
系により６．７×１０^-5Ｐａ以下に排気されている。７
１は電子源基板、１９５及び１９６はそれぞれＸ方向ラ
イン及びＹ方向ラインの駆動用配線である。１９７は駆
動用配線１９５，１９６に適当なパルスを印加するドラ
イバーである。１９８は引き出し電極で、アルミ製の枠
にＩＴＯ薄膜からなる透明電極を形成したガラスを嵌め
込み、その下面に蛍光体を塗布したものである。１９９
は引き出し電極１９８に引き出し電圧を印加する電源で
ある。

【０１４７】上記の測定系を用いて電子源基板７１上の
全ての素子を時間順次に走査駆動した。本発明による電
子放出素子は、印加電圧が一定の閾値以下ではほとんど
電流が流れず、電子放出も示さないという非線形な特性
を示す性質を利用し、駆動中にＸ方向配線に駆動パルス
を印加し、電子放出するべき素子につながるＹ方向配線
をグランドレベルに、他のＹ方向配線をグランドレベル
と駆動パルスの最大電圧の中程（半選択電圧）に設定す
ることにより、所望の位置の素子のみに電子を放出させ
ることができる。具体的には、駆動パルスの最大電圧を
１４Ｖ、半選択電圧を７Ｖとなるように、ドライバー１
９７で矩形波パルスを印加した。引き出し電圧は５ｋＶ
とした。

【０１４８】上記の条件で電子源基板７１上の全ての素
子を時間順次に走査駆動し、窓１９２を通して電子放出
による蛍光体の発光を目視で観察したところ、実施例３
の電子源は比較例３の電子源に比べて各素子の輝度が均
一であり、極めて望ましい結果が得られた。

【０１４９】次に、実施例３の電子源基板（但し、フォ
ーミング処理及び活性化処理を行っていないもの）を用
いて図８に示す表示パネルを構成し、本発明の画像形成
装置を作製した。作製手順を図８と図９を用いて説明す
る。

【０１５０】先ず、実施例３の電子源基板７１をリアプ
レート８１上に固定した後、電子源基板７１の５ｍｍ上
方に、フェースプレート８６（ガラス基板８３の内面に
蛍光膜８４とメタルバック８５が形成されて構成され
る）を支持枠８２を介して十分に位置合わせをして配置
し、フェースプレート８６、支持枠８２、リアプレート
８１の接合部にフリットガラスを塗布し、大気中で４３
０℃で１０分以上焼成することで封着した。なお、リア
プレート８１への電子源基板７１の固定もフリットガラ
スで行った。

【０１５１】蛍光膜８４は、カラーを実現するために、
ストライプ形状（図９（ａ）参照）の蛍光体とし、先に
ブラックストライプを形成し、その間隙部にスラリー法
により各色蛍光体９２を塗布して蛍光膜８４を作製し
た。ブラックストライプの材料としては、黒鉛を主成分
とする材料を用いた。

【０１５２】また、蛍光膜８４の内面側にはメタルバッ
ク８５を設けた。メタルバック８５は、蛍光膜８４の作
製後、蛍光膜８４の内面側表面の平滑化処理（通常、フ
ィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸
着することで作製した。

【０１５３】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極を設ける場合もあるが、本実施例ではメタルバック８
５のみで十分な導電性が得られたので省略した。

【０１５４】以上のようにして完成した外囲器８８内の
雰囲気を排気管（不図示）を通じ真空ポンプにて排気
し、１．３×１０^-3Ｐａの真空度に達した後、容器外端
子Ｄ_ox1 乃至Ｄ_oxm 及びＤ_oy1 乃至Ｄ_oyn を通じて素子
電極間に電圧を印加し、フォーミング処理を行い、電子
放出部を形成した。このときフォーミング処理の電圧波
形は実施例１と同じである。

【０１５５】次に、活性化処理として、真空度１．３×
１０^-3Ｐａのアセトンを含む雰囲気下において、容器外
端子Ｄ_ox1 乃至Ｄ_oxm とＤ_oy1 乃至Ｄ_oyn を通じ各電子
放出素子の素子電極２，３間に、パルス幅１ｍｓｅ
ｃ．、パルス間隔１０ｍｓｅｃ．、波高値２０Ｖ（ピー
ク電圧）の三角波パルスの電圧を３０分間印加した。こ
れにより炭素を主成分とする化合物を各素子上に堆積さ
せた。

【０１５６】その後、不図示の排気管を通じ、外囲器８
８内を約６．７×１０^-5Ｐａ程度の真空度まで排気し、
該排気管をガスバーナーで熱することで融着し、外囲器
８８の封止を行った。最後に、封止後の真空度を維持す
るために、高周波加熱法でゲッター処理を行った。

【０１５７】以上のようにして作製した表示パネルの容
器外端子Ｄ_ox1 乃至Ｄ_oxm とＤ_oy1乃至Ｄ_oyn 、及び高
圧端子８７を夫々必要な駆動系に接続し、画像形成装置
を完成した。各電子放出素子に、容器外端子Ｄ_ox1 乃至
Ｄ_oxm とＤ_oy1 乃至Ｄ_oyn を通じて、走査信号及び変調
信号を不図示の信号発生手段より夫々印加することによ
り電子放出させ、高圧端子８７を通じてメタルバック８
５に数ｋＶ以上の高圧を印加して、電子ビームを加速
し、蛍光膜８４に衝突させ、励起・発光させることで画
像を表示した。

【０１５８】本実施例の画像形成装置においては、表示
パネルの薄型化に伴い、装置全体のの奥行きを小さくす
ることができた。更に、本発明による電子源は、各電子
放出素子の電子放出特性の均一性に優れ、同時に個々の
電子放出素子の電子放出特性にも優れているため、形成
される画像の画質が高く、また高精細な画像の表示も可
能である。

【０１５９】

【発明の効果】以上説明した様に、本発明によれば、電
子放出効率及び経時安定性に優れた電子放出特性を有す
る電子放出素子を、再現性良く作製することができる。

【０１６０】また、多数の電子放出素子を配列形成し、
入力信号に応じて電子を放出する電子源においては、配
線抵抗によって生ずるフォーミング電圧の違いに起因す
る各素子間の特性変動を無くすることができ、各電子放
出素子の電子放出特性の均一化が実現される。更に、か
かる電子源を用いた画像形成装置においては、輝度むら
・輝度低下等の画像品位の低下の問題も解消され、高品
位な画像形成装置、例えばカラーフラットテレビが実現
される。

【図面の簡単な説明】

【図１】本発明の平面型の電子放出素子の一例を示す模
式図である。

【図２】本発明の垂直型の電子放出素子の一例を示す模
式図である。

【図３】本発明の電子放出素子の製造方法を説明するた
めの図である。

【図４】本発明の電子放出素子の製造に際して採用でき
る通電処理における電圧波形の一例を示す模式図であ
る。

【図５】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。

【図６】本発明の電子放出素子の電子放出特性を示す図
である。

【図７】本発明の単純マトリクス配置の電子源の一例を
示す模式図である。

【図８】本発明の画像形成装置の表示パネルの一例を示
す模式図である。

【図９】表示パネルにおける蛍光膜の一例を示す模式図
である。

【図１０】本発明の画像形成装置にＮＴＳＣ方式のテレ
ビ信号に応じて表示を行うための駆動回路の一例を示す
ブロック図である。

【図１１】本発明の梯子型配置の電子源の一例を示す模
式図である。

【図１２】本発明の画像形成装置の表示パネルの一例を
示す模式図である。

【図１３】実施例３のマトリクス配線した電子源の一部
を示す模式図である。

【図１４】図１３のＡ−Ａ’断面模式図である。

【図１５】図１３の電子源の製造工程図である。

【図１６】図１３の電子源の製造工程図である。

【図１７】実施例３の電子源のフォーミング時における
配線接続の形態を示す模式図である。

【図１８】実施例３の電子源の測定系を示す模式図であ
る。

【図１９】従来例の表面伝導型電子放出素子の模式図で
ある。

【符号の説明】

１基板２，３素子電極４導電性膜４ａ導電性膜の第１層４ｂ導電性膜の第２層５電子放出部６合金部２１段差形成部５０素子電流Ｉ_f を測定するための電流計５１電子放出素子に素子電圧Ｖ_f を印加するための電
源５２電子放出部５より放出される放出電流Ｉ_e を測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器Ｖｘ，Ｖａ直流電圧源１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口１４１層間絶縁層１４２コンタクトホール１８１共通電極１８２パルス発生器１８３シャント抵抗１８４オシロスコープ１９１真空槽１９２窓１９５Ｘ方向駆動用配線１９６Ｙ方向駆動用配線１９７ドライバー１９８引き出し電極１９９電源

Claims

【特許請求の範囲】

【請求項１】基体上に設けられた一対の電極間に、電
子放出部が形成された導電性膜を有する電子放出素子で
あって、前記導電性膜は異種材料を積層した積層構造を有し、前
記電子放出部においてこれらの材料が合金化されている
ことを特徴とする電子放出素子。
【請求項２】前記導電性膜は２層構造を有し、前記電
子放出部において上層の材料よりも高融点の合金が形成
されていることを特徴とする請求項１に記載の電子放出
素子。
【請求項３】請求項１又は２に記載の電子放出素子の
製造方法であって、前記一対の電極間に電圧を印加して
導電性膜に電子放出部を形成すると共に、前記合金化を
行うことを特徴とする電子放出素子の製造方法。
【請求項４】基体上に、複数の電子放出素子が配列さ
れた電子源において、前記電子放出素子が、請求項１又
は２に記載の電子放出素子であることを特徴とする電子
源。
【請求項５】前記複数の電子放出素子が、マトリクス
状に配線されていることを特徴とする請求項４に記載の
電子源。
【請求項６】前記複数の電子放出素子が、梯子状に配
線されていることを特徴とする請求項４に記載の電子
源。
【請求項７】請求項４〜６のいずれかに記載の電子源
の製造方法において、前記複数の電子放出素子を請求項
３に記載の方法で製造することを特徴とする電子源の製
造方法。
【請求項８】基体上に複数の電子放出素子が配列され
た電子源と、該電子源から放出される電子線の照射によ
り画像を形成する画像形成部材とを有する画像形成装置
において、該電子源が、請求項４〜６のいずれかに記載
の電子源であることを特徴とする画像形成装置。
【請求項９】基体上に複数の電子放出素子が配列され
た電子源と、該電子源から放出される電子線の照射によ
り画像を形成する画像形成部材とを有する画像形成装置
の製造方法において、該電子源を請求項７に記載の方法
で製造することを特徴とする画像形成装置。