JP2009277459A - 電子放出素子及び画像表示装置 - Google Patents

Abstract

【課題】リーク電流を低減し、低消費電力で高効率の電子放出素子を用いてなる、均一な輝度で動作安定性に優れた画像表示装置を提供する。
【解決手段】基体１上に活性化抑制層２と活性化促進層３とを積層してなる基板１０上に、素子電極４，５と導電性膜６ａ，６ｂとカーボン膜７ａ，７ｂとを形成してなる電子放出素子において、活性化抑制層２が窒素を含有し、該窒素含有比率が基板１側から活性化促進層３側に向けて低減する分布を有しているものとする。
【選択図】図１

Description

本発明は電子放出素子及びそれを用いた画像表示装置に関する。

電子放出素子には電界放出型や表面伝導型などの電子放出素子がある。図１３，１４を用いて従来の表面伝導型電子放出素子とその製造工程を模式的に示す。

図１３は従来の表面伝導型電子放出素子の一例の構成を模式的に示す図であり、（ａ）は平面模式図、（ｂ）は（ａ）のＡ−Ａ’断面模式図である。図１４は係る電子放出素子の製造工程を示す図であり、図１３（ｂ）に対応する断面模式図である。

係る素子の作製工程としては、先ず、絶縁性基板１上に一対の素子電極４，５を設ける〔図１４（ａ）〕。次に、一対の素子電極４，５間を導電性膜６で接続する〔図１４（ｂ）〕。そして、素子電極４，５間に電圧を印加することで、導電性膜６の一部に第１の間隙９を形成する「通電フォーミング」と呼ばれる処理を施す〔図１４（ｃ）〕。通電フォーミング処理は、導電性膜６に電流を流し、その電流に起因したジュール熱で導電性膜６の一部に第１の間隙９を形成する工程である。この通電フォーミング処理により、第１の間隙９を挟んで対向する一対の導電性膜６ａ，６ｂが形成される。そして、「活性化」と呼ばれる処理を施す。活性化処理は、炭素含有ガス雰囲気中で、一対の素子電極４，５間に電圧を印加する処理である。これによって、第１の間隙９内の基板１上及び第１の間隙９近傍の導電性膜６ａ，６ｂ上に導電性のカーボン膜７ａ，７ｂを設けることができる〔図１３（ｂ）〕。以上により電子放出素子が形成される。

図１３に示す上記電子放出素子から電子を放出させる際には、一方の素子電極４又は５に印加する電位を他方の素子電極５又は４に印加する電位よりも高くする。この様に素子電極４と５の間に電圧を印加する事で、第２の間隙８に強い電界が生じる。その結果、低電位側の素子電極５又は４に接続するカーボン膜７ｂ又は７ａの端縁であって、第２の間隙８の外縁を形成する部分の多数の箇所（複数の電子放出部）から電子がトンネルし、その電子の一部が放出されると考えられている。

電子放出素子については、電子放出素子を適用した画像表示装置が明るい表示画像を安定して提供できるように、安定な電子放出特性及び電子放出の効率向上が要望されている。ここでの効率は、表面伝導型電子放出素子の一対の素子電極間に電圧を印加した際に、両電極間を流れる電流（以下、「素子電流」という。）と真空中に放出される電流（以下、「電子放出電流」という。）との比で評価されるものである。よって、素子電流が小さく、放出電流が大きい電子放出素子が望まれている。安定的に制御し得る電子放出特性と効率の向上がなされれば、例えば蛍光体を画像形成部材とする画像表示装置においては、低電流で明るい高品位な画像表示装置、例えばフラットテレビが実現できる。また、低電流化に伴い、画像表示装置を構成する駆動回路等のローコスト化も図れる。

また、表面伝導型電子放出素子の放出電流量は図１５に示したように活性化時間が長くなるとかえって減少する。個々の電子放出素子は初期放出電流が全く均一とはいえず、また場所により活性化中のガス圧が異なるなどの原因により、互いに異なる活性化特性を示す。即ち、同一時間活性化を行った場合には素子により効率のばらつきを有することになる。そこで複数の表面伝導型電子放出素子を使用して画像表示装置を構成した場合、個々の電子放出素子の効率が揃っていないと電子放出量が素子の位置によって変化したり輝度むらを生じるという問題があった。

特許文献１には、絶縁性基板上に活性化抑制層を形成し、さらにその上に活性化促進層を積層して電子放出素子を形成することにより、活性化工程において、活性化過剰による特性の低下を抑制するとともに活性化の均一性を図った構成が開示されている。

特開平９−２９３４４８号公報

しかしながら、特許文献１に記載された電子放出素子においては、活性化抑制層の存在によって基板中を流れる素子電流（リーク電流）が発生し、効率が低下するという問題があった。

本発明の課題は、係るリーク電流を低減し、低消費電力で高効率の電子放出素子を提供することにある。さらに、該電子放出素子を複数用いた画像表示装置において、素子毎の電子放出特性が均一で、均一な輝度で動作安定性に優れた画像表示装置を提供することにある。

本発明の第１は、少なくとも、基板上に形成された一対の素子電極と、該素子電極間をつなぐように形成された導電性膜とを備えた電子放出素子であって、
上記導電性膜が素子電極間において第１の間隙を有し、少なくとも該第１の間隙に、第２の間隙を有するカーボン膜を有し、
上記基板が、基体上に窒素を含有する活性化抑制層と窒素含有比率が該活性化抑制層よりも低い活性化促進層とを積層してなり、該活性化抑制層内において膜厚方向に窒素含有比率の分布を有し、基体側よりも活性化抑制層側の窒素含有比率が低いことを特徴とする。

本発明の電子放出素子においては、
前記活性化抑制層が、窒化シリコン、窒化アルミニウム、窒化タンタルのいずれかを含むこと、
前記活性化促進層が、ＳｉＯ₂もしくはＳｉＯ₂を主成分として含むガラスであること、
を好ましい態様として含む。

本発明の第２は、上記本発明の電子放出素子が複数個配置された第１の基板と、該電子放出素子と対向して該電子放出素子から放出された電子が照射される画像表示部材が配置された第２の基板とを対向配置させてなることを特徴とする画像表示装置である。

本発明によれば、活性化抑制層の窒素含有比率に膜厚方向の分布を持たせたことにより、該活性化抑制層内において活性化の進行が抑制される一方、リーク電流が低減され、結果として、活性化が均一になり、高効率の電子放出素子が得られる。よって、本発明の画像表示装置においては、低消費電力で、均一な輝度で動作安定性に優れた表示が可能となる。

本発明の電子放出素子は、基板として、基体上に活性化抑制層と活性化促進層とを積層した構成を用い、さらに、該活性化抑制層が窒素を含有し、該窒素含有比率が基体側よりも活性化促進層側で低いことに特徴を有する。

以下、図面を参照しながら本発明の実施形態を説明する。

図１は、本発明を適用可能な表面伝導型電子放出素子の一実施形態を示す図であり、図１（ａ）は平面模式図、図１（ｂ）は（ａ）のＡ−Ａ’断面模式図であり、図２は該素子の製造工程を示す断面模式図である。図１，２において、１は基体、２は基体１上に形成された活性化抑制層、３は活性化抑制層上に形成した活性化促進層、４及び５は素子電極、６ａ，６ｂは間隙９（第１の間隙）を介して対向配置する導電性膜である。また、７ａ，７ｂは間隙８（第２の間隙）を介して対向配置するカーボン膜であり、１０は、基体１上に活性化抑制層２及び活性化促進層３が積層されてなる絶縁性基板を示す。

本発明において、基体１としては、石英ガラス、Ｎａ等の不純物含有量を減少したガラス、青板ガラス、アルミナ等のセラミックス及びＳｉ基板等の絶縁材料を用いることができる。

本発明に用いられる活性化抑制層２は、窒素を含有する絶縁層であるが、好ましくは、ＳｉＯ₂に窒化シリコン、窒化アルミニウム、窒化タンタル等の窒化物を少なくとも一種混入させた絶縁材料を好ましく用いることができる。

本発明に係る活性化抑制層２は、膜厚方向に窒素含有比率の分布を有しており、具体的には、基体１側から活性化抑制層側に向けて、連続的に窒素含有比率が低減する構成、或いは、２層以上の段階的に窒素含有比率が低減する層の積層構成とすることができる。

また活性化促進層３としては、活性化抑制層２よりも窒素含有比率の低い絶縁層であり、好ましくは窒素を含まない絶縁層である。具体的には、ＳｉＯ₂或いはＳｉＯ₂を主成分とする（ＳｉＯ₂を５０質量％以上含む）ガラスなどが好ましい。

活性化抑制層２及び活性化促進層３の形成方法としては、通常の薄膜形成法が適応できる。即ち、真空蒸着法、スパッタ法、ＣＶＤ法、ゾルゲル法等が用いられる。

活性化抑制層２の厚みの上限はないと考えられるが、活性化促進層３の厚さは、厚すぎると下層の活性化抑制層２の効果が隠されてしまうので、０．２μｍ以下であることが望ましく、好ましくは０．１μｍ以下である。

本発明において活性化促進層３とは、この存在により活性化が可能となるものであり、活性化抑制層２とは、この層により活性化の速度が遅くなるものである。活性化しやすい、しにくいという現象がどのような物性で決まっているかは明らかでないが、窒素含有比率が大きい材料において活性化しにくいという傾向がある。

対向する素子電極４，５の材料としては、一般的な導体材料を用いることができる。例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或いは合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂，Ｐｄ−Ａｇ等の金属或いは金属酸化物とガラス等から構成される印刷導体を用いることができる。また、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体及びポリシリコン等の半導体導体材料等も用いることができる。

素子電極４，５の間隔Ｌ、長さＷ、厚さｄは、応用される形態等を考慮して、設計される。素子電極間隔Ｌは、好ましく、５００ｎｍから５００μｍの範囲とすることができ、より好ましくは、素子電極間に印加する電圧等を考慮して５μｍから５０μｍの範囲とすることができる。また、素子電極長さＷは、電極の抵抗値、電子放出特性を考慮して、５μｍから５００μｍの範囲とすることができる。また、素子電極４，５の膜厚ｄは、５０ｎｍから５μｍの範囲とすることができる。

導電性膜６ａ，６ｂには、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は，素子電極４，５へのステップカバレージ、素子電極４，５間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、１ｎｍから数百ｎｍの範囲とするのが好ましく、より好ましくは１ｎｍより５０ｎｍの範囲とするのが良い。その抵抗値は、Ｒｓが１０²から１０⁷Ω／□の値である。尚、Ｒｓは、厚さがｔ、幅がｗで長さがｌの薄膜の長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）とおいたときに現れる値である。

導電性膜６ａ，６ｂを構成する材料は、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ₂、Ｉｎ₂Ｏ₃、ＰｂＯ、Ｓｂ₂Ｏ₃等の酸化物が挙げられる。また、ＨｆＢ₂、ＺｒＢ₂、ＬａＢ₆、ＣｅＢ₆、ＹＢ₄、ＧｄＢ₄等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等も挙げられる。

ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造は、微粒子が個々に分散配置した状態或いは微粒子が互いに隣接、或いは重なり合った状態（いくつかの微粒子が集合し、全体として島状構造を形成している場合も含む）をとっている。微粒子の粒径は、１ｎｍから５００ｎｍの範囲、好ましくは、１ｎｍから２０ｎｍの範囲である。

導電性膜６ａ，６ｂ間の間隙９は、後述するように連続する導電性膜６の一部に形成された高抵抗の亀裂であり、導電性膜６の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。該間隙９の内部には、０．５ｎｍから５０ｎｍの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性膜６ａ，６ｂを構成する材料の元素の一部、或いは全ての元素を含有するものとなる。

カーボン膜７ａ，７ｂは、活性化工程において導電性膜６ａ，６ｂ間の間隙９周辺に堆積する炭素及び／又は炭素化合物からなる堆積膜である。カーボン膜６ａと６ｂとは極めて微小な領域で繋がっている場合もある。

次に、図２を用いて本例の電子放出素子の製造方法について説明する。

基体１を洗剤、純水及び有機溶剤等を用いて十分に洗浄し，その表面に活性化抑制層２及び活性化促進層３を真空蒸着法、スパッタ法等により堆積する〔図２（ａ）〕。次に真空蒸着法、スパッタ法等により素子電極材料を堆積後，例えばフォトリソグラフィ技術を用いて基板上に素子電極４，５を形成する〔図２（ｂ）〕。

素子電極４，５を設けた基板１０に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、前述の導電性膜６の材料の金属を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜６を形成する〔図２（ｃ）〕。

尚、ここでは、有機金属溶液の塗布法を挙げて説明したが、導電性膜６の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることもできる。

続いて、導電性膜６に間隙９を形成するためのフォーミング工程を施す。本例においては、通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂などの構造の変化を生じさせて高抵抗状態を形成する処理を包含するものである。

素子電極４，５間に所定の電圧を印加し、通電フォーミング処理を行うと、導電性膜６に局所的に破壊、変形もしくは変質等の構造の変化した間隙９が形成される〔図２（ｄ）〕。通電フォーミングの電圧波形の例を図３に示す。電圧波形は、パルス波形が好ましいが、これにはパルス波高値を定電圧としたパルスを連続的に印加する図３（ａ）に示した手法と、パルス波高値を増加させながら、電圧パルスを印加する図３（ｂ）に示した手法がある。

図３（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅｃ乃至１０ｍｓｅｃ、Ｔ２は１０μｓｅｃ乃至１００ｍｓｅｃの範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、５秒から５０分間電圧を印加する。パルス波形は三角波に限定されるものではなく、矩形波など所望の波形を採用することができる。

図３（ｂ）におけるＴ１及びＴ２は、図３（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度ずつ、増加させることができる。

通電フォーミング処理の終了は、パルス間隔Ｔ２中に、導電性膜６を局所的に破壊、変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば０．１Ｖ程度の電圧印加により流れる素子電流を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した時、通電フォーミングを終了させる。

フォーミングを終えた素子には活性化工程と呼ばれる処理を施す。活性化工程とは、例えば、有機物質のガスを含有する雰囲気下で、素子に対してパルス電圧の印加を繰り返す処理である。この処理により、雰囲気中に存在する有機物質から、炭素及び／又は炭素化合物からなるカーボン膜７ａ，７ｂが素子上に堆積し、素子電流Ｉｆ、放出電流Ｉｅが、著しく変化するようになる。

活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、通電フォーミングと同様に、パルスの印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる。また、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。この時の好ましい有機物質のガス圧は、前述の応用の形態、真空容器の形状や、有機物質の種類などにより異なるため場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができる。具体的には、メタン、エタン、プロパンなどＣ_nＨ_2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣ_nＨ_2n等の組成式で表される不飽和炭化水素が挙げられる。また、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用できる。

炭素及び／又は炭素化合物とは、グラファイト状炭素であることが好ましい。本発明におけるグラファイト状炭素とは以下のものを包含する。
完全なグラファイトの結晶構造を有するもの（いわゆるＨＯＰＧ）
結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの（ＰＧ）
結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったもの（ＧＣ）
非晶質カーボン（アモルファスカーボン及び／又はアモルファスカーボンと前記グラファイトの微結晶の混合物を指す）

即ち、グラファイト粒子間の粒界などの層の乱れが存在していても好ましく用いることができる。また、その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎｍ以下の範囲とすることがより好ましい。

上記活性化工程に用いられるパルス電圧波形は、素子電極４又は導電性膜６ａの電位と、素子電極５又は導電性膜６ｂの電位との関係を所定のタイミング又は所定の周期で逆転させる波形である〔図４（ａ）、（ｂ）参照〕。上記電位の関係の逆転は、交互に逆転する波形であることが好ましいが、必ずしも交互に逆転させる形態に本発明は限定されるものではない。

両極性のパルス電圧の印加としては、例えば、以下のように行うことで実現することができる。即ち、素子電極４又は導電性膜６ａの電位を、素子電極５又は導電性膜６ｂの電位よりも高くせしめるパルス電圧を印加する。その後、素子電極４又は導電性膜６ａの電位の電位を素子電極５又は導電性膜６ｂの電位よりも低くせしめるパルス電圧を印加する。そして、この行為を繰り返すことが好ましい。尚、素子電極４又は導電性膜６ａの電位と、素子電極５又は導電性膜６ｂの電位とのどちらを先に高電位にするかは任意に設定することができる。

印加する最大電圧値（絶対値）は、実用的には、１０Ｖ以上２５Ｖ以下の範囲で適宜選択することが好ましい。

図４（ａ）中、Ｔ１は、印加するパルス電圧のパルス幅、Ｔ２はパルス間隔である。この例では、電圧値は正負の絶対値が等しい場合を示しているが、電圧値は正負の絶対値が異なる場合もある。また、図４（ｂ）中、Ｔ１は正の電圧値のパルス電圧のパルス幅であり、Ｔ１’は負の電圧値のパルス電圧のパルス幅である。Ｔ２はパルス間隔である。尚、この例においては、Ｔ１＞Ｔ１’に設定し、電圧値は正負の絶対値が等しく設定されている場合を示しているが、電圧値は正負の絶対値が異なる場合もある。活性化処理は、素子電流Ｉｆの上昇が緩やかになった後に終了することが好ましい。

このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ、クライオポンプ等の真空排気装置を挙げることができる。

前記活性化工程で、排気装置として油拡散ポンプやロータリーポンプを用い、これから発生するオイル成分に由来する有機ガスを用いた場合は、この成分の分圧を極力低く抑える必要がある。真空容器内の有機成分の分圧は、上記の炭素や炭素化合物がほぼ新たに堆積しない分圧で１×１０^-5Ｐａ以下が好ましく、さらには１×１０^-7Ｐａ以下が特に好ましい。さらに真空容器内を排気する時には、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。この時の加熱条件は、８０℃乃至４００℃で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、１×１０^-5Ｐａ以下が好ましく、さらに１×１０^-6Ｐａ以下が特に好ましい。

安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することができる。

このような真空雰囲気を採用することにより、新たな炭素及び／又は炭素化合物の堆積を抑制でき、結果として素子電流Ｉｆ、放出電流Ｉｅが、安定する。

上述した工程を経て得られた本発明を適用可能な電子放出素子の基本特性について図５、図６を参照しながら説明する。

図５は、前記した通電フォーミング工程や活性化工程に用いられる真空処理装置の一例を示す模式図であり、測定評価装置としての機能をも兼ね備えている。図５においても、図１に示した部位と同じ部位には図１に付した符号と同一の符号を付している。図５において、２５は真空容器であり、２６は排気ポンプである。真空容器２５内には電子放出素子が配されている。２１は、電子放出素子に素子電圧Ｖｆを印加するための電源、２０は素子電極４、５間の導電性膜６ａ，６ｂを流れる素子電流Ｉｆを測定するための電流計、２４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極である。２３はアノード電極２４に電圧を印加するための高圧電源、２２は素子から放出された放出電流Ｉｅを測定するための電流計である。一例として、アノード電極２４の電圧を１ｋＶ〜１０ｋＶの範囲とし、アノード電極２４と電子放出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うことができる。

真空容器２５内には、不図示の真空計等の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。排気ポンプ２６は、ターボポンプ、ロータリーポンプからなる通常の高真空装置系と更に、イオンポンプ等からなる超高真空装置系とにより構成されている。ここに示した電子源基板を配した真空処理装置の全体は、不図示のヒーターにより加熱できる。従って、この真空処理装置を用いると、前述の通電フォーミング以降の工程も行うことができる。

図６は、図５に示した真空処理装置を用いて測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖｆの関係を模式的に示した図である。図６においては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいので、任意単位で示している。尚、縦・横軸ともリニアスケールである。

図６からも明らかなように、本発明を適用した表面伝導型電子放出素子は、放出電流Ｉｅに関して三つの特徴的性質を有する。

即ち、
（ｉ）本素子は、ある電圧（しきい値電圧と呼ぶ、図６中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。つまり、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
（ｉｉ）放出電流Ｉｅが素子電圧Ｖｆに単調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
（ｉｉｉ）アノード電極２４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。つまり、アノード電極２４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。

以上の説明より理解されるように、本発明を適用した表面伝導型電子放出素子は、入力信号に応じて、電子放出特性を容易に制御できることになる。この性質を利用すると、複数の電子放出素子を配して構成した電子源、画像表示装置等、多方面への応用が可能となる。

本発明の電子放出素子の応用例として、電子放出素子を複数個配置してなる画像表示装置について説明する。

図７は、電子放出素子を複数個、単純マトリクス配置した電子源の平面模式図であり、図中、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線である。３４は本発明の電子放出素子である。

図７の電子源において、ｍ本のＸ方向配線３２は、Ｄｘ１、Ｄｘ２、…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線３３は、Ｄｙ１、Ｄｙ２．．Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線３２と同様に形成される。これらｍ本のＸ方向配線３２とｎ本のＹ方向配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ、ｎは、共に正の整数）。不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ₂等で構成される。例えば、Ｘ方向配線３２を形成した基板３１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線３２とＹ方向配線３３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線３２とＹ方向配線３３は、それぞれ外部端子として引き出されている。

電子放出素子３４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線３２とｎ本のＹ方向配線３３とにそれぞれ電気的に接続されている。

配線３２と配線３３を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。

Ｘ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子３４に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

このような単純マトリクス配置の電子源を用いて構成した画像表示装置の表示パネルの一例を図８に示す。図８は係る表示パネルの一部を切り欠いて構成を模式的に示す図であり、図中、図７と同じ部材には同じ符号を付した。また、４１は電子源基板（第１の基板）３１を固定したリアプレート、４６はガラス基板４３の内面に蛍光膜（画像表示部材）４４とメタルバック４５等が形成されたフェースプレート（第２の基板）である。４２は支持枠であり、該支持枠４２には、リアプレート４１、フェースプレート４６がフリットガラス等を用いて接続されている。４８は外囲器であり、例えば大気中或いは、窒素中で、４００℃乃至５００℃の温度範囲で１０分以上焼成することで、封着して構成される。

外囲器４８は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。リアプレート４１は主に基板３１の強度を補強する目的で設けられるため、基板３１自体で十分な強度を持つ場合は別体のリアプレート４１は不要とすることができる。即ち、基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び基板３１で外囲器４８を構成しても良い。一方、フェースプレート４６、リアプレート４１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器４８を構成することもできる。

図９は、蛍光膜４４を示す平面模式図である。蛍光膜４４は、電子放出素子３４から放出された放出電子の照射によって発光する画像表示部材であり、モノクロームの場合は蛍光体のみから構成することができる。カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプ或いはブラックマトリクスなどと呼ばれる黒色導電材５１と蛍光体５２とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体５２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜４４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。

ガラス基板４３に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。蛍光膜４４の内面側には、通常メタルバック４５が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をガラス基板４３側へ鏡面反射させることにより輝度を向上させることにある。さらに、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等でもある。メタルバックは、蛍光膜４４作製後、蛍光膜４４の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作製できる。

フェースプレート４６には、更に蛍光膜４４の導電性を高めるため、蛍光膜４４の外面側に透明電極（不図示）を設けてもよい。

前述の封着を行う際には、カラーの場合は各色蛍光体５２と電子放出素子３４とを対応させる必要があり、十分な位置合わせが不可欠となる。

図８に示した画像表示装置は、例えば以下のようにして製造される。外囲器４８は、前述の安定化工程と同様に、適宜加熱しながら、イオンポンプ、ソープションポンプ、ターボポンプ、クライオポンプなどのオイルを使用しない排気装置により不図示の排気管を通じて排気する。そして、１０^-5Ｐａ程度の真空度の有機物質の十分少ない雰囲気にした後、封止が成される。外囲器４８の封止後の真空度を維持するために、ゲッター処理を行なうこともできる。これは、外囲器４８の封止を行う直前或いは封止後に、抵抗加熱或いは高周波加熱等を用いた加熱により、外囲器４８内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１×１０^-5乃至１×１０^-6Ｐａの真空度を維持するものである。ここで、電子放出素子のフォーミング処理以降の工程は、適宜設定できる。

次に、単純マトリクス配置の表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図１０を用いて説明する。図１０において、６１は画像表示パネル、６２は走査回路、６３は制御回路、６４はシフトレジスタである。６５はラインメモリ、６６は同期信号分離回路、６７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。

表示パネル６１は、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、Ｍ行×Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動するための走査信号が印加される。端子Ｄｙ１乃至Ｄｙｎには、前記走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御するための変調信号が印加される。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋ［Ｖ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。

走査回路６２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたものである。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル６１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続される。スイッチング素子は、制御回路６３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。

直流電圧源Ｖｘは、本例の場合には電子放出素子の特性（電子放出しきい値電圧）に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。

制御回路６３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路６３は、同期信号分離回路６６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。

同期信号分離回路６６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路６６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ６４に入力される。

シフトレジスタ６４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのものである。シフトレジスタ６４は、前記制御回路６３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ６４のシフトクロックであるということもできる。）。シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ６４より出力される。

ラインメモリ６５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、制御回路６３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変調信号発生器６７に入力される。

変調信号発生器６７は、画像データＩ’ｄ１乃至Ｉ’ｄｎの各々に応じて表面伝導型電子放出素子の各々を適切に駆動変調するための信号源であり、その出力信号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パネル６１内の電子放出素子に印加される。

前述したように、本発明を適用可能な表面伝導型電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出しきい値以下の電圧を印加しても電子放出は生じないが、電子放出しきい値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。

従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器６７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。

パルス幅変調方式を実施するに際しては、変調信号発生器６７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。

シフトレジスタ６４やラインメモリ６５は、デジタル信号式のものもアナログ信号式のものも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行なわれれば良いからである。

デジタル信号式を用いる場合には、同期信号分離回路６６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには６６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連してラインメモリ６５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器６７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器６７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器６７には、例えば高速の発振器及び発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。

アナログ信号を用いた電圧変調方式の場合、変調信号発生器６７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。

このような構成をとり得る本発明の画像表示装置においては、各電子放出素子に、容器外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加することにより、電子放出が生ずる。高圧端子Ｈｖを介してメタルバック４５、或いは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜４４に衝突し、発光が生じて画像が形成される。

ここで述べた画像表示装置の構成は一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式などの他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。

本発明の画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。

以下、具体的な実施例を挙げて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。

（実施例１）
図１に例示した構成の電子放出素子を１枚の基板に４８個、１列に並べて形成した。電子放出素子の製造プロセスを図２を用いて説明する。

工程−ａ
清浄化した青板ガラス上に活性化抑制層２として窒化シリコンと酸化シリコンとを混合した厚さ０．４μｍの膜をスパッタリング法で成膜した。但し、厚さ０．４μｍの活性化抑制層２の成膜は、厚さ０．１μｍごとに窒素含有比率を変えながら４回に分けて成膜した。活性化抑制層のうちの４層における窒素と酸素とのモル比は、積層した順番にそれぞれ、４：１、３：２、２：３、１：４とした。さらに、活性化促進層３として厚さ０．０５μｍのシリコン酸化膜をスパッタリング法により形成した〔図２（ａ）〕。

工程−ｂ
上記活性化促進層３まで形成した基板に、電極のパターンに対応する開口部を有するフォトレジスト（ＲＤ−２０００Ｎ−４１；日立化成社製）のマスクパターンを形成し、真空蒸着法により厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＰｔを順次積層した。フォトレジストを有機溶剤で溶解しＰｔ／Ｔｉ膜をリフトオフして、素子電極４、５を形成した。素子電極４，５間の間隔Ｌは３μｍ、電極幅Ｗは３００μｍである〔図２（ｂ）〕。

工程−ｃ
上記素子に厚さ１００ｎｍのＣｒ膜を真空蒸着法により形成し、フォトリソグラフィ技術により、導電性膜６のパターンに対応する開口部を設け、導電性膜形成のためのＣｒマスクを形成した。これに有機Ｐｄ溶液（ｃｃｐ４２３０；奥野製薬（株）製）をスピンナーを用いて塗布、大気中で３００℃１０分間の焼成処理を行いＰｄＯを主成分とする微粒子からなる微粒子膜を形成した。この膜の厚さは１０ｎｍであった。

工程−ｄ
Ｃｒマスクをウェットエッチングで除去し、ＰｄＯ微粒子膜をリフトオフすることにより所望の形状の導電性膜６を得た。該導電性膜の抵抗値は、Ｒｓ＝２×１０⁴Ω／□であった〔図２（ｃ）〕。

工程−ｅ
基板１０を図５に示す装置の真空容器２５内に設置し、排気装置２６により真空容器を排気して圧力を１．３×１０^-3Ｐａとした。この時用いた装置は、ターボポンプとロータリーポンプからなるいわゆる高真空用排気装置である。排気装置２６はこのほかに超高真空用のイオンポンプを備えており、適宜切り替えて用いることができる。

各素子に、駆動電源２１によりパルス電圧を印加しフォーミング処理を行い、電子放出部を形成した。この時のパルス電圧の波形は、図４（ｂ）のような、波高値の漸増する三角波パルスであり、パルス幅はＴ１＝１ｍｓｅｃ、パルス間隔はＴ２＝１０ｍｓｅｃとした。また、フォーミング処理中は、フォーミングパルスの休止時間内に０．１Ｖの抵抗測定用パルスを挿入し、抵抗値が１ＭΩを超えたところでフォーミング処理を終了した。終了時のパルスの波高値は、５．０Ｖ乃至５．１Ｖであった。この時の真空容器内部の圧力は、２．７×１０^-4Ｐａであった〔図２（ｄ）〕。

工程−ｆ
続いて活性化工程を行った。真空容器２５内は、イオンポンプにより、一旦、１０^-6Ｐａ程度に排気した後、ガス発生装置２７と流量調整弁２８を制御してアセトンを導入し圧力を２．７×１０^-1Ｐａとなるように調節した。この時同時に排気装置の駆動回路を制御しゲートバルブを絞って排気速度も調整した。素子に印加するパルスは、交互に逆方向の極性を有する矩形波パルスで、パルス幅はどちらの極性のパルスも同じで、Ｔ１＝１ｍｓｅｃ、パルスの間隔は、Ｔ２＝１０ｍｓｅｃ、従って１周期は２０ｍｓｅｃ、周波数は５０Ｈｚとした。パルス波高値Ｖａｃｔは初め１０Ｖで、０．２Ｖ／ｍｉｎのレートで上昇し、１８Ｖに達するように制御した。

工程−ｇ
最後に１０^-5Ｐａの真空中で２５０℃で１２時間安定化を行った。

この後、５Ｖの三角波パルスを印加し、リーク電流を測定した結果、４８個の電子放出素子のリーク電流の平均値は３．１μＡであった。また、１６Ｖの三角波パルスを印加し、電子放出特性の測定を行った。真空容器内の圧力は１．３×１０^-6Ｐａ、アノード電極２４と電子放出素子の距離は４ｍｍ、電位差は１ｋＶとした。４８個の電子放出素子の放出電流のばらつきは４％であった。

（比較例１）
青板ガラス基板に、活性化抑制層２として厚さ０．４μｍの窒化シリコンを成膜した後、活性化促進層３として厚さ０．０５μｍの酸化シリコンを形成した。その他の作製工程は実施例１と同様にして電子放出素子を作製した。この場合、４８個の電子放出素子のリーク電流の平均値は１４．８μＡであった。また、実施例１と同様の方法で測定した結果、４８個の素子の放出電流のばらつきは５％であった。

（実施例２）
活性化抑制層２として窒化アルミニウムと酸化シリコンとを混合した膜を真空蒸着法により堆積した他は、実施例１と同様にして４８個の表面伝導型電子放出素子を作製した。但し、活性化抑制層２の成膜は、厚さ０．１μｍごとに窒素含有比率を変えながら４回に分けて成膜して、厚さ０．４μｍとした。活性化抑制層２のうちの４層における窒素と酸素とのモル比は、積層した順番にそれぞれ、４：１、３：２、２：３、１：４とした。この場合、４８個の電子放出素子のリーク電流の平均値は６．３μＡであった。また、実施例１と同一の方法で測定した結果、４８個の素子の放出電流のばらつきは５％であった。

（実施例３）
活性化抑制層２としてプラズマＣＶＤ法により窒化シリコンと酸化シリコンとを混合した膜を堆積した他は実施例１と同様にして４８個の表面伝導型電子放出素子を作製した。この場合、４８個の電子放出素子のリーク電流の平均値は３．４μＡであった。また、実施例１と同様の方法で測定した結果、４８個の素子の放出電流のばらつきは５％であった。以上説明したように、本発明の活性化抑制層２の窒素含有比率に分布がある実施例１乃至３の結果は、いずれも、活性化抑制層２の窒素含有比率に分布を持たない比較例１の結果よりも、電子放出素子のリーク電流が少なかった。

また、前述した実施例では、活性化抑制層２に、窒化シリコン、窒化アルミニウムを含む例を述べたが、実施形態の欄で前述した、窒化タンタル等を含む例でも同様に、比較例よりもリーク電流が少ない電子放出素子を形成することができる。

（実施例４）
青板ガラス基板に、活性化抑制層２として、厚さ０．１μｍの窒化シリコン膜、次いで、窒素と酸素のモル比が１：１になるように窒化シリコンと酸化シリコンを混合した、厚さ０．３μｍの層を成膜した。さらに、活性化促進層３として厚さ０．０５μｍの酸化シリコン膜を形成した。その他の作製工程は実施例１と同様にして４８個の電子放出素子を作製した。この場合、４８個の電子放出素子のリーク電流の平均値は８．９μＡであった。また、実施例１と同様の方法で測定した結果、４８個の素子の放出電流のばらつきは５％であった。

（実施例５）
本例は基板上に表面伝導型伝電子放出素子を複数配置し、図７に模式的に示したようにマトリクス的に配線した電子源及びそれを用いた画像表示装置を図１１、図１２に示す工程に従って作製した。

工程−Ａ
清浄化した青板ガラス７１上に真空蒸着法により、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次積層した。その後、フォトレジスト（ＡＺ１３７０・ヘキスト社製）をスピンナーにより回転塗布し、ベークした後、ホトマスク像を露光、現像して配線パターンを形成し、Ａｕ／Ｃｒ堆積膜をウェットエッチングして所望の形状のＸ方向配線３２を形成した〔図１１（ａ）〕。

工程−Ｂ
厚さ１．０μｍの酸化シリコン膜からなる、層間絶縁層７２をＲＦスパッタ法により堆積した〔図１１（ｂ）〕。

工程−Ｃ
層間絶縁層７２上に活性化抑制層２として窒化シリコンと酸化シリコンとを混合した厚さ０．４μｍの膜を厚さ０．１μｍごとに窒素含有比率を変えながら４回に分けてＲＦスパッタリング法で成膜した。４層における窒素と酸素とのモル比は、積層した順番にそれぞれ、４：１、３：２，２：３，１：４とした。さらに、活性化促進層３として厚さ０．０５μｍのシリコン酸化膜をＲＦスパッタリング法により形成した〔図１１（ｃ）〕。

工程−Ｄ
工程−Ｂ及び工程−Ｃで堆積した活性化促進層３と活性化抑制層２にコンタクトホール７３を形成するためのフォトレジストパターンを作り、これをマスクとして層間絶縁層７２をエッチングしてコンタクトホール７３を形成した。エッチングはＣＦ₄とＨ₂ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によった〔図１１（ｄ）〕。

工程−Ｅ
その後、素子電極４、５を形成するためのパターンをフォトレジスト（ＲＤ−２０００Ｎ−４１・日立化成社製）で形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。フォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフし、素子電極間の間隔Ｌが３μｍ、幅Ｗが３００μｍの素子電極４、５を形成した〔図１１（ｅ）〕。

工程−Ｆ
コンタクトホール７３部分以外にレジストパターンを形成し、真空蒸着により厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕを順次堆積した。リフトオフにより不要な部分を除去することにより、コンタクトホール７３を埋め込んだ〔図１２（ｆ）〕。

工程−Ｇ
素子電極４、５の上にＹ方向配線３３のフォトレジストパターンを形成した後、厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕを順次真空蒸着により堆積し、リフトオフにより不要な部分を除去して、所望の形状のＹ方向配線３３を形成した〔図１２（ｇ）〕。

工程−Ｈ
膜厚３０ｎｍのＣｒ膜７４を真空蒸着により堆積、導電性膜６の形状の開口部を有するようにパターニングした。次いで、その上にＰｄアミン錯体溶液（ｃｃｐ４２３０）をスピンナーにより回転塗布、３００℃１２分間の加熱焼成処理を施してＰｄＯ微粒子膜７５を形成した。この膜の膜厚は７０ｎｍであった〔図１２（ｈ）〕。

工程−Ｉ
Ｃｒ膜７４をエッチャントを用いてウェットエッチングしてＰｄＯ微粒子膜７５の不要部分とともに除去し、所望の形状の導電性膜６を形成した。抵抗値はＲｓ＝４×１０⁴Ω／□程度であった〔図１２（ｉ）〕。

工程−Ｉ
工程−Ａ乃至工程−Ｉで得られたフォーミング前の電子源基板３１をリアプレート４１上に固定した後、基板３１の５ｍｍ上方に、フェースプレート４６を支持枠４２を介し配置した。次いで、フェースプレート４６、支持枠４２、リアプレート４１の接合部にフリットガラスを塗布し、大気中で４００℃で１０分間焼成することで封着した。またリアプレート４１への基板３１の固定もフリットガラスで行った。

本例ではフェースプレート４６の蛍光体５２はストライプ形状を採用し、先にブラックストライプを形成し、その間隙部に各色蛍光体５２を塗布し、蛍光膜４４を作製した。ブラックストライプの材料としては、通常良く用いられている黒鉛を主成分とする材料を用いた。ガラス基板４３に蛍光体５２を塗布する方法はスラリー法を用いた。

また、蛍光膜８４の内面側には、蛍光膜４４作製後、蛍光膜４４の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後、Ａｌを真空蒸着することで作メタルバック４５を形成した。

フェースプレート４６には、更に蛍光膜４４の導電性を高めるため、蛍光膜８４の外面側に透明電極（不図示）が設けられる場合もあるが、本実施例では、メタルバック４５のみで十分な導電性が得られたので省略した。

前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、十分な位置合わせを行った。

工程−Ｊ
以上のようにして完成したガラス容器内の雰囲気を排気管（不図示）を通じ真空ポンプにて１０^-4Ｐａ程度の真空度まで排気した。Ｙ方向配線３３を共通結線して１ライン毎にフォーミング処理を行った。フォーミングは実施例１で採用した条件で行った。

工程−Ｋ
続いて、活性化処理を行った。排気管を活性化物質であるアセトンが充填されたアンプルに接続し、アセトンをパネル内に導入して圧力が１．３×１０^-1Ｐａとなるように調整し、１８Ｖ矩形波パルスを印加した。パルス幅は１００μｓｅｃ、パルス間隔は２０ｍｓｅｃとした。

活性化処理は、１行ずつ実行した。一つの行の素子に接続された１本のＸ方向配線３２に、波高値Ｖａｃｔ＝１８Ｖの矩形波パルスを印加し、Ｙ方向配線３３は、工程Ｊと同様に共通電極に結線した。

１分間毎にパルスを三角波に変更し、Ｉｆ−Ｖｆ特性を測定した。Ｖｆ２＝Ｖａｃｔ／２＝９ＶにおけるＩｆの値が、Ｉｆ（Ｖｆ２）≧Ｉｆ（Ｖａｃｔ）／２２０であれば、３０秒間矩形波パルスの波高値を１９Ｖに上昇させ、その後１８Ｖに戻して活性化処理を継続した。

１素子当たりの素子電流がＩｆ（１８Ｖ）≧２ｍＡとなったところでその行の活性化を終了し、次の行の活性化処理に移って、同様の処理を繰り返す。

工程−Ｌ
全ての行の活性化が終了したところで、ガス導入装置のバルブを閉じアセトンの導入を停止し、ガラスパネル全体を約２００℃に加熱しながら排気、５時間排気を続けた。次いで、単純マトリクス駆動により、電子を放出させ、蛍光体膜４４を全面発光させ、正常に動作することを確認した後、排気管を加熱溶着して封じ切った。この後、高周波加熱によりパネル内に設置したゲッター（不図示）を高周波加熱によりフラッシュさせた。

以上の工程により、実用上十分な明るさの画像表示装置が作製でき、各電子放出素子の５Ｖでのリーク電流が７μｍ以下に抑えられた。また、輝度むらは１２％以下であった。

本発明の電子放出素子の一実施形態の構成を示す模式図である。 図１の電子放出素子の製造工程を示す模式図である。 本発明の電子放出素子の通電フォーミング処理に用いる電圧波形の一例を示す模式図である。 本発明の電子放出素子の活性化工程における印加パルス電圧の一例を示す模式図である。 本発明の電子放出素子の評価装置の概略図である。 本発明の電子放出素子の電子放出特性を示す図である。 本発明の電子放出素子を用いた電子源の一例を示す模式図である。 本発明の電子放出素子を用いた画像表示装置の表示パネルの一例を示す模式図である。 図８の表示パネルの蛍光膜の一例を示す模式図である。 本発明の画像表示装置の一例の表示パネルの概略図である。 実施例の画像表示装置の製造工程を示す模式図である。 実施例の画像表示装置の製造工程を示す模式図である。 従来の電子放出素子の構成を示す模式図である。 図１３の電子放出素子の製造工程を示す模式図である。 表面伝導型電子放出素子の放出電流の活性化時間依存性を示す図である。

符号の説明

１ 基体
２ 活性化抑制層
３ 活性化促進層
４、５ 素子電極
６，６ａ，６ｂ 導電性膜
７ａ，７ｂ カーボン膜
８ 第１の間隙
９ 第２の間隙
１０ 基板

Claims (4)

1. 少なくとも、基板上に形成された一対の素子電極と、該素子電極間をつなぐように形成された導電性膜とを備えた電子放出素子であって、
   上記導電性膜が素子電極間において第１の間隙を有し、少なくとも該第１の間隙に、第２の間隙を有するカーボン膜を有し、
   上記基板が、基体上に窒素を含有する活性化抑制層と窒素含有比率が該活性化抑制層よりも低い活性化促進層とを積層してなり、該活性化抑制層内において膜厚方向に窒素含有比率の分布を有し、基体側よりも活性化抑制層側の窒素含有比率が低いことを特徴とする電子放出素子。
2. 前記活性化抑制層が、窒化シリコン、窒化アルミニウム、窒化タンタルのいずれかを含む請求項１に記載の電子放出素子。
3. 前記活性化促進層が、ＳｉＯ₂もしくはＳｉＯ₂を主成分として含むガラスである請求項１又は２に記載の電子放出素子。
4. 請求項１乃至３のいずれかに記載の電子放出素子が複数個配置された第１の基板と、該電子放出素子と対向して該電子放出素子から放出された電子が照射される画像表示部材が配置された第２の基板とを対向配置させてなることを特徴とする画像表示装置。

Images