KR101055304B1

KR101055304B1 - 전자방출소자 및 화상표시장치

Info

Publication number: KR101055304B1
Application number: KR1020090041486A
Authority: KR
Inventors: 에이지 다케우치; 다케오 쓰카모토
Original assignee: 캐논 가부시끼가이샤
Priority date: 2008-05-14
Filing date: 2009-05-13
Publication date: 2011-08-09
Also published as: US8013511B2; EP2120247A2; CN101582358B; US20090284127A1; EP2120247A3; CN101582358A; JP2009277459A; EP2120247B1; ATE538486T1; KR20090118864A

Abstract

본 발명에 의한 전자방출소자는 기판 상에 형성된 한 쌍의 소자전극과 이 소자전극에 연결된 도전성막을 구비한다. 상기 도전성막이 소자전극 간에 제1간극을 가지고, 적어도 이 제1간극에 제2간극을 가지는 카본막을 가진다. 상기 기판이 기체상에 질소를 함유하는 활성화 억제층과 질소함유 비율이 이 활성화 억제층보다 낮은 활성화 촉진층을 적층해서 형성되고, 이 활성화 억제층 내에 있어서 막두께 방향으로 질소함유 비율의 분포를 가진다. 활성화 억제층의 질소함유 비율이 기체 측보다 활성화 촉진층측이 낮다.

Description

전자방출소자 및 화상표시장치{ELECTRON-EMITTING DEVICE AND IMAGE DISPLAY APPARATUS}

본 발명은 전자방출소자 및 그것을 사용한 화상표시장치에 관한 것이다.

전자방출소자에는 전계방출형이나 표면전도형 등의 전자방출소자가 있다.

표면전도형 전자방출소자의 형성 공정으로서는, 먼저, 절연성 기판 상에 한 쌍의 소자전극을 형성한다. 다음에, 한 쌍의 소자전극을 도전성막으로 접속한다. 그리고, 소자전극 간에 전압을 인가함으로써, 도전성막의 일부에 제1간극을 형성하는 "통전 포밍(energization forming)"이라고 불리우는 처리를 행한다. 통전 포밍처리는, 도전성막에 전류를 공급하고, 그 전류에 의해 발생된 줄열(Joule heat)로 도전성막의 일부에 제1간극을 형성하는 공정이다. 이 통전 포밍처리에 의해, 제1간극을 사이에 두고 대향하는 한 쌍의 도전성막이 형성된다. 그리고, "활성화"라고 불리우는 처리를 행한다. 활성화 처리는, 탄소함유 가스 분위기에서 한 쌍의 소자전극 간에 전압을 인가하는 처리이다. 이것에 의해서, 제1간극 내의 기판 상 및 제1간극 근방의 도전성막 상에 도전성의 카본막을 형성할 수 있다. 이상에 의해 전자방출소자가 형성된다.

상기 전자방출소자로부터 전자를 방출시킬 때, 한 쪽의 소자전극에 인가하는 전위를 다른 쪽의 소자전극에 인가하는 전위보다 높게 한다. 이와 같이 소자전극 간에 전압을 인가함으로써, 제2간극에 강한 전계가 생긴다. 그 결과, 저전위 측의 소자전극에 접속되는 카본막의 가장자리에 대응하는 제2간극의 바깥 가장자리를 형성하는 부분의 다수의 개소(복수의 전자방출영역)로부터 전자가 터널하고, 그 전자의 일부가 방출된다고 생각되고 있다.

전자방출소자에 대해서는, 전자방출소자를 사용한 화상표시장치가 밝은 표시 화상을 안정되게 제공할 수 있도록, 안정적인 전자방출 특성 및 전자방출의 효율 향상이 요망되고 있다. 여기서의 효율은, 표면전도형 전자방출소자의 한 쌍의 소자전극 간에 전압을 인가했을 때에, 한 쌍의 전극 간을 흐르는 전류(이하, "소자전류"라고 함)와 진공 속에 방출되는 전류(이하, "전자방출 전류"라고 함)와의 비로 평가되는 것이다. 따라서, 소자전류가 작고, 방출전류가 큰 전자방출소자가 요구되고 있다. 안정적으로 제어할 수 있는 전자방출 특성과 효율의 향상이 이루어지면, 예를 들면, 형광체를 화상형성부재로 사용하는 화상표시장치에 있어서는, 저전류에서 밝은 고품위의 화상표시장치, 예를 들면, 평면 텔레비전을 실현할 수 있다. 또, 저전류화에 수반해서, 화상표시장치를 구성하는 구동회로 등의 저코스트화도 도모할 수 있다.

활성화 시간이 길어지면, 표면전도형 전자방출소자의 방출전류량은 오히려 감소한다. 개개의 전자방출소자는 초기 방출전류가 모두 균일하지는 않고, 또 장소에 따라 활성화시의 가스압이 다르다는 등의 원인에 의해 서로 다른 활성화 특성을 나타낸다. 즉, 동시에 활성화를 행했을 경우에는, 소자는 효율의 불균일을 가지게 된다. 따라서, 복수의 표면전도형 전자방출소자를 사용해서 화상표시장치를 구성했을 경우, 복수의 전자방출소자의 효율이 균일하지 않으면, 전자방출량이 소자의 위치에 따라 변화하거나 휘도 변동이 발생한다고 하는 문제가 있었다.

일본국 특개평09-293448호 공보에는, 절연성 기판 상에 활성화 억제층을 형성하고, 이 활성화 억제층 위에 활성화 촉진층을 더 적층해서, 전자방출소자를 형성함으로써, 활성화 공정에 있어서, 활성화 과잉에 의한 특성의 저하를 억제하는 동시에 활성화의 균일성을 도모한 구성이 개시되어 있다.

그러나, 일본국 특개평09-293448호 공보에 기재된 전자방출소자에 있어서는, 활성화 억제층의 존재에 의해서 기판 내를 흐르는 소자전류(누설 전류)가 발생해서, 효율이 저하된다고 하는 문제가 있었다.

본 발명의 목적은, 누설 전류를 저감해서, 저소비 전력 및 고효율의 전자방출소자를 제공하는 데에 있다.

또한, 본 발명의 다른 목적은, 이 전자방출소자를 복수 사용한 화상표시장치에 있어서, 각 소자의 전자방출 특성이 균일하고, 균일한 휘도가 얻어지며, 동작 안정성이 뛰어난 화상표시장치를 제공하는 데에 있다.

이하, 첨부도면에 따라서, 본 발명의 바람직한 실시형태를 상세하게 설명한다.

본 발명의 제1측면에 의하면, 적어도, 기판 상에 형성된 한 쌍의 소자전극; 및 이 소자전극을 연결하도록 형성된 도전성막을 구비한 전자방출소자로서, 상기 소자전극 사이에 상기 도전성막이 대향 배치되어 생긴 제1간극을 가지고, 적어도 상기 제1간극사이에 카본막이 대향 배치되어 생긴 제2간극을 가지며, 상기 기판이 기체 상에 질소를 함유하는 활성화 억제층과 질소함유 비율이 이 활성화 억제층보다 낮은 활성화 촉진층을 적층해서 구성되고, 이 활성화 억제층 내에 있어서 막두께 방향으로 질소함유 비율의 분포를 가지며, 활성화 억제층의 질소함유 비율이 기체 측보다 활성화 촉진층측이 낮은 것을 특징으로 하는 전자방출소자가 제공된다.

본 발명의 전자방출소자는, 예시적인 실시형태로서, 상기 활성화 억제층이 질화 실리콘, 질화 알루미늄, 질화 탄탈 중의 하나를 함유하고, 상기 활성화 촉진 층이 SiO₂ 또는 SiO₂를 주성분으로서 함유하는 유리로 이루어진 구성을 포함한다.

본 발명의 제2측면에 의하면, 상기 본 발명의 전자방출소자가 복수개 배치된 제1기판과 이 전자방출소자와 대향해서 이 전자방출소자로부터 방출된 전자가 조사되는 화상 표시 부재가 배치된 제2기판이 서로 대향해서 배치되는 것을 특징으로 하는 화상표시장치가 제공된다.

본 발명의 전자방출소자에 의하면, 기판으로서, 기체 상에 활성화 억제층과 활성화 촉진층을 적층한 구성을 사용하고, 또한, 이 활성화 억제층이 질소를 함유하고, 이 활성화 억제층의 질소함유 비율이 기체 측보다 활성화 촉진층측이 낮은 것을 특징으로 한다.

본 발명의 다른 특징은 첨부도면을 참조한, 다음의 전형적인 실시형태의 설명으로부터 명백해질 것이다.

본 발명에 의하면, 활성화 억제층의 질소함유 비율에 막두께 방향의 분포를 갖게 함으로써, 이 활성화 억제층 내에 있어서 활성화의 진행이 억제되는 한편, 누설 전류가 저감되고, 그 결과, 활성화가 균일하게 되어, 고효율의 전자방출소자가 얻어진다. 따라서, 본 발명의 화상표시장치에 있어서는, 저소비 전력으로, 동작 안정성이 뛰어난 균일한 휘도의 표시가 가능해진다.

이하, 도면을 참조하면서 본 발명의 실시형태를 설명한다.　

도 1A 및 도 1B는 본 발명을 적용가능한 전자방출소자의 실시형태를 나타내는 도면이며, 도 1A는 평면 모식도, 도 1B는 도 1A의 1B-1B선을 따라서 취한 단면 모식도이며, 도 2A 내지 도 2D는 이 전자방출소자의 제조공정을 나타내는 단면 모식도이다. 도 1A 및 도 1B와 도 2A 내지 도 2D에 있어서, (1)은 기체(基體), (2)는 기체(1) 상에 형성된 활성화 억제층, (3)은 활성화 억제층 상에 형성된 활성화 촉진층, (4) 및 (5)는 활성화 촉진층 위에 형성된 소자전극, (6a), (6b)는 간극(9)(제1간극)을 개재해서 대향 배치되는 도전성막이다. (7a), (7b)는 간극(8)(제2간극)을 개재해서 대향 배치되는 카본막이며, (10)은 기체(1) 상에 활성화 억제층(2) 및 활성화 촉진층(3)이 적층되어서 구성되는 절연성 기판을 나타낸다.

본 발명에 있어서, 기체(1)로서는, 석영 유리, Na 등의 불순물 함유량을 감소시킨 유리, 소다 석회 유리, 알루미나 등의 세라믹스 및 Si기판 등의 절연 재료를 사용할 수 있다.　

본 발명에 사용되는 활성화 억제층(2)은 질소를 함유하는 절연층이지만, 바람직하게는, SiO₂에 질화 실리콘, 질화 알루미늄, 질화 탄탈 등의 질화물을 적어도 1종 혼입시킨 절연 재료를 사용할 수 있다.　

본 발명에 의한 활성화 억제층(2)은 막두께 방향으로 질소함유 비율의 분포를 가지고 있다. 구체적으로는, 활성화 억제층(2)은 기체(1) 측으로부터 활성화 억제층 측을 향하여 연속적으로 질소함유 비율이 저감하는 구성, 또는, 단계적으로 질소함유 비율이 저감하는 2층 이상의 적층 구성으로 할 수 있다.　

활성화 촉진층(3)은 활성화 억제층(2)보다 질소함유 비율이 낮은 절연층이며, 바람직하게는 질소를 포함하지 않는 절연층이다. 구체적으로는, SiO₂ 또는 SiO₂를 주성분으로 하는(SiO₂를 50질량％ 이상 함유함) 유리 등이 바람직하다.

활성화 억제층(2) 및 활성화 촉진층(3)의 형성 방법으로서는, 통상의 박막 형성법을 채용할 수 있다. 즉, 진공 증착법, 스퍼터법, CVD법, 졸-겔법 등이 사용된다.

활성화 억제층(2)의 두께의 상한은 없다고 생각된다. 그러나, 활성화 촉진층(3)의 두께가 너무 두꺼우면, 하층의 활성화 억제층(2)의 효과가 숨겨지게 되므로, 활성화 촉진층(3)의 두께는 0.2㎛ 이하인 것이 바람직하고, 더 바람직하게는 0.1㎛ 이하이다.

본 발명에 있어서 활성화 촉진층(3)이란, 이 존재에 의해 활성화가 가능해지는 것이며, 활성화 억제층(2)이란, 이 층에 의해 활성화의 속도가 늦어지는 것이다. 활성화하기 쉬운, 또는 활성화하기 어렵다고 하는 현상이 어떠한 물성에 의해 결정되고 있는지는 분명하지 않지만, 질소함유 비율이 큰 재료에 있어서 활성화하기 어렵다고 하는 경향이 있다.

대향하는 소자전극(4), (5)의 재료로서는, 일반적인 도체 재료를 사용할 수 있다. 예를 들면, Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 등의 금속 또는 그 합금, 및 Pd, Ag, Au, RuO₂, Pd-Ag 등의 금속 또는 그 금속 산화물, 및 유리 등으로 구성되는 인쇄 도체를 사용할 수 있다. In₂O_3-SnO₂ 등의 투명 도전체, 및 폴리 실리 콘 등의 반도체 도체 재료 등도 사용할 수 있다.

소자전극(4), (5)의 간격 L, 길이 W, 두께 d는 응용되는 형태 등을 고려해서 설계된다. 소자전극 간격 L은, 바람직하게는, 500nm 내지 500㎛의 범위로 할 수 있고, 보다 바람직하게는, 소자전극 간에 인가되는 전압 등을 고려해서 5㎛ 내지 50㎛의 범위로 할 수 있다. 또, 소자전극 길이 W는 전극의 저항값, 전자방출 특성을 고려해서 5㎛ 내지 500㎛의 범위로 할 수 있다. 또, 소자전극(4), (5)의 막두께 d는 50nm 내지 5㎛의 범위로 할 수 있다.

도전성막(6a), (6b)으로서는, 양호한 전자방출 특성을 얻기 위해서 미립자로 구성된 미립자막을 사용하는 것이 바람직하다. 도전성막(6a), (6b)의 막두께는 소자전극(4), (5)에의 스텝 커버리지, 소자전극(4), (5) 간의 저항값 및 후술하는 포밍 조건 등을 고려해서 적절히 설정된다. 그 막두께는, 통상, 1nm 내지 수백 nm의 범위로 하는 것이 바람직하고, 보다 바람직하게는 1nm 내지 50nm의 범위로 설정된다. 그 저항값 Rs는 102 내지 107Ω/□의 범위의 값이다. Rs는, 두께가 t, 폭이 w, 길이가 1인 박막의 길이 방향으로 측정한 저항 R를 R = Rs(1/w)로 설정했을 때에 나타나는 값이다.

도전성막(6a), (6b)을 구성하는 재료는 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, 또는 Pb 등의 금속, 또는 PdO, SnO₂, In₂O₃, PbO, 또는 Sb₂O₃ 등의 산화물을 들 수 있다. 또, HfB₂, ZrB₂, LaB₆, CeB₆, YB₄, 또는 GdB₄ 등의 붕화물, TiC, ZrC, HfC, TaC, SiC, 또는 WC 등의 탄화물, TiN, ZrN, 또는 HfN 등의 질화물, Si 또는 Ge 등의 반도체, 카본 등도 들 수 있다.

여기서 말하는 미립자막이란, 복수의 미립자가 집합된 막이며, 그 미세 구조는, 미립자가 개별적으로 분산 배치된 상태 또는 미립자가 서로 인접 또는 서로 겹친 상태(몇 개의 미립자가 집합되어, 전체적으로 섬 형상 구조를 형성하고 있는 경우도 포함함)를 취하고 있다. 미립자의 입자직경은 1nm 내지 500nm의 범위, 바람직하게는, 1nm 내지 20nm의 범위이다.

도전성막(6a), (6b) 간의 간극(9)은, 후술하는 바와 같이, 연속하는 도전성막(6)의 일부에 형성된 고저항의 균열이며, 도전성막(6)의 막두께, 막질, 재료 및 후술하는 통전 포밍 등의 수법 등에 의존한다. 이 간극(9)의 내부에는, 0.5nm 내지 50nm의 범위의 입자직경의 도전성 미립자가 존재하는 경우도 있다. 이 도전성 미립자는 도전성막(6a), (6b)을 구성하는 재료의 원소의 일부 또는 모든 원소를 함유한다.

각각의 카본막(7a), (7b)은, 활성화 공정에 있어서, 도전성막(6a), (6b) 간의 간극 (9) 주변에 퇴적하는 탄소 및/또는 탄소화합물로 이루어진 퇴적막이다. 카본막(6a)와 (6b)는 지극히 미소한 영역에 의해 연결되어 있는 경우도 있다.

다음에, 도 2A 내지 도 2D를 참조해서 본 실시예의 전자방출소자의 제조방법에 대해 설명한다.　

기체(1)를 세제, 순수한 물 및 유기용제 등을 사용해서 충분히 세정하고, 활성화 억제층(2) 및 활성화 촉진층(3)을 진공 증착법, 스퍼터링법 등에 의해 기체 (1)의 표면 상에 퇴적한다(도 2A). 다음에, 진공 증착법, 스퍼터링법 등에 의해 소 자전극의 재료를 퇴적한 후, 예를 들면, 포토리소그래피 기술을 사용해서 기판 상에 소자전극(4), (5)을 형성한다(도 2B).

소자전극(4), (5)을 형성한 기판(10)에 유기금속용액을 도포해서, 유기금속박막을 형성한다. 유기금속용액으로서는, 전술의 도전성막(6)의 재료의 금속을 주원소로 하는 유기금속화합물의 용액을 사용할 수 있다. 유기금속박막을 가열 소성 처리하고 리프트 오프, 에칭 등에 의해 패터닝해서, 도전성막(6)을 형성한다(도 2C).

여기에서는, 유기금속용액의 도포법을 설명했지만, 도전성막(6)의 형성법은 이것에 한정되는 것이 아니고, 진공 증착법, 스퍼터링법, 화학적 기상 퇴적법, 분산 도포법, 디핑법, 스피너법 등을 사용할 수도 있다.

계속해서, 도전성막(6)에 간극(9)을 형성하기 위한 포밍 공정을 실시한다.

소자전극(4), (5) 간에 소정의 전압을 인가해서, 통전 포밍처리를 행하면, 도전성막(6)에 간극(9)이 형성된다(도 2D). 통전 포밍의 전압파형의 예를 도 3에 나타낸다. 전압파형은 펄스 파형이 바람직하다.　

포밍처리를 끝낸 소자에는 활성화 공정으로 불리우는 처리를 실시한다. 활성화 공정이란, 예를 들면, 유기물질의 가스를 함유하는 분위기하에서, 소자에 대해서 펄스전압의 인가를 반복하는 처리이다. 이 처리에 의해, 분위기 속에 존재하는 유기물질로부터 탄소 및/또는 탄소화합물로 이루어진 카본막(7a), (7b)이 소자 상에 퇴적해서, 소자전류 If, 방출전류 Ie가 현저하게 변화하게 된다.

활성화 공정은, 예를 들면, 유기물질의 가스를 함유하는 분위기하에서, 통전 포밍과 마찬가지로, 펄스의 인가를 반복함으로써 행할 수 있다. 적당한 유기물질로서는, 알칸, 알켄, 또는 알킨의 지방족 탄화수소류, 방향족 탄화 수소류, 알코올류, 알데히드류, 케톤류, 아민류, 페놀, 카르본, 또는 설폰산 등의 유기산류 등을 들 수 있다. 구체적으로는, 메탄, 에탄, 프로판 등 C_nH_2n+2로 나타내지는 포화 탄화 수소 또는 에틸렌 또는 프로필렌 등 C_nH_2n 등의 조성식에 의해 나타내지는 불포화 탄화 수소를 들 수 있다. 또, 벤젠, 톨루엔, 메탄올, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸 에틸 케톤, 메틸아민, 에틸아민, 페놀, 포름산, 초산, 프로피온산 등을 사용할 수도 있다.

탄소 및/또는 탄소화합물은 그래파이트 형상 탄소인 것이 바람직하다. 본 발명에 있어서의 그래파이트 형상 탄소는 이하의 것을 포함한다. 완전한 그래파이트의 결정 구조를 가지는 탄소(이른바 HOPG); 결정립이 20nm 정도로 결정 구조가 약간 일그러진 탄소(PG); 결정립이 2nm 정도가 되어 결정 구조가 한층 더 일그러진 탄소(GC), 비정질 카본(아몰퍼스 카본 및/또는 아몰퍼스 카본과 상기 그래파이트의 미결정의 혼합물을 가리킴).　

즉, 그래파이트 입자 간의 입계 등의 층의 왜곡이 존재하고 있어도 카본 화합물을 바람직하게 사용할 수 있다. 또, 그 막두께는, 50nm 이하의 범위로 하는 것이 바람직하고, 30nm 이하의 범위로 하는 것이 보다 바람직하다.

상기 활성화 공정에 사용되는 펄스전압파형은 소자전극(4) 또는 도전성막 (6a)의 전위와 소자전극(5) 또는 도전성막(6b)의 전위와의 관계를 소정의 타이밍 또는 소정의 주기로 역전시키는 파형인 것이 바람직하다(도 4 참조).

이러한 공정을 거쳐 얻어진 전자방출소자는 안정화 공정을 행하는 것이 바람직하다. 이 공정은 진공용기 내의 유기물질을 배기하는 공정이다. 진공용기의 내부를 배기하는 진공배기장치는 장치로부터 발생하는 오일이 소자의 특성에 영향을 주지 않도록 오일을 사용하지 않는 것을 사용하는 것이 바람직하다. 구체적으로는, 흡수펌프, 이온펌프, 저온흡착펌프 등의 진공배기장치를 들 수 있다.

진공용기 내의 유기 성분의 분압은 상기의 탄소나 탄소화합물이 거의 새롭게 퇴적되지 않는 분압으로 1 × 10^-5Pa 이하가 바람직하고, 또 1 × 10^-7Pa 이하가 특히 바람직하다. 또한, 진공용기 내를 배기할 때에는, 진공용기 전체를 가열함으로서, 진공용기의 내벽이나 전자방출소자에 흡착한 유기 물질 분자를 배기하기 쉽게 하는 것이 바람직하다. 이 때의 가열 조건으로서는, 80℃ 내지 400℃로 가능한 한 장시간 처리하는 것이 바람직하다. 그러나, 본 발명은 특히 이들 조건에 한정되는 것이 아니고, 진공용기의 크기나 형상, 전자방출소자의 구성 등의 제 조건에 의거해서 적절히 선택되는 조건에 의해 행한다. 진공용기 내의 압력은 가능한 한 낮게 하는 것이 필요하고, 1 × 10^-5Pa 이하가 바람직하고, 또 1 × 10^-6Pa 이하가 특히 바람직하다.

안정화 공정을 행한 후의 구동시의 분위기로서는, 상기 안정화 처리 종료시의 분위기를 유지하는 것이 바람직하다. 그러나, 이것에 한정되는 것이 아니다. 유기 물질이 충분히 제거되고 있으면, 진공도 자체는 다소 저하해도, 충분히 안정한

특성을 유지할 수 있다.

이러한 진공 분위기를 채용함으로써, 새로운 탄소 및/또는 탄소화합물의 퇴적을 억제할 수 있어, 소자전류 If 및 방출전류 Ie가 안정된다.

본 발명을 적용한 표면전도형 전자방출소자에 의하면, 입력신호에 따라서 전자방출 특성을 용이하게 제어할 수 있게 된다. 이 성질을 사용함으로써, 복수의 전자방출소자를 배치해서 구성한 전자원, 화상표시장치 등 다방면에의 응용이 가능해진다.

복수의 본 발명의 전자방출소자를 매트릭스 형태로 배치해서 구성한 전자원을 사용한 화상표시장치의 표시패널의 일례를 도 5에 나타낸다. 도 5는 표시패널의 일부를 잘라낸 구성을 모식적으로 나타내는 도면이다. 전자원 기판(제1기판)(31)은 리어 플레이트(41)에 고정된다. 페이스 플레이트(제2기판)(46)는 유리기판(43)의 내면에 형광막(화상표시부재)(44), 메탈 백(45) 등을 형성해서 구성되어 있다. 리어 플레이트 (41) 및 페이스 플레이트(46)는 프릿 유리 등을 사용해서 지지 프레임(42)에 접속되어 있다. 외위기(48)는, 예를 들면, 대기 또는 질소가스 속에서 400℃ 내지 500℃의 온도 범위에서 10분 이상 고온에서 소성함으로써, 밀봉접합해서 구성된다.

외위기(48)는, 상술한 바와 같이, 페이스 플레이트(46), 지지 프레임(42), 및 리어 플레이트(41)로 구성된다. 리어 플레이트(41)는 주로 기판(31)의 강도를 보강하기 위해 설치되기 때문에, 기판(31) 자체로 충분한 강도를 가지는 경우에는, 별체의 리어 플레이트(41)는 불필요할 수 있다. 즉, 기판(31)에 직접 지지 프레 임(42)을 밀봉접합해서, 페이스 플레이트(46), 지지 프레임(42) 및 기판(31)으로 외위기(48)를 구성해도 된다. 페이스 플레이트(46)와 리어 플레이트(41) 간에 스페이서라고 불리우는 지지체(도시하지 않음)를 배치함으로써, 대기압에 대해서 충분한 강도를 가지는 외위기(48)를 구성할 수도 있다.

도 5에 나타낸 화상표시장치는, 예를 들면, 이하와 같이 해서 제조된다. 외위기(48)는, 전술의 안정화 공정과 마찬가지로, 적절히 가열하면서, 이온펌프, 흡수펌프, 터보펌프, 또는 저온흡착펌프 등의 오일을 사용하지 않는 배기 장치에 의해 도시하지 않음의 배기관(도시하지 않음)을 통해서 배기한다. 그리고, 외위기(48)의 내부를, 진공도가 10^-5Pa 정도이고 유기 물질의 양이 충분히 적은 분위기로 한 후, 외위기를 밀봉한다. 외위기(48)의 밀봉 후의 진공도를 유지하기 위해서, 게터(getter) 처리를 행할 수도 있다. 이 게터 처리는, 외위기(48)의 밀봉을 행하기 직전 또는 밀봉 후에, 저항 가열, 고주파 가열 등을 사용한 가열에 의해 외위기

(48) 내의 소정의 위치(도시하지 않음)에 배치된 게터를 가열해서, 증착막을 형성하는 처리이다. 게터는 통상 Ba 등이 주성분이며, 이 증착막의 흡착 작용에 의해, 예를 들면, 1 × 10^-5 내지 1 × 10^-6Pa의 진공도를 유지한다.　

이러한 구성을 취할 수 있는 본 발명의 화상표시장치에 있어서는, 각 전자방출소자에, X방향 배선(32)에 접속된 용기의 외부 단자(Dx₁) 내지 (Dx_m)와 Y방향 배선(33)에 접속된 용기의 외부 단자(Dy₁) 내지 (Dy_n)를 개재해서 전압을 인가함으로 써, 전자방출이 발생한다. 고압 단자(47)를 개재해서 메탈 백(45)에 고압을 인가해서 전자빔을 가속한다. 가속된 전자는 형광막(44)에 충돌함으로써, 발광이 발생해서 화상이 형성된다.

본 발명의 화상표시장치는 텔레비젼 방송의 표시 장치, TV회의 시스템이나 컴퓨터 등의 표시 장치로서 사용할 수 있다.

(실시예)

이하, 구체적인 실시예를 들어 본 발명을 자세하게 설명한다. 그러나. 본 발명은 이들 실시예로 한정되는 것이 아니고, 본 발명의 목적을 달성되는 범위 내에

서의 각 요소의 치환이나 설계 변경이 이루어지는 것도 포함한다.

(실시예1)

도 1A 및 도 1B에 실시예로서 나타낸 구성의 전자방출소자 48개를 1매의 기판에 1열로 배치했다. 전자방출소자의 제조 프로세스를 도 2A 및 도 2D를 사용해서 설명한다.

공정-a

청정화한 소다 석회 유리 상에 활성화 억제층(2)으로서 질화 실리콘과 산화 실리콘을 혼합한 두께 0.4㎛의 막을 스퍼터링법으로 형성했다. 단, 두께 0.4㎛의 활성화 억제층(2)의 막형성은, 두께 0.1㎛ 마다 질소함유 비율을 바꾸면서 4회로 나누어 형성했다. 활성화 억제층 중 4층에 있어서의 질소와 산소의 몰비는 적층한 순서로 각각 4：1, 3：2, 2：3, 및 1：4로 했다. 또한, 활성화 촉진층(3)으로서 두께 0.05㎛의 실리콘 산화막을 스퍼터링법에 의해 형성했다(도 2A).

공정-b

상기 활성화 촉진층(3) 등을 형성한 기판에 전극의 패턴에 대응하는 개구부를 가지는 포토레지스트(RD-2000N-41; 히타치 화성사제)의 마스크 패턴을 형성했다. 진공 증착법에 의해 두께 5nm의 Ti막, 두께 100nm의 Pt막을 순차적으로 적층했다. 포토레지스트를 유기용제로 용해하고, 포토레지스트 상의 Pt/Ti막을 리프트 오프해서, 소자전극(4), (5)을 형성했다. 소자전극(4), (5) 간의 간격 L은 3㎛, 전극 폭 W는 300㎛이다(도 2B).

공정-c

상기 소자에 두께 100nm의 Cr막을 진공 증착법에 의해 형성했다. 포토리소그래피 기술에 의해 도전성막(6)의 패턴에 대응하는 개구부를 형성하고, 도전성막형성을 위한 Cr마스크를 형성했다. 이 Cr마스크에 유기 Pd 용액(ccp4230; 오쿠노 제약(주)제)을 스피너를 사용해서 도포하고, 대기 중에서 300℃에서 10분 간의 소성처리를 행함으로써, PdO를 주성분으로 하는 미립자로 이루어진 미립자막을 형성했다. 이 막의 두께는 10nm였다.

공정-d

Cr마스크를 습식 에칭으로 제거하고, PdO 미립자막을 리프트 오프함으로써 소망한 형상의 도전성막(6)을 얻었다. 이 도전성막의 저항값은, Rs = 2 × 10⁴Ω / □이다(도 2C).

공정-e

기판(10)을 진공용기 내에 설치했다. 진공용기의 내부를 배기해서 압력을 1.3 × 10^-3Pa로 했다. 이 때 사용한 배기 장치는 터보 펌프와 로터리 펌프로 이루어진 이른바 고진공용 배기 장치이다. 배기 장치는 이들 펌프 외에 초고진공용의 이온펌프를 구비하고 있어, 이들을 적절히 바꾸어 사용할 수 있다.

각 소자에 펄스전압을 인가하고 포밍처리를 행함으로써, 전자방출영역을 형성했다. 이 때의 펄스전압의 파형은 도 3과 같은 피크치가 증감하는 삼각파 펄스이다. 펄스 폭은 T1 = 1msec, 펄스 간격은 T2 = 10msec로 했다. 또, 포밍처리 중에는, 포밍펄스의 휴지 시간 내에 0.1V의 저항 측정용 펄스를 삽입했다. 저항값이 1MΩ을 초과했을 때, 포밍처리를 종료했다. 포밍처리 종료시의 펄스의 피크치는 5.0V 내지 5.1V였다.이 때의 진공용기 내부의 압력은, 2.7 × 10^-4Pa였다(도 2D).

공정-f

계속해서, 활성화 공정을 행했다. 상기 진공용기 내를 이온펌프에 의해 일시적으로 10^-6Pa 정도로 배기한 후, 아세톤을 도입하고, 압력을 2.7 × 10^-1Pa로 조절했다. 소자에 인가하는 펄스는 도 4에 나타내는 것을 사용했다. 도 4에 있어서, 교대로 역방향의 극성을 가지는 직사각형파 펄스가 사용되었다. 이러한 극성을 가진 이들 펄스의 펄스 폭은 T1 = 1msec, 펄스의 간격은 T2 = 10msec이다. 따라서 1주기는 20msec, 주파수는 50Hz로 했다. 펄스 피크치 Vact는 처음에 10V이고, 0.2V/min의 레이트로 상승해서 18V에 달하도록 제어했다.

공정-g

마지막으로, 10^-5Pa의 진공 속에서 250℃에서 12시간동안 안정화를 행했다.

이 후, 5V의 삼각파 펄스를 인가하고, 누설 전류를 측정한 결과, 48개의 전자방출소자의 누설 전류의 평균치는 3.1㎂였다. 또, 16V의 삼각파 펄스를 인가하고, 전자방출 특성의 측정을 행했다. 진공용기 내의 압력은 1.3 × 10^-6Pa이고, 어노드 전극(24)과 전자방출소자 간의 거리는 4mm, 전위차는 1kV로 했다. 48개의 전자방출소자의 방출전류의 변동은 4%였다.

(비교예1)

소다 석회 유리기판에 활성화 억제층(2)으로서 두께 0.4㎛의 질화 실리콘을 형성했다. 그 후, 활성화 억제층(2) 위에 활성화 촉진층(3)으로서 두께 0.05㎛의 산화 실리콘막을 형성했다. 그 외의 제작 공정은 실시예1과 마찬가지로 해서 전자방출소자를 제작했다. 이 경우, 48개의 전자방출소자의 누설 전류의 평균치는 14.8㎂였다. 또, 전자방출 특성을 실시예1과 같은 방법으로 측정한 결과, 48개의 전자방출소자의 방출전류의 변동은 5%였다.

(실시예2)

활성화 억제층(2)으로서 질화 알루미늄과 산화 실리콘을 혼합한 막을 진공 증착법에 의해 퇴적한 것 외에는, 실시예1과 마찬가지로 해서 48개의 표면전도형 전자방출소자를 제작했다. 활성화 억제층(2)의 막은 두께 0.1㎛ 마다 질소함유 비율을 바꾸면서 4회로 나누어 형성해서, 두께 0.4㎛에 도달했다. 활성화 억제층(2) 중 4층에 있어서의 질소와 산소의 몰비는 적층한 순서대로 각각 4:1, 3:2, 2:3, 및 1:4로 했다. 이 경우, 48개의 전자방출소자의 누설 전류의 평균치는 6.3㎂였다. 또, 전자방출 특성을 실시예1과 동일한 방법으로 측정한 결과, 48개의 전자방출소자의 방출전류의 변동은 5%였다.

(실시예3)

활성화 억제층(2)으로서 플라스마 CVD법에 의해 질화 실리콘과 산화 실리콘을 혼합한 막을 퇴적한 것 외에는, 실시예1과 마찬가지로 해서 48개의 표면전도형 전자방출소자를 제작했다.

이 경우, 48개의 전자방출소자의 누설 전류의 평균치는 3.4㎂였다. 또, 전자방출 특성을 실시예1과 같은 방법으로 측정한 결과, 48개의 전자방출소자의 방출전류의 변동은 5%였다. 이상 설명한 바와 같이, 본 발명의 활성화 억제층(2)의 질소함유 비율에 분포가 있는 실시예1 내지 실시예3의 결과에 의하면, 활성화 억제층 (2)의 질소함유 비율에 분포를 가지지 않는 비교예1의 결과에 비해서 전자방출소자의 누설 전류가 적었다.

또, 전술한 실시예에서는, 활성화 억제층(2)에 질화 실리콘 및 질화 알루미늄을 포함한 예에 대해서 설명했지만, 실시형태의 란에서 전술한 바와 같이 질화 탄탈 등을 포함한 예의 경우에서도 마찬가지로 비교예보다 누설 전류가 적은 전자방출소자를 형성할 수 있다.

(실시예4)

소다 석회 유리기판에 활성화 억제층(2)으로서 두께 0.1㎛의 질화 실리콘막을 형성했다. 그 다음에, 질소와 산소의 몰비가 1:1이 되도록 질화 실리콘과 산화 실리콘을 혼합해서 얻어진 두께 0.3㎛의 층을 형성했다. 또, 활성화 촉진층(3)으로서 두께 0.05㎛의 산화 실리콘막을 형성했다. 그 외의 제작 공정은 실시예1과 마찬가지로 해서 48개의 전자방출소자를 형성했다. 이 경우, 48개의 전자방출소자의 누설 전류의 평균치는 8.9㎂였다. 또, 전자방출 특성을 실시예1과 같은 방법으로 측정한 결과, 48개의 소자의 방출전류의 변동은 5%였다.

(실시예5)

본 실시예는 기판 상에 복수의 표면전도형 전자방출소자를 배치하고 매트릭스 형태로 배선한 전자원 및 그것을 사용한 화상표시장치를 도 6A 내지 도 6E 및 도 7A 내지 도 7D에 나타내는 공정에 의해 제작했다.

공정-A

청정화한 소다 석회 유리(71) 상에 진공 증착법에 의해 두께 5nm의 Cr 및 두께 600nm의 Au를 순차적으로 적층했다. 그 후, 포토레지스트(AZ1370; 일본 헥스 트사제)를 스피너에 의해 회전 도포했다. 포토레지스트를 소성한 후, 포토마스크 상을 노광 및 현상해서 배선 패턴을 형성했다, Au/Cr퇴적막을 습식 에칭해서, 소망한 형상의 X방향 배선(32)을 형성했다(도 6A).

공정-B

두께 1.0㎛의 산화 실리콘막으로 이루어진 층간 절연층(72)을 RF 스퍼터법에 의해 퇴적했다(도 6B).

공정-C

층간 절연층(72) 상에 활성화 억제층(2)으로서 질화 실리콘과 산화 실리콘을 혼합해서 얻어진 두께 0.4㎛의 막을, 두께 0.1㎛ 마다 질소함유 비율을 바꾸면서 4회로 나누어서 RF 스퍼터링법으로 형성했다. 활성화 억제층의 4층에 있어서의 질소와 산소의 몰비는 적층한 순서대로 각각 4:1, 3:2, 2:3, 및 1:4로 했다. 또, 활성화 촉진층(3)으로서 두께 0.05㎛의 실리콘 산화막을 RF 스퍼터링법에 의해 형성했다(도 6C).

공정-D

공정-B 및 공정-C에서 퇴적한 활성화 촉진층(3), 활성화 억제층(2), 및 층간 절연층(72)에 콘택트 홀(73)을 형성하기 위한 포토레지스트 패턴을 형성했다. 이 포토레지스트 패턴을 마스크로 해서 활성화 촉진층(3), 활성화 억제층(2), 및 층간 절연층(72)을 에칭해서 콘택트 홀(73)을 형성했다. 에칭은 CF₄와 H₂가스를 사용한 RIE(Reactiｖe　Ion　Etching) 법에 의해 행했다(도 6D).

공정-E

그 후, 소자전극(4), (5)을 형성하기 위한 패턴을 포토레지스트(RD-2000N-41; 화성사제)에 의해 형성하고, 진공 증착법에 의해 두께 5nm의 Ti막, 두께 100nm의 Ni막을 순차적으로 퇴적했다. 포토레지스트 패턴을 유기용제로 용해하고, Ni/Ti 퇴적막을 리프트 오프함으로써, 소자전극 간의 간격 L이 3㎛, 폭 W가 300㎛인 소자전극(4), (5)을 형성했다(도 6E).

공정-F

콘택트홀(73)의 부분 이외의 부분에 레지스트 패턴을 형성했다. 진공 증착에 의해 두께 5nm의 Ti막, 두께 500nm의 Au막을 순차적으로 퇴적했다. 리프트 오프에 의해 불필요한 부분을 제거함으로써, 콘택트 홀(73)을 묻었다(도 7F).

공정-G

소자전극(4), (5) 위에 Y방향 배선(33)의 포토 레지스트 패턴을 형성했다.

그 후, 두께 5nm의 Ti막, 두께 500nm의 Au막을 순차적으로 진공 증착에 의해 퇴적했다. 리프트 오프에 의해 불필요한 부분을 제거하고, 소망한 형상의 Y방향 배선(33)을 형성했다(도 7G).

공정-H

막두께 30nm의 Cr막(74)을 진공 증착에 의해 퇴적하고, 도전성막(6)의 형상의 개구부를 가지도록 패터닝했다. 그 다음에, 그 표면에 Pd 아민착체용액 (ccp4230)을 스피너에 의해 회전 도포하고, 300℃에서 12분 간의 가열소성처리를 행해서, PdO 미립자막(75)을 형성했다. 이 막(75)의 두께는 70nm였다(도 7H).

공정-I

Cr막(74)을 에칭액을 사용해서 습식 에칭해서, PdO 미립자막(75)의 불필요 부분과 함께 제거함으로써, 소망한 형상의 도전성막(6)을 형성했다. 저항값은 Rs = 4 × 10⁴Ω / □ 정도였다(도 7D).

공정-J

공정-A 내지 공정-I에 의해 얻어진 전자원 기판(31)을 통전 포밍 전에 리어 플레이트(41) 상에 고정하고, 기판(31)의 5mm 위의 부분에 페이스 플레이트(46)를 지지 프레임(42)을 개재해서 배치했다. 그 다음에, 페이스 플레이트(46), 지지 프레임 (42), 및 리어 플레이트(41)의 접합부에 프릿 유리를 도포하고, 대기 중에서 400℃에서 10분 간 소성함으로써, 밀봉접합했다. 리어 플레이트(41)에의 기판(31)의 고정도 프릿 유리에 의해 행했다.　

본 실시예에서는, 페이스 플레이트(46)의 형광체의 형상은 스트라이프 형상을 사용했다. 우선, 블랙 스트라이프를 형성했다. 이어서, 블랙 스트라이프 사이의 간극부에 색형광체를 도포함으로써, 형광막(44)을 형성했다. 블랙 스트라이프의 재료로서는, 통상 흔히 사용되고 있는 흑연을 주성분으로 하는 재료를 사용했다. 유리기판(43)에 형광체를 도포하는 방법은 슬러리법을 사용했다.

형광막(44)을 형성한 후, 형광막(84)의 내면 측에는 평활화 처리(통상 필밍으로 불리움)를 행했다. 그 후, Al막을 진공 증착함으로써 메탈 백(45)을 형성했다.

페이스 플레이트(46)에는, 형광막(44)의 도전성을 더욱 높이기 위해 형광막 (44)의 외면 측에 투명 전극(도시하지 않음)이 설치되는 경우도 있지만, 본 실시예에서는, 메탈 백(45)만으로 충분한 도전성을 얻을 수 있었으므로, 투명 전극은 생략했다.

전술의 밀봉접합을 행할 때, 컬러 디스플레이의 경우는, 각 색형광체와 전자방출소자를 대응시키지 않으면 안되므로, 충분한 위치 맞춤을 행했다.

공정-K

이상과 같이 해서 완성된 유리 용기 내의 분위기를 배기관(도시하지 않음)을 통해 진공 펌프에 의해 10^-4Pa 정도의 진공도까지 배기했다. Y방향 배선(33)을 공통으로 결선해서 1라인 마다 포밍처리를 행했다. 포밍은 실시예1에서 채용한 조건에서 행했다.

공정-L

계속해서, 활성화 처리를 행했다. 배기관을 활성화 물질인 아세톤이 충전된 앰플에 접속하고, 아세톤을 패널 내에 도입했다. 압력은 1.3 × 10^-1Pa가 되도록 조정하고, 18V의 직사각형파 펄스를 인가했다. 펄스 폭은 100μsec, 펄스간격은 20msec로 했다.

활성화 처리는 1행씩 실행했다. 하나의 행의 소자에 접속된 1개의 X방향 배선(32)에 피크치 Vact = 18V인 직사각형파 펄스를 인가했다. Y방향 배선(33)은, 공정 J와 마찬가지로, 공통 전극에 결선했다.

1분 간마다 펄스를 삼각파로 변경해서, If-Vf 특성을 측정했다. Vf2 = Vact / 2 = 9V에 있어서의 If의 값이 If(Vf2) ≥ If(Vact) / 220을 만족하면, 30초 간 직사각형파 펄스의 피크치를 19V로 상승시키고, 그 후 18V로 복귀시켜서 활성화 처리를 계속했다.

1소자당의 소자전류가 If(18V) ≥ 2mA에 도달하면, 그 행의 활성화를 종료하고, 다음 행의 활성화 처리로 이행해서, 같은 처리를 반복한다.

공정-M

모든 행의 활성화가 종료하면, 가스 도입 장치의 밸브를 폐쇄해서 아세톤의 도입을 정지시키고, 유리 패널 전체를 약 200℃로 가열하면서 5시간 동안 배기를 계속했다. 그 다음에, 단순 매트릭스 구동에 의해 전자를 방출시키고, 형광체막 (44)을 전면 발광시켰다, 형광체막(44)이 정상적으로 동작하는 것을 확인한 후, 배기관을 가열에 의해 밀봉접합해서, 완전히 밀봉했다. 그 후, 패널 내에 설치된 게터(도시하지 않음)를 고주파 가열에 의해 플래시(flash)시켰다.

이상의 공정에 의해, 실용상 충분한 밝기의 화상표시장치를 제작할 수 있고, 각 전자방출소자의 5V에서의 누설 전류가 7㎂ 이하로 억제되었다. 또, 휘도 변동은 12% 이하였다.

본 발명을 예시적인 실시형태를 참조해서 설명했지만, 본 발명은 상기 개시된 예시적인 실시형태에 한정되지 않는다는 것을 이해해야 할 것이다. 다음의 특허청구의 범위는 모든 이러한 변형과 등가의 구성 및 기능을 망라하도록 최광의로 해석되어야 할 것이다.

도 1A 및 도 1B는 본 발명의 전자방출소자의 일실시 형태의 구성을 나타내는 모식도;

도 2A, 도 2B, 도 2C, 및 도 2D는 도 1A 및 도 1B의 전자방출소자의 제조공정을 나타내는 모식도;

도 3은 본 발명의 전자방출소자의 통전 포밍처리에 사용하는 전압파형의 일례를 나타내는 모식도;

도 4는 본 발명의 전자방출소자의 활성화 공정에서 인가되는 펄스전압의 일례를 나타내는 모식도;

도 5는 본 발명의 전자방출소자를 사용한 화상표시장치의 표시패널의 일례를 나타내는 모식도;

도 6A, 도 6B, 도 6C, 도 6D, 및 도 6E는 실시예의 화상표시장치의 제조공정을 나타내는 모식도;

도 7A, 도 7B, 도 7C, 및 도 7D는 실시예의 화상표시장치의 제조공정을 나타내는 모식도.

Claims

적어도, 기판 상에 형성된 한 쌍의 소자전극; 및 이 소자전극을 연결하도록 형성된 도전성막을 구비한 전자방출소자로서,

상기 소자전극 사이에 상기 도전성막이 대향 배치되어 생긴 제1간극을 가지고, 적어도 상기 제1간극사이에 카본막이 대향 배치되어 생긴 제2간극을 가지며,

상기 기판이 기체 상에 질소를 함유하는 활성화 억제층과 질소함유 비율이 이 활성화 억제층보다 낮은 활성화 촉진층을 적층해서 구성되고, 이 활성화 억제층 내에 있어서 막두께 방향으로 질소함유 비율의 분포를 가지며, 활성화 억제층의 질소함유 비율이 기체 측보다 활성화 촉진층측이 낮은 것을 특징으로 하는 전자방출소자.
제1항에 있어서,

상기 활성화 억제층이 질화 실리콘, 질화 알루미늄, 및 질화 탄탈 중의 하나를 함유하는 것을 특징으로 하는 전자방출소자.
제1항에 있어서,

상기 활성화 촉진층이 SiO₂ 또는 SiO₂를 함유한 유리인 것을 특징으로 하는 전자방출소자.
제1항에 기재된 전자방출소자가 복수 개 배치된 제1기판과 이 전자방출소자와 대향해서 이 전자방출소자로부터 방출된 전자가 조사되는 화상 표시부재가 배치된 제2기판이 서로 대향하도록 배치되는 것을 특징으로 하는 화상표시장치.