JPH11312461A - 電子源基板を用いた画像形成装置の製造方法及びその製造装置 - Google Patents
電子源基板を用いた画像形成装置の製造方法及びその製造装置Info
- Publication number
- JPH11312461A JPH11312461A JP11856798A JP11856798A JPH11312461A JP H11312461 A JPH11312461 A JP H11312461A JP 11856798 A JP11856798 A JP 11856798A JP 11856798 A JP11856798 A JP 11856798A JP H11312461 A JPH11312461 A JP H11312461A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- image forming
- voltage
- electron source
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 活性化工程により電子放出部に形成された炭
素が封着工程で酸化するのを防ぐことことのできる画像
形成装置の製造方法を提供する。 【解決手段】 複数の部材にて構成された外囲器と、外
囲器内に配置された電子源基板と、電子源基板からの電
子ビームの照射により画像を形成する画像形成部材とを
有する画像形成装置の製造方法において、電子源基板の
フォーミング、活性化工程終了後、加熱接着を行う温度
にて酸素と反応して気体となりかつ炭素より酸化速度が
早い保護材料を電子源基板表面に配置する工程と、外囲
器を構成する複数の部材を加熱接着する工程と、加熱接
着工程における降温時、所望の温度以下で酸素分圧を高
くする保護膜除去工程とを有する。
素が封着工程で酸化するのを防ぐことことのできる画像
形成装置の製造方法を提供する。 【解決手段】 複数の部材にて構成された外囲器と、外
囲器内に配置された電子源基板と、電子源基板からの電
子ビームの照射により画像を形成する画像形成部材とを
有する画像形成装置の製造方法において、電子源基板の
フォーミング、活性化工程終了後、加熱接着を行う温度
にて酸素と反応して気体となりかつ炭素より酸化速度が
早い保護材料を電子源基板表面に配置する工程と、外囲
器を構成する複数の部材を加熱接着する工程と、加熱接
着工程における降温時、所望の温度以下で酸素分圧を高
くする保護膜除去工程とを有する。
Description
【0001】
【発明の属する技術分野】本発明は、複数の電子放出素
子を配列した電子源基板を有する画像形成装置の製造方
法及びその製造装置に関する。
子を配列した電子源基板を有する画像形成装置の製造方
法及びその製造装置に関する。
【0002】
【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた2種類
のものが知られている。冷陰極電子放出素子には電界放
出型(以下、「FE型」という。)、金属/絶縁層/金
属型(以下、「MIM型」という。)や表面伝導型電子
放出素子等がある。FE型の例としてはW.P.Dyke & W.
W.Dolan,“Field emission",Advance in Electron Phys
ics,8,89(1956)あるいはC.A.Spindt,“PHYSICAL Proper
ties of thin-film field emission cathodes with mol
ybdenium cones",J.Appl.Phys.,47,5248(1976)等に開示
されたものが知られている。
て熱電子放出素子と冷陰極電子放出素子を用いた2種類
のものが知られている。冷陰極電子放出素子には電界放
出型(以下、「FE型」という。)、金属/絶縁層/金
属型(以下、「MIM型」という。)や表面伝導型電子
放出素子等がある。FE型の例としてはW.P.Dyke & W.
W.Dolan,“Field emission",Advance in Electron Phys
ics,8,89(1956)あるいはC.A.Spindt,“PHYSICAL Proper
ties of thin-film field emission cathodes with mol
ybdenium cones",J.Appl.Phys.,47,5248(1976)等に開示
されたものが知られている。
【0003】MIM型の例としては、C.A.Mead,“Opera
tion of Tunnel-Emission Devices",J.Apply.Phys.,32,
646(1961)等に開示されたものが知られている。
tion of Tunnel-Emission Devices",J.Apply.Phys.,32,
646(1961)等に開示されたものが知られている。
【0004】表面伝導型電子放出素子型の例としては、
M.I.Elinson,Recio Eng.Electron Phys.,10,1290,(196
5)等に開示されたものがある。
M.I.Elinson,Recio Eng.Electron Phys.,10,1290,(196
5)等に開示されたものがある。
【0005】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、薄膜に平行に電流を流すことに
より、電子放出が生じる現象を利用するものである。こ
の表面伝導型放出素子としては、前記エリンソン等によ
るSnO2 薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films",9,317(1972)]、In2O3
/SnO2 薄膜によるもの[M.Hartwell and C.G.Fon
stad:“IEEE Trans.ED Conf."519(1975)]、カーボン薄
膜によるもの[荒木久 他:真空、第26巻、第1号、
22頁(1983)]等が報告されている。
された小面積の薄膜に、薄膜に平行に電流を流すことに
より、電子放出が生じる現象を利用するものである。こ
の表面伝導型放出素子としては、前記エリンソン等によ
るSnO2 薄膜を用いたもの、Au薄膜によるもの[G.
Dittmer:“Thin Solid Films",9,317(1972)]、In2O3
/SnO2 薄膜によるもの[M.Hartwell and C.G.Fon
stad:“IEEE Trans.ED Conf."519(1975)]、カーボン薄
膜によるもの[荒木久 他:真空、第26巻、第1号、
22頁(1983)]等が報告されている。
【0006】これらの表面伝導型電子放出素子の典型的
な例として前述のM.ハートウェルの素子構成を図20
に模式的に示す。同図において1は基板である。4は導
電性薄膜で、H型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部5が形成され
る。尚、図中の素子電極間隔Lは、0.5〜1mm、
W′は、0.1mmで設定されている。
な例として前述のM.ハートウェルの素子構成を図20
に模式的に示す。同図において1は基板である。4は導
電性薄膜で、H型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部5が形成され
る。尚、図中の素子電極間隔Lは、0.5〜1mm、
W′は、0.1mmで設定されている。
【0007】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜4を予め通電
フォーミングと呼ばれる通電処理によって電子放出部5
を形成するのが一般的であった。即ち、通電フォーミン
グとは前記導電性薄膜4両端に直流電圧あるいは非常に
ゆっくりとした昇電圧例えば1V/分程度を印加通電
し、導電性薄膜を局所的に破壊、変形もしくは変質せし
め、電気的に高抵抗な状態にした電子放出部5を形成す
ることである。尚、電子放出部5は導電性薄膜4の一部
に亀裂が発生しその亀裂付近から電子放出が行われる。
前記通電フォーミング処理をした表面伝導型電子放出素
子は、上述導電性薄膜4に電圧を印加し、素子に電流を
流すことにより、上述電子放出部5より電子を放出せし
めるものである。
おいては、電子放出を行う前に導電性薄膜4を予め通電
フォーミングと呼ばれる通電処理によって電子放出部5
を形成するのが一般的であった。即ち、通電フォーミン
グとは前記導電性薄膜4両端に直流電圧あるいは非常に
ゆっくりとした昇電圧例えば1V/分程度を印加通電
し、導電性薄膜を局所的に破壊、変形もしくは変質せし
め、電気的に高抵抗な状態にした電子放出部5を形成す
ることである。尚、電子放出部5は導電性薄膜4の一部
に亀裂が発生しその亀裂付近から電子放出が行われる。
前記通電フォーミング処理をした表面伝導型電子放出素
子は、上述導電性薄膜4に電圧を印加し、素子に電流を
流すことにより、上述電子放出部5より電子を放出せし
めるものである。
【0008】しかしながら、これら従来の表面伝導型電
子放出素子においては、実用化にあたって様々な問題が
あった。そこで、本出願人等は特開平7−235255
号公報に記載されているように、フォーミング、活性化
工程等により電子放出素子の高抵抗部に炭素を主成分と
する堆積物を有する新規な表面伝導型電子放出素子を開
示している。
子放出素子においては、実用化にあたって様々な問題が
あった。そこで、本出願人等は特開平7−235255
号公報に記載されているように、フォーミング、活性化
工程等により電子放出素子の高抵抗部に炭素を主成分と
する堆積物を有する新規な表面伝導型電子放出素子を開
示している。
【0009】一方、近年では特に、表示装置をはじめと
する画像形成装置の分野においては、液晶を用いた平板
型表示装置がCRTに替わって普及してきたが、液晶表
示装置は自発光型でないために、バックライト等を持た
なければならない等の問題点があり、自発光型の画像形
成装置の開発が望まれてきた。
する画像形成装置の分野においては、液晶を用いた平板
型表示装置がCRTに替わって普及してきたが、液晶表
示装置は自発光型でないために、バックライト等を持た
なければならない等の問題点があり、自発光型の画像形
成装置の開発が望まれてきた。
【0010】このような要求に対し、表面伝導型電子放
出素子を多数配置した電子源基板と、電子源基板より放
出された電子によって、可視光を発光せしめる蛍光体と
を組み合わせた表示装置である画像形成装置は、大面積
の装置でも比較的容易に製造でき、かつ表示品位の優れ
た自発光型表示装置である。これは、例えば、本出願人
の米国特許公報5066883号で開示されている。
出素子を多数配置した電子源基板と、電子源基板より放
出された電子によって、可視光を発光せしめる蛍光体と
を組み合わせた表示装置である画像形成装置は、大面積
の装置でも比較的容易に製造でき、かつ表示品位の優れ
た自発光型表示装置である。これは、例えば、本出願人
の米国特許公報5066883号で開示されている。
【0011】
【発明が解決しようとする課題】画像形成装置において
は、複数の部材にて構成された外囲器と、外囲器内に配
置された電子源基板と、該電子源基板からの電子ビーム
の照射により画像を形成する画像形成部材(以下、「フ
ェースプレート」という)とを高温で接着した(以下、
「接着工程」という)後、電圧を印加し、フォーミン
グ、活性化工程等の工程を行ったあと、電子放出特性、
画像特性を検査し、外囲器を封止していた。これらの一
連の工程においては、封着工程を行った後に電子放出特
性、画像特性を検査するために、何らかの原因で、電子
源基板において不良が発生した場合、画像形成装置その
もの全体を不良品とせねばならなくなるため、画像形成
装置を高価なものにしていた。このため、電子源基板に
おいて、フォーミング、活性化工程等を行い、検査後良
品とした電子源基板と、前記フェースプレートとを組み
立て、画像形成装置を製造することが望まれていた。
は、複数の部材にて構成された外囲器と、外囲器内に配
置された電子源基板と、該電子源基板からの電子ビーム
の照射により画像を形成する画像形成部材(以下、「フ
ェースプレート」という)とを高温で接着した(以下、
「接着工程」という)後、電圧を印加し、フォーミン
グ、活性化工程等の工程を行ったあと、電子放出特性、
画像特性を検査し、外囲器を封止していた。これらの一
連の工程においては、封着工程を行った後に電子放出特
性、画像特性を検査するために、何らかの原因で、電子
源基板において不良が発生した場合、画像形成装置その
もの全体を不良品とせねばならなくなるため、画像形成
装置を高価なものにしていた。このため、電子源基板に
おいて、フォーミング、活性化工程等を行い、検査後良
品とした電子源基板と、前記フェースプレートとを組み
立て、画像形成装置を製造することが望まれていた。
【0012】しかしながら、この望まれていた製造方法
では、活性化工程終了後の電子放出素子に高温加熱工程
である封着工程を行うことにより、活性化工程により形
成された炭素を主成分とする堆積物の一部が酸素により
酸化され、前記検査時における電子放出特性とは異なる
電子放出特性になり、前記検査時良品とされていたもの
が封着工程後不良が発生する場合があった。このため、
活性化工程により形成された炭素が封着工程で酸化する
のを防ぐことが必要となっている。これに対して真空中
あるいは不活性ガス雰囲気で封着を行う方法が考えられ
ているが、真空中において加熱封着を行う装置が真空排
気系を備えなければならず、高価なものとなる。また、
不活性ガス雰囲気では残留する酸素により電子放出特性
が不安定となる場合があり、残留酸素の除去する機構、
例えば真空排気系を装置に組み込まなくてはならないた
めに、高価なものとなっていた。
では、活性化工程終了後の電子放出素子に高温加熱工程
である封着工程を行うことにより、活性化工程により形
成された炭素を主成分とする堆積物の一部が酸素により
酸化され、前記検査時における電子放出特性とは異なる
電子放出特性になり、前記検査時良品とされていたもの
が封着工程後不良が発生する場合があった。このため、
活性化工程により形成された炭素が封着工程で酸化する
のを防ぐことが必要となっている。これに対して真空中
あるいは不活性ガス雰囲気で封着を行う方法が考えられ
ているが、真空中において加熱封着を行う装置が真空排
気系を備えなければならず、高価なものとなる。また、
不活性ガス雰囲気では残留する酸素により電子放出特性
が不安定となる場合があり、残留酸素の除去する機構、
例えば真空排気系を装置に組み込まなくてはならないた
めに、高価なものとなっていた。
【0013】本発明は、活性化工程により電子放出部に
形成された炭素が封着工程で酸化するのを防ぐことこと
のできる画像形成装置の製造方法を提供することをその
目的とする。
形成された炭素が封着工程で酸化するのを防ぐことこと
のできる画像形成装置の製造方法を提供することをその
目的とする。
【0014】
【課題を解決するための手段】本発明の画像形成装置の
製造方法は、複数の部材にて構成された外囲器と、該外
囲器内に配置された電子源基板と、該電子源基板からの
電子ビームの照射により画像を形成する画像形成部材と
を有する画像形成装置の製造方法において、前記電子源
基板のフォーミング、活性化工程終了後、加熱接着を行
う温度にて酸素と反応して気体となりかつ炭素より酸化
速度が早い保護材料を電子源基板表面に配置する工程
と、前記外囲器を構成する前記複数の部材を加熱接着す
る工程と、前記加熱接着工程における降温時、所望の温
度以下で酸素分圧を高くする工程と、を有することを特
徴とするものである。
製造方法は、複数の部材にて構成された外囲器と、該外
囲器内に配置された電子源基板と、該電子源基板からの
電子ビームの照射により画像を形成する画像形成部材と
を有する画像形成装置の製造方法において、前記電子源
基板のフォーミング、活性化工程終了後、加熱接着を行
う温度にて酸素と反応して気体となりかつ炭素より酸化
速度が早い保護材料を電子源基板表面に配置する工程
と、前記外囲器を構成する前記複数の部材を加熱接着す
る工程と、前記加熱接着工程における降温時、所望の温
度以下で酸素分圧を高くする工程と、を有することを特
徴とするものである。
【0015】また、前記加熱接着工程において、大気よ
り酸素分圧が低い雰囲気で加熱接着することを特徴とす
るものである。
り酸素分圧が低い雰囲気で加熱接着することを特徴とす
るものである。
【0016】また、ここで、所望の温度において、酸素
を導入して一定時間温度を保持することを特徴とするも
のである。
を導入して一定時間温度を保持することを特徴とするも
のである。
【0017】また、前記保護材料は有機材料あるいは燐
の元素を含む材料であることを特徴とするものである。
の元素を含む材料であることを特徴とするものである。
【0018】また、加熱炉内に加熱装置を具備し、該加
熱治具により該加熱炉内の温度を制御する温度コントロ
ーラにより該加熱炉内の酸素分圧を高くするガス流量が
制御される流量制御装置を有することを特徴とする画像
形成装置の製造装置である。
熱治具により該加熱炉内の温度を制御する温度コントロ
ーラにより該加熱炉内の酸素分圧を高くするガス流量が
制御される流量制御装置を有することを特徴とする画像
形成装置の製造装置である。
【0019】本発明の画像形成装置の製造方法によれ
ば、あらかじめ加熱接着を行う温度にて酸素と反応して
気体となる材料を配置することにより、残留する微量酸
素が前記保護材料と反応して活性化により堆積した炭素
の酸化を防止するとともに、冷却時に酸素分圧を高くす
ることによって活性化で堆積した炭素を酸化させずに、
保護材料を酸化除去する。これにより、簡易な装置で、
封着工程による電子放出特性の安定化が図れる。
ば、あらかじめ加熱接着を行う温度にて酸素と反応して
気体となる材料を配置することにより、残留する微量酸
素が前記保護材料と反応して活性化により堆積した炭素
の酸化を防止するとともに、冷却時に酸素分圧を高くす
ることによって活性化で堆積した炭素を酸化させずに、
保護材料を酸化除去する。これにより、簡易な装置で、
封着工程による電子放出特性の安定化が図れる。
【0020】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
の実施形態を説明する。
【0021】図1は、本発明の実施形態による画像形成
装置の製造方法の全体の工程図である。
装置の製造方法の全体の工程図である。
【0022】図1を参照すると、工程S21において、
洗浄した電子源基板に素子電極、導電性薄膜、配線を形
成し、工程S22において、電子放出部を形成するフォ
ーミングを行い、素子電圧に対する素子電流・放出電流
の効率を上げるための活性化を行い、工程S23におい
て、このようにして形成された電子源基板を検査し、工
程S24において、検査に合格した電子源基板に保護材
料を塗布する。一方で、工程S25において、フェース
プレートを作製し、工程S26において作製したフェー
スプレートを検査し、工程S27において、検査に合格
したフェースプレートに支持枠を接着し、工程S28に
おいて、工程S27で作製した部材の電子源基板との接
着面にフリットガラスを塗布した上で仮焼成する。次
に、工程S24でできた半製品と工程S28でできた半
製品を封着し、工程S30で真空封止し、最後に工程S
31で検査する。
洗浄した電子源基板に素子電極、導電性薄膜、配線を形
成し、工程S22において、電子放出部を形成するフォ
ーミングを行い、素子電圧に対する素子電流・放出電流
の効率を上げるための活性化を行い、工程S23におい
て、このようにして形成された電子源基板を検査し、工
程S24において、検査に合格した電子源基板に保護材
料を塗布する。一方で、工程S25において、フェース
プレートを作製し、工程S26において作製したフェー
スプレートを検査し、工程S27において、検査に合格
したフェースプレートに支持枠を接着し、工程S28に
おいて、工程S27で作製した部材の電子源基板との接
着面にフリットガラスを塗布した上で仮焼成する。次
に、工程S24でできた半製品と工程S28でできた半
製品を封着し、工程S30で真空封止し、最後に工程S
31で検査する。
【0023】本実施形態による製造方法の特徴は保護材
量塗布の工程S24を有することと、封着工程S29
で、温度調整と酸素分圧を調整することである。
量塗布の工程S24を有することと、封着工程S29
で、温度調整と酸素分圧を調整することである。
【0024】なお、図1の各製造工程の詳細は後述す
る。
る。
【0025】図2は、本発明の封着工程S29を行う加
熱炉の構成図、図3は本発明の封着工程S29のタイミ
ングチャートを示す。
熱炉の構成図、図3は本発明の封着工程S29のタイミ
ングチャートを示す。
【0026】図2において、温度コントローラ12によ
り加熱炉11の温度は制御され、所望の温度で各々のガ
ス流量をマスフローコントローラ(MFC)13、14
により制御する。加熱炉11内は外囲器部材を接着する
最高温度T1まで加熱され、この間不活性ガス15が導
入されている。但し、必ずしも、不活性ガス15を用い
る必要はない。その後、T1から室温まで降温される途
中のT2なる温度で酸素ガス16を導入して、工程S2
4で塗布された保護材料を酸化除去する。ここで、保護
材料の膜厚は、封着温度、雰囲気により、適宜決定さ
れ、その膜厚は封着工程のなかで、温度がT2になるま
でに酸化除去される膜厚より厚くする。これにより、活
性化により堆積した炭素を酸化から保護すると共に、T
2なる温度にて炭素の酸化速度が減少した時点で酸素を
導入して、保護材料を酸化除去するものであり、保護材
料と炭素の酸化速度の差を利用して制御性良く、保護材
料を酸化除去して、活性化により堆積した炭素の酸化を
抑制するものである。 本発明を適用し得る表面伝導型
電子放出素子の基本的構成には大別して、平面型及び垂
直型の2つがある。
り加熱炉11の温度は制御され、所望の温度で各々のガ
ス流量をマスフローコントローラ(MFC)13、14
により制御する。加熱炉11内は外囲器部材を接着する
最高温度T1まで加熱され、この間不活性ガス15が導
入されている。但し、必ずしも、不活性ガス15を用い
る必要はない。その後、T1から室温まで降温される途
中のT2なる温度で酸素ガス16を導入して、工程S2
4で塗布された保護材料を酸化除去する。ここで、保護
材料の膜厚は、封着温度、雰囲気により、適宜決定さ
れ、その膜厚は封着工程のなかで、温度がT2になるま
でに酸化除去される膜厚より厚くする。これにより、活
性化により堆積した炭素を酸化から保護すると共に、T
2なる温度にて炭素の酸化速度が減少した時点で酸素を
導入して、保護材料を酸化除去するものであり、保護材
料と炭素の酸化速度の差を利用して制御性良く、保護材
料を酸化除去して、活性化により堆積した炭素の酸化を
抑制するものである。 本発明を適用し得る表面伝導型
電子放出素子の基本的構成には大別して、平面型及び垂
直型の2つがある。
【0027】まず、平面型表面伝導型電子放出素子につ
いて説明する。
いて説明する。
【0028】図4は、本実施形態による平面型表面伝導
型電子放出素子の構成を示す模式図であり、図4(a)
は平面図、図4(b)は断面図である。
型電子放出素子の構成を示す模式図であり、図4(a)
は平面図、図4(b)は断面図である。
【0029】図4において1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は電子放出部である。
1103は素子電極、1104は導電性薄膜、1105
は電子放出部である。
【0030】基板1101としては、石英ガラス、Na
等の不純物含有量を減少したガラス、青板ガラス、青板
ガラスにスパッタ法等により形成したSiO2 を積層
したガラス基板、アルミナ等のセラミックス又はSi基
板等を用いることができる。
等の不純物含有量を減少したガラス、青板ガラス、青板
ガラスにスパッタ法等により形成したSiO2 を積層
したガラス基板、アルミナ等のセラミックス又はSi基
板等を用いることができる。
【0031】互いに対向する素子電極1102,110
3の材料としては、一般的な導体材料を用いることがで
きる。これは例えばNi,Cr,Au,Mo,W,P
t,Ti,Al,Cu,Pd等の金属若しくは合金又は
Pd,Ag,Au,RuO2,Pd−Ag等の金属若し
くは金属酸化物及びガラス等から構成される印刷導体、
In2 O3 −SnO2 等の透明導電体又はポリシリ
コン等の半導体導体材料等から適宜選択することができ
る。
3の材料としては、一般的な導体材料を用いることがで
きる。これは例えばNi,Cr,Au,Mo,W,P
t,Ti,Al,Cu,Pd等の金属若しくは合金又は
Pd,Ag,Au,RuO2,Pd−Ag等の金属若し
くは金属酸化物及びガラス等から構成される印刷導体、
In2 O3 −SnO2 等の透明導電体又はポリシリ
コン等の半導体導体材料等から適宜選択することができ
る。
【0032】素子電極間隔L、素子電極長さW、導電性
薄膜1104の形状等は、応用される形態等を考慮し
て、設計される。素子電極間隔Lは、好ましく、数百n
mから数百μmの範囲とすることができ、より好ましく
は、数μmから数十μmの範囲とすることができる。
薄膜1104の形状等は、応用される形態等を考慮し
て、設計される。素子電極間隔Lは、好ましく、数百n
mから数百μmの範囲とすることができ、より好ましく
は、数μmから数十μmの範囲とすることができる。
【0033】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極1102,1103の膜厚dは、
数十nmから数μmの範囲とすることができる。
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極1102,1103の膜厚dは、
数十nmから数μmの範囲とすることができる。
【0034】尚、図4に示した構成だけでなく、基板1
101上に、導電性薄膜1104、対向する素子電極1
102,1103の順に積層した構成とすることもでき
る。
101上に、導電性薄膜1104、対向する素子電極1
102,1103の順に積層した構成とすることもでき
る。
【0035】導電性薄膜1104には、良好な電子放出
特性を得るために、微粒子で構成された微粒子膜を用い
るのが好ましい。その膜厚は、素子電極1102,11
03へのステップカバレージ、素子電極1102,11
03間の抵抗値及び後述するフォーミング条件等を考慮
して適宜設定されるが、通常は、0.1nmの数倍から
数百nmの範囲とするのが好ましく、より好ましくは1
nmより50nmの範囲とするのが良い。その抵抗値
は、Rsが102 から107 Ω/□の値である。なお
Rsは、厚さがt、幅がwで長さがlの薄膜の抵抗R
を、R=Rs(1/w)とおいたときに現れる量であ
る。本実施形態において、フォーミング処理について
は、通電処理を例に挙げて説明するが、フォーミング処
理はこれに限られるものではなく、膜に亀裂を生じさせ
て高抵抗状態を形成する処理を包含するものである。
特性を得るために、微粒子で構成された微粒子膜を用い
るのが好ましい。その膜厚は、素子電極1102,11
03へのステップカバレージ、素子電極1102,11
03間の抵抗値及び後述するフォーミング条件等を考慮
して適宜設定されるが、通常は、0.1nmの数倍から
数百nmの範囲とするのが好ましく、より好ましくは1
nmより50nmの範囲とするのが良い。その抵抗値
は、Rsが102 から107 Ω/□の値である。なお
Rsは、厚さがt、幅がwで長さがlの薄膜の抵抗R
を、R=Rs(1/w)とおいたときに現れる量であ
る。本実施形態において、フォーミング処理について
は、通電処理を例に挙げて説明するが、フォーミング処
理はこれに限られるものではなく、膜に亀裂を生じさせ
て高抵抗状態を形成する処理を包含するものである。
【0036】導電性薄膜1104を構成する材料は、P
d,Pt,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pd等の金属、Pd
O,SnO2 ,In2 O3 ,PbO,Sb2 O3
等の酸化物、HfB2 ,ZrB 2 ,LaB6 ,Ce
B6 ,YB4 ,GdB4 等の硼化物、TiC,Zr
C,HfC,Ta,C,SiC,WC等の炭化物、Ti
N,ZrN,HfN等の窒化物、Si,Ge等の半導
体、カーボン等の中から適宜選択される。
d,Pt,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pd等の金属、Pd
O,SnO2 ,In2 O3 ,PbO,Sb2 O3
等の酸化物、HfB2 ,ZrB 2 ,LaB6 ,Ce
B6 ,YB4 ,GdB4 等の硼化物、TiC,Zr
C,HfC,Ta,C,SiC,WC等の炭化物、Ti
N,ZrN,HfN等の窒化物、Si,Ge等の半導
体、カーボン等の中から適宜選択される。
【0037】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、0.1nmの数倍から数百nmの
範囲、好ましくは、1nmから20nmの範囲である。
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態(いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む)をとってい
る。微粒子の粒径は、0.1nmの数倍から数百nmの
範囲、好ましくは、1nmから20nmの範囲である。
【0038】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
う言葉を用いるので、その意味について説明する。
【0039】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく原子の数が数百個程度以下のものを「ク
ラスター」と呼ぶことは広く行われている。
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく原子の数が数百個程度以下のものを「ク
ラスター」と呼ぶことは広く行われている。
【0040】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
【0041】「実験物理学講座14 表面・微粒子」
(木下是雄 編、共立出版 1986年9月1日発行)
では次のように記述されている。
(木下是雄 編、共立出版 1986年9月1日発行)
では次のように記述されている。
【0042】「本稿で微粒子と言うときにはその直径が
だいたい2〜3μm程度から10nm程度までとし、特
に超微粒子というときは粒径が10nm程度から2〜3
nm程度までを意味することにする。両者を一括して単
に微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。両者を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ22〜26行目)付言すると、新
技術開発事業団の“林・超微粒子プロジェクト"での
「超微粒子」の定義は、粒径の下限はさらに小さく、次
のようなものであった。
だいたい2〜3μm程度から10nm程度までとし、特
に超微粒子というときは粒径が10nm程度から2〜3
nm程度までを意味することにする。両者を一括して単
に微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。両者を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ22〜26行目)付言すると、新
技術開発事業団の“林・超微粒子プロジェクト"での
「超微粒子」の定義は、粒径の下限はさらに小さく、次
のようなものであった。
【0043】「創造科学技術推進制度の“超微粒子プロ
ジェクト"(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子"(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100
〜108 個くらいの原子の集合体という事になる。原
子の尺度でみれば超微粒子は大〜巨大粒子である。」
(「超微粒子−創造科学技術−」林主税、上田良二、田
崎明 編;三田出版 1988年2ページ1〜4行目)
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される1個の粒子は、ふつうクラスター
と呼ばれる」(同書2ページ12〜13行目)上記のよ
うな一般的な呼び方をふまえて、本明細書において「微
粒子」とは多数の原子・分子の集合体で、粒径の下限は
0.1nmの数倍から1nm程度、上限は数μm程度の
ものを指すこととする。
ジェクト"(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子"(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100
〜108 個くらいの原子の集合体という事になる。原
子の尺度でみれば超微粒子は大〜巨大粒子である。」
(「超微粒子−創造科学技術−」林主税、上田良二、田
崎明 編;三田出版 1988年2ページ1〜4行目)
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される1個の粒子は、ふつうクラスター
と呼ばれる」(同書2ページ12〜13行目)上記のよ
うな一般的な呼び方をふまえて、本明細書において「微
粒子」とは多数の原子・分子の集合体で、粒径の下限は
0.1nmの数倍から1nm程度、上限は数μm程度の
ものを指すこととする。
【0044】電子放出部1105は、導電性薄膜110
4の一部に形成された高抵抗の亀裂により構成され、導
電性薄膜1104の膜厚、膜質、材料及び後述する通電
フォーミング等の手法等に依存したものとなる。電子放
出部1105の内部には、0.1nmの数倍から数十n
mの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性薄膜1104を構成する材
料の元素の一部、あるいは全ての元素を含有するものと
なる。電子放出部1105及びその近傍の導電性薄膜1
104には、炭素及び炭素化合物を有することもでき
る。
4の一部に形成された高抵抗の亀裂により構成され、導
電性薄膜1104の膜厚、膜質、材料及び後述する通電
フォーミング等の手法等に依存したものとなる。電子放
出部1105の内部には、0.1nmの数倍から数十n
mの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性薄膜1104を構成する材
料の元素の一部、あるいは全ての元素を含有するものと
なる。電子放出部1105及びその近傍の導電性薄膜1
104には、炭素及び炭素化合物を有することもでき
る。
【0045】次に、垂直型表面伝導型電子放出素子につ
いて説明する。
いて説明する。
【0046】図5は、本発明の表面伝導型電子放出素子
を適用できる垂直型表面伝導型電子放出素子の一例を示
す模式図である。
を適用できる垂直型表面伝導型電子放出素子の一例を示
す模式図である。
【0047】図5においては、図4に示した部位と同じ
部位には図4に示した符号と同一の符号を付している。
1201は、段差形成部である。基板1101、素子電
極1102及び1103、導電性薄膜1104、電子放
出部1105は、前述した平面型表面伝導型電子放出素
子の場合と同様の材料で構成することができる。段差形
成部1201は、真空蒸着法、印刷法、スパッタ法等で
形成されたSiO2等の絶縁性材料で構成することがで
きる。段差形成部1201の膜厚は、先に述べた平面型
表面伝導型電子放出素子の素子電極間隔Lに対応し、数
百nmから数十μmの範囲とすることができる。この膜
厚は、段差形成部の製法、及び、素子電極間に印加する
電圧を考慮して設定されるが、数十nmから数μmの範
囲が好ましい。
部位には図4に示した符号と同一の符号を付している。
1201は、段差形成部である。基板1101、素子電
極1102及び1103、導電性薄膜1104、電子放
出部1105は、前述した平面型表面伝導型電子放出素
子の場合と同様の材料で構成することができる。段差形
成部1201は、真空蒸着法、印刷法、スパッタ法等で
形成されたSiO2等の絶縁性材料で構成することがで
きる。段差形成部1201の膜厚は、先に述べた平面型
表面伝導型電子放出素子の素子電極間隔Lに対応し、数
百nmから数十μmの範囲とすることができる。この膜
厚は、段差形成部の製法、及び、素子電極間に印加する
電圧を考慮して設定されるが、数十nmから数μmの範
囲が好ましい。
【0048】導電性薄膜1104は、素子電極1102
及び1103と段差形成部1201作成後に、該素子電
極1102,1103の上に積層される。電子放出部1
105は、図5においては、段差形成部1201に形成
されているが、作成条件、フォーミング条件等に依存
し、形状、位置ともにこれに限られるものでない。
及び1103と段差形成部1201作成後に、該素子電
極1102,1103の上に積層される。電子放出部1
105は、図5においては、段差形成部1201に形成
されているが、作成条件、フォーミング条件等に依存
し、形状、位置ともにこれに限られるものでない。
【0049】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図6に模式的
に示す。
としては様々な方法があるが、その一例を図6に模式的
に示す。
【0050】以下、図4及び図6を参照しながら製造方
法の一例について説明する。図6においても、図4に示
した部位と同じ部位には図4に付した符号と同一の符号
を付している。
法の一例について説明する。図6においても、図4に示
した部位と同じ部位には図4に付した符号と同一の符号
を付している。
【0051】1)基板1101を洗剤、純水及び有機溶
剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等
により素子電極材料を堆積後、例えばフォトリソグラフ
ィー技術を用いて基板1101上に素子電極1102,
1103を形成する(図6(a))。
剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等
により素子電極材料を堆積後、例えばフォトリソグラフ
ィー技術を用いて基板1101上に素子電極1102,
1103を形成する(図6(a))。
【0052】2)素子電極1102,1103を設けた
基板1101に、有機金属溶液を塗布して、有機金属薄
膜を形成する。有機金属溶液には、前述の導電性薄膜1
104の材料を主元素とする有機金属化合物の溶液を用
いることができる。有機金属薄膜を加熱焼成処理し、リ
フトオフ、エッチング等によりパターニングし、導電性
薄膜1104を形成する(図6(b))。ここでは、有
機金属溶液の塗布法を挙げて説明したが、導電性薄膜S
4の形成法はこれに限られるものでなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法等を用いることもできる。
基板1101に、有機金属溶液を塗布して、有機金属薄
膜を形成する。有機金属溶液には、前述の導電性薄膜1
104の材料を主元素とする有機金属化合物の溶液を用
いることができる。有機金属薄膜を加熱焼成処理し、リ
フトオフ、エッチング等によりパターニングし、導電性
薄膜1104を形成する(図6(b))。ここでは、有
機金属溶液の塗布法を挙げて説明したが、導電性薄膜S
4の形成法はこれに限られるものでなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法等を用いることもできる。
【0053】3)つづいて、フォーミング工程を施す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極1102,1103間に、
不図示の電源を用いて、通電を行うと、導電性薄膜11
04の部位に、構造の変化した電子放出部1105が形
成される(図6(c))。通電フォーミングによれば導
電性薄膜1104に局所的に破壊、変形もしくは変質等
の構造の変化した部位が形成される。該部位が電子放出
部1105を構成する。通電フォーミングの電圧波形の
例を図7に示す。
このフォーミング工程の方法の一例として通電処理によ
る方法を説明する。素子電極1102,1103間に、
不図示の電源を用いて、通電を行うと、導電性薄膜11
04の部位に、構造の変化した電子放出部1105が形
成される(図6(c))。通電フォーミングによれば導
電性薄膜1104に局所的に破壊、変形もしくは変質等
の構造の変化した部位が形成される。該部位が電子放出
部1105を構成する。通電フォーミングの電圧波形の
例を図7に示す。
【0054】電圧波形は、パルス波形が、好ましい。こ
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図7(a)に示した手法とパルス波高値を増加さ
せながら、電圧パルスを印加する図7(b)に示した手
法がある。
れにはパルス波高値を定電圧としたパルスを連続的に印
加する図7(a)に示した手法とパルス波高値を増加さ
せながら、電圧パルスを印加する図7(b)に示した手
法がある。
【0055】図7(a)におけるT1及びT2は電圧波
形のパルス幅とパルス間隔である。通常T1は1μse
c.〜10msec.、T2は、10μsec.〜10
msec.の範囲で設定される。三角波の波高値(通電
フォーミング時のピーク電圧)は、表面伝導型電子放出
素形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は三角波に限定されるものではなく、矩形波など所
望の波形を採用することができる。
形のパルス幅とパルス間隔である。通常T1は1μse
c.〜10msec.、T2は、10μsec.〜10
msec.の範囲で設定される。三角波の波高値(通電
フォーミング時のピーク電圧)は、表面伝導型電子放出
素形態に応じて適宜選択される。このような条件のも
と、例えば、数秒から数十分間電圧を印加する。パルス
波形は三角波に限定されるものではなく、矩形波など所
望の波形を採用することができる。
【0056】図7(b)におけるT1及びT2は、図7
(a)に示したのと同様とすることができる。三角波の
波高値(通電フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度ずつ、増加させることができる。
(a)に示したのと同様とすることができる。三角波の
波高値(通電フォーミング時のピーク電圧)は、例えば
0.1Vステップ程度ずつ、増加させることができる。
【0057】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性薄膜1104を局所的に破壊、変形
しない程度の電圧を印加し、電流を測定して検知するこ
とができる。例えば0.1V程度の電圧印加により流れ
る素子電流を測定し、抵抗値を求めて、1M以上の抵抗
を示した時、通電フォーミングを終了させる。
隔T2中に、導電性薄膜1104を局所的に破壊、変形
しない程度の電圧を印加し、電流を測定して検知するこ
とができる。例えば0.1V程度の電圧印加により流れ
る素子電流を測定し、抵抗値を求めて、1M以上の抵抗
を示した時、通電フォーミングを終了させる。
【0058】4)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If、放出電流Ieを、
著しく変化させる工程である。
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If、放出電流Ieを、
著しく変化させる工程である。
【0059】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば油拡散ポンプやロータリーポンプなどを用
いて真空容器内を排気した場合に雰囲気内に残留する有
機ガスを利用して形成することができる他、イオンポン
プなどにより一旦十分に排気した真空中に適当な有機物
質のガスを導入することによっても得られる。このとき
の好ましい有機物質のガス圧は、前述の応用の形態、真
空容器の形状や、有機物質の種類などにより異なるため
場合に応じ適宜設定される。適当な有機物質としては、
アルカン、アルケン、アルキンの脂肪族炭化水素類、芳
香族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類等を挙げることができ、具体的には、メタン、
エタン、プロパンなどCn H2n+2で表される飽和炭化
水素、エチレン、プロピレンなどCn H2n等の組成式
で表される不飽和炭化水素、ベンゼン、トルエン、メタ
ノール、エタノール、ホルムアルデヒド、アセトアルデ
ヒド、アセトン、メチルエチルケトン、メチルアミン、
エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸
等あるいはこれらの混合物が使用できる。この処理によ
り、雰囲気中に存在する有機物質から、炭素あるいは炭
素化合物が素子上に堆積し、素子電流If、放出電流I
eが、著しく変化するようになる。
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば油拡散ポンプやロータリーポンプなどを用
いて真空容器内を排気した場合に雰囲気内に残留する有
機ガスを利用して形成することができる他、イオンポン
プなどにより一旦十分に排気した真空中に適当な有機物
質のガスを導入することによっても得られる。このとき
の好ましい有機物質のガス圧は、前述の応用の形態、真
空容器の形状や、有機物質の種類などにより異なるため
場合に応じ適宜設定される。適当な有機物質としては、
アルカン、アルケン、アルキンの脂肪族炭化水素類、芳
香族炭化水素類、アルコール類、アルデヒド類、ケトン
類、アミン類、フェノール、カルボン、スルホン酸等の
有機酸類等を挙げることができ、具体的には、メタン、
エタン、プロパンなどCn H2n+2で表される飽和炭化
水素、エチレン、プロピレンなどCn H2n等の組成式
で表される不飽和炭化水素、ベンゼン、トルエン、メタ
ノール、エタノール、ホルムアルデヒド、アセトアルデ
ヒド、アセトン、メチルエチルケトン、メチルアミン、
エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸
等あるいはこれらの混合物が使用できる。この処理によ
り、雰囲気中に存在する有機物質から、炭素あるいは炭
素化合物が素子上に堆積し、素子電流If、放出電流I
eが、著しく変化するようになる。
【0060】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
放出電流Ieを測定しながら、適宜行う。なおパルス
幅、パルス間隔、パルス波高値などは適宜設定される。
【0061】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG',PG(,GC)を包含す
る、HOPGはほぼ完全なグラファイトの結晶構造、P
Gは結晶粒が200オングストローム程度で結晶構造が
やや乱れたもの、GCは結晶粒が20オングストローム
程度になり結晶構造の乱れがさらに大きくなったものを
指す。)、非晶質カーボン(アモルファスカーボン及
び、アモルファスカーボンと前記グラファイトの微結晶
の混合物を指す)であり、その膜厚は、50nm以下の
範囲とするのが好ましく、30nm以下の範囲とするこ
とがより好ましい。
イト(いわゆるHOPG',PG(,GC)を包含す
る、HOPGはほぼ完全なグラファイトの結晶構造、P
Gは結晶粒が200オングストローム程度で結晶構造が
やや乱れたもの、GCは結晶粒が20オングストローム
程度になり結晶構造の乱れがさらに大きくなったものを
指す。)、非晶質カーボン(アモルファスカーボン及
び、アモルファスカーボンと前記グラファイトの微結晶
の混合物を指す)であり、その膜厚は、50nm以下の
範囲とするのが好ましく、30nm以下の範囲とするこ
とがより好ましい。
【0062】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
が素子の特性に影響を与えないように、オイルを使用し
ないものを用いるのが好ましい。具体的には、ソープシ
ョンポンプ、イオンポンプ等の真空排気装置を挙げるこ
とができる。
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
が素子の特性に影響を与えないように、オイルを使用し
ないものを用いるのが好ましい。具体的には、ソープシ
ョンポンプ、イオンポンプ等の真空排気装置を挙げるこ
とができる。
【0063】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1.3×10-6Pa以下が好まし
く、さらには1.3×10-8Pa以下が特に好ましい。
さらに真空容器内を排気するときには、真空容器全体を
加熱して、真空容器内壁や、電子放出素子に吸着した有
機物質分子を排気しやすくするのが好ましい。このとき
の加熱条件は、80〜250℃、好ましくは150℃以
上で、できるだけ長時間処理するのが望ましいが、特に
この条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、1×10-5Pa以下が好ましく、さらに
1.3×10-6Pa以下が特に好ましい。
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1.3×10-6Pa以下が好まし
く、さらには1.3×10-8Pa以下が特に好ましい。
さらに真空容器内を排気するときには、真空容器全体を
加熱して、真空容器内壁や、電子放出素子に吸着した有
機物質分子を排気しやすくするのが好ましい。このとき
の加熱条件は、80〜250℃、好ましくは150℃以
上で、できるだけ長時間処理するのが望ましいが、特に
この条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、1×10-5Pa以下が好ましく、さらに
1.3×10-6Pa以下が特に好ましい。
【0064】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することができる。
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することができる。
【0065】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したH2 O,O2 など
も除去でき、結果として素子電流If、放出電流Ieが
安定する。
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したH2 O,O2 など
も除去でき、結果として素子電流If、放出電流Ieが
安定する。
【0066】上述した工程を経て得られた本実施形態に
よる電子放出素子の基本特性について図8,図9を参照
しながら説明する。
よる電子放出素子の基本特性について図8,図9を参照
しながら説明する。
【0067】図8は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図8においても、図4に示した部
位と同じ部位には図4に付した符号と同一の符号を付し
ている。図8において、55は真空容器であり、56は
排気ポンプである。真空容器55内には電子放出素子が
配されている。即ち、1101は電子放出素子を構成す
る基体である基板であり、1102及び1103は素子
電極、1104は導電性薄膜、1105は電子放出部で
ある。51は、電子放出素子に素子電圧Vfを印加する
ための電源、50は素子電極1102,1103間の導
電性薄膜1104を流れる素子電流Ifを測定するため
の電流計、54は素子の電子放出部より放出される放出
電流Ieを捕捉するためのアノード電極である。53は
アノード電極54に電圧を印加するための高圧電源、5
2は素子の電子放出部1105より放出される放出電流
Ieを測定するための電流計である。一例として、アノ
ード電極54の電圧を1kV〜10kVの範囲とし、ア
ノード電極54と電子放出素子との距離Hを2mm〜8
mmの範囲として測定を行うことができる。
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図8においても、図4に示した部
位と同じ部位には図4に付した符号と同一の符号を付し
ている。図8において、55は真空容器であり、56は
排気ポンプである。真空容器55内には電子放出素子が
配されている。即ち、1101は電子放出素子を構成す
る基体である基板であり、1102及び1103は素子
電極、1104は導電性薄膜、1105は電子放出部で
ある。51は、電子放出素子に素子電圧Vfを印加する
ための電源、50は素子電極1102,1103間の導
電性薄膜1104を流れる素子電流Ifを測定するため
の電流計、54は素子の電子放出部より放出される放出
電流Ieを捕捉するためのアノード電極である。53は
アノード電極54に電圧を印加するための高圧電源、5
2は素子の電子放出部1105より放出される放出電流
Ieを測定するための電流計である。一例として、アノ
ード電極54の電圧を1kV〜10kVの範囲とし、ア
ノード電極54と電子放出素子との距離Hを2mm〜8
mmの範囲として測定を行うことができる。
【0068】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ56は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ56は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより加熱できる。従って、この真空
処理装置を用いると、前述の通電フォーミング以降の工
程も行うことができる。
【0069】図9は、図8に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図9においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図9においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。
【0070】図9からも明らかなように、本実施形態に
よる表面伝導型電子放出素子は、放出電流Ieに関して
対する三つの特徴的性質を有する。
よる表面伝導型電子放出素子は、放出電流Ieに関して
対する三つの特徴的性質を有する。
【0071】即ち、 (i)本素子はある電圧(しきい値電圧と呼ぶ、図9中の
Vth)以上の素子電圧を印加すると急激に放出電流I
eが増加し、一方しきい値電圧Vth以下では放出電流
Ieがほとんど検出されない。つまり、放出電流Ieに
対する明確なしきい値Vthを持った非線形素子であ
る。
Vth)以上の素子電圧を印加すると急激に放出電流I
eが増加し、一方しきい値電圧Vth以下では放出電流
Ieがほとんど検出されない。つまり、放出電流Ieに
対する明確なしきい値Vthを持った非線形素子であ
る。
【0072】(ii)放出電流Ieが素子電圧Vfに単調増
加依存するため、放出電流Ieは素子電圧Vfで制御で
きる。
加依存するため、放出電流Ieは素子電圧Vfで制御で
きる。
【0073】(iii)アノード電極54に捕捉される放出
電荷は、素子電圧Vfを印加する時間に依存する。つま
り、アノード電極54に捕捉される電荷量は、素子電圧
Vfを印加する時間により制御できる。
電荷は、素子電圧Vfを印加する時間に依存する。つま
り、アノード電極54に捕捉される電荷量は、素子電圧
Vfを印加する時間により制御できる。
【0074】以上の説明より理解されるように、本実施
形態による表面伝導型電子放出素子は、入力信号に応じ
て、電子放出特性を容易に制御できることになる。この
性質を利用すると複数の電子放出素子を配して構成した
電子源基板、画像形成装置等、多方面への応用が可能と
なる。
形態による表面伝導型電子放出素子は、入力信号に応じ
て、電子放出特性を容易に制御できることになる。この
性質を利用すると複数の電子放出素子を配して構成した
電子源基板、画像形成装置等、多方面への応用が可能と
なる。
【0075】図9においては、素子電流Ifが素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という。)を示す場合もある(不図示)。これら特
性は、前述の工程を制御することで制御できる。
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を実線に示した。素子電流Ifが素子電圧Vf
に対して電圧制御型負性抵抗特性(以下、「VCNR特
性」という。)を示す場合もある(不図示)。これら特
性は、前述の工程を制御することで制御できる。
【0076】本実施形態による電子放出素子の応用例に
ついて以下に述べる。本実施形態による表面伝導型電子
放出素子の複数個を基板上に配列し、例えば電子源基板
あるいは、画像形成装置が構成できる。
ついて以下に述べる。本実施形態による表面伝導型電子
放出素子の複数個を基板上に配列し、例えば電子源基板
あるいは、画像形成装置が構成できる。
【0077】電子放出素子の配列については、種々のも
のが採用できる。
のが採用できる。
【0078】一例として、並列に配置した多数の電子放
出素子の個々を両端で接続し、電子放出素子を行方向に
多数個配し、この配線と直交する方向(「列方向」と呼
ぶ)で、該電子放出素子の上方に配した制御電極(「グ
リッド」とも呼ぶ)により、電子放出素子からの電子を
制御駆動するはしご状配置のものがある。これとは別
に、電子放出素子をX方向及びY方向に行列状に複数個
配し、同じ行に配された複数の電子放出素子の一対の電
極の一方を、X方向の配線に共通に接続し、同じ列に配
された複数の電子放出素子の一対の電極の他方を、Y方
向の配線に共通に接続するものが挙げられる。このよう
なものは所謂単純マトリクス配置である。まず単純マト
リクス配置について以下に詳述する。
出素子の個々を両端で接続し、電子放出素子を行方向に
多数個配し、この配線と直交する方向(「列方向」と呼
ぶ)で、該電子放出素子の上方に配した制御電極(「グ
リッド」とも呼ぶ)により、電子放出素子からの電子を
制御駆動するはしご状配置のものがある。これとは別
に、電子放出素子をX方向及びY方向に行列状に複数個
配し、同じ行に配された複数の電子放出素子の一対の電
極の一方を、X方向の配線に共通に接続し、同じ列に配
された複数の電子放出素子の一対の電極の他方を、Y方
向の配線に共通に接続するものが挙げられる。このよう
なものは所謂単純マトリクス配置である。まず単純マト
リクス配置について以下に詳述する。
【0079】本実施形態による表面伝導型電子放出素子
については、前述したとおり(i)乃至(iii)の特性があ
る。即ち、表面伝導型電子放出素子からの放出電子は、
しきい値電圧以上では、対向する素子電極間に印加する
パルス状電圧の波高値と幅で制御できる。一方、しきい
値電圧以下では、殆ど放出されない。この特性によれ
ば、多数の電子放出素子を配置した場合においても、個
々の素子に、パルス状電圧を適宜印加すれば、入力信号
に応じて、表面伝導型電子放出素子を選択して電子放出
量を制御できる。
については、前述したとおり(i)乃至(iii)の特性があ
る。即ち、表面伝導型電子放出素子からの放出電子は、
しきい値電圧以上では、対向する素子電極間に印加する
パルス状電圧の波高値と幅で制御できる。一方、しきい
値電圧以下では、殆ど放出されない。この特性によれ
ば、多数の電子放出素子を配置した場合においても、個
々の素子に、パルス状電圧を適宜印加すれば、入力信号
に応じて、表面伝導型電子放出素子を選択して電子放出
量を制御できる。
【0080】以下、この原理に基づき、本実施形態によ
る電子放出素子を複数配して得られる電子源基板につい
て、図10を用いて説明する。図10において、71は
電子源基板、72はX方向配線、73はY方向配線であ
る。74は表面伝導型電子放出素子、75は結線であ
る。尚、表面伝導型電子放出素子74は、前述した平面
型あるいは垂直型のどちらであってもよい。
る電子放出素子を複数配して得られる電子源基板につい
て、図10を用いて説明する。図10において、71は
電子源基板、72はX方向配線、73はY方向配線であ
る。74は表面伝導型電子放出素子、75は結線であ
る。尚、表面伝導型電子放出素子74は、前述した平面
型あるいは垂直型のどちらであってもよい。
【0081】X方向配線72は、Dx1,Dx2,…,
Dxmのm本の配線からなり、真空蒸着法、印刷法、ス
パッタ法等を用いて形成された導電性金属等で構成する
ことができる。配線の材料、膜厚、幅は、適宜設計され
る。Y方向配線73は、Dy1,Dy2,…,Dynの
n本の配線よりなり、X方向配線72と同様に形成され
る。これらm本のX方向配線72とn本のY方向配線7
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。
Dxmのm本の配線からなり、真空蒸着法、印刷法、ス
パッタ法等を用いて形成された導電性金属等で構成する
ことができる。配線の材料、膜厚、幅は、適宜設計され
る。Y方向配線73は、Dy1,Dy2,…,Dynの
n本の配線よりなり、X方向配線72と同様に形成され
る。これらm本のX方向配線72とn本のY方向配線7
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。
【0082】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構
成される。例えば、X方向配線72を形成した基板71
の全面或は一部に所望の形状で形成され、特に、X方向
配線72とY方向配線73の交差部の電位差に耐え得る
ように、膜厚、材料、製法が、適宜設定される。X方向
配線72とY方向配線73は、それぞれ外部端子として
引き出されている。
法、スパッタ法等を用いて形成されたSiO2 等で構
成される。例えば、X方向配線72を形成した基板71
の全面或は一部に所望の形状で形成され、特に、X方向
配線72とY方向配線73の交差部の電位差に耐え得る
ように、膜厚、材料、製法が、適宜設定される。X方向
配線72とY方向配線73は、それぞれ外部端子として
引き出されている。
【0083】表面伝導型放出素子74を構成する一対の
電極(不図示)は、m本のX方向配線72とn本のY方
向配線73と導電性金属等からなる結線75によって電
気的に接続されている。
電極(不図示)は、m本のX方向配線72とn本のY方
向配線73と導電性金属等からなる結線75によって電
気的に接続されている。
【0084】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
【0085】X方向配線72は、X方向に配列した表面
伝導型電子放出素子74の行を、選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Y方向配線73には、Y方向に配列した表面伝導
型電子放出素子74の各行を入力信号に応じて、変調す
るための不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。
伝導型電子放出素子74の行を、選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Y方向配線73には、Y方向に配列した表面伝導
型電子放出素子74の各行を入力信号に応じて、変調す
るための不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。
【0086】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図11と図
12を参照して説明する。図11は、画像形成装置の表
示パネルの一例を示す模式図であり、図12は、図11
の画像形成装置に使用される蛍光膜84の模式図であ
る。
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図11と図
12を参照して説明する。図11は、画像形成装置の表
示パネルの一例を示す模式図であり、図12は、図11
の画像形成装置に使用される蛍光膜84の模式図であ
る。
【0087】図11において、71は電界電子放出素子
を複数配した電子源基板、81は電子源基板71を固定
したリアプレート、86はガラス基板83の内面に蛍光
膜84とメタルバック85等が形成されたフェースプレ
ートである。82は支持枠であり該支持枠82には、リ
アプレート81、フェースプレート86がフリットガラ
ス等を用いて接続されている。88は外囲器であり、例
えば大気中あるいは窒素中で、400〜500℃の温度
範囲で10分以上焼成することで、封着して構成され
る。74は図10における表面伝導型電子放出素子であ
る。72,73は、電界電子放出素子の一対の電極と接
続されたX方向配線及びY方向配線である。外囲器88
は上述の如く、フェースプレート86、支持枠82、リ
アプレート81で構成される。リアプレート81は主に
基板71の強度を補強する目的で設けられるため、基板
71自体で十分な強度を持つ場合は別体のリアプレート
81は不要とすることができる。即ち、基板71に直接
支持枠82を封着し、フェースプレート86、支持枠8
2及び基板71で外囲器88を構成しても良い。一方、
フェースプレート86、リアプレート81間に、スペー
サーとよばれる不図示の支持体を設置することにより、
大気圧に対して十分な強度を持つ構成にすることもでき
る。
を複数配した電子源基板、81は電子源基板71を固定
したリアプレート、86はガラス基板83の内面に蛍光
膜84とメタルバック85等が形成されたフェースプレ
ートである。82は支持枠であり該支持枠82には、リ
アプレート81、フェースプレート86がフリットガラ
ス等を用いて接続されている。88は外囲器であり、例
えば大気中あるいは窒素中で、400〜500℃の温度
範囲で10分以上焼成することで、封着して構成され
る。74は図10における表面伝導型電子放出素子であ
る。72,73は、電界電子放出素子の一対の電極と接
続されたX方向配線及びY方向配線である。外囲器88
は上述の如く、フェースプレート86、支持枠82、リ
アプレート81で構成される。リアプレート81は主に
基板71の強度を補強する目的で設けられるため、基板
71自体で十分な強度を持つ場合は別体のリアプレート
81は不要とすることができる。即ち、基板71に直接
支持枠82を封着し、フェースプレート86、支持枠8
2及び基板71で外囲器88を構成しても良い。一方、
フェースプレート86、リアプレート81間に、スペー
サーとよばれる不図示の支持体を設置することにより、
大気圧に対して十分な強度を持つ構成にすることもでき
る。
【0088】図12は、図11の蛍光膜84を示す模式
図である。蛍光膜84は、モノクロームの場合は蛍光体
のみから構成することができる。カラーの蛍光膜の場合
は、蛍光体の配列によりブラックストライプあるいはブ
ラックマトリクスなどと呼ばれる黒色導電材91と蛍光
体92とから構成することができる。ブラックストライ
プ、ブラックマトリクスを設ける目的は、カラー表示の
場合、必要となる三原色蛍光体の各蛍光体92間の塗り
分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜84における外光反射によるコントラストの
低下を抑制することにある。ブラックストライプの材料
としては、通常用いられている黒鉛を主成分とする材料
の他、導電性があり、光の透過及び反射が少ない材料を
用いることができる。
図である。蛍光膜84は、モノクロームの場合は蛍光体
のみから構成することができる。カラーの蛍光膜の場合
は、蛍光体の配列によりブラックストライプあるいはブ
ラックマトリクスなどと呼ばれる黒色導電材91と蛍光
体92とから構成することができる。ブラックストライ
プ、ブラックマトリクスを設ける目的は、カラー表示の
場合、必要となる三原色蛍光体の各蛍光体92間の塗り
分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜84における外光反射によるコントラストの
低下を抑制することにある。ブラックストライプの材料
としては、通常用いられている黒鉛を主成分とする材料
の他、導電性があり、光の透過及び反射が少ない材料を
用いることができる。
【0089】ガラス基板93に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理(通常、「フィルミング」と呼ばれる。)を行い、
その後Alを真空蒸着等を用いて堆積させることで作製
できる。
【0090】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
【0091】後述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
【0092】次に、単純マトリクス配置の電子源基板を
用いて構成した表示パネルに、NTSC方式のテレビ信
号に基づいたテレビジョン表示を行う為の駆動回路の構
成例について、図13を用いて説明する。図13におい
て、101は画像表示表示パネル、102は走査回路、
103は制御回路、104はシフトレジスタである。1
05はラインメモリ、106は同期信号分離回路、10
7は変調信号発生器、Vx及びVaは直流電圧源であ
る。
用いて構成した表示パネルに、NTSC方式のテレビ信
号に基づいたテレビジョン表示を行う為の駆動回路の構
成例について、図13を用いて説明する。図13におい
て、101は画像表示表示パネル、102は走査回路、
103は制御回路、104はシフトレジスタである。1
05はラインメモリ、106は同期信号分離回路、10
7は変調信号発生器、Vx及びVaは直流電圧源であ
る。
【0093】表示パネル101は、端子Dox1乃至D
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源基板、即ち、M行N列の行列状にマトリクス配線され
た表面伝導型電子放出素子群を一行(N素子)ずつ順次
駆動する為の走査信号が印加される。
oxm、端子Doy1乃至Doyn、及び高圧端子Hv
を介して外部の電気回路と接続している。端子Dox1
乃至Doxmには、表示パネル内に設けられている電子
源基板、即ち、M行N列の行列状にマトリクス配線され
た表面伝導型電子放出素子群を一行(N素子)ずつ順次
駆動する為の走査信号が印加される。
【0094】端子Dy1乃至Dynには、前記走査信号
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Hvには、直流電圧源Vaより、例えば1
0kVの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Hvには、直流電圧源Vaより、例えば1
0kVの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
【0095】走査回路102について説明する。同回路
は、内部にM個のスイッチング素子を備えたもので(図
中、S1乃至Smで模式的に示している)ある。各スイ
ッチング素子は、直流電圧源Vxの出力電圧もしくは0
V(グランドレベル)のいずれか一方を選択し、表示パ
ネル101の端子Dx1乃至Dxmと電気的に接続され
る。S1乃至Smの各スイッチング素子は、制御回路1
03が出力する制御信号TSCANに基づいて動作するもの
であり、例えばFETのようなスイッチング素子を組み
合わせることにより構成することができる。
は、内部にM個のスイッチング素子を備えたもので(図
中、S1乃至Smで模式的に示している)ある。各スイ
ッチング素子は、直流電圧源Vxの出力電圧もしくは0
V(グランドレベル)のいずれか一方を選択し、表示パ
ネル101の端子Dx1乃至Dxmと電気的に接続され
る。S1乃至Smの各スイッチング素子は、制御回路1
03が出力する制御信号TSCANに基づいて動作するもの
であり、例えばFETのようなスイッチング素子を組み
合わせることにより構成することができる。
【0096】直流電圧源Vxは、本実施形態の場合には
表面伝導型電子放出素子の特性(電子放出しきい値電
圧)に基づき走査されていない素子に印加される駆動電
圧が電子放出しきい値電圧以下となるような一定電圧を
出力するよう設定されている。
表面伝導型電子放出素子の特性(電子放出しきい値電
圧)に基づき走査されていない素子に印加される駆動電
圧が電子放出しきい値電圧以下となるような一定電圧を
出力するよう設定されている。
【0097】制御回路103は、外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路103は、同期信
号分離回路106より送られる同期信号TSYNCに基づい
て、各部に対してTSCAN及びTSFT及びTMRYの各制御信
号を発生する。
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路103は、同期信
号分離回路106より送られる同期信号TSYNCに基づい
て、各部に対してTSCAN及びTSFT及びTMRYの各制御信
号を発生する。
【0098】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路である。同期信号分離
回路106により分離さた同期信号は、垂直同期信号と
水平同期信号より成るが、ここでは説明の便宜上TSYNC
信号として図示した。前記テレビ信号から分離された画
像の輝度信号成分は便宜上DATA信号と表した。該D
ATA信号はシフトレジスタ104に入力される。
されるNTSC方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路である。同期信号分離
回路106により分離さた同期信号は、垂直同期信号と
水平同期信号より成るが、ここでは説明の便宜上TSYNC
信号として図示した。前記テレビ信号から分離された画
像の輝度信号成分は便宜上DATA信号と表した。該D
ATA信号はシフトレジスタ104に入力される。
【0099】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号TSFTに基づいて動
作する(即ち、制御信号TSFTは、シフトレジスタ10
4のシフトクロックであるということもできる。)。シ
リアル/パラレル変換された画像1ライン分(電子放出
素子n素子分の駆動データに相当)のデータは、Id1
乃至Idnのn個の並列信号として前記シフトレジスタ
104より出力される。
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号TSFTに基づいて動
作する(即ち、制御信号TSFTは、シフトレジスタ10
4のシフトクロックであるということもできる。)。シ
リアル/パラレル変換された画像1ライン分(電子放出
素子n素子分の駆動データに相当)のデータは、Id1
乃至Idnのn個の並列信号として前記シフトレジスタ
104より出力される。
【0100】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号TMRYに従っ
て適宜Id1乃至Idnの内容を記憶する。記憶された
内容は、I′d1乃至I′dnとして出力され、変調信
号発生器107に入力される。
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号TMRYに従っ
て適宜Id1乃至Idnの内容を記憶する。記憶された
内容は、I′d1乃至I′dnとして出力され、変調信
号発生器107に入力される。
【0101】変調信号発生器107は、画像データI′
d1乃至I′dnの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の回路であり、その出
力信号は、端子Doy1乃至Doynを通じて表示パネ
ル101内の表面伝導型電子放出素子に印加される。
d1乃至I′dnの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の回路であり、その出
力信号は、端子Doy1乃至Doynを通じて表示パネ
ル101内の表面伝導型電子放出素子に印加される。
【0102】前述したように、本実施形態による電子放
出素子は放出電流Ieに対して以下の基本特性を有して
いる。即ち、電子放出には明確なしきい値電圧Vthが
あり、Vth以上の電圧を印加された時のみ電子放出が
生じる。電子放出しきい値以上の電圧に対しては、素子
への印加電圧の変化に応じて放出電流も変化する。この
ことから、本素子にパルス状の電圧を印加する場合、例
えば電子放出閾値以下の電圧を印加しても電子放出は生
じないが、電子放出閾値以上の電圧を印加する場合には
電子ビームが出力さる。その際、パルスの波高値Vmを
変化させる事により出力電子ビームの強度を制御するこ
とが可能である。また、パルスの幅Pwを変化させるこ
とにより出力される電子ビームの電荷の総量を制御する
事が可能である。
出素子は放出電流Ieに対して以下の基本特性を有して
いる。即ち、電子放出には明確なしきい値電圧Vthが
あり、Vth以上の電圧を印加された時のみ電子放出が
生じる。電子放出しきい値以上の電圧に対しては、素子
への印加電圧の変化に応じて放出電流も変化する。この
ことから、本素子にパルス状の電圧を印加する場合、例
えば電子放出閾値以下の電圧を印加しても電子放出は生
じないが、電子放出閾値以上の電圧を印加する場合には
電子ビームが出力さる。その際、パルスの波高値Vmを
変化させる事により出力電子ビームの強度を制御するこ
とが可能である。また、パルスの幅Pwを変化させるこ
とにより出力される電子ビームの電荷の総量を制御する
事が可能である。
【0103】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
【0104】パルス幅変調方式を実施するに際しては、
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
変調信号発生器107として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。
【0105】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行われれば良いからである。
5は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行われれば良いからである。
【0106】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路な
どを付加する。パルス幅変調方式の場合、変調信号発生
器107には、例えば高速の発振器及び発振器の出力す
る波数を計数する計数器(カウンタ)及び計数器の出力
値と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路な
どを付加する。パルス幅変調方式の場合、変調信号発生
器107には、例えば高速の発振器及び発振器の出力す
る波数を計数する計数器(カウンタ)及び計数器の出力
値と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。
【0107】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VOC)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。
合、変調信号発生器107には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路(VOC)を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。
【0108】このような構成をとり得る本実施形態によ
る画像表示装置においては、各電子放出素子に、容器外
端子Dox1乃至Doxm、Doy1乃至Doynを介
して電圧を印加することにより、電子放出が生ずる。高
圧端子Hvを介してメタルバック85、あるいは透明電
極(不図示)に高圧を印加し、電子ビームを加速する。
加速された電子は、蛍光膜84に衝突し、発光が生じて
画像が形成される。次に、はしご型配置の電子源基板及
び画像形成装置について図14及び図15を用いて説明
する。
る画像表示装置においては、各電子放出素子に、容器外
端子Dox1乃至Doxm、Doy1乃至Doynを介
して電圧を印加することにより、電子放出が生ずる。高
圧端子Hvを介してメタルバック85、あるいは透明電
極(不図示)に高圧を印加し、電子ビームを加速する。
加速された電子は、蛍光膜84に衝突し、発光が生じて
画像が形成される。次に、はしご型配置の電子源基板及
び画像形成装置について図14及び図15を用いて説明
する。
【0109】図14は、はしご型配置の電子源基板の一
例を示す模式図である。図14において、110は電子
源基板、74は電子放出素子である。112で示すDx
1〜Dx10は、電子放出素子74を接続するための共
通配線である。電子放出素子74は、基板110上に、
X方向に並列に複数個配されている(これを素子行と呼
ぶ)。この素子行が複数個配されて、電子源基板74を
構成している。各素子行の共通配線間に駆動電圧を印加
することで、各素子行を独立に駆動させることができ
る。即ち、電子ビームを放出させたい素子行には、電子
放出しきい値以上の電圧を、電子ビームを放出しない素
子行には、電子放出しきい値以下の電圧を印加する。各
素子行間の共通配線Dx2〜Dx9は、例えばDx2,
Dx3を同一配線とすることもできる。
例を示す模式図である。図14において、110は電子
源基板、74は電子放出素子である。112で示すDx
1〜Dx10は、電子放出素子74を接続するための共
通配線である。電子放出素子74は、基板110上に、
X方向に並列に複数個配されている(これを素子行と呼
ぶ)。この素子行が複数個配されて、電子源基板74を
構成している。各素子行の共通配線間に駆動電圧を印加
することで、各素子行を独立に駆動させることができ
る。即ち、電子ビームを放出させたい素子行には、電子
放出しきい値以上の電圧を、電子ビームを放出しない素
子行には、電子放出しきい値以下の電圧を印加する。各
素子行間の共通配線Dx2〜Dx9は、例えばDx2,
Dx3を同一配線とすることもできる。
【0110】図15は、はしご型配置の電子源基板11
0を備えた画像形成装置におけるパネル構造の一例を示
す模式図である。120はグリッド電極、121は電子
が通過するため空孔、122はDox1,Dox2,
…,Doxmよりなる容器外端子である。123は、グ
リッド電極120と接続されたG1,G2,…,Gnか
らなる容器外端子、110は各素子行間の共通配線を同
一配線とした電子源基板である。図15においては、図
11に示した部位と同じ部位には、これらの図に付した
のは同一の符号を付している。ここに示した画像形成装
置と、図11に示した単純マトリクス配置の画像形成装
置との大きな違いは、電子源基板110とフェースプレ
ート86の間にグリッド電極120を備えている点であ
る。
0を備えた画像形成装置におけるパネル構造の一例を示
す模式図である。120はグリッド電極、121は電子
が通過するため空孔、122はDox1,Dox2,
…,Doxmよりなる容器外端子である。123は、グ
リッド電極120と接続されたG1,G2,…,Gnか
らなる容器外端子、110は各素子行間の共通配線を同
一配線とした電子源基板である。図15においては、図
11に示した部位と同じ部位には、これらの図に付した
のは同一の符号を付している。ここに示した画像形成装
置と、図11に示した単純マトリクス配置の画像形成装
置との大きな違いは、電子源基板110とフェースプレ
ート86の間にグリッド電極120を備えている点であ
る。
【0111】図15においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型放出素子か
ら放出された電子ビームを変調するためのものであり、
はしご型配置の素子行と直交して設けられたストライプ
状の電極に電子ビームを通過させるため、各素子に対応
して1個ずつ円形の開口121が設けられている。グリ
ッドの形状や設置位置は図15に示したものに限定され
るものではない。例えば、開口してメッシュ状に多数の
通過口を設けることもでき、グリッドを表面伝導型放出
素子の周囲や近傍に設けることもできる。
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型放出素子か
ら放出された電子ビームを変調するためのものであり、
はしご型配置の素子行と直交して設けられたストライプ
状の電極に電子ビームを通過させるため、各素子に対応
して1個ずつ円形の開口121が設けられている。グリ
ッドの形状や設置位置は図15に示したものに限定され
るものではない。例えば、開口してメッシュ状に多数の
通過口を設けることもでき、グリッドを表面伝導型放出
素子の周囲や近傍に設けることもできる。
【0112】容器外端子122及びグリッド容器外端子
123は、不図示の制御回路と電気的に接続されてい
る。
123は、不図示の制御回路と電気的に接続されてい
る。
【0113】本実施形態の画像形成装置では、素子行を
1行ずつ順次駆動(走査)していくのと同期してグリッ
ド電極列に画像1ライン分の変調信号を同時に印加す
る。これにより、各電子ビームの蛍光体への照射を制御
し、画像を1ラインずつ表示することができる。
1行ずつ順次駆動(走査)していくのと同期してグリッ
ド電極列に画像1ライン分の変調信号を同時に印加す
る。これにより、各電子ビームの蛍光体への照射を制御
し、画像を1ラインずつ表示することができる。
【0114】本実施形態の画像形成装置の構成は、本発
明の技術思想に基づいて種々の変形が可能である。入力
信号については、NTSC方式を挙げたが入力信号はこ
れに限られるものではなく、PAL,SECAM方式な
ど他、これよりも、多数の走査線からなるTV信号(例
えば、高品位TV)方式をも採用できる。
明の技術思想に基づいて種々の変形が可能である。入力
信号については、NTSC方式を挙げたが入力信号はこ
れに限られるものではなく、PAL,SECAM方式な
ど他、これよりも、多数の走査線からなるTV信号(例
えば、高品位TV)方式をも採用できる。
【0115】本実施形態の画像形成装置は、テレビジョ
ン放送の表示装置、テレビ会議システムやコンピュータ
ー等の表示装置の他、感光性ドラム等を用いて構成され
た光プリンターとしての画像形成装置等としても用いる
ことができる。
ン放送の表示装置、テレビ会議システムやコンピュータ
ー等の表示装置の他、感光性ドラム等を用いて構成され
た光プリンターとしての画像形成装置等としても用いる
ことができる。
【0116】図16はフォーミング、活性化工程に用い
る装置の概要を示す模式図である。電子源基板71又は
110が配置される真空チャンバー133はゲートバル
ブ134を介して排気装置135に接続されている。真
空チャンバー133には、チャンバー内の圧力及び雰囲
気中の各成分の分圧を測定するために、圧力計136、
四重極質量分析器137等が取り付けられている。
る装置の概要を示す模式図である。電子源基板71又は
110が配置される真空チャンバー133はゲートバル
ブ134を介して排気装置135に接続されている。真
空チャンバー133には、チャンバー内の圧力及び雰囲
気中の各成分の分圧を測定するために、圧力計136、
四重極質量分析器137等が取り付けられている。
【0117】真空チャンバー133には、さらに必要な
ガスを真空チャンバー内に導入して雰囲気を制御するた
め、ガス導入ライン138が接続されている。該ガス導
入ライン138の他端には導入物質源140が接続され
ており、導入物質がアンプルやボンベなどに入れて貯蔵
されている。ガス導入ラインの途中には、導入物質を導
入するレートを制御するための導入制御装置139が設
けられている。導入量制御装置139としては具体的に
は、スローリークバルブなど逃す流量を制御可能な電磁
弁や、マスフローコントローラーなどが、導入物質の種
類に応じて、それぞれ使用が可能である。
ガスを真空チャンバー内に導入して雰囲気を制御するた
め、ガス導入ライン138が接続されている。該ガス導
入ライン138の他端には導入物質源140が接続され
ており、導入物質がアンプルやボンベなどに入れて貯蔵
されている。ガス導入ラインの途中には、導入物質を導
入するレートを制御するための導入制御装置139が設
けられている。導入量制御装置139としては具体的に
は、スローリークバルブなど逃す流量を制御可能な電磁
弁や、マスフローコントローラーなどが、導入物質の種
類に応じて、それぞれ使用が可能である。
【0118】図16の装置により真空チャンバー133
を排気し、フォーミングを行う。この際、例えば、全て
のY方向配線73を接地された電極に短絡させ、複数の
X方向配線72の内の一つに接続された素子に電源によ
って、同時に電圧パルスを印加して、フォーミングを行
うことができる。パルスの形状や、処理の終了の判定な
どの条件は、個別素子のフォーミングについての既述の
方法に準じて選択すればよい。また、複数のX方向配線
に、位相をずらせたパルスを順次印加(スクロール)す
ることにより、複数のX方向配線に接続された素子をま
とめてフォーミングする事も可能である。
を排気し、フォーミングを行う。この際、例えば、全て
のY方向配線73を接地された電極に短絡させ、複数の
X方向配線72の内の一つに接続された素子に電源によ
って、同時に電圧パルスを印加して、フォーミングを行
うことができる。パルスの形状や、処理の終了の判定な
どの条件は、個別素子のフォーミングについての既述の
方法に準じて選択すればよい。また、複数のX方向配線
に、位相をずらせたパルスを順次印加(スクロール)す
ることにより、複数のX方向配線に接続された素子をま
とめてフォーミングする事も可能である。
【0119】フォーミング終了後、活性化工程を行う。
真空チャンバー133内は、十分に排気した後、前述の
有機物質がガス導入ライン138から導入される。ある
いは、個別素子の活性化方法として既述のように、まず
油拡散ポンプやロータリーポンプで排気し、これによっ
て真空雰囲気中に残留する有機物質を用いても良い。ま
た、必要に応じて有機物質以外の物質も導入される場合
がある。この様にして形成した、有機物質を含む雰囲気
中で、各電子放出素子に電圧を印加することにより、炭
素若しくは炭素化合物又は両者の混合物が電子放出部1
105に堆積し、電子放出量がドラスティックに上昇す
るのは、個別素子の場合と同様である。このときの電圧
の印加方法は、上記フォーミングの場合と同様の結線に
より、一つの方向配線につながった素子に、同時の電圧
パルスを印加すればよい。
真空チャンバー133内は、十分に排気した後、前述の
有機物質がガス導入ライン138から導入される。ある
いは、個別素子の活性化方法として既述のように、まず
油拡散ポンプやロータリーポンプで排気し、これによっ
て真空雰囲気中に残留する有機物質を用いても良い。ま
た、必要に応じて有機物質以外の物質も導入される場合
がある。この様にして形成した、有機物質を含む雰囲気
中で、各電子放出素子に電圧を印加することにより、炭
素若しくは炭素化合物又は両者の混合物が電子放出部1
105に堆積し、電子放出量がドラスティックに上昇す
るのは、個別素子の場合と同様である。このときの電圧
の印加方法は、上記フォーミングの場合と同様の結線に
より、一つの方向配線につながった素子に、同時の電圧
パルスを印加すればよい。
【0120】活性化工程終了後は、個別素子の場合と同
様に、安定化工程を行うことが好ましい。真空チャンバ
ー133を加熱して、80〜250℃に保持しながら、
イオンポンプ、ソープションポンプなどのオイルを使用
しない排気装置135により排気し、有機物質の十分少
ない雰囲気にした後、後述する駆動回路を用いた検査装
置によって、電子放出特性等の電子源基板の検査を行
う。この検査に合格したものの表面上に外囲器の封着時
の接着温度にて酸化し、気化する有機材料あるいは燐等
の保護材料をスプレー塗布等により堆積させる。その
後、外囲器の組み立て工程である封着工程へと移され
る。
様に、安定化工程を行うことが好ましい。真空チャンバ
ー133を加熱して、80〜250℃に保持しながら、
イオンポンプ、ソープションポンプなどのオイルを使用
しない排気装置135により排気し、有機物質の十分少
ない雰囲気にした後、後述する駆動回路を用いた検査装
置によって、電子放出特性等の電子源基板の検査を行
う。この検査に合格したものの表面上に外囲器の封着時
の接着温度にて酸化し、気化する有機材料あるいは燐等
の保護材料をスプレー塗布等により堆積させる。その
後、外囲器の組み立て工程である封着工程へと移され
る。
【0121】また、フェースプレート86は検査を終
え、支持枠82等の外囲器88を構成する部材と加熱接
着する。その後、支持枠82の電子源基板71を有する
リアプレート81との接着面にフリットガラスを塗布
し、仮焼成をしておく。この仮焼成は、塗布したフリッ
トガラス中に含まれる有機性のバインダーを除去するた
めに、後述する本焼成の前に、該本焼成時の加熱温度以
下の温度で行われる。
え、支持枠82等の外囲器88を構成する部材と加熱接
着する。その後、支持枠82の電子源基板71を有する
リアプレート81との接着面にフリットガラスを塗布
し、仮焼成をしておく。この仮焼成は、塗布したフリッ
トガラス中に含まれる有機性のバインダーを除去するた
めに、後述する本焼成の前に、該本焼成時の加熱温度以
下の温度で行われる。
【0122】次に、前記フェースプレート86と支持枠
82とが一体となった部材とリアプレート81とを所定
の位置で合わせ、固定し、図2に示されるような不活性
ガス、大気等の酸素を含むガスが供給でき、外囲器88
全体を加熱できる容器を備えた加熱炉11に入れる。
82とが一体となった部材とリアプレート81とを所定
の位置で合わせ、固定し、図2に示されるような不活性
ガス、大気等の酸素を含むガスが供給でき、外囲器88
全体を加熱できる容器を備えた加熱炉11に入れる。
【0123】図2の装置を用いて、まずAr,He,N
e,Kr,Xe等の不活性ガス15を加熱炉11内に導
入して接着を行う所望の温度T1(図3)まで昇温す
る。T1は接着に用いるフリット等の特性により異なる
が通常400℃〜480℃の範囲にある。
e,Kr,Xe等の不活性ガス15を加熱炉11内に導
入して接着を行う所望の温度T1(図3)まで昇温す
る。T1は接着に用いるフリット等の特性により異なる
が通常400℃〜480℃の範囲にある。
【0124】T1にて一定時間保持した後、T2なる温
度まで冷却をして、酸素ガスを導入する。ここで、T2
は電子放出素子の高抵抗部(電子放出部)1105に堆
積させた炭素を酸化させず、かつ外囲器内の表面に堆積
した保護材料を酸化、除去する温度であり、一般的には
200℃〜350℃の範囲にある。
度まで冷却をして、酸素ガスを導入する。ここで、T2
は電子放出素子の高抵抗部(電子放出部)1105に堆
積させた炭素を酸化させず、かつ外囲器内の表面に堆積
した保護材料を酸化、除去する温度であり、一般的には
200℃〜350℃の範囲にある。
【0125】その後、さらに室温まで冷却を進める。こ
こで、T2で一定時間保持しても良い。
こで、T2で一定時間保持しても良い。
【0126】その後、外囲器88を加熱して、80〜2
50℃に保持しながら、イオンポンプ、ソープションポ
ンプなどのオイルを使用しない排気装置により外囲器に
取り付けられた排気管(不図示)を通じて排気し、排気
管をバーナーで熱して溶解させて封じきる。外囲器88
の封止後の圧力を維持するために、ゲッター処理を行う
こともできる。これは、外囲器88の封止を行う直前あ
るいは封止後に、抵抗加熱あるいは高周波加熱等を用い
た加熱により、外囲器88内の所定の位置(不図示)に
配置されたゲッターを加熱し、蒸着膜を形成する処理で
ある。ゲッターは通常はBa等が主成分であり、該蒸着
膜の吸着作用により、外囲器88内の雰囲気を維持する
ものである。
50℃に保持しながら、イオンポンプ、ソープションポ
ンプなどのオイルを使用しない排気装置により外囲器に
取り付けられた排気管(不図示)を通じて排気し、排気
管をバーナーで熱して溶解させて封じきる。外囲器88
の封止後の圧力を維持するために、ゲッター処理を行う
こともできる。これは、外囲器88の封止を行う直前あ
るいは封止後に、抵抗加熱あるいは高周波加熱等を用い
た加熱により、外囲器88内の所定の位置(不図示)に
配置されたゲッターを加熱し、蒸着膜を形成する処理で
ある。ゲッターは通常はBa等が主成分であり、該蒸着
膜の吸着作用により、外囲器88内の雰囲気を維持する
ものである。
【0127】
【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。
【0128】(実施例1)基板1101として青板ガラ
スを用いて、スパッタ法及びフォトリソグラフィ法によ
り素子電極1102、1103を配置し、その後、印刷
法により単純マトリクス配線72、73を形成した。
スを用いて、スパッタ法及びフォトリソグラフィ法によ
り素子電極1102、1103を配置し、その後、印刷
法により単純マトリクス配線72、73を形成した。
【0129】その後、導電性薄膜であるPdOを素子電
極間にBJ(バブルジェット)法を用いて形成した。
極間にBJ(バブルジェット)法を用いて形成した。
【0130】図16に示された真空チャンバー133内
に電子源基板71又は110を配置した。ここで、配線
に電圧を印加できるように電流導入端子がチャンバー1
33に取り付けてある。その後、フォーミング処理を施
し、導入物質源としてアセトンを用いてパルス電圧を印
加して、活性化を行った。その後、真空チャンバーを2
00℃で加熱し、排気した。そして、不図示のアノード
板に高圧を印加し、前述の駆動装置を用いて素子電流I
f,放出電流Ieを測定した。以上のようにして平面型
表面伝導型電子放出素子を有する電子源基板を形成し
た。
に電子源基板71又は110を配置した。ここで、配線
に電圧を印加できるように電流導入端子がチャンバー1
33に取り付けてある。その後、フォーミング処理を施
し、導入物質源としてアセトンを用いてパルス電圧を印
加して、活性化を行った。その後、真空チャンバーを2
00℃で加熱し、排気した。そして、不図示のアノード
板に高圧を印加し、前述の駆動装置を用いて素子電流I
f,放出電流Ieを測定した。以上のようにして平面型
表面伝導型電子放出素子を有する電子源基板を形成し
た。
【0131】次に、フェースプレートと支持枠82は接
着して支持枠82と電子源基板71又は110との接着
面にはフリットを塗布して、350℃にて仮焼成を施し
た。その後、図17に示すようにスプレー法などを用い
て電子源基板71又は110の表面上に保護膜2102
であるレジストを堆積した。膜圧が100nm程度にな
るように堆積時間を設定した。なお、図17において、
2103は保護膜材料、2104はノズルである。
着して支持枠82と電子源基板71又は110との接着
面にはフリットを塗布して、350℃にて仮焼成を施し
た。その後、図17に示すようにスプレー法などを用い
て電子源基板71又は110の表面上に保護膜2102
であるレジストを堆積した。膜圧が100nm程度にな
るように堆積時間を設定した。なお、図17において、
2103は保護膜材料、2104はノズルである。
【0132】次に、図2に示す加熱炉を用いて、封着を
行った。このときの温度プロファイル及びガス導入タイ
ミングを図18に示す。ここで、T1=420℃、T2
=300℃、T1の保持時間は20minであった。ま
た、大気圧で、不活性ガスとしてArを用いてフローし
て行った。この結果、保護膜を堆積させずに封着を行っ
た場合には、封着前に比べ封着後で素子電流Ifが60
%、放出電流Ieが70%に減少していたのが、保護膜
を形成することにより素子電流Ifが91%、放出電流
Ieが89%の減少に抑えられた。
行った。このときの温度プロファイル及びガス導入タイ
ミングを図18に示す。ここで、T1=420℃、T2
=300℃、T1の保持時間は20minであった。ま
た、大気圧で、不活性ガスとしてArを用いてフローし
て行った。この結果、保護膜を堆積させずに封着を行っ
た場合には、封着前に比べ封着後で素子電流Ifが60
%、放出電流Ieが70%に減少していたのが、保護膜
を形成することにより素子電流Ifが91%、放出電流
Ieが89%の減少に抑えられた。
【0133】(実施例2)基板1101として青板ガラ
スを用いて、スパッタ法及びフォトリソグラフィ法によ
り素子電極1102、1103を配置し、その後、印刷
法により単純マトリクス配線72、73を形成した。
スを用いて、スパッタ法及びフォトリソグラフィ法によ
り素子電極1102、1103を配置し、その後、印刷
法により単純マトリクス配線72、73を形成した。
【0134】その後、導電性薄膜であるPdOを素子電
極間にBJ(バブルジェット)法を用いて形成した。
極間にBJ(バブルジェット)法を用いて形成した。
【0135】図16に示された真空チャンバー133内
に電子源基板71又は110を配置した。ここで、配線
に電圧を印加できるように電流導入端子がチャンバーに
取り付けてある。その後、フォーミング処理を施し、導
入物質源としてアセトンを用いてパルス電圧を印加し
て、活性化を行った。その後、真空チャンバーを200
℃で加熱し、安定化工程を施した。そして、不図示のア
ノード板に高圧を印加し、前述の駆動装置を用いて素子
電流If,放出電流Ieを測定した。以上のようにして
平面型表面伝導型電子放出素子を有する電子源基板を形
成した。
に電子源基板71又は110を配置した。ここで、配線
に電圧を印加できるように電流導入端子がチャンバーに
取り付けてある。その後、フォーミング処理を施し、導
入物質源としてアセトンを用いてパルス電圧を印加し
て、活性化を行った。その後、真空チャンバーを200
℃で加熱し、安定化工程を施した。そして、不図示のア
ノード板に高圧を印加し、前述の駆動装置を用いて素子
電流If,放出電流Ieを測定した。以上のようにして
平面型表面伝導型電子放出素子を有する電子源基板を形
成した。
【0136】次に、フェースプレートと支持枠82は接
着して支持枠82と電子源基板71又は110との接着
面にはフリットを塗布して、350℃にて仮焼成を施し
た。その後、図17に示すようにスプレー法などを用い
て電子源基板71又は110の表面上に保護膜2102
である燐粉末を堆積した。膜圧が100nm程度になる
ように堆積時間を設定した。なお、図17において、2
103は保護膜材料、2104はノズルである。
着して支持枠82と電子源基板71又は110との接着
面にはフリットを塗布して、350℃にて仮焼成を施し
た。その後、図17に示すようにスプレー法などを用い
て電子源基板71又は110の表面上に保護膜2102
である燐粉末を堆積した。膜圧が100nm程度になる
ように堆積時間を設定した。なお、図17において、2
103は保護膜材料、2104はノズルである。
【0137】次に、図2に示す加熱炉を用いて、封着を
行った。このときの温度プロファイル及びガス導入タイ
ミングを図19に示す。ここで、T1=470℃、T2
=250℃、T1の保持時間は20min、T2の保持
時間は20minであった。また、大気圧で、不活性ガ
スとしてArを用いてフローして行った。この結果、保
護膜を堆積させずに封着を行った場合には、封着前に比
べ封着後で素子電流Ifが20%、放出電流Ieが32
%に減少していたのが、有機ガスを導入することにより
素子電流Ifが78%、放出電流Ieが86%の減少に
抑えられた。
行った。このときの温度プロファイル及びガス導入タイ
ミングを図19に示す。ここで、T1=470℃、T2
=250℃、T1の保持時間は20min、T2の保持
時間は20minであった。また、大気圧で、不活性ガ
スとしてArを用いてフローして行った。この結果、保
護膜を堆積させずに封着を行った場合には、封着前に比
べ封着後で素子電流Ifが20%、放出電流Ieが32
%に減少していたのが、有機ガスを導入することにより
素子電流Ifが78%、放出電流Ieが86%の減少に
抑えられた。
【0138】
【発明の効果】以上説明したように、本発明によれば以
下の効果が奏される。
下の効果が奏される。
【0139】(i)封着工程による電子放出特性の劣化
が抑制でき、封着工程後、安定な電子放出特性を有する
画像形成装置を提供できる。
が抑制でき、封着工程後、安定な電子放出特性を有する
画像形成装置を提供できる。
【0140】(ii)安価な加熱炉によって、電子放出特
性の劣化が抑制できる封着工程を提供できる。
性の劣化が抑制できる封着工程を提供できる。
【0141】(iii)電子源基板とフェースプレートの検
査された良品のみで後工程の組み立てを行うため画像形
成装置を安価に製造できる。
査された良品のみで後工程の組み立てを行うため画像形
成装置を安価に製造できる。
【図1】本発明の実施形態による画像形成装置の製造方
法の工程図である。
法の工程図である。
【図2】本発明の実施形態による画像形成装置の製造方
法に用いる加熱炉の模式図である。
法に用いる加熱炉の模式図である。
【図3】本発明の実施形態による画像形成装置の製造方
法における封着工程のタイミングチャートである。
法における封着工程のタイミングチャートである。
【図4】本発明の実施形態による表面伝導型電子放出素
子の構成を示す模式的平面図及び断面図である。
子の構成を示す模式的平面図及び断面図である。
【図5】本発明の実施形態による垂直型表面伝導型電子
放出素子の構成を示す模式図である。
放出素子の構成を示す模式図である。
【図6】本発明の実施形態による表面伝導型電子放出素
子の製造方法の一例を示す模式図である。
子の製造方法の一例を示す模式図である。
【図7】本発明の実施形態による表面伝導型電子放出素
子の製造に際して採用できる通電フォーミング処理にお
ける電圧波形の一例を示す模式図である。
子の製造に際して採用できる通電フォーミング処理にお
ける電圧波形の一例を示す模式図である。
【図8】本発明の実施形態による測定評価機能を備えた
真空処理装置の一例を示す模式図である。
真空処理装置の一例を示す模式図である。
【図9】本発明の実施形態による表面伝導型電子放出素
子についての放出電流Ie、素子電流Ifと素子電圧V
fの関係の一例を示すグラフである。
子についての放出電流Ie、素子電流Ifと素子電圧V
fの関係の一例を示すグラフである。
【図10】本発明の実施形態による単純マトリクス配置
した電子源基板の一例を示す模式図である。
した電子源基板の一例を示す模式図である。
【図11】本発明の実施形態による画像形成装置の構成
図。
図。
【図12】本発明の実施形態による蛍光膜一例を示す模
式図である。
式図である。
【図13】画像形成装置にNTSC方式のテレビ信号に
応じて表示を行うための駆動回路の一例を示すブロック
図である。
応じて表示を行うための駆動回路の一例を示すブロック
図である。
【図14】本発明の実施形態による梯子配置の電子源基
板の一例を示す模式図である。
板の一例を示す模式図である。
【図15】本発明の実施形態による画像形成装置の表示
パネルの一例を示す模式図である。
パネルの一例を示す模式図である。
【図16】本発明の実施形態による画像表示装置フォー
ミング、活性化工程を行うための真空排気装置の模式図
である。
ミング、活性化工程を行うための真空排気装置の模式図
である。
【図17】本発明の実施形態による保護膜塗布の概念図
である。
である。
【図18】本発明の画像形成装置の製造方法の実施例1
における封着工程のタイミングチャートである。
における封着工程のタイミングチャートである。
【図19】本発明の画像形成装置の製造方法の実施例2
における封着工程のタイミングチャートである。
における封着工程のタイミングチャートである。
【図20】従来の表面伝導型電子放出素子の一例を示す
模式図である。
模式図である。
1 基板 2,3 素子電極 4 導電性薄膜 5 電子放出部 1201 段差形成部 50 素子電極1102・1103間の導電性薄膜11
04を流れる素子電流Ifを測定するための電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 53 アノード電極54に電圧を印加するための高圧電
源 54素子の電子放出部より放出される放出電流Ieを捕
捉するためのアノード電極 55 素子の電子放出部1105より放出される放出電
流Ieを測定するための電流計 56 真空装置 57 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 93 ガラス基板 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx及びVa 直流電圧源 110 電子源基板 112 Dx1〜Dx10は、前記電子放出素子を配線
するための共通配線 120 グリッド電極 121 電子が通過するため空穴 122 Dox1,Dox2,…,Doxmよりなる容
器外端子 123 グリッド電極120と接続されたG1,G2 133 真空チャンバー 134 ゲートバルブ 135 排気装置 136 圧力計 137 四重極質量分析器 138 ガス導入ライン 139 ガス導入量制御装置 140 導入物質源 2101 電子源基板 2102 保護膜 2103 保護膜材料 2104 ノズル
04を流れる素子電流Ifを測定するための電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 53 アノード電極54に電圧を印加するための高圧電
源 54素子の電子放出部より放出される放出電流Ieを捕
捉するためのアノード電極 55 素子の電子放出部1105より放出される放出電
流Ieを測定するための電流計 56 真空装置 57 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 93 ガラス基板 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx及びVa 直流電圧源 110 電子源基板 112 Dx1〜Dx10は、前記電子放出素子を配線
するための共通配線 120 グリッド電極 121 電子が通過するため空穴 122 Dox1,Dox2,…,Doxmよりなる容
器外端子 123 グリッド電極120と接続されたG1,G2 133 真空チャンバー 134 ゲートバルブ 135 排気装置 136 圧力計 137 四重極質量分析器 138 ガス導入ライン 139 ガス導入量制御装置 140 導入物質源 2101 電子源基板 2102 保護膜 2103 保護膜材料 2104 ノズル
Claims (5)
- 【請求項1】 複数の部材にて構成された外囲器と、該
外囲器内に配置された電子源基板と、該電子源基板から
の電子ビームの照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源基板のフォーミング、活性化工程終了後、加熱接着を
行う温度にて酸素と反応して気体となりかつ炭素より酸
化速度が早い保護材料を前記電子源基板表面に配置する
工程と、前記外囲器を構成する前記複数の部材を加熱接
着する工程と、前記加熱接着工程における降温時、所望
の温度以下で酸素分圧を高くする保護膜除去工程と、を
有することを特徴とする画像形成装置の製造方法。 - 【請求項2】 前記加熱接着工程において、大気より酸
素分圧が低い雰囲気で加熱接着することを特徴とする請
求項1に記載の画像形成装置の製造方法。 - 【請求項3】 前記所望の温度において、酸素を導入し
て一定時間温度を保持することを特徴とする請求項1に
記載の画像形成装置の製造方法。 - 【請求項4】 前記保護材料は有機材料あるいは燐の元
素を含む材料であることを特徴とする請求項1に記載の
画像形成装置の製造方法。 - 【請求項5】 加熱炉と、該加熱炉内の加熱装置と、該
加熱装置により前記加熱炉内の温度を制御する温度コン
トローラと、前記加熱炉内の酸素分圧を高くするために
ガス流量を制御する流量制御装置と、を具備することを
特徴とする画像形成装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11856798A JPH11312461A (ja) | 1998-04-28 | 1998-04-28 | 電子源基板を用いた画像形成装置の製造方法及びその製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11856798A JPH11312461A (ja) | 1998-04-28 | 1998-04-28 | 電子源基板を用いた画像形成装置の製造方法及びその製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11312461A true JPH11312461A (ja) | 1999-11-09 |
Family
ID=14739801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11856798A Pending JPH11312461A (ja) | 1998-04-28 | 1998-04-28 | 電子源基板を用いた画像形成装置の製造方法及びその製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11312461A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6846213B2 (en) | 2000-03-06 | 2005-01-25 | Canon Kabushiki Kaisha | Electron source, image display device manufacturing apparatus and method, and substrate processing apparatus and method |
-
1998
- 1998-04-28 JP JP11856798A patent/JPH11312461A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6846213B2 (en) | 2000-03-06 | 2005-01-25 | Canon Kabushiki Kaisha | Electron source, image display device manufacturing apparatus and method, and substrate processing apparatus and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3382500B2 (ja) | 電子放出素子の製造方法及び電子源の製造方法並びに該電子源を用いた画像形成装置の製造方法 | |
JP2000155555A (ja) | 電子放出素子の駆動方法及び、該電子放出素子を用いた電子源の駆動方法、並びに該電子源を用いた画像形成装置の駆動方法 | |
JP3619024B2 (ja) | 電子源の製造方法及び画像形成装置の製造方法 | |
JP3135118B2 (ja) | 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法 | |
JP3423661B2 (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
JP2001319564A (ja) | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 | |
JP2001319561A (ja) | 電子源及び画像表示装置 | |
JPH09245649A (ja) | 平板型表示パネルの製造方法、平板型表示パネル及び平板型画像形成装置 | |
JP3544135B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
JP3294487B2 (ja) | 電子放出素子の製造方法、並びにそれを用いた電子源、表示パネルおよび画像形成装置の製造方法 | |
JPH11312461A (ja) | 電子源基板を用いた画像形成装置の製造方法及びその製造装置 | |
JP3402891B2 (ja) | 電子源および表示パネル | |
JPH09293448A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
JP2000021305A (ja) | 画像表示装置の製造方法 | |
JP3524278B2 (ja) | 画像形成装置 | |
JP3428806B2 (ja) | 電子放出素子、電子源基板、および画像形成装置の製造方法 | |
JP3302258B2 (ja) | 電子放出素子、電子源、表示素子および画像形成装置の製造方法 | |
JP3548431B2 (ja) | 電子源、該電子源を用いた画像形成装置 | |
JP2000082384A (ja) | 電子放出素子、電子源及び画像形成装置並びに電子放出素子の製造方法 | |
JP3217946B2 (ja) | 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子及び画像形成装置の製造方法 | |
JP3524269B2 (ja) | 画像形成装置の製造方法 | |
JPH1140044A (ja) | 電子放出素子及び電子源及び画像表示装置およびそれらの製造方法 | |
JPH11329221A (ja) | ペースト状物質の塗布方法及び前記塗布方法を用いた画像表示装置 | |
JP3423527B2 (ja) | 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法 | |
JPH10255644A (ja) | 電子放出素子とそれを用いた電子源及び画像形成装置及び画像表示装置と電子放出素子の製造方法 |