JPH10255644A

JPH10255644A - 電子放出素子とそれを用いた電子源及び画像形成装置及び画像表示装置と電子放出素子の製造方法

Info

Publication number: JPH10255644A
Application number: JP6114797A
Authority: JP
Inventors: Masato Yamanobe; 正人山野辺; Fumio Kishi; 文夫岸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-03-14
Filing date: 1997-03-14
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】３端子構成を有し、より制御しやすく電子放
出効率ηの高い、新規な電子放出素子及びこれを用いた
電子源、画像形成装置を提供する。【解決手段】基体上に対向して形成された一対の素子
電極と、該素子電極に接続して設けられた導電性薄膜を
有し、該導電性薄膜の一部に内部に亀裂を有する電子放
出部が形成され、該電子放出部の下に絶縁層を介して、
制御電極が埋設されてなる電子放出素子において、少な
くとも前記電子放出部に含まれる亀裂の低電位側に、低
仕事関数材の被膜が形成されていることを特徴とする。
上記電子放出素子において、駆動時に前記制御電極に印
加する電圧の絶対値の最大値をＶ_C ^M1、上記絶縁層の厚
さをｄとしたとき、Ｖ_C ^M／ｄ≦１０⁷［Ｖ／ｍ］を満
たすことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面伝導型電子放
出素子、該電子放出素子を用いた電子源、該電子源を用
いた画像形成装置と画像表示装置及び該電子放出素子の
製造方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた２種類
のものが知られている。冷陰極電子放出素子には電界放
出型（以下、「ＦＥ型」という。）、金属／絶縁層／金
属型（以下、「ＭＩＭ型」という。）や表面伝導型電子
放出素子等がある。ＦＥ型の例としてはW.P.Dyke&W.W.D
olan,“"Field emission",Advance in Electoron Physi
cs,8,89(1956)あるいはC.A.Spindt,“"PHYSICAL Proper
ties of thin-film field emission cathodes with mol
ybdenium cones",J.Appl.Phys.,47,5248(1976)等に開示
されたものが知られている。

【０００３】また、ＭＩＭ型の例としてはC.A.Mead,“"
Operation of Tunnel-Emission Device",J.Apply.Phy
s.,32,646(1961)等に開示されたものが知られている。

【０００４】さらに、表面伝導型電子放出素子型の例と
しては、M.I.Elinson,Recio Eng.Electron Phys.,10,12
90(1965)等に開示されたものがある。

【０００５】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜によるもの
[G.Dittmer:“"Thin Solid Films",9,317(1972)、Ｉｎ
₂Ｏ₃／ＳｎＯ₂薄膜によるもの[M.Hartwell and C.G.
Fonstad:“IEEE Trans.ED Conf."519(1975)]、カーボン
薄膜によるもの［荒木久他：真空、第２６巻、第１
号、２２頁（１９８３）］等が報告されている。

【０００６】これらの表面伝導型電子放出素子の典型的
な例として前述のＭ．ハートウェルの素子構成を、図２
８に模式的に示す。同図において、１は基板である。４
は導電性薄膜で、Ｈ型形状のパターンに、スパッタで形
成された金属酸化物薄膜等からなり、後述の通電フォー
ミングと呼ばれる通電処理により、電子放出部５が形成
される。尚、図中の素子電極間隔Ｌは、０.５〜１ｍ
ｍ、Ｗ′は、０.１ｍｍで設定されている。

【０００７】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜４を、予め通
電フォーミングと呼ばれる通電処理によって、電子放出
部５を形成するのが一般的であった。即ち、通電フォー
ミングとは前記導電性薄膜４両端に直流電圧、あるいは
非常にゆっくりとした昇電圧、例えば１Ｖ／分程度を印
加通電し、導電性薄膜４を局所的に破壊、変形もしくは
変質せしめ、電気的に高抵抗な状態にした電子放出部５
を形成することである。尚、電子放出部５は導電性薄膜
４の一部に亀裂が発生し、その亀裂付近から電子放出が
行われる。前記通電フォーミング処理をした表面伝導型
電子放出素子は、上述導電性薄膜４に電圧を印加し、素
子に電流を流すことにより、上述電子放出部５より電子
を放出せしめるものである。

【０００８】表面伝導型電子放出素子としては、上記の
ものの他、本出願人により提案されたものがある。これ
は、基体上に導電体により形成された対向する一対の素
子電極を形成し、この素子電極とは別に両素子電極をつ
ないで導電性薄膜を形成し、通電フォーミングにより電
子放出部を形成したものである。通電フォーミングの方
法としては、上述のような一定電圧またはゆっくりと上
昇する電圧を印加する方法の他、パルス電圧を印加する
方法も適用できる。

【０００９】また、通電フォーミングにより電子放出部
５の形成された表面伝導型電子放出素子に、活性化と呼
ばれる処理を施すことにより、素子から放出される電子
ビームの強度を著しく向上させることができる。この活
性化処理は、有機物質の存在する真空中で素子に電圧印
加を行うもので、これにより上記有機物質から生成した
炭素及び／又は炭素化合物よりなる、堆積膜が電子放出
部５付近に形成されるものである。

【００１０】これらの構成及び製造方法については、例
えば本出願人による出願、特開平７−２３５２５５、の
明細書中に一例が記載されている。

【００１１】

【発明が解決しようとする課題】上述の電子放出素子
は、例えばこれを画像形成装置などに応用した場合、放
出される電子の量が、精度良く制御される必要がある。
表面伝導型電子放出素子は、動作させる場合、素子に電
圧（Ｖｆ）を印加し、これに伴って素子に素子電流（Ｉ
ｆ）が流れるとともに、電子放出が起こる。この電子放
出に伴って流れる放出電流（Ｉｅ）と、素子に印加する
電圧Ｖｆの関係は、強い非線形性を示す。この非線形性
のために、例えば、表面伝導型電子放出素子を複数基体
上に配置した電子源などでは、単純マトリクス動作が可
能なのであるが、電圧Ｖｆを制御して、所望の放出電流
Ｉｅの値を得ようとする場合、動作マージンが狭くなり
がちであり、また複数の電子放出素子を制御する場合、
電子放出素子同士が影響を及ぼしあう恐れがある。

【００１２】この様な問題に対処するため、電子放出素
子自体を３端子構成として、素子電流の流れる電極以外
の第３の電極（制御電極）に電圧を印加して、これによ
り放出電流Ｉｅを制御できればよいが、そのような電子
放出素子の具体的な構成は提案されていない。

【００１３】また、電子放出効率を向上させることは、
画像表示装置などに応用した場合の性能の向上のために
も、また消費電力の低減という観点からも強く求められ
ている。ここで言う「電子放出効率」とは、表面伝導型
電子放出素子の一対の素子電極間に電圧を印加したとき
に、両素子電極間を流れる電流（以下「素子電流」また
はＩｆという）と、真空中に電子を放出することにより
流れる電流（以下「放出電流」またはＩｅという）との
比を指すもので、素子電流Ｉｆが小さく、放出電流Ｉｅ
が大きいほど、電子放出効率ηが高い。この電子放出効
率ηは（Ｉｅ／Ｉｆ）と現せる。

【００１４】安定に制御できる電子放出特性と、十分な
電子放出効率ηが得られれば、例えば蛍光体を画像形成
部材とする画像形成装置においては、低消費電力で明る
い高品位な画像形成装置、例えばフラットディスプレイ
が実現できる。また低電流化することにより、装置を構
成する駆動回路などのコストを低くすることもできる。

【００１５】本発明は、上述の事情に鑑みてなされたも
ので、３端子構成を有し、より制御しやすく電子放出効
率ηの高い、新規な電子放出素子及びこれを用いた電子
源、画像形成装置を提供するものである。

【００１６】

【課題を解決するための手段】上記問題点を解決するた
め、第１の本発明は、少なくとも一対の対向する素子電
極の間に、両方の素子電極に接して、その一部に亀裂を
含む電子放出部を有する導電性薄膜を形成してなる表面
伝導型電子放出素子において、上記電子放出部に当該部
分の材質よりも低い仕事関数を有する材質よりなる被覆
層（低仕事関数材層）を有し、さらに該電子放出部直下
の基板中に絶縁層を介して制御電極が埋設されてなるこ
とを特徴とする表面伝導型電子放出素子である。

【００１７】表面伝導型電子放出素子から電子が放出さ
れるメカニズムについてその詳細は十分に分かってはい
ないが、上記電子放出部に含まれる亀裂内部の電界強度
とその分布が、電子放出効率ηに影響を及ぼすであろう
と推定される。

【００１８】このとき、制御電極による電界が電子放出
に影響を与えるためには、素子を駆動するための電圧Ｖ
ｆによる電界に比べ、制御電極により発生する電界が同
程度の強さでなければ効果がないであろう。制御電極に
よる電界強度を制限する要因は、制御電極と電子放出部
を隔てる絶縁層の絶縁耐圧である。絶縁層の品質が良け
れば絶縁破壊電圧は１０⁷〜１０⁸Ｖ／ｍ程度と期待さ
れる。従って、絶縁破壊の危険がない範囲で、できるだ
け強い電界を印加しようとすると、制御電極と導電性薄
膜との間に１０⁷Ｖ／ｍ程度の電界を発生させるのが望
ましい。

【００１９】電圧Ｖｆによって生ずる電界の強さは、こ
れに比べ大きすぎてはならず、同程度とするのが望まし
い。

【００２０】例えば、素子電極間に印加する電圧をＶｆ
＝１５Ｖ、制御電極の電位をこれと同じく制御電圧Ｖｃ
＝１５Ｖとした場合、絶縁層の厚さを１.５μｍ以上と
すると、制御電極と導電性薄膜の間に生ずる電界の強さ
は１０⁷Ｖ／ｍ以下となる。

【００２１】また、素子電極２または３と制御電極７
が、平面図において重なりを生ずると、両者の間に浮遊
容量が発生して、電子放出量を高速で制御する場合には
障害となる。従って、図のように素子電極２または３と
制御電極７は、重なりが発生しないように配置し、容量
結合による動作速度の低下を防止することができる。

【００２２】また、従来の表面伝導型電子放出素子で、
十分な電子放出を得るためには電圧Ｖｆにより亀裂内に
発生する電界強度は、上記の値よりも大きなものであ
る。上記の程度の電界強度によって、十分な電子放出量
を得るために、上記亀裂を広くして、電子放出部に仕事
関数の低い材質による被覆層を形成し、低仕事関数材に
より低電界で電子放出を起こさせることが可能となる。
仕事関数の値としては、およそ２ｅＶ以下であることが
望ましい。

【００２３】上記仕事関数に関し、アルカリ金属、アル
カリ土類金属ないしその酸化物は極めて低い仕事関数を
有することが知られており、このための材料として好適
である。この処理としては、例えば真空中に素子をおい
て、Ｂａ等を真空蒸着法によって成膜し、その後必要に
応じ、若干の酸素を真空中に導入してＢａを酸化する手
法などが適用できる。

【００２４】また、制御電極による制御を要せず、電子
放出効率の向上のみを必要とする場合、素子電極の高電
位側と制御電極を電気的に接続して、電子放出効率を上
げることができる。

【００２５】さらに、電子源としては、従来のマトリク
ス型ばかりでなく、はしご型素子電極配線とグリッド電
極のタイプ、はしご型素子電極配線と素子電極配線に直
交する制御用配線のタイプ、等の構成を採用すること
で、新規な電子源を形成することができる。

【００２６】

【発明の実施の形態】本発明の実施形態について、図面
を参照しつつ詳細に説明する。図１は、本発明の素子の
構成の一例を示す模式図である。

【００２７】図１において、基体１上に絶縁層６が形成
され、その上に一対の素子電極２，３が対向して配置さ
れており、２つの素子電極２，３に接して電子放出部５
を含む導電性薄膜４が形成されている。該電子放出部５
の直下には、前記の絶縁層６を介して制御電極７が形成
されている。８は該制御電極７の接続された接続用電極
である。

【００２８】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタ法等により形成したＳｉＯ₂を積層したガラ
ス基板、及びアルミナ等のセラミックス及びＳｉ基板等
を用いることができる。

【００２９】対向する素子電極２，３、制御電極７及び
接続用電極８の材料としては、一般的な導体材料を用い
ることができる。これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍ
ｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、或は
合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ₂，Ｐｄ−Ａｇ等
の金属、或は金属酸化物とガラス等から構成される印刷
導体、Ｉｎ₂Ｏ₃−ＳｎＯ₂等の透明導電体及びポリシ
リコン等の半導体導体材料等から適宜選択することがで
きる。

【００３０】素子電極間隔Ｌ、素子電極長さＷ，導電性
薄膜４の形状等は、応用される形態等を考慮して、設計
される。素子電極間隔Ｌは、好ましく、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、数μ
ｍから数十μｍの範囲とすることができる。

【００３１】素子電極長さＷは、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄは、数十ｎｍから
数μｍの範囲とすることができる。

【００３２】尚、図１に示した構成だけでなく、基板１
上に、導電性薄膜４、対向する素子電極２，３の順に積
層した構成とすることもできる。

【００３３】導電性薄膜４には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極２，３へのステップカ
バレージ、素子電極２，３間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
０.１ｎｍの数倍から数百ｎｍの範囲とするのが好まし
く、より好ましくは１ｎｍより５０ｎｍの範囲とするの
が良い。その抵抗値は、Ｒｓが１０²から１０⁷Ω／□
の値である。なおＲｓは、厚さがｔ、幅がｗで長さがｌ
の薄膜の長さｌの方向に測った抵抗Ｒを、Ｒ＝Ｒｓ（ｌ
／ｗ）と表したときに現れる量である。本実施形態にお
いて、フォーミング処理については、通電処理を例に挙
げて説明するが、フォーミング処理はこれに限られるも
のではなく、膜に亀裂を生じさせて高抵抗状態を形成す
る処理を包含するものである。

【００３４】導電性薄膜４を構成する材料は、Ｐｄ，Ｐ
ｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属、ＰｄＯ，Ｓ
ｎＯ₂，Ｉｎ₂Ｏ₃，ＰｂＯ，Ｓｂ₂Ｏ₃等の酸化物、
ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭
化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ
等の半導体、カーボン等の中から適宜選択される。

【００３５】ここで述べる導電性薄膜４に用いる微粒子
膜とは、複数の微粒子が集合した膜であり、その微細構
造は、微粒子が個々に分散配置した状態あるいは微粒子
が互いに隣接、あるいは重なり合った状態（いくつかの
微粒子が集合し、全体として島状構造を形成している場
合も含む）をとっている。微粒子の粒径は、０.１ｎｍ
の数倍から数百ｎｍの範囲、好ましくは、１ｎｍから２
０ｎｍの範囲である。

【００３６】なお、本実施形態では頻繁に「微粒子」と
いう言葉を用いるので、その意味について説明する。

【００３７】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく原子の数が数百個程度以下のものを「ク
ラスター」と呼ぶことは広く知られている。

【００３８】しかしながら、微粒子と超微粒子の境は厳
密なものではなく、どの様な性質に注目して分類するか
により変化する。また「微粒子」と「超微粒子」を一括
して「微粒子」と呼ぶ場合もあり、本実施形態中での記
述はこれに沿ったものである。

【００３９】「実験物理学講座１４表面・微粒子」
（木下是雄編、共立出版１９８６年９月１日発行）
では次のように記述されている。

【００４０】「本稿で微粒子と言うときにはその直径が
だいたい２〜３μｍ程度から１０ｎｍ程度までとし、特
に超微粒子というときは粒径が１０ｎｍ程度から２〜３
ｎｍ程度までを意味することにする。両者を一括して単
に微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）付言すると、新技術開発事業団の“林・超微粒子プロジ
ェクト”での「超微粒子」の定義は、粒径の下限はさら
に小さく、次のようなものであった。

【００４１】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ultra fine particle）と呼ぶことにした。する
と１個の超微粒子はおよそ１００〜１０８個くらいの原
子の集合体という事になる。原子の尺度でみれば超微粒
子は大〜巨大粒子である。」（「超微粒子−創造科学技
術−」林主税、上田良二、田崎明編；三田出版１９
８８年２ページ１〜４行目）「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される１
個の粒子は、ふつうクラスターと呼ばれる」（同書２ペ
ージ１２〜１３行目）上記のような一般的な呼び方をふまえて、本発明におい
て「微粒子」とは多数の原子・分子の集合体で、粒径の
下限は０.１ｎｍの数倍から１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００４２】電子放出部５は、導電性薄膜４の一部に形
成され、その内部に亀裂を有し、導電性薄膜４の膜厚、
膜質、材料及び後述する通電フォーミング等の手法等に
依存したものとなる。電子放出部５の内部には、０.１
ｎｍの数倍から数十ｎｍの範囲の粒径の導電性微粒子が
存在する場合もある。この導電性微粒子は、導電性薄膜
４を構成する材料の元素の一部、あるいは全ての元素を
含有するものとなる。電子放出部５及びその近傍の導電
性薄膜４上には、炭素、炭素化合物、導電性薄膜の材質
とは異なる金属ないし金属化合物などを有することもで
きる。

【００４３】さらに電子放出部５及びその近傍の導電性
薄膜４上には、該電子放出部５を形成する上記物質より
も低い仕事関数を有する材質よりなる、低仕事関数材層
が形成される。該低仕事関数材層は、上記亀裂内部での
電界強度が低くても電子放出が起こるようにするために
形成されるもので、使用可能な材質としては、アルカリ
金属、アルカリ土類金属ないしその酸化物、またはＬａ
Ｂ６等の希土類金属の硼化物などを挙げることが出来
る。

【００４４】上記、本実施形態の表面伝導型電子放出素
子の一例について、その製造方法の一例を、図２を用い
て説明する。

【００４５】図２（ａ）：基板１を、有機溶剤、中性洗
剤、純水などで十分に洗浄し、乾燥した後、フォトレジ
ストを塗布、適当な露光、現像工程を経て制御電極７の
形状に対応する開口１１を有するレジストパターン１２
を形成する。

【００４６】（ｂ）：上記レジストパターン１２をマス
クとして、基板１をエッチングし、制御電極７の形状に
対応する溝１３を形成する。

【００４７】（ｃ）：真空蒸着法、スパッタ法などの薄
膜堆積法により、金属膜１４を堆積する。このとき金属
膜１４の厚さは、溝１３の深さと同じになるように調節
する。（ｄ）：リフトオフ法により上記レジストパタ
ーン１２とその上部の金属膜１４を除去し、金属膜１４
の残留部の制御電極７を形成する。

【００４８】図３（ｅ）：基板１及び制御電極７上に絶
縁層６を形成する。（ｅ′）はこの状態の平面図であ
る。

【００４９】（ｆ）：絶縁層６の上にレジストを塗布
し、レジストパターン１５を形成後、絶縁層６をエッチ
ングし、コンタクトホール１６を形成する。（図
（ｅ′）のＢ−Ｂに沿った断面を示す。）（ｇ）：コンタクトホール１６に制御電極７と同じ材質
の膜を形成、レジストパターン１５を除去してリフトオ
フして、コンタクトホール１６を埋め込む。

【００５０】図４（ｈ）：上記と同様のレジストパター
ンの形成、金属膜堆積、レジストパターン除去の工程を
行い、接続電極８を形成する。図４（ｈ′）ほこの状態
の平面図である。

【００５１】（ｉ）：再度レジストパターン形成、金属
膜堆積、レジストパターン除去の工程を行い、素子電極
２，３を形成する。

【００５２】（ｊ）：Ｃｒ膜を堆積、レジストパターン
形成、エッチングの工程を行い、導電性薄膜４の形状に
対応する開口１７を有するＣｒマスク１８を形成する。

【００５３】図５（ｋ）：導電性薄膜４の形成用薄膜１
９を形成する。形成法は例えば、有機金属化合物の溶液
を塗布した後、大気中で熱処理し、酸化物薄膜１９を形
成する。あるいは、真空蒸着法や、スパッタ法などによ
り薄膜を堆積しても良い。

【００５４】（ｌ）：Ｃｒマスク１８をウェットエッチ
ングにより除去し、リフトオフ法により導電性薄膜４を
形成する。なお、薄膜１９の形成方法によっては、マス
クの材質はＣｒでなく適当なフォトレジストを用いても
良い。この場合マスクの除去は適当な有機溶剤によって
行う。

【００５５】（ｍ）：つづいて、フォーミング工程を施
す。この工程で形成される当該電子放出素子の平面図を
図５（ｍ’）に示している。このフォーミング工程の方
法の一例として通電処理による方法を説明する。

【００５６】処理は、図６に模式的に示す真空処理装置
（特性評価装置を兼ねる）を用いる。先ず、装置の概要
を説明する。

【００５７】図６において、２１ａはフォーミング処
理、活性化処理及び電子放出特性の評価を行うための第
１の真空チャンバー、２１ｂは低仕事関数材層を形成す
るための第２の真空チャンバーである。２つの真空チャ
ンバー２１ａ，２１ｂはそれぞれ排気装置２２ａ，２２
ｂにより排気することができ、真空計２３ａ，２３ｂ、
四重極質量分析装置（Ｑ−ｍａｓｓ）２４ａ，２４ｂに
より真空チャンバー２１ａ，２１ｂ内の圧力と、ガス種
それぞれの分圧をモニタすることが出来る。２５ａ，２
５ｂはガス導入装置である。導入するガスの種類は目的
に応じて適宜定める。また、図では、各真空チャンバー
２１ａ，２１ｂに１つずつのガス導入装置２５ａ，２５
ｂが設けられているが、必要に応じて複数のガス導入装
置２５ａ，２５ｂを設けても良い。ガス導入装置２５
ａ，２５ｂと排気装置２２ａ，２２ｂを適当に操作する
ことにより、真空チャンバー２１ａ，２１ｂ内を所望の
雰囲気に保持することが出来る。２つの真空チャンバー
２１ａ，２１ｂはゲートバルブ２６を介して接続されて
いる。

【００５８】また、２７は搬送装置で、フォルダ２８に
セットされた電子放出素子２９を、２つの真空チャンバ
ー２１ａ，２１ｂの間を移動させることが出来る。

【００５９】また、アノード３０、フォルダ２８に接続
された各種配線は、接続用ボード３１を介して外部の駆
動回路３２に接続されている。この部分については駆動
用配線を模式的に示す図７により説明する。なお、図を
簡略にするため、フォルダ２８と接続用ポート３１は省
略し、駆動回路の内容を具体的に示した。各部の働き
は、以下で順次説明する。

【００６０】電子放出素子をフォルダ２８に取り付けて
第１の真空チャンバー２１ａ内に設置し、内部を所望の
雰囲気にする。雰囲気は素子を構成する材質などに応じ
て適宜決定する。素子電極２，３間に電源４１を用い
て、電流を流すと、導電性薄膜４の一部に、局所的に破
壊、変形もしくは変質等の構造の変化した部位が形成さ
れる。該部位が電子放出部５を構成する。通電フォーミ
ングの電圧波形の例を図８に示す。なお、このときの電
流値は、電流計４２により計測される。

【００６１】電圧波形は、図に示すパルス波形が、好ま
しい。これにはパルス波高値を定電圧としたパルスを連
続的に印加する例の図８（ａ）に示した手法と、パルス
波高値を増加させながら、電圧パルスを印加する例の図
８（ｂ）に示した手法がある。

【００６２】図８（ａ）におけるＴ１及びＴ２は電圧波
形のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅ
ｃ．〜１０ｍｓｅｃ．、Ｔ２は、１０μｓｅｃ．〜１０
０ｍｓｅｃ．の範囲で設定される。三角波の波高値（通
電フォーミング時のピーク電圧）は、表面伝導型電子放
出素子の形態に応じて適宜選択される。このような条件
のもと、例えば、数秒から数十分間電圧を印加する。パ
ルス波形は三角波に限定されるものではなく、矩形波な
ど所望の波形を採用することができる。

【００６３】図８（ｂ）におけるＴ１及びＴ２は、図８
（ａに）示したのと同様とすることができる。三角波の
波高値（通電フォーミング時のピーク電圧）は、例えば
０.１Ｖステップ程度づつ、増加させることができる。

【００６４】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性薄膜４を局所的に破壊、変形しない
程度の電圧を印加し、電流を測定して検知することがで
きる。例えば０.１Ｖ程度の電圧印加により流れる素子
電流を測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示
した時、通電フォーミングを終了させる。

【００６５】フォーミング処理を終えた電子放出素子に
は、活性化工程と呼ばれる処理を施す。この工程は、上
記フォーミング工程により形成された電子放出部５の亀
裂付近に炭素、炭素化合物あるいは金属などを堆積させ
ることにより、放出電流Ｉｅ，素子電流Ｉｆの値を増大
させる工程である。この工程において、前記のように堆
積する膜により、前記の亀裂の幅を実効的に狭めること
により、放出電流Ｉｅ，素子電流Ｉｆを増加させている
ものと考えられ、これにより電圧Ｖｆによって亀裂内に
生ずる電界強度が大きくなる。従来の表面伝導型電子放
出素子では、この活性化工程により、放出電流Ｉｅが、
実際に使用されるときと同程度以上の十分大きくなるよ
うに処理を行うが、本実施形態においては制御電極７に
電圧を印加することにより生ずる電界により、放出電流
Ｉｅを制御できるようにするため、亀裂の幅はあまり狭
くせず、放出電流Ｉｅ，素子電流Ｉｆの大きさは従来の
素子の活性化に比べ小さい値にとどめる。

【００６６】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、パル
スの印加を繰り返すことで行うことができる。この雰囲
気は、例えば油拡散ポンプやロータリーポンプなどを用
いて真空容器内を排気した場合に、雰囲気内に残留する
有機ガスを利用して形成することができる他、イオンポ
ンプなどにより一旦十分に排気した真空中に適当な有機
物質のガスを導入することによっても得られる。このと
きの好ましい有機物質のガス圧は、前述の応用の形態、
真空容器の形状や、有機物質の種類などにより異なるた
め、場合に応じ適宜設定される。

【００６７】適当な有機物質としては、アルカン、アル
ケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類等
を挙げることが出来、具体的には、メタン、エタン、プ
ロパンなどＣ_nＨ_2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどＣ_nＨ_2n等の組成式で表される不飽
和炭化水素、ベンゼン、トルエン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等あるいは
これらの混合物が使用できる。この処理により、雰囲気
中に存在する有機物質から、炭素が電子放出部の亀裂付
近に堆積し、亀裂幅が調整される。ここで堆積する炭素
及び／又は炭素化合物は、例えばグラファイト（いわゆ
るＨＯＰＧ，ＰＧ，ＧＣを包含する、ＨＯＰＧはほぼ完
全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ
程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎ
ｍ程度になり結晶構造の乱れがさらに大きくなったもの
を指す。）、非晶質カーボン（アモルファスカーボン及
び、アモルファスカーボンと前記グラファイトの微結晶
の混合物を指す）あるいは、有機高分子などである。

【００６８】堆積した炭素及び／又は炭素化合物が素子
駆動時に安定であることが必要であり、出来るだけ結晶
性の良いグラファイトからなっていることが好ましい。
たとえば上記有機物質とともに、エッチングガスを雰囲
気中に導入したり、有機物質とエッチングガスを交互に
導入して活性化処理を行うことにより、炭素の結晶性の
改善が可能である。

【００６９】あるいは、金属化合物を含む雰囲気中で同
様にパルスを印加することによっても活性化は可能であ
る。この場合上記金属化合物から分解した金属が電子放
出部に堆積し、放出電流Ｉｅ，素子電流Ｉｆの値が増大
する。堆積する金属としては、素子の耐久性を向上させ
るために高融点のものが好ましく、雰囲気中に導入する
金属化合物としては、該金属のフッ化物、塩化物、臭化
物、ヨウ化物等の金属ハロゲン化物、メチル化物、エチ
ル化物、ベンジル化物などのアルキル金属類、アセチル
アセトナート、ジピバノイルメタナート、ヘキサフルオ
ロアセチルアセトナート等の金属ｂ−ジケトナート類、
アリル錯体、シクロペンタジエニル錯体等の金属エニル
錯体類、ベンゼン錯体等のアレーン錯体、金属カルボニ
ル類、金属アルコキシド類など及びこれらの複合した化
合物などを挙げることが出来る。

【００７０】具体的な化合物の例として、ＮｂＦ₅，Ｎ
ｂＣｌ₅，Ｎｂ（Ｃ₅Ｈ₅) （ＣＯ）₄ Ｎｂ（Ｃ
₅Ｈ₅）₂ Ｃｌ₂，ＯｓＦ₄，Ｏｓ（Ｃ₃Ｈ₇Ｏ₂)
₃，Ｏｓ（ＣＯ）₅，Ｏｓ₃（ＣＯ）₁₂，Ｏｓ（Ｃ₅Ｈ
₅）₂，ＲｅＦ₅，ＲｅＣｌ₅，Ｒｅ（ＣＯ）₁₀，Ｒｅ
Ｃｌ（ＣＯ）₅，Ｒｅ（ＣＨ₃）（ＣＯ）₅，Ｒｅ（Ｃ
₅Ｈ ₅）（ＣＯ）₃，Ｔａ（Ｃ₅Ｈ₅）（ＣＯ）₄，Ｔ
ａ（ＯＣ₂Ｈ₅）₅，Ｔａ（Ｃ₅Ｈ₅）₂Ｃｌ₂，Ｔａ
（Ｃ₅Ｈ₅）₂Ｈ₃，ＷＦ₆，Ｗ（ＣＯ）₆，Ｗ（Ｃ₅
Ｈ₅）₂Ｃｌ₂，Ｗ（Ｃ₅Ｈ₅）₂Ｈ₂，Ｗ（ＣＨ₃）
₆等が挙げられる。

【００７１】なおパルス波形は、図８に示した三角波の
他、図９（ａ）のような矩形波パルス、図９（ｂ）のよ
うな、交互に極性の変化する矩形波パルスなど条件に応
じ適宜選択される。パルス幅、パルス間隔、パルス波高
値なども適宜設定される。

【００７２】以上のフォーミング処理、活性化処理は、
圧力計２３ａとＱ−ｍａｓｓ２５ａによってモニタしな
がら排気装置２２ａとガス導入装置２５ａを適宜調整す
ることにより、チャンバー内の雰囲気を調節し、電源４
１により適当なパルス電圧を印加することによって行
う。素子電流Ｉｆは電流計４２により計測される。放出
電流Ｉｅを計測する場合は、高圧電源４３によりアノー
ド電極３０に電圧を印加し、電流計４４により電流値を
計測する。

【００７３】つづいて、低仕事関数材層の形成を行う。
図６において、フォルダ２８に取り付けた電子放出素子
２９を、搬送装置２７により第２のチャンバー２１ｂ内
に移動する。第２の真空チャンバー２１ｂ内部は、排気
装置２２ｂにより十分に排気されている。圧力は例えば
１×１０^-5Ｐａ以下である。３３は低仕事関数材とヒー
ターからなる蒸着源、３４は加熱用電源である。低仕事
関数材としては、例えばアルカリ金属、アルカリ土類金
属が挙げられ、これらの酸化物も同様に低い仕事関数を
有する。

【００７４】加熱用電源３４によりヒーターを加熱し、
蒸着源３３から低仕事関数材たとえばセリウムＣｅを蒸
発させ、電子放出素子２９の表面に蒸着膜を形成する。
このときＣｅの膜が厚くなりすぎると電子放出素子２９
にリーク電流が流れるようになるので、蒸発させる量を
調節する。また、不要な部分に低仕事関数材が付着する
のを防ぐため、適当なマスク（不図示）を用いても良
い。

【００７５】この後、真空チャンバー２１ｂに僅かに酸
素を導入して、上記低仕事関数材層を酸化しても良い。
このときの酸素分圧は、例えば１×１０^-3Ｐａ程度であ
る。

【００７６】以上の処理の後、電子放出素子２９を第１
の真空チャンバー２１ａ内に戻し、電子放出特性を測定
する。素子電極２，３には電源４１によるパルス電圧を
印加し、素子電流Ｉｆを電流計４２により計測する。ア
ノード電極３０には高圧電源４３により直流電圧Ｖａが
印加され、電流計４４により放出電流Ｉｅが計測され
る。

【００７７】制御電極７には、制御回路４５により電圧
が印加されるが、この電圧は電源４１により印加される
パルス電圧と同期して印加する事が出来る。

【００７８】本実施形態の電子放出素子２９が示す典型
的な電子放出特性を、図１０（ａ）及び図１０（ｂ）に
示す。図１０（ａ）は電源４１により素子電極２，３に
印加する電圧Ｖｆと放出電流Ｉｅの関係を模式的に示
す。縦軸、横軸ともリニアスケールである。図１０
（ａ）のａは制御電極７の電位を０Ｖ（グランド）とし
たときの特性を示すものである。従来と同様の放出電流
Ｉｅの値が得られる。

【００７９】制御電極７に正の電位を与えると、特性
は、図１０（ａ）のｂの様になり、電子放出量は増大す
る。逆に負の電位を与えると電子放出量はｃの様に減少
し、さらに電位を下げると、ついには放出電流Ｉｅが観
測されなくなる。

【００８０】図１０（ｂ）は、一定の波高値のパルスを
電源４１によって印加しながら、制御電極７に印加する
電圧を、正負両側に変化させたときの電子放出効率ηの
変化の様子を模式的に示したものである。

【００８１】図１０（ｂ）のように、制御電極７に印加
する正の電圧がある程度大きくなると、電子放出効率η
が急激に大きくなる。一方、負の電圧を印加すると電子
放出効率ηは低下し、ついには電子放出が行われなくな
ってしまう。

【００８２】以上の結果から、本実施形態の電子放出素
子は、（１）制御電極に正の電位を与えることにより、電子放
出効率ηを向上させることが出来る。

【００８３】（２）素子電極に印加する電圧パルスを一
定に保ったまま制御電極により電子の放出を制御出来
る。

【００８４】（３）制御電極に負の電位を与えることに
より、電子放出を抑制ないし停止させることが出来る。

【００８５】という特徴を持つことが示される。

【００８６】例えば、上記（１）の性質に注目すると、
特に制御電極７による制御を行うことを目的とせず、制
御電極７に正電位を与えることによる高い電子放出効率
ηを得ることを目的とする場合には、制御電極７と高電
位側素子電極を電気的に接続する構成を採用しても良
い。

【００８７】本実施形態の電子放出素子の応用例につい
て以下に述べる。本実施形態の表面伝導型電子放出素子
の複数個を基板上に配列し、例えば電子源あるいは、画
像形成装置が構成できる。

【００８８】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々の素子電極を両端で接続し、電子放出
素子の行を多数個配し（行方向と呼ぶ）、この配線と直
交する方向（列方向と呼ぶ）に制御電極を接続すること
により、電子放出素子からの電子放出を制御駆動するは
しご状配置のものがある。これとは別に、電子放出素子
をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配
された複数の電子放出素子の電極の一方を、Ｘ方向の配
線に共通に接続し、同じ列に配された複数の電子放出素
子の電極の他方を、Ｙ方向の配線に共通に接続するもの
が挙げられる。このようなものは所謂単純マトリクス配
置である。制御電極の配線は、制御の方法に応じてＸ方
向、Ｙ方向のいずれかの方向をとる。まず単純マトリク
ス配置について以下に詳述する。

【００８９】本実施形態の表面伝導型電子放出素子は図
１０（ａ）、図１０（ｂ）に示す電子放出特性を有する
ため、多数の電子放出素子を配置した場合においても、
個々の素子の素子電極間に、パルス状電圧を適宜印加
し、これと同調した適当なパルス電圧を制御電極に印加
することにより、入力信号に応じて、表面伝導型電子放
出素子を選択して電子放出量を制御できる。

【００９０】以下、この原理に基づき、本実施形態を適
用可能な電子放出素子を複数配して得られる電子源基板
について、図１１を用いて説明する。図１１において、
５１は電子源基板、５２はＸ方向配線、５３はＹ方向配
線である。５４は表面伝導型電子放出素子、５５は制御
用配線である。

【００９１】ｍ本のＸ方向配線５２は、Ｄｘ１，Ｄｘ
２，…，Ｄｘｍからなり、真空蒸着法、印刷法、スパッ
タ法等を用いて形成された導電性金属等で構成すること
ができる。配線の材料、膜厚、巾は、適宜設計される。
Ｙ方向配線５３は、Ｄｙ１，Ｄｙ２，…，Ｄｙｎのｎ本
の配線よりなり、Ｘ方向配線＄７２と同様に形成され
る。制御用配線５５も同様に形成される。これらｍ本の
Ｘ方向配線５２とｎ本のＹ方向配線５３及び制御用配線
５５との間には、不図示の絶縁層が設けられており、３
者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【００９２】不図示の絶縁層は、真空蒸着法、印刷法、
スパッタ法等を用いて形成されたＳｉＯ₂等で構成され
る。例えば、Ｙ方向配線５３と制御用配線５５を形成し
た基板５１の全面或は一部に所望の形状で形成され、特
に、Ｘ方向配線５２とＹ方向配線５３及び制御用配線５
５の交差部の電位差に耐え得るように、膜厚、材料、製
法が、適宜設定される。Ｘ方向配線５２、Ｙ方向配線５
３および制御用配線５５は、それぞれ外部端子として引
き出されている。

【００９３】表面伝導型電子放出素子５４を構成する一
対の電極（不図示）は、ｍ本のＸ方向配線５２とｎ本の
Ｙ方向配線５３に電気的に接続されている。

【００９４】配線５２，５３および５５を構成する材料
及び一対の素子電極を構成する材料は、その構成元素の
一部あるいは全部が同一であっても、またそれぞれ異な
ってもよい。これら材料は、例えば前述の素子電極の材
料より適宜選択される。

【００９５】Ｘ方向配線５２には、Ｘ方向に配列した表
面伝導型電子放出素子５４の行を、選択するための走査
信号を印加する不図示の走査信号印加手段が接続され
る。一方、Ｙ方向配線５３には、Ｙ方向に配列した表面
伝導型電子放出素子５４の各列を画像信号等の入力信号
に応じて、変調するための不図示の変調信号発生手段が
接続される。各電子放出素子に印加される駆動電圧は、
当該電子放出素子の両端に印加される走査信号と変調信
号の差電圧として供給される。なお制御用配線には、対
応するＹ方向配線に供給される変調信号と同期して、素
子がオンの場合には電子放出効率ηを上昇させるための
適当な正の電位が供給され、電子放出素子がオフの場合
には、電子放出を停止させるための適当な負の電位が供
給される。

【００９６】上記構成においては、単純なマトリクス配
線を用いて、個別の電子放出素子を選択し、独立に駆動
可能とすることができる。このような電子放出素子の駆
動により、電子源基板に対向した面の画像形成部材に高
電圧を印加して、駆動された電子線を蛍光体に当てるこ
とで画像を表示することができる。

【００９７】図１２は、上記単純マトリクス配列の電子
源の構造を説明するための部分模式図、図１３（ａ）、
（ｂ）は図１２のＡ−ＡおよびＢ−Ｂに沿った断面の構
造を示す模式図である。基板５１上に形成されたＹ方向
配線５３と制御用配線５５は第１の絶縁層５６に覆われ
ており、この上に形成された制御用電極７は、接続部５
９を介して制御用配線５５に接続されている。この上に
薄い第２の絶縁層５７が形成され、素子電極２，３、導
電性薄膜４及びＸ方向電極５２が形成されている。素子
電極２は接続部５８を介してＹ方向配線５３と、素子電
極３は直接Ｘ方向配線に接続されている。上記制御用電
極７は、導電性薄膜４の直下に入り込んでおり、上記第
２の絶縁層５７により電気的に絶縁されている。

【００９８】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１４と図１５
を用いて説明する。図１４は、画像形成装置の表示パネ
ルの一例を示す模式図であり、図１５は、図１４の画像
形成装置に使用される蛍光膜の模式図である。

【００９９】図１４において、５１は電子放出素子を複
数配した電子源基板を示す。電子放出素子と配線は煩雑
さを避けるため省略した。６１は電子源基板５１を固定
したリアプレート、６６はガラス基板６３の内面に蛍光
膜６４とメタルバック６５等が形成されたフェースプレ
ートである。６２は支持枠であり、該支持枠６２には、
リアプレート６１、フェースプレート６６が低融点のフ
リットガラスなどを用いて、接合される。

【０１００】外囲器６７は、上述の如く、フェースプレ
ート６６、支持枠６２、リアプレート６１で構成され
る。リアプレート６１は主に電子源基板５１の強度を補
強する目的で設けられるため、電子源基板５１自体で十
分な強度を持つ場合は、別体のリアプレート６１は不要
とすることができる。即ち、電子源基板５１に直接支持
枠６２を封着し、フェースプレート６６、支持枠６２及
び電子源基板５１で外囲器６７を構成しても良い。一
方、フェースプレート６６、リアプレート６１間に、ス
ペーサーとよばれる不図示の支持体を設置することによ
り、大気圧に対して十分な強度をもつ外囲器６７を構成
することもできる。

【０１０１】図１５は、蛍光膜を示す模式図である。蛍
光膜６４は、モノクロームの場合は蛍光体７２のみから
構成することができる。カラーの蛍光膜の場合６４は、
蛍光体７２の配列によりブラックストライプあるいはブ
ラックマトリクスなどと呼ばれる黒色導電材７１と蛍光
体７２とから構成することができる。ブラックストライ
プ、ブラックマトリクスを設ける目的は、カラー表示の
場合、必要となる三原色蛍光体の各蛍光体７２間の塗り
分け部を黒くすることで混色等を目立たなくすること
と、蛍光膜６４における外光反射によるコントラストの
低下を制御することにある。ブラックストライプの材料
としては、通常用いられている黒鉛を主成分とする材料
の他、導電性があり、光の透過及び反射が少ない材料を
用いることができる。

【０１０２】ガラス基板６３に蛍光体７２を塗布する方
法は、モノクローム、カラーによらず、沈澱法、印刷法
等が採用できる。蛍光膜６４の内面側には、通常メタル
バック６５が設けられる。メタルバック６５を設ける目
的は、蛍光体７２の発光のうち内面側への光をフェース
プレート６６側へ鏡面反射させることにより輝度を向上
させること、電子ビーム加速電圧を印加するための電極
として作用させること、外囲器内で発生した負イオンの
衝突によるダメージから蛍光体７２を保護すること等で
ある。メタルバック６５は、蛍光膜６４作製後、蛍光膜
６４の内面側表面の平滑化処理（通常、「フィルミン
グ」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を
用いて堆積させることで作製できる。

【０１０３】フェースプレート６６には、更に蛍光膜６
４の導電性を高めるため、蛍光膜６４の外面側に透明電
極を設けてもよい。

【０１０４】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があ
り、十分な位置合わせが不可欠となる。

【０１０５】図１４に示した画像形成装置の製造方法の
一例を以下に説明する。

【０１０６】図１６はこの工程に用いる装置の概要を示
す模式図である。画像形成装置８１は、排気管８２を介
して真空チャンバー８３に連結され、さらにゲートバル
ブ８４を介して、排気装置８５に接続されている。真空
チャンバー８３には、内部の圧力及び雰囲気中の各成分
の分圧を測定するために、圧力計８６、四重極質量分析
器（Ｑ−ｍａｓｓ）８７等が取り付けられている。画像
表示装置８１の外囲器６７内部の圧力などを直接測定す
ることは困難であるため、該真空チャンバー８３内の圧
力などを測定し、処理条件を制御する。

【０１０７】真空チャンバー８３には、さらに必要なガ
スを真空チャンバー８３内に導入して雰囲気を制御する
ため、ガス導入ライン８８が接続されている。該ガス導
入ライン８８の他端には導入物質源９０が接続されてお
り、導入物質がアンプルやボンベなどに入れて貯蔵され
ている。ガス導入ラインの途中には、導入物質を導入す
るレートを制御するためのガス導入制御装置８９が設け
られている。該ガス導入制御装置８９としては具体的に
は、スローリークバルブなど逃す流量を制御可能なバル
ブや、マスフローコントローラーなどが、導入物質の種
類に応じて、それぞれ使用が可能である。

【０１０８】図１６の装置により外囲器６７の内部を排
気し、フォーミング工程を行う。この際、例えば図１７
に示すように、Ｙ方向配線５３を共通電極９１に接続
し、Ｘ方向配線５２の内の一つに接続された素子に電源
９２によって、同時に電圧パルスを印加して、電子放出
素子５４のフォーミングを行うことができる。パルスの
形状や、処理の終了の判定などの条件は、個別素子のフ
ォーミングについての既述の方法に準じて選択すればよ
い。また、複数のＸ方向配線に、位相をずらせたパルス
を順次印加（スクロール）することにより、複数のＸ方
向配線に接続された素子をまとめてフォーミングする事
も可能である。図１７中、９３は電流測定用抵抗を、９
４は、電流測定用のオシロスコープを示す。なお、制御
用内線はこの処理では利用しないので省略した。

【０１０９】図１６に示す構成で、フォーミング終了
後、活性化工程を行う。外囲器６７内は、十分に排気し
た後、有機物質あるいは金属化合物がガス導入ライン８
８から導入される。あるいは、個別素子の活性化方法と
して記述のように、先ず油拡散ポンプやロータリーポン
プで排気し、これによって真空雰囲気中に残留する有機
物質を用いても良い。また、必要に応じて有機物質ない
し金属化合物以外の物質例えば水素なども導入される場
合もある。この様にして形成した、有機物質ないし金属
化合物を含む雰囲気中で、各電子放出素子５４に電圧を
印加することにより、炭素あるいは金属が電子放出部に
堆積し、電子放出部の亀裂幅が調整されるのは、個別素
子の場合と同様である。このときの電圧の印加方法は、
上記フォーミングの場合と同様の結線により、一つの方
向配線につながった素子に、電圧バルブを印加すればよ
い。

【０１１０】活性化工程終了後は、外囲器６７内の清浄
化を行うことが好ましい。外囲器６７を加熱して、８０
〜２５０℃に保持しながら、イオンポンプ、ソープショ
ンポンプなどのオイルを使用しない排気装置８５により
排気管８２を通じて排気し、活性化工程で用いた有機物
質ないし金属化合物を十分除去する。

【０１１１】次いで、各電子放出素子５４の上部に低仕
事関数材層の形成を行う。その方法の一例として、低い
仕事関数を持つ金属の有機化合物を含む雰囲気中で、上
記活性化工程と同様に、素子にパルス電圧を印加して、
電子放出部に低い仕事関数を持つ金属を堆積させる方法
を説明する。

【０１１２】ここで用いる金属化合物としては、Ｍｇ
（Ｃ₅Ｈ₅）₂が挙げられる。この物質を活性化工程と
同様に、真空チャンバー８３内に導入し、各電子放出素
子５４にパルス電圧を印加してＭｇを堆積させる。パル
ス印加の終了は、素子電流Ｉｆを測定しながら判断す
る。

【０１１３】この後、Ｍｇ（Ｃ₅Ｈ₅）₂の導入を停止
し、外囲器６７内部を十分に排気した後、ごく僅かの酸
素を導入する。酸素分圧は１×１０^-3Ｐａ程度が典型的
な値である。これによりＭｇは酸化されて低仕事関数材
層の安定性が向上する。

【０１１４】この後、外囲器６７内部を再度十分に排気
して、排気管８２をバーナーで加熱して封じきる（この
工程を「封止」と呼ぶ）。

【０１１５】外囲器６７内の圧力を維持するために、真
空度を維持するゲッター処理を行うこともできる。これ
は、外囲器６７の封止を行う直前あるいは封止後に、抵
抗加熱あるいは高周波加熱等を用いた加熱により、外囲
器６７内の所定の位置（不図示）に配置されたゲッター
を加熱し、蒸着膜を形成する処理である。ゲッターは通
常はＢａ等が主成分であり、該蒸着膜の吸着作用によ
り、外囲器６７内の圧力を維持するものである。

【０１１６】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１８を用いて説明する。図１８において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタである。１０５はラ
インメモリ、１０６は同期信号分離回路、１０７は変調
信号発生器、ＶｘおよびＶａは直流電圧源である。

【０１１７】表示パネル１０１は、端子Ｄｏｘｌ乃至Ｄ
ｏｘｍ、端子Ｄｏｙｌ乃至Ｄｏｙｎ、端子Ｃｏｌ乃至Ｃ
ｏｎ（不図示）及び高圧端子Ｈｖを介して外部の電気回
路と接続している。端子Ｄｏｘｌ乃至Ｄｏｘｍには、表
示パネル１０１内に設けられている電子源、即ち、ｍ行
ｎ列の行列状にマトリクス配線された表面伝導型電子放
出素子群を一行（ｎ素子）ずつ順次駆動する為の走査信
号が印加される。

【０１１８】端子Ｄｏｙｌ乃至Ｄｏｙｎには、前記走査
信号により選択された一行の表面伝導型電子放出素子の
各素子の出力電子ビームを制御する為の変調信号が印加
される。端子Ｃｏｌ乃至Ｃｏｎには、上記変調信号に対
応した信号が印加される。高圧端子Ｈｖには、直流電圧
源Ｖａより、例えば１０ｋＶの直流電圧が供給される
が、これは表面伝導型電子放出素子から放出される電子
ビームに蛍光体を励起するのに十分なエネルギーを付与
する為の加速電圧である。

【０１１９】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子を備えたもので（図
中、ＳｌないしＳｍで模式的に示している）ある。各ス
イッチング素子Ｓｌ乃至Ｓｍは、直流電圧源Ｖｘの出力
電圧もしくは０Ｖ（グランドレベル）のいずれか一方を
選択し、表示パネル１０１の端子Ｄｘｌ乃至Ｄｘｍと電
気的に接続される。Ｓｌ乃至Ｓｍの各スイッチング素子
は、制御回路１０３が出力する制御信号Ｔｓｃａｎに基
づいて動作するものであり、例えばＦＥＴのようなスイ
ッチング素子を組み合わせることにより構成することが
できる。

【０１２０】直流電圧源Ｖｘは、本実施形態の場合には
表面伝導型電子放出素子の特性（電子放出しきい値電
圧）に基づき、走査されていない素子に印加される駆動
電圧が電子放出しきい値電圧以下となるような一定電圧
を出力するよう設定されている。

【０１２１】制御回路１０３は、外部より入力する画像
信号の同期信号ＴSYNCに基づいて、適切な表示が行われ
るように各部の動作を整合させる機能を有する。制御回
路１０３は、同期信号分離回路１０６より送られる同期
信号ＴSYNCに基づいて、各部に対してＴSCANおよびＴSF
TおよびＴMRYの各制御信号を発生する。

【０１２２】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離（フィルター）回路等を用いて構成できる。同期信号
分離回路１０６により分離された同期信号は、垂直同期
信号と水平同期信号より成るが、ここでは説明の便宜上
ＴSYNC信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。該ＤＡＴＡ信号はシフトレジスタ１０４に入力され
る。

【０１２３】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号ＴSFTに基づいて動
作する（即ち、制御信号ＴSFTは、シフトレジスタ１０
４のシフトクロックであるということもできる。）。シ
リアル／パラレル変換された画像１ライン分（電子放出
素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄｌ
乃至Ｉｄｎのｎ個の並列信号として前記シフトレジスタ
１０４より出力される。

【０１２４】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号ＴMRYに従っ
て適宜Ｉｄｌ乃至Ｉｄｎの内容を記憶する。記憶された
内容は、Ｉ′ｄｌ乃至Ｉ′ｄｎとして出力され、変調信
号発生器１０７に入力される。

【０１２５】変調信号発生器１０７は、画像データＩ′
ｄｌ乃至Ｉ′ｄｎの各々に応じて表面伝導型電子放出素
子の各々を適切に駆動変調する為の信号源であり、その
出力信号は、端子Ｄｏｙｌ乃至Ｄｏｙｎを通じて表示パ
ネル１０１内の表面伝導型電子放出素子に印加される。

【０１２６】また、煩雑さを避けるため図では省略した
が、上記変調信号発生器１０７は、端子Ｃｏｌ乃至Ｃｏ
ｎに、端子Ｄｏｙｌ乃至Ｄｏｙｎに印加した信号と同期
した制御信号も同時に印加する。

【０１２７】前述のように、本実施形態の電子源に配置
された素子は、素子電極に印加される電圧と制御電極に
印加する電圧を適宜調節することにより、各素子を独立
に制御することが可能である。図１０に示した電子放出
特性を利用して、電子ビームの強度を制御することが可
能である。また、パルスの幅Ｐｗを変化させることによ
り出力される電子ビームの電荷の総量を制御する事が可
能である。

【０１２８】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルス電圧
の波高値を変調するような電圧変調方式の回路を用いる
ことができる。

【０１２９】パルス幅変調方式を実施するに際しては、
変調信号発生器１０７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。

【０１３０】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものをも、アナログ信号式のも
のをも採用できる。画像信号のシリアル／パラレル変換
や記憶が所定の速度で行われれば良いからである。

【０１３１】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路な
どを付加する。パルス幅変調方式の場合、変調信号発生
器１０７には、例えば高速の発振器および発振器の出力
する波数を計数する計数器（カウンタ）及び計数器の出
力値と前記メモリの出力値を比較する比較器（コンパレ
ータ）を組み合わせた回路を用いる。必要に応じて、比
較器の出力するパルス幅変調された変調信号を表面伝導
型電子放出素子の駆動電圧にまで電圧増幅するための増
幅器を付加することもできる。

【０１３２】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路（ＶＯＣ）を
採用でき、必要に応じて表面伝導型電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。

【０１３３】このような構成をとり得る本実施形態の画
像表示装置においては、各電子放出素子に、容器外端子
Ｄｏｘｌ乃至Ｄｏｘｍ、端子Ｄｏｙｌ乃至Ｄｏｙｎおよ
び端子Ｃｏｌ乃至Ｃｏｎを介して電圧を印加することに
より、各電子放出素子の電子放出が生ずる。高圧端子Ｈ
ｖを介してメタルバック６４、あるいは透明電極に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜６３に衝突し、発光が生じて画像が形成される。

【０１３４】ここで述べた画像形成装置の構成は、本実
施形態を適用可能な画像形成装置の一例であり、本発明
の技術思想に基づいて種々の変形が可能である。入力信
号については、ＮＴＳＣ方式を挙げたが入力信号はこれ
に限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など
他、これよりも、多数の走査線からなるＴＶ信号（例え
ば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも
採用できる。

【０１３５】次に、はしご型配置の電子源及び画像形成
装置の第１の構成について図１９及び図２０を用いて説
明する。

【０１３６】図１９は、はしご型配置の電子源の一例を
示す模式図である。図１９において、１１１は電子源基
板、１１２は電子放出素子、１１３、Ｄｘ１〜Ｄｘ１０
は、電子放出素子１１２を接続するための共通配線であ
る。７は制御電極で、接続配線１１４を介して、共通配
線の内、駆動時に高電位側となる方に接続されている。
電子放出素子１１２は、基板１１１上に、Ｘ方向に並列
に複数個配されている（これを素子行と呼ぶ）。この素
子行が複数個配されて、電子源を構成している。各素子
行の共通配線間に駆動電圧を印加することで、各素子行
を独立に駆動させることができる。即ち、電子ビームを
放出させたい素子行には、電子放出しきい値以上の電圧
を、電子ビームを放出しない素子行には、電子放出しき
い値以下の電圧を印加する。各素子行間の共通配線Ｄｘ
２〜Ｄｘ９は、例えばＤｘ２、Ｄｘ３を同一配線とする
こともできる。

【０１３７】図２０は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。図２０において、１１６はグリッド電極、１１７
は電子が通過するため空孔、１１５はＤｏｘ１，Ｄｏｘ
２，…Ｄｏｘｍよりなる容器外端子である。１１８は、
グリッド電極１１６と接続されたＧ１，Ｇ２，…Ｇｎか
らなる容器外端子、１１１は電子源基板である。ここに
示した画像形成装置と、図１４に示した単純マトリクス
配置の画像形成装置との大きな違いは、電子源基板１１
１とフェースプレート６６の間にグリッド電極１１６を
備えているか否かである。

【０１３８】図２０においては、基板１１１とフェース
プレート６６の間には、グリッド電極１１６が設けられ
ている。グリッド電極１１６は、表面伝導型放出素子か
ら放出された電子ビームを変調するためのものであり、
はしご型配置の素子行と直交して設けられたストライプ
状の電極に電子ビームを通過させるため、各素子に対応
して１個ずつ円形の開口１１７が設けられている。グリ
ット電極１１６の形状や設置位置は図２０に示したもの
に限定されるものではない。例えば、開口としてメッシ
ュ状に多数の通過口を設けることもでき、グリッド電極
１１６を表面伝導型電子放出素子の周囲や近傍に設ける
こともできる。

【０１３９】容器外端子１１５およびグリッド容器外端
子１１８は、不図示の制御回路と電気的に接続されてい
る。

【０１４０】本実施形態の画像形成装置では、素子行を
１列ずつ順次駆動（走査）していくのと同期してグリッ
ド電極列に画像１ライン分の変調信号を同時に印加す
る。これにより、各電子ビームの蛍光体への照射を制御
し、画像を１ラインずつ表示することができる。

【０１４１】図２１は、はしご型配置の電子源の別の一
例を示す模式図である。図１９の場合と同様に、電子放
出素子１１２は、基板１１１上に、Ｘ方向（行方向）に
並列に複数個配されている（これを素子行と呼ぶ）。こ
の素子行が複数個配され、さらに制御電極７に接続した
制御電極用配線１１５（Ｃ１〜Ｃ１０）が素子行に直交
する方向（列方向）に複数、平行に配置されて、電子源
を構成している。各素子行の共通配線間に駆動電圧を印
加することで、行選択を行い、制御電極用配線の各々に
変調信号に対応した電圧を印加することにより、各素子
を独立に制御することが出来る。すなわち、電子を放出
させる素子に接続された制御電極用配線には、適当な正
の電位、例えば共通配線の高電位側と同じ電位を印加、
電子を放出させない素子に接続された制御電極用配線に
は、適当な負の電位を印加することにより、信号に対応
した画像が形成される。グリッド電極は不必要である。

【０１４２】上記電子源を用いて、図２０と同様の電子
源が構成できる。ただしグリッド電極は損じせず、制御
電極Ｃｌ〜Ｃｎが外部の端子Ｇｌ〜Ｇｎに接続される。

【０１４３】上記電子源においては、図２０のグリッド
電極に相当する制御電極用配線が、電子源基板上に形成
されており、画像表示装置を組み立てる際の位置合わせ
の煩わしさが緩和される。また、制御電極に印加する電
圧は、素子電極間に印加する電圧とほぼ同程度で、グリ
ッド電極に印加する電圧よりも低く出来る。このため画
像表示装置の駆動回路の設計が容易になると言う利点も
ある。

【０１４４】本実施形態の画像形成装置は、上記のいず
れの構成を採用しても、テレビジョン放送の表示装置、
テレビ会議システムやコンピューター等の表示装置の
他、感光性ドラム等を用いて構成された光プリンターと
しての画像形成装置等としても用いることができる。

【０１４５】

【実施例】以下、実施例に基づいて本発明を説明する。

【０１４６】［実施例１］本実施例の構成は、図１に模
式的に示したものと同様である。図２（ａ）〜図５
（ｍ）を参照して、本実施例の製造方法を説明する。な
お本実施例の素子は、下記の方法により１０回作成し
た。

【０１４７】（工程−ａ）青板ガラスの基板１を洗剤、
有機溶剤及び純水により十分洗浄、乾燥させた後、フォ
トレジスト（ＡＺ１３７０、ヘキスト社製）をスピンナ
ーにより塗布し、ベーキングした後フォトマスクを用い
て露光、これを現像して制御電極７の形状に対応する開
口部１１を有するレジストパターン１２を形成した。開
口部１１の幅ｗは、５μｍとした（図２（ａ））。

【０１４８】（工程−ｂ）上記レジスタトパターンをマ
スクとして用い、基板１をＣＦ４ガスを用いてドライエ
ッチングして、溝１３を形成した。溝の深さは３００ｎ
ｍとした（図２（ｂ））。

【０１４９】（工程−ｃ）スパッタリング法によりＰｔ
膜１４を堆積した。Ｐｔ膜の厚さは溝１３の深さと同じ
３００ｎｍとなるよう調整した（図２（ｃ））。

【０１５０】（工程−ｄ）素子をアセトンに浸漬して、
レジストパターン１２を溶解し除去、リフトオフにより
制御電極７を形成した。このとき基板の面と制御電極の
面はほぼ一致する（図２（ｄ））。

【０１５１】（工程−ｅ）高周波スパッタ法によりＳｉ
Ｏ₂よりなる絶縁層６を形成、絶縁層の厚さは１.５μ
ｍとした（断面図；図３（ｅ）、平面図；図３
（ｅ′））。

【０１５２】（工程−ｆ）上記の工程−ａと同様の手順
で、コンタクトホール１６の形状に対応する開口部を有
するレジストパターン１５を形成、ドライエッチングに
よりこの部分の絶縁層６を除去し、コンタクトホール１
６を形成した（図３（ｆ））。

【０１５３】（工程−ｇ）工程−（ｃ）〜（ｄ）と同様
の方法で、Ｐｔによりコンタクトホールを埋め込む（図
３（ｇ））。

【０１５４】（工程−ｈ）フォトレジスト（ＲＤ−２０
００Ｎ−４１；日立化成社製）によりレジストパターン
を形成、Ｐｔをスパッタ法により堆積して接続電極８及
び素子電極２，３を形成する。接続電極と素子電極をと
もにＰｔにより形成するため、３つの電極を一度に形成
することが出来る。素子電極２，３は制御電極７を中央
にはさむように対向して形成した。素子電極の間隔Ｌは
１０μｍとした（図４（ｈ），（ｈ′），（ｉ）；
（ｈ′）は平面図、（ｈ）はＢ−Ｂ、（ｉ）はＡ−Ａに
沿った断面）。本実施例では、素子電極２，３と制御電
極７の接続電極８は同時に形成した。

【０１５５】（工程−ｉ）真空蒸着法により厚さ１００
ｎｍのＣｒ膜を堆積、レジストマスクを形成し、ウェッ
トエッチングによりＣｒ膜の不要部分を除去し、導電性
薄膜４の形状に対応する開口部１７を有するＣｒマスク
１８を形成、レジストマスクをアセトンにより溶解し除
去する（図４（ｊ））。

【０１５６】（工程−ｊ）Ｐｄアミン錯体の溶液（ｃｃ
ｐ４２３０；奥野製薬（株）製）をスピンナーを用いて
塗布し、大気中で３００℃１２分間の加熱焼成処理を行
った。これによりＰｄＯを主成分とする微粒子からなる
薄膜が形成される（図５（ｋ））。

【０１５７】（工程−ｋ）ウェットエッチングによりＣ
ｒマスクを除去、リフトオフによって導電性薄膜４が形
成された。該導電性薄膜の抵抗値はＲｓ＝２×１０⁴Ω
／□程度であった（図５（ｌ））。

【０１５８】（工程−ｌ）つづいてフォーミング工程を
行う。素子を図６に示した真空処理装置にセットする。

【０１５９】素子フォルダー２８にはヒーター（不図
示）が内蔵されており、２５０℃まで加熱することが出
来る。また真空チャンバー２１ａ，２１ｂの外壁にはリ
ボンヒーターが取り付けられており、同じく２５０℃ま
で加熱することが出来る。排気装置２２ａ，２２ｂはい
ずれもソープションポンプとイオンポンプにより構成さ
れている。

【０１６０】先ず、第１の真空チャンバー２１ａ内を排
気装置２２ａにより排気し、圧力を１.３×１０^-3Ｐａ
とする。つづいて、素子電極２，３の間に接続用ポート
３１を介して駆動回路３１の電源（図７の参照番号４
１）によりパルス電圧を印加する。パルス電圧の波形
は、図８（ｂ）に示すような、波高値の漸増する三角波
である。パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２
＝１０ｍｓｅｃ．、波高値は０.１Ｖ刻みで徐々に上昇
させた。なお、三角波パルスの間のパルスのオフ期間中
に、０.１Ｖの矩形波パルスを挿入し、これにより抵抗
の測定を行いながらフォーミング処理を行った。本実施
例においては、抵抗値が１ＭΩを越えたところで処理を
終了した。このときの三角波パルスの波高値は、１０個
の素子のいずれにおいても７.０Ｖ前後であった。

【０１６１】（工程−ｍ）次に活性化処理を行う。真空
チャンバー２１ａ内にガス導入装置２５ａによりアセト
ンと水素を導入した。それぞれの分圧は、（ＣＨ₃）₂
ＣＯ；１．３×１０^-1Ｐａ，Ｈ₂；１．３×１０^-2Ｐａ
とした。

【０１６２】この状態で、素子電極２と３の間に、図９
（ａ）に示す矩形波のパルス電圧を印加した。波高値Ｖ
ｐｈ＝１５Ｖ、パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間
隔Ｔ２＝１０ｍｓｅｃ．とした。

【０１６３】素子電流が０.１ｍＡに達したところで、
パルス印加とアセトン及び水素の導入を停止し、素子ホ
ルダー２８を内蔵のヒーターにより２５０℃に加熱し、
真空チャンバー内を排気した。

【０１６４】（工程−ｎ）前の工程で導入した物質が、
真空チャンバー内から除去されたことを確かめてから、
ゲートバルブ２６を開き、素子２９をセットした素子ホ
ルダー２８を搬送装置２７より、別の真空チャンバー２
１ｂ内へ移動させる。真空チャンバー２１ｂ内は、排気
装置２２ｂにより、１０^-5Ｐａ程度の圧力に排気されて
いる。

【０１６５】素子の移動が完了したところで、低仕事関
数材であるＢａを蒸着する。蒸着源としては、蒸着型Ｂ
ａゲッタを使用した。

【０１６６】この後、真空チャンバー２１ｂ内にＯ₂を
導入、分圧を１.３×１０^-3Ｐａとし、１分間保持、そ
の後速やかに排気した。この処理により、Ｂａの表面は
酸化され、耐久性が改善される。ＢａＯも、金属Ｂａと
同様に低い仕事関数を有する物質である。

【０１６７】この後、素子を再び真空チャンバー２１ａ
内に戻し、素子の特性を評価した。

【０１６８】真空チャンバー２１ａ内の圧力は、２.７
×１０^-6Ｐａであった。素子に印加したパルス電圧は、
波高値Ｖｐｈ＝１５Ｖ、パルス幅Ｔ１＝１００μｓｅ
ｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。素子の
電子放出部５とアノード電極（図７の参照番号３０）と
の距離は、Ｈ＝４ｍｍ、アノード電圧Ｖａ＝１.０ｋＶ
に設定して測定した。

【０１６９】パルス波形を三角波（図８（ａ））とし
て、素子電圧Ｖｆと、放出電流Ｉｅとの関係を測定し
た。制御電極の電位をＶｃ＝０Ｖ（素子の低電位側と同
じ）とすると、図１０（ａ）のａの様な関係が得られ、
Ｖｆ＝１５Ｖに対応する放出電流Ｉｅの値は１.０μ
Ａ、素子電流Ｉｆの値は１.０ｍＡ、電子放出効率η＝
Ｉｅ／Ｉｆ＝０.１％であった。制御電極の電位を上げ
ると、徐々に放出電流Ｉｅが上昇し、Ｖｃ＝１５Ｖの
時、Ｖｆ＝１５Ｖに対する放出電流Ｉｅの値は、２.１
μＡとなった。素子電流Ｉｆも１.４ｍＡまで上昇し、
η＝０.１５％となった。放出電流Ｉｅの閾値は３.８Ｖ
に低下した。

【０１７０】制御電極に負の電位を与えると、放出電流
Ｉｅは徐々に減少し、Ｖｃ＝８Ｖの時、Ｖｆ＝１５Ｖに
対し、放出電流Ｉｅが観測されなくなった。

【０１７１】［比較例１］実施例１と工程−ｌまで同様
な処理を行い、工程−ｍにおいて、活性化処理を、素子
電流が１.３ｍＡとなるまで継続した。

【０１７２】この後、工程−ｎは行わず、実施例１と同
様な測定を行った。Ｖｃ＝０ＶではＶｆ＝１５Ｖに対
し、放出電流Ｉｅ＝１.２μＡ、素子電流Ｉｆ＝１.５ｍ
Ａ、η＝０.０８％であった。制御電極の電位を変えて
もこの値は変動しなかった。

【０１７３】［実施例２］実施例１と工程−ｌまで同様
な処理を行い、工程−ｍにおいて、活性化処理を、Ｗ
（ＣＯ）₆を導入して行った。工程−ｎは、実施例１と
同様に行った。

【０１７４】電子放出特性を測定したところ、実施例１
の結果とほぼ同様の結果が得られた。

【０１７５】［実施例３］本実施例は、図１１、図１２
及び図１３に模式的に示したような構造を有する電子
源、及びそれを用いた画像表示装置である。配列の数
は、Ｙ方向に１００個、Ｘ方向に３００個で、３原色に
対応した３つの発光点をあわせて１画素として、１００
×１００画素の画像表示装置となる。

【０１７６】電子源の製造方法を、図２２（Ａ）〜図２
４（Ｎ）を参照して説明する。

【０１７７】（工程−Ａ）洗浄した青板ガラスに、スパ
ッタ法によりＳｉＯ₂を０.５μｍの厚さに成膜して、
基板５１とした。つづいて、厚さ５ｎｍのＣｒ、厚さ６
００ｎｍのＡｕを順次積層した後、フォトレジスト（Ａ
Ｚ１３７０・ヘキスト社製）をスピンナーにより回転塗
布し、ベークした後、フォトマスク像を露光、現像して
Ｙ方向配線及び制御用配線のパターンを形成し、Ａｕ／
Ｃｒ堆積膜をウェットエッチングにより、不要なＡｕ／
Ｃｒ膜を除去して、所望の形状のＹ方向配線５３及び制
御用配線５５を形成した（図２２（Ａ））。

【０１７８】（工程−Ｂ）厚さ１.５μｍのシリコン酸
化膜からなる、第１の絶縁層５６をＲＦスパッタリング
法により堆積した（図２２（Ｂ））。

【０１７９】（工程−Ｃ）制御電極７の形状に対応する
開口部１２１を有するフォトレジストパターン１２２を
形成し、ＣＦ₄とＨ₂を用いた反応性イオンエッチング
法（Reactive IonEching;RIE）法により開口部の絶縁層
に溝１２３を形成した。溝の深さは３００ｎｍとした
（図２２（Ｃ））。

【０１８０】（工程−Ｄ）スパッタリング法により、Ａ
ｕ膜１２４を溝の深さと同じ３００ｎｍ堆積させた（図
２２（Ｄ））。

【０１８１】（工程−Ｅ）レジストパターン１２２を有
機溶剤に溶かして、リフトオフにより不要なＰｔ膜を除
去し、制御電極７を形成した（図２２（Ｅ））。このと
き制御電極７と第１の絶縁層５６の表面はほぼ一致して
いる。

【０１８２】（工程−Ｆ）制御用配線５５と制御電極７
とをつなぐコンタクトホールの形状に対応する開口１２
６を有するフォトレジストパターン１２５を形成する
（図２３（Ｆ））。

【０１８３】（工程−Ｇ）ウェットエッチングとＲＩＥ
により制御用配線５５にまで到達するコンタクトホール
１２７を形成する（図２３（Ｇ））。

【０１８４】（工程−Ｈ）スパッタリング法によりＡｕ
を成膜し、コンタクトホール１２７を埋め込んで、制御
電極７と制御用配線５５を電気的に接続させる。つづい
て有機溶剤によりレジストパターン１２５を溶かし、不
要なＡｕ膜を除去する（図２３（Ｈ））。

【０１８５】（工程−Ｉ）ＳｉＯ₂をＲＦスパッタリン
グ法により１.５μｍ成膜し、第２の絶縁層１２８を形
成する（図２３（Ｉ））。

【０１８６】（工程−Ｊ）素子電極２とＹ方向配線との
コンタクトホールの形状に対応する開口を有するレジス
トパターン１２９を形成する（図２３（Ｊ））。

【０１８７】（工程−Ｋ）ＲＩＥにより、Ｙ方向配線５
３に到達するコンタクトホール１３０を形成する（図２
３（Ｋ））。

【０１８８】（工程−Ｌ）工程−Ｈと同様に、Ａｕでコ
ンタクトホール１３０を埋め込んで、制御用配線５５と
電気的に接続させて露出する。つづいて有機溶剤により
レジストパターン１２９を溶かし、不要なＡｕ膜を除去
する（図２４（Ｌ））。

【０１８９】（工程−Ｍ）素子電極２，３の形状に対応
するレジストパターンを形成し、Ｔｉ；５ｎｍ、Ｐｔ；
１００ｎｍを順次成膜。レジストを除去し、リフトオフ
により素子電極２，３を形成した（図２４（Ｍ））。

【０１９０】（工程−Ｎ）実施例１の工程−ｉ〜ｋと同
様の方法で、ＰｄＯ微粒子からなる、導電性薄膜４を形
成した（図２４（Ｎ））。

【０１９１】以上のようにして形成された電子源基板
を、図１４のように外囲器６７と組み合わせて画像表示
装置を作成した。

【０１９２】（工程−Ｏ）電子源基板５１をリアプレー
ト６１上に固定した後、基板５１の５ｍｍ上方に、フェ
ースプレート６６（ガラス基板６３の内面に蛍光膜６４
とメタルバック６５が形成されて構成される）を支持枠
６２を介し配置し、フェースプレート６６、支持枠６
２、リアプレート６１の接合部にフリットガラスを塗布
し、大気中４００℃で１０分焼成することで封着した。
またリアプレート６１への基板５１の固定もフリットガ
ラスで行った。

【０１９３】蛍光膜６４は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隔部に各色蛍光体を塗布し、蛍光膜６４を作製した。ブ
ラックストライプの材料として通常良く用いられている
黒鉛を主成分とする材料を用いた。ガラス基板６３に蛍
光体を塗布する方法はスラリー法を用いた。

【０１９４】また、蛍光膜６４の内面側にはメタルバッ
ク６５が設けられる。メタルバックは、蛍光膜作製後、
蛍光膜の内面側表面の平滑化処理（通常フィルミングと
呼ばれる）を行い、その後、Ａｌを真空蒸着することで
作製した。

【０１９５】フェースプレート６６には、更に蛍光膜６
４の導電性を高めるため、蛍光膜６４の外面側に透明電
極が設けられる場合もあるが、本実施例では、メタルバ
ックのみで十分な導電性が得られたので省略した。

【０１９６】前述の封着を行う際、カラーの各色蛍光体
と電子放出素子とを対応させなくてはいけないため、十
分な位置合わせを行った。

【０１９７】この画像表示装置８１を、排気管８２を介
して、図１６に示した真空処理装置に接続し、圧力が
１.３×１０^-5Ｐａ以下となるように排気した。

【０１９８】（工程−Ｐ）図１７に示すようにＹ方向配
線５３を、すべて共通電極９１に接続し、Ｘ方向配線１
本毎にフォーミング処理を行った。印加するパルスは、
実施例１と同様である。抵抗値が、３^.３ｋΩ（１素子
あたり１ＭΩ）を越えたところで、処理を停止し、次の
Ｘ方向配線の処理に移った。

【０１９９】（工程−Ｑ）真空チャンバー８３内にアセ
トン（ＣＨ₃）₂ＣＯと水素Ｈ₂を導入、それぞれの分
圧がＣ₆Ｈ₅ＣＮ；１.３×１０^-3Ｐａ，Ｈ₂；１.３×
１０^-2Ｐａとなるように調整し、素子電流Ｉｆを測定し
ながら電子源にパルスを印加して電子放出素子の活性化
処理を行った。配線は図１７に示したものと基本的に同
じであるが、Ｘ方向配線への接続を自動的に切り替え
る、ライン選択装置を電源（パルス発生器）９２とＸ方
向配線５２の間に設け、ライン選択装置と電源９２は制
御装置により撞着させて制御されるようにした。

【０２００】電源９２により生成したパルス波形は図９
（ａ）に示した矩形波で、波高値は１４Ｖ、パルス間隔
はＴ１＝１００μｓｅｃ．、パルス間隔は１６７μｓｅ
ｃ．である。ライン選択装置により、１６７μｓｅｃ．
毎に選択ラインをＤｘ１からＤｘ１００（図１１参照）
まで順次切り替え、この結果、各素子行にはＴ１＝１０
０μｓｅｃ．、Ｔ２＝１６.７ｍｓｅｃ．の矩形波が行
毎に位相を少しずつシフトされて印加されることにな
る。

【０２０１】電流形９３は、矩形波パルスのオン状態
（電圧が１４Ｖになっている時）での電流値の平均を検
知するモードで使用し、この値が６０ｍＡ（１素子あた
り０.２ｍＡ）となったところで、活性化処理を終了
し、外囲器内を排気した。

【０２０２】（工程−Ｒ）排気を続けながら、不図示の
加熱装置により、画像表示装置および真空容器の全体を
２５０℃に、２４時間保持した。この処理により、外囲
器及び真空容器の内壁などに吸着されていたと思われる
（ＣＨ₃）₂ＣＯ及びその分解物が、除去された。これ
はＱ−ｍａｓｓ８７による観察で確認された。

【０２０３】（工程−Ｓ）真空チャンバー８３内にＭｇ
（Ｃ₅Ｈ₅）₂を導入、分圧を１.３×１０^-2Ｐａと
し、工程−Ｑと同様に電圧パルスを印加した。１ライン
あたりの電流値が６００ｍＡまで増加したところで、パ
ルス印加を停止し、圧力が１.３×１０^-5Ｐａとなるま
で排気した。

【０２０４】（工程−Ｔ）排気管８２をバーナーで加熱
して封じきった。この後高周波加熱により、外囲器内に
設置したゲッター（不図示）を加熱し、ゲッター処理を
施した。

【０２０５】以上のようにして作成した画像表示装置
を、単純マトリクス駆動により動作させた。発光させる
Ｘ方向配線に供給するライン選択電圧パルスは、パルス
幅１００μｓｅｃ．波高値＋７Ｖの矩形波とし、Ｙ方向
配線のそれぞれには、波高値−７Ｖの矩形波パルスが印
加され、このパルスの幅は、対応する変調信号の強さに
よって決まる。

【０２０６】制御電極５５には、対応するＹ方向配線の
パルスと同期したパルスが印加され、Ｙ方向配線に−７
Ｖが印加されているときには＋７Ｖが、Ｙ方向配線が０
Ｖの時は、０Ｖが印加されるようにした。これは、制御
電極５５の電位が、高電位側すなわちＸ方向配線と同じ
場合には、電子放出効率ηが、上昇して、強い電子ビー
ムが得られ、一方制御電極５５に印加する電圧が＋７Ｖ
までは、電圧を印加しない場合より閾値電圧が低下し、
半選択状態（Ｘ方向配線が＋７Ｖ、Ｙ方向配線が０Ｖ）
の電子放出素子からも電子放出が起こってしまう。半選
択状態の素子では、制御電極の電位を０Ｖとすること
で、電子放出を抑制するようにしたものである。

【０２０７】［実施例４］本実施例の構成は、図１９に
模式的に示したものと同様である。部分図を図２５に示
す。配置した電子放出素子の数は、実施例３と同じく１
００×３００である。

【０２０８】製造方法は、実施例３とほぼ同様であるの
で、異なる部分についてのみ、図２６を参照して、説明
する。

【０２０９】（工程−Ａ）実施例３と同様に形成した基
板１１１に、制御電極の形状に対応した開口を有するレ
ジストパターン１３１を形成し、ＲＩＥにより、溝１３
２を形成した。溝１３２の深さは、３００ｎｍとした
（図２６（Ａ））。

【０２１０】（工程−Ｂ）厚さ３００ｎｍのＰｔ膜をス
パッタリング法により形成し、レジストパターン１３１
を有機溶剤に溶かして、不要なＰｔ膜を除去して、制御
電極７を形成した（図２６（Ｂ））。

【０２１１】（工程−Ｃ）ＲＦスパッタリング法によ
り、ＳｉＯ₂を１.５μｍ成膜し、絶縁層１３３を形成
する（図２６（Ｃ））。

【０２１２】（工程−Ｄ）工程Ａ、Ｂと同じ手法で、制
御電極用のコンタクトホール１３４を形成し、Ｐｔを成
膜して埋め込む（図２６（Ｄ））。

【０２１３】（工程−Ｅ）スパッタリング法により厚さ
５ｎｍのＴｉ、厚さ６００ｎｍのＰｔを連続して成膜
し、この上に、素子電極２，３および制御電極用接続配
線１１４と一体化した共通配線１１３の形状に対応する
レジストパターンを形成、ウェットエッチングにより不
要なＰｔ／Ｔｉ膜を除去した後、レジストパターンを有
機溶剤で溶かして、共通配線１１３を形成する（図２６
（Ｅ））。なお、共通配線１１３の内、高電位側の方
に、制御電極７が接続されている。

【０２１４】（工程−Ｆ）実施例３と同様の手法で、Ｐ
ｄＯ微粒子よりなる導電性薄膜４を形成する（図２６
（Ｆ））。

【０２１５】以降、実施例３と同様にして、画像表示装
置を形成する。ただし、図１９のように、上記電子源の
共通配線１１３の方向と直交する方向に並んだグリッド
電極１１６を内包する。

【０２１６】フォーミング、活性化、低仕事関数材形成
の工程は、実施例１及び３に準じて行った。

【０２１７】画像表示装置の駆動は、実施例３と同様に
行った。ただし、ライン選択パルスは、共通配線１１３
の高電位側に＋１５Ｖの矩形波として印加、低電位側の
共通配線はすべて０Ｖとした。変調信号に対応したパル
スは、グリッド電極に印加される。

【０２１８】図２５に示すように、本実施例では、共通
配線１１３の一方の突出電極１１４に制御電極７が接続
され、素子電極２とも接続されている。また、制御電極
７上に電子放出部５が配置されている。この構成によ
り、電子放出特性の放出電流Ｉｅを素子電極２への印加
を強調して動作させることとなり、漏れ画像を防止し、
画像信号に対して階調のよいコントラストの向上を図れ
る。

【０２１９】［実施例５］本実施例の構成は、図２１に
模式的に示したものと同様である。部分図を図２７に示
す。Ａ−ＡおよびＢ−Ｂに沿った断面の模式図を、図２
８（ａ）および（ｂ）に示す。配置した電子放出素子の
数は、実施例３と同じく１００×３００である。

【０２２０】製造方法を、図２９を参照して、説明す
る。図２７のＡ−ＡおよびＢ−Ｂに沿った断面を模式的
に示す。

【０２２１】（工程−Ａ）洗浄した青板ガラス基板１１
１に、フォトレジストを塗布し、フォトマスクを用いて
露光、現像して、制御電極及び制御用配線の形状に相当
する開口部を有する、レジストマスク１３１を形成する
（図２９（Ａ））。

【０２２２】（工程−Ｂ）ＣＦ４とＨ２を用いたＲＩＥ
により、開口部の形状に相当する溝１３２を形成する。
溝の深さは３００ｎｍとした（図２９（Ｂ））。

【０２２３】（工程−Ｃ）スパッタリング法により、厚
さ３００ｎｍのＰｔ膜１３５を堆積する（図２９
（Ｃ））。

【０２２４】（工程−Ｄ）レジストマスク１３１を有機
溶剤で除去、リフトオフにより制御電極７及び制御用配
線１１５を形成する。制御電極７及び制御用配線１１５
と基板１１の表面は、高さがほぼ一致している（図２９
（Ｄ））。

【０２２５】（工程−Ｅ）高周波スパッタリング法によ
り、ＳｉＯ₂を１.５μｍ堆積し、絶縁層１３３を形成
した（図２９（Ｅ））。

【０２２６】（工程−Ｆ）スパッタリング法により厚さ
５ｎｍのＴｉ、厚さ６００ｎｍのＰｔを連続して成膜
し、この上に、素子電極２，３と一体化した共通配線１
１３の形状に対応するレジストパターンを形成、ウェッ
トエッチングにより不要なＰｔ／Ｔｉ膜を除去した後、
レジストパターンを有機溶剤で溶かして、素子電極２，
３と共通配線１１３を形成する（図２９（Ｆ））。

【０２２７】（工程−Ｇ）実施例３と同様の手法で、Ｐ
ｄＯ微粒子よりなる導電性薄膜４を形成する（図２９
（Ｇ））。

【０２２８】この後、実施例３と同様の手法で、上記電
子源と外囲器を組み合わせて接合し、フォーミング、活
性化、低仕事関数材形成の工程は、実施例１及び３に準
じて行った。

【０２２９】この後、外囲器内部を十分に排気、排気管
を封じ切ってゲッタ処理を行い、画像表示装置を完成し
た。

【０２３０】画像表示装置の駆動は、実施例４と同様
に、ライン選択パルスを、共通配線１１３の高電位側に
＋１５Ｖの矩形波として印加、低電位側の共通配線はす
べて０Ｖとした。

【０２３１】変調信号に対応したパルスは、制御用配線
１１５に印加される。

【０２３２】このとき、電子放出させる素子に接続され
た制御用内線には、高電位側の共通配線１１３と同じ＋
１５Ｖを、電子放出させない素子に接続された制御用内
線には−７Ｖを印加することにより、電子放出のオン−
オフを制御することが出来る。各素子の対応するピクセ
ルの輝度に応じて、＋１５Ｖ印加の時間を調節すること
により、いわゆるパルス幅変調方式による階調を実現す
ることが出来る。

【０２３３】また、制御電極に、＋１５〜−７Ｖの間の
適当な電位を供給することにより、各素子の電子放出量
を制御する事により、階調を表現することも可能であ
る。また、電子放出部の下部に埋設した制御電極への印
加電圧により、電子放出部の電子線量を非直線的に制御
できることから、上記実施例で示す種々の応用ばかりで
なく、本発明の発明特定事項の範囲内であるかぎり、他
の利用にも供せられるものである。

【０２３４】

【発明の効果】以上説明したように、本発明により、電
子放出効率がより高く、低電圧での駆動が可能で、かつ
電子放出量の制御がしやすい、新規の表面伝導型電子放
出素子、及びこれを用いた電子源並びに画像形成装置が
実現された。

【図面の簡単な説明】

【図１】（ａ）は、本発明の表面伝導型電子放出素子の
構成を模式的に示す平面図である。（ｂ）は、図１
（ａ）のＢ−Ｂに沿った断面の構成を示す模式図であ
る。（ｃ）は、図１（ａ）のＣ−Ｃに沿った断面の構成
を示す模式図である。

【図２】本発明の表面伝導型電子放出素子の正増光ウェ
イを説明するための模式図である。

【図３】本発明の表面伝導型電子放出素子の正増光ウェ
イを説明するための模式図である。

【図４】本発明の表面伝導型電子放出素子の正増光ウェ
イを説明するための模式図である。

【図５】本発明の表面伝導型電子放出素子の正増光ウェ
イを説明するための模式図である。

【図６】本発明の表面伝導型電子放出素子の製造及び特
性評価に用いて、真空処理装置の構成を示す模式図であ
る。

【図７】図６の真空処理装置の内、特性評価に用いた部
分の詳細な構成を示す模式図である。

【図８】本発明の製造工程及び特性評価に用いた電圧パ
ルス（三角波パルス）の、波形を説明するための図であ
る。

【図９】本発明の製造工程及び特性評価に用いた電圧パ
ルス（矩形波パルス）の、波形を説明するための図であ
る。

【図１０】（ａ）は本発明の表面伝導型電子放出素子の
素子電圧Ｖｆと放出電流Ｉｅの関係（Ｖｆ−Ｉｅ特
性）、及び、制御電極に印加する電圧ＶｃによるＶｆ−
Ｉｅ特性の変化を、示す模式図である。（ｂ）はＶｃと
電子放出素子効率η＝Ｉｅ／Ｉｆの間系を示す模式図で
ある。

【図１１】本発明の表面伝導型電子放出素子を用いた電
子源の、一実施態様の構成を示す模式図である。

【図１２】本発明の表面伝導型電子放出素子を用いた電
子源の、一実施態様の構成を示す模式図である。

【図１３】（ａ）および（ｂ）は、図１２のＡ−Ａ及び
Ｂ−Ｂに沿った断面の構成を示す模式図である。

【図１４】本発明の画像形成装置の構成を示す模式図
（斜視図）である。

【図１５】（ａ）および（ｂ）は本発明の画像形成装置
に用いる、ストライプ状及びマトリクス状の蛍光膜の構
成を示す模式図である。

【図１６】本発明の画像形成装置の製造に用いる真空処
理装置の構成を示す模式図である。

【図１７】本発明の電子源及び画像形成装置の製造にお
いて、フォーミング工程及び活性化工程での配線方法を
示す模式図である。

【図１８】本発明の画像形成装置により、ＮＴＳＣ信号
による画像の表示を行う装置のブロック図である。

【図１９】本発明の電子源の、別の実施態様の構成を示
す模式図である。

【図２０】図１９に示す電子源を用いた画像形成装置の
構成を示す模式図（斜視図）である。

【図２１】本発明の電子源の、さらに別の実施態様の構
成を示す模式図である。

【図２２】図１１に示した電子源の製造工程を説明する
ための模式図である。

【図２３】図１１に示した電子源の製造工程を説明する
ための模式図である。

【図２４】図１１に示した電子源の製造工程を説明する
ための模式図である。

【図２５】図１９に示した電子源の詳細な構成を示す部
分図である。

【図２６】図１９に示した電子源の製造工程を説明する
ための模式図である。

【図２７】図２１に示す電子源の、詳細な構成を示す模
式図である。

【図２８】図２７のＡ−Ａ及びＢ−Ｂに沿った断面の構
成を示す模式図である。

【図２９】図２１に示した電子源の製造工程を説明する
ための模式図である。

【図３０】Ｍ．ハートウェルによる従来の表面伝導型電
子放出素子の構成を示す模式図である。

【符号の説明】

１基板２，３素子電極４導電性薄膜５電子放出部６絶縁層７制御電極８接続用電極１１開口１２レジストパターン１３溝１４金属膜１５レジストパターン１６コンタクトホール１７開口１８Ｃｒマスク２１真空チャンバー２２排気装置２３圧力計２４質量流量制御装置（Ｑ−ｍａｓｓ）２５ガス導入装置２６ゲートバルブ２７搬送装置２８フォルダ２９電子放出素子３０アノード電極３１接続用ポート３２駆動回路３３蒸着源３４加熱用電源４１素子電圧（Ｖｆ）印加用電源４２素子電流（Ｉｆ）測定用電流計４３アノード電圧（Ｖａ）印加用高圧電源４４放出電流（Ｉｅ）測定用電流計４５制御回路５１基板５２Ｘ方向配線５３Ｙ方向配線５４表面伝導型電子放出素子５５制御用配線５６第１の絶縁層５７第２の絶縁層５８Ｙ方向配線と素子電極を結ぶ接続部５９制御用配線と制御電極を結ぶ接続部６１リアプレート６２支持枠６３ガラス基板６４蛍光膜６５メタルバック６６フェースプレート６７外囲器６８Ｘ方向配線容器外端子６９Ｙ方向配線容器外端子７０制御用配線容器外端子７１黒色導電材７２蛍光体８１画像表示装置８２排気管８３真空チャンバー８４ゲートバルブ８５排気装置８６圧力計８７Ｑ−ｍａｓｓ８８ガス導入ライン８９ガス導入制御装置９０導入物質源９１共通電極９２電源９３電流測定用抵抗９４オシロスコープ１０１画像表示装置（表示パネル）１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１１基板１１２電子放出素子１１３共通配線１１４接続配線１１５共通配線容器外端子１１６グリッド電極１１７電子通加工１１８グリッド電極容器外端子１２１制御電極の形状に対応する開口部１２２フォトレジストパターン１２３溝１２４Ａｕ膜１２５フォトレジストパターン１２６開口１２７コンタクトホール１２８第２の絶縁層１２９フォトレジストパターン１３０開口１３１フォトレジストパターン１３２溝１３３絶縁層１３４コンタクトホール１３５Ｐｔ膜

Claims

【特許請求の範囲】

【請求項１】基体上に対向して形成された一対の素子
電極と、該素子電極に接続して設けられた導電性薄膜と
を有し、該導電性薄膜の一部に内部に亀裂を有する電子
放出部を形成する電子放出素子において、前記電子放出部の下部に絶縁層を介して、制御電極が埋
設されてなることを特徴とする電子放出素子。
【請求項２】基体上に対向して形成された一対の素子
電極と、該素子電極に接続して設けられた導電性薄膜を
有し、該導電性薄膜の一部に内部に亀裂を有する電子放
出部が形成され、該電子放出部の下に絶縁層を介して、
制御電極が埋設されてなる電子放出素子において、少なくとも前記電子放出部に含まれる亀裂の低電位側
に、低仕事関数材の被膜が形成されていることを特徴と
する電子放出素子。
【請求項３】請求項２に記載の電子放出素子におい
て、前記仕事関数材の仕事関数は、２ｅＶ以下であるこ
とを特徴とする電子放出素子。
【請求項４】請求項１又は２，３に記載の電子放出素
子において、上記制御電極と、前記素子電極が、上記基
体の上方から見て重なりを持たないように形成されてな
ることを特徴とする電子放出素子。
【請求項５】請求項１〜４のいずれか１項に記載の電
子放出素子において、上記制御電極と、前記素子電極の
高電位側が電気的に接続されていることを特徴とする電
子放出素子。
【請求項６】請求項１〜５のいずれか１項に記載の電
子放出素子において、駆動時に前記制御電極に印加する
電圧の絶対値の最大値をＶ_C ^M1、上記絶縁層の厚さをｄ
としたとき、Ｖ_C ^M／ｄ≦１０⁷［Ｖ／ｍ］を満たすこ
とを特徴とする電子放出素子。
【請求項７】請求項１〜６のいずれか１項に記載の電
子放出素子において、上記電子放出部に炭素及び／又は
炭素化合物の堆積膜が形成され、この堆積膜に覆われな
いように低仕事関数材被膜が形成され、該低仕事関数材
は上記炭素または炭素化合物、導電性薄膜のいずれより
も低い仕事関数を有することを特徴とする電子放出素
子。
【請求項８】請求項１〜６のいずれか１項に記載の電
子放出素子において、前記電子放出部に金属または金属
化合物の堆積膜が形成され、この堆積膜に覆われないよ
うに低仕事関数材被膜が形成され、該低仕事関数材被膜
は上記金属または金属化合物、及び前記導電性薄膜のい
ずれよりも低い仕事関数を有することを特徴とする電子
放出素子。
【請求項９】前記基体上に請求項１〜８のいずれか１
項に記載の電子放出素子を複数配設してなることを特徴
とする電子源。
【請求項１０】請求項９に記載の電子源において、前
記各電子放出素子の上記素子電極に接続され、前記電子
放出素子に電流を供給する配線が、マトリクス状に配設
されていることを特徴とする電子源。
【請求項１１】請求項９に記載の電子源において、前
記各電子放出素子の上記素子電極に接続され、前記電子
放出素子に電流を供給する配線がはしご型に配設されて
いることを特徴とする電子源。
【請求項１２】請求項１１に記載の電子源において、
前記各電子放出素子の制御電極が、はしご型配線の高電
位側配線に接続されていることを特徴とする電子源。
【請求項１３】請求項１１に記載の電子源において、
前記電子放出素子に電流を供給する配線と直交する方向
に制御用配線が設けられ、前記各電子放出素子の制御用
電極が、該制御用配線に接続されることを特徴とする電
子源。
【請求項１４】請求項９、１０、１１、１３のいずれ
か１項に記載の電子源と、画像形成部材とを、真空容器
に内包して形成されたことを特徴とする画像形成装置。
【請求項１５】請求項９〜１３のいずれか１項に記載
の電子源と、画像形成部材と、電子ビーム制御電極と
を、真空容器に内包して形成されたことを特徴とする画
像形成装置。
【請求項１６】請求項１４又は１５に記載の画像形成
装置において、画像形成部材が蛍光体を含むことを特徴
とする画像形成装置。
【請求項１７】請求項１４〜１６のいずれか１項に記
載の画像形成装置を用いたことを特徴とする画像表示装
置。
【請求項１８】基板にフォトレジストを塗布し、開口
部を有するレジストパターンを形成し、エッチングして
溝を形成し、該溝に制御電極として導電膜を堆積し、前
記基板の面と前記制御電極の面を一致させ、その面上に
絶縁層を形成し、前記絶縁層コンタクトホールを形成
し、前記制御電極と接合する導電膜によりコンタクトホ
ールを埋め込み、前記制御電極に接続する接続電極及び
前記制御電極を中央に挟むように素子電極を形成し、前
記素子電極間に導電性薄膜を形成し、前記素子電極間に
パルス電圧を印加して、フォーミング処理、活性化処理
及び低仕事関数材層形成を施したことを特徴とする電子
放出素子の製造方法。
【請求項１９】請求項１８に記載の電子放出素子の製
造方法において、前記低仕事関数材層の形成は、前記低
仕事関数材の主元素を含む化合物の蒸気又はガスを含有
する雰囲気で、前記素子電極間にパルス電圧を繰り返し
印加することにより行うことを特徴とする電子放出素子
の製造方法。