JP3634852B2 - 電子放出素子、電子源及び画像表示装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電子放出素子の製造方法、該電子放出素子を多数配置してなる電子源の製造方法、ならびに該電子源を用いて構成した画像表示装置などの画像形成装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、電子放出素子として表面伝導型電子放出素子が知られている。
【０００３】
表面伝導型電子放出素子の構成、製造方法などは、例えば特許文献１などに開示されている。
【０００４】
上記特許文献１などに開示されている一般的な表面伝導型電子放出素子の構成を図１３に模式的に示す。図１３（Ａ）および図１３（Ｂ）はそれぞれ、上記公報などに開示されている上記電子放出素子の平面図および断面図である。
【０００５】
図１３において、１３１は基体であり、１３２，１３３は対向する一対の電極、１３４は導電性膜、１３５は第２の間隙、１３６は炭素被膜、１３７は第１の間隙である。
【０００６】
図１３に示した構造の電子放出素子の作成工程の一例を図１４に模式的に示す。
【０００７】
先ず、基板１３１上に一対の電極１３２，１３３を形成する（図１４（Ａ））。
【０００８】
続いて、電極１３２、１３３間を接続する導電性膜１３４を形成する（図１４（Ｂ））。
【０００９】
そして、電極１３２，１３３間に電流を流し、導電性膜１３４の一部に第２の間隙１３５を形成する“フォーミング工程”を行う（図１４（Ｃ））。
【００１０】
さらに、炭素化合物雰囲気中にて、前記電極１３２，１３３間に電圧を印加して、第２の間隙１３５内の基板１３１上、およびその近傍の導電性膜１３４上に炭素被膜１３６を形成する“活性化工程”を行い、電子放出素子が形成される（図１４（Ｄ））。
【００１１】
一方、特許文献２には、表面伝導型電子放出素子の別の製造方法が開示されている。
【００１２】
以上のような製造方法で作成された複数の電子放出素子からなる電子源と、蛍光体などからなる画像形成部材とを組み合わせることで、フラットディスプレイパネルなどの画像形成装置を構成できる。
【００１３】
【特許文献１】
特開平８−３２１２５４号公報
【特許文献２】
特開平９−２３７５７１号公報
【００１４】
【発明が解決しようとする課題】
上述した従来の素子においては、“フォーミング工程”に加えて、“活性化工程”などを行うことで、“フォーミング工程”によって形成した第２の間隙１３５の内部に、さらに狭い第１の間隙１３７をもつ炭素あるいは炭素化合物からなる炭素被膜１３６を配置させ、良好な電子放出特性を得る工夫が為されている。
【００１５】
しかしながら、このような、従来の電子放出素子を用いた画像形成装置の製造においては、以下の課題を有している。
【００１６】
すなわち、“フォーミング工程”や“活性化工程”における度重なる通電工程や、各工程における好適な雰囲気を形成する工程など、付加的な工程が多く、各工程管理が煩雑化していた。
【００１７】
また、上記電子放出素子をディスプレイなどの画像形成装置に用いる場合には、装置としての消費電力の低減のためにも電子放出特性の一層の向上が望まれている。
【００１８】
さらには、上記電子放出素子を用いた画像形成装置をより安価にそしてより簡易に製造することが望まれている。
【００１９】
そこで、本発明は、上記課題を解決するものであって、特に電子放出素子の製造工程を簡略化でき、かつ、電子放出特性の改善をも行うことのできる電子放出素子の製造方法、電子源の製造方法、並びに画像形成装置の製造方法を提供するものである。
【００２０】
【課題を解決するための手段】
本発明は上述する課題を解決するために鋭意検討を行ってなされたものであり、下述する構成のものである。
【００２１】
即ち、本発明の第一は、基体上に、一対の電極を配置する工程と、
高分子膜を、前記電極間を接続するように配置する工程と、
前記高分子膜に光あるいは粒子ビームを照射することにより、前記高分子膜を低抵抗化する工程と、
前記高分子膜を低抵抗化することによって得た膜に電流を流すことにより、該膜に間隙を形成する工程とを有する電子放出素子の製造方法であって、
前記光あるいは粒子ビームの前記高分子膜への照射時間τが１×１０^-9ｓｅｃ以上１０ｓｅｃ以下であり、
前記高分子膜を低抵抗化する工程において、前記光あるいは粒子ビームによって前記高分子膜に付与されるエネルギー強度をＷ［Ｗ／ｍ²］とした際に、
Ｗ≧２×Ｔ×（ρ_sub・Ｃ_sub・λ_sub／τ）^1/2
（尚、上記式において、Ｔ：前記高分子膜を１×１０^-4Ｐａ以上の真空度中で１時間加熱保持した後に、該加熱した高分子膜が０．１Ωｃｍ以下の抵抗率を示すために必要とする加熱温度［℃］、Ｃ_sub：前記基体の比熱［Ｊ／ｋｇ・Ｋ］、ρ_sub：前記基体の比重［ｋｇ／ｍ³］、λ_sub：前記基体の熱伝導率［Ｗ／ｍ・Ｋ］）を満たすことを特徴とする電子放出素子の製造方法を提供するものである。
【００２２】
上記本発明の第一は、好ましい形態として、「前記照射時間τが１×１０ ^-9 ｓｅｃ以上１ｓｅｃ以下であり、前記高分子膜を低抵抗化する工程において、前記エネルギー強度Ｗ［Ｗ／ｍ ² ］は、さらに、
Ｗ≧Ａ×Ｔ×（ρ _sub ・Ｃ _sub ・λ _sub ） ^1/2 ×τ ^{- γ}
（尚、上記式において、Ａ：定数、２．５≦Ａ≦３．０、γ：定数、０．５＜γ≦０．６）を満たすこと」、「前記高分子膜の比抵抗を０．１Ωｃｍ以下にするために必要な活性化エネルギーが、４ｅＶ以下であること」、「前記光あるいは粒子ビームは、複数回に分けて照射されること」、「前記粒子ビームは、電子ビーム、もしくはイオンビームであること」、「前記光は、レーザー光であること」、「前記光は、キセノン光源あるいはハロゲン光源から放出された光であること」、「前記高分子が、芳香族ポリイミド、ポリフェニレンオキサジアゾールまたはポリフェニレンビニレンのいずれかであること」、「前記間隙が形成された後に、減圧雰囲気下において、前記電極間に電圧を印加することで、前記電極間に電流を流す工程を有すること」、「前記電極間に印加する電圧は、波高値が一定のパルス電圧であり、該パルス電圧のパルス幅あるいはパルスデューティ（パルス幅／パルス周期）が実駆動時のパルス幅あるいはパルスデューティ（パルス幅／パルス周期）よりも大きいこと」、「前記電極間に印加する電圧は、波高値が一定のパルス電圧であり、該パルス電圧のパルス間隔が実駆動時のパルス間隔よりも短いこと」、を包含するものである。
【００２６】
本発明の第二は、複数の電子放出素子を有する電子源の製造方法において、該電子放出素子が上記本発明の第一の電子放出素子の製造方法により製造されることを特徴とする電子源の製造方法を提供するものである。
【００２７】
本発明の第三は、複数の電子放出素子を有する電子源と、該電子源から放出される電子の照射により発光する発光部材とを有する画像表示装置の製造方法において、該電子源が上記本発明の第二の電子源の製造方法により製造されることを特徴とする画像表示装置の製造方法を提供するものである。
【００２８】
本発明の製造方法によれば、簡易なプロセスで、素子膜や電極の破壊を抑制し、十分かつ安定な電子放出特性をもつと共に良好な耐熱性を有し、優れた電子放出特性を長期に渡って維持することができる電子放出素子、該電子放出素子を用いた電子源と該電子源を用いた画像形成装置を歩留まり良く提供することができる。
【００２９】
また、本発明は上記表面伝導型電子放出素子のカーボン膜の製造方法に限られるものではない。本発明の製造方法は、導電性のカーボン膜を用いる、電子放出素子、電池などの各種電子デバイスや、各種電子機器などに用いるフィルムに用いることができる。このように、表面伝導型電子放出素子以外の電子デバイスやフィルムなどに用いる場合には、基体上に高分子膜を配置する工程と、該高分子膜に前述の条件である、Ｗ≧２×Ｔ×（ρ_ｓｕｂ・Ｃ_ｓｕｂ・λ_ｓｕｂ／τ）^１／２
を満たす、エネルギービームを照射する工程を有していればよい。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態例を説明するが、本発明はこれらの形態例に限定されるものではない。
【００３１】
図１は、本発明の電子放出素子の一構成例を示す模式図であり、（ａ）は平面図、（ｂ）は電極２，３間を通り、電極２，３が配置された基体１の表面に対して実質的に垂直な平面（断面）図である。
【００３２】
図１において、１は基体、２と３は電極、４’はカーボン膜、５は間隙である。６はカーボン膜と基体との間の空隙であり、間隙５の一部を構成する。
【００３３】
上記カーボン膜は、「炭素を主成分とする導電性膜」、あるいは「一部に間隙を有し、一対の電極間を電気的に繋ぐ炭素を主成分とする導電性膜」、あるいは「一対の炭素を主成分とする導電性膜」、あるいは「高分子膜を低抵抗化処理することによって得た膜」ということもできる。また、単に「導電性膜」ということもある。
【００３４】
上記のように構成される本発明の電子放出素子では、間隙５に十分な電界が印加されたときに電子が間隙５をトンネルして、電極２、３間に電流（素子電流：Ｉｆ）が流れる。このトンネル電子の一部が散乱により放出電子（Ｉｅ）となる。
【００３５】
本発明の電子放出素子においては、間隙５が一方の電極の近傍に偏って配置される。図１（ａ）に示した例においては、電極２の縁に概略沿って間隙５が配置されている。そして、図１（ｂ）などに示す様に、間隙５内の少なくともその一部において、電極２の表面が露出（存在）していることが好ましい。
【００３６】
尚、本発明における上記「露出」とは、電極２の表面が完全に露出している場合を含むのは当然であるが、電極２の表面に、不純物や雰囲気中のガスの吸着物などが存在しているあるいは付着（吸着）している状態を排除するものではない。また、間隙５は、後述する「電圧印加工程」によって形成する場合がある。この「電圧印加工程」では、電圧印加時における、電極とカーボン膜と基板との間における、熱変形や熱歪などの相互作用によって形成されると推測されている。そのため、本発明においては、「電圧印加工程」を経た後の間隙５内において、「電圧印加工程」前に電極２表面に接触していたカーボン膜などの残渣が、電極２の表面にわずかに付着した状態であっても、上記「露出」に相当する。また、少なくとも、断面ＴＥＭ写真や、ＳＥＭ写真において、間隙５内の電極２表面に明らかな被膜の存在が確認されなければ、この状態も本発明における「露出」に相当する。
【００３７】
間隙５が、上記のような構成で形成されると、電子放出素子の電気伝導特性（電子放出特性）が、電極２，３間に印加する印加電圧の極性に対して著しく非対称にすることができる。ある極性（順極性：電極２の電位を電極３の電位よりも高くする）で電圧を印加した場合と、その逆の極性（逆極性）で電圧を印加した場合で比べると、例えばそれぞれ２０Ｖの電圧で比較した場合、電流値に１０倍以上の差が生じる。この時、本発明の電子放出素子の電圧−電流特性は高電界下でのトンネル伝導型であることを示している。
【００３８】
また、上記本発明の電子放出素子では、非常に高い電子放出効率が得られる。この電子放出効率の測定に際しては、素子上にアノード電極を配置し、間隙５に近接する側の電極２が電極３に対して高電位になるように駆動する。このようにすると、非常に高い電子放出効率が得られる。電極２，３間に流れる素子電流Ｉｆと、アノード電極に捕捉される放出電流Ｉｅの比（Ｉｅ／Ｉｆ）を電子放出効率と定義すれば、この値は、従来の「フォーミング処理」および「活性化処理」を施して形成した表面伝導型電子放出素子の数倍の値である。本発明者らは、このような高い電子放出効率が得られる幾つかの理由の一つとして間隙５内に電極材料が露出していることがなんらかの形で寄与しているのではないかと推測している。
【００３９】
間隙５は、詳しくは後述するように、一対の電極２，３間を繋ぐように高分子膜４を配置し、該高分子膜４を低抵抗化処理し、該低抵抗化処理を施して得られた膜（以下「低抵抗化された高分子膜」、あるいは「カーボン膜」、あるいは単に「導電性膜」と記す）に電圧を印加する（電流を流す）「電圧印加工程」を行うことで形成することができる。
【００４０】
以下に、図１及び図２を用いて、本発明の電子放出素子の製造方法の一例を説明する。
【００４１】
（１）ガラスなどからなる基板（基体）１を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体１上に電極２、３を形成する（図２（ａｊ）。電極２と電極３との間隔は、１μｍ以上１００μｍ以下に設定される。また、コストの観点から、基板１に用いられる部材としては、ソーダライムガラス、低アルカリガラス、無アルカリガラス等の比較的安価なガラスが用いられる。これらのガラスの歪点は、７００℃未満のものがほとんどである。
【００４２】
ここで、電極２，３の材料としては、一般的な導電性材料を用いることができる。好ましくは電極２，３の材料としては、金属あるいは金属を主成分とする材料を用いることが好ましい。
【００４３】
（２）次に、電極２、３を設けた基体１上に、電極２，３間を繋ぐように、高分子膜（有機高分子膜）４を形成する（図２（ｂ））。
【００４４】
高分子膜の膜厚としては、後述する「低抵抗化処理」や、成膜の再現性などの観点から、１ｎｍ以上１μｍ以下が選択される。
【００４５】
本発明における「高分子」とは、少なくとも炭素原子同士の結合を有するものを意味する。そして、好ましくは、本発明の高分子の分子量は５０００以上であり、さらに好ましくは１００００以上である。
【００４６】
炭素原子間の結合を有する高分子に熱を加えると、炭素原子間の結合の解離、再結合が生じて導電性が上昇する場合があり、この様に熱を加えた結果、導電性が上昇した高分子を「熱分解高分子（Ｐｙｒｏｌｙｔｉｃ Ｐｏｌｙｍｅｒ）」と呼ぶ。
【００４７】
本発明においては、熱以外の要因、例えば電子線による分解再結合、光子による分解再結合が、熱による分解再結合に加味されて、炭素原子間の結合の解離、再結合が生じて導電性を増す場合も熱分解高分子と表記する。
【００４８】
ただし、本発明においては、熱、及び熱以外の要因による高分子の構造的変化及び導電特性の変化を総称して「改質」と表記する。
【００４９】
熱分解高分子では、高分子中の炭素原子間の共役二重結合が増加することで導電性が増すと解釈することができ、改質の進行の度合いにより導電性が異なる。
【００５０】
炭素原子間の結合の解離・再結合によって導電性が発現しやすい高分子、すなわち炭素原子間の二重結合が生成しやすい高分子としては、芳香族系高分子が挙げられる。そのため、本発明においては、芳香族系高分子を用いることが好ましい。また、その中でも、特に芳香族ポリイミドは、比較的低温で高い導電性を有する熱分解高分子が得られる高分子であるので本発明においてより好ましい材料である。一般に芳香族ポリイミドは、それ自身絶縁体であるが、ポリフェニレンオキサジアゾール、ポリフェニレンビニレンなど、熱分解を行う前から導電性を有する高分子もある。これらの高分子も、本発明において好ましく用いることができる高分子である。
【００５１】
高分子膜４の形成方法は、公知の種々の方法、すなわち、回転塗布法、印刷法、ディッピング法等を用いることができる。特に、印刷法によれば、安価に高分子膜４を形成できるため、好ましい手法である。中でも、インクジェット方式の印刷法を用いれば、パターニング工程を不要とすることができ、また、数百μｍ以下のパターンの形成も可能であるため、フラットディスプレイパネルに適用されるような、高密度に電子放出素子を配置した電子源の製造に対しても有効である。
【００５２】
高分子膜４を形成する場合、高分子材料の溶液を基板上に付与し、乾燥させればよいが、必要に応じて、高分子材料の前駆体溶液を基板上に付与し、加熱等により高分子化させる手法も用いることができる。
【００５３】
本発明においては、上記高分子材料としては、前述した様に、芳香族系高分子が好ましく用いられるが、これらの多くは溶媒に溶けにくいため、その前駆体溶液を塗布する手法が有効である。一例を挙げれば、芳香族ポリイミドの前駆体であるポリアミック酸溶液を塗布し、加熱等によりポリイミド膜を形成することができる。
【００５４】
なお、高分子の前駆体を溶かす溶媒としては、例えば、Ｎ−メチルピロリドン、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ，Ｎ−ジメチルホルムアミド、ジメチルスルホキシドなどが使用でき、また、ｎ−ブチルセロソルブ、トリエタノールアミンなどと併用することもできるが、本発明が適用できれば特に制限は無く、これらの溶媒に限定されるわけではない。
【００５５】
尚、図１に示した様に、例えば電極２側に間隙５を配置したい場合には、電極２と高分子膜４（或いはカーボン膜４’）との接続長と、電極３と高分子膜４（或いはカーボン膜４’）との接続長とを、高分子膜４（或いはカーボン膜４’）の形状によって異なるように形成すればよい。その例としては例えば、図１に示す様に、高分子膜４（或いはカーボン膜４’）と電極２との接続長（≒Ｗ１）と、高分子膜４（或いはカーボン膜４’）と電極３との接続長（≒Ｗ２）とが異なるように、高分子膜４を形成する。
【００５６】
尚、本発明における「接続長」（あるいは「交差長」）とは、「電極（２，３）の端部（エッジ）において、高分子膜４（あるいは後述する「低抵抗化処理」を施して得られた膜４’）と、電極（２，３）とが接している長さ（境界）」を指す。あるいは、また、「接続長」（あるいは「交差長」）とは、「電極（２，３）と、高分子膜４（あるいは後述する「低抵抗化処理」を施して得られた膜４’）と、基体１とが接することで形成される部分（境界）の長さ」と言う事もできる。
【００５７】
上記接続長を異ならせるためには、高分子膜４を、例えば図１に示した様な台形状にパターニングを行うことによって行う方法を用いることができる。あるいは、また、インクジェット方式の印刷法を用いて高分子膜を形成する場合には、一方の電極に液滴の中心位置をずらして液滴を付与することによって行う方法を用いることができる。あるいは、また、一方の電極の表面エネルギーと他方の電極表面の表面エネルギーを変えた後に、高分子材料の溶液あるいは高分子材料の前駆体溶液を付与し、加熱することで、接続長が異なる高分子膜４を形成することもできる。この様に、接続長を異ならせる手法としては、様々な方法を適宜選択することができる。
【００５８】
本発明において、上記のように間隙５の位置を制御する場合には、上記した接続長を、電極２側と電極３側で異なる様にする方法に限定されるわけではなく、以下にその方法の幾つかを示す。
（ａ）導電性膜４’と電極２との接続抵抗またはステップカバレージと、導電性膜４’と電極３との接続抵抗またはステップカバレージとを非対称にする。
（ｂ）導電性膜４’と電極２とが接続する領域の近傍と、導電性膜４’と電極３とが接続する領域の近傍とで、熱の拡散の度合いを異ならせる。
（ｃ）電極２，３の形状を非対称にする。
【００５９】
（３）次に、高分子膜４を低抵抗化せしめる「低抵抗化処理」を行う。「低抵抗化処理」は、高分子膜４に導電性を発現せしめ、高分子膜４を導電性膜４’とする処理である。
【００６０】
この「低抵抗化処理」の一例としては、高分子膜４を加熱する事により高分子膜４を低抵抗化することができる。加熱により高分子膜４が低抵抗化する（導電化する）理由としては、高分子膜４内の炭素原子間の結合の解離、再結合を行うことで導電性を発現する。
【００６１】
加熱による「低抵抗化処理」は、前記高分子膜４を構成する高分子を分解温度以上の温度で加熱することで達成することができる。また、上記高分子膜４の加熱は不活性ガス雰囲気中や真空中といった酸化抑制雰囲気下において行うことが特に好ましい。
【００６２】
前述した芳香族高分子、特に芳香族ポリイミドは、高い熱分解温度を有するが、その熱分解温度を超えた温度、典型的には、７００℃から８００℃以上で加熱することにより、高い導電性を発現せしめることができる。
【００６３】
しかしながら、本発明のように、電子放出素子を構成する部材である高分子膜４が熱分解するまでの加熱を行う場合、オーブンやホットプレートなどによって全体を加熱する方法では、電子放出素子を構成する他の部材の耐熱性の観点から、制約を受ける場合がある。
【００６４】
そこで、本発明では、図２（ｃ）に示す様に、より好適な低抵抗化処理の方法として、電子ビームやイオンビームなどの粒子ビーム照射手段１０、またはレーザービームなどの光照射手段１０から粒子ビームまたは光を高分子膜４に照射することにより、該高分子膜４を低抵抗化することが好ましい。このようにすれば、他の部材への熱の悪影響を抑えたまま、高分子膜４を低抵抗化することが可能となる。
【００６５】
本発明の電子放出素子、電子源ならびに画像形成装置をユーザーに安価に安定して供給するためには、上記「低抵抗化処理」を、安定して、かつ低コストで行うことが、重要である。
【００６６】
例えば、対角４０インチ程度の電子源や画像形成装置を形成する場合には、解像度にもよるが本発明の電子放出素子が同一基板上に百万個以上配列されることになる。そのため、例えば、１素子毎に上記低抵抗化処理を行った場合を考え、１日に処理する基板の数などを加味するなどすると、「低抵抗化処理」に割くことのできる時間が短くなってしまう。
【００６７】
本発明者らの検討によれば、「低抵抗化処理」における、粒子ビームや光の照射に際し、許容される時間が短くなると、比較的長い時間をかけて「低抵抗化処理」を行っていた時のようには、高分子膜を十分に改質することができず、その結果、後述する「電圧印加工程」において、間隙５を一方の電極近傍に沿って形成することができなかったり、あるいは、間隙５の間隔が広くなりすぎたりすることで、前述した高い電子放出効率が実現できない場合があることを見出した。更にひどい場合には、「電圧印加工程」において電極が破壊されてしまう場合さえあった。
【００６８】
そして、本発明者らは、十分に短い照射時間（具体的には１０秒以下）における「低抵抗化処理」において求められる要件と、それよりも長い照射時間による「低抵抗化処理」において求められる要件とが大きく異なることを見出した。
【００６９】
図２１には、横軸に照射時間を対数表示しており、縦軸には高分子膜の「低抵抗化処理」に必要なエネルギー密度［Ｗ／ｍ^２］を対数表示している。図２１において、破線が１０秒以下の領域において良好な電子放出特性が得られる境界であり、実線が１０秒以上の領域において良好な電子放出特性が得られる境界を示す。
【００７０】
図２１に示す様に、１０秒を境に、照射時間と、高分子膜の「低抵抗化処理」に必要な照射エネルギー密度との関係が大きく変化することがわかる。照射時間を十分にかけて「低抵抗化処理」を行っていた領域（＞１０ｓｅｃ）における関係式（図２１中の実線：Ｗ２）の延長領域（１０ｓｅｃ以下の領域であり、図２１中の実線の延長領域（点線で示す））では、十分な低抵抗化が行えず、結果、優れた電子放出特性が得ることができないことが分かった。すなわち、１０ｓｅｃ以下の照射時間の領域では、高分子膜の単位面積当たりに、単位時間当たり吸収されるエネルギーをＷ［Ｗ／ｍ^２］とした際に、Ｗが、下記（１）式で示されるＷ１の条件（図２１における破線を境界領域として含む）を満たすことによって初めて十分な「低抵抗化処理」が行う事ができ、その結果、前述した良好な電子放出特性を示す、図１（ｂ）に示す構造の電子放出素子が得られることを見出した。
【００７１】
本発明者らは、詳細な検討の結果、良好な電子放出特性を示すためには、高分子膜の単位面積当たりに、単位時間当たり吸収される（付与される）エネルギーＷ［Ｗ／ｍ^２］が、下記式（１）で示されるＷ１の条件（図２１中の破線を境界領域として含む）を満たすことが必要であることを見出した。
【００７２】
すなわち、
Ｗ１≧２Ｔ×（ρ_ｓｕｂ・Ｃ_ｓｕｂ・λ_ｓｕｂ／τ）^１／２ ・・・・（１）
尚、上記式（１）において、外部からの高分子膜へのエネルギー（粒子ビームや光）の照射時間をτ［ｓｅｃ］、基体の比熱をｃ_ｓｕｂ［Ｊ／ｋｇ・Ｋ］、高分子膜を１×１０^−４Ｐａ以上の真空度の雰囲気中で１時間加熱保持した後に、該加熱した後の高分子膜が室温において、０．１Ωｃｍ以下の抵抗率を示すために必要とする加熱温度をＴ［℃］、基体の比重をρ_ｓｕｂ［ｋｇ／ｍ^３］、基体の熱伝導率をλ_ｓｕｂ［Ｗ／ｍ・Ｋ］、１×１０^−９ｓｅｃ≦τ≦１０ｓｅｃとする。
【００７３】
また本発明者らは、上記式（１）で示す条件の中で、さらに良好な電子放出特性を示す電子放出素子をより簡易に製造するためには、高分子膜の単位面積当たりに、単位時間当たり吸収される（付与される）エネルギーＷ［Ｗ／ｍ^２］が、下記式（２）で示されるＷ１’の条件（図２１中の１点鎖線を境界領域として含む）を満たすことが必要であることを見出した。
【００７４】
すなわち、
Ｗ１’≧Ａ×Ｔ×（ρ_ｓｕｂ・Ｃ_ｓｕｂ・λ_ｓｕｂ）^１／２×τ^{− γ} ・・・・（２）
尚、上記式（２）において、Ａは定数であり、２．５≦Ａ≦３．０を満たしており、γは定数であり、０．５＜γ≦０．６を満たしており、１×１０^−９ｓｅｃ≦τ≦１ｓｅｃを満たす。
【００７５】
尚、Ｔは、高分子膜を１×１０^−４Ｐａ以上の真空中で１時間加熱保持した後に、該加熱した後の高分子膜が室温において、０．１Ω・ｃｍの抵抗率を示すために必要な加熱温度［℃］である。上記抵抗率は、４探針法を用いて測定したシート抵抗と、段差測定計やエリプソメーター等の膜厚干渉計等で測定した膜厚から求めることができる。
【００７６】
また、前記低抵抗化工程において、前記高分子膜の比抵抗を０．１Ωｃｍ以下にするために必要な活性化エネルギーが、４ｅＶ以下であることを特徴とする。この反応の活性化エネルギーは、本発明のＴと密接に関係する。
【００７７】
前述した芳香族ポリイミドの場合は、Ｔは、７００［℃］程度であり、反応の活性化エネルギーは３．２ｅＶ程度となる。
【００７８】
以下に、詳細な考察を加える。
【００７９】
単位面積当りに、高分子膜に吸収される（付与される）エネルギーをＥ［Ｊ／ｍ^２］、単位面積当りに、高分子膜に単位時間あたり吸収される（付与される）エネルギーをＷ［Ｗ／ｍ^２］、エネルギー照射時間をτ［ｓｅｃ］としたとき、
Ｅ＝Ｗ×τ＝（高分子膜への吸熱）＋（基体への熱拡散）
となる。
【００８０】
本発明の高分子膜４の膜厚は、特に限定はないが、前述したように１ｎｍ〜１μｍ程度の範囲にある。従って、高分子膜の膜厚は基体の厚さに比べて十分に薄いことから、「高分子膜の熱容量は、基体の熱容量に比べて十分に小さい」と言える。そのため、エネルギー照射時においては、高分子膜への熱拡散量を無視することができ、「基体最表面の温度≒高分子膜の温度」と言える。
【００８１】
また、高分子膜４は、前述したように主に炭素原子間の結合の解離・再結合によって導電性を発現する（低抵抗化する）。炭素原子間の結合の解離は吸熱反応を伴うことが良く知られている。モノマーの構成にもよるが、Ｃ−Ｃ結合（炭素原子と炭素原子との結合）１つで３００〜４００ｋＪ／ｍｏｌを要する。本発明の場合、高分子膜４は前述したように１ｎｍ以上１μｍ以下の膜厚である。最も厚い１μｍの場合で考えても１ｍｍ^２当たりの解離熱量は、高分子膜の密度にもよるが、高々数十μＪ程度である。高分子膜４の低抵抗化処理工程においては、高分子膜を均一性高く低抵抗化するために、上記解離熱量よりも充分に大きいエネルギーを照射する必要がある。本発明の式（１）において、上記解離熱量が照射されるエネルギーに対して無視できるほど充分に小さい条件として、少なくとも１０^−９［ｓｅｃ］≦τが必要となる。この条件は、低抵抗化処理工程の簡便性の上でも、充分な条件といえる。以上のことから、高分子膜の吸熱を無視することができるため、本発明によるエネルギー照射によって与えられる熱量のすべてが、高分子膜および基体の温度上昇に寄与すると近似することができる。
【００８２】
一方、基体への熱拡散は、照射時間が短い時、配線材料や配線の厚みによらず、基体材料のみに依存する実験事実（詳しくは実施例にて記載）がある。そのため、基体への熱拡散は、照射時間が短く、熱拡散距離がエネルギー照射径に比べて充分に小さい場合は、基体の深さ方向の１次元でモデル化することができると考えられる。
【００８３】
基体の比熱をＣ_ｓｕｂ［Ｊ／ｋｇ・Ｋ］、基体の比重をρ_ｓｕｂ［ｋｇ／ｍ^３］、基体の熱伝導率をλ_ｓｕｂ［Ｗ／ｍ・Ｋ］とした時、
（熱拡散距離）＝２×（（λ_ｓｕｂ×τ）／（Ｃ_ｓｕｂ×ρ_ｓｕｂ））^１／２
となる。
【００８４】
従って、τ［ｓｅｃ］間に与えられた熱量の（基体への熱拡散）は、
（基体への熱拡散）＝ρ_ｓｕｂ×Ｃ_ｓｕｂ×拡散距離×（Ｔ−室温）≒ρ_ｓｕｂ×Ｃ_ｓｕｂ×拡散距離×Ｔ
で表せる。
【００８５】
よって、基板へ拡散される単位面積および単位時間あたりのエネルギーＷ_ｓｕｂ［Ｗ／ｍ^２］は、
Ｗ_ｓｕｂ＝２×Ｔ×（ρ_ｓｕｂ・Ｃ_ｓｕｂ・λ_ｓｕｂ／τ）^１／２［Ｗ／ｍ^２］
となり、本発明の（１）式と一致することがわかる。
【００８６】
本発明者らのさらに詳しい検討によれば、（１）式のエネルギーを高分子膜に照射することで得た膜は、電気伝導に対する活性化エネルギー（Ｅａ）が０．３ｅＶ以下となるものの、活性化エネルギーのばらつきが生じることが判明した。（詳細は実施例記載）
【００８７】
そして、（１）式を満たし、１×１０^−９ｓｅｃ≦τ≦１ｓｅｃの範囲において（２）式を満たすエネルギーを照射することで、さらにＥａを安定的に製造することができることが判明した。
【００８８】
以下に（２）式の詳細な考察を述べる。
【００８９】
前述したように低抵抗化工程において、高分子膜は、主に炭素原子間の結合の解離・再結合によって吸熱反応を伴う。この反応の速度の温度依存性は一例を図２６に示すようなアレニウス型になる。これを式であらわすと以下のようになる。
【００９０】
１／ｔｒ＝Ａ×ｅｘｐ（−Ｅｒ／ｋＴｒ） ・・・（３）
ここで、上記（３）式において、Ａは、図２６のグラフのＹ軸（縦軸）切片であり、分子の振動レベルの速度である１０^１３［１／ｓｅｃ］を示しており、Ｔｒは、反応温度［Ｋ］を示しており、ｔｒは反応時間［ｓｅｃ］を示しており、ｋはボルツマン定数を示しており、Ｅｒは高分子膜の比抵抗を０．１Ωｃｍにするための反応の活性化エネルギーを示している。高分子膜を１×１０^−４Ｐａ（あるいは１×１０^−４Ｐａ以上）の真空中度で１時間加熱保持した時に０．１Ωｃｍの抵抗率になる温度をＴ［Ｋ］とすると
Ｅｒ＝３８．２×ｋ×Ｔ ・・・（４）
よって、（３）式と（４）式より
Ｔｒ＝３８．２／｛Ｉｎ（ｔｒ）＋３０｝×Ｔ ・・・（５）
が得られる。
【００９１】
尚、本発明において、高分子膜の加熱雰囲気を、１×１０^−４Ｐａとしたのは、これ以上の真空度において加熱しても、雰囲気中のガス（酸素など）による高分子膜の改質に対する影響がほとんど無視することができるためである。従って、本発明の請求項１においては、高分子膜の加熱雰囲気を、１×１０^−４Ｐａとしているが、これ以上の真空度において高分子膜を加熱した場合であっても、本発明の請求項１に記載した範囲と実質同一である。
【００９２】
高分子膜にτ時間、Ｗ以上のパワーのエネルギー照射を施して低抵抗化するためには、少なくともτ時間内に（５）式に示す、Ｔｒ［Ｋ］まで高分子膜の温度が上昇している必要がある。
【００９３】
そこで、Ｔｒ＝Ｔτ、ｔｒ＝τ、室温＝３００Ｋとし、（２）式と（５）式から
Ｗ∝［３８．２／｛Ｉｎ（ｔｒ）＋３０｝×Ｔ−３００］×（ρ_ｓｕｂ・Ｃ_ｓｕｂ・λ_ｓｕｂ／τ）^１／２ ・・・（６）
が得られる。
【００９４】
（６）式の第１項は、１×１０^−９ｓｅｃ≦τ≦１ｓｅｃにおいて、
Ａ×Ｔ×τ^{− γ’} （γ’≒０．０３〜０．１）
と近似することができる。
【００９５】
よって、（６）式は
Ｗ∝Ａ×Ｔ×τ^{− γ’}×（ρ_ｓｕｂ・Ｃ_ｓｕｂ・λ_ｓｕｂ／τ）^１／２
となり、実験結果から得られた本発明の（１）式と一致することがわかる。
【００９６】
このことは、τが１よりも小さくなった場合、高分子膜の反応速度が無視できなくなるため、（１）式で得られるＷでは、Ｅａ≦０．３ｅＶは得られるものの、安定したＥａを得るためには更に（２）式のＷ’を満たすことが好ましいことを意味している。
【００９７】
また、外部から照射するエネルギーは、基体への熱の影響を抑えたまま、高分子膜４を「低抵抗化処理」するためには、パルス的に、複数回照射することが好ましい。
【００９８】
また、図２１の破線に示す様な上記式（１）に示した本発明のエネルギー照射条件もしくは、さらに発展的に限定した図２１の一点鎖線に示す様な式（２）に示した本発明のエネルギー照射条件によれば、電子放出素子を多数配置した場合に各電子放出素子を接続するために基体上に配置される配線の形状や材料の影響が少ない状態で「低抵抗化処理」を行うことができる。そのため、多数の高分子膜４を均一性高く「低抵抗化処理」することができる。その結果、本発明によれば、均一性の高い特性を有する電子放出素子を配列することができ、また、表示画像の均一性の高い画像表示装置を形成することができる。
【００９９】
また（４）式より、高分子膜４の反応の活性化エネルギーＥｒが大きいと、Ｔが高くなるため、（５）式より実際の反応温度Ｔｒが高くなる。本発明では、外部から基体へ部分的なエネルギー照射をすることによって、基体の耐熱温度（歪点等）を超える低抵抗化処理温度を高分子膜部に実現するものであるが、基体の融点をはるかに超える反応温度Ｔｒでは許容されない。実在する基板の融点を考慮し、Ｔｒを高すぎない現実的な値とするためには、高分子膜の反応の活性化エネルギーは４ｅＶ以下であることが好ましい。
【０１００】
また本発明において、照射エネルギーの上限は特に制限されることはない。しかし、エネルギー源の実現可能性や、「低抵抗化処理」工程での簡便性および実在する基板の耐熱温度等を考えると、最大でも３×１０^１２Ｗ／ｍ^２が、現実的な照射エネルギーの上限となる。
【０１０１】
また、高分子膜に「低抵抗化処理」を施して得られた膜（導電性膜）４’は、正孔キャリア伝導を示し、抵抗率が負の温度特性を示す。このとき、温度特性から、「低抵抗化処理」を施して得られた膜４’の電気伝導に対する活性化エネルギー（以下Ｅａと記す）を求めることができる。
【０１０２】
高分子膜に「低抵抗化処理」を施して得た膜４’のＥａと、その抵抗率は、ほぼ相関を持つ。上述した不十分な「低抵抗化処理」では、Ｅａが大きくなる（温度特性が急勾配になる）。その結果、「電圧印加工程」におけるジュール熱によって熱暴走が生じる。これは、「電圧印加工程」におけるジュール熱により、高分子膜に「低抵抗化処理」を施して得た膜が温度上昇する。この温度上昇により、膜の抵抗がさらに下がる場合がある。そして、抵抗の低下により、さらに、ジュール熱が増加し、さらに、膜の温度が上昇する。このようなサイクルが生じた結果、所望の間隙５が得られなくなるためと発明者は考えている。
【０１０３】
本発明者らが鋭意検討したところ、前述した「低抵抗化処理」に限らず、後述する「電圧印加工程」を施す前の導電性膜（高分子膜に「低抵抗化処理」を施して得た膜）の活性化エネルギーＥａが０．３ｅＶ以下であれば、前述した接続長が電極２側の接続長と電極３側の接続長が同等であっても（つまりは、電極２と電極３とが実質的に同じものであっても）、どちらか一方の電極近傍に間隙５を配置することができることを見出した。また、本発明の、高分子膜に「低抵抗化処理」を施して得た膜４’においても、その活性化エネルギーＥａが０．３ｅＶ以下になるように「低抵抗化処理」を施せば、前述した接続長が電極２側の接続長と電極３側の接続長が同等であっても、どちらか一方の電極近傍に間隙５を配置することができる。
【０１０４】
高分子膜に「低抵抗化処理」を施して得た膜の、電気伝導に対するＥａの測定算出方法を以下に示す。
【０１０５】
例えば、１×１０^−６Ｐａ程度の真空下で、電極２，３間に電圧（０．５Ｖ）を加え、高分子膜に「低抵抗化処理」を施して得た膜に流れる電流をモニターしながら、ヒーター（不図示）を用いて基体１を常温から３００℃まで加熱する。その結果得られた、電流−温度グラフの一例を図３に示す。得られた電流と温度のデータをアレニウスプロット（Ｉ∝ＥＸＰ（−Ｅａ／ｋＴ），Ｉ：電流，ｋ：ボルツマン定数，Ｔ：絶対温度）し、その傾きからＥａを算出することができる。アレニウスプロットの一例を図４に示す。
【０１０６】
以下に本発明の「低抵抗化処理」の一例を具体的に説明する。
【０１０７】
（電子ビーム照射を行う場合）
電子ビームを照射する場合は、高分子膜４を形成した基体１を、電子銃が装着されている減圧雰囲気下（真空容器内）にセットする。容器内に設置された電子銃から高分子膜４に対して電子ビームを照射する。この時の電子ビームの照射条件としては、高分子膜４や基体１への電子ビーム侵入深さを考慮し、加速電圧Ｖ_ａｃ＝０．５ｋＶ以上４０ｋＶ以下であることが好ましい。
【０１０８】
電流密度（ｊ_ｄ）は、本発明である（１）式より、選択した基体１の熱伝導率、比熱、比重および、１×１０^−９秒以上１０秒以下の範囲で任意に選定されるτによって、決定される。
【０１０９】
通常、ｊ_ｄ＝０．０１ｍＡ／ｍｍ^２以上１０ｍＡ／ｍｍ^２以下の範囲で多く使用される。
【０１１０】
（レーザービーム照射を行う場合）
レーザービームを照射する場合は、高分子膜４を形成した基体１を、ステージ上に配置し、高分子膜４に対してレーザービームを照射する。このとき、レーザーを照射する環境は、高分子膜４の酸化（燃焼）を抑制するため、不活性ガス中や真空中で行うのが好ましいが、レーザーの照射条件によっては、大気中で行うことも可能である。
【０１１１】
この時のレーザービームの照射条件としては、例えば、半導体レーザー（７９０〜８３０ｎｍ）を用いて照射することが好ましい。
【０１１２】
レーザー照射エネルギーは、本発明である（１）式より、選択した基体１の熱伝導率、比熱、比重および、基体１の融点・歪点より選定されるτによって、決定されるが、照射面積と、高分子膜４および基体１の該波長における吸収率（＝１−［透過率］−［反射率］）を考慮し、レーザー光源の出力が決定される。通常数百ｍＷ／ｍｍ^２〜数十Ｗ／ｍｍ^２の範囲で多く使用される。
【０１１３】
また、上記「低抵抗化処理」により形成される「導電性膜」４’は、「炭素を主成分とする導電性膜」、あるいは単に「カーボン膜」とも呼ばれる。
【０１１４】
また、Ｐｔなどの触媒性金属を電極２，３に用いた場合には、上記「低抵抗化処理」における加熱により、電極上に位置する高分子膜の膜厚が、電極間の基体上に位置する高分子膜よりも薄くなる。
【０１１５】
（４）次に、導電性膜４’に、間隙５の形成を行う（図２（ｄ））。
【０１１６】
この間隙５の形成は、例えば、電極２、３間に電圧を印加する（電流を流す）ことによって行なわれる。尚、印加する電圧としてはパルス電圧が好ましい。この電圧印加工程により、導電性膜４（低抵抗化された高分子膜４’）の一部に間隙５が形成される。電子放出素子を低電圧で駆動する上では、上記電圧印加工程で印加する電圧はパルス電圧を用いることが好ましい。
【０１１７】
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。また、間隙５を再現性よく形成するためには、電極２，３に印加するパルス電圧を漸増させる昇圧フォーミングを行うことが好ましい。
【０１１８】
また、上記電圧印加工程は、減圧雰囲気下で行うことが好ましく、好ましくは１．３×１０^−２Ｐａ以下の圧力の雰囲気下で行うのが望ましい。
【０１１９】
また、上記電圧印加工程は、前記した「低抵抗化処理」と同時に行うこともできる。
【０１２０】
尚、前述の「低抵抗化処理」を経て得られた膜４’の抵抗値は、上記した「電圧印加工程」において更に抵抗値が下がる場合もある。「低抵抗化処理」を行うことで得られた膜４’と、上記「電圧印加工程」を経て間隙５が形成された後のカーボン膜４’とでは、その電気的特性や、膜質などに若干の差が生じている場合があるが、本発明では、それらを特に断りが無い限り区別しない。さらに、詳しく述べると、「低抵抗化処理」を終えた膜（「高分子膜に低抵抗化処理を施すことによって得た膜」）と、「電圧印加工程」を終えた膜（「カーボン膜」）との間に、炭素の結晶性の観点において特に優位差がない場合には、上記「カーボン膜」という表現と「高分子膜を低抵抗化処理することによって得た膜」という表現は、プロセス段階を区別する表現ではあっても、膜質として区別する表現するものではない。
【０１２１】
次に、上記電圧印加工程を経て間隙５が形成された後のカーボン膜４’のＥａの測定算出をおこなう方法の一例を以下に記述する。
【０１２２】
１×１０^−６Ｐａ程度の真空下で、図１９に示すように電極２，３間のカーボン膜４’にプローブａを接触させ（接触位置は任意）、電極３上にプローブｂを接触させる。続いて両プローブ間に電圧（０．５Ｖ）を加えカーボン膜４’に流れる電流をモニターしながら、ヒーターを用いて基体１を常温から３００℃まで加熱する。
【０１２３】
得られた電流と温度のデータをアレニウスプロットし、その傾きからＥａを算出することができる。
【０１２４】
図５に示した測定装置によって、上記本発明の製造方法により得られた電子放出素子の電圧−電流特性を計測すると、良好に電子放出を示す素子の特性は図１５に示したようなものになる。即ち、上記電子放出素子は、しきい値電圧Ｖｔｈを持っており、この電圧より低い電圧を電極２，３間に印加しても、電子は実質的に放出されないが、この電圧より高い電圧を印加することによって、素子からの放出電流（Ｉｅ）、電極２，３間を流れる素子電流（Ｉｆ）が生じはじめる。
【０１２５】
本発明では、高分子膜を低抵抗化処理することによって得た膜のＥａが０．３ｅＶ以下であれば、「電圧印加工程」時における導電性膜（高分子膜を低抵抗化処理することによって得た膜）の破壊あるいは電極破壊を抑制することができ、図１５に示した良好な電子放出を示す電子放出素子を得ることができる。（詳細は実施例記載）
【０１２６】
上記図１５に示した特性のため、同一基板上にマトリックス状に上記電子放出素子を複数配した電子源を構成し、所望の素子を選択して駆動する単純マトリックス駆動が可能である。尚、図５において、図１などで用いた符合と同じ符号を用いた部材は、同じ部材を指す。８４はアノードであり、８３は高圧電源、８２は電子放出素子から放出された放出電流Ｉｅを測定するための電流計、８１は電子放出素子に駆動電圧Ｖｆを印加するための電源、８０は電極２，３間を流れる素子電流Ｉｆを測定するための電流計である。電子放出素子の上記素子電流Ｉｆ、放出電流Ｉｅの測定にあたっては、素子電極２、３に電源８１と電流計８０とを接続し、該電子放出素子の上方に電源８３と電流計８２とを接続したアノード電極８４を配置している。また、本電子放出素子及びアノード電極８４は真空装置内に設置されており、その真空装置には不図示の排気ポンプ及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、アノード電極と電子放出素子間の距離Ｈを２ｍｍとしており、真空装置内の圧力を１×１０^−６Ｐａとした。
【０１２７】
（５）安定化駆動
次に、前記工程にて得られた電子放出素子に所望の電圧を印加して電子放出特性の安定化を行う。本発明者らが鋭意検討を行った結果、本発明における電子放出素子は、前記間隙形成後に駆動を行うと駆動初期の放出電流および素子電流減少が発生することを見出した。この様子を図１８に示す。同図に示すように駆動初期に電流減少が発生するが、ある程度の時間、素子駆動を行うことでこの減少は収束し、その後はこうした変動を生ずることなく安定した電子放出を持続するようになる。この放出電流および素子電流を安定化させるための駆動をここでは安定化駆動と呼ぶ。
【０１２８】
この安定化駆動に必要な時間は、印加する電圧パルスの幅や電圧パルスの波高値やパルス間隔によって異なるが、概ね数分から数百分の範囲であり、安定化駆動の周期が一定ならばパルス幅が長いほど、あるいは、駆動パルス幅が一定ならばパルス間隔が短いほど、あるいは波高値が高いほど、必要な時間は短くなる。このことは安定化駆動の駆動デューティー（パルス幅／パルス周期）が高いほど短時間での安定化が可能となることを示している。
【０１２９】
この様子を図２４、図２５に示す。同図において、図２４はパルス幅を変えた場合の安定化の様子を、図２５はパルス間隔を変えた場合の安定化の様子を模式的に示している。この挙動は、パルス波高値においても同様であり、波高値が高いほど、安定化に要する時間は短い。なお、説明の簡略化のために同図では放出電流についてのみ記載しているが、素子電流についても同様の変化を示すことが分かっており、安定化駆動中も電子放出効率（Ｉｅの値／Ｉｆの値）を高い状態に保ったまま行うことができる。
【０１３０】
尚、安定化駆動に用いるパルス電圧の波高値が高い場合は、素子の破壊を誘発する恐れがあるため好ましくなく、実際の駆動（実駆動）時に印加される電圧を若干上回る程度が上限と考えられる。具体的には、実駆動時に素子に印加される最大電圧の０．７倍以上１．５倍以下が好ましく、１．０５倍以上１．２倍以下がより好ましい。
【０１３１】
しかし、安定化駆動は電流を流すことが必要であり、素子電流が観測されないような極端に低い電圧では安定化の機能を発現できないためある程度の電圧は必要である。具体的には、図１５に示すような放出電流Ｉｅ、素子電流Ｉｆが流れ始めるＶｔｈの電圧以上が必要である。
【０１３２】
尚、本発明において、「実駆動」とは、本発明の電子放出素子、電子源あるいは画像表示装置が、メーカーから出荷された後の駆動を指し、例えば、ＶＴＲ画像やＴＶ画像などのユーザーが所望する画像を表示する最に素子に印加される、予め想定されていた範囲内の駆動を指すものであって、何らかのトラブルによって突発的に素子に印加されてしまう駆動条件とは異なるものである。
【０１３３】
また、この安定化駆動の工程は、前述の間隙形成工程に引き続き行うことも可能であり、電極２、３間に電圧パルスを連続的に印加して間隙形成した後に安定化駆動電圧を印加することによって連続的に行うこともできる。いずれの場合においても、安定化駆動工程は、減圧雰囲気下、好ましくは１．３×１０^−３Ｐａ以下の圧力の雰囲気中で行うのが望ましい。
【０１３４】
画像形成装置としてパネル化する場合は、後述するようにパネル作製工程を必要とするが上記安定化駆動の工程は電子放出素子の特性を決定付ける工程であるためパネル化工程を経た後の減圧されたパネル内で行うことが望ましく、さらには安定化駆動後に加熱工程を通さないことがより望ましい。
【０１３５】
以上述べた安定化駆動の諸条件は実際の電子放出素子あるいは画像形成装置の特性に鑑みて設定されるべきものであり、本発明は上記条件に限定されるものではない。
【０１３６】
次に、上記電子放出素子を用いた本発明における画像形成装置について説明する。
【０１３７】
図１６は、本発明の製造方法により製造される電子放出素子１０２を用いた画像形成装置の一例を示す模式図である。尚、図１６では画像形成装置（気密容器１００）内を説明するために、後述する支持枠７２およびフェースプレート７１の一部を取り除いた図である。また、駆動回路の図示は省略している。
【０１３８】
図１６において、１は電子放出素子１０２が多数配置された基体であり、画像形成装置の説明においてはリアプレートと記す。７１は、画像形成部材７５が配置されたフェースプレートである。７２は、フェースプレート７１とリアプレート１間を減圧状態に保持するための支持枠である。１０１はフェースプレート７１とリアプレート１間の間隔を保持するために、配置されたスペーサである。
【０１３９】
画像形成装置１００がディスプレイ（画像表示装置）の場合には、画像形成部材７５は蛍光体膜７４と導電性のメタルバック７３から構成される。６２および６３はそれぞれ電子放出素子１０２に電圧を印加するために接続された配線である。Ｄｏｙ１〜ＤｏｙｎおよびＤｏｘ１〜Ｄｏｘｍは、画像形成装置１００の外部に配置される駆動回路などと、画像形成装置の減圧空間（フェースプレートとリアプレートと支持枠とで囲まれる空間）から外部に導出された配線６２および６３の端部とを接続するための取り出し配線である。
【０１４０】
次に、本発明の画像形成装置の製造方法の一例を図６乃至図１２などを用いて以下に示す。
【０１４１】
（Ａ）まず、リアプレート１を用意する。リアプレート１としては、絶縁性材料からなるものを用い、特には、ガラスが好ましく用いられる。
【０１４２】
（Ｂ）次に、リアプレート１上に、図１で説明した一対の電極２，３を複数組み形成する（図６）。電極材料は、導電性材料であれば良い。また、電極２，３の形成方法は、スパッタ法、ＣＶＤ法、印刷法など種々の製造方法を用いることができる。なお、図６では、説明を簡略化するために、Ｘ方向に３組、Ｙ方向に３組、合計９組の電極対を形成した例を用いているが、この電極対の数は、画像形成装置の解像度に応じて適宜設定される。
【０１４３】
（Ｃ）次に、電極３の一部を覆うように、下配線６２を形成する（図７）。下配線６２の形成方法は、様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１４４】
（Ｄ）下配線６２と、次工程で形成する上配線６３との交差部に絶縁層６４を形成する（図８）。絶縁層６４の形成方法も様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１４５】
（Ｅ）下配線６２と実質的に直交する上配線６３を形成する（図９）。上配線６３の形成方法も様々な手法を用いることができるが、下配線６２と同様、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
【０１４６】
（Ｆ）次に、各電極対２、３間を接続するように、高分子膜４を形成する（図１０）。高分子膜４は、前述のように様々な方法で作成することができるが、大面積に簡易に形成するには、インクジェット法を用いることもできるが、前述したようにパターンニングで所望の形状の高分子膜４を形成しても良い。
【０１４７】
（Ｇ）続いて、前述した様に、各高分子膜４を低抵抗化する「低抵抗処理」を行う。「低抵抗化処理」については、前記した電子ビームやイオンビームなどの粒子ビームを照射するか、レーザビームを照射することにより行われる。この「低抵抗化処理」は好ましくは減圧雰囲気中で行われる。この工程により、高分子膜４に導電性が付与され、導電性膜（カーボン膜）４’に変化する（図１１）。
【０１４８】
（Ｈ）つぎに、前記工程（Ｇ）により得られた膜４’に、間隙５の形成を行う。この間隙５の形成は、各配線６２および配線６３に電圧を印加することによって行う。これにより、各電極対２、３間に電圧が印加される。尚、印加する電圧としてはパルス電圧であることが好ましい。この電圧印加工程により、導電性膜４’の一部に間隙５が形成される（図１２）。間隙５は、一方の電極近傍に配置される。
【０１４９】
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、すなわち、電子ビームあるいはレーザービームの照射を行っている最中に、電極２、３間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下で行うのが望ましい。
【０１５０】
（Ｉ）次に、予め用意しておいた、アルミニウム膜からなるメタルバック７３と蛍光体膜７４とを有するフェースプレート７１と、上記工程（Ａ）〜（Ｈ）を経たリアプレート１とを、メタルバックと電子放出素子が対向するように、位置合わせする（図１７（ａ））。支持枠７２とフェースプレート７１との当接面（当接領域）には接合部材が配置される。同様に、リアプレート１と支持枠７２との当接面（当接領域）にも接合部材が配置される。上記接合部材には、真空を保持する機能と接着機能とを有するものが用いられ、具体的にはフリットガラスやインジウム、インジウム合金などが用いられる。
【０１５１】
図１７においては、支持枠７２が、予め上記工程（Ａ）〜（Ｈ）を経たリアプレート１上に接合部材によって固定（接着）された例を図示しているが、必ずしも本工程（Ｉ）時に接合されている必要はない。また、同様に、図１７においてはスペーサ１０１がリアプレート１上に固定された例を示しているが、スペーサ１０１も、本工程（Ｉ）時にリアプレート１に必ずしも固定されている必要はない。
【０１５２】
また、図１７では、便宜上、リアプレート１を下方に配置し、フェースプレート７１をリアプレート１の上方に配置した例を示したが、どちらが上であっても構わない。
【０１５３】
さらには、図１７では、支持枠７２およびスペーサ１０１は、予め、リアプレート１上に固定（接着）しておいた例を示したが、次の「封着工程」時に固定（接着）されるよう、リアプレート上またはフェースプレート上に載置するだけでもよい。
【０１５４】
（Ｊ）次に、封着工程を行う。上記工程（Ｉ）で対向して配置されたフェースプレート７１とリアプレート１とを、その対向方向に加圧しながら、少なくとも前記接合部材を加熱する。上記加熱は、熱的な歪を低減するために、フェースプレートおよびリアプレートの全面を加熱することが好ましい。
【０１５５】
尚、本発明においては、上記「封着工程」は、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて行うことが好ましい。具体的な減圧（真空）雰囲気としては、１０^−５Ｐａ以下、好ましくは１０^−６Ｐａ以下の圧力が好ましい。
【０１５６】
この封着工程により、フェースプレート７１と支持枠７２とリアプレート１との当接部が気密に接合され、同時に、内部が高真空に維持された、図１６に示した気密容器（画像形成装置）１００が得られる。
【０１５７】
ここでは、減圧（真空）雰囲気中あるいは非酸化雰囲気中にて「封着工程」を行う例を示した。しかしながら、大気中で上記「封着工程」を行っても良い。この場合は、別途、フェースプレートとリアプレート間の空間を排気するための排気管を、気密容器１００に設けておき、上記「封着工程」後に、気密容器内部を１０^−５Ｐａ以下に排気する。その後、排気管を封止することで内部が高真空に維持された気密容器（画像形成装置）１００が得ることができる。
【０１５８】
上記「封着工程」を真空中にて行う場合には、画像形成装置（気密容器）１００内部を高真空に維持するために、上記工程（Ｉ）と工程（Ｊ）との間に、前記メタルバック７３上（メタルバックのリアプレート１と対向する面上）にゲッター材を被覆する工程を設けることが好ましい。この時、用いるゲッター材としては、被覆を簡易にする理由から蒸発型のゲッターであることが好ましい。したがって、バリウムをゲッター膜としてメタルバック７３上に被覆することが好ましい。また、このゲッターの被覆工程は、上記工程（Ｊ）と同様に、減圧（真空）雰囲気中で行われる。
【０１５９】
また、ここで説明した画像形成装置の例では、フェースプレート７１とリアプレート１との間には、スペーサ１０１を配置した。しかしながら、画像形成装置の大きさが小さい場合には、スペーサ１０１は必ずしも必要としない。また、リアプレート１とフェースプレート７１との間隔が数百μｍ程度であれば支持枠７２を用いずに、接合部材によって直接リアプレート１とフェースプレート７１とを接合することも可能である。そのような場合には、接合部材が支持枠７２の代替部材を兼ねる。
【０１６０】
また、本発明においては、電子放出素子１０２の間隙５を形成する工程（工程（Ｈ））の後に、位置合わせ工程（工程（Ｉ））および封着工程（工程（Ｊ））を行った。しかしながら、工程（Ｈ）を、封着工程（工程Ｊ）の後に行うこともできる。
【０１６１】
また、前述したように、前記「安定化駆動」を行う場合は、上記「封着工程」後であって、且つ、パネル内部の真空度が１．３×１０^−３Ｐａ以上である状態で行われる。
【０１６２】
【実施例】
以下に、実施例を挙げて本発明をより詳細に説明する。
【０１６３】
［実施例１］
本実施例では、図２で示した製造方法で作製した電子放出素子を用いた。
以下に作製工程の詳細を説明する。
【０１６４】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を形成した（図２（ａ））。なお、電極２、３の電極間距離は１０μｍとした。基板１には、旭硝子製の「ＰＤ２００」を使用した。このガラスの各物性値は以下のとおりである。比熱：Ｃ_ｓｕｂ＝６５３［Ｊ／ｋｇ・Ｋ］、比重：ρ_ｓｕｂ＝２７３０［ｋｇ／ｍ^３］、熱伝導率：λ_ｓｕｂ＝０．９０［Ｗ／ｍ・Ｋ］。また、このガラスの８００ｎｍ付近の波長の吸収係数を測定したところ、約５％であった。また、各電極２と３にはそれぞれ、電流を供給する不図示の配線が接続されている。配線は基板１上に配置される。
【０１６５】
（工程２）
基体１に、芳香族ポリイミドの前駆体であるポリアミック酸溶液を、３％のトリエタノールアミンを溶かしたＮ−メチルピロリドン溶媒で希釈したスピンコータによって全面に塗布し、真空条件下に３５０℃まで昇温しベークして、イミド化を行った。その後、フォトレジストを塗布し、露光、現像、エッチングの各工程を施すことによって、ポリイミド膜を素子電極２，３を跨ぐ長方形状にパターニングし、高分子膜４を作製した（図２（ｂ））。この時の、ポリイミド膜４の膜厚は３０ｎｍであった。このポリイミド膜が、１×１０^−４Ｐａ以上の真空度中で１時間加熱保持した時に０．１Ωｃｍの抵抗率になる温度Ｔは、７００℃であり、反応の活性化エネルギーは３．２ｅＶであった。
【０１６６】
（工程３）
次に、Ｎｄ：ＹＡＧレーザー（ビーム径１０μｍ）を用いて、前述した式（１）に上記基板の物性値を当てはめた条件（Ｗ１の関係式を満たす条件）でのポリイミド膜４へのエネルギー照射（低抵抗化処理）を照射時間毎に３条件ずつ行った。また、前述した式（２）に上記基板の物性値を当てはめた条件（Ｗ１’の関係式を満たす条件）でのポリイミド膜４へのエネルギー照射（低抵抗化処理）を照射時間毎に３条件ずつ行った。この時、式（２）のＡ＝２．７０、γ＝０．５６５とした。また、同じ高分子膜に対して、図２１に実線で示した、長時間をかけて低抵抗化処理を行ってきた知見に基づいて得られた条件（Ｗ２の関係式を満たす条件）でのポリイミド膜４へのエネルギー照射を照射時間条件毎に１条件ずつ行った。各条件毎にポリイミド膜４を低抵抗化処理することによって得た膜のＥａを測定した。この測定結果を表１に示す。
【０１６７】
【表１】

【０１６８】
表１に示す様に、本発明の式（１）を満たす条件で「低抵抗化処理」を行った場合には、照射時間τが１×１０^−９ｓｅｃ≦τ≦１０ｓｅｃの範囲内では、Ｅａの値は、照射時間毎にみるとＥａの値がτが小さくなるほどばらついているものの、全て０．３ｅＶ以下であった。しかし、式（１）の条件下であっても、照射時間τの範囲を外れると、Ｅａの値は０．３ｅＶを超えるものがあった。本発明の式（２）を満たす条件で「低抵抗化処理」を行なった場合には、照射時間τが１×１０^−９ｓｅｃ≦τ≦１ｓｅｃの範囲内では、Ｅａの値が０．２ｅＶ以下となり、照射時間毎のＥａの値のばらつきも、式（１）を満たす条件に比べて小さくなっていた。照射時間τを外れると、Ｅａの値は０．３ｅＶを超えるものがあった。
【０１６９】
ポリイミド膜に上記「低抵抗化処理」を施した後に得られた膜（「カーボン膜」あるいは「導電性膜」と呼ぶ）をオージェ電子分光分析装置（ＡＥＳ）を用いて分析したところ、カーボンを主成分とする膜に変化していることが分かった。
【０１７０】
（工程４）
その後、冷却して各々の電極２，３間に２０Ｖ、パルス幅１ｍｓｅｃの矩形パルスを印加することにより低抵抗化処理を施した膜に間隙５を形成する電圧印加工程を行った。
【０１７１】
上記工程１〜４の各工程を経た素子の電子放出特性、間隙５の形成位置、間隙がカーボン膜のＥａを調べた。その結果、式（１）の条件下で「低抵抗化処理」を行った素子においては、良好な電子放出特性が得られた。また、間隙５の位置も図２３に示す様に、電極近傍に形成されていた。但し、間隙５は電極３の近傍に形成される場合と、電極２近傍に形成される場合とがあった。しかし、図１９の様に、高分子膜４を台形形状にパターニングすれば、電極と高分子膜との接続長さが短い方に間隙を形成することができた。
【０１７２】
一方、τ≦１０ｓｅｃの領域においては、式（１）以外の条件で「低抵抗処理」を行った素子においては、電極２と電極３の中間あたりに間隙が形成されたり、また、間隙が形成できなかったり、ひどい場合には、電極が破壊され電子放出素子としては使えない状態になっていた。また、τが＞１０ｓｅｃの領域では、Ｗ１以外の条件においても、良好な電子放出特性が得られる場合とそうではない場合とがあった。
【０１７３】
また、良好な電子放出特性を示した素子の導電性膜（カーボン膜）４’のＥａを算出したところ、低抵抗化処理後にＥａが０．２ｅＶ以上０．３ｅＶ以下であったものも含め、いずれの導電性膜（カーボン膜）４’もＥａが０．２ｅＶ以下であった。また、いずれの導電性膜（カーボン膜）４’も低抵抗化処理後に比べてＥａが小さくなっていた。
【０１７４】
本実施例における活性化エネルギーＥａの測定は、１×１０^−６Ｐａ程度の真空下で、図１９に示すように、電極２，３間に電圧（０．５Ｖ）を加え「低抵抗化処理」を施して得られた膜に流れる電流をモニターしながら、ヒーターを用いて基体１を常温から３００℃まで加熱する。その結果得られた電流と温度のデータをアレニウスプロット（Ｉ∝ＥＸＰ（−Ｅａ／ｋＴ），Ｉ：電流，ｋ：ボルツマン定数，Ｔ：絶対温度）し、その傾きからＥａを算出した。
【０１７５】
また、本実施例では、上記電子放出素子に接続する配線の材料を変えて基板１上に形成し、上記と同様の測定をしたところ、図２０に示す様に、τ＞１０ｓｅｃの領域においては、良好な電子放出特性が得られるために必要なエネルギー密度の条件が、配線の材料によって異なることが分かった。しかし、τ≦１０ｓｅｃの領域においては、図２１に示す様に、配線の材料が異なっても、上記式（１）の条件を満たせば、良好な電子放出特性を得ることができることがわかる。また、配線の膜厚や構造によっても、τ≦１０ｓｅｃの領域においては、上記式（１）の条件を満たせば、良好な電子放出特性を得ることができる。
【０１７６】
この結果からも、電子源や画像形成装置のような、多数の電子放出素子と、電子放出素子を駆動するための配線が配置されるものを形成する場合（即ち、「低抵抗化処理」の際に、既に、基板上に配線が形成されている場合）においては、本発明の式（１）に示す条件下での「低抵抗化処理」を行うことが望ましいことがわかる。
【０１７７】
また、基板１の材料を石英基板に代えて、石英基板の物性値を上記式（１）に当てはめた条件で、上記工程（１）〜（４）を行ったところ、同様に電子放出特性に優れた電子放出素子を得ることができた。この関係は他の基板材料においても同様であった。
【０１７８】
図２２には、石英基板および高歪点ガラス基板（旭硝子（株）製、商品名：ＰＤ２００）基板の各物性値を式（１）に当てはめた条件をグラフ化して示した。尚、石英基板がλ＝１．３８Ｗ／ｍ・Ｋ、ｃ＝７４０Ｊ／ｋｇ・Ｋ、ρ＝２１９０ｋｇ／ｍ^３、（λ・ｃ・ρ）１／２＝１４９５であり、ＰＤ２００基板がλ＝０．９／ｍ・Ｋ、ｃ＝６５３Ｊ／ｋｇ・Ｋ、ρ＝２７３０ｋｇ／ｍ^３、（λ・ｃ・ρ）１／２＝１２６７であった。図２１、図２２から、基体の種類や配線材料や配線の膜厚等には依存せず、基体・配線を固定すれば、τ≦１０ｓｅｃの領域においては、照射時間と、高分子膜４の低抵抗化処理に必要な単位面積・単位時間あたりのエネルギーはＬｏｇ−Ｌｏｇで直線の関係にあることがわかる。
【０１７９】
また、基板１の材料を石英基板にし、石英基板の物性値を上記式（２）に当てはめた条件で、上記工程（１）〜（４）を行った。（２）式におけるＡ＝２．８２、γ＝０．５５３とした。ＰＤ２００基板の時と同様、低抵抗化処理後のＥａばらつきが（１）式の条件よりも小さくなり、その後の「電圧印加工程」が短時間で処理でき、且つさらにばらつきの少ない優れた電子放出特性を持つ電子放出素子を得ることができた。
【０１８０】
この関係は他の基板材料においても同様であった。このことから、式（２）においても、配線材料や配線の膜厚等には依存せず、基体を固定すれば、τ≦１ｓｅｃの領域においては、照射時間と、高分子膜４の低抵抗化処理に必要な単位面積・単位時間あたりのエネルギーはＬｏｇ−Ｌｏｇで直線の関係に近似できることがわかる。
【０１８１】
また、良好な電子放出特性を示した素子の間隙５近傍の断面ＳＥＭ像を観測したところ、図１（ｂ）に示した模式図と同様に、間隙５内に、電極が露出する構成であった。
【０１８２】
［実施例２］
本実施例では図１６に模式的に示した画像表示装置１００を作成した。符号１０２は、本発明の電子放出素子である。図６乃至図１２、図１６、図１７を用いて、本実施例の画像形成装置の作製方法を述べる。
【０１８３】
図１２は、リアプレート１と、その上に形成された複数の本発明の電子放出素子と、各電子放出素子に信号を印加するための配線とから構成される電子源の一部を拡大して模式的に示している。１はリアプレート、２、３は電極、５は間隙、４’はカーボン膜、６２はＸ方向配線、６３はＹ方向配線、６４は層間絶縁層である。
【０１８４】
リアプレート１には、旭硝子のＰＤ２００を使用した。各物性値は以下のとおりである。
【０１８５】
比 熱 ：ｃ_ｓｕｂ＝６５３［Ｊ／ｋｇ・Ｋ］
比 重 ：ρ_ｓｕｂ＝２７３０［ｋｇ／ｍ^３］
熱伝導率：λ_ｓｕｂ＝０．９０［Ｗ／ｍ・Ｋ］
【０１８６】
図１６において、図１２と同じ符号のものは、同じ部材を示している。７１はガラス基板上に、蛍光体膜７４とＡｌからなるメタルバック７３とが積層されたフェースプレートである。７２は支持枠であり、リアプレート１、フェースプレート７１、支持枠７２で真空密閉容器が形成される。
【０１８７】
以下、図６乃至図１２、図１６、図１７を用いて、本実施例を説明する。
【０１８８】
（工程１）
ガラス基板１上に、スパッタリング法により、厚さ１００ｎｍのＰｔ膜を堆積し、フォトリソグラフィ技術を用いてＰｔ膜からなる電極２，３を形成した（図６）。なお、電極２、３の電極間距離は１０μｍとした。
【０１８９】
（工程２）
次に、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｘ方向配線６２を形成した（図７）。
【０１９０】
（工程３）
続いて、Ｘ方向配線６２とＹ方向配線６３の交差部になる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層６４を形成した（図８）。
【０１９１】
（工程４）
さらに、スクリーン印刷法によりＡｇペーストを印刷し、加熱焼成することにより、Ｙ方向配線６３を形成し、基体１上にマトリックス配線を形成した（図９）。
【０１９２】
（工程５）
以上のようにしてマトリックス配線を形成した基体１の電極２，３間に跨る位置に、高分子膜４を配置した（図１０）。この高分子膜４の形成方法を図２７を用いて具体的に説明する。尚、図２７は１素子分の領域のみを示している。
【０１９３】
先ず、マトリックス配線を形成した基体１に、芳香族ポリイミドの前駆体であるポリアミック酸（日立化成工業（株）社製：ＰＩＸ−Ｌ１１０）溶液を、３％のトリエタノールアミンを溶かしたＮ−メチルピロリドン溶媒で希釈したスピンコータによって全面に塗布し、真空条件下に３５０℃まで昇温しベークして、イミド化を行った（図２７（ｂ））。その後、フォトレジスト８を塗布し（図２７（ｃ））、露光（図省略）、現像（図２７（ｄ））、エッチング（図２７（ｅ））の各工程を施すことによって、ポリイミド膜を素子電極２，３を跨ぐ台形形状にパターニングし、台形形状の高分子膜４を作製した（図２７（ｆ）及び図１０）。
【０１９４】
この時の、ポリイミド膜４の膜厚は３０ｎｍであった。このポリイミド膜が、１×１０^−４Ｐａ以上の真空度中で１時間加熱保持した時に０．１Ωｃｍ以下の抵抗率になる温度Ｔは、７５０℃であった。また、電極２と高分子膜４との交差長（実質的に、「基板１表面上における電極と高分子膜との境界線の長さ」に相当する）を１００μｍとし、電極３と高分子膜４との交差長を１５０μｍとした。尚、このリヤプレートの８００ｎｍ付近の波長の吸収係数を測定したところ、約５％であった。
【０１９５】
（工程６）
次に、Ｐｔからなる電極２、３、マトリックス配線６２、６３、ポリイミド膜からなる高分子膜４を形成したリアプレート１をステージ上にセットし、各々の高分子膜４に対して、実施例１で行った、式（１）の条件下のエネルギーを１パルスづつ照射した。１パルスのパルス幅（照射時間τ）を１ｓｅｃとして照射した。
【０１９６】
このとき、各素子に、エネルギー源である半導体レーザーが照射されるよう、ステージを移動させて、各々の高分子膜４を低抵抗化処理した。
【０１９７】
（工程７）
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とをフリットガラスにより接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３が形成された面とを対向させて）、配置した（図１７（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
【０１９８】
（工程８）
次に、対向させたフェースプレート７１とリアプレート１とを１０^−６Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図１７（ｂ））。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
【０１９９】
最後に、Ｘ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に２５Ｖ、の矩形パルスを印加することにより「低抵抗化処理」を施して得られた膜（「導電性膜」あるいは「カーボン膜」あるいは「炭素を主成分とする導電性膜」）４’に間隙５を形成し（図１２参照）、本実施例の画像形成装置１００を作製した。
【０２００】
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して２２Ｖの電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、長時間にわたって明るい良好な画像を形成することができた。
【０２０１】
［実施例３］
本実施例では、実施例２で作成した画像表示装置にさらに、「安定化駆動」工程を付与した。従って、実施例２の工程８に続く工程について以下に記載する。
【０２０２】
（工程９）
上記工程８で得られた画像形成装置のＸ方向配線、Ｙ方向配線を通じて各電子放出素子に繰り返し周波数６０Ｈｚ、パルス幅１００μ秒、電圧２２Ｖの駆動パルスを印加してパネルの安定化駆動を行った。この安定化駆動時に印加したパルスの波高値は、実駆動時に印加されるパルスの波高値と同じである。この時の各々のＸ方向に沿った１ライン当りの放出電流及び素子電流を計測し、初期の電流変動が一定値に収束したところで安定化駆動を終了した。それに要した時間は上記条件下ではほぼ１０分間であった。
【０２０３】
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して印加電圧２２Ｖ、パルス幅２０μ秒、繰り返し周波数６０Ｈｚの駆動電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加して画像を表示したところ、長時間にわたって明るい良好な画像を形成することができた。また、その時の表示画像の輝度変化を測定したところ全画像領域において長期にわたり５％以内という、良好な結果が得られた。
【０２０４】
［実施例４］
本実施例では、実施例３同様の図１６に模式的に示した画像形成装置１００を作成した。電子放出素子１０２としては、図１および図２を用いてその製造方法を既に記した電子放出素子を用いた。主な製造工程は実施例２と同様であるため省略するが、前記「低抵抗化処理」において、リアプレート１をおよそ１×１０^−６Ｐａの減圧雰囲気中に入れ、加速電圧＝１０ｋＶ、電流密度＝０．１ｍＡの電子ビームを高分子膜に照射することで行った。
【０２０５】
こうして得られてリアプレート１を減圧雰囲気中で実施例３と同様にＸ方向配線、Ｙ方向配線を通じて、各々の電極２，３間に２５Ｖ、パルス幅１ｍｓｅｃの矩形パルスを印加することにより間隙５を形成した。
【０２０６】
以上のようにして作製したリアプレート１上に、支持枠７２とスペーサ１０１とをフリットガラスにより接着した。そしてスペーサと支持枠が接着されたリアプレート１と、フェースプレート７１とを対向させて（蛍光体膜７４とメタルバック７３が形成された面と、配線６２，６３が形成された面とを対向させて）、配置した（図１７（ａ））。尚、フェースプレート７１上の支持枠７２との当接部には、予めフリットガラスを塗付しておいた。
【０２０７】
次に、対向させたフェースプレート７１とリアプレート１とを１０^−６Ｐａの真空雰囲気中で、４００℃に加熱および加圧して封着を行った（図１７（ｂ））。この工程により内部が高真空に維持された気密容器（パネル）が得られた。なお、蛍光体膜７４には３原色（ＲＧＢ）の各色蛍光体がストライプ形状に配置されたものを用いた。
【０２０８】
次に、上記工程で得られた画像形成装置のＸ方向配線、Ｙ方向配線を通じて各電子放出素子に繰り返し周波数６００Ｈｚ、パルス幅１００μ秒、電圧２２Ｖの駆動パルスを印加してパネルの安定化駆動を行った。この時の各々のＸ方向に沿った１ライン当りの放出電流及び素子電流を計測し、初期の電流変動が一定値に収束したところで安定化駆動を終了した。それに要した時間は上記条件下ではほぼ１分間であり、実施例３に比べてさらに短時間で安定化させることが可能であった。
【０２０９】
以上のようにして完成した画像形成装置において、Ｘ方向配線、Ｙ方向配線を通じて、所望の電子放出素子を選択して印加電圧２２Ｖ、パルス幅２０μ秒、繰り返し周波数６０Ｈｚの駆動電圧を印加し、高圧端子Ｈｖを通じてメタルバック７３に８ｋＶの電圧を印加したところ、長時間にわたって明るい良好な画像を形成することができた。また、その時の表示画像の輝度変化を測定したところ全画像領域において長期に渡って５％以内という、良好な結果が得られた。
【０２１０】
【発明の効果】
本発明によれば、電子放出素子の作成プロセスを簡易化ができるとともに、長期に渡り表示品位に優れた画像形成装置を安価に製造することができる。
【図面の簡単な説明】
【図１】本発明の電子放出素子の一例を示す模式的平面図及び断面図である。（ａ）は平面図である。（ｂ）は断面図である。
【図２】本発明の電子放出素子の作製方法の一例を示す模式的断面図である。
【図３】本発明におけるカーボン膜を流れる電流と温度の関係の一例を示す図である。
【図４】本発明におけるカーボン膜を流れる電流と温度をアレニウスプロットした一例図である。
【図５】測定評価機能を備えた真空装置の一例を示す模式図である。
【図６】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図７】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図８】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図９】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図１０】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図１１】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図１２】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【図１３】従来の電子放出素子の模式図である。
【図１４】従来の電子放出素子の製造工程の模式図である。
【図１５】本発明による電子放出素子の電子放出特性を示す模式図である。
【図１６】本発明の画像形成装置の斜視模式図である。
【図１７】本発明の画像形成装置の製造工程の一部を示す模式図である。
【図１８】本発明による電子放出素子の安定化駆動の一例を示す模式図である。
【図１９】本発明の電子放出素子のカーボン膜の電気伝導の温度特性測定方法を示す模式図である。
【図２０】本発明の低抵抗処理工程を説明する模式図である。
【図２１】本発明の低抵抗処理工程を説明する別の模式図である。
【図２２】本発明の低抵抗処理工程を説明する別の模式図である。
【図２３】本発明の電子放出素子の平面模式図である。
【図２４】本発明による電子放出素子の安定化駆動の一例を示す模式図である。
【図２５】本発明による電子放出素子の安定化駆動の一例を示す模式図である。
【図２６】本発明の高分子膜の低抵抗化の反応速度の温度依存性の一例を示す模式図である。
【図２７】本発明の単純マトリクス配置の電子源の製造工程の一例を示す模式図である。
【符号の説明】
１ 基体
２，３ 電極
４ 高分子膜
４’ カーボン膜
５ 間隙
６ 空隙
８ フォトレジスト
１０ 照射手段
６２ 下配線
６３ 上配線
６４ 絶縁層
７１ フェースプレート
７２ 支持枠
７３ メタルバック
７４ 蛍光体膜
７５ 画像形成部材
８０ 電極２，３間を流れる素子電流を測定するための電流計
８１ 電子放出素子に駆動電圧Ｖｆを印加するための電源
８２ 電子放出素子から放出された放出電流Ｉｅを測定するための電流計
８３ 高圧電源
８４ アノード
１００ 画像形成装置
１０１ スペーサ
１０２ 電子放出素子

Claims (13)

1. 基体上に、一対の電極を配置する工程と、
   高分子膜を、前記電極間を接続するように配置する工程と、
   前記高分子膜に光あるいは粒子ビームを照射することにより、前記高分子膜を低抵抗化する工程と、
   前記高分子膜を低抵抗化することによって得た膜に電流を流すことにより、該膜に間隙を形成する工程とを有する電子放出素子の製造方法であって、
   前記光あるいは粒子ビームの前記高分子膜への照射時間τが１×１０^-9ｓｅｃ以上１０ｓｅｃ以下であり、
   前記高分子膜を低抵抗化する工程において、前記光あるいは粒子ビームによって前記高分子膜に付与されるエネルギー強度をＷ［Ｗ／ｍ²］とした際に、
   Ｗ≧２×Ｔ×（ρ_sub・Ｃ_sub・λ_sub／τ）^1/2
   （尚、上記式において、Ｔ：前記高分子膜を１×１０^-4Ｐａ以上の真空度中で１時間加熱保持した後に、該加熱した高分子膜が０．１Ωｃｍ以下の抵抗率を示すために必要とする加熱温度［℃］、Ｃ_sub：前記基体の比熱［Ｊ／ｋｇ・Ｋ］、ρ_sub：前記基体の比重［ｋｇ／ｍ³］、λ_sub：前記基体の熱伝導率［Ｗ／ｍ・Ｋ］）を満たすことを特徴とする電子放出素子の製造方法。
2. 前記照射時間τが１×１０ ^-9 ｓｅｃ以上１ｓｅｃ以下であり、前記高分子膜を低抵抗化する工程において、前記エネルギー強度Ｗ［Ｗ／ｍ²］は、さらに、
   Ｗ≧Ａ×Ｔ×（ρ_sub・Ｃ_sub・λ_sub）^1/2×τ^{- γ}
   （尚、上記式において、Ａ：定数、２．５≦Ａ≦３．０、γ：定数、０．５＜γ≦０．６）を満たすことを特徴とする請求項１に記載の電子放出素子の製造方法。
3. 前記高分子膜の比抵抗を０．１Ωｃｍ以下にするために必要な活性化エネルギーが、４ｅＶ以下であることを特徴とする請求項１または２に記載の電子放出素子の製造方法。
4. 前記光あるいは粒子ビームは、複数回に分けて照射されることを特徴とする請求項１乃至３のいずれかに記載の電子放出素子の製造方法。
5. 前記粒子ビームは、電子ビーム、もしくはイオンビームであることを特徴とする請求項１乃至４のいずれかに記載の電子放出素子の製造方法。
6. 前記光は、レーザー光であることを特徴とする請求項１乃至４のいずれかに記載の電子放出素子の製造方法。
7. 前記光は、キセノン光源あるいはハロゲン光源から放出された光であることを特徴とする請求項１乃至４のいずれかに記載の電子放出素子の製造方法。
8. 前記高分子が、芳香族ポリイミド、ポリフェニレンオキサジアゾールまたはポリフェニレンビニレンのいずれかであることを特徴とする請求項１乃至７のいずれかに記載の電子放出素子の製造方法。
9. 前記間隙が形成された後に、減圧雰囲気下において、前記電極間に電圧を印加することで、前記電極間に電流を流す工程を有することを特徴とする請求項１乃至８のいずれかに記載の電子放出素子の製造方法。
10. 前記電極間に印加する電圧は、波高値が一定のパルス電圧であり、該パルス電圧のパルス幅あるいはパルスデューティ（パルス幅／パルス周期）が実駆動時のパルス幅あるいはパルスデューティ（パルス幅／パルス周期）よりも大きいことを特徴とする請求項９に記載の電子放出素子の製造方法。
11. 前記電極間に印加する電圧は、波高値が一定のパルス電圧であり、該パルス電圧のパルス間隔が実駆動時のパルス間隔よりも短いことを特徴とする請求項１０に記載の電子放出素子の製造方法。
12. 複数の電子放出素子を有する電子源の製造方法において、該電子放出素子が請求項１乃至１１のいずれかに記載の方法により製造されることを特徴とする電子源の製造方法。
13. 複数の電子放出素子を有する電子源と、該電子源から放出される電子の照射により発光する発光部材とを有する画像表示装置の製造方法において、該電子源が請求項１２に記載の方法により製造されることを特徴とする画像表示装置の製造方法。

Images