JP2627620B2 - 電子放出素子およびその製造方法 - Google Patents
電子放出素子およびその製造方法Info
- Publication number
- JP2627620B2 JP2627620B2 JP17483687A JP17483687A JP2627620B2 JP 2627620 B2 JP2627620 B2 JP 2627620B2 JP 17483687 A JP17483687 A JP 17483687A JP 17483687 A JP17483687 A JP 17483687A JP 2627620 B2 JP2627620 B2 JP 2627620B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- thin film
- current
- emitting
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は薄膜を用いた高効率、高安定な電子放出素子
およびその製造方法に関するものである。
およびその製造方法に関するものである。
［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子とし
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている。［ラ
ジオ エンジニアリング エレクトロン フィジィッス
（Radio Eng.Electron.Phys.）第10巻,1290〜1296頁,19
65年］ これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導型放出素子と呼ばれ
ている。
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている。［ラ
ジオ エンジニアリング エレクトロン フィジィッス
（Radio Eng.Electron.Phys.）第10巻,1290〜1296頁,19
65年］ これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導型放出素子と呼ばれ
ている。
この表面伝導型放出素子としては、前記エリンソン等
により開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜
によるもの［ジー・ディトマー“スイン ソリド フィ
ルムス”（G. Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［ハム ハート
ウェル アンド シー ジー フォンスタッド“アイ
イー イー イー トランス” イー ディー コンフ
（M.Hartwell and C. G. Fonstad:“IEEE Trans.ED Con
f."）519頁，（1975年）］、カーボン薄膜によるもの
［荒木久他：“真空",第26巻，第１号,22頁，（1983
年）］などが報告されている。
により開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜
によるもの［ジー・ディトマー“スイン ソリド フィ
ルムス”（G. Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［ハム ハート
ウェル アンド シー ジー フォンスタッド“アイ
イー イー イー トランス” イー ディー コンフ
（M.Hartwell and C. G. Fonstad:“IEEE Trans.ED Con
f."）519頁，（1975年）］、カーボン薄膜によるもの
［荒木久他：“真空",第26巻，第１号,22頁，（1983
年）］などが報告されている。
これらの表面伝導型放出素子の典型的な素子構成を第
７図（ａ）に示す。同第７図（ａ）において、１および
２は電気的接続を得る為の電極、３は電子放出素子で形
成される薄膜、４は基板、５は電子放出部を示す。
７図（ａ）に示す。同第７図（ａ）において、１および
２は電気的接続を得る為の電極、３は電子放出素子で形
成される薄膜、４は基板、５は電子放出部を示す。
従来、これらの表面伝導型放出素子に於ては、電子放
出を行なう前にあらかじめフォーミングと呼ばれる通電
処理によって電子放出部を形成する。即ち、前記電極１
と電極２の間に電圧を印加する事により、薄膜３に通電
し、これにより発生するジュール熱で薄膜３を局所的に
破壊，変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部５を形成することにより電子放出機能
を得ている。
出を行なう前にあらかじめフォーミングと呼ばれる通電
処理によって電子放出部を形成する。即ち、前記電極１
と電極２の間に電圧を印加する事により、薄膜３に通電
し、これにより発生するジュール熱で薄膜３を局所的に
破壊，変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部５を形成することにより電子放出機能
を得ている。
［発明が解決しようとする問題点］ しかしながら、従来の薄膜を用いた表面伝導型電子放
出素子は、第７図（ａ）に示すように、ネック形状の薄
膜内に電子放出部が形成されるが、実際の電子放出部は
0.5〜４μ幅程度の極めて微小な領域とされており、そ
の位置もフォーミング条件のちがいによって素子毎にば
らつき、正確な制御が困難であった。
出素子は、第７図（ａ）に示すように、ネック形状の薄
膜内に電子放出部が形成されるが、実際の電子放出部は
0.5〜４μ幅程度の極めて微小な領域とされており、そ
の位置もフォーミング条件のちがいによって素子毎にば
らつき、正確な制御が困難であった。
また、１素子からより多くの放出電流を得ようとした
場合、極めて微小な電子放出部に電流が集中するため、
薄膜に形成された電子放出部の形状の変化、あるいは薄
膜の破壊等を起こしやすく、放出電流の安定化や効率の
向上の妨げとなっていた。
場合、極めて微小な電子放出部に電流が集中するため、
薄膜に形成された電子放出部の形状の変化、あるいは薄
膜の破壊等を起こしやすく、放出電流の安定化や効率の
向上の妨げとなっていた。
一方、従来の表面伝導型電子放出素子は、実際の電子
放出部を抵抗R1で置きかえると、電気回路的には第７図
（ｂ）のようになる。このとき、電子放出部に印加可能
な最大電圧及びそのときの電子放出効率はそれぞれ抵抗
R1の耐圧及び発熱効率と考えることができる。従って、
抵抗R1の耐圧及び発熱効率が材料と形状によって決定さ
れていた従来の素子では、素子設計上の自由度が極めて
狭く、特性制御が困難であった。また、抵抗R1の特性変
化が放出電流の変化となって現れるため、安定した電子
放出特性を得ることは困難であった。
放出部を抵抗R1で置きかえると、電気回路的には第７図
（ｂ）のようになる。このとき、電子放出部に印加可能
な最大電圧及びそのときの電子放出効率はそれぞれ抵抗
R1の耐圧及び発熱効率と考えることができる。従って、
抵抗R1の耐圧及び発熱効率が材料と形状によって決定さ
れていた従来の素子では、素子設計上の自由度が極めて
狭く、特性制御が困難であった。また、抵抗R1の特性変
化が放出電流の変化となって現れるため、安定した電子
放出特性を得ることは困難であった。
本発明は、上記の様な従来の表面伝導型電子放出素子
の有していた欠点を解決し、高効率で、高安定な電子放
出特性を有する電子放出素子およびその製造方法を提供
することを目的とするものである。
の有していた欠点を解決し、高効率で、高安定な電子放
出特性を有する電子放出素子およびその製造方法を提供
することを目的とするものである。
［問題点を解決するための手段］及び［作用］ すなわち、本発明は、薄膜に電流を流すことによって
電子を放出する電子放出素子において、前記薄膜に複数
の、幅が１μｍ以下の電子放出部が通電方向に対して並
列に独立して設けられていることを特徴とする電子放出
素子である。
電子を放出する電子放出素子において、前記薄膜に複数
の、幅が１μｍ以下の電子放出部が通電方向に対して並
列に独立して設けられていることを特徴とする電子放出
素子である。
また、本発明は、薄膜に電流を流すことによって電子
を放出する電子放出素子の製造方法において、幅が１μ
ｍ以下の狭窄部が通電方向に対して並列に複数形成され
た薄膜に通電し、該通電のエネルギーによって該狭窄部
の各々に電子放出部を形成することを特徴とする電子放
出素子の製造方法である。
を放出する電子放出素子の製造方法において、幅が１μ
ｍ以下の狭窄部が通電方向に対して並列に複数形成され
た薄膜に通電し、該通電のエネルギーによって該狭窄部
の各々に電子放出部を形成することを特徴とする電子放
出素子の製造方法である。
以下、本発明を詳細に説明する。
第１図（ａ）は本発明の電子放出素子の一実施態様を
示す説明図である。同第１図（ａ）において、本発明の
電子放出素子は、絶縁性を有する基板の同一平面上に形
成された対向する電極1,2間に、電子放出材料からなる
薄膜３を形成し、該薄膜３の一部分を除去し電流を集中
せしめる狭窄した形状に形成した４つの電子放出部５を
通電方向に対して並列に独立して設けてなるものであ
る。
示す説明図である。同第１図（ａ）において、本発明の
電子放出素子は、絶縁性を有する基板の同一平面上に形
成された対向する電極1,2間に、電子放出材料からなる
薄膜３を形成し、該薄膜３の一部分を除去し電流を集中
せしめる狭窄した形状に形成した４つの電子放出部５を
通電方向に対して並列に独立して設けてなるものであ
る。
本発明においては、１素子の薄膜に、複数の極めて微
細な電子放出部が通電方向に対して並列に形成されるこ
とを特徴としている。
細な電子放出部が通電方向に対して並列に形成されるこ
とを特徴としている。
本発明の電子放出素子は、通電方向に対して電気的に
並列となるように薄膜内に電子放出部を複数形成するこ
とで、１素子から放出される電子の絶対量を増加させる
ことが可能となり、さらに、各電子放出部に均等な電圧
が印加されるため、個々の電子放出部の電子放出特性が
均一化される。
並列となるように薄膜内に電子放出部を複数形成するこ
とで、１素子から放出される電子の絶対量を増加させる
ことが可能となり、さらに、各電子放出部に均等な電圧
が印加されるため、個々の電子放出部の電子放出特性が
均一化される。
この手法を用いた場合、第１図（ａ）に示す電子放出
部を抵抗R2で置きかえると、電気回路的には第１図
（ｂ）のようになり、１素子の電子放出量は各電子放出
部からの放出量を積分したものとなる。
部を抵抗R2で置きかえると、電気回路的には第１図
（ｂ）のようになり、１素子の電子放出量は各電子放出
部からの放出量を積分したものとなる。
また、各電子放出部間の電子放出特性にばらつきが生
じても、複数の電子放出部が並列化されているので、１
素子当りの特性はその影響を受けにくくなり、安定した
電子放出が得られる。
じても、複数の電子放出部が並列化されているので、１
素子当りの特性はその影響を受けにくくなり、安定した
電子放出が得られる。
また、薄膜に設けられる複数の微細な電子放出部は、
対向する電極間に設けられた薄膜の通電方向に対して並
列に独立して配列されていればよく、その配列状態およ
び数は特に限定することはなく、素子の電子放出特性に
応じて任意の配列状態および個数を用いることができ
る。
対向する電極間に設けられた薄膜の通電方向に対して並
列に独立して配列されていればよく、その配列状態およ
び数は特に限定することはなく、素子の電子放出特性に
応じて任意の配列状態および個数を用いることができ
る。
［実施例］ 以下、図面に示す実施例により本発明を詳細に説明す
る。
る。
実施例１ 清浄な＃7059ガラス基板（コーニング社製）上にパー
マロイ製の蒸着マスクを用いて、第２図に示す形状の膜
厚1000Åの金薄膜を真空蒸着によって形成した。第２図
において、1a,2aは電極形成部、３のくびれたネック部
は電子放出部であり、それぞれの大きさは、Ｌは15mm、
ｌは0.1mm、またＷは4mm、ｗは0.1mmである。
マロイ製の蒸着マスクを用いて、第２図に示す形状の膜
厚1000Åの金薄膜を真空蒸着によって形成した。第２図
において、1a,2aは電極形成部、３のくびれたネック部
は電子放出部であり、それぞれの大きさは、Ｌは15mm、
ｌは0.1mm、またＷは4mm、ｗは0.1mmである。
次に、第２図の電極形成部1a,2aにのみマスク蒸着に
よって、膜厚3000Åのニッケルを積層して電極を形成し
た。
よって、膜厚3000Åのニッケルを積層して電極を形成し
た。
この様にして得られた素子の電子放出部を形成するた
めの薄膜３を、さらに電流が集中しやすい形状に加工す
るため、FIB（集束イオンビーム装置）を用いて、金薄
膜部分のマスクレスエッチングを行った。エッチングに
は、一価の金イオンビームを加速電圧80kVで使用した。
このときの金イオンビームの集束径はほぼ0.1μｍであ
り、金薄膜に対して0.2μｍのライン＆スペースによる
エッチングが可能である。このFIBによるエッチングで
得られた電子放出部の形状を第３図に示す。
めの薄膜３を、さらに電流が集中しやすい形状に加工す
るため、FIB（集束イオンビーム装置）を用いて、金薄
膜部分のマスクレスエッチングを行った。エッチングに
は、一価の金イオンビームを加速電圧80kVで使用した。
このときの金イオンビームの集束径はほぼ0.1μｍであ
り、金薄膜に対して0.2μｍのライン＆スペースによる
エッチングが可能である。このFIBによるエッチングで
得られた電子放出部の形状を第３図に示す。
第３図において、４はFIBによってエッチングされた
部分であり、露出したガラス基板を示し、６は狭窄部で
極めて微小な幅で残した金薄膜である。このため、エッ
チング後も電極間には電気的に導通がある。エッチング
により形成された金薄膜による突起の短辺Ｘは１μｍ、
突起の間隔Ｙも１μｍ、突起の長さＺは３μｍであり、
ネック部の薄膜３には50本の突起を配列した。突起の先
端の狭窄部（ｄ）６はエッチング後、およそ0.2μｍ程
度の幅で残してあり、電流の集中しやすい形状とした。
部分であり、露出したガラス基板を示し、６は狭窄部で
極めて微小な幅で残した金薄膜である。このため、エッ
チング後も電極間には電気的に導通がある。エッチング
により形成された金薄膜による突起の短辺Ｘは１μｍ、
突起の間隔Ｙも１μｍ、突起の長さＺは３μｍであり、
ネック部の薄膜３には50本の突起を配列した。突起の先
端の狭窄部（ｄ）６はエッチング後、およそ0.2μｍ程
度の幅で残してあり、電流の集中しやすい形状とした。
この様にして得られた素子を真空容器中で電極間に電
流を流し、通電によるフォーミング処理を行った。フォ
ーミング処理後の素子抵抗は数キロオームと高抵抗にな
っており、顕微鏡観察の結果、突起先端の狭窄部６にの
みフォーミングの結果と思われる局所的な変形が見ら
れ、その他の部分は全く変化はなかった。
流を流し、通電によるフォーミング処理を行った。フォ
ーミング処理後の素子抵抗は数キロオームと高抵抗にな
っており、顕微鏡観察の結果、突起先端の狭窄部６にの
みフォーミングの結果と思われる局所的な変形が見ら
れ、その他の部分は全く変化はなかった。
これらの素子の電子放出特性を測定した結果、素子印
加電圧15V、膜内電流If＝0.1mAのときに最大放出電流Ie
＝100nA（１素子当り）が得られ、このときの電流効率I
e/Ifは１×10-3の値が得られた。
加電圧15V、膜内電流If＝0.1mAのときに最大放出電流Ie
＝100nA（１素子当り）が得られ、このときの電流効率I
e/Ifは１×10-3の値が得られた。
実施例２ 清浄な＃7059ガラス基板（コーニング社製）上に電子
ビーム蒸着法により、ITO（In2O3 95％,SnO25）薄膜を
膜厚1000Åに形成した。次に、フォトレジストにより、
実施例１と同様にl/w＝0.3mm/0.3mmのくびれ部を有する
パターンを形成し、アルゴンと酸素ガス範囲気中でスパ
ッタエッチングによってITO薄膜のエッチングを行い、
第４図のパターン形状を得た。次にくびれ以外の部分に
マスク蒸着法によって膜厚3000Åのニッケル電極を堆積
させて電極1,2を形成した。
ビーム蒸着法により、ITO（In2O3 95％,SnO25）薄膜を
膜厚1000Åに形成した。次に、フォトレジストにより、
実施例１と同様にl/w＝0.3mm/0.3mmのくびれ部を有する
パターンを形成し、アルゴンと酸素ガス範囲気中でスパ
ッタエッチングによってITO薄膜のエッチングを行い、
第４図のパターン形状を得た。次にくびれ以外の部分に
マスク蒸着法によって膜厚3000Åのニッケル電極を堆積
させて電極1,2を形成した。
さらにこの様にして得られた素子のITO薄膜からなる
くびれ部を通常のフォトリソグラフィ技術を用いて、第
５図に示すパターンを形成した。第５図において、狭窄
部６の幅ｄは１μｍ、Ｙは３μｍ、Z1は10μｍであり、
くびれ部分中に狭窄部６を素子の通電方向に対して並列
に30ヵ所設けた。
くびれ部を通常のフォトリソグラフィ技術を用いて、第
５図に示すパターンを形成した。第５図において、狭窄
部６の幅ｄは１μｍ、Ｙは３μｍ、Z1は10μｍであり、
くびれ部分中に狭窄部６を素子の通電方向に対して並列
に30ヵ所設けた。
この様にして得られた素子を真空容器中で通電による
フォーミング処理を行った結果、素子は数十キロオーム
の高抵抗となり、顕微鏡観察の結果、１μｍ幅の狭窄部
６の部分にのみ局所的な変形がみられた。
フォーミング処理を行った結果、素子は数十キロオーム
の高抵抗となり、顕微鏡観察の結果、１μｍ幅の狭窄部
６の部分にのみ局所的な変形がみられた。
実施例３ 実施例１と同様に＃7059ガラス基板上に第２図に示し
た形状のパターンを膜厚1000Åの金蒸着膜で形成した
後、ニッケル電極を蒸着して素子パターンを作成した。
次に、FIBを用いて第６図に示す形状に金薄膜からなる
薄膜３をエッチングして、電流集中部である狭窄部６
を、たて25列、横45列、合計1225ヶ所に作成した。エッ
チング条件は実施例１と同様である。尚、狭窄部６のｄ
は0.2μｍ、Ｘは１μｍ、Ｚは３μｍ、M,Nは各々100μ
ｍである。
た形状のパターンを膜厚1000Åの金蒸着膜で形成した
後、ニッケル電極を蒸着して素子パターンを作成した。
次に、FIBを用いて第６図に示す形状に金薄膜からなる
薄膜３をエッチングして、電流集中部である狭窄部６
を、たて25列、横45列、合計1225ヶ所に作成した。エッ
チング条件は実施例１と同様である。尚、狭窄部６のｄ
は0.2μｍ、Ｘは１μｍ、Ｚは３μｍ、M,Nは各々100μ
ｍである。
この様にして得られた素子を真空容器中で、電極１を
＋側、電極２を−側として直流電流を流してフォーミン
グ処理を行った。フォーミング処理後の素子の顕微鏡観
察では電流集中部である狭窄部６にのみ局所的の膜の変
形が見られた。また、フォーミング処理後の素子抵抗
は、５〜10キロオーム（9V）と高抵抗化されていた。
＋側、電極２を−側として直流電流を流してフォーミン
グ処理を行った。フォーミング処理後の素子の顕微鏡観
察では電流集中部である狭窄部６にのみ局所的の膜の変
形が見られた。また、フォーミング処理後の素子抵抗
は、５〜10キロオーム（9V）と高抵抗化されていた。
これらの素子の電子放出特性を測定した結果、最大放
出電流Ie(max)＝２μA/1素子、最大電流効率10-2が得ら
れた。
出電流Ie(max)＝２μA/1素子、最大電流効率10-2が得ら
れた。
実施例１で示した電流集中部である狭窄部６が50ヶ所
の素子の最大放出電流100nAと比較すると、20倍の放出
電流が測定され、電流集中部である狭窄部６の並列化が
効果的であることが認られた。また、並列化は放出電流
の安定化にも効果があり、変動幅は10％以下に押えられ
た。
の素子の最大放出電流100nAと比較すると、20倍の放出
電流が測定され、電流集中部である狭窄部６の並列化が
効果的であることが認られた。また、並列化は放出電流
の安定化にも効果があり、変動幅は10％以下に押えられ
た。
［発明の効果］ 以上説明したように、本発明の電子放出素子は、薄膜
に複数の電子放出部が通電方向に対して並列に独立して
設けられているので、従来の電子放出素子の欠点を解決
し、 得られる放出電子が増大し、 電子放出特性が安定化される 等の優れた効果が得られる。
に複数の電子放出部が通電方向に対して並列に独立して
設けられているので、従来の電子放出素子の欠点を解決
し、 得られる放出電子が増大し、 電子放出特性が安定化される 等の優れた効果が得られる。
第１図（ａ）は本発明に係わる電子放出素子の一実施態
様を示す説明図、第１図（ｂ）はその電気的回路図、第
２図は実施例１の金蒸着膜の形状を表わす平面図、第３
図は実施例１のFIBによってエッチングされた金薄膜の
形状を表わす部分説明図、第４図は実施例２のITOを用
いた素子の概略図、第５図は実施例２のITOを用いた素
子の電子放出部の形状を表わす部分説明図、第６図は実
施例３の金薄膜を用いた素子の電子放出部の形状を表わ
す部分説明図、第７図（ａ）は従来の電子放出素子の概
略図及び第７図（ｂ）はその電気的回路図である。 1,2……電極、1a,2a……電極形成部 ３……薄膜、４……基板 ５……電子放出部、６……狭窄部
様を示す説明図、第１図（ｂ）はその電気的回路図、第
２図は実施例１の金蒸着膜の形状を表わす平面図、第３
図は実施例１のFIBによってエッチングされた金薄膜の
形状を表わす部分説明図、第４図は実施例２のITOを用
いた素子の概略図、第５図は実施例２のITOを用いた素
子の電子放出部の形状を表わす部分説明図、第６図は実
施例３の金薄膜を用いた素子の電子放出部の形状を表わ
す部分説明図、第７図（ａ）は従来の電子放出素子の概
略図及び第７図（ｂ）はその電気的回路図である。 1,2……電極、1a,2a……電極形成部 ３……薄膜、４……基板 ５……電子放出部、６……狭窄部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂野 嘉和 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 野村 一郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 鱸 英俊 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 吉岡 征四郎 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭51−40860（ＪＰ，Ａ) 特公 昭46−20949（ＪＰ，Ｂ１)
Claims (2)
- 【請求項１】薄膜に電流を流すことによって電子を放出
する電子放出素子において、前記薄膜に複数の、幅が１
μｍ以下の電子放出部が通電方向に対して並列に独立し
て設けられていることを特徴とする電子放出素子。 - 【請求項２】薄膜に電流を流すことによって電子を放出
する電子放出素子の製造方法において、幅が１μｍ以下
の狭窄部が通電方向に対して並列に複数形成された薄膜
に通電し、該通電のエネルギーによって該狭窄部の各々
に電子放出部を形成することをを特徴とする電子放出素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17483687A JP2627620B2 (ja) | 1987-07-15 | 1987-07-15 | 電子放出素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17483687A JP2627620B2 (ja) | 1987-07-15 | 1987-07-15 | 電子放出素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6419655A JPS6419655A (en) | 1989-01-23 |
| JP2627620B2 true JP2627620B2 (ja) | 1997-07-09 |
Family
ID=15985504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17483687A Expired - Fee Related JP2627620B2 (ja) | 1987-07-15 | 1987-07-15 | 電子放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2627620B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2120246A2 (en) | 2008-05-14 | 2009-11-18 | Canon Kabushiki Kaisha | Electron-emitting device and image display apparatus |
| EP2120245A1 (en) | 2008-05-14 | 2009-11-18 | Canon Kabushiki Kaisha | Electron emitter and image display apparatus |
| US7837529B2 (en) | 2007-08-31 | 2010-11-23 | Canon Kabushiki Kaisha | Electron-emitting device and manufacturing method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2112180C (en) * | 1992-12-28 | 1999-06-01 | Yoshikazu Banno | Electron source and manufacture method of same, and image forming device and manufacture method of same |
| CA2137873C (en) * | 1993-12-27 | 2000-01-25 | Hideaki Mitsutake | Electron source and electron beam apparatus |
| US5633561A (en) * | 1996-03-28 | 1997-05-27 | Motorola | Conductor array for a flat panel display |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140860A (ja) * | 1974-10-04 | 1976-04-06 | Ise Electronics Corp | Reiinkyokukeikohyojikan |
-
1987
- 1987-07-15 JP JP17483687A patent/JP2627620B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7837529B2 (en) | 2007-08-31 | 2010-11-23 | Canon Kabushiki Kaisha | Electron-emitting device and manufacturing method thereof |
| EP2120246A2 (en) | 2008-05-14 | 2009-11-18 | Canon Kabushiki Kaisha | Electron-emitting device and image display apparatus |
| EP2120245A1 (en) | 2008-05-14 | 2009-11-18 | Canon Kabushiki Kaisha | Electron emitter and image display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6419655A (en) | 1989-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652418B2 (en) | Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device | |
| JP2704731B2 (ja) | 電子放出素子及びその駆動方法 | |
| US5285129A (en) | Segmented electron emission device | |
| JP2630988B2 (ja) | 電子線発生装置 | |
| JP2654571B2 (ja) | 電子放出素子及びそれを用いた電子放出装置並びに発光装置 | |
| JP2627620B2 (ja) | 電子放出素子およびその製造方法 | |
| JP3066573B2 (ja) | 電界放出型表示素子 | |
| JP2854385B2 (ja) | 電子放出素子、マルチ電子源、画像形成装置の製造方法 | |
| US20040080259A1 (en) | Electron beam apparatus | |
| JP2770249B2 (ja) | 真空計 | |
| JP2631007B2 (ja) | 電子放出素子及びその製造方法と、該素子を用いた画像形成装置 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP2617317B2 (ja) | 電子線発生装置 | |
| JP2630990B2 (ja) | 電子放出素子及びそれを用いた発光素子 | |
| JP2992902B2 (ja) | 電子線発生装置 | |
| JP2622838B2 (ja) | 電子放出素子の製造方法 | |
| JP2632365B2 (ja) | 電子放出素子とその製造方法 | |
| JP2748133B2 (ja) | 電子放出素子 | |
| JPH05314891A (ja) | 電界放出冷陰極およびその製造方法 | |
| JPS63184230A (ja) | 電子放出素子 | |
| JP2630989B2 (ja) | 電子放出素子及びそれを用いた電子放出装置並びに発光装置 | |
| JP2748143B2 (ja) | 電子線発光装置 | |
| JP2614047B2 (ja) | 電子放出素子の製造方法 | |
| Kaneko et al. | Emission property and current fluctuation of starlike thin‐film field emitter array with self‐feedback function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |