JP2727193B2 - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JP2727193B2 JP2727193B2 JP10380388A JP10380388A JP2727193B2 JP 2727193 B2 JP2727193 B2 JP 2727193B2 JP 10380388 A JP10380388 A JP 10380388A JP 10380388 A JP10380388 A JP 10380388A JP 2727193 B2 JP2727193 B2 JP 2727193B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- emitting
- emitting device
- manufacturing
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子放出素子の製造方法に関する。
［開示の概要］ 本明細書及び図面は、電子放出素子、特に表面伝導形
電子放出素子において、導電性薄膜を少なくとも２種類
の積層された薄膜を、同時に、通電加熱によって電子放
出部を形成する技術を開示するものである。
電子放出素子において、導電性薄膜を少なくとも２種類
の積層された薄膜を、同時に、通電加熱によって電子放
出部を形成する技術を開示するものである。
［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子とし
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている。［ラ
ジオ エンジニアリング エレクトロン フィジィッス
（Radio Eng.Electron Phys.）第10巻,1290〜1296頁,19
65年］ これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導形電子放出素子（以
下、電子放出素子という）と呼ばれている。
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている。［ラ
ジオ エンジニアリング エレクトロン フィジィッス
（Radio Eng.Electron Phys.）第10巻,1290〜1296頁,19
65年］ これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導形電子放出素子（以
下、電子放出素子という）と呼ばれている。
この電子放出素子としては、前記エリンソン等により
開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜による
もの［ジー．ディトマー“スイン ソリド フィルム
ス”（G.Dittmer:“Thin Solid Films",9巻,317頁，（1
972年）］,ITO薄膜によるもの［エム ハートウェル
アンド シージー フォンスタッド“アイ イー イー
イー トランス”イーディー コンフ（M.Hartwell a
nd G.G.Fonstad:“IEEE Trans.ED Conf."）519頁，（19
75年）］，カーボン薄膜によるもの［荒木久他：“真
空",第26巻，第１号,22頁，（1983年）］などが報告さ
れている。
開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜による
もの［ジー．ディトマー“スイン ソリド フィルム
ス”（G.Dittmer:“Thin Solid Films",9巻,317頁，（1
972年）］,ITO薄膜によるもの［エム ハートウェル
アンド シージー フォンスタッド“アイ イー イー
イー トランス”イーディー コンフ（M.Hartwell a
nd G.G.Fonstad:“IEEE Trans.ED Conf."）519頁，（19
75年）］，カーボン薄膜によるもの［荒木久他：“真
空",第26巻，第１号,22頁，（1983年）］などが報告さ
れている。
これらの電子放出素子の典型的な素子構成を第２図に
示す。同図において、１および２は電気的接続を得るた
めの電極、３は電子放出材料で形成される薄膜、４は基
板、５は電子放出部を示す。
示す。同図において、１および２は電気的接続を得るた
めの電極、３は電子放出材料で形成される薄膜、４は基
板、５は電子放出部を示す。
従来、これらの出に放出素子においては、電子放出を
行なう前にあらかじめフォーミングと呼ばれる通電加熱
処理によって電子放出部を形成する。即ち、前記電極１
と電極２の間に電圧を印加する事により、薄膜３に通電
し、これにより発生するジュール熱で薄膜３を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部５を形成することにより電子放出機能
を得ている。
行なう前にあらかじめフォーミングと呼ばれる通電加熱
処理によって電子放出部を形成する。即ち、前記電極１
と電極２の間に電圧を印加する事により、薄膜３に通電
し、これにより発生するジュール熱で薄膜３を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部５を形成することにより電子放出機能
を得ている。
従来、電子放出素子は上述の高抵抗な状態にした電子
放出部５に、電極1,2により電圧を印加し、素子表面に
電流を流すことにより、電子放出部５より電子放出せし
めるものである。
放出部５に、電極1,2により電圧を印加し、素子表面に
電流を流すことにより、電子放出部５より電子放出せし
めるものである。
［発明が解決しようとする課題］ しかしながら、上記の様なフォーミング処理によって
製造された電子放出素子には、次のような問題点があっ
た。
製造された電子放出素子には、次のような問題点があっ
た。
（１）作製された素子の電子放出電流のゆらぎが非常に
大きい。
大きい。
（２）電子放出部の寿命が短かく、耐久性がない。
（３）作製された素子毎に電子放出特性にばらつきが生
じるため、素子の特性を制御することが難しい。
じるため、素子の特性を制御することが難しい。
以上のような問題点があるため、従来の電子放出素子
は素子構造が簡単であるという利点があるにもかかわら
ず、産業上積極的に応用されるには至っていなかった。
は素子構造が簡単であるという利点があるにもかかわら
ず、産業上積極的に応用されるには至っていなかった。
本発明は、上記の様な従来例の欠点を除去した新規な
電子放出素子を提供することを目的とする。
電子放出素子を提供することを目的とする。
［課題を解決するための手段］ 本発明者らは、上記課題を解決するための鋭意研究を
行った結果、電子放出部の少なくとも電子が放出される
領域の表面に種々の薄膜を積層すると、素子特性が改善
されることを見出し本発明を完成させるに到った。
行った結果、電子放出部の少なくとも電子が放出される
領域の表面に種々の薄膜を積層すると、素子特性が改善
されることを見出し本発明を完成させるに到った。
すなわち、本発明は、電子放出部を含む薄膜を有する
電子放出素子の製造方法において、電子放出材からなる
導電性膜上に、カーボン、カーバイト或いは仕事関数が
5.0eV以下の材料を含む膜を積層した後、該積層膜に通
電して電子放出部を形成する工程を有することを特徴と
する電子放出素子の製造方法を提供するものである。
電子放出素子の製造方法において、電子放出材からなる
導電性膜上に、カーボン、カーバイト或いは仕事関数が
5.0eV以下の材料を含む膜を積層した後、該積層膜に通
電して電子放出部を形成する工程を有することを特徴と
する電子放出素子の製造方法を提供するものである。
［作用］ 本発明によれば、前記積層膜に通電して電子放出部を
形成することにより、 （１）電子放出材料と素子特性を改善する材料が積層さ
れており、同時に電子放出部（島状構造）を形成される
ことにより、放出電流量及び放出電流の安定性が改善さ
れる。
形成することにより、 （１）電子放出材料と素子特性を改善する材料が積層さ
れており、同時に電子放出部（島状構造）を形成される
ことにより、放出電流量及び放出電流の安定性が改善さ
れる。
（２）下層の薄膜へのガス吸着が防止されるため、電子
放出材料からなる薄膜の構造変化や特性劣間隙が防止さ
れることになり、フォーミングにより形成される電子放
出部の特性が、素子毎にバラツキの発生することなく、
再現性よく、安定する。
放出材料からなる薄膜の構造変化や特性劣間隙が防止さ
れることになり、フォーミングにより形成される電子放
出部の特性が、素子毎にバラツキの発生することなく、
再現性よく、安定する。
［実施例］ 第１図（ａ），（ｂ）は、本発明の電子放出素子の一
実施例を示す説明図である。同図（ａ），（ｂ）におい
て、４は絶縁性を有する基板、3aは電子放出材料で形成
される下層の薄膜、3bは前記電子放出材料3bと異なる電
子放出材料で形成される上層の薄膜、１および２は電気
的接続を得るための電極である。本発明の電子放出素子
は、絶縁性を有する基板４上に対向して設けられた一対
の電極1,2の間に電子放出材料で形成された薄膜3a,3bを
設け、この薄膜3a,3bを通電加熱処理することにより電
子放出部５を形成してなるものである。
実施例を示す説明図である。同図（ａ），（ｂ）におい
て、４は絶縁性を有する基板、3aは電子放出材料で形成
される下層の薄膜、3bは前記電子放出材料3bと異なる電
子放出材料で形成される上層の薄膜、１および２は電気
的接続を得るための電極である。本発明の電子放出素子
は、絶縁性を有する基板４上に対向して設けられた一対
の電極1,2の間に電子放出材料で形成された薄膜3a,3bを
設け、この薄膜3a,3bを通電加熱処理することにより電
子放出部５を形成してなるものである。
次に、上記電子放出素子の製造方法について説明す
る。
る。
第１図（ａ），（ｂ）において、先ず、洗浄されたガ
ラス板からなる基板４上に蒸着もしくはスパッタによ
り、SnO2，In2O3,PbO等の金属酸化物、AU,Ag,Pt等の金
属などの電子放出材料からなる薄膜を成膜する。
ラス板からなる基板４上に蒸着もしくはスパッタによ
り、SnO2，In2O3,PbO等の金属酸化物、AU,Ag,Pt等の金
属などの電子放出材料からなる薄膜を成膜する。
次いで、前記薄膜上にアーク放電蒸着、EB蒸着、スパ
ッタなどの真空蒸着により、カーボンもしくはTiC,TaC,
SiC,WC,ZrCなど炭化物のカーバイド材料などからなる炭
素被膜、もしくはEB蒸着、抵抗加熱蒸着、スパッタなど
の真空蒸着により、仕事関数5.0eV以下のCuO,MgO,Mo
O3，Ta2O5，TiB2，TaB2，MnB2などの被膜材料からなる
薄膜を成膜する。
ッタなどの真空蒸着により、カーボンもしくはTiC,TaC,
SiC,WC,ZrCなど炭化物のカーバイド材料などからなる炭
素被膜、もしくはEB蒸着、抵抗加熱蒸着、スパッタなど
の真空蒸着により、仕事関数5.0eV以下のCuO,MgO,Mo
O3，Ta2O5，TiB2，TaB2，MnB2などの被膜材料からなる
薄膜を成膜する。
次いで、フォトリソグラフィー技術により電子放出部
となるネック部を有する上記電子放出材料の薄膜3a,3b
を所定の形状に形成する。
となるネック部を有する上記電子放出材料の薄膜3a,3b
を所定の形状に形成する。
次いで、前記薄膜3a,3bに形成される電子放出部と電
気的接続を得る電極1,2をマスク蒸着によりNi,Pt,A,Cu,
Auなどの通常の導電性材料により形成する。
気的接続を得る電極1,2をマスク蒸着によりNi,Pt,A,Cu,
Auなどの通常の導電性材料により形成する。
前記電極１と電極２の間に電圧を印加することによ
り、薄膜3a,3bに通電し、これにより発生するモジュー
ル熱で薄膜3a,3bを局所的に破壊、変形もしくは変質せ
しめ、電気的に高抵抗な状態にした電子放出部５を形成
する。
り、薄膜3a,3bに通電し、これにより発生するモジュー
ル熱で薄膜3a,3bを局所的に破壊、変形もしくは変質せ
しめ、電気的に高抵抗な状態にした電子放出部５を形成
する。
以下、第１図で示した電子放出素子の具体的な実施例
を述べる。
を述べる。
実施例１ 石英ガラス基板からなる絶縁性の基板４上に、膜厚15
00ÅのSnO2からなる下層の薄膜3aと、膜厚50Åのカーボ
ンからなる上層の薄膜3bと、その両端に膜厚1000ÅのNi
からなる電極1,2を形成した。
00ÅのSnO2からなる下層の薄膜3aと、膜厚50Åのカーボ
ンからなる上層の薄膜3bと、その両端に膜厚1000ÅのNi
からなる電極1,2を形成した。
次いで、電極１と電極２の間に約30Vの電圧を印加
し、薄膜3a,3bに通電し、これにより発生するジュール
熱で薄膜3a,3bを局所的に高抵抗な状態とし、電子放出
部５を形成し、電子放出素子を得た。
し、薄膜3a,3bに通電し、これにより発生するジュール
熱で薄膜3a,3bを局所的に高抵抗な状態とし、電子放出
部５を形成し、電子放出素子を得た。
この様にして、得られた電子放出素子の電子放出特性
を測定した結果、16Vの印加電圧で平均放出電流0.4μ
Ａ、放出電流の安定性±８％程度の安定した電子放出が
得られ、電子放出時の放出効率（放出電流／電極間電
流）が１×10-4と非常に高い放出効率が得られた。ま
た、電子放出素子の寿命が向上し、真空度１×10-4torr
程度の低真空度から安定した放出電流が得られた。
を測定した結果、16Vの印加電圧で平均放出電流0.4μ
Ａ、放出電流の安定性±８％程度の安定した電子放出が
得られ、電子放出時の放出効率（放出電流／電極間電
流）が１×10-4と非常に高い放出効率が得られた。ま
た、電子放出素子の寿命が向上し、真空度１×10-4torr
程度の低真空度から安定した放出電流が得られた。
上記のごとく上層、下層とも導電性を有する場合、上
層の薄膜に融点の低い、下層の薄膜に融点の高い材料を
用いるか、もしくは上層の薄膜に下層の薄膜の融点より
高い材料を用いる場合には、上層の薄膜を不連続膜にす
ることにより、同時にフォーミングが可能となり、再現
性ほく、フォーミングすることが出来る。
層の薄膜に融点の低い、下層の薄膜に融点の高い材料を
用いるか、もしくは上層の薄膜に下層の薄膜の融点より
高い材料を用いる場合には、上層の薄膜を不連続膜にす
ることにより、同時にフォーミングが可能となり、再現
性ほく、フォーミングすることが出来る。
実施例２ ♯7059ガラス基板（コーニング社製）からなる絶縁性
の基板４上に、膜厚1500ÅのITO（In2O3：SnO2＝95:5）
からなる下層の薄膜3aと、膜厚30Åの仕事関数4.95eVの
WO2からなる上層の薄膜3bと、その両端に膜厚1000ÅのN
iからなる電極1,2を形成した。
の基板４上に、膜厚1500ÅのITO（In2O3：SnO2＝95:5）
からなる下層の薄膜3aと、膜厚30Åの仕事関数4.95eVの
WO2からなる上層の薄膜3bと、その両端に膜厚1000ÅのN
iからなる電極1,2を形成した。
次いで、電極１と電極２の間に約24Vの電圧を印加
し、薄膜3a,3bに通電し、これにより発生するジュール
熱で薄膜3a,3bを局所的に高抵抗な状態とし、電子放出
部５を形成し、電子放出素子を得た。
し、薄膜3a,3bに通電し、これにより発生するジュール
熱で薄膜3a,3bを局所的に高抵抗な状態とし、電子放出
部５を形成し、電子放出素子を得た。
この様にして得られた電子放出素子の電子放出特性を
測定した結果、14Vの印加電圧で平均放出電流0.35μ
Ａ、放出電流の安定性±11％程度の安定した電子放出が
得られ、電子放出時の放出効率も２×10-4と非常に高い
放出効率が得られた。
測定した結果、14Vの印加電圧で平均放出電流0.35μ
Ａ、放出電流の安定性±11％程度の安定した電子放出が
得られ、電子放出時の放出効率も２×10-4と非常に高い
放出効率が得られた。
このように、素子特性を改善するため上層に積層され
た薄膜3bが、基板温度を高温にして成膜する必要のある
材料（例えば上記材料）の場合であっても、積層の後フ
ォーミング処理により電子放出部５を形成するため、電
子放出部５に何ら熱的影響を得えず電子放出部５を形成
することができる。
た薄膜3bが、基板温度を高温にして成膜する必要のある
材料（例えば上記材料）の場合であっても、積層の後フ
ォーミング処理により電子放出部５を形成するため、電
子放出部５に何ら熱的影響を得えず電子放出部５を形成
することができる。
この実施例では、仕事関数4.95eVの材料を用いた場合
について述べたが、本発明者らの実験によれば、仕事関
数4.0〜5.0eVの材料を使用した場合は、安定性はより向
上させることができる。したがって、使用目的により放
出電流の安定性を重視する場合は、仕事関数4.0〜5.0eV
の範囲において選択することが好ましい。
について述べたが、本発明者らの実験によれば、仕事関
数4.0〜5.0eVの材料を使用した場合は、安定性はより向
上させることができる。したがって、使用目的により放
出電流の安定性を重視する場合は、仕事関数4.0〜5.0eV
の範囲において選択することが好ましい。
上記のごとく上層に絶縁体の材料を用いる場合には、
上層の薄膜を不連続膜にすることにより、同時にフォー
ミングが可能となる。
上層の薄膜を不連続膜にすることにより、同時にフォー
ミングが可能となる。
実施例３ 石英ガラス基板からなる絶縁性の基板４上に、膜厚10
00ÅのITO（In2O3：SnO2＝97:3）からなる下層の薄膜3a
と、膜厚50Åの仕事関数2.68eVのLaB6からなる上層の薄
膜６と、その両端に膜厚1000ÅのNiからなる電極1,2を
形成した。
00ÅのITO（In2O3：SnO2＝97:3）からなる下層の薄膜3a
と、膜厚50Åの仕事関数2.68eVのLaB6からなる上層の薄
膜６と、その両端に膜厚1000ÅのNiからなる電極1,2を
形成した。
次いで、電極１と電極２の間に約25Vの電圧を印加
し、薄膜3a,3bに通電し、これにより発生するジュール
熱で薄膜3a,3bを局所的に高抵抗な状態とし、電子放出
部５を形成し、電子放出素子を得た。
し、薄膜3a,3bに通電し、これにより発生するジュール
熱で薄膜3a,3bを局所的に高抵抗な状態とし、電子放出
部５を形成し、電子放出素子を得た。
この様にして得られた電子放出素子の電子放出特性を
真空度１×10-9torr以上の高真空中で測定した結果、14
Vの印加電圧で平均放出電流0.55μＡ、放出電流の安定
性±９％程度の安定した電子放出が得られ、電子放出時
の放出効率も２×10-4と非常に高い放出効率が得られ
た。
真空度１×10-9torr以上の高真空中で測定した結果、14
Vの印加電圧で平均放出電流0.55μＡ、放出電流の安定
性±９％程度の安定した電子放出が得られ、電子放出時
の放出効率も２×10-4と非常に高い放出効率が得られ
た。
この実施例では、仕事関数2.68eVの材料を用いた場合
について述べたが、本発明者らの実験によれば、仕事関
数3.0eV以下の材料を使用した場合は、放出電流値はよ
り大きなものとすることができる。したがって、使用目
的により放出電流値の大きさを重視する場合は、仕事関
数3.0eV以下の範囲において選択することが好ましい。
について述べたが、本発明者らの実験によれば、仕事関
数3.0eV以下の材料を使用した場合は、放出電流値はよ
り大きなものとすることができる。したがって、使用目
的により放出電流値の大きさを重視する場合は、仕事関
数3.0eV以下の範囲において選択することが好ましい。
上記実施例1,2及び３のごとく、特定の材質からなる
被覆層を形成した導電性膜を処理することにより、下層
の薄膜へのガス吸着が防止されるため、電子放出材料か
らなる薄膜の構造変化や特性劣化が防止されることによ
り、素子毎にバラツキの発生することなく再現性よく安
定した電子放出部をフォーミングにより形成することが
出来る。
被覆層を形成した導電性膜を処理することにより、下層
の薄膜へのガス吸着が防止されるため、電子放出材料か
らなる薄膜の構造変化や特性劣化が防止されることによ
り、素子毎にバラツキの発生することなく再現性よく安
定した電子放出部をフォーミングにより形成することが
出来る。
［発明の効果］ 以上説明したように、本発明の電子放出素子の製造方
法は、電子放出部を形成する導電性薄膜が少なくとも２
種類の積層された薄膜から構成された電子放出素子の製
造方法であるため、次のような特有の効果がある。
法は、電子放出部を形成する導電性薄膜が少なくとも２
種類の積層された薄膜から構成された電子放出素子の製
造方法であるため、次のような特有の効果がある。
（１）放出電流の向上した素子が得られる （２）ゆらぎのない安定した放出電流が得られる （３）作製の再現性が向上する。
（４）特性上の素子毎によるバラツキが減少する。
第１図は本発明の電子放出素子の説明図、第２図は電子
放出素子の典型的な構成図である。 1,2……電極、3a,3b……薄膜、４……基板、５……電子
放出部。
放出素子の典型的な構成図である。 1,2……電極、3a,3b……薄膜、４……基板、５……電子
放出部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武田 俊彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平１−186740（ＪＰ，Ａ)
Claims (9)
- 【請求項１】電子放出部を含む薄膜を有する電子放出素
子の製造方法において、電子放出材からなる導電性膜上
に、カーボン、カーバイト或いは仕事関数が5.0eV以下
の材料を含む膜を積層した後、該積層膜に通電して電子
放出部を形成する工程を有することを特徴とする電子放
出素子の製造方法。 - 【請求項２】前記電子放出材からなる導電性膜上に積層
する膜が、仕事関数が4.0eV〜5.0eVの範囲の材料を含む
請求項１に記載の電子放出素子の製造方法。 - 【請求項３】前記電子放出材からなる導電性膜上に積層
する膜が、仕事関数が3.0eV以下の材料を含む請求項１
に記載の電子放出素子の製造方法。 - 【請求項４】前記電子放出部が、前記電子放出材からな
る導電性膜に設けられた局所的な高抵抗部である請求項
１〜３のいずれかに記載の電子放出素子の製造方法。 - 【請求項５】前記電子放出部が、前記積層膜に設けられ
た局所的な高抵抗部である請求項１〜３のいずれかに記
載の電子放出素子の製造方法。 - 【請求項６】前記電子放出部が、前記電子放出材からな
る導電性膜に設けられた局所的な破壊、変形或いは変質
部である請求項１〜３のいずれかに記載の電子放出素子
の製造方法。 - 【請求項７】前記電子放出部が、前記積層膜に設けられ
た局所的な破壊、変形或いは変質部である請求項１〜３
のいずれかに記載の電子放出素子の製造方法。 - 【請求項８】前記積層膜が、一対の電極間に配置されて
いる請求項１〜７のいずれかに記載の電子放出素子の製
造方法。 - 【請求項９】前記電子放出素子が、表面伝導形電子放出
素子である請求項１〜８のいずれかに記載の電子放出素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10380388A JP2727193B2 (ja) | 1988-04-28 | 1988-04-28 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10380388A JP2727193B2 (ja) | 1988-04-28 | 1988-04-28 | 電子放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276530A JPH01276530A (ja) | 1989-11-07 |
| JP2727193B2 true JP2727193B2 (ja) | 1998-03-11 |
Family
ID=14363560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10380388A Expired - Fee Related JP2727193B2 (ja) | 1988-04-28 | 1988-04-28 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727193B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3205167B2 (ja) * | 1993-04-05 | 2001-09-04 | キヤノン株式会社 | 電子源の製造方法及び画像形成装置の製造方法 |
| CA2299957C (en) * | 1993-12-27 | 2003-04-29 | Canon Kabushiki Kaisha | Electron-emitting device and method of manufacturing the same as well as electron source and image-forming apparatus |
| JP3062990B2 (ja) * | 1994-07-12 | 2000-07-12 | キヤノン株式会社 | 電子放出素子及びそれを用いた電子源並びに画像形成装置の製造方法と、電子放出素子の活性化装置 |
-
1988
- 1988-04-28 JP JP10380388A patent/JP2727193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276530A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285129A (en) | Segmented electron emission device | |
| JP2632359B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP2630983B2 (ja) | 電子放出素子 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JPH01200532A (ja) | 電子放出素子及びその製造方法 | |
| JP2631007B2 (ja) | 電子放出素子及びその製造方法と、該素子を用いた画像形成装置 | |
| JP2646235B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3023712B2 (ja) | 表面伝導形電子放出素子の製造方法、電子放出装置の製造方法 | |
| JPH0831305A (ja) | 電子放出素子 | |
| JP2610143B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2622838B2 (ja) | 電子放出素子の製造方法 | |
| JP2614047B2 (ja) | 電子放出素子の製造方法 | |
| JPS63184230A (ja) | 電子放出素子 | |
| JP2748128B2 (ja) | 電子線発生装置 | |
| JPH0260024A (ja) | 電子放出素子 | |
| JPH01311534A (ja) | 電子放出素子及びそれを用いた発光素子 | |
| JP3332891B2 (ja) | 電子源及びそれを用いた画像形成装置 | |
| JP2992902B2 (ja) | 電子線発生装置 | |
| JP2748133B2 (ja) | 電子放出素子 | |
| JPH01279540A (ja) | 電子放出素子及びその製造方法 | |
| JP2627623B2 (ja) | 電子放出素子 | |
| JP2630984B2 (ja) | 電子放出素子の製造方法 | |
| JPH01320725A (ja) | 電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |