JPH0831305A - 電子放出素子 - Google Patents

電子放出素子

Info

Publication number
JPH0831305A
JPH0831305A JP16397394A JP16397394A JPH0831305A JP H0831305 A JPH0831305 A JP H0831305A JP 16397394 A JP16397394 A JP 16397394A JP 16397394 A JP16397394 A JP 16397394A JP H0831305 A JPH0831305 A JP H0831305A
Authority
JP
Japan
Prior art keywords
gate electrode
layer
emitter
base
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16397394A
Other languages
English (en)
Other versions
JP3232195B2 (ja
Inventor
Masaru Sugimoto
勝 杉本
Yukihiro Kondo
行広 近藤
Hideyoshi Kimura
秀吉 木村
Yosuke Mizuyama
洋右 水山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP16397394A priority Critical patent/JP3232195B2/ja
Publication of JPH0831305A publication Critical patent/JPH0831305A/ja
Application granted granted Critical
Publication of JP3232195B2 publication Critical patent/JP3232195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【目的】多数設けたエミッタの1つが蒸発しても他のエ
ミッタの電子放出を継続させる。 【構成】ベース電極1とゲート電極3との間にアルミナ
よりなる非良導体層8と絶縁層5を介装する。ゲート電
極3と絶縁層5とからなるゲート層4には、非良導体層
8の表面に至る多数の凹所6を形成し、凹所6の底面に
はエミッタ7を設ける。ベース電極1とゲート電極3と
の間に電圧を印加してエミッタ7から電界放射によって
電子を放出させる。エミッタ7が蒸発した場合でも、ベ
ース電極1とゲート電極3との間には非良導体層8が介
在するから、ベース電極1とゲート電極3とが蒸発物質
によって短絡することがない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、平板形表示装置などに
おいて電子源として用いられる電子放出素子に関するも
のである。
【0002】
【従来の技術】最近では、平板形表示装置などの電子源
として電界放射型の電子放出素子が採用されている。平
板形表示装置では面積の比較的大きい発光面に対して電
子線を均一に照射することが要求されるから、この種の
用途に用いる電子放出素子では、多数の電界放射型の陰
極をアレイ状に配列することで冷陰極アレイとして形成
することが考えられている(Technical Digest of IVMC
91, Nagahama 1991, p.50、(社)日本電子工業振興協
会,真空マイクロエレクトロニクス調査報告書I,1992
年 3月,p.37等参照)。
【0003】すなわち、図7(b)に示すように、ベー
ス電極1を備えるベース層2とゲート電極3とを絶縁層
5を介して積層し、ゲート電極3と絶縁層5とでなるゲ
ート層4にベース層2に達するように形成した凹所6内
にエミッタ7を形成した構造を有している。エミッタ7
は図7(a)のようにゲート層4の全面に分布して多数
形成される。また、エミッタ7は凹所6内でベース層2
におけるゲート層4側の一面に突設され、エミッタ7の
先端部は10μm以下の曲率半径に形成され、小空隙
(1μm以下)を介してゲート電極3に対向する。ここ
に、ベース電極1およびゲート電極3はクロムにより形
成され、エミッタ7の先端部はタングステンやモリブデ
ンのような高融点材料により形成され、エミッタ7にお
けるベース層2側の基部はシリコンにより形成されてい
る。また、上述した説明より明らかなように、冷陰極ア
レイを形成するすべてのエミッタ7はベース電極1およ
びゲート電極3を共通に用いて並列的に接続されてい
る。
【0004】このような構成の電子放射素子は、ベース
電極1とゲート電極3との間に50〜200Vの電圧を
印加する(ゲート電極3を正極にする)ことで、ゲート
電極3とエミッタ7との間に100MV/m程度の強電
界を形成し、電界放射によってエミッタ7の表面から電
子を放出させるのである。1個のエミッタ7から放出さ
れる電子流は10〜100nA程度になるが、適当な分
布密度でアレイ状に形成することによって、1mm2
たり20〜100μA程度の電子流を得ることが可能に
なる。
【0005】
【発明が解決しようとする課題】ところで、上記構成の
電子放出素子において、何らかの原因でゲート電極3と
エミッタ7との間に過電流が流れると、エミッタ7の先
端部が蒸発して絶縁層5に付着することがある。上述し
た構成のベース層2およびゲート層4では、ベース電極
1およびゲート電極3が露出しているものであるから、
エミッタ7が蒸発して絶縁層5に付着すると、付着した
金属被膜を介してベース電極1とゲート電極3とが短絡
し、エミッタ7から電子が放出されなくなるという問題
が生じる。しかも上記構成ではベース電極1およびゲー
ト電極3は、各エミッタ7で共通に用いられているか
ら、1つのエミッタ7の蒸発でベース電極1とゲート電
極3とが短絡すると、すべてのエミッタ7についてゲー
ト電極3との間に電界を形成することができなくなり、
蒸発していないエミッタ7についても電子を放出するこ
とができなくなるという問題がある。すなわち、一般に
アレイ状に形成すれば、1箇所で異常が生じても他箇所
の機能を維持することができるが、上記構成の場合には
1箇所でも異常が生じると他箇所が正常であっても使用
できなくなるという問題が生じるのである。
【0006】本発明は上記問題点の解決を目的とするも
のであり、1つのエミッタが蒸発しても他のエミッタに
ついては電子を放出する機能を維持することができるよ
うにした電子放出素子を提供しようとするものである。
【0007】
【課題を解決するための手段】請求項1の発明は、ベー
ス電極を有するベース層に絶縁層を介してゲート電極を
積層し、ゲート電極と絶縁層とでなるゲート層に多数形
成した各凹所内でベース層におけるゲート層側の一面に
先端部がゲート電極と小さい空隙を介して対向するエミ
ッタをそれぞれ突設し、ベース電極とゲート電極との間
に電圧を印加することにより、ゲート電極とエミッタと
の間に形成される強電界によりエミッタから電子を電界
放出させるようにした電子放出素子であって、ベース層
におけるゲート層側の一面を非良導体で形成したことを
特徴とする。
【0008】請求項2の発明は、上記非良導体がベース
電極を形成する金属の酸化物であることを特徴とする。
請求項3の発明は、ベース電極を有するベース層に絶縁
層を介してゲート電極を積層し、ゲート電極と絶縁層と
でなるゲート層に多数形成した各凹所内でベース層にお
けるゲート層側の一面に先端部がゲート電極と小さい空
隙を介して対向するエミッタをそれぞれ突設し、ベース
電極とゲート電極との間に電圧を印加することにより、
ゲート電極とエミッタとの間に形成される強電界により
エミッタから電子を電界放出させるようにした電子放出
素子であって、ベース層におけるゲート電極側の一面と
エミッタにおけるベース層側の端部とを同一材料である
非良導体で連続一体に形成したことを特徴とする。
【0009】請求項4の発明は、ベース電極を有するベ
ース層に絶縁層を介してゲート電極を積層し、ゲート電
極と絶縁層とでなるゲート層に多数形成した各凹所内で
ベース層におけるゲート層側の一面に先端部がゲート電
極と小さい空隙を介して対向するエミッタをそれぞれ突
設し、ベース電極とゲート電極との間に電圧を印加する
ことにより、ゲート電極とエミッタとの間に形成される
強電界によりエミッタから電子を電界放出させるように
した電子放出素子であって、ゲート電極を高抵抗材料に
より形成したことを特徴とする。
【0010】請求項5の発明は、ベース電極を有するベ
ース層に絶縁層を介してゲート電極を積層し、ゲート電
極と絶縁層とでなるゲート層に多数形成した各凹所内で
ベース層におけるゲート層側の一面に先端部がゲート電
極と小さい空隙を介して対向するエミッタをそれぞれ突
設し、ベース電極とゲート電極との間に電圧を印加する
ことにより、ゲート電極とエミッタとの間に形成される
強電界によりエミッタから電子を電界放出させるように
した電子放出素子であって、ゲート層はゲート電極の少
なくともエミッタとの対向部位が非良導体の被覆で覆わ
れたことを特徴とする。
【0011】請求項6の発明は、上記非良導体がゲート
電極を形成する金属の酸化物であることを特徴とする。
【0012】
【作用】請求項1の発明の構成によれば、ベース層にお
けるゲート電極側の一面を非良導体で形成していること
によって、エミッタが蒸発し絶縁層にエミッタの蒸発物
質が付着してもベース電極とゲート電極との間に必ず非
良導体が介在することになり、ベース電極とゲート電極
との間の電位差を保つことができる。すなわち、多数の
エミッタのうちの1つが蒸発しても他のエミッタが正常
であれば、ゲート電極とエミッタとの間に強電界を形成
することができ、電子の放出を継続することができるの
である。
【0013】請求項2の発明の構成によれば、ベース電
極を形成する金属の酸化物によってベース層の表面を非
良導体としているから、製造時においてベース電極の表
面を酸化させる処理を行なうだけでベース層の表面を非
良導体とすることができ、非良導体の層を別に形成する
場合に比較すると製造工程が簡単になる。請求項3の発
明の構成によれば、ベース層におけるゲート電極側の一
面とエミッタにおけるベース層側の端部とを同一材料で
ある非良導体で連続一体に形成していることによって、
ベース層のエミッタ側の一面が非良導体で覆われること
になるから、エミッタの導電部分が蒸発して絶縁層に付
着しても、ベース電極とゲート電極との間の電位差を保
つことができる。しかも、ベース層とエミッタとの一部
を連続一体に形成していることにより、ベース層の製造
工程とエミッタの製造工程との一部を共通にすることが
でき、結果的に製造工程が簡単になる。
【0014】請求項4の発明の構成によれば、ゲート電
極を高抵抗材料により形成していることにより、エミッ
タの蒸発物質が絶縁層に付着してもベース電極とゲート
電極との間にはわずかな電流しか流れず、結果的にベー
ス電極とゲート電極との間の電位差を保つことができ
る。すなわち、エミッタが蒸発していない箇所ではエミ
ッタとゲート電極との間の強電界を維持することがで
き、多数のエミッタのうちの一部が破損しても他の正常
なエミッタから電子を放出させ続けることができるので
ある。
【0015】請求項5の発明の構成によれば、ゲート層
はゲート電極の少なくとも一部が非良導体の被覆で覆わ
れているから、エミッタが蒸発してベース層とゲート層
との間に蒸発物質が付着しても、ベース電極とゲート電
極との間に非良導体が介在していることによってベース
電極とゲート電極との間の電位差を保つことができ、蒸
発していない正常なエミッタからは電子を放出し続ける
ことができるのである。
【0016】請求項6の発明の構成によれば、ゲート層
に形成する非良導体をゲート電極を形成する金属の酸化
物としているから、ゲート電極を形成して表面を酸化さ
せればゲート層の表面に非良導体を形成することができ
るのであって、非良導体の層を別に形成する場合に比較
すれば製造工程が簡単になり、また被覆を均一に形成す
ることが可能になる。
【0017】
【実施例】
(実施例1)本実施例は、図1に示すように、ベース層
2が、クロムよりなるベース電極1と、非良導体として
のアルミナ(Al2 3 )の非良導体層8との積層体で
ある点を除くと、図7に示した従来構成と同様である。
すなわち、ベース電極1には非良導体層8を介して酸化
シリコンよりなる絶縁層5が積層され、さらに絶縁層5
の表面にはクロムよりなるゲート電極3が積層される。
ここで、ゲート層4はゲート電極3と絶縁層5とで形成
されている。ゲート層4には、底面がベース層2に達す
る凹所6が形成され、凹所6の底面からエミッタ7が突
設される。エミッタ7は先端部がタングステンやモリブ
デンにより形成され、ベース層2側の基部7aはシリコ
ンにより形成されている。すなわち、このような構造の
電子放出素子を形成するには、ベース電極1の上にアル
ミナ被膜と酸化シリコンとを順に積層した後に、酸化シ
リコンにエッチングを施してエミッタ7の基部7aや凹
所6を形成し、さらにゲート電極3やエミッタ7の先端
部を被着すればよいのである。ここで、エミッタ7aの
基部7aは還元処理によってシリコンになる。また、寸
法関係については従来例で説明したものと同様である。
【0018】非良導体層8は10nm程度の厚みになる
ように高周波スパッタリングなどの技術を用いて形成さ
れており、エミッタ7の金属部分が蒸発してベース層2
とゲート層4との間に10nm程度の厚みで蒸発物質が
付着したとしても、ベース電極1とゲート電極3との間
で非良導体層8内で電流が流れる断面積は非常に小さく
ベース電極1とゲート電極3との間の抵抗は100MΩ
以上になる。すなわち、ベース電極1とゲート電極3と
の間は非良導体層8によって実質的に絶縁されたことに
なる。一方、ベース電極1とエミッタ7との間の抵抗は
10〜100MΩであって、真空中の放電路の抵抗に比
較して十分に小さいからベース電極1からエミッタ7へ
の通電には支障がなく、この構成でのベース電極1から
エミッタ7への通常の通電電流は最大で10nA程度で
あるから、非良導体層8での電圧降下はほとんど無視で
きる程度(最大で1V程度)になる。
【0019】また、ベース電極1からエミッタ7に過電
流が流れようとすると、非良導体層8で大きな電圧降下
が生じることによって、ゲート電極3とエミッタ7との
間で放電が生じないようにゲート電極3とエミッタ7と
の間の電位差の上昇を抑制することができ、結果的に過
電流が流れるのを防止することができるのである。この
ように、非良導体層8が存在することによってエミッタ
7が蒸発しても蒸発物質によるベース電極1とゲート電
極3との間の短絡を防止して電位差を保つことができる
のはもちろんのこと、エミッタ7の蒸発の原因となる過
電流を防止することができるのである。
【0020】本実施例においては非良導体層8をアルミ
ナで形成しているが、酸化シリコンなどを用いても同様
の効果が得られる。 (実施例2)実施例1では非良導体層8をベース電極1
とは別材料を被着することによって形成していたが、本
実施例では、ベース電極1の表面を酸化させることによ
って非良導体層8を形成している。すなわち、図2に示
すように、クロムよりなるベース電極1の表面を酸化さ
せて酸化クロムの層よりなる非良導体層8を形成した後
に絶縁層5やエミッタ7を形成しているのであって、ベ
ース電極1の表面の酸化という簡単な処理で非良導体層
8を形成することができるのである。このような工程
は、従来工程に比較すれば酸化工程が増加することにな
るが、実施例1のような別材料の被膜を形成する場合に
比較すると、工程の所要時間が短く、また非良導体層8
を均一に形成することができるものである。他の構成お
よび動作は実施例1と同様である。
【0021】(実施例3)本実施例は、図3に示すよう
に、ベース層2に形成した非良導体層8とエミッタ7の
金属部分を除いたシリコン部分とを連続一体に形成した
ものであって、この非良導体層8は絶縁層5とも連続一
体に形成されている。すなわち、ベース電極1の上に比
較的厚みの大きいシリコンの非良導体層8(絶縁層5)
を積層し、エミッタ7および凹所6を形成する際のエッ
チング処理においてベース電極1に達しないように非良
導体層8に凹所6を形成する。このような作業によって
ベース層2の表面部分と絶縁層5とエミッタ7の一部と
を連続一体に形成することができるのである。また、こ
のような作業工程では従来のものと比較して絶縁層5を
形成するために積層するシリコンの厚みを大きくし、ま
たシリコンのエッチング深さを調節すればよいだけであ
って工程数が増加しないから、製造が容易になる。
【0022】上記構成においてベース層2の非良導体層
8を形成するシリコンの厚みと、エミッタ7を形成する
シリコンの厚みとをそれぞれ1μm程度に設定すれば、
実施例1と同程度の仕様で動作させることができる。ま
た、本実施例においてもエミッタ7の金属部分が蒸発し
てもベース電極1とゲート電極3とが短絡されることが
なく、しかもエミッタ7への過電流を非良導体層8が抑
制する効果を奏するのである。他の構成および動作は実
施例1と同様である。
【0023】(実施例4)本実施例は、図4に示すよう
に、図7に示した従来構成と構造的には同様の構成を有
しているが、ゲート電極3を従来はクロムにより形成し
ていたのに対して本実施例ではシリコンにより形成した
点が相違する。すなわち、ゲート電極3が高抵抗材料で
形成しているのである。
【0024】このような構成を採用すれば、エミッタ7
の金属材料が蒸発しベース電極1およびゲート電極3が
蒸発物質により覆われた場合に、蒸発したエミッタ7に
対応する凹所6内ではベース電極1とゲート電極3との
間の電位差がなくなてエミッタ7からの電子放出が行な
われなくなるが、ゲート電極3が高抵抗であるから他の
凹所6については、ベース電極1とゲート電極3との間
の電位差を保つことができ、電子の放出を継続すること
ができるのである。他の構成および動作は実施例1と同
様である。
【0025】(実施例5)本実施例は、図5に示すよう
に、図7に示した従来の電子放出素子について、ゲート
電極3の表面部分から絶縁層5に跨がる部位を酸化シリ
コン(SiO2 )よりなる非良導体の被覆9で覆ったも
のである。この構成でも実施例1と同様に、エミッタ7
が蒸発したときに蒸発物質がベース層2とゲート層4と
の間に付着したとしても、ベース電極1とゲート電極3
との間に非良導体の被覆9が介在することによって絶縁
性が保たれるのであり、結果的に、他のエミッタ7では
電子放出を継続することができるのである。
【0026】ベース電極1とゲート電極3との間に印加
する電圧は、従来例で説明したように50〜200Vで
あって、酸化シリコンの絶縁耐圧は1GV/m程度であ
るから、200Vの耐圧を得るには被覆9としては20
0μm以上の膜厚を有していればよい。他の構成および
動作は実施例1と同様である。 (実施例6)本実施例では、図6に示すように、実施例
4のようにゲート電極3をシリコンで形成するととも
に、ゲート電極3の表面を酸化させて酸化シリコンより
なる被覆9を形成したものである。すなわち、実施例4
の構成についてゲート電極3となる部位の表面のみを酸
化シリコンとするように熱酸化させた構成を有する。こ
のように、実施例4と同様にゲート電極3をシリコンで
形成していることだけでも、エミッタ7の蒸発によるベ
ース電極1とゲート電極3との短絡が生じないのであ
り、さらに、ゲート電極3の熱酸化により形成した被覆
9を有することによって、短絡をより確実に防止するこ
とができる。しかも、被覆9は熱酸化処理により形成さ
れるから、実施例5のように別材料を被着する場合に比
較して製造が容易になる。他の構成および動作は実施例
1と同様である。
【0027】
【発明の効果】請求項1の発明は、ベース層におけるゲ
ート電極側の一面を非良導体で形成しているので、エミ
ッタが蒸発し絶縁層にエミッタの蒸発物質が付着しても
ベース電極とゲート電極との間に必ず非良導体が介在す
ることになり、ベース電極とゲート電極との間の電位差
を保つことができるという利点がある。すなわち、多数
のエミッタのうちの1つが蒸発しても他のエミッタが正
常であれば、ゲート電極とエミッタとの間に強電界を形
成することができ、電子の放出を継続することができる
という効果を奏するのである。
【0028】請求項2の発明は、ベース電極を形成する
金属の酸化物によってベース層の表面を非良導体として
いるから、製造時においてベース電極の表面を酸化させ
る処理を行なうだけでベース層の表面を非良導体とする
ことができ、非良導体の層を別に形成する場合に比較す
ると製造工程が簡単になるという利点がある。請求項3
の発明は、ベース層におけるゲート電極側の一面とエミ
ッタにおけるベース層側の端部とを同一材料である非良
導体で連続一体に形成しているので、ベース層のエミッ
タ側の一面が非良導体で覆われ、エミッタの導電部分が
蒸発して絶縁層に付着してもベース電極とゲート電極と
の間の電位差を保つことができ、結果的に電子の放出を
継続することができるという利点がある。しかも、ベー
ス層とエミッタとの一部を連続一体に形成していること
により、ベース層の製造工程とエミッタの製造工程との
一部を共通にすることができ、結果的に製造工程が簡単
になるという利点がある。
【0029】請求項4の発明は、ゲート電極を高抵抗材
料により形成しているので、エミッタの蒸発物質が絶縁
層に付着してもベース電極とゲート電極との間にはわず
かな電流しか流れず、結果的にベース電極とゲート電極
との間の電位差を保つことができるのであって、エミッ
タが蒸発していない箇所ではエミッタとゲート電極との
間の強電界を維持することができ、多数のエミッタのう
ちの一部が破損しても他の正常なエミッタから電子を放
出させ続けることができるという利点を有する。
【0030】請求項5の発明は、ゲート層はゲート電極
の少なくとも一部が非良導体の被覆で覆われているか
ら、エミッタが蒸発してベース層とゲート層との間に蒸
発物質が付着しても、ベース電極とゲート電極との間に
非良導体が介在していることによってベース電極とゲー
ト電極との間の電位差を保つことができ、蒸発していな
い正常なエミッタからは電子を放出し続けることができ
るという利点を有する。
【0031】請求項6の発明は、ゲート層に形成する非
良導体をゲート電極を形成する金属の酸化物としている
から、ゲート電極を形成して表面を酸化させればゲート
層の表面に非良導体を形成することができるのであっ
て、非良導体の層を別に形成する場合に比較すれば製造
工程が簡単になるという利点がある。
【図面の簡単な説明】
【図1】実施例1の要部断面図である。
【図2】実施例2の要部断面図である。
【図3】実施例3の要部断面図である。
【図4】実施例4の要部断面図である。
【図5】実施例5の要部断面図である。
【図6】実施例6の要部断面図である。
【図7】従来例を示し、(a)は平面図、(b)は同図
(a)のA−A線断面図である。
【符号の説明】
1 ベース電極 2 ベース層 3 ゲート電極 4 ゲート層 5 絶縁層 6 凹所 7 エミッタ 8 非良導体層 9 被覆
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水山 洋右 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ベース電極を有するベース層に絶縁層を
    介してゲート電極を積層し、ゲート電極と絶縁層とでな
    るゲート層に多数形成した各凹所内でベース層における
    ゲート層側の一面に先端部がゲート電極と小さい空隙を
    介して対向するエミッタをそれぞれ突設し、ベース電極
    とゲート電極との間に電圧を印加することにより、ゲー
    ト電極とエミッタとの間に形成される強電界によりエミ
    ッタから電子を電界放出させるようにした電子放出素子
    であって、ベース層におけるゲート層側の一面を非良導
    体で形成したことを特徴とする電子放出素子。
  2. 【請求項2】 上記非良導体はベース電極を形成する金
    属の酸化物であることを特徴とする請求項1記載の電子
    放出素子。
  3. 【請求項3】 ベース電極を有するベース層に絶縁層を
    介してゲート電極を積層し、ゲート電極と絶縁層とでな
    るゲート層に多数形成した各凹所内でベース層における
    ゲート層側の一面に先端部がゲート電極と小さい空隙を
    介して対向するエミッタをそれぞれ突設し、ベース電極
    とゲート電極との間に電圧を印加することにより、ゲー
    ト電極とエミッタとの間に形成される強電界によりエミ
    ッタから電子を電界放出させるようにした電子放出素子
    であって、ベース層におけるゲート電極側の一面とエミ
    ッタにおけるベース層側の端部とを同一材料である非良
    導体で連続一体に形成したことを特徴とする電子放出素
    子。
  4. 【請求項4】 ベース電極を有するベース層に絶縁層を
    介してゲート電極を積層し、ゲート電極と絶縁層とでな
    るゲート層に多数形成した各凹所内でベース層における
    ゲート層側の一面に先端部がゲート電極と小さい空隙を
    介して対向するエミッタをそれぞれ突設し、ベース電極
    とゲート電極との間に電圧を印加することにより、ゲー
    ト電極とエミッタとの間に形成される強電界によりエミ
    ッタから電子を電界放出させるようにした電子放出素子
    であって、ゲート電極を高抵抗材料により形成したこと
    を特徴とする電子放出素子。
  5. 【請求項5】 ベース電極を有するベース層に絶縁層を
    介してゲート電極を積層し、ゲート電極と絶縁層とでな
    るゲート層に多数形成した各凹所内でベース層における
    ゲート層側の一面に先端部がゲート電極と小さい空隙を
    介して対向するエミッタをそれぞれ突設し、ベース電極
    とゲート電極との間に電圧を印加することにより、ゲー
    ト電極とエミッタとの間に形成される強電界によりエミ
    ッタから電子を電界放出させるようにした電子放出素子
    であって、ゲート層はゲート電極の少なくともエミッタ
    との対向部位が非良導体の被覆で覆われたことを特徴と
    する電子放出素子。
  6. 【請求項6】 上記非良導体はゲート電極を形成する金
    属の酸化物であることを特徴とする請求項5記載の電子
    放出素子。
JP16397394A 1994-07-15 1994-07-15 電子放出素子 Expired - Fee Related JP3232195B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16397394A JP3232195B2 (ja) 1994-07-15 1994-07-15 電子放出素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16397394A JP3232195B2 (ja) 1994-07-15 1994-07-15 電子放出素子

Publications (2)

Publication Number Publication Date
JPH0831305A true JPH0831305A (ja) 1996-02-02
JP3232195B2 JP3232195B2 (ja) 2001-11-26

Family

ID=15784340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16397394A Expired - Fee Related JP3232195B2 (ja) 1994-07-15 1994-07-15 電子放出素子

Country Status (1)

Country Link
JP (1) JP3232195B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327498A (ja) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> 冷陰極素子及びその製造方法
US7456564B2 (en) 2004-05-04 2008-11-25 Electronics And Telecommunications Research Institute Field emission display having a gate portion with a metal mesh
JP2010515217A (ja) * 2006-12-29 2010-05-06 セレックス システミ インテグラティ エッセ. ピ. ア. 高周波、冷陰極、三極管タイプ、フィールドエミッタ真空管チューブおよびその製造方法
US8384281B2 (en) 2008-05-12 2013-02-26 Panasonic Corporation Matrix-type cold-cathode electron source device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456564B2 (en) 2004-05-04 2008-11-25 Electronics And Telecommunications Research Institute Field emission display having a gate portion with a metal mesh
JP2005327498A (ja) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> 冷陰極素子及びその製造方法
JP2010515217A (ja) * 2006-12-29 2010-05-06 セレックス システミ インテグラティ エッセ. ピ. ア. 高周波、冷陰極、三極管タイプ、フィールドエミッタ真空管チューブおよびその製造方法
US8384281B2 (en) 2008-05-12 2013-02-26 Panasonic Corporation Matrix-type cold-cathode electron source device

Also Published As

Publication number Publication date
JP3232195B2 (ja) 2001-11-26

Similar Documents

Publication Publication Date Title
US4956578A (en) Surface conduction electron-emitting device
KR100281814B1 (ko) 전계방출소자
GB2348050A (en) Organic light emitting display
JP3066573B2 (ja) 電界放出型表示素子
JPH0831305A (ja) 電子放出素子
JP3186578B2 (ja) 電界放出素子及びその製造方法
JPH05307930A (ja) 冷陰極
JP2727193B2 (ja) 電子放出素子の製造方法
KR20000062110A (ko) 평판 디스플레이
JP2000348602A (ja) 電子放出源およびその製造方法ならびに電子放出源を用いたディスプレイ装置
JPH0547296A (ja) 電界放出型電子源及びその製造方法
JP2992902B2 (ja) 電子線発生装置
JP3752808B2 (ja) 電界電子放出素子
JP2981503B2 (ja) 電子放出素子、電子源及び画像表示装置
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP3332891B2 (ja) 電子源及びそれを用いた画像形成装置
JP3023712B2 (ja) 表面伝導形電子放出素子の製造方法、電子放出装置の製造方法
JPH01311534A (ja) 電子放出素子及びそれを用いた発光素子
JP2632365B2 (ja) 電子放出素子とその製造方法
JPH0456040A (ja) 微小真空デバイス
JPH0896698A (ja) 電子放出素子
JPH02170327A (ja) 電子放出素子
JPH03230446A (ja) 電子放出素子およびその製造方法
JPH02172127A (ja) 電子放出素子およびその製造方法
JP2000188059A (ja) 電界放射型電子源

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees