JPS63184230A - 電子放出素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子放出素子詳しくは表面伝導型電子放出素
子に関するものである。

〔従来の技術〕

従来、簡単な構造で電子の放出が得られる素子として、
例えば、エムアイエリンソン（ＭＪ、Ｅｌｉｎｓｏｎ）
等によって発表された冷陰極素子が知られている。

［ラジオエンジニアリングエレクトロンフイジイツス（
Ｒａｄｉｏ　　Ｅｎｇ、Ｅｌｅｃｔｒｏｎ、Ｐｈｙｓ、
）第１０巻、　１２９０〜１２９６頁、　　１９６５年
］これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導型放出素子と呼ばれ
ている。

この表面伝導型放出素子としては、前記エリンソン等に
より開発された５ｎＯ２（Ｓｂ）薄膜を用いたもの、Ａ
ｕ薄膜によるものしジー・ディトマー“スイン　ソリド
　フィルムス”　（Ｇ、Ｄｉｔｔｍｅｒ　：“Ｔｈ１ｎ
Ｓｏｌｉｄ　　Ｆｉｌｍｓ”）、　９巻、３１７頁、（
１９７２年）］、ＩＴＯ薄膜によるもの［エムハートウ
エルアンドシージーフオンスタツド“アイイーイーイー
トランス“　イーディーコンファレン（Ｍ　、　Ｈａ　
ｒ　ｔ　ｗ　ｅ　１１ａｎｄ　　Ｃ，Ｇ、Ｆｏｎｓｔａ
ｄ　：ＩＥＥＥ　　Ｔｒａｎｓ、ＥＤＣｏｎｆ、”）５
１９頁、　　（１９７５年）コ、カーボン薄膜によるも
の［荒木久他：“真空”、第２６巻、第１号。

２２頁、（１９８３年）コなどが報告されている。

これらの表面伝導型放出素子の典型的な素子構成を第８
図に示す。同第８図において、２１および２２は電気的
接続を得る為の電極、２３は電子放出材料で形成される
薄膜、２４は基板、２５は電子放出部を示す。

従来、これらの表面伝導型放出素子に於いては、電子放
出を行う前にあらかじめフォーミングと呼ばれる通電加
熱処理によって電子放出部を形成する。即ち、前記電極
２１と電極２２の間に電圧を印加する事により、薄膜２
３に通電し、これにより発生するジュール熱で薄膜２３
を局所的に破壊、変形もしくは変質せしめ、電気的に高
抵抗な状態にした電子放出部２５を形成することにより
電子放出機能を得ている。

〔発明が解決しようとしている問題点〕しかしながら、
上記の様な従来の通電加熱によるフォーミング処理は、
本質的には通電のジュール熱による膜の部分的な破壊又
は変質そのものなので、その処理自体が不安定で再現性
に乏しい為に、作成された素子毎に電子放出特性にばら
つきが生じ、又素子の特性を制御して作成するというこ
とが不可能であった。

また膜の破壊や変質のおこる場所が一定しないので、素
子毎に電子放出部の位置がばらつき、素子の応用設計が
困難であった。

〔発明の目的〕

以上のような問題点があるため、表面伝導型放出素子は
、素子構造が簡単であるという利点があるにもかかわら
ず、産業上積極的に応用されるには至っていなかった。

本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフォーミングと呼
ばれる処理を施すことなく、フォーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のば
らつきが少なく、しかも特性の制御が可能であり、かつ
電子放出部の位置も制御できる新規な構造を有する電子
放出素子を提供することを目的とするものである。又、
寿命の長い電子放出素子を提供することを目的とする。

〔問題点を解決する為の手段及び作用〕本発明の電子放
出素子は、制御された不連続な高抵抗部を電子放出部と
し、該高抵抗部と、該高抵抗部に電圧を印加する為の低
抵抗部とから構成する。

従来表面伝導型電子放出素子においては、フォーミング
で形成された薄膜の島状構造によって電子が放出される
と言われている。

しかしながら本発明者らは、電子放出部の構造及び電子
放出特性９機構について鋭意検討した結果、電子放出の
メカニズムの詳細は不明だが、以下に述べるような方法
で形成した。

制御された不連続な高抵抗部がフォーミングによるもの
と同等又はそれ以上の電子放出機能を有することを見い
だしたものである。

つまり、本発明の高抵抗な電子放出部は、微細な電界集
中体がその分布状態を制御されて不連続に形成されてい
ることを特徴とするものである。

そこで、微細な電界集中体をその分布状態を制御して不
連続に形成する方法としては、微粒子を分散形成する方
法、Ｓｉなどにみられる熱処理による局所的な析出現象
を利用した方法、エツチングによる方法などを挙げるこ
とができる。

このように高抵抗膜の不連続部が制御されているために
、構造的に最適化され、電子放出効率が向上する。また
、量産した場合でも素子ごとのバラツキが少な（、均一
な特性を有する電子放出素子が再現性よ（得ることがで
きる。

さらに、従来のようなフォーミング処理を必要としない
ために、作製工程に不安定要素がなく、長寿命で安定し
た特性の電子放出素子を得ることができる。

〔実施例〕

以下、本発明の実施例を図面に基づきて詳細に説明する
。

第１図は、本発明による電子放出素子の第一実施形態を
示す模式図である。

同図においてガラス等の絶縁体上に電圧印加用の低抵抗
体からなる電極２および３が微小間隔をおいて設けられ
、その間に微粒子５が分散された不連続な高抵抗部４が
形成されている。また不図示であるが、電子放出部の上
面に間隔を取って、放出された電子を引き出す為の引き
出し電極を設けである。真空中で電極２，３間に電圧を
印加することにより、高抵抗部４よりほぼ紙面に垂直方
向に電子を放出するものである。

第２図は第１図のＡＢ力方向模式的断面図である。

同図において、絶縁体１上の微粒子は粒径が数ｌＯλ〜
数μｍで、さらに各微粒子間の間隔が数１０人〜数μｍ
の範囲内で形成されるとよい。又、電極２．３間の間隔
は通常数１００人〜数１０μｍが適当である。

本発明の電子放出素子での電子放出のメカニズムの詳細
は不明だが電極２，３方向での電流を伴なって電子放出
がおこることから、微粒子５による回折、散乱、２次電
子放出、電界放出、熱電子、ポツピング電子、オージェ
電子等が考えられる。

本発明で用いられる微粒子の材料は非常に広い範囲にお
よび通常の金属、半金属、半導体といった導電性材料の
ほとんど全てを使用可能である。なかでも低仕事関数で
高融点かつ低蒸気圧という性質をもつ通常の陰極材料や
、また従来のフォーミング処理で表面伝導型電子放出素
子を形成する薄膜材料や、２次電子放出係数の大きな材
料などが好適である。

こうした材料から必要とする目的に応じて適宜材料を選
んで微粒子として用いることにより、所望の電子放出素
子を形成することができる。

具体的にはＬａＢ６．ＣｅＢ６．ＹＢ４．ＧｄＢ４など
の硼化物、Ｔｉｃ、　ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ
。

Ｗｃなどの炭化物、ＴｉＮ、　ＺｒＮ、　ＨｆＮなどの
窒化物、Ｎｂ、　Ｍｏ、　Ｒｈ、　Ｈｆ、　Ｔａ、　Ｗ
、　Ｒｅ、　Ｉｒ。

Ｐｔ、　Ｔｉ、　Ａｕ、　Ａｇ、　Ｃｕ、　Ｃｒ、　　
Ａｎ、　Ｃｏ、　Ｎｉ。

Ｆｅ、　　Ｐｂ、　　Ｐｄ、　　Ｃｓ、　Ｂａなどの金
属、Ｉｎ２Ｏ３。

５ｕ０２，５ｂ２０３などの金属酸化物、Ｓｉ、　Ｇｅ
などの半導体、カーボン、ＡｇＭｇなどを一例として挙
げることができる。なお本発明は上記材料に限定される
ものではない。

微粒子を分散して形成するには、所望材料の微粒子の分
散液を回転塗布、ディッピング等の手法で基板等に塗布
し、加熱処理で溶剤、バインダー等を除去する方法が最
も簡便である。この場合に微粒子の粒径、含量、塗布条
件等を調整することにより、その分散の分布状態を容易
に制御することができる。

塗布による微粒子の分散の具体的な製造方法を以下に示
す。

まず、清浄なガラス、セラミックス等の絶縁基板ｌの上
に、電圧印加用の低抵抗体としての電極２゜３を形成す
る。通常の真空堆積法とフォトリソグラフィーの手法又
は印刷法等で行うことができる。

電極材としては一般的な導電性材料、Ａｕ、　Ｐｔ。

Ａｇ等の金属の他、ＳｎＯ２，ＩＴＯ等の酸化物導電性
材料でも使用できる。電極２，３の厚みは数１００人か
ら数μｍ程度が適当であるが、この数値に限るものでは
ない。また電極間隔りの寸法は電極対向間隔が数１００
人から数ｌＯμｍが適当であり、間隔幅Ｗは数μｍから
数ｍｍ程度が適当である。しかしこの寸値に限るもので
はない。

本発明では１０００人厚みのＮ　ｉ　／　Ｃｒを間隔０
．５μｍ１幅（Ｗ）３００μｍで形成した。

次に電極間へ微粒子５を塗布する。塗布には微粒子の分
散液を用いる。酢酸ブチルやアルコール等から成る有機
溶媒に微粒子及び微粒子の分散を促進する添加剤を加え
、撹拌等により微粒子の分散液を調整する。

ここで、微粒子分散液の調整を記す。

この微粒子分散液を試料表面にディッピングやスピンコ
ード等の方法により塗布し、溶媒等が蒸発する温度、例
えば２５０℃で１０分程度仮焼成を行う。これにより微
粒子５が電極間の絶縁基板ｌの表面に分散配置され、不
連続な高抵抗部４が形成される。もちろん微粒子５は試
料全面に配置されるが、電子放出に際し電極間以外の微
粒子５は実質的に電圧が印加されないため、何ら支障を
きたさない。微粒子５の配置密度は塗布条件及び微粒子
分散液の調整により変化し、これに合わせて電極２．３
間に流れる電流量も変化する。本発明では回転数３０Ｏ
ｒｐｍのスピンナーで５回連続塗布を行った。

以上の工程により作製された素子を１Ｏ−５Ｔｏｒｒ以
上の真空下に置き、先に述べたように電極２，３間に電
圧を印加し、引き出し電極で電極を引き出したところ、
安定した電子放出が確認された。

従来のフォーミングによる素子の作成においては、全く
電子放出を示さないものや、数１０％も特性がばらつ（
例が多かったが、この方法によって作成した素子では、
素子間のばらつきが非常に小さく、３０ｖの電圧印加で
平均放出電流０．９μＡ（±１０％）が安定に得られた
。１００時間以上もこの特性を維持し、寿命の点でも向
上していることがわかった。また微粒子径や塗布条件を
変化させると、それぞれの条件に応じて放出電流の異な
る素子が再現良く作成できることがわかった。

また、微粒子を分散して形成させるのに化学的な方法と
して有機金属化合物の溶液を基板上に塗布した後、熱分
解によって半導体の金属酸化物や金属の微粒子を形成す
る手法も用いることができる。−例としては、カプリル
酸スズ（Ｃ７Ｈ１５Ｃｏｏ）　２Ｓｎ、　　ジイソアシ
ロキシエトキシアンチモンＣ２Ｈ３Ｏ（Ｃｓ　Ｈｎ　Ｏ
）　２　Ｓｂの熱分解によってそれぞれＳｎＯ２＋５ｂ
２０３の微粒子を形成したり、有機パラジウム化合物か
らＰｄ微粒子を形成する例などを挙げることができる。

具体的に示すと、前記のＳｎＯ２分散液のかわりに、有
機パラジウム化合物をＰｄ金属換算比率で０．２％含む
酢酸ブチル溶液（奥野製薬工業製キャタペーストＣＣＰ
−４２３０）を用いて同様に塗布、熱処理（２５０℃前
後）して約１０００人種度の微粒子を形成した。

前記と同様に特性を測定したところ、２０Ｖの印加電圧
で平均放出電流０．７μＡ（±１０％）が安定に得られ
た。また有機パラジウム化合物の濃度や熱処理温度を変
えると、放出電流の値を再現よく変化させることができ
た。

また、金属や半導体などの蒸着可能な材料については、
基板温度、蒸着速度、蒸着時間などの制御やマスク蒸着
等の手法によって、基板上に直接粒径０．１〜１０μｍ
程度の微粒子をその分布状態を制御しながら形成するこ
ともできる。

金属の場合には、蒸着で形成した粒子の表面の一部を酸
化又は窒化することで、その表面に数人〜数百人程度の
薄い絶縁層を形成することも可能である。蒸着と絶縁層
の形成とをくり返すことで絶縁層によって分離された金
属微粒子からなる不連続部を形成することもできる。

第１図の４で示す高抵抗部を上記のような蒸着により形
成した場合の実施例断面図を第３図に示す。

第３図に示す高抵抗部の作製方法を第４図（Ａ）〜（Ｄ
）をもとに説明する。

まず、同図（Ａ）に示すように、通常の蒸着法によって
、金属粒子６（ここではＣｕ）を電極２および３の形成
された絶縁体１上に蒸着させる。

なお、金属粒子６は、絶縁体１を高めの温度に設定して
おくことで微粒子構造を得ることができる。

その時の粒径は、蒸着速度や蒸着時間、基板温度等で制
御できる。

また、金属としては、Ｃｕの他に、Ｐｂ、ＡＡ等でも、
その他の金属であっても良い。

次に、同図（Ｂ）に示すように、金属粒子６を酸化（又
は窒化）することで、その表面に薄い酸化層７（又は窒
化層）を形成する。

続いて、同図（Ｃ）に示すように、再び通常の蒸着法に
より金属粒子６を蒸着し、酸化（又は窒化）を行う。こ
うして、上記蒸着および酸化を所望回数繰返すことによ
って、同図（Ｄ）に示すように、金属粒子６が酸化層７
（又は窒化層）によって分離され、制御された不連続部
を有する高抵抗部４を形成することができる。

第５図（Ａ）は本発明における別の実施例で、電子放出
素子の断面図であり、第５図（Ｂ）は、（Ａ）図におけ
る高抵抗部４の拡大断面図である。

第５図（Ａ）において、符号２及び３は高抵抗部４の両
端に接続する電極であり、ｌＯは基板９の裏面に接して
形成されている電極を示す。又、９はシリコン基板、８
は酸化又はＣＶＤ法によって形成されたＳｉＯ２層であ
る。さらにＳｉ０２層８上の所望の位置に、高抵抗部４
が形成されるが、該高抵抗部４を拡大すると、同図（Ｂ
）に示すように、Ｓｉ微粒子の表面にＣｓＳｉ３層１２
およびＣｓ０層１３が形成された構造となっている。Ｃ
ｓＳｉ３層１２およびＣｓ０層１３が表面に形成される
ことによって、仕事関数が低下し電子放出量が向上する
。更に、セシウムＣｓのシリサイドおよびオキサイドで
あるために、安定した電子放出を達成できる。

このような構成の本実施例において、電極２および３に
交流電圧（勿論、直流でもよい。）を印加し、更に電極
２および３が電極１０より高い電位とな、るように電極
２および３と電極１０間に電圧を印加することで、高抵
抗部４から電子が効率的に、かつ安定して放出される。

以下に第５図で示される高抵抗部４の形成方法を第６図
（Ａ）〜（Ｃ）にそって説明する。

まず、第６図（Ａ）に示すように、シリコン基板９上に
、酸化又はＣＶＤ法によりＳｉＯ□層８を形成し、その
上に多結晶Ｓｉ層１４、更にその上に多結晶Ｓｉ層１４
より厚（Ａｊｌ’層１５層形５する。ここでは、多結晶
Ｓｉ層１４およびＡ１層１５の厚さの合計は、２００人
〜２μｍの間で選択すればよい。

続いて、このような基板８を５００℃以上で熱処理する
と、第６図（Ｂ）に示すように１．ｌ領域１５の中にＳ
ｉ領域１６が局所的に析出する。

続いて、Ａ１領域１５のみを選択的にエツチング除去す
ることで、第６図（Ｃ）に示すように、Ｓｉ微粒子１７
が数μ以下で形成される。

次に、Ｓｉ微粒子１７表面にＣｓを蒸着した後、Ｃｓの
蒸気圧より大きい圧力の下で１００〜２００℃の熱処理
を行い、所望の厚さのＣｓＳｉ３層を形成する。

続いて、表面を酸化することによって、Ｓｉ微粒子１７
上にＣｓＳｉ３層１２を挟んでＣｓ０層１３を形成する
ことができる。こうして、ＣｓＳｉ３層／ＣｓＯ層から
成る仕事関数減少材料層をＳｉ微粒子１７に容易に形成
することができ、第５図（Ｂ）に示すような高抵抗部４
が得られる。

なお、本実施例では仕事関数減少材料としてセシウムＣ
ｓを用いたが、勿論これに限定されるものではな（、他
のアルカリ金属であるＲｂやアルカリ土類金属等であっ
てもよい。

以上のような方法によると、従来のようなフォーミング
処理を必要とせず、熱処理の温度およびＡｆ層の厚さと
いう二つのパラメータを設定することによって再現性良
く分布状態が制御されたＳｉ微粒子の不連続な高抵抗部
を得ることができる。

更に、Ｓｉウェハ上又は絶縁層上にフォーミング処理に
よらずに電子放出部を形成できるために、半導体デバイ
ス上であっても容易に電子放出素子を形成することが可
能となる。

またＳｉ中の不純物濃度を制御して抵抗値を変え電子放
出特性を制御することも可能となる。

更に、第７図（Ａ）に本発明の他の方法で形成した高抵
抗膜４の模式的断面図を示す。

第７図（Ｂ）は（Ａ）図のＩ−Ｉ線断面図である。

各図において、高抵抗部１８は、金属又は半導体の蒸着
膜１９に、ＦＩＢ　（集束イオンビーム）、ＲＩＢ（反
応性イオンビーム）、ＥＢ（電子ビーム）等のエツチン
グ方法によって格子状の切れ目２０を入れ、凹凸形状の
不連続部を形成した。切れ目２０の幅は１０〜５０００
人、ピッチは０．１〜ｌＯμｍである。

この方法でも、切れ目の幅とピッチを精度良（調節でき
るので微細な電界集中体の分布状態を精密に制御するこ
とが可能である。

以上、高抵抗部の形成について説明したが、いずれの場
合においても、微粒子の分散とは独立して電圧印加用の
低抵抗部を形成することができる。

低抵抗部の形成は、高抵抗部の形成の前でも後でもかま
わない。

また以上の実施例かられかるように、本発明ではフォー
ミングによる素子の場合とは異なり、電圧印加用の低抵
抗部を電子放出体となる不連続高抵抗部とは独立にリソ
グラフィー等の手法で任意に形成することによって実際
の電子放出部の位置が決まることになる。

従ってフォーミングによる素子の場合のように、電子放
出部の位置が素子毎にばらつ（といったことは起こりえ
ず、低抵抗部によって制御された領域に電子放出部が再
現良（形成されるという特徴もあわせもっている。

〔発明の効果〕

以上の例から明らかなように、本発明の電子放出素子は
、電子放出部が分布状態を制御された不連続な微細な電
界集中体により形成され、かつ電圧印加用の低抵抗部に
よってその位置を制御された構成となっているため ■フォーミングといった不安定な処方によらず作成でき
る。

■素子間の電子放出特性のばらつきが小さい。

■電子放出特性を再現良く制御して作成できる。

■電子放出部の位置が制御できるので、素子の応用設計
が楽になる。

■プロセスとして安定しているため、歩留りが良く、長
寿命で安定とした素子にできる。

といっや効果をもっている。

【図面の簡単な説明】

第１図は、本発明による電子放出素子の第一実施例の模
式的平面図、 第２図は、本実施例における高抵抗部４の一例を示す模
式的断面図、第３図は、本実施例における高抵抗部４の
他の例を示す模式的断面図、第４図（Ａ）〜（Ｄ）は第
３図における高抵抗部４の作製方法を示す概略的工程図
、第５図（Ａ）は本発明による電子放出素子の他の実施
例模式的断面図、第５図（Ｂ）は同図（Ａ）の抵抗部の
拡大断面図、第６図（Ａ）〜（Ｃ）は第５図における抵
抗部の製造方法を示す概略的工程図、 第７図（Ａ）は本発明の他の実施例の模式的平面図、第
７図（Ｂ）は第７図（Ａ）におけるＩ−Ｉ線断面図、 第８図は従来の電子放出素子の平面図である。 ｌ・・・絶縁体　　　　　　　　２．３・・・電極４．
８・・・電子放出部又は高抵抗部 ５．６・・・微粒子　　　　　　７・・・酸化層８・・
・５ｉＯ７層　　　　　　９・・・シリコン基板ＩＯ・
・・電極　　　　　　　　１１・・・シリコン薄膜１２
−−・ＣｓＳｉ３層　　　　　１３−・・Ｃｓ　０層１
４・・・多結晶シリコン層 １５・・・アルミニウム層 １６・・・析出したシリコン領域 １７・・・シリコン膜　　　　　１８・・・高抵抗部１
９・・・蒸着膜　　　　　　　２０・・・切れ目２１、
２２・・・電極　　　　　２３・・・薄膜２４・・・基
板　　　　　　　　２５・・・電子放出部特許出願人　
　キャノン株式会社 毛１０ 丁ヲ固 （Ｉ）） 乙− （Ａ） Ｏ （β） 命 （Ａ） （Ｅ３） （Ｅ３） ７！３　２グ

Claims (10)

【特許請求の範囲】
1. （１）制御された不連続な高抵抗部と、該高抵抗部に電
   圧を印加するための低抵抗部とを有する電子放出素子。
2. （２）上記高抵抗部が分散された微粒子により構成され
   ていることを特徴とする特許請求の範囲第１項記載の電
   子放出素子。
3. （３）上記微粒子が塗布によって形成されたものである
   ことを特徴とする特許請求の範囲第２項記載の電子放出
   素子。
4. （４）上記微粒子が蒸着によって形成されたものである
   ことを特徴とする特許請求の範囲第２項記載の電子放出
   素子。
5. （５）上記微粒子が有機金属化合物の熱分解によって形
   成されたものであることを特徴とする特許請求の範囲第
   ２項記載の電子放出素子。
6. （６）上記微粒子が熱処理によって局所的に析出するＳ
   ｉ微粒子により形成されていることを特徴とする特許請
   求の範囲第２項記載の電子放出素子。
7. （７）上記高抵抗部が金属又は半導体薄膜の凹凸形状を
   有していることを特徴とする特許請求の範囲第１項記載
   の電子放出素子。
8. （８）上記金属又は半導体薄膜の凹凸はエッチングによ
   り形成されたものであることを特徴とする特許請求の範
   囲第７項記載の電子放出素子。
9. （９）上記高抵抗部が表面に薄い絶縁層を有する金属微
   粒子の集合体であることを特徴とする特許請求の範囲第
   １項記載の電子放出素子。
10. （１０）上記薄い絶縁層を有する金属微粒子の集合体は
    該金属材料の蒸着とその表面の高抵抗化とを繰返して形
    成されたことを特徴とする特許請求の範囲第９項記載の
    電子放出素子。