JPH0797473B2 - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JPH0797473B2 JPH0797473B2 JP22566787A JP22566787A JPH0797473B2 JP H0797473 B2 JPH0797473 B2 JP H0797473B2 JP 22566787 A JP22566787 A JP 22566787A JP 22566787 A JP22566787 A JP 22566787A JP H0797473 B2 JPH0797473 B2 JP H0797473B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- fine particles
- emitting device
- resistance portion
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子放出素子詳しくは表面伝導型電子放出素
子に関するものである。
子に関するものである。
従来、簡単な構造で電子の放出が得られる素子として、
例えば、エム アイ エリンソン（M.I.Elinson）等に
よって発表された冷陰極素子が知られている。［ラジオ
エンジニアリング エレクトロン フイジイツス（Ra
dio Eng.Electron.Phys.）第10巻,1290〜1296頁,1965
年］ これは、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現象を利
用するもので、一般には表面伝導型放出素子と呼ばれて
いる。
例えば、エム アイ エリンソン（M.I.Elinson）等に
よって発表された冷陰極素子が知られている。［ラジオ
エンジニアリング エレクトロン フイジイツス（Ra
dio Eng.Electron.Phys.）第10巻,1290〜1296頁,1965
年］ これは、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現象を利
用するもので、一般には表面伝導型放出素子と呼ばれて
いる。
この表面伝導型放出素子としては、前記エリンソン等に
より開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜に
よるもの［ジー・デイトマー“スイン ソリド フイル
ムス”（G.Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［エム ハート
ウエル アンド シー ジー フオンスタツド“アイ
イーイーイートランス”イー デイー コンフアレン
（M.Hartwell and C.G.Fonstad:“IEEE Trans.ED C
onf."）519頁，（1975年）］、カーボン薄膜によるもの
［荒木久他：“真空",第26巻，第１号,22頁，（1983
年）］などが報告されている。
より開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜に
よるもの［ジー・デイトマー“スイン ソリド フイル
ムス”（G.Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［エム ハート
ウエル アンド シー ジー フオンスタツド“アイ
イーイーイートランス”イー デイー コンフアレン
（M.Hartwell and C.G.Fonstad:“IEEE Trans.ED C
onf."）519頁，（1975年）］、カーボン薄膜によるもの
［荒木久他：“真空",第26巻，第１号,22頁，（1983
年）］などが報告されている。
これらの表面伝導型放出素子の典型的な素子構成を第８
図に示す。同第８図において、21および22は電気的接続
を得る為の電極、23は電子放出材料で形成される薄膜、
24は基板、25は電子放出部を示す。
図に示す。同第８図において、21および22は電気的接続
を得る為の電極、23は電子放出材料で形成される薄膜、
24は基板、25は電子放出部を示す。
従来、これらの表面伝導型放出素子に於いては、電子放
出を行う前にあらかじめフオーミングと呼ばれる通電に
よって電子放出部を形成する。即ち、前記電極21と電極
22との間に電圧を印加する事により、薄膜23に通電し、
これにより発生するジユール熱で薄膜23を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部25を形成することにより電子放出機能を
得ている。
出を行う前にあらかじめフオーミングと呼ばれる通電に
よって電子放出部を形成する。即ち、前記電極21と電極
22との間に電圧を印加する事により、薄膜23に通電し、
これにより発生するジユール熱で薄膜23を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部25を形成することにより電子放出機能を
得ている。
しかしながら、上記の様な従来の通電によるフオーミン
グ処理は、本質的には通電のジユール熱による膜の部分
的な破壊又は変質そのものなので、その処理自体が不安
定で再現性に乏しい為に、作成された素子毎に電子放出
特性にばらつきが生じ、又素子の特性を制御して作成す
るということが不可能であった。
グ処理は、本質的には通電のジユール熱による膜の部分
的な破壊又は変質そのものなので、その処理自体が不安
定で再現性に乏しい為に、作成された素子毎に電子放出
特性にばらつきが生じ、又素子の特性を制御して作成す
るということが不可能であった。
また膜の破壊や変質のおこる場所が一定しないので、素
子毎に電子放出部の位置がばらつき、素子の応用設計が
困難であった。
子毎に電子放出部の位置がばらつき、素子の応用設計が
困難であった。
以上のような問題点があるため、表面伝導型放出素子
は、素子構造が簡単であるという利点があるにもかかわ
らず、産業上積極的に応用されるには至っていなかっ
た。
は、素子構造が簡単であるという利点があるにもかかわ
らず、産業上積極的に応用されるには至っていなかっ
た。
本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフオーミングと呼
ばれる処理を施すことなく、フオーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のば
らつきが少なく、しかも特性の制御が可能であり、かつ
電子放出部の位置も制御できる新規な構造を有する電子
放出素子を提供することを目的とするものである。又、
寿命の長い電子放出素子を提供することを目的とする。
されたものであり、前記の如き従来のフオーミングと呼
ばれる処理を施すことなく、フオーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のば
らつきが少なく、しかも特性の制御が可能であり、かつ
電子放出部の位置も制御できる新規な構造を有する電子
放出素子を提供することを目的とするものである。又、
寿命の長い電子放出素子を提供することを目的とする。
本発明は、導電性材料からなる微粒子が分散された不連
続な高抵抗部と、該高抵抗部に電圧を印加するための低
抵抗部とを有することを特徴とする電子放出素子であ
る。更に、本発明は、凹凸形状の金属又は半導体薄膜か
らなる不連続な高抵抗部と、該高抵抗部に電圧を印加す
るための低抵抗部とを有することを特徴とする電子放出
素子である。
続な高抵抗部と、該高抵抗部に電圧を印加するための低
抵抗部とを有することを特徴とする電子放出素子であ
る。更に、本発明は、凹凸形状の金属又は半導体薄膜か
らなる不連続な高抵抗部と、該高抵抗部に電圧を印加す
るための低抵抗部とを有することを特徴とする電子放出
素子である。
従来表面伝導型電子放出素子においては、フオーミング
で形成された薄膜の島状構造によって電子が放出される
と言われている。
で形成された薄膜の島状構造によって電子が放出される
と言われている。
しかしながら本発明者らは、電子放出部の構造及び電子
放出特性，機構について鋭意検討した結果、電子放出の
メカニズムの詳細は不明だが、以下に述べるような方法
で形成した。
放出特性，機構について鋭意検討した結果、電子放出の
メカニズムの詳細は不明だが、以下に述べるような方法
で形成した。
制御された不連続な高抵抗部がフオーミングによるもの
と同等又はそれ以上の電子放出機能を有することを見い
だしたものである。
と同等又はそれ以上の電子放出機能を有することを見い
だしたものである。
つまり、本発明の高抵抗な電子放出部は、微細な電界集
中体がその分布状態を制御されて不連続に形成されてい
ること特徴とするものである。
中体がその分布状態を制御されて不連続に形成されてい
ること特徴とするものである。
そこで、微細な電界集中体をその分布状態を制御して不
連続に形成する方法としては、微粒子を分散形成する方
法、Siなどにみられる熱処理による局所的な析出現象を
利用した方法、エツチングによる方法などを挙げること
ができる。
連続に形成する方法としては、微粒子を分散形成する方
法、Siなどにみられる熱処理による局所的な析出現象を
利用した方法、エツチングによる方法などを挙げること
ができる。
このように高抵抗膜の不連続部が制御されているため
に、構造的に最適化され、電子放出効率が向上する。ま
た、量産した場合でも素子ごとのバラツキが少なく、均
一な特性を有する電子放出素子が再現性よく得ることが
できる。
に、構造的に最適化され、電子放出効率が向上する。ま
た、量産した場合でも素子ごとのバラツキが少なく、均
一な特性を有する電子放出素子が再現性よく得ることが
できる。
さらに、従来のようなフオーミング処理を必要としない
ために、作製工程に不安定要素がなく、長寿命で安定し
た特性の電子放出素子を得ることができる。
ために、作製工程に不安定要素がなく、長寿命で安定し
た特性の電子放出素子を得ることができる。
以下、本発明の実施例を図面に基づきて詳細に説明す
る。
る。
第１図は、本発明による電子放出素子の第一実施形態を
示す模式図である。
示す模式図である。
同図においてガラス等の絶縁体上に電圧印加用の低抵抗
体からなる電極２および３が微小間隔をおいて設けら
れ、その間に微粒子５が分散された不連続な高抵抗部４
が形成されている。また不図示であるが、電子放出部の
上面に間隔を取って、放出された電子を引き出す為の引
き出し電極を設けてある。真空中で電極2,3間に電圧を
印加することにより、高抵抗部４よりほぼ紙面に垂直方
向に電子を放出するものである。
体からなる電極２および３が微小間隔をおいて設けら
れ、その間に微粒子５が分散された不連続な高抵抗部４
が形成されている。また不図示であるが、電子放出部の
上面に間隔を取って、放出された電子を引き出す為の引
き出し電極を設けてある。真空中で電極2,3間に電圧を
印加することにより、高抵抗部４よりほぼ紙面に垂直方
向に電子を放出するものである。
第２図は第１図のAB方向の模式的断面図である。
同図において、絶縁体１上の微粒子は粒径が数10Å〜数
μｍで、さらに各微粒子間の間隔が数10Å〜数μｍの範
囲内で形成されるとよい。又、電極2,3間の間隔は通常
数100Å〜数10μｍが適当である。
μｍで、さらに各微粒子間の間隔が数10Å〜数μｍの範
囲内で形成されるとよい。又、電極2,3間の間隔は通常
数100Å〜数10μｍが適当である。
本発明の電子放出素子での電子放出のメカニズムの詳細
は不明だが電極2,3方向での電流を伴なって電子放出が
おこることから、微粒子５による回折、散乱、２次電子
放出、電界放出、熱電子、ポツピング電子、オージエ電
子等が考えられる。
は不明だが電極2,3方向での電流を伴なって電子放出が
おこることから、微粒子５による回折、散乱、２次電子
放出、電界放出、熱電子、ポツピング電子、オージエ電
子等が考えられる。
本発明で用いられる微粒子の材料は非常に広い範囲にお
よび通常の金属、半金属、半導体といった導電性材料の
ほとんど全てを使用可能である。なかでも低仕事関数で
高融点かつ低蒸気圧という性質をもつ通常の陰極材料
や、また従来のフオーミング処理で表面伝導型電子放出
素子を形成する薄膜材料や、２次電子放出係数の大きな
材料などが好適である。
よび通常の金属、半金属、半導体といった導電性材料の
ほとんど全てを使用可能である。なかでも低仕事関数で
高融点かつ低蒸気圧という性質をもつ通常の陰極材料
や、また従来のフオーミング処理で表面伝導型電子放出
素子を形成する薄膜材料や、２次電子放出係数の大きな
材料などが好適である。
こうした材料から必要とする目的に応じて適宜材料を選
んで微粒子として用いることにより、所望の電子放出素
子を形成することができる。
んで微粒子として用いることにより、所望の電子放出素
子を形成することができる。
具体的にはLaB6,CeB6,YB4,GdB4などの硼化物、TiC,ZrC,
HfC,TaC,SiC,Wcなどの炭化物、TiN,ZrN,HfNなどの窒化
物、Nb,Mo,Rh,Hf,Ta,W,Re,Ir,Pt,Ti,Au,Ag,Cu,Cr,Al,C
o,Ni,Fe,Pb,Pd,Cs,Baなどの金属、In2O3,SuO2,Sb2O3な
どの金属酸化物、Si、Geなどの半導体、カーボン、AgMg
などを一例として挙げることができる。なお本発明は上
記材料に限定されるものではない。
HfC,TaC,SiC,Wcなどの炭化物、TiN,ZrN,HfNなどの窒化
物、Nb,Mo,Rh,Hf,Ta,W,Re,Ir,Pt,Ti,Au,Ag,Cu,Cr,Al,C
o,Ni,Fe,Pb,Pd,Cs,Baなどの金属、In2O3,SuO2,Sb2O3な
どの金属酸化物、Si、Geなどの半導体、カーボン、AgMg
などを一例として挙げることができる。なお本発明は上
記材料に限定されるものではない。
微粒子を分散して形成するには、所望材料の微粒子の分
散液を回転塗布、デイツピング等の手法で基板等に塗布
し、加熱処理で溶剤，バインダー等を除去する方法が最
も簡便である。この場合に微粒子の粒径、含量、塗布条
件等を調整することにより、その分散の分布状態を容易
に制御することができる。
散液を回転塗布、デイツピング等の手法で基板等に塗布
し、加熱処理で溶剤，バインダー等を除去する方法が最
も簡便である。この場合に微粒子の粒径、含量、塗布条
件等を調整することにより、その分散の分布状態を容易
に制御することができる。
塗布による微粒子の分散の具体的な製造方法を以下に示
す。
す。
まず、清浄なガラス，セラミツクス等の絶縁基板１の上
に、電圧印加用の低抵抗体としての電極2,3を形成す
る。通常の真空堆積法とフオトリソグラフイーの手法又
は印刷法等で行うことができる。
に、電圧印加用の低抵抗体としての電極2,3を形成す
る。通常の真空堆積法とフオトリソグラフイーの手法又
は印刷法等で行うことができる。
電極材としては一般的な導電性材料、Au,Pt,Ag等の金属
の他、SnO2,ITO等の酸化物導電性材料でも使用できる。
電極2,3の厚みは数100Åから数μｍ程度が適当である
が、この数値に限るものではない。また電極間隔Ｌの寸
法は電極対向間隔が数100Åから数10μｍが適当であ
り、間隔幅Ｗは数μｍから数mm程度が適当である。しか
しこの寸値に限るものではない。
の他、SnO2,ITO等の酸化物導電性材料でも使用できる。
電極2,3の厚みは数100Åから数μｍ程度が適当である
が、この数値に限るものではない。また電極間隔Ｌの寸
法は電極対向間隔が数100Åから数10μｍが適当であ
り、間隔幅Ｗは数μｍから数mm程度が適当である。しか
しこの寸値に限るものではない。
本発明では1000Å厚みのNi/Crを間隔0.5μm,幅（Ｗ）30
0μｍで形成した。
0μｍで形成した。
次に電極間へ微粒子５を塗布する。塗布には微粒子の分
散液を用いる。酢酸ブチルやアルコール等から成る有機
溶媒に微粒子及び微粒子の分散を促進する添加剤を加
え、攪拌等により微粒子の分散液を調整する。
散液を用いる。酢酸ブチルやアルコール等から成る有機
溶媒に微粒子及び微粒子の分散を促進する添加剤を加
え、攪拌等により微粒子の分散液を調整する。
ここで、微粒子分散液の調整を記す。
この微粒子分散液を試料表面にデイツピングやスピンコ
ート等の方法により塗布し、溶媒等が蒸発する温度、例
えば250℃で10分程度仮焼成を行う。これにより微粒子
５が電極間の絶縁基板１の表面に分散配置され、不連続
な高抵抗部４が形成される。もちろん微粒子５は試料全
面に配置されるが、電子放出に際し電極間以外の微粒子
５は実質的に電圧が印加されないため、何ら支障をきた
さない。微粒子５の配置密度は塗布条件及び微粒子分散
液の調整により変化し、これに合わせて電極2,3間に流
れる電流量も変化する。本発明では回転数300rpmのスピ
ンナーで５回連続塗布を行った。
ート等の方法により塗布し、溶媒等が蒸発する温度、例
えば250℃で10分程度仮焼成を行う。これにより微粒子
５が電極間の絶縁基板１の表面に分散配置され、不連続
な高抵抗部４が形成される。もちろん微粒子５は試料全
面に配置されるが、電子放出に際し電極間以外の微粒子
５は実質的に電圧が印加されないため、何ら支障をきた
さない。微粒子５の配置密度は塗布条件及び微粒子分散
液の調整により変化し、これに合わせて電極2,3間に流
れる電流量も変化する。本発明では回転数300rpmのスピ
ンナーで５回連続塗布を行った。
以上の工程により作製された素子を10-5Torr以上の真空
下に置き、先に述べたように電極2,3間に電圧を印加
し、引き出し電極で電極を引き出したところ、安定した
電子放出が確認された。
下に置き、先に述べたように電極2,3間に電圧を印加
し、引き出し電極で電極を引き出したところ、安定した
電子放出が確認された。
従来のフオーミングによる素子の作成においては、全く
電子放出を示さないものや、数10％も特性がばらつく例
が多かったが、この方法によって作成した素子では、素
子間のばらつき非常に小さく、30Vの電圧印加で平均放
出電流0.9μＡ（±10％）が安定に得られた。100時間以
上もこの特性を維持し、寿命の点でも向上していること
がわかった。また微粒子径や塗布条件を変化させると、
それぞれの条件に応じて放出電流の異なる素子が再現良
く作成できることがわかった。
電子放出を示さないものや、数10％も特性がばらつく例
が多かったが、この方法によって作成した素子では、素
子間のばらつき非常に小さく、30Vの電圧印加で平均放
出電流0.9μＡ（±10％）が安定に得られた。100時間以
上もこの特性を維持し、寿命の点でも向上していること
がわかった。また微粒子径や塗布条件を変化させると、
それぞれの条件に応じて放出電流の異なる素子が再現良
く作成できることがわかった。
また、微粒子を分散して形成させるのに化学的な方法と
して有機金属化合物の溶液を基板上に塗布した後、熱分
解によって半導体の金属酸化物や金属の微粒子を形成す
る手法も用いることができる。一例としては、カプリル
酸スズ（C7H15COO）2Sn,ジイソアシロキシエトキシアン
チモンC2H5O（C5H11O）2Sbの熱分解によってそれぞれSn
O2,Sb2O3の微粒子を形成したり、有機パリジウム化合物
からPd微粒子を形成する例などを挙げることができる。
して有機金属化合物の溶液を基板上に塗布した後、熱分
解によって半導体の金属酸化物や金属の微粒子を形成す
る手法も用いることができる。一例としては、カプリル
酸スズ（C7H15COO）2Sn,ジイソアシロキシエトキシアン
チモンC2H5O（C5H11O）2Sbの熱分解によってそれぞれSn
O2,Sb2O3の微粒子を形成したり、有機パリジウム化合物
からPd微粒子を形成する例などを挙げることができる。
具体的に示すと、前記のSnO2分散液のかわりに、有機パ
ラジウム化合物をPd金属換算比率で0.2％含む酢酸ブチ
ル溶液（奥野製薬工業製キヤタペーストCCP−4230）を
用いて同様に塗布、熱処理（250℃前後）して約1000Å
程度の微粒子を形成した。
ラジウム化合物をPd金属換算比率で0.2％含む酢酸ブチ
ル溶液（奥野製薬工業製キヤタペーストCCP−4230）を
用いて同様に塗布、熱処理（250℃前後）して約1000Å
程度の微粒子を形成した。
前記と同様に特性を測定したところ、20Vの印加電圧で
平均放出電流0.7μＡ（±10％）が安定に得られた。ま
た有機パラジウム化合物の濃度や熱処理温度を変える
と、放出電流の値を再現よく変化させることができた。
平均放出電流0.7μＡ（±10％）が安定に得られた。ま
た有機パラジウム化合物の濃度や熱処理温度を変える
と、放出電流の値を再現よく変化させることができた。
また、金属や半導体などの蒸着可能な材料については、
基板温度，蒸着速度，蒸着時間などの制御やマスク蒸着
等の手法によって、基板上に直接流径0.1〜10μｍ程度
の微粒子をその分布状態を制御しながら形成することも
できる。
基板温度，蒸着速度，蒸着時間などの制御やマスク蒸着
等の手法によって、基板上に直接流径0.1〜10μｍ程度
の微粒子をその分布状態を制御しながら形成することも
できる。
金属の場合には、蒸着で形成した粒子の表面の一部を酸
化又は窒化することで、その表面に数Å〜数百Å程度の
薄い絶縁層を形成することも可能である。蒸着と絶縁層
の形成とをくり返すことで絶縁層によって分離された金
属微粒子からなる不連続部を形成することもできる。
化又は窒化することで、その表面に数Å〜数百Å程度の
薄い絶縁層を形成することも可能である。蒸着と絶縁層
の形成とをくり返すことで絶縁層によって分離された金
属微粒子からなる不連続部を形成することもできる。
第１図の４で示す高抵抗部を上記のような蒸着により形
成した場合の実施例断面図を第３図に示す。
成した場合の実施例断面図を第３図に示す。
第３図に示す高抵抗部の作製方法を第４図（Ａ）〜
（Ｄ）をもとに説明する。
（Ｄ）をもとに説明する。
まず、同図（Ａ）に示すように、通常の蒸着法によっ
て、金属粒子６（ここではCu）を電極２および３の形成
された絶縁体１上に蒸着させる。
て、金属粒子６（ここではCu）を電極２および３の形成
された絶縁体１上に蒸着させる。
なお、金属粒子６は、絶縁体１を高めの温度に設定して
おくことで微粒子構造を得ることができる。その時の粒
径は、蒸着速度や蒸着時間、基板温度等で制御できる。
おくことで微粒子構造を得ることができる。その時の粒
径は、蒸着速度や蒸着時間、基板温度等で制御できる。
また、金属としては、Cuの他に、Pb、Al等でも、その他
の金属であっても良い。
の金属であっても良い。
次に、同図（Ｂ）に示すように、金属粒子６を酸化（又
は窒化）することで、その表面に薄い酸化層７（又は窒
化層）を形成する。
は窒化）することで、その表面に薄い酸化層７（又は窒
化層）を形成する。
続いて、同図（Ｃ）に示すように、再び通常の蒸着法に
より金属粒子６を蒸着し、酸化（又は窒化）を行う。こ
うして、上記蒸着および酸化を所望回数繰返すことによ
って、同図（Ｄ）に示すように、金属粒子６が酸化層７
（又は窒化層）によって分離され、制御された不連続部
を有する高抵抗部４を形成することができる。
より金属粒子６を蒸着し、酸化（又は窒化）を行う。こ
うして、上記蒸着および酸化を所望回数繰返すことによ
って、同図（Ｄ）に示すように、金属粒子６が酸化層７
（又は窒化層）によって分離され、制御された不連続部
を有する高抵抗部４を形成することができる。
第５図（Ａ）は本発明における別の実施例で、電子放出
素子の断面図であり、第５図（Ｂ）は、（Ａ）図におけ
る高抵抗部４の拡大断面図である。
素子の断面図であり、第５図（Ｂ）は、（Ａ）図におけ
る高抵抗部４の拡大断面図である。
第５図（Ａ）において、符号２及び３は高抵抗部４の両
端に接続する電極であり、10は基板９の裏面に接して形
成されている電極を示す。又、９はシリコン基板、８は
酸化又はCVD法によって形成されたSiO2層である。さら
にSiO2層８上の所望の位置に、高抵抗部４が形成される
が、該高抵抗部４を拡大すると、同図（Ｂ）に示すよう
に、Si微粒子の表面にCsSi3層12およびCsO層13が形成さ
れた構造となっている。CsSi3層12およびCsO層13が表面
に形成されることによって、仕事関数が低下して電子放
出量が向上する。更に、セシウムCsのシリサイドおよび
オキサイドであるために、安定した電子放出を達成でき
る。
端に接続する電極であり、10は基板９の裏面に接して形
成されている電極を示す。又、９はシリコン基板、８は
酸化又はCVD法によって形成されたSiO2層である。さら
にSiO2層８上の所望の位置に、高抵抗部４が形成される
が、該高抵抗部４を拡大すると、同図（Ｂ）に示すよう
に、Si微粒子の表面にCsSi3層12およびCsO層13が形成さ
れた構造となっている。CsSi3層12およびCsO層13が表面
に形成されることによって、仕事関数が低下して電子放
出量が向上する。更に、セシウムCsのシリサイドおよび
オキサイドであるために、安定した電子放出を達成でき
る。
このような構成の本実施例において、電極２および３に
交流電圧（勿論、直流でもよい。）を印加し、更に電極
２および３が電極10より高い電位となるように電極２お
よび３と電極10間に電圧を印加することで、高抵抗部４
から電子が効率的に、かつ安定して放出される。
交流電圧（勿論、直流でもよい。）を印加し、更に電極
２および３が電極10より高い電位となるように電極２お
よび３と電極10間に電圧を印加することで、高抵抗部４
から電子が効率的に、かつ安定して放出される。
以下に第５図で示される高抵抗部４の形成方法を第６図
（Ａ）〜（Ｃ）にそって説明する。
（Ａ）〜（Ｃ）にそって説明する。
まず、第６図（Ａ）に示すように、シリコン基板９上
に、酸化又はCVD法によりSiO2層８を形成し、その上に
多結晶Si層14、更にその上に多結晶Si層14より厚くAl層
15を形成する。ここでは、多結晶Si層14およびAl層15の
厚さの合計は、200Å〜２μｍの間で選択すればよい。
に、酸化又はCVD法によりSiO2層８を形成し、その上に
多結晶Si層14、更にその上に多結晶Si層14より厚くAl層
15を形成する。ここでは、多結晶Si層14およびAl層15の
厚さの合計は、200Å〜２μｍの間で選択すればよい。
続いて、このような基板８を500℃以上で熱処理する
と、第６図（Ｂ）に示すように、Al領域15の中にSi領域
16が局所的に析出する。
と、第６図（Ｂ）に示すように、Al領域15の中にSi領域
16が局所的に析出する。
続いて、Al領域15のみを選択的にエツチング除去するこ
とで、第６図（Ｃ）に示すように、Si微粒子17が数μ以
下で形成される。
とで、第６図（Ｃ）に示すように、Si微粒子17が数μ以
下で形成される。
次に、Si微粒子17表面にCsを蒸着した後、Csの蒸気圧よ
り大きい圧力の下で100〜200℃の熱処理を行い、所望の
厚さのCsSi3層を形成する。続いて、表面を酸化するこ
とによって、Si微粒子17上にCsSi3層12を挟んでCsO層13
を形成することができる。こうして、CsSi3層/CsO層か
ら成る仕事関数減少材料層をSi微粒子17に容易に形成す
ることができ、第５図（Ｂ）に示すような高抵抗部４が
得られる。
り大きい圧力の下で100〜200℃の熱処理を行い、所望の
厚さのCsSi3層を形成する。続いて、表面を酸化するこ
とによって、Si微粒子17上にCsSi3層12を挟んでCsO層13
を形成することができる。こうして、CsSi3層/CsO層か
ら成る仕事関数減少材料層をSi微粒子17に容易に形成す
ることができ、第５図（Ｂ）に示すような高抵抗部４が
得られる。
なお、本実施例では仕事関数減少材料としてセシウムCs
を用いたが、勿論これに限定されるものではなく、他の
アルカリ金属であるRbやアルカリ土類金属等であっても
よい。
を用いたが、勿論これに限定されるものではなく、他の
アルカリ金属であるRbやアルカリ土類金属等であっても
よい。
以上のような方法によると、従来のようなフオーミング
処理を必要とせず、熱処理の温度およびAl層の厚さとい
う二つのパラメータを設定することによって再現性良く
分布状態が制御されたSi微粒子の不連続な高抵抗部を得
ることができる。
処理を必要とせず、熱処理の温度およびAl層の厚さとい
う二つのパラメータを設定することによって再現性良く
分布状態が制御されたSi微粒子の不連続な高抵抗部を得
ることができる。
更に、Siウエハ上又は絶縁層上にフオーミング処理によ
らずに電子放出部を形成できるために、半導体デバイス
上であっても容易に電子放出素子を形成することが可能
となる。
らずに電子放出部を形成できるために、半導体デバイス
上であっても容易に電子放出素子を形成することが可能
となる。
またSi中の不純物濃度を制御して抵抗値を変え電子放出
特性を制御することも可能となる。
特性を制御することも可能となる。
更に、第７図（Ａ）に本発明の他の方法で形成した高抵
抗膜４の模式的断面図を示す。
抗膜４の模式的断面図を示す。
第７図（Ｂ）は（Ａ）図のＩ−Ｉ線断面図である。
各図において、高抵抗部18は、金属又は半導体の蒸着膜
19に、FIB（集速イオンビーム）、RIB（反応性イオンビ
ーム）、EB（電子ビーム）等のエツチング方法によって
格子状の切れ目20を入れ、凹凸形状の不連続部を形成し
た、切れ目20の幅は10〜5000Å、ピツチは0.1〜10μｍ
である。
19に、FIB（集速イオンビーム）、RIB（反応性イオンビ
ーム）、EB（電子ビーム）等のエツチング方法によって
格子状の切れ目20を入れ、凹凸形状の不連続部を形成し
た、切れ目20の幅は10〜5000Å、ピツチは0.1〜10μｍ
である。
この方法でも、切れ目の幅とピツチを精度良く調節でき
るので微細な電界集中体の分布状態を精密に制御するこ
とが可能である。
るので微細な電界集中体の分布状態を精密に制御するこ
とが可能である。
以上、高抵抗部の形成について説明したが、いずれの場
合においても、微粒子の分散とは独立して電圧印加用の
低抵抗部を形成することができる。低抵抗部の形成は、
高抵抗部の形成の前でも後でもかまわない。
合においても、微粒子の分散とは独立して電圧印加用の
低抵抗部を形成することができる。低抵抗部の形成は、
高抵抗部の形成の前でも後でもかまわない。
また以上の実施例からわかるように、本発明ではフオー
ミングによる素子の場合とは異なり、電圧印加用の低抵
抗部を電子放出体となる不連続高抵抗部とは独立にリソ
グラフイー等の手法で任意に形成することによって実際
の電子放出部の位置が決まることになる。
ミングによる素子の場合とは異なり、電圧印加用の低抵
抗部を電子放出体となる不連続高抵抗部とは独立にリソ
グラフイー等の手法で任意に形成することによって実際
の電子放出部の位置が決まることになる。
従ってフオーミングによる素子の場合のように、電子放
出部の位置が素子毎にばらつくといったことは起こりえ
ず、低抵抗部によって制御された領域に電子放出部が再
現良く形成されるという特徴もあわせもっている。
出部の位置が素子毎にばらつくといったことは起こりえ
ず、低抵抗部によって制御された領域に電子放出部が再
現良く形成されるという特徴もあわせもっている。
以上の例から明らかなように、本発明の電子放出素子
は、電子放出部が分布状態を制御された不連続な微細な
電界集中体ににより形成され、かつ電圧印加用の低抵抗
部によってその位置を制御された構成となっているため フオーミングといった不安定な処方によらず作成でき
る。
は、電子放出部が分布状態を制御された不連続な微細な
電界集中体ににより形成され、かつ電圧印加用の低抵抗
部によってその位置を制御された構成となっているため フオーミングといった不安定な処方によらず作成でき
る。
素子間の電子放出特性のばらつきが小さい。
電子放出特性を再現良く制御して作成できる。
電子放出部の位置が制御できるので、素子の応用設計
が楽になる。
が楽になる。
プロセスとして安定しているため、歩留りが良く、長
寿命で安定とした素子にできる。
寿命で安定とした素子にできる。
といった効果をもっている。
第１図は、本発明による電子放出素子の第一実施例の模
式的平面図、 第２図は、本実施例における高抵抗部４の一例を示す模
式的断面図、第３図は、本実施例における高抵抗部４の
他の例を示す模式的断面図、 第４図（Ａ）〜（Ｄ）は第３図における高抵抗部４の作
製方法を示す概略的工程図、第５図（Ａ）は本発明によ
る電子放出素子の他の実施例模式的断面図、第５図
（Ｂ）は同図（Ａ）の抵抗部の拡大断面図、第６図
（Ａ）〜（Ｃ）は第５図における抵抗部の製造方法を示
す概略的工程図、 第７図（Ａ）は本発明の他の実施例の模式的平面図、第
７図（Ｂ）は第７図（Ａ）におけるＩ−Ｉ線断面図、 第８図は従来の電子放出素子の平面図である。 １……絶縁体、2,3……電極 4,8……電子放出部又は高抵抗部 5,6……微粒子、７……酸化層 ８……SiO2層、９……シリコン基板 10……電極、11……シリコン薄膜 12……CsSi3層、13……CsO層 14……多結晶シリコン層 15……アルミニウム層 16……析出したシリコン領域 17……シリコン膜、18……高抵抗部 19……蒸着膜、20……切れ目 21,22……電極、23……薄膜 24……基板、25……電子放出部
式的平面図、 第２図は、本実施例における高抵抗部４の一例を示す模
式的断面図、第３図は、本実施例における高抵抗部４の
他の例を示す模式的断面図、 第４図（Ａ）〜（Ｄ）は第３図における高抵抗部４の作
製方法を示す概略的工程図、第５図（Ａ）は本発明によ
る電子放出素子の他の実施例模式的断面図、第５図
（Ｂ）は同図（Ａ）の抵抗部の拡大断面図、第６図
（Ａ）〜（Ｃ）は第５図における抵抗部の製造方法を示
す概略的工程図、 第７図（Ａ）は本発明の他の実施例の模式的平面図、第
７図（Ｂ）は第７図（Ａ）におけるＩ−Ｉ線断面図、 第８図は従来の電子放出素子の平面図である。 １……絶縁体、2,3……電極 4,8……電子放出部又は高抵抗部 5,6……微粒子、７……酸化層 ８……SiO2層、９……シリコン基板 10……電極、11……シリコン薄膜 12……CsSi3層、13……CsO層 14……多結晶シリコン層 15……アルミニウム層 16……析出したシリコン領域 17……シリコン膜、18……高抵抗部 19……蒸着膜、20……切れ目 21,22……電極、23……薄膜 24……基板、25……電子放出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 明 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 塚本 健夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 鈴木 彰 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 菅田 正夫 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 下田 勇 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 奥貫 昌彦 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特公 昭46−24456（ＪＰ，Ｂ１)
Claims (10)
- 【請求項１】導電性材料からなる微粒子が分散された不
連続な高抵抗部と、該高抵抗部に電圧を印加するための
低抵抗部とを有することを特徴とする電子放出素子。 - 【請求項２】上記微粒子が、数10Å〜数μｍの粒径を有
する微粒子であることを特徴とする特許請求の範囲第１
項記載の電子放出素子。 - 【請求項３】上記微粒子が塗布によって形成されたもの
であることを特徴とする特許請求の範囲第１項記載の電
子放出素子。 - 【請求項４】上記微粒子が蒸着によって形成されたもの
であることを特徴とする特許請求の範囲第１項記載の電
子放出素子。 - 【請求項５】上記微粒子が有機金属化合物の熱分解によ
って形成されたものであることを特徴とする特許請求の
範囲第１項記載の電子放出素子。 - 【請求項６】上記微粒子が熱処理によって局所的に析出
するSi微粒子により形成されていることを特徴とする特
許請求の範囲第１項記載の電子放出素子。 - 【請求項７】凹凸形状の金属又は半導体薄膜からなる不
連続な高抵抗部と、該高抵抗部に電圧を印加するための
低抵抗部とを有することを特徴とする電子放出素子。 - 【請求項８】上記金属又は半導体薄膜の凹凸はエッチン
グにより形成されたものであることを特徴とする特許請
求の範囲第７項記載の電子放出素子。 - 【請求項９】上記導電性材料からなる微粒子はその表面
に薄い絶縁層を有する金属微粒子の集合体であることを
特徴とする特許請求の範囲第１項記載の電子放出素子。 - 【請求項１０】上記薄い絶縁層を有する金属微粒子の集
合体は該金属材料の蒸着とその表面の高抵抗化とを繰返
して形成されたことを特徴とする特許請求の範囲第９項
記載の電子放出素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-210588 | 1986-09-09 | ||
| JP21058886 | 1986-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63184230A JPS63184230A (ja) | 1988-07-29 |
| JPH0797473B2 true JPH0797473B2 (ja) | 1995-10-18 |
Family
ID=16591803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22566787A Expired - Lifetime JPH0797473B2 (ja) | 1986-09-09 | 1987-09-08 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797473B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045868A1 (fr) * | 1997-04-09 | 1998-10-15 | Matsushita Electric Industrial Co., Ltd. | Dispositif emetteur d'electrons et procede de fabrication associe |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254827A (ja) * | 1988-08-19 | 1990-02-23 | Canon Inc | 電子放出素子 |
| JP2631007B2 (ja) * | 1989-03-22 | 1997-07-16 | キヤノン株式会社 | 電子放出素子及びその製造方法と、該素子を用いた画像形成装置 |
| JP2923787B2 (ja) * | 1989-03-22 | 1999-07-26 | キヤノン株式会社 | 電子放出素子、それを用いた電子源及び画像形成装置 |
-
1987
- 1987-09-08 JP JP22566787A patent/JPH0797473B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998045868A1 (fr) * | 1997-04-09 | 1998-10-15 | Matsushita Electric Industrial Co., Ltd. | Dispositif emetteur d'electrons et procede de fabrication associe |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63184230A (ja) | 1988-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023110A (en) | Process for producing electron emission device | |
| JP2630988B2 (ja) | 電子線発生装置 | |
| JP2715304B2 (ja) | Ｍｉｍ形電子放出素子 | |
| EP0299461B1 (en) | Electron-emitting device | |
| US5559342A (en) | Electron emitting device having a polycrystalline silicon resistor coated with a silicide and an oxide of a work function reducing material | |
| US5285129A (en) | Segmented electron emission device | |
| JPH0687392B2 (ja) | 電子放出素子の製造方法 | |
| US6356014B2 (en) | Electron emitters coated with carbon containing layer | |
| JP2608295B2 (ja) | 電子放出素子 | |
| JPH09219144A (ja) | 電界放出カソードとその製造方法 | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JPH0797473B2 (ja) | 電子放出素子 | |
| JPH07114104B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2630983B2 (ja) | 電子放出素子 | |
| WO1997009730A2 (en) | Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications | |
| US5327050A (en) | Electron emitting device and process for producing the same | |
| JPH0687391B2 (ja) | 電子放出素子 | |
| JPH06231678A (ja) | 電子放出膜及び電子放出素子の作製方法 | |
| JPH07123023B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP2961477B2 (ja) | 電子放出素子、電子線発生装置及び画像形成装置の製造方法 | |
| JP2005048305A (ja) | カーボンファイバーの製造方法、及びこれを用いた電子放出素子、電子源、画像表示装置の製造方法 | |
| JP2748128B2 (ja) | 電子線発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |