JPH01320725A - 電子放出素子の製造方法 - Google Patents

電子放出素子の製造方法

Info

Publication number
JPH01320725A
JPH01320725A JP63154516A JP15451688A JPH01320725A JP H01320725 A JPH01320725 A JP H01320725A JP 63154516 A JP63154516 A JP 63154516A JP 15451688 A JP15451688 A JP 15451688A JP H01320725 A JPH01320725 A JP H01320725A
Authority
JP
Japan
Prior art keywords
electron
insulating layer
electrodes
emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63154516A
Other languages
English (en)
Other versions
JPH07123022B2 (ja
Inventor
Tetsuya Kaneko
哲也 金子
Toshihiko Takeda
俊彦 武田
Yoshikazu Sakano
坂野 嘉和
Ichiro Nomura
一郎 野村
Seishiro Yoshioka
吉岡 征四郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15451688A priority Critical patent/JPH07123022B2/ja
Priority to EP88111232A priority patent/EP0299461B1/en
Priority to DE3853744T priority patent/DE3853744T2/de
Priority to US07/218,203 priority patent/US5066883A/en
Publication of JPH01320725A publication Critical patent/JPH01320725A/ja
Priority to US08/366,430 priority patent/US5532544A/en
Priority to US08/479,000 priority patent/US5759080A/en
Priority to US08/487,559 priority patent/US5872541A/en
Priority to US08/474,324 priority patent/US5749763A/en
Publication of JPH07123022B2 publication Critical patent/JPH07123022B2/ja
Priority to US08/657,385 priority patent/US5661362A/en
Priority to US09/384,326 priority patent/USRE40566E1/en
Priority to US09/570,375 priority patent/USRE39633E1/en
Priority to US09/587,249 priority patent/USRE40062E1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子放出素子に関するものである。
〔従来の技術〕
従来、簡単な構造で電子の放出が得られる素子として、
例えば、エム アイ エリンソンCM。
1、Elinson)等によって発表された冷陰極素子
が知られている。[ラジオ エンジニアリング エレク
トロン フイジイツス(Radi。
Eng、   Electron、Phys、)第10
巻、1290〜1296頁、1965年]これは、基板
上に形成された小面積の薄膜に、膜面に平行に電流を流
すことにより、電子放出が生ずる現象を利用するもので
、一般には表面伝導形放出素子と呼ばれている。
この表面伝導形放出素子としては、前記エリンソン等に
より開発されたSnO2(Sb)薄膜を用いたもの、A
u薄膜によるもの[ジー・ディトマー“スイン ソリド
 フィルムス”(G、 Di t tmer : “T
h1n  SolidFilms”)、9巻、317頁
、(1972年)]、■TO薄膜によるもの[エム バ
ー トウエル アンド シー ジー フオンスタツド“
アイ イー イー トランス′°イー デイ−コンファ
レンス(M、Hartwell  andC,G、FO
nStad+  “IEEE   Trans、ED 
 Conf、”)519頁、(1975年)コ、カーボ
ン薄膜によるもの[荒木久他:“真空”、第26巻、第
1号、22頁、(1983年)]などが報告されている
これらの表面伝導形放出素子の典型的な素子構成を第7
図に示す。同第7図において、11および12は電気的
接続を得る為の電極、13は電子放出材料で形成される
薄膜、15は基板、14は電子放出部を示す。
従来、これらの表面伝導形放出素子に於いては、電子放
出を行う前にあらかじめフォーミングと呼ばれる通電加
熱処理によって電子放出部を形成する。即ち、前記電極
11と電極12の間に電圧を印加する事により、薄膜1
3に通電し、これにより発生するジュール熱で薄膜、1
3を局所的に破壊、変形もしくは変質せしめ、電気的に
高抵抗な状態にした電子放出部14を形成することによ
り電子放出機能を得ている。フォーミングによる素子で
は、フォーミングによって膜の一部が高抵抗化し、この
部分では膜内に1μ以下の狭い亀裂ができ、更に、亀裂
の間に小さな島状構造を有する膜となっている。
〔発明が解決しようとしている問題点〕しかしながら、
上記の様な従来の通電加熱処理によるフォーミングには
下記の様な問題があった。
■ 通電加熱の際、基板と薄膜の熱膨張係数の違いから
、薄膜が剥離する場合がある。このため、加熱温度の上
限や、基板材料、薄膜材料の選択の組み合わせに制限が
ある。
■ 通電加熱の際、基板も局所的に加熱されるため、致
命的な割れを生ずる場合がある。
■ 通電加熱による膜の変化、例えば、局所的な破壊、
変形もしくは変質等の程度が同一基板内に形成される複
数の素子間にばらつきがちで、また、変化の生じる場所
も一定しない傾向がある。
このため、電子放出素子として機能させた時、電流量や
効率、電子の放出場所、放出される電子ビームの形状な
どが素子毎にばらついていた。
■ フォーミングが完了するまでには、比較的大電力を
必要とする。このため、同一基板上に多数の素子を形成
し、同時にフォーミングを行う場合、大容量の電源を必
要とする。
■ 通電加熱から冷却に至るまでの従来のフォーミング
工程は、比較的長い時間を必要とする。
このため、多数の素子をフォーミングするためには多大
の時間を必要とする。
以上のような問題点があるため、表面伝導形電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。
本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフォーミングと呼
ばれる処理を施すことなく、フォーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のバ
ラツキの少ない新規な構造を有する電子放出素子を提供
することを目的とするものである。
つまり、本発明は先ず、第1にフォーミングという手段
によらないで、上記亀裂の形状、及び巾を一定に制御し
て、且つ容易に製造する手段を提供し、特性のそろった
電子放出素子を提供することを目的としている。
第2に、上記亀裂の中の島状構造に相当するものの構造
及び大きさを一定にする手段を提供し、且つ、それによ
って特性のそろった電子放出素子を提供することを目的
としている。
〔問題点を解決するための手段(及び作用)〕即ち、本
発明は対向する一対の電極間の絶縁層に電子放出材料が
含有され、かつ、絶縁層の側壁部表面にも電子放出材料
を配設してなり、電極間に電圧を印加することにより、
電子を放出することを特徴とする電子放出素子である。
本発明の電子放出素子では、電極間隔の位置、形状、寸
法及び電子放出材料の配置状態や寸法等の構造を任意に
設定することができ、さらには、材料の選択範囲も大幅
に広げることができる。
以下、本発明の詳細な説明する。
第1図は本発明の電子放出素子の第1の実施態様を示す
模式図である。同図において、1および2は電気的接続
を得るための電極、3aは電子放出層、3bは電子放出
体、4は基板、5は絶縁層である。
第1図において、本発明の電子放出素子は、端部が対向
する一対の電極1,2間に絶縁層5を挟持してなる積層
体において、電極1,2の互いに対向する対向部に形成
された絶縁層5の側壁面に電子放出層3aの側壁面が配
置されるように電子放出層3aが絶縁層5中に含有され
ており、さらに該側壁表面に電子放出体3bを配置して
なり、電極1,2間に電圧を印加することにより、電子
を放出するものである。
第1図において、基板4はカラスやセラミック等で形成
される。電極1,2は厚さ約100人〜数μ、好ましく
は100人〜2μm、さらに好ましくは200人〜20
00人であり、電極の材質はAu、Ag、Cu、Mo、
Cr、Ni、AA。
Ta、Pd、W等や、それらの合金もしくはカーボン等
である。
5(5aおよび5bも含む)は絶縁層であり、S iO
2、M g O、T iO2,T a 205゜AA2
0.等及びこれらの積層物、もしくはこれらの混合物で
も良い。あるいは、電極がAlやTa等の金属である時
、絶縁層5はその電気分解による陽極酸化膜であっても
良い。厚みは数人〜数μ、例えば10人〜10μmであ
る。
電子放出層3a、電子放出体3bを形成する材料は、例
えば電子を電界放出し易い物質や、二次電子放出し易い
物質、或いは電子の衝撃によって電子を放出しやすく、
且つ耐熱性、耐腐蝕性に強い物質、例えば、仕事関数が
低(、耐熱性の高いW、Ti、Au、Ag、Cu、Cr
、AA、Pt等の金属や、SnO2,Irz Os 、
Bad。
MgO等の酸化物、もしくはカーボン或いは以上の混合
物等が使用できる。
そして、蒸着法や塗布法、浸漬法等を用いて形成させ、
電子放出部を形成する。電極1と2の間に、数V〜数1
00■の電圧を印加すると、電子放出部3の付近から電
子が放出される。
また、電極の配置は、第1図で示すように電極1.2を
重なるようにしてもよいし、第3図で示すように、重な
りをもたないようにしてもよい。
次に、第1図の製造方法の概略を説明する。
基板4の上に電極1を通常の蒸着法、印刷法、塗布法、
その他の方法で、所望の形状、例えばストライプ状等に
パターニングした後、絶縁層5aを蒸着、印刷法もしく
は塗布等の方法で形成する。
絶縁層5aを形成した後、電子放出層3aを絶縁層5a
の上に蒸着、印刷法もしくは塗布等の方法で形成する。
その後、絶縁層5bを絶縁層5aと同様に電子放出層3
a上に形成する。
さらに、電極2を電極1と同様に絶縁層5b上に形成し
てから、電極1のパターンに沿わせて電極2と絶縁層5
a、5b及び、電子放出層3aを同一パターンで、一部
電極1と重なるようにパターニングする。
その後、電子放出体3bを絶縁層の側壁部表面に配設す
る。配設方法としては、配設する電子放出材料の微粒粉
の分散溶液や有機金属の溶解液を作り、素子基板上にコ
ーティングする方法や、電子放出材料を直接薄く真空堆
積し不連続な膜とする等の方法がある。
本発明による電子放出素子では、まず、従来例の狭い亀
裂に相当するものが、絶縁層5の膜厚によって制御され
る。
この膜厚は、蒸着法、塗布法、その他によって数人から
数μの範囲まで制御できるために電極間隔を非常に狭く
しても安定な構造を有するものであり、大面積で容易に
制御して均一に形成できる。
この狭電極間隔により電子放出材に与える電界強度を増
大させることができ、駆動電圧を減少させた電子放出素
子の作製が可能となる。
第3図(d)は本発明の他の電子放出素子の実施態様を
示す模式図である。同図において、1および2は電気的
接続を得るための電極、9は電子放出材、4は基板、5
は絶縁層、8は段差部、10は電極間隔である。この電
子放出素子は、端部が対向し、かつ、重なりを持たない
一対の電極1,2の間隔部の側壁面に、電子放出材9を
含有しており、さらに、側壁表面に電子放出体3bを配
設してなり、電極1,2間に電圧を印加することにより
電子を放出するものである。
本実施態様では電子放出材9が絶縁層5中に含有分散さ
れる構造となっている。
第1図と第3図における電極間隔10は多少異なるが、
おおよそ、どちらも数10人〜数μmで形成されるとよ
く、好ましくは数10人〜2μm1より好ましくは10
人比重μmで形成される。
第3図の製造方法の概略を以下に説明する。
基板4の上に電子放出材9を分散含有する絶縁層5を成
膜し、パターニングにより段差部8を形成する。その後
電極1,2を成膜し、段差部の電極によるステップカバ
ーがされないようにし、電極間隔10を形成する。した
がって、電極間隔10は段差形成材つまり絶縁層の膜厚
で設定され1ま た段差部へ成膜する電極膜厚によって決定される。この
電極の成膜は通常真空成膜法等が用いられ高精度な膜厚
制御が可能である。従って、電極間隔10は数10人の
狭間隔が容易に精度良く得ることができる。
その後、電子放出体3bを絶縁層5の側壁部表面に配設
する。
さらに本発明では、第6図で、示すように、3つ以上の
形成方法で得た電子放出部を有する素子でもよい。
尚、本発明に係わる電子放出素子から電子が放出される
メカニズムについては定説はないが、はぼ以下の如くで
あろうと考えられている。
即ち、狭い絶縁層間に電圧がかかることによる電界放出
や、電子放出材から放出された電子が、島状構造の膜や
電極によって回折されたり、散乱されたり、或いは衝突
による二次電子放出や、熱電子、ホッピング電子、オー
ジェ電子等が考えられている。
〔実施例〕
次に、具体的な実施例について述べる。
実施例1 第2図(a)、(b)は本発明の電子放出素子の製造方
法の一例を示す工程図である。
ガラス基板4上に厚さ5.00人のNi電極1を蒸着法
で形成した。電極1上に5in2の絶縁層5aを膜厚1
000人でスパッタ法で蒸着し形成した。次にAvの電
子放出材を蒸着法で500人形成しく3a層)、その後
絶縁層5 b (S io 2)を、膜厚1000人で
スパッタ法により形成した。
絶縁層5a、電子放出層3a、絶縁層5bの各層を積層
させた後、1の電極パターンに沿わせて、第2図(a)
に示す如く、電極1の上に一部積層させてパターニング
する。次に、電極2を積層する。電極2はNiとした。
膜厚は必要な配線抵抗を得るたlめ、5000人とした
電極2を蒸着法で積層してから、第2図(b)に示す如
く、電極1及び絶縁層5a、電子放出層3a、絶縁層5
bのパターンに沿って、電極2を例えば通常のホトリソ
工程によってパターニングする。さらに電子放出体3b
としてPd有機金属溶液(奥野製薬社製ギヤタペースト
CCP4230)をスピンコードし、250°Cで10
分焼成することにより絶縁層側壁表面に配設した。電極
2a、2b間に電圧を14V印加し不図示の引き出し電
極を素子基板上に設け、500■の引き出し電圧をかけ
た場合、1.7μAの電子ビーム7の放出が得られた。
実施例2 第3図(d)に該実施例で得られた電子放出素子の断面
図を示す(製造工程は第3図(a)〜(d)を参照)。
清浄な厚み約1mmの石英ガラス基板上4にSiO2流
体コーティング剤(東京応化工業製0CD)に有機パラ
ジウム化合物の溶解液(奥野製薬工業製ギヤタペース)
CCP)を混合し、SiO2:Pctのモル比を約10
:1に調製した溶液を作り、スピンナーにより回転塗布
した。その後約400℃で1時間焼成し、膜厚約350
0人の電子放出材9(Pd微粒子)を含有したSi○2
絶縁層5を形成した(第3図(a))。
次に絶縁層5をフォトリソエツチング法によりフッ酸水
溶液でエツチングし基板4の中央部に厚さ約3500人
の段差部8を形成した(第3図(b))。この後、段差
部8が完全に覆われない様にして膜厚約500人のNi
電極1,2を第3図(c)に示す形状にEB蒸着により
堆積形成した。
さらに電子放出体3bを絶縁層の側壁部表面に実施例1
と同様にして配設した(第3図(d))。
以上の工程で得られた電子放出素子の電子放出特性を測
定した結果放出電流Ie=4μA、放出効率α−2X1
0−”(素子印加電圧V、=14V、引き出し電圧V、
=IKV)程度の電子放出が得られた。
実施例3 実施例2の電子放出体3bを形成した有機金属化合物溶
液を粒径が100人程度のS n O2微粒子を分散さ
せた5in2液体コーティング剤に換えた他は実施例2
と同様の電子放出素子を形成した。実施例2とほぼ同様
の結果が得られた。
実施例4 実施例1の電子放出体3bを形成した有機金属化合物溶
液を粒径が100人程度のSn O2微粒子を有機バイ
ンダーと共に分散溶解させたコーティング剤に換えても
同様の結果が得られた。
実施例5 基板4上へS iO2膜を真空蒸着し絶縁層5aとし、
その上にPdを500人真空蒸着(電子放出層3a)し
、さらに5102膜を真空蒸着した絶縁層5bを作る(
第4図(a))。
次に絶縁層5a、5bおよび電子放出層3aをエツチン
グし段差部8を作る(第4図(b))。
その後、Niを500人厚みマスク蒸着し電極1.2を
作る(第4図(C))。
さらに、素子基板表面に有機パラジウム溶液を塗布、焼
成し電子放出体3bを段差側壁部に配設する(第4図(
d))。
該電子放出素子は、電子放出層3aが実施例1に比べ段
差部近傍にのみ電子放出材が存在する構造になっている
。結果は、実施例1と同様に良好なものとなった。
実施例6 第5図に示すように、実施例5の電子放出層3aのPd
微粒子膜に換えて、Pd微粒子分散溶液を塗布して得ら
れた層とした他は、実施例5と同様の電子放出素子を得
た。
同様の電子放出が得られた。
実施例7 第6図に示すように、電子放出材9をPd微粒子として
含有する絶縁層5中に電子放出層3aとしてPd蒸着膜
を配置し、段差部を形成させ、更に電子放出体3bを段
差側壁部に有機パラジウム溶液の塗布焼成によって配設
した素子においても同様な電子放出が得られた。このよ
うに電子放出材を3種以上配設してもよい。
〔発明の効果〕
以上述べた如く、本発明に係わる電子放出素子およびそ
の製造方法によれば、従来例の様なフォーミング処理を
施すことなく、電子放出体を有する電極間隔を非常に狭
くしても安定な構造を有する電子放出素子を形成できる
従って、本発明による電子放出素子では、フォーミング
処理に伴う従来の不都合な点を全くなく、特性のバラツ
キの少ない素子を多数個容易に製造できるようになり、
産業上極めて有用である。
さらに電極間隔を絶縁層膜厚かあるいは電極膜厚及び段
差形成材膜厚によって制御するために数10人から数μ
m程度の寸法を容易に制御して作製できるため電子放出
素子の設計自由度が大幅にひろがった。また電子放出に
かかわる電子放出材と該電子放出材へ電圧を印加する電
極を別々に構成するため、各々適切な材料が選択でき電
子放出素子の性能を向上させる上で極めて有用である。
また、本発明により得られた電子放出素子は、平面状に
配列し、電圧を印加して放出された電子を加速して蛍光
体を刺激して発光させる、平面型表示装置に利用するこ
とができる。
【図面の簡単な説明】
第1図は本発明の電子放出素子の1つの実施態様を示す
模式図、 第2図は実施例1の電子放出素子の製造方法を示す図、 第3図は本発明の電子放出素子の他の実施態様を示す模
式図、 第4図は実施例5の電子放出素子の製造方法を示す図、 第5図は実施例6の電子放出素子を示す断面図、 第6図は実施例7の電子放出素子を示す断面図、 第7図は従来の電子放出素子を示す図である。 1.2.2a、2bは電極 3は電子放出部 3aは電子放出層 3bは電子放出体 4は基板 5.5a、5bは絶縁層 7は電子ビーム 8は段差部 9は電子放出材 10は電極間隔 11.12は電極 13は薄膜 14は電子放出部 15は基板 cs           0 へ       ^ U         刀 惰午口 ヤr7圀

Claims (2)

    【特許請求の範囲】
  1. (1)対向する一対の電極間に絶縁層を挟持してなる積
    層体に対し、該絶縁層に電子放出材が含まれており、か
    つ、電極の対向部に形成された絶縁層の側壁部表面にも
    電子放出材を配設してなり、電極間に電圧を印加するこ
    とにより電子を放出することを特徴とする電子放出素子
  2. (2)電極支持体上に絶縁層で段差部を形成させ、該段
    差部上、下端に重なり部を持たない一対の電極の各端部
    が位置し、該電極が該段差部をはさんで対向して電極間
    隔を有していることを特徴とする請求項1記載の電子放
    出素子。
JP15451688A 1987-07-15 1988-06-21 電子放出素子の製造方法 Expired - Fee Related JPH07123022B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP15451688A JPH07123022B2 (ja) 1988-06-21 1988-06-21 電子放出素子の製造方法
EP88111232A EP0299461B1 (en) 1987-07-15 1988-07-13 Electron-emitting device
DE3853744T DE3853744T2 (de) 1987-07-15 1988-07-13 Elektronenemittierende Vorrichtung.
US07/218,203 US5066883A (en) 1987-07-15 1988-07-13 Electron-emitting device with electron-emitting region insulated from electrodes
US08/366,430 US5532544A (en) 1987-07-15 1994-12-30 Electron-emitting device with electron-emitting region insulated from electrodes
US08/474,324 US5749763A (en) 1987-07-15 1995-06-07 Display device with electron-emitting device with electron-emitting region insulted from electrodes
US08/487,559 US5872541A (en) 1987-07-15 1995-06-07 Method for displaying images with electron emitting device
US08/479,000 US5759080A (en) 1987-07-15 1995-06-07 Display device with electron-emitting device with electron-emitting region insulated form electrodes
US08/657,385 US5661362A (en) 1987-07-15 1996-06-03 Flat panel display including electron emitting device
US09/384,326 USRE40566E1 (en) 1987-07-15 1999-08-26 Flat panel display including electron emitting device
US09/570,375 USRE39633E1 (en) 1987-07-15 2000-05-12 Display device with electron-emitting device with electron-emitting region insulated from electrodes
US09/587,249 USRE40062E1 (en) 1987-07-15 2000-06-02 Display device with electron-emitting device with electron-emitting region insulated from electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15451688A JPH07123022B2 (ja) 1988-06-21 1988-06-21 電子放出素子の製造方法

Publications (2)

Publication Number Publication Date
JPH01320725A true JPH01320725A (ja) 1989-12-26
JPH07123022B2 JPH07123022B2 (ja) 1995-12-25

Family

ID=15585958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15451688A Expired - Fee Related JPH07123022B2 (ja) 1987-07-15 1988-06-21 電子放出素子の製造方法

Country Status (1)

Country Link
JP (1) JPH07123022B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008128767A (ja) * 2006-11-20 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> 走査型プローブ顕微鏡用探針

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS444362Y1 (ja) * 1968-08-14 1969-02-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS444362Y1 (ja) * 1968-08-14 1969-02-18

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008128767A (ja) * 2006-11-20 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> 走査型プローブ顕微鏡用探針
JP4680868B2 (ja) * 2006-11-20 2011-05-11 日本電信電話株式会社 走査型プローブ顕微鏡用探針

Also Published As

Publication number Publication date
JPH07123022B2 (ja) 1995-12-25

Similar Documents

Publication Publication Date Title
US5532544A (en) Electron-emitting device with electron-emitting region insulated from electrodes
JP2654571B2 (ja) 電子放出素子及びそれを用いた電子放出装置並びに発光装置
JP2632359B2 (ja) 電子放出素子及びその製造方法
JP2632883B2 (ja) 電子放出素子
JP2630983B2 (ja) 電子放出素子
JPH01320725A (ja) 電子放出素子の製造方法
JPH01200532A (ja) 電子放出素子及びその製造方法
JP2727193B2 (ja) 電子放出素子の製造方法
JP2678757B2 (ja) 電子放出素子およびその製造方法
JP2631007B2 (ja) 電子放出素子及びその製造方法と、該素子を用いた画像形成装置
JP2614048B2 (ja) 電子放出素子の製造方法およびその製造装置
JP2646236B2 (ja) 電子放出素子及びその製造方法
JP2630989B2 (ja) 電子放出素子及びそれを用いた電子放出装置並びに発光装置
JP2614047B2 (ja) 電子放出素子の製造方法
JP2630990B2 (ja) 電子放出素子及びそれを用いた発光素子
JPH06101297B2 (ja) 電子放出素子
JP2630984B2 (ja) 電子放出素子の製造方法
JPH01276529A (ja) 電子放出素子の製造方法
JP2748128B2 (ja) 電子線発生装置
JP2646235B2 (ja) 電子放出素子及びその製造方法
JP2949639B2 (ja) 電子放出素子、電子源、画像形成装置及び、それらの製造方法
JP2981503B2 (ja) 電子放出素子、電子源及び画像表示装置
JP3332891B2 (ja) 電子源及びそれを用いた画像形成装置
JPH01105445A (ja) 電子放出素子およびその製造方法
JP2916807B2 (ja) 電子放出素子、電子源、画像形成装置及び、それらの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees