JPH01276529A - 電子放出素子の製造方法 - Google Patents

電子放出素子の製造方法

Info

Publication number
JPH01276529A
JPH01276529A JP63102488A JP10248888A JPH01276529A JP H01276529 A JPH01276529 A JP H01276529A JP 63102488 A JP63102488 A JP 63102488A JP 10248888 A JP10248888 A JP 10248888A JP H01276529 A JPH01276529 A JP H01276529A
Authority
JP
Japan
Prior art keywords
electrode
electrodes
electron
step portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63102488A
Other languages
English (en)
Other versions
JPH07114106B2 (ja
Inventor
Tetsuya Kaneko
哲也 金子
Ichiro Nomura
一郎 野村
Yoshikazu Sakano
坂野 嘉和
Toshihiko Takeda
俊彦 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10248888A priority Critical patent/JPH07114106B2/ja
Priority to US07/218,203 priority patent/US5066883A/en
Priority to EP88111232A priority patent/EP0299461B1/en
Priority to DE3853744T priority patent/DE3853744T2/de
Publication of JPH01276529A publication Critical patent/JPH01276529A/ja
Priority to US08/366,430 priority patent/US5532544A/en
Priority to US08/487,559 priority patent/US5872541A/en
Priority to US08/474,324 priority patent/US5749763A/en
Priority to US08/479,000 priority patent/US5759080A/en
Publication of JPH07114106B2 publication Critical patent/JPH07114106B2/ja
Priority to US08/657,385 priority patent/US5661362A/en
Priority to US09/384,326 priority patent/USRE40566E1/en
Priority to US09/570,375 priority patent/USRE39633E1/en
Priority to US09/587,249 priority patent/USRE40062E1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子放出素子に関するものである。
[従来の技術] 従来、筒中な構造で電子の放出が得られる素子として、
例えば、エム アイ エリンソン(M、 I。
Elingon)等によって発表された冷陰極素子が知
られている。[ラジオ エンジニアリング エレクトロ
ン フィシ4−/ス(Radio Eng、 Elec
tron。
Phys、)第108 、 1290〜12911i頁
、1965年コこれは、基板上に形成された小面積の薄
膜に、膜面に平行に電流を流すことにより、電子放出が
生ずる現像を利用するもので、一般には表面伝導形放出
素子と呼ばれている。
この表面伝導形放出素子としては、前記エリンソン等に
より開発された5n02(Sb)薄膜を用いたもの、 
Au薄膜によるもの[ジー・ディトマー〇スイン ソリ
ド フィルムス”(G、 Dittmer: ”Th1
nSolid Films”)、9巻、317頁、 (
1972年1.170%、l膜によるもの[エム ハー
トウェル アンド シー ジー フォンスタッド“アイ
 イーイー イー トランス”イー デイ−コンファレ
ンス(M、 Hartwell and C,G、 F
onstad:  “IEEETrans、 ED C
onf、 ”)519頁、  (1975年)]、カー
ボン薄膜によるもの[荒木久他:゛真空”。
第26巻、第1号、22頁、  (1983年)]など
が報告されている。
これらの表面伝導形放出素子の典型的な素子構成を第5
図に示す、同図において、 13および14は電気的接
続を得る為の電極、!5は電子放出材料で形成される薄
膜、16は基板、 17は電子放出部を示す。
従来、これらの表面伝導層放出素子に於ては、電子放出
を行う前にあらかじめフォーミングと呼ばれる通電加熱
処理によって電子放出部を形成する。即ち、前記電極1
3と電極14の間に電圧を印加する事により、薄膜15
に通電し、これにより発生するジュール熱で薄膜15を
局所的に破壊、変形もしくは変質せしめ、電気的に高抵
抗な状態にした電子放出部17を形成することにより電
子放出機能を得ている。
[発明が解決しようとしている課題] しかしながら、上記の様な従来の通電加熱処理によるフ
ォーミングには下記の様な問題があった。
■ 通電加熱の際、基板と薄膜の熱膨張係数の違いから
、fi1膜が剥離する場合がある。このため、加熱温度
の上限や、基板材料、薄膜材料の選択の組み合わせに制
限がある。
■ 通電加熱の際、基板も局所的に加熱されるため、致
命的な割れを生ずる場合がある。
■ 通電加熱による膜の変化、例えば、局所的な破壊、
変形もしくは変質等の程度が同一基板内に形成される複
数の素子間にばらつきがちで。
また、変化の生じる場所も一定しない傾向がある。
このため、電子放出素子として機能させた時。
電流量や効率、電子の放出場所、放出される電子ビーム
の形状などが素子毎にばらついていた。
■ フォーミングが完了するまでには、比較的大電力を
必要とする。このため、同一基板上に多数の素子を形成
し、同時にフォーミングを行なう場合、大容量の電源を
必要とする。
■ 通電加熱から冷却に至るまでの従来のフォーミング
工程は、比較的長い時間を必要とする。このため、多数
の素子をフォーミングするためには多大の時間を必要と
する。
以上のような闇題点があるため、表面伝導形電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。
本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフォーミングと呼
ばれる処理を施すことなく、フォーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のバ
ラツキの少ない新規な構造を有する電子放出素子を提供
することを目的とするものである。
[課題を解決するための手段] 本発明に係わる電子放出素子から電子が放出されるメカ
ニズムについては、従来例のフォーミングによる電子放
出素子とほぼ似ていると考えられる。即ち、従来のフォ
ーミングによる素子では、フォーミングによって膜の一
部が高抵抗化し、この部分では膜内にIIL以下の狭い
亀裂ができ、更に、亀裂の間に小さな島状構造を有する
膜となっている。フォーミングによる素子では、この亀
裂の形状、巾、及び島の形、大きさが2オーミングの条
件を一定にしても複雑に変化し、一定にすることは極め
て困難であった。
本発明は、第1にフォーミングという手段によらないで
上記、亀裂の形状、及び巾を一定に制御して、且つ容易
に製造する手段を提供し、特性のそろった電子放出素子
を提供するものである。
第2に、上記亀裂の中の島状構造に相当するものの構造
及び大きさを一定にする手段を提供し、且つ、それによ
って特性のそろった電子放出素子を提供するものである
即ち、本発明は、微粒子を分散した絶縁層を基板上に設
け、絶縁層の端部と基板上面間に段差部を形成し、該絶
縁層上面と基板上面とに電極を設け、微粒子を分散した
絶縁層端部の段差部側壁面の一部が少なくともかくれな
いように各電極の一端が段差部の上端又は下端に位置し
、かつ該電極端部間に電極間隔が形成され、これら電極
間に電圧を印加することにより電子を放出する電子放出
素子である。
本発明の電子放出素子では1段差部で対向する一対の電
極の間隔部は、従来例のフォーミングによる素子におけ
る亀裂部に相出し、微粒子は島に相当する構造となる。
また、これら電極間隔の位置、形状、大きさ及び微粒子
の粒径、分散状態等の構造を制御することができ、さら
には材料の選択範囲も大幅に広げることができる。
以下本発明の詳細な説明する。
第1図(a) 、 (b) 、 (c)及び第2図は本
発明の一例を示す製造工程断面図及び素子モ面図である
。同図において、lおよび2は電気的接続を得るための
電極、3は基板、4は微粒子、5は微粒子4を分散含有
する段差形成層、6は段差形成層の段差部、7は電極間
隔である。
第1図(C)において本発明の電子放出素子は、端部が
段差部6で対向する電極1.2の電極間隔7に段差形成
層5に分散された微粒子4を配設してなり、電極1.2
間に電圧を印加することにより、微粒子4より電子を放
出するものである。
次に第1図(a) 、(b) 、(C)及び第2図によ
り本発明の製造方法の一例を述べる。
まず、ガラスやセラミックス等から成る基板3上に微粒
子を含んだ段差形成層5を液体コーティングυ;等によ
り堆積させる(第1図(a)参照)。
次にフォトリソエツチング法により段差形成層5を基板
3のほぼ中央部に段差部6を得るように形成する(第1
図(b)参照)。
さらに段差形成層5及び基板3の上へ、段差部6の側壁
の少なくとも一部がかくれない様に、電極1.2を堆積
し、電極間隔7を形成する(第1図(C)参照)。
以上の工程により本発明の電子放出素子を得ることがで
きる0本素子を真空容器中に入れ、電極1.2へ電圧を
印加し、引き出し電極板(図示せず)を素子上面に対向
して配置させ高電圧をかけることによって電極間隔7の
附近より電子が放出される。
以上の工程によると、従来例のフォーミング素子におけ
る亀裂は電極間隔7に相当する0本発明における電極間
隔7は、段差部6の高さ、すなわち段差形成層5の膜厚
に対する、基板3上へ堆積する電極lの膜厚によって制
御される。一般に堆積による膜厚制御は比較的容易であ
り精度も高い。特に真空堆積法においては、aIOAの
膜厚までも堆j!i膜厚の制御は容易である。
従って、電極間隔7は電極lの堆積膜厚を精度良く制御
することによって数10A程度の間隔寸法を得たり、ま
た間隔寸法を高精度にすることができる。また電極間隔
部の位置及び形状はフォトリソエツチング法によって得
られる段差部6の位置及び形状によって制御できる。
従来例のフォーミング素子における島構造は微粒子4ガ
構造に相当し、微粒粉や有機金属化合物等を段差形成層
5の形成材となる材料、例えば絶縁膜を得る液体コーテ
ィング剤等に混合、分散させて基板3上にスピンコード
又はデイツプコート等により塗布し、焼成することによ
って得られる。
従って、微粒子4の粒径、分散状態等は、微粒粉の粒径
や有機金属化合物の種類、焼成条件、液体コーティング
剤との混合比や分散条件等によって制御することが可能
である。
以上の例で示した本発明において電極の材料としては、
従来より表面伝導形電子放出素子として使用されている
広範囲のもの1例えば5nOz。
In203 、 PbO等の金属酸化物、Au、 Ag
等の金属、カーボンその他各種の半導体など、自らが電
子放出材料として適当なものが使用できる。しかし本発
明では電子放出にかかわる微粒子を別に配置させるため
、電極材料としては前記以外にむしろ電極として適当な
材料を使用することができる。
例えば耐電圧性、耐熱性、加工性、#酸化性、寿命、取
り出せる電流層、比抵抗等を考慮して電極材料を選び使
用できる0例えば、all、 Ail、 Xi。
Pd、 Pt、 W、 Ta、 No、 Cr、 Ti
等であるがこの限りではない。
電極膜厚は、通常の表面伝導形電子放出素子に用いられ
る厚さが好ましく、使用される材料の種類により異なる
が、通常0.O1〜51、好ましくは中 0、O1〜2ル程度である。
また、電子放出にかかわる微粒子材料としては1例えば
電子を電界放出し易い物質や、二次電子放出し易い物質
、或いは電子の衝撃によって電子を放出しやすく、且つ
耐熱性、耐腐蝕性に強い物質であれば良く、例えば、仕
事関数が低く、耐熱性の高いW、 Ti、 Au、 A
g、 Cu、 Cr、 Al1. Pt、 Pd等の全
屈や5n02 、 In2O3,Bad、 MgO等の
酸化物、もしくはカーボン或いは以上の混合物等である
が、この限りではない、微粒子の大きさは通常直径が数
十へから数千A程度が好ましい、この大きさは前記方法
によって容易に得られる大ささである。
段差形成層の材料としては、絶縁性材料が用いられる0
例えば5i02. Si3N4. MgO,Ti0z、
 Ta205゜Al103等あるいはこれらの積層物や
、混合物でもよいが、材料としてこの限りではない。
段差形成層の膜厚は、堆積する電極の膜厚によって異な
る。しかし単純に電極間隔の大きさが、段差形成層より
堆積電極膜厚を差し引いた値となると考えれば段差形成
層は所望の電極間隔寸法値と、堆植電極膜厚イ1より算
出される。
電極間隔の大きさとしては、数1OAから数終脂で良い
、特に、電極間隔の大きさが狭くなるほど電子放出効率
(電極間に流れる電流に対する放出電子の電流量の比)
は向上する傾向にあった。また、本発明による素子では
微粒子は段差形成材により固定されている。よって電極
からの高電界による電子放出状態においても移動、変形
がおきにくい構成となっているため、安定した電子放出
が得られる。
以上の説明から、容易に理解される様に、本発明による
電子放出素子では、まず、従来例の狭い亀裂に相当する
ものが段差部6での電極間隔7であり、′電極膜厚によ
って制御されるため、この電極間隔7は数10Aから数
μ層程度まで容易に制御して均一に形成できる。また電
極間隔7部の位置及び形状は、フォトリソエツチング等
で得られる段差部6の位置及び形状で制御できる。さら
に、島状構造に相当するものは微粒子4であり、微粒粉
や有機金属化合物等により作製されるため、大きさや分
散状態等容易に制御することができ均一な構造を作るこ
とができる。
尚、本発明に係わる電子放出素子から電子が放出される
メカニズムについては定説はないが、はぼ以下の如くで
あろうと考えられる。
即ち、狭い絶縁層間に電圧がかかることによる電界放出
や、電極等からの電子が、島状構造の微粒子又は対向電
極によって回折さたり、散乱されたり或いは衝突による
二次電子放出や、熱電子、ホッピング電子、オージェ電
子等による電子放出が考えられる。
以上説明した電子放出素子は、従来例の狭い亀裂に相当
する電極間隔7は電極膜厚によって制御されたが、第3
図(C)に示す構造とすれば電極間隔11は、段差形成
層9の膜厚によって制御することができる。
本方法では、まず基板3上に電極8を堆積、形成しく第
3図(a)参照)、その後、微粒子4を含む段差形成層
9と、電極材12を堆積しく第3図(b)参照)、フォ
トリソエツチング法により電極10と電極t■隔目を形
成し電子放出素子を形成する(第3図(c)参照)、こ
の方法によれば、電極間隔11は段差形成層9の膜厚に
よってM制御できる。
段差形成層9は一般に液体コーティング法等によって得
られるが、コーティング方法や、コーティング剤の調製
により、数100 Aから数に程度まで制御して均一に
作製することができる。また本方法における各材料及び
大きさは前述に説明したものと同様で良い。
[実施例] 実施例1 前述の第1図(a)〜(C)の製造工程に基づいて、第
2図に示す態様の電子放出素子を得た。
即ち、厚み約1■の清浄な石英ガラス基板上にS i0
2液体コーティング剤(東京応化工業製OCD )に有
機パラジウム化合物を含む有機溶媒(奥野製薬工業製キ
ャタペーストCCP)を混合し、5i02:Pdのモル
比を約10:1に調製した溶液を作り、スピンナーによ
り回転塗布した。その後約400°Cで1時間焼成し、
膜厚的150OAのPd微粒子4を含んだ5102段差
形成層5を1!)た(第1図(a)参照)。
次に、段差形成層5をフォトリソエツチング法によりフ
ッ酸水溶液でエツチングし基板3の中央部に高さ約15
00Aの段差部6を形成した(第1図(b)参照)。
その後、段差部6が完全に覆われない様にして膜厚的5
0OAのNi電極1.2を第2図に示す形状にマスクE
EI′M着により堆積形成した。第2図中f=2層腸、
 W = 0.3augの大きさとした。この際、電極
1.2はある間隔を有し、微粒子4を含んだ段差形成層
5の段差部6の側壁を介して対向した構造となる。この
間隔部を電極間隔7とする(第1図(C)参照)。
以上の工程で得られた電子放出素子の電子放出特性を測
定した結果、放出電流1e=2.54A 。
放出効率α= 5 X 10−3程度の電子放出が得ら
れた。
実施例2 前述の第3図(a)〜CC)の製造工程に基づいて、第
4図に示す様に電極間に段差形成層をはさみ込んだ構成
の電子放出素子を作製した。
即ち、厚さ約1II11の清浄な石英ガラス基板−Lに
膜厚的50OAのN1電極をEB蒸着により堆積し、フ
ォトソリエツチング法により第4図に示す形状に形成し
電極8とした(第3図(a)参照)。
次に、電極8、基板3表面上に実施例1と同様の方法に
より、Pd微粒子4を含んだ5i02段差形成層9をE
B蒸着により膜厚的1(100Aとなるよう堆積した。
さらにS i02段差形成層9上に膜厚的1000Aの
Ni薄膜をEB蒸着により堆積し電極材12とした(第
3図(b)参照)。
その後、第4図に示す様にN1pJ膜上に電極8と基板
中心部で少々重なる7I!極10の形状のフォトレジス
トを形成した。このフォトレジストの形状で、電極材1
2、段差形成層9をエツチングし、その後レジスト剥離
を行ない電極lO及び電極間隔11を形成した。各材料
の膜厚以外の大きさは実施例1と同様にした。
以上の工程で得られた電子放出素子の電子放出特性を測
定した結果実施例1と同様な電子放出が得られた。
また実施例2では、段差形成層9は、電極lOと同じフ
ォトレジストによってエツチングしたため、同じ形状と
なるが、電極lO1段差形成層9を別の形状のフォトレ
ジストでエツチング形成することも可能である。但しこ
の場合、電極間隔11部を形成する場合に於てやはり実
施例2と同様に、同一レジストにて電極材12と段差形
成層9を同一形状でエツチングした方が好ましい、これ
は、電極u17隔11部での段差形成層9と電極10の
171壁部にレジストパターニングのズレによる凹凸部
を作らないためである。
以上、実施例1.2では微粒子材として有機全屈化合物
の有機溶媒を用いたが、−次粒径が100 A程度c7
)Sn02W&粒子を分散させた5i02液体コーティ
ング剤でも同様な電子放出素子を得ることができた。
[発明の効果] 以上説明したように本発明は、微粒子を含む段差部に電
極間隔を有する一対の対向する電極を配置し、該電極間
に電圧を印加することにより電子を放出する電子放出素
子であるため従来例の様なフォーミング処理を施すこと
なく、電子放出素子を提供することができる。
従って本発明による電子放出素子では、フォーミング処
理に伴う従来の不都合な点は全く無く、特性のバラツキ
の少ない素子を多数個容易に製造でき産業上極めて有用
である。さらに電極間隔を電極膜厚か又は段差形成材膜
厚によって制御するためにaIQOAからaμm程度の
大ささを容易に制御して作製できるため、電子放出素子
の設計自由度が大幅にひろがった。また電子放出にかか
わ゛る微粒子と該微粒子へ電圧を印加する電極を別々に
構成するため、各々適切な材料が選択でき電子放出素子
の件部を向上させる上で極めて有用である。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す製造工程の説明図
、第2図は第1の実施例を示す平面図、第3図は本発明
の第2の実施例を示す製造工程の説明図、第4図は第2
の実施例を示す平面図、第5図は従来の電子放出素子の
平面図である・代理人  豊  1) 善  友E 4■2に子 第1図 第2図 @功8 第4図 従車の電子放出素子 第5図

Claims (1)

    【特許請求の範囲】
  1. 微粒子を分散含有する段差形成層が基板上に位置し、該
    段差形成層の段差部の上端又は下端に対向する電極の各
    一端が位置し、かつ該電極が該段差部をはさんで対向し
    て電極間隔部を有しており、該電極間に電圧を印加する
    ことにより電子を放出する電子放出素子。
JP10248888A 1987-07-15 1988-04-27 電子放出素子の製造方法 Expired - Fee Related JPH07114106B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP10248888A JPH07114106B2 (ja) 1988-04-27 1988-04-27 電子放出素子の製造方法
US07/218,203 US5066883A (en) 1987-07-15 1988-07-13 Electron-emitting device with electron-emitting region insulated from electrodes
EP88111232A EP0299461B1 (en) 1987-07-15 1988-07-13 Electron-emitting device
DE3853744T DE3853744T2 (de) 1987-07-15 1988-07-13 Elektronenemittierende Vorrichtung.
US08/366,430 US5532544A (en) 1987-07-15 1994-12-30 Electron-emitting device with electron-emitting region insulated from electrodes
US08/479,000 US5759080A (en) 1987-07-15 1995-06-07 Display device with electron-emitting device with electron-emitting region insulated form electrodes
US08/474,324 US5749763A (en) 1987-07-15 1995-06-07 Display device with electron-emitting device with electron-emitting region insulted from electrodes
US08/487,559 US5872541A (en) 1987-07-15 1995-06-07 Method for displaying images with electron emitting device
US08/657,385 US5661362A (en) 1987-07-15 1996-06-03 Flat panel display including electron emitting device
US09/384,326 USRE40566E1 (en) 1987-07-15 1999-08-26 Flat panel display including electron emitting device
US09/570,375 USRE39633E1 (en) 1987-07-15 2000-05-12 Display device with electron-emitting device with electron-emitting region insulated from electrodes
US09/587,249 USRE40062E1 (en) 1987-07-15 2000-06-02 Display device with electron-emitting device with electron-emitting region insulated from electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10248888A JPH07114106B2 (ja) 1988-04-27 1988-04-27 電子放出素子の製造方法

Publications (2)

Publication Number Publication Date
JPH01276529A true JPH01276529A (ja) 1989-11-07
JPH07114106B2 JPH07114106B2 (ja) 1995-12-06

Family

ID=14328819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10248888A Expired - Fee Related JPH07114106B2 (ja) 1987-07-15 1988-04-27 電子放出素子の製造方法

Country Status (1)

Country Link
JP (1) JPH07114106B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703594A1 (en) * 1994-09-22 1996-03-27 Canon Kabushiki Kaisha Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167456U (ja) * 1980-05-16 1981-12-11

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56167456U (ja) * 1980-05-16 1981-12-11

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0703594A1 (en) * 1994-09-22 1996-03-27 Canon Kabushiki Kaisha Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices
EP1037246A2 (en) * 1994-09-22 2000-09-20 Canon Kabushiki Kaisha Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices
EP1037246A3 (en) * 1994-09-22 2001-06-13 Canon Kabushiki Kaisha Electron-emitting device and method of manufacturing the same as well as electron source and image forming apparatus comprising such electron-emitting devices

Also Published As

Publication number Publication date
JPH07114106B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US5532544A (en) Electron-emitting device with electron-emitting region insulated from electrodes
JP2704731B2 (ja) 電子放出素子及びその駆動方法
JPH01311533A (ja) 電子放出素子及びそれを用いた電子放出装置並びに発光装置
JP2632359B2 (ja) 電子放出素子及びその製造方法
JP2632883B2 (ja) 電子放出素子
JPH01276529A (ja) 電子放出素子の製造方法
JP2627620B2 (ja) 電子放出素子およびその製造方法
JP2646236B2 (ja) 電子放出素子及びその製造方法
JP2631007B2 (ja) 電子放出素子及びその製造方法と、該素子を用いた画像形成装置
JPH01320725A (ja) 電子放出素子の製造方法
JP2678757B2 (ja) 電子放出素子およびその製造方法
JP2727193B2 (ja) 電子放出素子の製造方法
JPH06101297B2 (ja) 電子放出素子
JP2646235B2 (ja) 電子放出素子及びその製造方法
JP2630984B2 (ja) 電子放出素子の製造方法
JP2630990B2 (ja) 電子放出素子及びそれを用いた発光素子
JP2949639B2 (ja) 電子放出素子、電子源、画像形成装置及び、それらの製造方法
JP3332891B2 (ja) 電子源及びそれを用いた画像形成装置
JP2622838B2 (ja) 電子放出素子の製造方法
JP2981503B2 (ja) 電子放出素子、電子源及び画像表示装置
JP2748128B2 (ja) 電子線発生装置
JP2916807B2 (ja) 電子放出素子、電子源、画像形成装置及び、それらの製造方法
JPH0765708A (ja) 電子放出素子並びに画像形成装置の製造方法
JP2748133B2 (ja) 電子放出素子
JP2992902B2 (ja) 電子線発生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees