JPH01276529A - 電子放出素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子放出素子に関するものである。

［従来の技術］ 従来、筒中な構造で電子の放出が得られる素子として、
例えば、エム　アイ　エリンソン（Ｍ、　Ｉ。

Ｅｌｉｎｇｏｎ）等によって発表された冷陰極素子が知
られている。［ラジオ　エンジニアリング　エレクトロ
ン　フィシ４−／ス（Ｒａｄｉｏ　Ｅｎｇ、　Ｅｌｅｃ
ｔｒｏｎ。

Ｐｈｙｓ、）第１０８　、　１２９０〜１２９１１ｉ頁
、１９６５年コこれは、基板上に形成された小面積の薄
膜に、膜面に平行に電流を流すことにより、電子放出が
生ずる現像を利用するもので、一般には表面伝導形放出
素子と呼ばれている。

この表面伝導形放出素子としては、前記エリンソン等に
より開発された５ｎ０２（Ｓｂ）薄膜を用いたもの、　
Ａｕ薄膜によるもの［ジー・ディトマー〇スイン　ソリ
ド　フィルムス”（Ｇ、　Ｄｉｔｔｍｅｒ：　”Ｔｈ１
ｎＳｏｌｉｄ　Ｆｉｌｍｓ”）、９巻、３１７頁、　（
１９７２年１．１７０％、ｌ膜によるもの［エム　ハー
トウェル　アンド　シー　ジー　フォンスタッド“アイ
　イーイー　イー　トランス”イー　デイ−コンファレ
ンス（Ｍ、　Ｈａｒｔｗｅｌｌ　ａｎｄ　Ｃ，Ｇ、　Ｆ
ｏｎｓｔａｄ：　　“ＩＥＥＥＴｒａｎｓ、　ＥＤ　Ｃ
ｏｎｆ、　”）５１９頁、　　（１９７５年）］、カー
ボン薄膜によるもの［荒木久他：゛真空”。

第２６巻、第１号、２２頁、　　（１９８３年）］など
が報告されている。

これらの表面伝導形放出素子の典型的な素子構成を第５
図に示す、同図において、　１３および１４は電気的接
続を得る為の電極、！５は電子放出材料で形成される薄
膜、１６は基板、　１７は電子放出部を示す。

従来、これらの表面伝導層放出素子に於ては、電子放出
を行う前にあらかじめフォーミングと呼ばれる通電加熱
処理によって電子放出部を形成する。即ち、前記電極１
３と電極１４の間に電圧を印加する事により、薄膜１５
に通電し、これにより発生するジュール熱で薄膜１５を
局所的に破壊、変形もしくは変質せしめ、電気的に高抵
抗な状態にした電子放出部１７を形成することにより電
子放出機能を得ている。

［発明が解決しようとしている課題］ しかしながら、上記の様な従来の通電加熱処理によるフ
ォーミングには下記の様な問題があった。

■　通電加熱の際、基板と薄膜の熱膨張係数の違いから
、ｆｉ１膜が剥離する場合がある。このため、加熱温度
の上限や、基板材料、薄膜材料の選択の組み合わせに制
限がある。

■　通電加熱の際、基板も局所的に加熱されるため、致
命的な割れを生ずる場合がある。

■　通電加熱による膜の変化、例えば、局所的な破壊、
変形もしくは変質等の程度が同一基板内に形成される複
数の素子間にばらつきがちで。

また、変化の生じる場所も一定しない傾向がある。

このため、電子放出素子として機能させた時。

電流量や効率、電子の放出場所、放出される電子ビーム
の形状などが素子毎にばらついていた。

■　フォーミングが完了するまでには、比較的大電力を
必要とする。このため、同一基板上に多数の素子を形成
し、同時にフォーミングを行なう場合、大容量の電源を
必要とする。

■　通電加熱から冷却に至るまでの従来のフォーミング
工程は、比較的長い時間を必要とする。このため、多数
の素子をフォーミングするためには多大の時間を必要と
する。

以上のような闇題点があるため、表面伝導形電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。

本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフォーミングと呼
ばれる処理を施すことなく、フォーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のバ
ラツキの少ない新規な構造を有する電子放出素子を提供
することを目的とするものである。

［課題を解決するための手段］ 本発明に係わる電子放出素子から電子が放出されるメカ
ニズムについては、従来例のフォーミングによる電子放
出素子とほぼ似ていると考えられる。即ち、従来のフォ
ーミングによる素子では、フォーミングによって膜の一
部が高抵抗化し、この部分では膜内にＩＩＬ以下の狭い
亀裂ができ、更に、亀裂の間に小さな島状構造を有する
膜となっている。フォーミングによる素子では、この亀
裂の形状、巾、及び島の形、大きさが２オーミングの条
件を一定にしても複雑に変化し、一定にすることは極め
て困難であった。

本発明は、第１にフォーミングという手段によらないで
上記、亀裂の形状、及び巾を一定に制御して、且つ容易
に製造する手段を提供し、特性のそろった電子放出素子
を提供するものである。

第２に、上記亀裂の中の島状構造に相当するものの構造
及び大きさを一定にする手段を提供し、且つ、それによ
って特性のそろった電子放出素子を提供するものである
。

即ち、本発明は、微粒子を分散した絶縁層を基板上に設
け、絶縁層の端部と基板上面間に段差部を形成し、該絶
縁層上面と基板上面とに電極を設け、微粒子を分散した
絶縁層端部の段差部側壁面の一部が少なくともかくれな
いように各電極の一端が段差部の上端又は下端に位置し
、かつ該電極端部間に電極間隔が形成され、これら電極
間に電圧を印加することにより電子を放出する電子放出
素子である。

本発明の電子放出素子では１段差部で対向する一対の電
極の間隔部は、従来例のフォーミングによる素子におけ
る亀裂部に相出し、微粒子は島に相当する構造となる。

また、これら電極間隔の位置、形状、大きさ及び微粒子
の粒径、分散状態等の構造を制御することができ、さら
には材料の選択範囲も大幅に広げることができる。

以下本発明の詳細な説明する。

第１図（ａ）　、　（ｂ）　、　（ｃ）及び第２図は本
発明の一例を示す製造工程断面図及び素子モ面図である
。同図において、ｌおよび２は電気的接続を得るための
電極、３は基板、４は微粒子、５は微粒子４を分散含有
する段差形成層、６は段差形成層の段差部、７は電極間
隔である。

第１図（Ｃ）において本発明の電子放出素子は、端部が
段差部６で対向する電極１．２の電極間隔７に段差形成
層５に分散された微粒子４を配設してなり、電極１．２
間に電圧を印加することにより、微粒子４より電子を放
出するものである。

次に第１図（ａ）　、（ｂ）　、（Ｃ）及び第２図によ
り本発明の製造方法の一例を述べる。

まず、ガラスやセラミックス等から成る基板３上に微粒
子を含んだ段差形成層５を液体コーティングυ；等によ
り堆積させる（第１図（ａ）参照）。

次にフォトリソエツチング法により段差形成層５を基板
３のほぼ中央部に段差部６を得るように形成する（第１
図（ｂ）参照）。

さらに段差形成層５及び基板３の上へ、段差部６の側壁
の少なくとも一部がかくれない様に、電極１．２を堆積
し、電極間隔７を形成する（第１図（Ｃ）参照）。

以上の工程により本発明の電子放出素子を得ることがで
きる０本素子を真空容器中に入れ、電極１．２へ電圧を
印加し、引き出し電極板（図示せず）を素子上面に対向
して配置させ高電圧をかけることによって電極間隔７の
附近より電子が放出される。

以上の工程によると、従来例のフォーミング素子におけ
る亀裂は電極間隔７に相当する０本発明における電極間
隔７は、段差部６の高さ、すなわち段差形成層５の膜厚
に対する、基板３上へ堆積する電極ｌの膜厚によって制
御される。一般に堆積による膜厚制御は比較的容易であ
り精度も高い。特に真空堆積法においては、ａＩＯＡの
膜厚までも堆ｊ！ｉ膜厚の制御は容易である。

従って、電極間隔７は電極ｌの堆積膜厚を精度良く制御
することによって数１０Ａ程度の間隔寸法を得たり、ま
た間隔寸法を高精度にすることができる。また電極間隔
部の位置及び形状はフォトリソエツチング法によって得
られる段差部６の位置及び形状によって制御できる。

従来例のフォーミング素子における島構造は微粒子４ガ
構造に相当し、微粒粉や有機金属化合物等を段差形成層
５の形成材となる材料、例えば絶縁膜を得る液体コーテ
ィング剤等に混合、分散させて基板３上にスピンコード
又はデイツプコート等により塗布し、焼成することによ
って得られる。

従って、微粒子４の粒径、分散状態等は、微粒粉の粒径
や有機金属化合物の種類、焼成条件、液体コーティング
剤との混合比や分散条件等によって制御することが可能
である。

以上の例で示した本発明において電極の材料としては、
従来より表面伝導形電子放出素子として使用されている
広範囲のもの１例えば５ｎＯｚ。

Ｉｎ２０３　、　ＰｂＯ等の金属酸化物、Ａｕ、　Ａｇ
等の金属、カーボンその他各種の半導体など、自らが電
子放出材料として適当なものが使用できる。しかし本発
明では電子放出にかかわる微粒子を別に配置させるため
、電極材料としては前記以外にむしろ電極として適当な
材料を使用することができる。

例えば耐電圧性、耐熱性、加工性、＃酸化性、寿命、取
り出せる電流層、比抵抗等を考慮して電極材料を選び使
用できる０例えば、ａｌｌ、　Ａｉｌ、　Ｘｉ。

Ｐｄ、　Ｐｔ、　Ｗ、　Ｔａ、　Ｎｏ、　Ｃｒ、　Ｔｉ
等であるがこの限りではない。

電極膜厚は、通常の表面伝導形電子放出素子に用いられ
る厚さが好ましく、使用される材料の種類により異なる
が、通常０．Ｏ１〜５１、好ましくは中 ０、Ｏ１〜２ル程度である。

また、電子放出にかかわる微粒子材料としては１例えば
電子を電界放出し易い物質や、二次電子放出し易い物質
、或いは電子の衝撃によって電子を放出しやすく、且つ
耐熱性、耐腐蝕性に強い物質であれば良く、例えば、仕
事関数が低く、耐熱性の高いＷ、　Ｔｉ、　Ａｕ、　Ａ
ｇ、　Ｃｕ、　Ｃｒ、　Ａｌ１．　Ｐｔ、　Ｐｄ等の全
屈や５ｎ０２　、　Ｉｎ２Ｏ３，Ｂａｄ、　ＭｇＯ等の
酸化物、もしくはカーボン或いは以上の混合物等である
が、この限りではない、微粒子の大きさは通常直径が数
十へから数千Ａ程度が好ましい、この大きさは前記方法
によって容易に得られる大ささである。

段差形成層の材料としては、絶縁性材料が用いられる０
例えば５ｉ０２．　Ｓｉ３Ｎ４．　ＭｇＯ，Ｔｉ０ｚ、
　Ｔａ２０５゜Ａｌ１０３等あるいはこれらの積層物や
、混合物でもよいが、材料としてこの限りではない。

段差形成層の膜厚は、堆積する電極の膜厚によって異な
る。しかし単純に電極間隔の大きさが、段差形成層より
堆積電極膜厚を差し引いた値となると考えれば段差形成
層は所望の電極間隔寸法値と、堆植電極膜厚イ１より算
出される。

電極間隔の大きさとしては、数１ＯＡから数終脂で良い
、特に、電極間隔の大きさが狭くなるほど電子放出効率
（電極間に流れる電流に対する放出電子の電流量の比）
は向上する傾向にあった。また、本発明による素子では
微粒子は段差形成材により固定されている。よって電極
からの高電界による電子放出状態においても移動、変形
がおきにくい構成となっているため、安定した電子放出
が得られる。

以上の説明から、容易に理解される様に、本発明による
電子放出素子では、まず、従来例の狭い亀裂に相当する
ものが段差部６での電極間隔７であり、′電極膜厚によ
って制御されるため、この電極間隔７は数１０Ａから数
μ層程度まで容易に制御して均一に形成できる。また電
極間隔７部の位置及び形状は、フォトリソエツチング等
で得られる段差部６の位置及び形状で制御できる。さら
に、島状構造に相当するものは微粒子４であり、微粒粉
や有機金属化合物等により作製されるため、大きさや分
散状態等容易に制御することができ均一な構造を作るこ
とができる。

尚、本発明に係わる電子放出素子から電子が放出される
メカニズムについては定説はないが、はぼ以下の如くで
あろうと考えられる。

即ち、狭い絶縁層間に電圧がかかることによる電界放出
や、電極等からの電子が、島状構造の微粒子又は対向電
極によって回折さたり、散乱されたり或いは衝突による
二次電子放出や、熱電子、ホッピング電子、オージェ電
子等による電子放出が考えられる。

以上説明した電子放出素子は、従来例の狭い亀裂に相当
する電極間隔７は電極膜厚によって制御されたが、第３
図（Ｃ）に示す構造とすれば電極間隔１１は、段差形成
層９の膜厚によって制御することができる。

本方法では、まず基板３上に電極８を堆積、形成しく第
３図（ａ）参照）、その後、微粒子４を含む段差形成層
９と、電極材１２を堆積しく第３図（ｂ）参照）、フォ
トリソエツチング法により電極１０と電極ｔ■隔目を形
成し電子放出素子を形成する（第３図（ｃ）参照）、こ
の方法によれば、電極間隔１１は段差形成層９の膜厚に
よってＭ制御できる。

段差形成層９は一般に液体コーティング法等によって得
られるが、コーティング方法や、コーティング剤の調製
により、数１００　Ａから数に程度まで制御して均一に
作製することができる。また本方法における各材料及び
大きさは前述に説明したものと同様で良い。

［実施例］ 実施例１ 前述の第１図（ａ）〜（Ｃ）の製造工程に基づいて、第
２図に示す態様の電子放出素子を得た。

即ち、厚み約１■の清浄な石英ガラス基板上にＳ　ｉ０
２液体コーティング剤（東京応化工業製ＯＣＤ　）に有
機パラジウム化合物を含む有機溶媒（奥野製薬工業製キ
ャタペーストＣＣＰ）を混合し、５ｉ０２：Ｐｄのモル
比を約１０：１に調製した溶液を作り、スピンナーによ
り回転塗布した。その後約４００°Ｃで１時間焼成し、
膜厚的１５０ＯＡのＰｄ微粒子４を含んだ５１０２段差
形成層５を１！）た（第１図（ａ）参照）。

次に、段差形成層５をフォトリソエツチング法によりフ
ッ酸水溶液でエツチングし基板３の中央部に高さ約１５
００Ａの段差部６を形成した（第１図（ｂ）参照）。

その後、段差部６が完全に覆われない様にして膜厚的５
０ＯＡのＮｉ電極１．２を第２図に示す形状にマスクＥ
ＥＩ′Ｍ着により堆積形成した。第２図中ｆ＝２層腸、
　Ｗ　＝　０．３ａｕｇの大きさとした。この際、電極
１．２はある間隔を有し、微粒子４を含んだ段差形成層
５の段差部６の側壁を介して対向した構造となる。この
間隔部を電極間隔７とする（第１図（Ｃ）参照）。

以上の工程で得られた電子放出素子の電子放出特性を測
定した結果、放出電流１ｅ＝２．５４Ａ　。

放出効率α＝　５　Ｘ　１０−３程度の電子放出が得ら
れた。

実施例２ 前述の第３図（ａ）〜ＣＣ）の製造工程に基づいて、第
４図に示す様に電極間に段差形成層をはさみ込んだ構成
の電子放出素子を作製した。

即ち、厚さ約１ＩＩ１１の清浄な石英ガラス基板−Ｌに
膜厚的５０ＯＡのＮ１電極をＥＢ蒸着により堆積し、フ
ォトソリエツチング法により第４図に示す形状に形成し
電極８とした（第３図（ａ）参照）。

次に、電極８、基板３表面上に実施例１と同様の方法に
より、Ｐｄ微粒子４を含んだ５ｉ０２段差形成層９をＥ
Ｂ蒸着により膜厚的１（１００Ａとなるよう堆積した。

さらにＳ　ｉ０２段差形成層９上に膜厚的１０００Ａの
Ｎｉ薄膜をＥＢ蒸着により堆積し電極材１２とした（第
３図（ｂ）参照）。

その後、第４図に示す様にＮ１ｐＪ膜上に電極８と基板
中心部で少々重なる７Ｉ！極１０の形状のフォトレジス
トを形成した。このフォトレジストの形状で、電極材１
２、段差形成層９をエツチングし、その後レジスト剥離
を行ない電極ｌＯ及び電極間隔１１を形成した。各材料
の膜厚以外の大きさは実施例１と同様にした。

以上の工程で得られた電子放出素子の電子放出特性を測
定した結果実施例１と同様な電子放出が得られた。

また実施例２では、段差形成層９は、電極ｌＯと同じフ
ォトレジストによってエツチングしたため、同じ形状と
なるが、電極ｌＯ１段差形成層９を別の形状のフォトレ
ジストでエツチング形成することも可能である。但しこ
の場合、電極間隔１１部を形成する場合に於てやはり実
施例２と同様に、同一レジストにて電極材１２と段差形
成層９を同一形状でエツチングした方が好ましい、これ
は、電極ｕ１７隔１１部での段差形成層９と電極１０の
１７１壁部にレジストパターニングのズレによる凹凸部
を作らないためである。

以上、実施例１．２では微粒子材として有機全屈化合物
の有機溶媒を用いたが、−次粒径が１００　Ａ程度ｃ７
）Ｓｎ０２Ｗ＆粒子を分散させた５ｉ０２液体コーティ
ング剤でも同様な電子放出素子を得ることができた。

［発明の効果］ 以上説明したように本発明は、微粒子を含む段差部に電
極間隔を有する一対の対向する電極を配置し、該電極間
に電圧を印加することにより電子を放出する電子放出素
子であるため従来例の様なフォーミング処理を施すこと
なく、電子放出素子を提供することができる。

従って本発明による電子放出素子では、フォーミング処
理に伴う従来の不都合な点は全く無く、特性のバラツキ
の少ない素子を多数個容易に製造でき産業上極めて有用
である。さらに電極間隔を電極膜厚か又は段差形成材膜
厚によって制御するためにａＩＱＯＡからａμｍ程度の
大ささを容易に制御して作製できるため、電子放出素子
の設計自由度が大幅にひろがった。また電子放出にかか
わ゛る微粒子と該微粒子へ電圧を印加する電極を別々に
構成するため、各々適切な材料が選択でき電子放出素子
の件部を向上させる上で極めて有用である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す製造工程の説明図
、第２図は第１の実施例を示す平面図、第３図は本発明
の第２の実施例を示す製造工程の説明図、第４図は第２
の実施例を示す平面図、第５図は従来の電子放出素子の
平面図である・代理人　　豊　　１）　善　　友Ｅ ４■２に子 第１図 第２図 ＠功８ 第４図 従車の電子放出素子 第５図

Claims (1)

【特許請求の範囲】
1. 微粒子を分散含有する段差形成層が基板上に位置し、該
   段差形成層の段差部の上端又は下端に対向する電極の各
   一端が位置し、かつ該電極が該段差部をはさんで対向し
   て電極間隔部を有しており、該電極間に電圧を印加する
   ことにより電子を放出する電子放出素子。