JPH07123022B2 - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JPH07123022B2 JPH07123022B2 JP15451688A JP15451688A JPH07123022B2 JP H07123022 B2 JPH07123022 B2 JP H07123022B2 JP 15451688 A JP15451688 A JP 15451688A JP 15451688 A JP15451688 A JP 15451688A JP H07123022 B2 JPH07123022 B2 JP H07123022B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electrode
- insulating layer
- emitting device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子放出素子の製造方法に関するものである。
従来、簡単な構造で電子の放出が得られる素子として、
例えば、エム アイ エリンソン（M.I.Elinson）等に
よって発表された冷陰極素子が知られている。［ラジオ
エンジニアリング エレクトロン フイジイツス（Ra
dio Eng.Electron.Phys.）第10巻,1290〜1296頁,1965
年］ これは、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現象を利
用するもので、一般には表面伝導形放出素子と呼ばれて
いる。
例えば、エム アイ エリンソン（M.I.Elinson）等に
よって発表された冷陰極素子が知られている。［ラジオ
エンジニアリング エレクトロン フイジイツス（Ra
dio Eng.Electron.Phys.）第10巻,1290〜1296頁,1965
年］ これは、基板上に形成された小面積の薄膜に、膜面に平
行に電流を流すことにより、電子放出が生ずる現象を利
用するもので、一般には表面伝導形放出素子と呼ばれて
いる。
この表面伝導形放出素子としては、前記エリンソン等に
より開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜に
よるもの［ジー・デイトマー“スイソ ソリド フイル
ムス”（G.Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［エム ハート
ウエル アンド シー ジー フオンスタツド“アイ
イー イー トランス”イー デイー コンフアレンス
（M.Hartwell and C.G.Fonstad:“IEEE Trans.ED C
onf."）519頁、（1975年）］、カーボン薄膜によるもの
［荒木久他：“真空",第26巻、第１号、22頁、（1983
年）］などが報告されている。
より開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜に
よるもの［ジー・デイトマー“スイソ ソリド フイル
ムス”（G.Dittmer:“Thin Solid Films"）,9巻,317
頁，（1972年）］、ITO薄膜によるもの［エム ハート
ウエル アンド シー ジー フオンスタツド“アイ
イー イー トランス”イー デイー コンフアレンス
（M.Hartwell and C.G.Fonstad:“IEEE Trans.ED C
onf."）519頁、（1975年）］、カーボン薄膜によるもの
［荒木久他：“真空",第26巻、第１号、22頁、（1983
年）］などが報告されている。
これらの表面伝導形放出素子の典型的な素子構成を第７
図に示す。同第７図において、11および12は電気的接続
を得る為の電極、13は電子放出材料で形成される薄膜、
15は基板、14は電子放出部を示す。
図に示す。同第７図において、11および12は電気的接続
を得る為の電極、13は電子放出材料で形成される薄膜、
15は基板、14は電子放出部を示す。
従来、これらの表面伝導形放出素子に於いては、電子放
出を行う前にあらかじめフオーミングと呼ばれる通電処
理によって電子放出部を形成する。即ち、前記電極11と
電極12の間に電圧を印加する事により、薄膜13に通電
し、これにより発生するジユール熱で薄膜13を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部14を形成することにより電子放出機能
を得ている。上述の従来のフオーミングによる素子で
は、フオーミングによって膜の一部が高抵抗化し、この
部分では膜内に１μ以下の狭い亀裂ができ、更に、亀裂
の間に小さな島状構造を有する膜となっている。
出を行う前にあらかじめフオーミングと呼ばれる通電処
理によって電子放出部を形成する。即ち、前記電極11と
電極12の間に電圧を印加する事により、薄膜13に通電
し、これにより発生するジユール熱で薄膜13を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部14を形成することにより電子放出機能
を得ている。上述の従来のフオーミングによる素子で
は、フオーミングによって膜の一部が高抵抗化し、この
部分では膜内に１μ以下の狭い亀裂ができ、更に、亀裂
の間に小さな島状構造を有する膜となっている。
しかしながら、上記の様な従来の通電処理によるフオー
ミングには下記の様な問題があった。
ミングには下記の様な問題があった。
通電の際、基板と薄膜の熱膨張係数の違いから、薄
膜が剥離する場合がある。このため、加熱温度の上限
や、基板材料、薄膜材料の選択の組み合わせに制限があ
る。
膜が剥離する場合がある。このため、加熱温度の上限
や、基板材料、薄膜材料の選択の組み合わせに制限があ
る。
通電の際、基板も局所的に加熱されるため、致命的
な割れを生ずる場合がある。
な割れを生ずる場合がある。
通電による膜の変化、例えば、局所的な破壊、変形
もしくは変質等の程度が同一基板内に形成される複数の
素子間にばらつきがちで、また、変化の生じる場所も一
定しない傾向がある。
もしくは変質等の程度が同一基板内に形成される複数の
素子間にばらつきがちで、また、変化の生じる場所も一
定しない傾向がある。
このため、電子放出素子として機能させた時、電流量や
効率、電子の放出場所、放出される電子ビームの形状な
どが素子毎にばらついていた。
効率、電子の放出場所、放出される電子ビームの形状な
どが素子毎にばらついていた。
フオーミングが完了するまでには、比較的大電力を
必要とする。このため、同一基板上に多数の素子を形成
し、同時にフオーミングを行う場合、大容量の電源を必
要とする。
必要とする。このため、同一基板上に多数の素子を形成
し、同時にフオーミングを行う場合、大容量の電源を必
要とする。
通電から冷却に至るまでの従来のフオーミング工程
は、比較的長い時間を必要とする。このため、多数の素
子をフオーミングするためには多大の時間を必要とす
る。
は、比較的長い時間を必要とする。このため、多数の素
子をフオーミングするためには多大の時間を必要とす
る。
以上のような問題点があるため、表面伝導形電子放出素
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。
子は、素子構造が簡単であるという利点があるにもかか
わらず、産業上積極的に応用されるには至っていなかっ
た。
本発明は、上記の様な従来例の欠点を除去するためにな
されたものであり、前記の如き従来のフオーミングと呼
ばれる処理を施すことなく、フオーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のバ
ラツキの少ない新規な構造を有する電子放出素子を提供
することを目的とするものである。
されたものであり、前記の如き従来のフオーミングと呼
ばれる処理を施すことなく、フオーミング処理により得
られる電子放出素子と同等以上の品質を有し、特性のバ
ラツキの少ない新規な構造を有する電子放出素子を提供
することを目的とするものである。
つまり、本発明は先ず、第１に上述の従来のフオーミン
グによらないで、上記亀裂の形状、及び巾を一定に制御
して、且つ容易に製造する手段を提供し、特性のそろっ
た電子放出素子を提供することを目的としている。
グによらないで、上記亀裂の形状、及び巾を一定に制御
して、且つ容易に製造する手段を提供し、特性のそろっ
た電子放出素子を提供することを目的としている。
第２に、上記亀裂の中の島状構造に相当するものの構造
及び大きさを一定にする手段を提供し、且つ、それによ
って特性のそろった電子放出素子を提供することを目的
としている。
及び大きさを一定にする手段を提供し、且つ、それによ
って特性のそろった電子放出素子を提供することを目的
としている。
即ち、本発明は、基板上の一部に、第１の電子放出材を
含む絶縁層を形成する工程と、該絶縁層の側面において
相対向する第１の電極と第２の電極を、夫々該基板上と
該絶縁層上に形成する工程と、該第１の電極と該第２の
電極が対向する該絶縁層の側面に第２の電子放出材を配
設する工程とを有することを特徴とする電子放出素子の
製造方法である。また、本発明は、基板上に第１の電極
を形成する工程と、該第１の電極上に、第１の電子放出
材を含む絶縁層を積層する工程と、該絶縁層上に、電極
材の層を積層する工程と、該絶縁層と該電極材の層を夫
々パターニングし、該絶縁層からなる段差形成層を形成
すると共に、該段差形成層上に該電極材からなり、該段
差形成層の側面において上記第１の電極と対向する第２
の電極を形成する工程と、該第１の電極と該第２の電極
が対向する該段差形成層の側面に第２の電子放出材を配
設する工程とを有することを特徴とする電子放出素子の
製造方法である。
含む絶縁層を形成する工程と、該絶縁層の側面において
相対向する第１の電極と第２の電極を、夫々該基板上と
該絶縁層上に形成する工程と、該第１の電極と該第２の
電極が対向する該絶縁層の側面に第２の電子放出材を配
設する工程とを有することを特徴とする電子放出素子の
製造方法である。また、本発明は、基板上に第１の電極
を形成する工程と、該第１の電極上に、第１の電子放出
材を含む絶縁層を積層する工程と、該絶縁層上に、電極
材の層を積層する工程と、該絶縁層と該電極材の層を夫
々パターニングし、該絶縁層からなる段差形成層を形成
すると共に、該段差形成層上に該電極材からなり、該段
差形成層の側面において上記第１の電極と対向する第２
の電極を形成する工程と、該第１の電極と該第２の電極
が対向する該段差形成層の側面に第２の電子放出材を配
設する工程とを有することを特徴とする電子放出素子の
製造方法である。
本発明の電子放出素子の製造方法では、電極間隔の位
置、形状、寸法及び電子放出材料の配置状態や寸法等の
構造を任意に設定することができ、さらには、材料の選
択範囲も大幅に広げることができる。
置、形状、寸法及び電子放出材料の配置状態や寸法等の
構造を任意に設定することができ、さらには、材料の選
択範囲も大幅に広げることができる。
以下、本発明を詳細に説明する。
第１図は本発明の方法により製造される電子放出素子の
第１の実施態様を示す模式図である。同図において、１
および２は電気的接続を得るための電極、3aは電子放出
層、3bは電子放出体、４は基板、５は絶縁層である。
第１の実施態様を示す模式図である。同図において、１
および２は電気的接続を得るための電極、3aは電子放出
層、3bは電子放出体、４は基板、５は絶縁層である。
第１図に示される電子放出素子は、端部が対向する一対
の電極1,2間に絶縁層５を挟持してなる積層体におい
て、電極1,2の互いに対向する対向部に形成された絶縁
層５の側壁面に電子放出層3aの側壁面が配置されるよう
に電子放出層3aが絶縁層５中に含有されており、さらに
該側壁表面に電子放出体3bを配置してなり、電極1,2間
に電圧を印加することにより、電子放出部３から電子を
放出するものである。
の電極1,2間に絶縁層５を挟持してなる積層体におい
て、電極1,2の互いに対向する対向部に形成された絶縁
層５の側壁面に電子放出層3aの側壁面が配置されるよう
に電子放出層3aが絶縁層５中に含有されており、さらに
該側壁表面に電子放出体3bを配置してなり、電極1,2間
に電圧を印加することにより、電子放出部３から電子を
放出するものである。
第１図において、基板４はガラスやセラミツク等で形成
される。電極1,2は厚さ約100Å〜数μ、好ましくは100
Å〜２μｍ、さらに好ましくは200Å〜2000Åであり、
電極の材質はAu,Ag,Cu,Mo,Cr,Ni,Al,Ta,Pd,W等や、それ
らの合金もしくはカーボン等である。
される。電極1,2は厚さ約100Å〜数μ、好ましくは100
Å〜２μｍ、さらに好ましくは200Å〜2000Åであり、
電極の材質はAu,Ag,Cu,Mo,Cr,Ni,Al,Ta,Pd,W等や、それ
らの合金もしくはカーボン等である。
５（5aおよび5bも含む）は絶縁層であり、SiO2,MgO,TiO
2,Ta2O5,Al2O3等及びこれらの積層物、もしくはこれら
の混合物でも良い。あるいは、電極がAlやTa等の金属で
ある時、絶縁層５はその電気分解による陽極酸化膜であ
っても良い。厚みは数Å〜数μ、例えば10Å〜10μｍで
ある。
2,Ta2O5,Al2O3等及びこれらの積層物、もしくはこれら
の混合物でも良い。あるいは、電極がAlやTa等の金属で
ある時、絶縁層５はその電気分解による陽極酸化膜であ
っても良い。厚みは数Å〜数μ、例えば10Å〜10μｍで
ある。
電子放出層3a,電子放出体3bを形成する材料は、例えば
電子を電界放出し易い物質や、二次電子放出し易い物
質、或いは電子の衝撃によって電子を放出しやすく、且
つ耐熱性、耐腐蝕性に強い物質、例えば、仕事関数が低
く、耐熱性の高いW,Ti,Au,Ag,Cu,Cr,Al,Pt等の金属や、
SnO2,In2O3等の酸化物、もしくはカーボン或いは以上の
混合物等が使用できる。
電子を電界放出し易い物質や、二次電子放出し易い物
質、或いは電子の衝撃によって電子を放出しやすく、且
つ耐熱性、耐腐蝕性に強い物質、例えば、仕事関数が低
く、耐熱性の高いW,Ti,Au,Ag,Cu,Cr,Al,Pt等の金属や、
SnO2,In2O3等の酸化物、もしくはカーボン或いは以上の
混合物等が使用できる。
そして、蒸着法や塗布法、浸漬法等を用いて形成させ、
電子放出部を形成する。電極１と２の間に、数Ｖ〜数10
0Vの電圧を印加すると、電子放出部３の付近から電子が
放出される。
電子放出部を形成する。電極１と２の間に、数Ｖ〜数10
0Vの電圧を印加すると、電子放出部３の付近から電子が
放出される。
また、電極の配置は、第１図で示すように電極1,2を重
なるようにしてもよいし、第３図で示すように、重なり
をもたないようにしてもよい。即ち、絶縁層５上に配置
された電極２は、少なくとも、基板４上に配置された電
極１が接する絶縁層５の端面３（電子放出部）におい
て、電極１と対向するように配置されていればよい。
なるようにしてもよいし、第３図で示すように、重なり
をもたないようにしてもよい。即ち、絶縁層５上に配置
された電極２は、少なくとも、基板４上に配置された電
極１が接する絶縁層５の端面３（電子放出部）におい
て、電極１と対向するように配置されていればよい。
次に、第１図の製造方法の概略を第２図（ａ）、（ｂ）
を用いて説明する。
を用いて説明する。
基板４の上に電極１を通常の蒸着法、印刷法、塗布法、
その他の方法で、所望の形状、例えばストライプ状等に
パターニングした後、絶縁層5aを蒸着、印刷法もしくは
塗布等の方法で形成する。
その他の方法で、所望の形状、例えばストライプ状等に
パターニングした後、絶縁層5aを蒸着、印刷法もしくは
塗布等の方法で形成する。
絶縁層5aを形成した後、電子放出層3aを絶縁層5aの上に
蒸着、印刷法もしくは塗布等の方法で形成する。
蒸着、印刷法もしくは塗布等の方法で形成する。
その後、絶縁層5bを絶縁層5aと同様に電子放出層3a上に
形成する。
形成する。
さらに、電極２を電極１と同様に絶縁層5b上に形成（第
２図（ａ））してから、電極１のパターンに沿わせて電
極２と絶縁層5a,5b及び、電子放出層3aを同一パターン
で、一部電極１と重なるようにパターニングする。
２図（ａ））してから、電極１のパターンに沿わせて電
極２と絶縁層5a,5b及び、電子放出層3aを同一パターン
で、一部電極１と重なるようにパターニングする。
その後、電子放出体3bを絶縁層の側壁部表面に配設する
（第２図（ｂ））。配設方法としては、配設する電子放
出材料の微粒粉の分散溶液や有機金属の溶解液を作り、
素子基板上にコーテイングする方法や、電子放出材料を
直接薄く真空堆積し不連続な膜とする等の方法がある。
（第２図（ｂ））。配設方法としては、配設する電子放
出材料の微粒粉の分散溶液や有機金属の溶解液を作り、
素子基板上にコーテイングする方法や、電子放出材料を
直接薄く真空堆積し不連続な膜とする等の方法がある。
本発明の電子放出素子の製造方法では、まず、従来例の
狭い亀裂に相当するものが、絶縁層５の膜厚によって制
御される。
狭い亀裂に相当するものが、絶縁層５の膜厚によって制
御される。
この膜厚は、蒸着法、塗布法、その他によって数Åから
数μの範囲まで制御できるために電極間隔を非常に狭く
しても安定な構造を有するものであり、大面積で容易に
制御して均一に形成できる。
数μの範囲まで制御できるために電極間隔を非常に狭く
しても安定な構造を有するものであり、大面積で容易に
制御して均一に形成できる。
この狭電極間隔により電子放出材に与える電界強度を増
大させることができ、駆動電圧を減少させた電子放出素
子の作製が可能となる。
大させることができ、駆動電圧を減少させた電子放出素
子の作製が可能となる。
第３図（ｄ）は本発明の方法により製造される他の電子
放出素子の実施態様を示す模式図である。同図におい
て、１および２は電気的接続を得るための電極、９は電
子放出材、４は基板、５は絶縁層、８は段差部、10は電
極間隔である。この電子放出素子は、端部が対向し、か
つ、重なりを持たない一対の電極1,2の間隔部の側壁面
に、電子放出材９を含有しており、さらに、側壁表面に
電子放出体3bを配設してなり、電極1,2間に電圧を印加
することにより電子を放出するものである。
放出素子の実施態様を示す模式図である。同図におい
て、１および２は電気的接続を得るための電極、９は電
子放出材、４は基板、５は絶縁層、８は段差部、10は電
極間隔である。この電子放出素子は、端部が対向し、か
つ、重なりを持たない一対の電極1,2の間隔部の側壁面
に、電子放出材９を含有しており、さらに、側壁表面に
電子放出体3bを配設してなり、電極1,2間に電圧を印加
することにより電子を放出するものである。
本実施態様では電子放出材９が絶縁層５中に含有分散さ
れる構造となっている。
れる構造となっている。
第１図と第３図における電極間隔10は多少異なるが、お
およそ、どちらも数10Å〜数μｍで形成されるとよく、
好ましくは数10Å〜２μｍ、より好ましくは10Å〜１μ
ｍで形成される。
およそ、どちらも数10Å〜数μｍで形成されるとよく、
好ましくは数10Å〜２μｍ、より好ましくは10Å〜１μ
ｍで形成される。
第３図の製造方法の概略を以下に説明する。
基板４の上に電子放出材９を分散含有する絶縁層５を成
膜し、パターニングにより段差部８を形成する。その後
電極1,2を成膜し、段差部の電極によるステツプカバー
がされないようにし、電極間隔10を形成する。したがっ
て、電極間隔10は段差形成材つまり絶縁層の膜厚で設定
された段差部へ成膜する電極膜厚によって決定される。
この電極の成膜は通常真空成膜法等が用いられ高精度な
膜厚制御が可能である。従って、電極間隔10は数10Åの
狭間隔が容易に精度良く得ることができる。
膜し、パターニングにより段差部８を形成する。その後
電極1,2を成膜し、段差部の電極によるステツプカバー
がされないようにし、電極間隔10を形成する。したがっ
て、電極間隔10は段差形成材つまり絶縁層の膜厚で設定
された段差部へ成膜する電極膜厚によって決定される。
この電極の成膜は通常真空成膜法等が用いられ高精度な
膜厚制御が可能である。従って、電極間隔10は数10Åの
狭間隔が容易に精度良く得ることができる。
その後、電子放出体3bを絶縁層５の側壁部表面に配設す
る。
る。
さらに本発明では、第６図で示すように、３つ以上の形
成方法で得た電子放出部を有する素子でもよい。
成方法で得た電子放出部を有する素子でもよい。
尚、本発明に係わる電子放出素子から電子が放出される
メカニズムについては定説はないが、ほぼ以下の如くで
あろうと考えられている。
メカニズムについては定説はないが、ほぼ以下の如くで
あろうと考えられている。
即ち、狭い絶縁層間に電圧がかかることによる電界放出
や、電子放出材から放出された電子が、島状構造の膜や
電極によって回折されたり、散乱されたり、或いは衝突
による二次電子放出や、熱電子、ホツピング電子、オー
ジエ電子等が考えられている。
や、電子放出材から放出された電子が、島状構造の膜や
電極によって回折されたり、散乱されたり、或いは衝突
による二次電子放出や、熱電子、ホツピング電子、オー
ジエ電子等が考えられている。
次に、具体的な実施例について述べる。
実施例１ 第２図（ａ），（ｂ）は本発明の電子放出素子の製造方
法の一例を示す工程図である。
法の一例を示す工程図である。
ガラス基板４上に厚さ500ÅのNi電極１を蒸着法で形成
した。電極１上にSiO2の絶縁層5aを膜厚1000Åでスパツ
タ法で蒸着し形成した。次にAuの電子放出材を蒸着法で
500Å形成し（3a層）、その後絶縁層5b（SiO2）を、膜
厚1000Åでスパツタ法により形成した。
した。電極１上にSiO2の絶縁層5aを膜厚1000Åでスパツ
タ法で蒸着し形成した。次にAuの電子放出材を蒸着法で
500Å形成し（3a層）、その後絶縁層5b（SiO2）を、膜
厚1000Åでスパツタ法により形成した。
絶縁層5a、電子放出層3a、絶縁層5bの各層を積層させた
後、１の電極パターンに沿わせて、第２図（ａ）に示す
如く、電極１の上に一部積層させてパターニングする。
次に、電極２を積層する。電極２はNiとした。膜厚は必
要な配線抵抗を得るため、5000Åとした。
後、１の電極パターンに沿わせて、第２図（ａ）に示す
如く、電極１の上に一部積層させてパターニングする。
次に、電極２を積層する。電極２はNiとした。膜厚は必
要な配線抵抗を得るため、5000Åとした。
電極２を蒸着法で積層してから、第２図（ｂ）に示す如
く、電極１及び絶縁層5a、電子放出層3a、絶縁層5bのパ
ターンに沿って、電極２を例えば通常のホトリソ工程に
よってパターニングする。さらに電子放出体3bとしてPd
有機金属溶液（奥野製薬社製キヤタペーストCCP4230）
をスピンコートし、250℃で10分焼成することにより絶
縁層側壁表面に配設した。電極2a,2b間に電圧を14V印加
し不図示の引き出し電極を素子基板上に設け、500Vの引
き出し電圧をかけた場合、1.7μＡの電子ビーム７の放
出が得られた。
く、電極１及び絶縁層5a、電子放出層3a、絶縁層5bのパ
ターンに沿って、電極２を例えば通常のホトリソ工程に
よってパターニングする。さらに電子放出体3bとしてPd
有機金属溶液（奥野製薬社製キヤタペーストCCP4230）
をスピンコートし、250℃で10分焼成することにより絶
縁層側壁表面に配設した。電極2a,2b間に電圧を14V印加
し不図示の引き出し電極を素子基板上に設け、500Vの引
き出し電圧をかけた場合、1.7μＡの電子ビーム７の放
出が得られた。
実施例２ 第３図（ｄ）に該実施例で得られた電子放出素子の断面
図を示す（製造工程は第３図（ａ）〜（ｄ）を参照）。
清浄な厚み約1mmの石英ガラス基板上４にSiO2流体コー
テイング剤（東京応化工業製OCD）に有機パラジウム化
合物の溶解液（奥野製薬工業製キヤタペーストCCP）を
混合し、SiO2:Pdのモル比を約10:1に調製した溶液を作
り、スピンナーにより回転塗布した。その後約400℃で
１時間焼成し、膜厚約3500Åの電子放出材９（Pd微粒
子）を含有したSiO2絶縁層５を形成した（第３図
（ａ））。
図を示す（製造工程は第３図（ａ）〜（ｄ）を参照）。
清浄な厚み約1mmの石英ガラス基板上４にSiO2流体コー
テイング剤（東京応化工業製OCD）に有機パラジウム化
合物の溶解液（奥野製薬工業製キヤタペーストCCP）を
混合し、SiO2:Pdのモル比を約10:1に調製した溶液を作
り、スピンナーにより回転塗布した。その後約400℃で
１時間焼成し、膜厚約3500Åの電子放出材９（Pd微粒
子）を含有したSiO2絶縁層５を形成した（第３図
（ａ））。
次に絶縁層５をフオトリソエツチング法によりフツ酸水
溶液でエツチングし基板４の中央部に厚さ約3500Åの段
差部８を形成した（第３図（ｂ））。この後、段差部８
が完全に覆われない様にして膜厚約500ÅのNi電極1,2を
第３図（ｃ）に示す形状にEB蒸着により堆積形成した。
溶液でエツチングし基板４の中央部に厚さ約3500Åの段
差部８を形成した（第３図（ｂ））。この後、段差部８
が完全に覆われない様にして膜厚約500ÅのNi電極1,2を
第３図（ｃ）に示す形状にEB蒸着により堆積形成した。
さらに電子放出体3bを絶縁層の側壁部表面に実施例１と
同様にして配設した（第３図（ｄ））。
同様にして配設した（第３図（ｄ））。
以上の工程で得られた電子放出素子の電子放出特性を測
定した結果放出電流Ie＝４μＡ、放出効率α＝２×10-3
（素子印加電圧Vf＝14V、引き出し電圧Va＝1KV）程度の
電子放出が得られた。
定した結果放出電流Ie＝４μＡ、放出効率α＝２×10-3
（素子印加電圧Vf＝14V、引き出し電圧Va＝1KV）程度の
電子放出が得られた。
実施例３ 実施例２の電子放出体3bを形成した有機金属化合物溶液
を粒径が100Å程度のSnO2微粒子を分散させたSiO2液体
コーテイング剤に換えた他は実施例２と同様の電子放出
素子を形成した。実施例２とほぼ同様の結果が得られ
た。
を粒径が100Å程度のSnO2微粒子を分散させたSiO2液体
コーテイング剤に換えた他は実施例２と同様の電子放出
素子を形成した。実施例２とほぼ同様の結果が得られ
た。
実施例４ 実施例１の電子放出体3bを形成した有機金属化合物溶液
を粒径が100Å程度のSnO2微粒子を有機バインダーと共
に分散溶解させたコーテイング剤に換えても同様の結果
が得られた。
を粒径が100Å程度のSnO2微粒子を有機バインダーと共
に分散溶解させたコーテイング剤に換えても同様の結果
が得られた。
実施例５ 基板４上へSiO2膜を真空蒸着し絶縁層5aとし、その上に
Pdを500Å真空蒸着（電子放出層3a）し、さらにSiO2膜
を真空蒸着した絶縁層5bを作る（第４図（ａ））。
Pdを500Å真空蒸着（電子放出層3a）し、さらにSiO2膜
を真空蒸着した絶縁層5bを作る（第４図（ａ））。
次に絶縁層5a,5bおよび電子放出層3aをエツチングし段
差部８を作る（第４図（ｂ））。
差部８を作る（第４図（ｂ））。
その後、Niを500Å厚みマスク蒸着し電極1,2を作る（第
４図（ｃ））。
４図（ｃ））。
さらに、素子基板表面に有機パラジウム溶液を塗布、焼
成し電子放出体3bを段差側壁部に配設する（第４図
（ｄ））。
成し電子放出体3bを段差側壁部に配設する（第４図
（ｄ））。
該電子放出素子は、電子放出層3aが実施例１に比べ段差
部近傍にのみ電子放出材が存在する構造になっている。
結果は、実施例１と同様に良好なものとなった。
部近傍にのみ電子放出材が存在する構造になっている。
結果は、実施例１と同様に良好なものとなった。
実施例６ 第５図に示すように、実施例５の電子放出層3aのPd微粒
子膜に換えて、Pd微粒子分散溶液を塗布して得られた層
とした他は、実施例５と同様の電子放出素子を得た。
子膜に換えて、Pd微粒子分散溶液を塗布して得られた層
とした他は、実施例５と同様の電子放出素子を得た。
同様の電子放出が得られた。
実施例７ 第６図に示すように、電子放出材９をPd微粒子として含
有する絶縁層５中に電子放出層3aとしてPd蒸着膜を配置
し、段差部を形成させ、更に電子放出体3bを段差側壁部
に有機パラジウム溶液の塗布焼成によって配設した素子
においても同様な電子放出が得られた。このように電子
放出材を３種以上配設してもよい。
有する絶縁層５中に電子放出層3aとしてPd蒸着膜を配置
し、段差部を形成させ、更に電子放出体3bを段差側壁部
に有機パラジウム溶液の塗布焼成によって配設した素子
においても同様な電子放出が得られた。このように電子
放出材を３種以上配設してもよい。
以上述べた如く、本発明に係わる電子放出素子の製造方
法によれば、従来例の様なフオーミング処理を施すこと
なく、電子放出体を有する電極間隔を非常に狭くしても
安定な構造を有する電子放出素子を形成できる。
法によれば、従来例の様なフオーミング処理を施すこと
なく、電子放出体を有する電極間隔を非常に狭くしても
安定な構造を有する電子放出素子を形成できる。
従って、本発明による電子放出素子の製造方法では、上
述の従来のフオーミング処理に伴う従来の不都合な点を
全くなく、特性のバラツキの少ない素子を多数個容易に
製造できるようになり、産業上極めて有用である。
述の従来のフオーミング処理に伴う従来の不都合な点を
全くなく、特性のバラツキの少ない素子を多数個容易に
製造できるようになり、産業上極めて有用である。
さらに電極間隔を絶縁層膜厚かあるいは電極膜厚及び段
差形成材膜厚によって制御するために数10Åから数μｍ
程度の寸法を容易に制御して作製できるため電子放出素
子の設計自由度が大幅にひろがった。また電子放出にか
かわる電子放出材と該電子放出材へ電圧を印加する電極
を別々に構成するため、各々適切な材料が選択でき電子
放出素子の性能を向上させる上で極めて有用である。
差形成材膜厚によって制御するために数10Åから数μｍ
程度の寸法を容易に制御して作製できるため電子放出素
子の設計自由度が大幅にひろがった。また電子放出にか
かわる電子放出材と該電子放出材へ電圧を印加する電極
を別々に構成するため、各々適切な材料が選択でき電子
放出素子の性能を向上させる上で極めて有用である。
また、本発明により得られた電子放出素子は、平面状に
配列し、電圧を印加して放出された電子を加速して蛍光
体を刺激して発光させる、平面型表示装置に利用するこ
とができる。
配列し、電圧を印加して放出された電子を加速して蛍光
体を刺激して発光させる、平面型表示装置に利用するこ
とができる。
第１図は本発明の方法により製造される電子放出素子の
１つの実施態様を示す模式図、 第２図は実施例１の電子放出素子の製造方法を示す図、 第３図は実施例２の電子放出素子の製造方法を示す図、 第４図は実施例５の電子放出素子の製造方法を示す図、 第５図は実施例６の電子放出素子を示す断面図、 第６図は実施例７の電子放出素子を示す断面図、 第７図は従来の電子放出素子を示す図である。 1,2,2a,2bは電極 ３は電子放出部 3aは電子放出層 3bは電子放出体 ４は基板 5,5a,5bは絶縁層 ７は電子ビーム ８は段差部 ９は電子放出材 10は電極間隔 11,12は電極 13は薄膜 14は電子放出部 15は基板
１つの実施態様を示す模式図、 第２図は実施例１の電子放出素子の製造方法を示す図、 第３図は実施例２の電子放出素子の製造方法を示す図、 第４図は実施例５の電子放出素子の製造方法を示す図、 第５図は実施例６の電子放出素子を示す断面図、 第６図は実施例７の電子放出素子を示す断面図、 第７図は従来の電子放出素子を示す図である。 1,2,2a,2bは電極 ３は電子放出部 3aは電子放出層 3bは電子放出体 ４は基板 5,5a,5bは絶縁層 ７は電子ビーム ８は段差部 ９は電子放出材 10は電極間隔 11,12は電極 13は薄膜 14は電子放出部 15は基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 一郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 吉岡 征四郎 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (56)参考文献 特公 昭44−4362（ＪＰ，Ｂ１)
Claims (4)
- 【請求項１】基板上の一部に、第１の電子放出材を含む
絶縁層を形成する工程と、該絶縁層の側面において相対
向する第１の電極と第２の電極を、夫々該基板上と該絶
縁層上に形成する工程と、該第１の電極と該第２の電極
が対向する該絶縁層の側面に第２の電子放出材を配設す
る工程とを有することを特徴とする電子放出素子の製造
方法。 - 【請求項２】基板上に第１の電極を形成する工程と、該
第１の電極上に、第１の電子放出材を含む絶縁層を積層
する工程と、該絶縁層上に、電極材の層を積層する工程
と、該絶縁層と該電極材の層を夫々パターニングし、該
絶縁層からなる段差形成層を形成すると共に、該段差形
成層上に該電極材からなり、該段差形成層の側面におい
て上記第１の電極と対向する第２の電極を形成する工程
と、該第１の電極と該第２の電極が対向する該段差形成
層の側面に第２の電子放出材を配設する工程とを有する
ことを特徴とする電子放出素子の製造方法。 - 【請求項３】前記絶縁層に含まれる第１の電子放出材
は、該絶縁層中に層状に配置されている特許請求の範囲
第１項または第２項に記載の電子放出素子の製造方法。 - 【請求項４】前記絶縁層に含まれる第１の電子放出材
は、該絶縁層中に微粒子として分散配置されている特許
請求の範囲第１項または第２項に記載の電子放出素子の
製造方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15451688A JPH07123022B2 (ja) | 1988-06-21 | 1988-06-21 | 電子放出素子の製造方法 |
| EP88111232A EP0299461B1 (en) | 1987-07-15 | 1988-07-13 | Electron-emitting device |
| DE3853744T DE3853744T2 (de) | 1987-07-15 | 1988-07-13 | Elektronenemittierende Vorrichtung. |
| US07/218,203 US5066883A (en) | 1987-07-15 | 1988-07-13 | Electron-emitting device with electron-emitting region insulated from electrodes |
| US08/366,430 US5532544A (en) | 1987-07-15 | 1994-12-30 | Electron-emitting device with electron-emitting region insulated from electrodes |
| US08/474,324 US5749763A (en) | 1987-07-15 | 1995-06-07 | Display device with electron-emitting device with electron-emitting region insulted from electrodes |
| US08/487,559 US5872541A (en) | 1987-07-15 | 1995-06-07 | Method for displaying images with electron emitting device |
| US08/479,000 US5759080A (en) | 1987-07-15 | 1995-06-07 | Display device with electron-emitting device with electron-emitting region insulated form electrodes |
| US08/657,385 US5661362A (en) | 1987-07-15 | 1996-06-03 | Flat panel display including electron emitting device |
| US09/384,326 USRE40566E1 (en) | 1987-07-15 | 1999-08-26 | Flat panel display including electron emitting device |
| US09/570,375 USRE39633E1 (en) | 1987-07-15 | 2000-05-12 | Display device with electron-emitting device with electron-emitting region insulated from electrodes |
| US09/587,249 USRE40062E1 (en) | 1987-07-15 | 2000-06-02 | Display device with electron-emitting device with electron-emitting region insulated from electrodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15451688A JPH07123022B2 (ja) | 1988-06-21 | 1988-06-21 | 電子放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01320725A JPH01320725A (ja) | 1989-12-26 |
| JPH07123022B2 true JPH07123022B2 (ja) | 1995-12-25 |
Family
ID=15585958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15451688A Expired - Fee Related JPH07123022B2 (ja) | 1987-07-15 | 1988-06-21 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4680868B2 (ja) * | 2006-11-20 | 2011-05-11 | 日本電信電話株式会社 | 走査型プローブ顕微鏡用探針 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS444362Y1 (ja) * | 1968-08-14 | 1969-02-18 |
-
1988
- 1988-06-21 JP JP15451688A patent/JPH07123022B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01320725A (ja) | 1989-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661362A (en) | Flat panel display including electron emitting device | |
| US5532544A (en) | Electron-emitting device with electron-emitting region insulated from electrodes | |
| EP1025576A1 (en) | Field emission devices | |
| JPH07123022B2 (ja) | 電子放出素子の製造方法 | |
| JPH07114104B2 (ja) | 電子放出素子及びその製造方法 | |
| USRE40566E1 (en) | Flat panel display including electron emitting device | |
| JP2631007B2 (ja) | 電子放出素子及びその製造方法と、該素子を用いた画像形成装置 | |
| JP2646236B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP2949639B2 (ja) | 電子放出素子、電子源、画像形成装置及び、それらの製造方法 | |
| JP3332891B2 (ja) | 電子源及びそれを用いた画像形成装置 | |
| JPH06101297B2 (ja) | 電子放出素子 | |
| USRE40062E1 (en) | Display device with electron-emitting device with electron-emitting region insulated from electrodes | |
| USRE39633E1 (en) | Display device with electron-emitting device with electron-emitting region insulated from electrodes | |
| JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
| JPH07114105B2 (ja) | 電子放出素子およびその製造方法 | |
| JP2981503B2 (ja) | 電子放出素子、電子源及び画像表示装置 | |
| JP2630989B2 (ja) | 電子放出素子及びそれを用いた電子放出装置並びに発光装置 | |
| JP2916807B2 (ja) | 電子放出素子、電子源、画像形成装置及び、それらの製造方法 | |
| JP2630984B2 (ja) | 電子放出素子の製造方法 | |
| JPH07114106B2 (ja) | 電子放出素子の製造方法 | |
| JP2646235B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3023712B2 (ja) | 表面伝導形電子放出素子の製造方法、電子放出装置の製造方法 | |
| JP3044434B2 (ja) | 電子源の製造方法及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |