JP2610143B2 - 電子放出素子及びその製造方法 - Google Patents
電子放出素子及びその製造方法Info
- Publication number
- JP2610143B2 JP2610143B2 JP26939587A JP26939587A JP2610143B2 JP 2610143 B2 JP2610143 B2 JP 2610143B2 JP 26939587 A JP26939587 A JP 26939587A JP 26939587 A JP26939587 A JP 26939587A JP 2610143 B2 JP2610143 B2 JP 2610143B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- thin film
- emitting device
- melting point
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は冷陰極形の電子放出素子に関するものであ
る。
る。
［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子とし
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている［ラジ
オ エンジニアリング エレクトロン フィジックス
（Radio Eng.Electron.Phys.）第10巻,1290〜1296頁,19
65年］。
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている［ラジ
オ エンジニアリング エレクトロン フィジックス
（Radio Eng.Electron.Phys.）第10巻,1290〜1296頁,19
65年］。
これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導形放出素子と呼ばれ
ている。
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導形放出素子と呼ばれ
ている。
この表面伝導形放出素子としては、前記エリンソン等
により開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜
によるもの［ジー・ディトマー“シン ソリッド フィ
ルムス”（G.Dittmer:“Thin Solid Films"），第９巻,
317頁，（1972年）］,ITO薄膜によるもの［エム ハー
トウェル アンド シー ジー フォンスタッド“アイ
イー イー イー トランス”イー ディー コンフ
（M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Con
f."）519頁，（1975年）］，カーボン薄膜によるもの
［荒木久他：“真空",第26巻，第１号,22頁，（1983
年）］などが報告されている。
により開発されたSnO2（Sb）薄膜を用いたもの、Au薄膜
によるもの［ジー・ディトマー“シン ソリッド フィ
ルムス”（G.Dittmer:“Thin Solid Films"），第９巻,
317頁，（1972年）］,ITO薄膜によるもの［エム ハー
トウェル アンド シー ジー フォンスタッド“アイ
イー イー イー トランス”イー ディー コンフ
（M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Con
f."）519頁，（1975年）］，カーボン薄膜によるもの
［荒木久他：“真空",第26巻，第１号,22頁，（1983
年）］などが報告されている。
これらの表面伝導形放出素子の典型的な素子構成を第
３図に示す。第３図において、11および12は電気的接続
を得るための電極、13は電子放出材料で形成される薄
膜、14は電子放出部、15は基板を示す。
３図に示す。第３図において、11および12は電気的接続
を得るための電極、13は電子放出材料で形成される薄
膜、14は電子放出部、15は基板を示す。
従来、これらの表面伝導形放出素子においては、電子
放出を行なう前にあらかじめフォーミングと呼ばれる通
電処理によって電子放出部を形成する。即ち、前記電極
11と電極12の間に一定の電圧、あるいは時間的に一定の
割合で増加する電圧を印加することにより、薄膜13に通
電し、これにより発生するジュール熱で薄膜13を局所的
に破壊、変形もしくは変質せしめ、電気的に高抵抗な状
態にした電子放出部14を形成することにより電子放出機
能を得ている。
放出を行なう前にあらかじめフォーミングと呼ばれる通
電処理によって電子放出部を形成する。即ち、前記電極
11と電極12の間に一定の電圧、あるいは時間的に一定の
割合で増加する電圧を印加することにより、薄膜13に通
電し、これにより発生するジュール熱で薄膜13を局所的
に破壊、変形もしくは変質せしめ、電気的に高抵抗な状
態にした電子放出部14を形成することにより電子放出機
能を得ている。
電子放出材料としては、SnO2,In2O3,PbO,ITO等の金属
酸化物、Au,Ag等の金属、カーボン、その他各種の半導
体が使用されている。
酸化物、Au,Ag等の金属、カーボン、その他各種の半導
体が使用されている。
［発明が解決しようとしている問題点］ しかしながら、従来の表面伝導形電子放出素子におい
ては、第３図に示す如くＨ型素子のネック形状の薄膜13
内に電子放出部14が形成され電子の放出位置となってい
るが、素子毎に薄膜の作成条件やフォーミングの条件が
微妙に異なるためにネック形状部中での電子放出部の位
置は制御出来ない。またネック形状部の大きさは少なく
とも0.1×0.1mm2程度もあるため、電子放出素子として
応用する場合に、電子の制御系に過大な負荷となってい
た。
ては、第３図に示す如くＨ型素子のネック形状の薄膜13
内に電子放出部14が形成され電子の放出位置となってい
るが、素子毎に薄膜の作成条件やフォーミングの条件が
微妙に異なるためにネック形状部中での電子放出部の位
置は制御出来ない。またネック形状部の大きさは少なく
とも0.1×0.1mm2程度もあるため、電子放出素子として
応用する場合に、電子の制御系に過大な負荷となってい
た。
加えて、フォーミング時にはネック形状の部位全体が
高温となるために、生成した電子放出部以外の部分の膜
まで、特にマイナス電極の側がひどく劣下しており、歩
留り、再現性、寿命を悪化させる要因となっていた。
高温となるために、生成した電子放出部以外の部分の膜
まで、特にマイナス電極の側がひどく劣下しており、歩
留り、再現性、寿命を悪化させる要因となっていた。
また第３図のようにＨ型にしなくては、すなわちネッ
ク形状の部位を設けなくては電子放出部が形成され得な
かった。したがって素子１つが、電子放出部のみの大き
さに比べて10数倍もの大きさになるので、素子を集積化
するに当って大きな問題となっていた。
ク形状の部位を設けなくては電子放出部が形成され得な
かった。したがって素子１つが、電子放出部のみの大き
さに比べて10数倍もの大きさになるので、素子を集積化
するに当って大きな問題となっていた。
本発明の目的はこの様な従来の欠点を解決し、薄膜の
所望の位置に電子放出部を形成し、フォーミング時の膜
の劣下を軽減させることで素子設計の自由度を増し歩留
りを向上させることである。
所望の位置に電子放出部を形成し、フォーミング時の膜
の劣下を軽減させることで素子設計の自由度を増し歩留
りを向上させることである。
［問題点を解決するための手段］ 即ち、本発明の第一は、基板上に並設された電極間
に、通電処理によって形成された電子放出部を有する薄
膜を備えた電子放出素子において、薄膜が、融点の異な
る二種の薄膜を基板上に併設したもので、この二種の薄
膜の境界部に前記電子放出部が形成されていることを特
徴とする電子放出素子である。
に、通電処理によって形成された電子放出部を有する薄
膜を備えた電子放出素子において、薄膜が、融点の異な
る二種の薄膜を基板上に併設したもので、この二種の薄
膜の境界部に前記電子放出部が形成されていることを特
徴とする電子放出素子である。
また、本発明の第二は、基板上に並設された電極間
に、通電処理によって形成された電子放出部を有する薄
膜を備えた電子放出素子の製造方法において、融点の異
なる二種の薄膜を基板上に併設して形成し、該薄膜に通
電処理を施して、二種の薄膜の境界部に前記電子放出部
を形成することを特徴とする電子放出素子の製造方法で
ある。
に、通電処理によって形成された電子放出部を有する薄
膜を備えた電子放出素子の製造方法において、融点の異
なる二種の薄膜を基板上に併設して形成し、該薄膜に通
電処理を施して、二種の薄膜の境界部に前記電子放出部
を形成することを特徴とする電子放出素子の製造方法で
ある。
上記本発明においては、融点のより高い材料からなる
薄膜をマイナス極側、融点のより低い材料からなる薄膜
をプラス極側とすることが好ましく、融点の異なる材料
としては、一方が金属酸化物で、他方が該金属酸化物よ
りも融点の低い金属であることが好ましい。また、二種
の薄膜の境界部に電子放出部を形成するためには、二種
の薄膜の境界部が、対向する電極に略平行であることが
好ましい。
薄膜をマイナス極側、融点のより低い材料からなる薄膜
をプラス極側とすることが好ましく、融点の異なる材料
としては、一方が金属酸化物で、他方が該金属酸化物よ
りも融点の低い金属であることが好ましい。また、二種
の薄膜の境界部に電子放出部を形成するためには、二種
の薄膜の境界部が、対向する電極に略平行であることが
好ましい。
本発明において、金属酸化物と低融点金属からなる薄
膜を形成し、薄膜の金属酸化物側をマイナス極、低融点
金属側をプラス極として直流電圧を印加し薄膜に電流を
流すと、ネック形状部の温度が上がる。そこで、金属酸
化物と低融点金属との２材料の融点が異なることから、
その境界線の所に熱的ストレスが加わり、そこに微細な
亀裂が生じ、電気的に高抵抗になり電子放出部が形成さ
れるのである。
膜を形成し、薄膜の金属酸化物側をマイナス極、低融点
金属側をプラス極として直流電圧を印加し薄膜に電流を
流すと、ネック形状部の温度が上がる。そこで、金属酸
化物と低融点金属との２材料の融点が異なることから、
その境界線の所に熱的ストレスが加わり、そこに微細な
亀裂が生じ、電気的に高抵抗になり電子放出部が形成さ
れるのである。
また、２つの薄膜の境界線はフォトリソグラフィーの
技術を用いれば10μｍの精度で制御することが出来るの
で、所望の位置に電子放出部を持った電子放出素子が得
られる。
技術を用いれば10μｍの精度で制御することが出来るの
で、所望の位置に電子放出部を持った電子放出素子が得
られる。
本発明において、金属酸化物としては、SnO2,ITO等が
使用できる。低融点金属は、使用する金属酸化物よりも
低融点のもので通常融点が150℃〜650℃程度のIn,Sn,B
i,Pb,Zn,Sb,Al及びこれらの合金等が使用できる。
使用できる。低融点金属は、使用する金属酸化物よりも
低融点のもので通常融点が150℃〜650℃程度のIn,Sn,B
i,Pb,Zn,Sb,Al及びこれらの合金等が使用できる。
電極部材としては特に限定することなく通常用いられ
ている広範囲のものが使用でき、例えばNi,Pt,Al,Cu,Au
等の通常の金属やその他の導伝性部材を使用することが
できる。
ている広範囲のものが使用でき、例えばNi,Pt,Al,Cu,Au
等の通常の金属やその他の導伝性部材を使用することが
できる。
基板も、通常使用されているものを用いることがで
き、石英基板、青板ガラス基板、アルミナ基板、シリコ
ン基板等が使用できる。
き、石英基板、青板ガラス基板、アルミナ基板、シリコ
ン基板等が使用できる。
［実施例］ 第１図は本発明に係る電子放出素子の概略図であり、
第１−（ａ）図は電子放出素子の平面図、第１−（ｂ）
図は電子放出素子の断面図である。
第１−（ａ）図は電子放出素子の平面図、第１−（ｂ）
図は電子放出素子の断面図である。
図中、1,2は電気的接続を得るための電極,3は金属酸
化物の薄膜,4は電子放出部、５は低融点金属の薄膜、６
は基板である。
化物の薄膜,4は電子放出部、５は低融点金属の薄膜、６
は基板である。
素子作成時には電極１をマイナス極，電極２をプラス
極として電圧を印加しフォーミングを行う。あらかじめ
ネック形状部中の所望の位置に薄膜３と薄膜５の境界線
が来るようにフォトリソグラフィーの技術を用いて成膜
しておくとフォーミング時に、そこに熱的ストレスが発
生し微細な亀裂が生じ、電子放出部が形成された。
極として電圧を印加しフォーミングを行う。あらかじめ
ネック形状部中の所望の位置に薄膜３と薄膜５の境界線
が来るようにフォトリソグラフィーの技術を用いて成膜
しておくとフォーミング時に、そこに熱的ストレスが発
生し微細な亀裂が生じ、電子放出部が形成された。
従来の素子では、フォーミング時のマイナス極側の膜
の劣下が激しく、このことが素子の安定性、寿命の短さ
等の原因であると考えられて来た。だが本発明によれ
ば、マイナス極側に金属酸化物を用い、プラス極側に低
融点金属を用いているため、一般に低融点金属より金属
酸化物の方が融点が高いので、マイナス極側の膜が劣下
する前にプラス極側の低融点金属膜が溶けて、亀裂が生
じ電子放出部が形成される。この結果、薄膜の材料とし
て金属酸化物にITO、低融点金属にPbを使用したとき、
素子の寿命が10％延びた。
の劣下が激しく、このことが素子の安定性、寿命の短さ
等の原因であると考えられて来た。だが本発明によれ
ば、マイナス極側に金属酸化物を用い、プラス極側に低
融点金属を用いているため、一般に低融点金属より金属
酸化物の方が融点が高いので、マイナス極側の膜が劣下
する前にプラス極側の低融点金属膜が溶けて、亀裂が生
じ電子放出部が形成される。この結果、薄膜の材料とし
て金属酸化物にITO、低融点金属にPbを使用したとき、
素子の寿命が10％延びた。
また、従来は第３図に示す如くＨ型の素子形状にしな
くては素子放出部が得られなかったが、本発明によれば
第２図に示す様な棒状の素子形状でも電子放出部を形成
することが出来た。従って本発明は、素子の面積が少な
くて済むので素子の集積化を容易にするものである。
くては素子放出部が得られなかったが、本発明によれば
第２図に示す様な棒状の素子形状でも電子放出部を形成
することが出来た。従って本発明は、素子の面積が少な
くて済むので素子の集積化を容易にするものである。
加えて、薄膜の材料として金属酸化物にITO、低融点
金属にPbを使用したとき、電子放出の効率が20〜30％向
上し、フォーミング時の電力を20％少なくすることが出
来た。
金属にPbを使用したとき、電子放出の効率が20〜30％向
上し、フォーミング時の電力を20％少なくすることが出
来た。
［発明の効果］ 以上説明した様に本発明の電子放出素子では、金属酸
化物と低融点金属の２つの電子放出材料を基板上に並べ
る様にして素子を構成しているため、従来10-1mmのオー
ダーでしか制御できなかった通電放向に対する電子放出
部の位置を、フォトリソグラフィーの技術を用いて、２
材料の境界線を指定することで、10μｍのオーダーで精
度良く、再現性良く制御できる。その結果、素子の電子
放出の効率が増し、低電力でフォーミング出来る様にな
り、歩留りを良くする効果がある。
化物と低融点金属の２つの電子放出材料を基板上に並べ
る様にして素子を構成しているため、従来10-1mmのオー
ダーでしか制御できなかった通電放向に対する電子放出
部の位置を、フォトリソグラフィーの技術を用いて、２
材料の境界線を指定することで、10μｍのオーダーで精
度良く、再現性良く制御できる。その結果、素子の電子
放出の効率が増し、低電力でフォーミング出来る様にな
り、歩留りを良くする効果がある。
第１図（ａ），（ｂ）は本発明に係る電子放出素子の概
略平面図及び断面図、第２図は本発明に係るＨ型構造で
ない電子放出素子の概略平面図、第３図は従来の電子放
出素子の概略平面図である。 1,2,11,12……電極、 ３……金属酸化物から成る薄膜、 4,14……電子放出部、 ５……低融点金属から成る薄膜、 6,15……基板、 13……電子放出材料から成る薄膜。
略平面図及び断面図、第２図は本発明に係るＨ型構造で
ない電子放出素子の概略平面図、第３図は従来の電子放
出素子の概略平面図である。 1,2,11,12……電極、 ３……金属酸化物から成る薄膜、 4,14……電子放出部、 ５……低融点金属から成る薄膜、 6,15……基板、 13……電子放出材料から成る薄膜。
Claims (6)
- 【請求項１】基板上に並設された電極間に、通電処理に
よって形成された電子放出部を有する薄膜を備えた電子
放出素子において、薄膜が、融点の異なる二種の薄膜を
基板上に併設したもので、この二種の薄膜の境界部に前
記電子放出部が形成されていることを特徴とする電子放
出素子。 - 【請求項２】前記薄膜のうち、融点のより高い材料から
なる薄膜はマイナス極側であり、融点のより低い材料か
らなる薄膜はプラス極側であることを特徴とする特許請
求の範囲第１項記載の電子放出素子。 - 【請求項３】前記融点の異なる材料は、一方が金属酸化
物で、他方が該金属酸化物よりも融点の低い金属である
ことを特徴とする特許請求の範囲第１項又は第２項記載
の電子放出素子。 - 【請求項４】基板上に並設された電極間に、通電処理に
よって形成された電子放出部を有する薄膜を備えた電子
放出素子の製造方法において、融点の異なる二種の薄膜
を基板上に併設して形成し、該薄膜に通電処理を施し
て、二種の薄膜の境界部に前記電子放出部を形成するこ
とを特徴とする電子放出素子の製造方法。 - 【請求項５】前記通電処理は、前記薄膜のうち、融点の
より高い材料からなる薄膜をマイナス極側、融点のより
低い材料からなる薄膜をプラス極側として行われること
を特徴とする特許請求の範囲第４項記載の電子放出素子
の製造方法。 - 【請求項６】前記融点の異なる材料は、一方が金属酸化
物で、他方の該金属酸化物よりも融点の低い金属である
ことを特徴とする特許請求の範囲第４項又は第５項記載
の電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26939587A JP2610143B2 (ja) | 1987-10-27 | 1987-10-27 | 電子放出素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26939587A JP2610143B2 (ja) | 1987-10-27 | 1987-10-27 | 電子放出素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01112633A JPH01112633A (ja) | 1989-05-01 |
| JP2610143B2 true JP2610143B2 (ja) | 1997-05-14 |
Family
ID=17471810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26939587A Expired - Fee Related JP2610143B2 (ja) | 1987-10-27 | 1987-10-27 | 電子放出素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2610143B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241613B2 (ja) * | 1995-10-12 | 2001-12-25 | キヤノン株式会社 | 電子放出素子、電子源および画像形成装置の製造方法 |
| JP4143665B2 (ja) | 2005-12-13 | 2008-09-03 | キヤノン株式会社 | 電子放出素子の製造方法、及びそれを用いた、電子源並びに画像表示装置の製造方法 |
-
1987
- 1987-10-27 JP JP26939587A patent/JP2610143B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01112633A (ja) | 1989-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2630988B2 (ja) | 電子線発生装置 | |
| JP2704731B2 (ja) | 電子放出素子及びその駆動方法 | |
| US5285129A (en) | Segmented electron emission device | |
| JPH0687392B2 (ja) | 電子放出素子の製造方法 | |
| JP2632359B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2610143B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2632883B2 (ja) | 電子放出素子 | |
| JP2630983B2 (ja) | 電子放出素子 | |
| JP2614048B2 (ja) | 電子放出素子の製造方法およびその製造装置 | |
| JPH02299136A (ja) | 画像形成装置 | |
| JP2727193B2 (ja) | 電子放出素子の製造方法 | |
| JP2678757B2 (ja) | 電子放出素子およびその製造方法 | |
| JPH01112631A (ja) | 電子放出素子及びその製造方法 | |
| JP2617739B2 (ja) | 電子放出素子の製造方法及び電子放出素子 | |
| JP2614047B2 (ja) | 電子放出素子の製造方法 | |
| JP2631007B2 (ja) | 電子放出素子及びその製造方法と、該素子を用いた画像形成装置 | |
| JP2646235B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2622838B2 (ja) | 電子放出素子の製造方法 | |
| US2663818A (en) | Electron discharge device | |
| JP2646236B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2748128B2 (ja) | 電子線発生装置 | |
| JP2630984B2 (ja) | 電子放出素子の製造方法 | |
| JP2727194B2 (ja) | 電子放出装置及び電子線発光装置 | |
| JP2748143B2 (ja) | 電子線発光装置 | |
| JP2835962B2 (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |