JP4143665B2 - 電子放出素子の製造方法、及びそれを用いた、電子源並びに画像表示装置の製造方法 - Google Patents

Description

本発明は電子放出素子、及びそれを用いた、電子源並びに画像表示装置に関する。また、本発明は、テレビジョン放送などの放送信号を受信し、放送信号に含まれる映像情報、文字情報、音声情報を、表示および再生するテレビジョンなどの情報表示再生装置に関する。

従来、電子放出素子として、特許文献１〜５に開示される表面伝導型電子放出素子が知られている。図１５（ａ）〜（ｄ）を用いて表面伝導型電子放出素子の作成工程の一例を以下に示す。

まず、実質的に絶縁性の基体１上に一対の補助電極（２，３）を形成する（図１５（ａ））。次に、一対の補助電極（２，３）間を導電性膜４で接続する（図１５（ｂ））。特許文献５には、ＮｉとＮｉ酸化物からなる導電性膜４を開示しており、そして、Ｎｉ酸化物中のＮｉが、導電性膜４中の全Ｎｉの５ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％以下であることが開示されている。また、Ｎｉ酸化物としては、Ｎｉ酸化物は、ＮｉＯ、Ｎｉ_２Ｏ_３が開示されている。また、導電性膜４が微粒子膜で構成されることも開示されている。

そして、一対の補助電極（２、３）間に電圧を印加することで、導電性膜４の一部に第１の間隙７を形成する「通電フォーミング」と呼ばれる処理を施す（図１５（ｃ））。

「通電フォーミング」処理は、導電性膜４に電流を流し、その電流に起因したジュール熱で導電性膜４の一部に第１の間隙７を形成する工程である。この「通電フォーミング」処理により、第１の間隙７を挟んで対向する一対の電極（４ａ、４ｂ）を形成することができる。そして、好ましくは、「活性化」と呼ばれる処理を施す。「活性化」処理は、典型的には、炭素含有ガス雰囲気中で、一対の補助電極（２、３）間に電圧を印加する工程を含む。この処理により、第１の間隙７内の基板１上および第１の間隙７近傍の電極（４ａ、４ｂ）上に導電性のカーボン膜（２１ａ、２１ｂ）が形成される（図１５（ｄ））。この結果、第１の間隙７の内側に、第１のカーボン膜２１ａと第２のカーボン膜２１ｂとの間の空隙で規定される第２の間隙８が形成される。「活性化」処理により、「通電フォーミング」処理だけで形成した電子放出素子に比べて電子放出特性を向上することができる場合がある。以上の工程により電子放出素子が形成される。

この様にして形成した電子放出素子を複数配列することで構成した電子源と、蛍光体等からなる発光体膜を備えた基板とを対向させて、その間を大気圧よりも低い圧力（典型的には真空）に維持することで画像表示装置を構成することができる。

図１６（ａ）は、上記「活性化」処理を行った後の電子放出素子を模式的に示した平面図である。図１６（ｂ）は図１６（ａ）のＢ−Ｂ'線における断面模式図であり、図１５（ｄ）と基本的に同じ図である。上記電子放出素子から電子を放出させる際には、一方の補助電極（２または３）に印加する電位を他方の補助電極（３または２）に印加する電位よりも高くする。この様に補助電極２と補助電極３との間に電圧を印加する事で、第２の間隙８に強い電界が生じる。その結果、低電位側の補助電極（３または２）に接続するカーボン膜（２１ａまたは２１ｂ）の端縁であって、第２の間隙８の外縁を構成する部分の多数の箇所（複数の電子放出部）から電子が放出されると考えられている。
特開２０００−２３１８７２号公報 特開平１−１１２６３３号公報 特開平１−９３０２４号公報 特開平１０−５０２０８号公報 特開平０９−３３０６４９号公報

上述した従来の「通電フォーミング」処理の方法としては、例えば、金属からなる導電性膜４に真空中で通電処理する方法や、金属酸化物からなる導電性膜４に還元性のガスを含む雰囲気下で通電処理する方法が挙げられる。

しかしながら、金属からなる導電性膜４に通電するだけの方法は、簡便ではあるが、「通電フォーミング」処理に要する電力量が大きくなる。そのため、「通電フォーミング」処理に求められる装置の能力が高くなってしまうという問題があった。また、例えば３０インチ以上のディスプレイを想定した場合に、製造時間の短縮を行うために、金属からなる多数の導電性膜を同時に「通電フォーミング処理」しようとすると、導電性膜を共通に接続する配線に流すべき電流量が極端に増大してしまう。その結果、大きな電流を流せる配線が必要となる。また、配線抵抗に起因した電圧降下が発生し、各導電性膜に印加される電圧が異なってしまい、形成される間隙の形状にバラツキが生じ易くなる場合がある。

一方、還元性のガスを含む雰囲気下で、ＰｄＯなどの金属酸化物の導電性膜に「通電フォーミング」処理を行う方法では、「通電フォーミング」処理に要する電力量は金属からなる導電性膜に「通電フォーミング」処理を行う場合に比べて抑制できる。しかしながら、還元性ガスを含む雰囲気の制御や、導電性膜の還元の程度の制御が必要となるので、金属からなる導電性膜に真空中で「通電フォーミング」処理を行う場合に比べて複雑になる。また、「通電フォーミング」処理によって導電性膜４に発生する熱を利用して導電性膜の抵抗を徐々に変化させる必要があるため、「通電フォーミング」処理に要する時間も長くなる。また、多数の導電性膜に対して、還元雰囲気下で「通電フォーミング」処理を行うと、全ての導電性膜を同時に処理できないので、処理の途中で導電性膜の抵抗値の変化にバラツキが生じ、結果、形成される間隙の形状にバラツキが生じ易くなる場合がある。

そこで、本発明は、金属からなる導電性膜４の場合と同様に簡易で、そして、金属酸化物からなる導電性膜４の場合と同様に低電力で、しかも短時間に、良好な電子放出特性を得ることのできる間隙を形成することのできる方法を提供することを目的とする。

即ち、本発明の第１の発明である電子放出素子の製造方法は、「第１の材料からなる多数の第１粒子と該第１粒子の抵抗よりも低い抵抗を備えると共に前記第１の材料とは異なる第２の材料からなる多数の第２粒子とを含む膜に電流を流すことで、前記膜の一部に間隙を形成する工程を含み、
（ｉ）前記膜に含まれる前記第１粒子の比率が２％以上３０％以下で且つ前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５以上１０００以下、
（ｉｉ）前記膜に含まれる前記第１粒子の比率が２％以上４０％以下で且つ前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５以上８００以下、
（ｉｉｉ）前記膜に含まれる前記第１粒子の比率が２％以上６０％以下で且つ前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５以上４００以下、
のいずれか１つの条件を前記膜が満たす」、ことを特徴とする。

本発明の第２の発明である電子放出素子の製造方法は、「第１の材料からなる多数の第１粒子と、該第１粒子の抵抗よりも低い抵抗を備えると共に前記第１の材料とは異なる第２の材料からなる多数の第２粒子と、を含む膜に電流を流すことで、前記膜の一部に間隙を形成する工程を含み、前記膜に含まれる前記第１粒子の比率が２％以上５０％以下であり、前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５０以上４００以下であり、前記第１粒子および第２粒子の標準偏差が平均粒径の３３．３％以下である」、ことを特徴とする。

また、上記本発明においては、さらに、「１×１０^−５Ｐａ以下の圧力の下で前記膜に前記電流を流すこと」、「第１の補助電極と第２の補助電極との間を接続するように前記膜を配置し、該第１の補助電極と該第２の補助電極との間に電圧パルスを印加することで、前記膜に前記電流を流すこと」、「前記膜は、前記第１粒子と前記第２粒子とが不均質に混在した膜であること」、「前記第１粒子および第２粒子の平均粒径が５ｎｍ以上２０ｎｍ以下であること」、をも特徴とする。

さらに、本発明は、上記製造方法により製造する電子放出素子を備える電子源の製造方法をもその特徴とする。

また、本発明は、上記製造方法により製造する電子源と電子源から放出された電子が照射される発光体とを備える画像表示装置の製造方法をもその特徴とする。

本発明の電子放出素子の製造方法では、少なくとも２種類の材料からなる粒子（第１粒子および第２粒子）を含む導電性膜を構成し、第１粒子と第２粒子との抵抗の比、及び、第１粒子の含有率を上記の様に設定する。その結果、予め、「通電フォーミング」時に効率的に電界集中（電流集中）を起す点（部分）を導電性膜に多数作りこむことができる。その結果、小さな電力で、短時間に、再現性良く、簡易に、良好な電子放出特性を発現させることのできうる間隙を形成することができる。

本発明の電子放出素子の製造方法について、図１、図２を用いて説明する。図２（ａ）〜（ｃ）は平面模式図であり、図１（ａ）〜（ｃ）のぞれぞれは、図２（ａ）〜（ｃ）の点線Ｂ−Ｂ'での断面模式図である。

本発明の電子放出素子の製造方法は、下記（工程１）および（工程２）により基本的に成立する。

（工程１）
低抵抗の粒子からなる第２粒子と高抵抗の粒子からなる第１粒子とを備える導電性膜４（詳しくは後述する）がその上に配置された基体１を用意する（図１（ａ）、図２（ａ））。尚、図１（ａ）は図２（ａ）の点線Ｂ−Ｂ'の断面模式図である。第１粒子および第２粒子の平均粒径は、実用的には、後述する導電性膜４に求められる抵抗値や大きさなどから、５ｎｍ以上２０ｎｍ以下であれば良い。また、実用上、第１粒子および第２粒子の平均粒径が５ｎｍ以上２０ｎｍ以下であることに加えて、粒径の標準偏差（σ）が平均粒径の３３．３％以下であれば、後述する「通電フォーミング」を特に再現性良く行うことができ、且つ、非常に良好な電子放出特性を得る上で特に好ましい。尚、３３．３％という値は、粒径分布がほぼ正規分布と仮定すれば、平均粒径に対して±３σの範囲に９９．９％（≒１００％）の粒径が含まれることから導き出される値である。また、実用的には、第１粒子の平均粒径と第２粒子の平均粒径との差は、５ｎｍ以下であることが好ましい。また、この様に第１粒子と第２粒子との形態差（平均粒径及び又は標準偏差）が小さければ、低抵抗な第２粒子は「低抵抗率な材料の粒子」、高抵抗な第１粒子は「高抵抗率な材料の粒子」と言い換える事が出来る。また、本発明における導電性膜４の平均膜厚が、粒子の平均粒径と同じかほぼ同じであることが、「通電フォーミング」を再現性良く行うために好ましい。実用的には導電性膜４の平均膜厚が粒子の平均粒径の１倍以上１．５倍未満であることが、「通電フォーミング」を再現性良く行うために好ましい。

（工程２）
続いて、導電性膜４に対して「通電フォーミング」処理を施すことで、第１の間隙７を形成する（図１（ｂ）、図２（ｂ））。尚、図１（ｂ）は図２（ｂ）の点線Ｂ−Ｂ'の断面模式図である。

また、上記それぞれの工程の前および／あるいは後に、別の工程を付加することも可能である。例えば、好ましくは、（工程２）の後に、（工程３）として、詳しくは後述する「活性化」処理を行う（図１（ｃ）、図２（ｃ））。

また、図１及び図２では、第１補助電極２および第２補助電極３とを用いた例を示したが、導電性膜４に電流を流すことができれば良いので、補助電極（２、３）は必ずしも必要ではない。

尚、「通電フォーミング」処理で形成される第１の間隙７は、電流が流れる方向（補助電極２と補助電極３とが対向する方向）と概ね直交する方向に延在する。第１の間隙７は直線状に限らず、蛇行形状である場合もあるが、多くは蛇行形状である。この処理により、導電性膜４は、実質的に、間隙７を挟んで対向する、第１の電極４ａと第２の電極４ｂとなる。つまり、理想的には、間隙７によって、導電性膜４が完全に２つに分割される。尚、導電性膜４は２つに完全に分離されていなくても（非常に微細な領域で第１の電極４ａと第２の電極４ｂとが繋がっていても）、間隙７（第１の電極４ａと第２の電極４ｂとの間）が十分に高抵抗な状態に形成されていれば、実効的に問題はない。

そのため、「通電フォーミング」処理は、第１の間隙７の生成により、第１電極４ａと第２電極４ｂとの間が十分に高抵抗になった時点で終了する。換言すれば、第１補助電極２と第２補助電極３との間が十分に高抵抗になった時点で「通電フォーミング」処理を終了する。

第１電極４ａと第２電極４ｂとの間の抵抗値は、例えば、電圧（例えば０．１Ｖ程度の電圧）を補助電極２と補助電極３の間に印加することによって補助電極２と補助電極３の間を流れる電流から求めることができる。実用的には、補助電極２と補助電極３との間の抵抗値が、「通電フォーミング」処理前に比べて２桁以上高くなった時点で、「通電フォーミング」処理を終了させることができる。この様に、「通電フォーミング」工程の前後で、２桁以上抵抗値を上昇させることができれば、駆動時（電子放出時）における無効電流が少なく、電子放出効率（放出電流／素子電流）の高い電子放出素子を実現できる。ただし、「通電フォーミング」工程では、間隙７が形成されることが前提であることは言うまでもない。つまり、例え抵抗値が２桁以上上昇したとしても、間隙７が全く形成されない処理は本発明の「通電フォーミング」処理ではない。

尚、「通電フォーミング」処理を行う前の導電性膜４の抵抗値としては、電子放出素子に許容される大きさや、配線の抵抗値や、補助電極２と補助電極３との間の距離Ｌや、駆動時に求める抵抗値などに応じて適宜選定される。しかしながら、例えば３０インチ以上のディスプレイで、電子放出素子の数として１９２０×１０８０個以上を想定すると、「通電フォーミング」処理を行う前の導電性膜４の実用的な抵抗値の範囲としては、１００Ω以上１００ｋΩ以下が好ましい。また、図１８を用いて後述するように、一つの配線に多数の導電性膜４を共通に接続して、多数の導電性膜４に対して実質的に同時に「通電フォーミング」処理を行うことで、製造時間を短縮する場合がある。そのような場合を考慮すると、導電性膜４の抵抗値の範囲は、より実用的には、８ｋΩ以上５０ｋΩ以下が好ましい。また、導電性膜４の膜厚（多くの場合、粒径に置き換えることができる）は、再現性の観点および上記した抵抗値の実現性から、実用的には、５ｎｍ以上４０ｎｍ以下、より好ましくは５ｎｍ以上２０ｎｍ以下に設定される。このような抵抗値の範囲および膜厚の範囲を導電性膜４が備えるように、導電性膜４は多数の第１粒子と多数の第２粒子とを用いて形成される。

本発明における「通電フォーミング」処理によって、導電性膜４の抵抗値を２桁以上上昇させることができた後には、補助電極２と補助電極３とが対向する方向とは実質的に垂直な方向における導電性膜４の端から端まで（実効的に）、間隙７が形成される。そして、補助電極２と補助電極３との間に流れる電流Ｉｆと補助電極２と補助電極３の間に印加する電圧Ｖｆの関係を見ると、図９で示す様な非線形特性が得られる。尚、良好な間隙７の形成が行われない場合（「抵抗値が２桁以上上昇しない場合」と換言することもできる）には、補助電極２と補助電極３の間にオーミックな電流成分が残るため、十分な非線形性が発現しない。

「通電フォーミング」処理は、電圧パルスを導電性膜４に印加することで行うことが好ましい。そして、「通電フォーミング」処理は、１×１０^−５Ｐａ以下の圧力の下で行うことが好ましい。図３では、電圧パルスを繰返し印加する場合を示しているが、本発明を用いれば、理想的には、１つの電圧パルスの印加によって、導電性膜４に間隙７を形成することができる。しかしながら、安定に「通電フォーミング」処理を行うのであれば、電圧パルスを複数回導電性膜４に印加することが好ましい。複数回電圧パルスを印加することは、導電性膜４の成膜の再現性が低い場合や、同一の配線に多数の導電性膜４を接続し当該配線を通じて多数の導電性膜４に同時に「通電フォーミング」処理する場合に、特に好ましい。

電圧パルスを繰返し印加する場合、パルスの波高値（電圧値）を実質的に一定とする図３（ａ）に示す手法と、時間と共にパルスの波高値（電圧値）を変化させる（電圧を増加させる、あるいは、電圧の増減を繰返す）図３（ｂ）に示す手法とがある。

図３（ａ）及び図３（ｂ）におけるＴ１及びＴ２は電圧パルスのパルス幅とパルス間隔（休止時間）である。Ｔ１は１μｓｅｃ以上１０ｍｓｅｃ以下、Ｔ２は１０μｓｅｃ以上１０ｍｓｅｃ以下の範囲で設定することが好ましい。電圧パルスの波高値（ピーク電圧）は、導電性膜４の形態や抵抗値などに応じて適宜選択される。

用いるパルスの波形は、三角波に限定されるものではなく、矩形波等の所望の波形を採用することができる。図３（ｂ）の三角波においては、波高値（ピーク電圧）を、例えば０．１Ｖステップ程度づつ、増加させることができる。

基体１としては、絶縁性もしくは実質的に絶縁性の基体を用いることが好ましい。例えば、酸化シリコン（典型的にはシリカ）を積層したガラス基板、石英ガラス基板、青板ガラス基板、アルミナ等のセラミックス基板、シリコン基板等を用いることができる。良好な電子放出特性を得る上で、青板ガラスに比べてＮａなどのアルカリ成分を低減した、いわゆる、低アルカリガラスや無アルカリガラスを用いることが好ましい。後述する「活性化」を良好に行うためには、低アルカリガラスまたは無アルカリガラスの上に酸化シリコン（典型的にはシリカ）を被覆した基板を用いることが好ましい。

また、基体１は、上記した基板そのもので構成される形態だけでなく、例えば基板上に配置された、絶縁性もしくは実質的に絶縁性の構造体であっても良い。即ち、例えば、ガラス基板上に多面体（典型的には直方体の構造物あるいは直方体に近似した構造物）をフォトリソグラフィー法など公知の手法で形成し、その表面に導電性膜４を配置した形態であっても良い。この様な場合には、導電性膜４を配置する構造体（基体）の表面が、後述するアノード電位が印加される導電性膜（メタルバックあるいはアノード電極）の平面に対して所定の角度（典型的には９０度あるいは実質的に９０度）を有する形態であることが好ましい。メタルバックあるいはアノード電極に対して、導電性膜４を配置する表面が所定の角度を備えることでアノードに到達する電子の量を増加させることができる。

補助電極（２、３）を用いる場合には、補助電極（２、３）を基体１上に配置した後に、第１補助電極２と第２補助電極３との間を接続するように導電性膜４を配置することが好ましい。この場合、導電性膜４は、第１補助電極２および第２補助電極３のぞれぞれの少なくとも一部を覆うことが、電気的な接続を安定にすることができるので、好ましい。補助電極（２，３）の材料は、一般的な導電性材料を用いることができる。例えば、Ａｇ、Ｎｉ、Ｃｒ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ等の金属、或は、それらの合金等から適宜選択することができる。

第１補助電極２と第２補助電極３との間隔Ｌ、補助電極（２、３）の幅Ｗは、電子放出素子の応用される形態等を考慮して適宜設定される。間隔Ｌは、好ましくは、１μｍ以上５００μｍ以下の範囲に設定され、より好ましくは、１μｍ以上２０μｍ以下の範囲に設定される。幅（Ｗ）は、電子放出量（Ｉｅ）を考慮して、５μｍ以上２００μｍ以下の範囲に好ましくは設定される。補助電極（２，３）の膜厚ｄは、１０ｎｍ以上１０μｍ以下の範囲に好ましくは設定される。また、導電性膜４への電流の安定供給および駆動時における電子放出特性の安定性の観点から、補助電極（２、３）の幅（Ｗ）は導電性膜４の幅（Ｗ'）よりも大きく設定することが好ましい。

本発明の特徴である導電性膜４は、少なくとも、抵抗の異なる２種類の粒子（高抵抗粒子と低抵抗粒子）を含む。そのため、導電性膜４は、高抵抗な粒子７１からなる第１粒子と低抵抗な粒子７０からなる第２粒子とから構成されると言う事ができる。従って、第１粒子の抵抗は、第２粒子の抵抗よりも高いことになる。また、第１粒子および第２粒子は、それぞれ、導電性膜４中に多数配置される。すなわち、導電性膜４は複数の第１粒子と複数の第２粒子とを含む。本発明においては、前述したように、上記２種類の粒子の形態（平均粒径及び又は粒径の標準偏差）にそれほど差がなければ、「抵抗」という表現は「抵抗率」という表現と等価または実質的に等価である。そのため、第１粒子は「第２粒子を構成する材料に比して高抵抗率な材料からなる粒子」、第２粒子は「第１粒子を構成する材料に比して低抵抗率な材料からなる粒子」と表現することもできる。

上記第１粒子７１及び第２粒子７０は、詳しくは後述する抵抗比の関係を満たすように選択される。尚、ここで言う、「抵抗比」とは、第２粒子の抵抗に対する第１粒子の抵抗の比を意味している。換言すれば、「抵抗比」とは、（第１粒子７１の抵抗）／（第２粒子７０の抵抗）で表される値である。また、第１粒子と第２粒子の形態（平均粒径及び又は標準偏差）にそれほど差がなければ、「抵抗比」とは、「第１粒子を構成する材料の抵抗率／第２粒子を構成する材料の抵抗率」として表すことができる。第１粒子を構成する材料としては、酸化コバルト、酸化ニッケル、酸化パラジウム、酸化ビスマス、酸化イリジウム、酸化ルテニウム、アモルファスカーボンなどが好ましく選択される。一方、第２粒子を構成する材料としては、パラジウム、コバルト、白金、ビスマス、イリジウム、ルテニウムなどが好ましく選択される。また、第１粒子および／または第２粒子の各々が、合金のような多元素で構成されるものであってもよい。このような形態の一例としては、例えば、第２粒子が、パラジウムとコバルトの合金から構成され、第１粒子がアモルファスカーボンから構成される場合が挙げられ、この組合せは特に好ましい。尚、バルク材料の抵抗率と、本発明のようなナノオーダーの粒子の材料の抵抗率は必ずしも比例関係にない。

また、導電性膜４中の第１粒子の含有率（導電性膜４に含まれる第１粒子の比率）は、後述する関係を満たすように設定される。尚、導電性膜４は非常に薄い膜である。そのため、導電性膜４中の第１粒子（または第２粒子）の含有率は、「導電性膜４中の第１粒子（または第２粒子）の面積占有率」と言い換えることができる。上記含有率（面積占有率）は、典型的には、導電性膜４の上方から後述するＦＥ−ＡＥＳやＥＳＣＡやＸＰＳ、ＥＰＭＡ等によって測定した際の第１粒子の含有率（第１領域の面積占有率）から算出する事が出来る。勿論、第２粒子の含有率（第２領域の面積占有率）から算出することもできる。

尚、本発明の導電性膜４は互いに抵抗の異なる３種類以上の粒子で構成された場合にも適用することができる。

後述する「通電フォーミング」処理により形成される間隙７を、より再現性よく、かつ、低電力で形成することができるので、多数の粒子で導電性膜４が構成される。これは、後述する電界集中領域を導電性膜４中に多数形成できるためである。

尚、導電性膜４に含まれる多数の粒子の一部または全部において、隣り合う粒子同士が焼結した形態や融着した形態（例えばひょうたん形状やピーナッツ形状）であっても良い。粒子の粒径（典型的には粒子の最大径（直径）で規定することができる）は、均一である必要はないが、前述したように粒子の形態（平均粒径及び又は標準偏差）の差が少ない方が好ましい。

本発明の導電性膜４は、スパッタリング法や蒸着法やインクジェット法などの公知の様々な製造方法を用いて形成することができる。例えば、多数の酸化ニッケル粒子と多数の白金（Ｐｔ）粒子とからなる導電性膜４をインクジェット法で形成する場合には、ニッケル錯体と白金錯体とを溶媒に溶かしてインクを用意する。そして、このインクをインクジェット装置を用いて上記した基体１上に塗布（付与）する。そして、その後、酸素含有雰囲気中で焼成することで、酸化ニッケル粒子と白金粒子とを含む導電性膜４を形成できる。金属錯体としては、パラジウムやコバルトなどの錯体も候補に挙げることができる。また、溶媒（分散媒）中に、ニッケル酸化物の粒子と白金粒子とを分散させたインクを用意し、これをインクジェット法や回転塗布法などを用いて、基体１上に塗布し、溶媒を加熱除去することで導電性膜４を形成することもできる。

本発明に好適に用いられる導電性膜４は、「通電フォーミング」処理時に電界（または電流）が集中する領域を、多数備える。そのため、導電性膜４は、不均質な膜（特段の周期性や規則性が実質的にない膜）であるほど、本発明の効果が顕著になる。このような不均質な膜を得るために、本発明の導電性膜４は、多数の第１粒子と多数の第２粒子とが混在した膜で構成される。

また、上記した不均質な膜を形成する方法も様々な手法を採用することができる。例えば、第１粒子と第２粒子を形成するための、それぞれの成膜タイミングや成膜条件を互いに異ならせてスパッタリング法や蒸着法で形成する方法を採用することができる。また、第１粒子と第２粒子とを溶媒中に分散したインクを用意し、これをインクジェット法で塗布する方法も採用することができる。このように様々な方法が考えられるが、勿論、本発明は、このような方法に限定されるものではない。

図４に、導電性膜４中に含まれる第１粒子７１の含有率と、第１補助電極２と第２補助電極３との間の抵抗値（導電性膜４の抵抗値）と、の関係を示す。即ち、（Ａ）の場合は、導電性膜４が第２粒子７０のみで構成されており、（Ｄ）の場合は、導電性膜４が第１粒子７１のみで構成されていることを表している。また、図５（Ａ）〜（Ｄ）は、図４の表中に示された（Ａ）〜（Ｄ）の割合で第１粒子７１が含まれた導電性膜４を、それぞれ、上から見た際の模式図である。

第１粒子７１と第２粒子７０とを、均質（均一）に混ざり合わせた場合は、導電性膜４中に含まれる第１粒子７１の割合の変化に対応して、第１補助電極２と第２補助電極３との間の抵抗値が、ほぼ線形に変化する（図４の破線６０参照）。一方、図５（Ｂ）、（Ｃ）の様に第１粒子７１と第２粒子７０とを不均質に混ざり合わせた場合、第１粒子７１の含有率の変化に対する、第１補助電極２と第２補助電極３との間の抵抗値の変化は、非線形となる（図４の実線６１参照）。即ち、第１粒子と第２粒子とが不均質に存在する（不均質に混ざった）導電性膜４では、第１粒子の面積占有率の変化に対する、第１補助電極２と第２補助電極３との間の抵抗値の変化が、非線形となる。

次に、「通電フォーミング」処理中に、導電性膜４内で電界が集中する領域について、図５（Ａ）〜（Ｄ）を用いて説明する。尚、図５（Ａ）〜（Ｄ）において、１は基体、２は第１補助電極、３は第２補助電極、４は導電性膜、７０は第２粒子、７１は第１粒子である。

図５（Ａ）の形態は、導電性膜４中に含まれる第１粒子７１の割合（第１粒子の面積占有率）が０％の場合である。即ち、この場合は、導電性膜４が全て第２粒子７０のみから構成されることになる。そのため第１補助電極２と第２補助電極３との間の抵抗値は、第１粒子７１を含む場合に比べて低くなる。そして、導電性膜４の抵抗は実質的にどの場所においても変わらないため、定性的には、電界が集中する（特異的に電流が集中する）ような特異的な領域は発生しない。

図５（Ｂ）の形態は、導電性膜４中に第２粒子７０と第１粒子７１とが存在した場合である。即ち、導電性膜４に第２粒子７０と第１粒子７１とが不均質に存在する。図５（Ａ）の場合に比べ、第１補助電極２と第２補助電極３との間の抵抗が大きくなる。また、この形態の導電性膜４に「通電フォーミング」処理を行うと、第１補助電極２と第２補助電極３との間を流れる電流のパスが局所的に制限されるため、局所的に電界が集中する領域７２が導電性膜４の一部に生成される。

図５（Ｃ）の形態は、導電性膜４中に含まれる第１粒子７１の割合を図５（Ｂ）の形態に比べて多くした場合である。この場合、図５（Ｂ）の場合よりも、第１補助電極２と第２補助電極３との間の抵抗値自体が大きくなる。また、この形態の導電性膜４に「通電フォーミング」処理を行うと、図５（Ｂ）の場合と同様に、電流パスが制限され、局所的に電界が集中する領域７２が生成される。

図５（Ｄ）の形態は、導電性膜４中に含まれる第１粒子７１の割合が１００％の場合である。即ち、この場合は、導電性膜４が全て第１粒子７１から構成されることになる。そのため、第１補助電極２と第２補助電極３の間の抵抗値は図５（Ａ）〜（Ｃ）のいずれの形態よりも高くなる。そして、この場合は、図５（Ａ）の場合と同様に、「通電フォーミング」処理時において電界が局所的に集中するような特異的な領域は発生しない。

つまり、図５（Ｂ）や図５（Ｃ）の様に、第１粒子７１と第２粒子７０とを不均質に混ぜ合わせることで構成した導電性膜４を用意すれば、「通電フォーミング」処理時に電界が集中する領域７２を予め設けておくことができる。その結果、第１の間隙７を、再現性良く低い電力で形成することができる。図５（Ａ）や図５（Ｄ）の形態の導電性膜４に「通電フォーミング」処理を行っても、実質的には、電界の集中を利用せずに間隙７を形成することになる。その結果、図５（Ａ）や図５（Ｄ）の形態の導電性膜４では、本発明の「通電フォーミング」処理に要する電力に比べ、遥かに大きな電力が必要となる。従って、図５（Ａ）や図５（Ｄ）の形態の導電性膜４に「通電フォーミング」処理を低い電力で行うために、従来は、導電性膜４を金属酸化物で形成し、還元性ガスを含む雰囲気下で「通電フォーミング」処理を行わなければならなかった。尚、金属膜で導電性膜４を構成すると、多大な電流を流す必要があり、大きな電力が必要となる。

この様に、第１粒子７１と第２粒子７０とを混ぜた導電性膜４を用いることで、「通電フォーミング」処理時に電界が集中する領域７２を導電性膜４に予め設けておくことができる。しかし、電子放出素子を作成する場合には、導電性膜４の一部に僅かな間隙７が形成されても十分な電子放出特性を得ることができない。十分な電子放出特性を得るためには、導電性膜４の幅（Ｗ'）方向（補助電極２と補助電極３とが対向する方向とは実質的に垂直な方向）において、導電性膜４の端から端まで延在する間隙７を形成することが重要である。この様な十分な電子放出特性を得ることのできる間隙７を形成するには、「通電フォーミング」時に、電界が集中する領域７２を多数発生させる必要がある。十分な電子放出特性を得ることのできる間隙７は、前述した様に、実用的には、第１電極４ａと第２電極４ｂとの間の抵抗値（補助電極２と補助電極３との間の抵抗値）が「通電フォーミング」前に比べて２桁以上上昇した形態であると言える。

そこで、図６（Ａ）〜（Ｃ）を用いて、「通電フォーミング」時に多数の電界集中点を発生させることのできる導電性膜４について説明する。

図６（Ａ）〜（Ｃ）では、導電性膜４中の第１粒子７１の割合（第１領域の面積占有率）を３０％（第２粒子７０の割合（第２領域の面積占有率）を７０％）に固定している。そして、第１粒子７１と第２粒子７０の抵抗の比を変化させた時に、「通電フォーミング」処理で形成される間隙７の形態の差を模式的に示した。

「通電フォーミング」処理時に投入する電力（補助電極２と補助電極３との間に投入する電力）を一定にした場合、形成される間隙７の形態は、大きく分けると、図６（Ａ）、図６（Ｂ）、図６（Ｃ）の３つに分類することができる。

図６（Ａ）に示す形態は、抵抗比（第１粒子７１の抵抗／第２粒子７０の抵抗）を５より小さくした場合を示している。即ち、この形態では、間隙７は互いに離れて（途切れて）複数形成される場合が多い。そして、この様な形態では、間隙７が導電性膜４の幅（Ｗ'）方向の全域に渡って形成されず、第１補助電極２と第２補助電極３とが導電性膜４を介して、実質的にオーミックな接続を維持したままとなる場合が多い。この原因としては、第１粒子７１と第２粒子７０との抵抗比が小さいために、「通電フォーミング」時に発生する電界集中領域の数が少なかったため、あるいは、発生した電界の強度が弱かったためではないかと推察される。また、この形態の場合には、「活性化」処理を行っても大きな電子放出量を得ることができない。また、電子放出時に第１補助電極２と第２補助電極３との間を流れる無効電流（素子電流Ｉｆ）が多くなる。

図６（Ｂ）に示す形態は、抵抗比を５以上１０００以下とした場合を示している。この形態では、図６（Ａ）に示した形態とは異なり、１つの連続した間隙７によって、導電性膜４が、実質的にまたは完全に、２つに分離されている。そして、この場合には、「通電フォーミング」処理の前と後で、導電性膜４の抵抗値が２桁以上上昇していた。また、この形態の場合には、「活性化」処理を行うと大きな電子放出量を得ることができた。そして、この形態の場合には、図６（Ａ）の形態に比べて電子放出時に生じる無効電流を少なくすることができ、結果、高い電子放出効率（電子放出電流／素子電流）を得ることができる。

図６（Ｃ）に示す形態は、抵抗比を１０００より大きくした場合を示している。この形態では、間隙７は、図６（Ａ）に示した形態と同様に、間隙７が導電性膜４の幅（Ｗ'）方向の全域に渡って形成されない。この原因としては、図６（Ａ）の場合と同様、「通電フォーミング」時に発生する電界集中領域が少なかったため、あるいは、発生した電界の強度が弱かったためではないかと推察される。

この様に、導電性膜４中に含まれる第１粒子７１の割合を３０％（第２粒子７０の割合を７０％）に設定した場合は、抵抗比を５以上１０００以下に設定する。この様に設定することで、間隙７を、実質的に、導電性膜４の幅（Ｗ'）方向の全域に渡って形成することができる。また、「通電フォーミング」処理の前と後で、導電性膜４の抵抗値が２桁以上上昇させることができる。

次に、図６に示した例は、導電性膜４中に含まれる第１粒子７１の割合を３０％に設定した例であった。そこで、抵抗比を変化させることに加えて、導電性膜４中に含まれる第１粒子７１の割合（第１領域の面積占有率）をも変化させた場合に形成される間隙７について、図７の表に示す。図７の表において、横軸は導電性膜４中に含まれる第１粒子７１の割合（第１領域の面積占有率）であり、縦軸は抵抗比である。尚、図７に示された表では、「通電フォーミング」時に導電性膜４への印加電圧（第１補助電極２と第２補助電極３との間に印加する電圧）を全てのケースで同じ電圧とした場合について表している。

尚、粒子の抵抗の制御は、用いる材料や組成の制御に限らず、例えば、第１粒子の酸化度合いを制御することによっても行うことができる。また、第１粒子およびあるいは第２粒子のそれぞれを同じ２種類の元素から構成し、その２種類の元素の含有率（組成比）を変えることによっても実現することができる。

図７の表中における、○印は、図６（Ｂ）で説明した場合と同様に、「通電フォーミング」処理によって、（実質的に）１つの連続した間隙７が形成された場合を示している。即ち、「通電フォーミング」処理によって間隙７が形成され、且つ、「通電フォーミング」処理の前と後で、導電性膜４の抵抗値が２桁以上上昇させることができた場合を示している。

一方で、図７の表中における×印は、図６（Ａ）や図６（Ｃ）で説明した場合などと同様に、良好な間隙７が形成されなかった場合を示している。

図７の表から、以下の（１）〜（３）のいずれかに設定することで、導電性膜４を電気的に十分に分断する間隙７を再現性よく形成することができることがわかる。換言すると、以下の（１）〜（３）のいずれかに設定することで、「通電フォーミング」処理によって間隙７が形成され、且つ、「通電フォーミング」処理の前に比べ「通電フォーミング」処理の後の導電性膜４の抵抗値を２桁以上上昇させることができる。結果、良好な間隙７を形成することができ、良好な電子放出特性を得ることができる。
（１）：抵抗比を５以上１０００以下とし、且つ、導電性膜に含まれる第１粒子の割合を２％以上３０％以下とする。
（２）：抵抗比を５以上８００以下とし、且つ、導電性膜に含まれる第１粒子の割合を２％以上４０％以下とする。
（３）：抵抗比を５以上４００以下とし、且つ、導電性膜に含まれる第１粒子の割合を２％以上６０％以下とする。

上記（１）〜（３）のいずれかの条件を満たす導電性膜４を用いれば、従来、金属酸化物の導電性膜の「通電フォーミング」時に必要であった還元性ガスを用いなくとも、還元性ガスを用いた場合と同等の小さな電力で良好な間隙７を得ることができる。

換言すると、本発明の導電性膜４では、（Ａ）導電性膜に含まれる第１粒子の割合を２％以上３０％以下の範囲とする場合には、抵抗比を５以上１０００以下に設定し、（Ｂ）導電性膜に含まれる第１粒子の割合を３０％より大きく４０％以下の範囲とする場合には、抵抗比を５以上８００以下に設定し、（Ｃ）導電性膜に含まれる第１粒子の割合を４０％より大きく６０％以下の範囲とする場合には、抵抗比を５以上４００以下とする。

この様に導電性膜４を設定することで、「通電フォーミング」処理中における導電性膜４の還元状態（抵抗の変化）の制御を基本的に不要にすることができる。さらに、上記の様に導電性膜４を設定することで、「通電フォーミング」に要する電力も小さくすることができ、製造装置を簡略化することができる。また、同時に、「通電フォーミング」処理に要する時間も短縮できる。

また、第２粒子の抵抗に対する前記第１粒子の抵抗の比を５０以上４００以下とすれば、前述した粒径の標準偏差を３３．３％まで許容しても、良好な電子放出特性を得ることができる。また、このとき、前記第１粒子の比率が２％以上５０％以下とすることが実用上好ましく、さらには、第１粒子および第２粒子の平均粒径を５ｎｍ以上２０ｎｍ以下とすることが特に好ましい。

尚、本発明に用いる導電性膜４は抵抗の異なる２種類の粒子でのみ構成されるものに限定されるものではない。即ち、本発明は、導電性膜４が互いに抵抗の異なる３種類以上の粒子で構成された場合にも適用可能である。その場合、実用上、合計の含有率（面積占有率）が、導電性膜４の７０％以上に達する２種類の粒子の組合せを選択し、当該２種類の粒子間で、前述した抵抗及び含有率の関係を満たせば本発明の効果を奏する事ができる。

上記の条件を満たす本発明の導電性膜４を用いれば、「通電フォーミング」処理後における第１電極４ａと第２電極４ｂとの間の抵抗値を「通電フォーミング」処理前に比べて２桁以上高くすることができる。さらに、間隙７の形状のばらつきも少なくすることができる。そして、「通電フォーミング」処理後において、第１電極４ａと第２電極４ｂとの間に流れる無効電流を少なくすることができる。

従って、多数の導電性膜（「通電フォーミング」処理後の導電性膜）を配線に共通に接続し、後述する「活性化」処理を多数の導電性膜に同時に行った場合、配線に流れる無効電流を低減できる。そのため、「活性化」処理時の配線における電圧降下を低くすることができる。そのため、各導電性膜（電子放出素子）に対して、均一性の高い「活性化」処理を、共通の配線を介して簡便に行うことができる。

上記（工程２）に続いて、好ましくは（工程３）として、「活性化」処理を行う。第１の間隙７の形態や間隙７の幅（第１電極４ａと第２電極４ｂの間隔）や導電性膜４の材料などにもよるが、「活性化」処理を行うことで、電子放出電流（Ｉｅ）、電子放出効率（Ｉｅ／Ｉｆ）を向上することができる。尚、（工程２）で形成される間隙７が、１ｎｍ以上１０ｎｍ以下であり、駆動時（電子放出時）に安定した電子放出特性を長期に渡って維持することができる場合は、必ずしも「活性化」を行う必要はない。例えば、「通電フォーミング」処理により形成される間隙７の幅が、典型的には、１ｎｍ以上１０ｎｍ以下（好ましくは３ｎｍ以上１０ｎｍ以下）に形成されれば、「活性化」処理を行わなくても良い場合もある。

「活性化」処理を行うことで、「通電フォーミング」で形成した第１の間隙７の内側に位置する基体１の表面上およびその近傍の電極（４ａ、４ｂ）上に、導電性のカーボン膜（２１ａ、２１ｂ）を配置することができる（図１（ｃ）、図２（ｃ）参照）。この結果、第１の間隙７の内側に、第２の間隙８が形成される。第２の間隙８は、第１のカーボン膜２１ａと第２のカーボン膜２１ｂとの隙間に相当する。第２の間隙８の幅（第１のカーボン膜２１ａと第２のカーボン膜２１ｂとの間隔）は、典型的には、１ｎｍ以上１０ｎｍ以下（好ましくは３ｎｍ以上１０ｎｍ以下）に設定される。３ｎｍ以上であれば、３０Ｖ未満の電圧を第２の間隙８に加えても安定な電子放出を長期に渡って維持できる。１０ｎｍを超えると、駆動時に必要な電圧（電子放出させるために必要な電圧）が高くなり、用いる駆動回路のコストが高くなってしまう。

「活性化」処理は、典型的には、炭素含有ガス（例えば有機物質ガス）を含む雰囲気下で、第１電極４ａと第２電極４ｂとの間（補助電極２と補助電極３の間）に電圧パルスを繰り返し印加することで行うことができる。尚、電圧パルスは、第１電極４ａと第２電極４ｂの電位の関係（補助電極２と補助電極３の電位の関係）を周期的に逆転させながら、繰返し印加することが好ましい。この様に第１電極４ａと第２電極４ｂの電位の関係（補助電極２と補助電極３の電位の関係）を繰返し逆転させながら電圧パルスを印加することで、カーボン膜を第１電極４ａ側と第２電極４ｂ側の双方に効率良く堆積させることができる。

上記炭素含有ガスの典型例としては有機物質が挙げられる。有機物質としては、例えば、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来る。また、より具体的には、メタン、エタン、プロパンなどＣ_ｎＨ_２ｎ＋２で表される飽和炭化水素、エチレン、プロピレンなどＣ_ｎＨ_２ｎ等の組成式で表される不飽和炭化水素を用いることができる。また、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等も使用できる。

「活性化」処理により、雰囲気中に存在する有機物質から、炭素或は炭素化合物からなる膜（カーボン膜２１ａ、２１ｂ）を形成することができる。その結果、一般的に、放出電流Ｉｅを著しく向上することができる。

炭素或は炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含する）、非晶質カーボン（アモルファスカーボンまたはアモルファスカーボンと前記グラファイトの微結晶の混合物）である。尚、ＨＯＰＧはほぼ完全なグラファイト結晶構造を指し、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたものを指、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。

良好な電子放出特性を長期に渡って維持する上で、カーボン膜（２１ａ、２１ｂ）の膜厚は、１０ｎｍ以上１００ｎｍ以下の範囲とするのが好ましい。

「活性化」は、例えば、第１電極４ａと第２電極４ｂとの間（第１補助電極２と第２補助電極３との間）を流れる素子電流（Ｉｆ）を測定し、素子電流の値が所望の値に到達した時点で終了することができる。なお、「活性化」処理で用いる電圧パルスのパルス幅、パルス間隔、パルス波高値などは適宜所望の値に設定される。

この「活性化」処理で堆積された導電性のカーボン膜（２１ａ、２１ｂ）により、第１の間隙７の幅を実効的に狭めることができ、結果、電子放出に必要な駆動電圧を下げることができ、かつ、電子放出効率（Ｉｅ／Ｉｆ）を向上させることができる。

また、上記（工程３）に続いて、好ましくは（工程４）として、カーボン膜（２１ａ、２１ｂが形成された基体１にベーキング処理を施す。この工程は、上記「活性化」処理を行って形成した電子放出素子を、大気圧よりも低い圧力に維持された雰囲気（減圧雰囲気）中で、加熱処理することで、基体１の表面や電子放出素子表面に付着した余分な不純物を除去する。

ベーキング処理時の大気圧よりも低い圧力雰囲気中における有機成分の分圧は、炭素あるいは炭素化合物がほぼ新たに堆積しない分圧である。典型的には炭素あるいは炭素化合物の分圧が１０^−６Ｐａ以下、好ましくは１０^−８Ｐａ以下に設定される。

また、ベーキング条件は、８０℃〜２５０℃好ましくは１５０℃以上に設定される。真空容器内の圧力は極力低くすることが必要で、１０^−５Ｐａ以下が好ましく、さらには１０−６Ｐａ以下が特に好ましい。

以上のような工程を経て形成される本発明の電子放出素子を駆動する際の雰囲気は、上記ベーキング処理終了時の雰囲気を維持するのが好ましいが、これに限るものではない。例えば、有機物質が十分除去されていれば、真空度自体は多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、また真空容器や基板などに吸着したＨ_２ＯやＯ_２なども除去でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、安定する。

また、上述した本発明の導電性膜４を構成する第１粒子と第２粒子の抵抗比及び導電性膜４に含まれる第１粒子の比率は、上記「通電フォーミング」工程前の導電性膜４から検証する事が好ましい。しかしながら、例えば、導電性膜４の一部であって、補助電極（２、３）上に位置する部分は、間隙７の近傍に比べて、電子放出素子や画像表示装置を製造する工程の影響を受け難い。従って、上記した抵抗比や導電性膜４中の第１粒子の比率や組成比等を分析する際には、例えば、上記部分を分析することで、「通電フォーミング」前の導電性膜４の状態を実効的に測定することができる。

導電性膜４中の第１粒子の比率（「面積占有率」）の測定方法としては、例えばＦＥ−ＡＥＳ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、ＥＳＣＡ（Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ ｆｏｒ Ｃｈｅｍｉｃａｌ Ａｎａｌｙｓｉｓ）や、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて測定することができる。即ち、導電性膜４表面の２次元的な表面解析を行うことで組成を測定することができる。ＥＳＣＡやＸＰＳでは、導電性膜４表面の単位面積あたり（典型的には縦１μｍ×横１μｍの正方形の領域で定義することができる）の化学結合状態をマッピングすることによって測定することができる。

導電性膜４が多数の粒子で構成されている場合、電界放射型オージェ電子分光分析装置（ＦＥ−ＡＥＳ）を用いることでも、各粒子の組成を分析することが可能である。導電性膜４の膜厚は、補助電極２と補助電極３の間隔および幅に比べて、非常に小さい値である。そのため、導電性膜４の表面状態を測定しさえすればよい。第１粒子（第１領域）と第２粒子（第２領域）の比（面積比）や、第１粒子（第１領域）および／または第２粒子（第２領域）の面積占有率は、導電性膜４の上方から上述した方法を用いて実効的に算出することができる。尚、本発明に用いることができる導電性膜は、その一部において、その膜厚方向に複数（典型的には２個）の粒子が重なっている形態のものを除外するものではない。

また、上記第１粒子及び／又は第２粒子の抵抗の測定は、補助電極（２、３）上に位置する導電性膜の一部を切り出して行うような、様々な測定方法を用いて行う事もできる。

また、上述したＦＥ−ＡＥＳを用いて、粒子の組成を分析し、当該分析した粒子の抵抗をＡＦＭ（原子間力顕微鏡）のコンタクトモードを利用してＡＦＭのプローブを粒子に接触させて測定することもできる。この方法の場合は、特に、補助電極（２、３）上に位置する導電性膜（粒子）を測定することが好ましい。この方法によれば、ＡＦＭのプローブと補助電極との間に流れる電流から粒子の抵抗を測定することができる。

上述した工程を経て得られた本発明の電子放出素子の基本特性について、図８，図９を参照しながら説明する。尚、ここでは、上記「活性化」処理を行った電子放出素子について説明する。また、説明を簡略化するために、補助電極（２、３）を図面から省略している。

図８は、真空処理装置の一例を示す模式図であり、この真空処理装置は測定評価装置としての機能をも兼ね備えている。図８においても、図１に示した粒子と同じ粒子には図１に付した符号と同一の符号を付している。

図８において、５５は真空容器であり、５６は排気ポンプである。真空容器５５内には電子放出素子が配されている。５１は第１電極４ａと第２電極４ｂとの間（第１補助電極２と第２補助電極３との間）に素子電圧Ｖｆを印加するための電源である。５０は第１電極４ａと第２電極４ｂとの間（第１補助電極２と第２補助電極３との間）を流れる素子電流Ｉｆを測定するための電流計である。５４は電子放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極である。５３はアノード電極５４に電圧を印加するための高圧電源である。５２は電子放出素子から放出される放出電流Ｉｅを測定するための電流計である。アノード電極５４の電圧は、１ＫＶ〜１０ＫＶであり、アノード電極５４と電子放出素子との距離Ｈを１〜８ｍｍの範囲として測定を行うことができる。真空容器５５内には、不図示の真空計等の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。

排気ポンプ５６は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とにより構成することができる。ここに示した真空装置は、不図示のヒーターにより加熱できる。従って、この真空装置を用いると、前述の「通電フォーミング」以降の工程も行うことができる。

図９は、図８に示した真空装置を用いて測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電圧Ｖｆとの関係を模式的に示した図である。図９においては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいので、任意単位で示している。尚、縦・横軸ともリニアスケールである。図９に示す特性は、「通電フォーミング」処理によって上述した幅などの条件を満たす間隙７を形成することができた場合には、「活性化」処理を行わなくても、似通った特性を得ることができる。

図９からも明らかなように、本発明の電子放出素子は、放出電流Ｉｅに関して次の３つの特徴的性質を有する。

即ち、第１に、本素子はある電圧（閾値電圧と呼ぶ；図９中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以下では放出電流Ｉｅが殆ど検出されない。つまり、放出電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形素子である。

第２に、放出電流Ｉｅが素子電圧Ｖｆに単調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。

第３に、アノード電極５４（図８参照）に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。つまり、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。

以上の説明より理解されるように、本発明の電子放出素子は、入力信号に応じて、電子放出特性を容易に制御できることになる。この性質を利用すると複数の電子放出素子を配して構成した電子源、画像形成装置等、多方面への応用が可能となる。

次に、本発明の電子放出素子の応用例について以下に述べる。本発明の電子放出素子を複数個基板上に配列し、例えば電子源や画像表示装置が構成できる。

電子放出素子の配列については、種々のものが採用できる。一例として、一方向（行方向）に配置した多数の電子放出素子が並列に接続されるように、夫々の第１導電性膜４ａと第２導電性膜４ｂとを第１の配線と第２の配線で共通に接続する。そして、この様にして構成した電子放出素子の行を、多数、同一基板上に配列する。そして、同一方向（行方向）に伸びる第１および第２の配線と直交する方向（列方向）に、且つ、各電子放出素子の上方に位置するように、制御電極（グリッドとも呼ぶ）を配置する。この様な構成とすることにより、各電子放出素子から放出される電子を制御することができる。

一方で、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の第１導電性膜４ａをＸ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の第２導電性膜４ｂをＹ方向の配線に共通に接続する形態もある。この様な形態はいわゆる「単純マトリクス」配列である。単純マトリクス配列について以下に詳述する。

本発明の電子放出素子については、前述した通り３つの特性がある。即ち、電子放出素子からの放出電子は、閾値電圧以上では、第１導電性膜４ａと第２導電性膜４ｂとの間に印加するパルス状電圧の波高値と幅で制御できる。一方、閾値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の電子放出素子にパルス状電圧を適宜印加すれば、入力信号に応じて、電子放出素子を選択して電子放出量を制御できる。

以下この原理に基づき、本発明の電子放出素子を「単純マトリクス」配列して得られる電子源を備えた基板（リアプレート）７１について、図１０を用いて説明する。図１０において、７１は基板（リアプレート）、７２はＸ方向配線（Ｄｘ１〜Ｄｘｍ）、７３はＹ方向配線（Ｄｙ１〜Ｄｙｎ）である。７４は本発明の電子放出素子である。

ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成することができる。配線の材料、膜厚、幅は適宜設計される。Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線７２と同様に形成される。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。

不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成された酸化シリコン（典型的にはＳｉＯ_２）等で構成される。Ｘ方向配線７２とＹ方向配線７３の交差部の電位差に耐え得るように、層間絶縁層の膜厚、材料、製法が適宜選択される。Ｘ方向配線７２とＹ方向配線７３は、画像表示装置などの大気圧よりも低い圧力に維持された空間の内部から外部に端子として引き出されている。

各電子放出素子７４を構成する第１導電性膜４ａ（第１補助電極２）はｍ本のＸ方向配線７２のいずれか１つと電気的に接続され、第２導電性膜４ｂ（第１補助電極３）はｎ本のＹ方向配線７３のいずれか１つに電気的に接続されている。

配線７２と配線７３を構成する材料及び第１および第２導電性膜（第１および第２補助電極）を構成する材料は、その構成元素の一部あるいは全部が同一であっても、また夫々異なってもよい。

尚、このような「単純マトリクス」配列の電子源を備える基板（リアプレート）の製造方法の一例を図１７を用いて以下に説明する。

まず、基体（リアプレート）７１上に、第１補助電極２と第２補助電極３とからなる電極ユニット（２、３）を、所望の数（例えば、１９２０（列）×１０８０（行））、行列状に設ける（図１７（ａ））。

次に、補助電極３を縦方向に共通に接続するＸ方向配線７２を、電極ユニットの列数に相当する数と同数（または同数以上）設ける（図１７（ｂ））。

続いて、次の工程で形成するＹ方向配線７３とＸ方向配線７２とが交差する各交差部に絶縁層４４を形成する（図１７（ｃ））。

次に、補助電極２を横方向に共通に接続するＹ方向配線７３を、電極ユニットの行数に相当する数と同数（または同数以上）設ける（図１７（ｄ））。

次に、各々が、各電極ユニットの第１補助電極２と第２補助電極３とを接続するように、前述した本発明の導電性膜４を、電極ユニット数と同数形成する（図１７（ｅ））。

続いて、各導電性膜４に間隙７を設ける（図１７（ｆ））。間隙７の形成は、１つのＹ方向配線７３に共通に接続する全てのユニットに実質的に同時に行うことが好ましい。

具体的な方法を図１８を用いて説明する（尚、図１８において、他の図面で用いた番号と同じ番号を付した粒子は、同じ粒子を示している）。例えば、多数あるＹ方向配線７３のうちの１つのＹ方向配線をスイッチング回路１４０３を用いて選択するのと同期して、全てのＸ方向配線７２を選択する。全てのＸ方向配線７２を選択する手法としては、例えば、全てのＸ方向配線を共通電極１４０１に接続すれば良い。そして、スイッチング回路１４０３を用いて選択した１つのＹ方向配線と全てのＸ方向配線７２との間に図３に示したような電圧パルスをパルス発生源１４０２を用いて印加することで、前述した「通電フォーミング」工程を行えばよい。この様にすれば、選択されたＹ方向配線に共通接続された全てのユニット（選択されたＹ方向配線に共通接続された導電性膜４）に対し、多少時間的なズレは生じるが、実質的に同時に間隙７を形成することができる。そして、このような動作を、スイッチング回路１４０３を用いて順次選択するＹ方向配線を切り替えていけば、全てのユニットに間隙７を形成することができる。

尚、ここでは、１つのＹ方向配線毎に「通電フォーミング」工程を行う例を示したが、複数のＹ方向配線を同時に選択すれば、同時に選択された複数のＹ方向配線に共通に接続する導電性膜４に、実質的に同時に「通電フォーミング」処理を行うこともできる。

また、本発明の導電性膜４は、理想的には１回の電圧パルスの印加で間隙７を形成することができる。そのため、「通電フォーミング」工程で印加するパルスは、理想的には、Ｙ方向配線の数だけで済む（例えばＹ方向配線７３の数が１０８０ならパルス数は１０８０回）。しかしながら、配線の抵抗や、電極ユニットの抵抗や、導電性膜４の抵抗などのバラツキによっては必ずしも１回の電圧パルスの印加で間隙７が形成されるとは限らない。従って、「通電フォーミング」において、１つのＹ方向配線あたりに印加する電圧パルスは、複数回印加することが、安定に、再現性良く、良好な間隙７を形成する上で好ましい。

また、１つのＹ方向配線あたりに印加する電圧パルスの数が１より大きい場合は、連続する電圧パルスの間（パルスとパルスの間）に、他のＹ方向配線に共通して接続されたユニットに対して電圧パルスを印加することが好ましい。即ち、図１８を用いて説明すると、例えば、Ｄｙ１を選択して電圧パルスを印加した後に次にＤｙ１を選択して電圧パルスを印加するまでの間に、Ｄｙ２〜Ｄｙ１０８０まで順次電圧パルスを印加する。このようにすれば、「通電フォーミング」工程に要する時間を短縮することができる。また、複数のＹ方向配線を同時に選択すれば、その本数の応じてさらに「通電フォーミング」処理に要する時間を短縮することができる。例えば、Ｙ方向配線（Ｄｙ１〜Ｄｙ１０８０）を１０本づつに分けて１０８のグループを設定する。そして、１０８のグループの各々から１つのＹ方向配線を同時に選択して電圧パルスを１回印加する。続いて、１０８のグループの各々から別のＹ方向配線を同時に選択し電圧パルスを１回印加する。この手順を順次繰返すことで、実質的に１０本のＹ方向配線を同時に「通電フォーミング」処理を行うことができる。このようにすれば、短時間に多数の導電性膜４に間隙７を形成することができる。

そして、上記した「単純マトリクス」型の電子源のＸ方向配線７２には、Ｘ方向に配列した電子放出素子７４の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線７３には、Ｙ方向に配列した電子放出素子７４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、走査信号と変調信号の差電圧として供給される。

次に、この様な単純マトリクス型の電子源を用いて構成した画像表示装置について、図１１と図１２を用いて説明する。図１６は、画像表示装置のディスプレイパネル８８の一例を示す模式図であり、図１２は、図１１のディスプレイパネル８８に使用される蛍光体膜８４の一例の模式図である。

図１１において、７１は電子放出素子７４を複数配した基板（リアプレート）であり、７２，７３は、電子放出素子の一対の補助電極（２，３）と接続されたＸ方向配線及びＹ方向配線ある。８６はガラス基板８３の内面に蛍光体膜８４とアノード電極である導電性膜（メタルバック）８５等が形成されたフェースプレートである。８２は支持枠であり、該支持枠８２には、リアプレート７１、フェースプレート８６が接続されている。８８はディスプレイパネルであり、フェースプレート８６と支持枠８２とリアプレート７１とで構成される。

尚、フェースプレート８６とリアプレート８１の間に、スぺーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつディスプレイパネル８８を構成することもできる。

図１２は、蛍光体膜８４の一例を示す模式図である。蛍光体膜８４は、モノクロームの場合は蛍光体のみで構成することができる。カラーの蛍光体膜の場合は、蛍光体の配列により、ブラックストライプ（図１７（ａ））あるいはブラックマトリクス（図１７（ｂ））等と呼ばれる光吸収部材（黒色部材）９１と蛍光体９２とから構成することができる。光吸収部材９１を設ける目的は、カラー表示の場合、異なる発光色の蛍光体９２間の境目を黒くすることで混色等を目立たなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することにある。光吸収部材９１の材料としては、黒鉛を主成分とする材料の他、導電性があり光の透過及び反射が少ない材料を用いることができる。

蛍光体膜８４の内面側（リアプレート側）には、通常、アノード電極（導電性膜）８５が設けられる。このアノード電極を、アルミニウムなどの金属膜で形成したものが「メタルバック」と呼ばれる。メタルバックを設ける目的としては、蛍光体からの発光のうち内面側（リアプレート側）へ向かう光をフェースプレート８６側へ反射させることによりディスプレイの発光輝度を向上させることが挙げられる。また、電子ビーム加速電圧を印加するためのアノード電極として作用させること、及び、ディスプレイパネル８８内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等が挙げられる。メタルバックは、蛍光体膜作製後、蛍光体膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作製できる。

フェースプレート８６には、更に蛍光体膜８４の導電性を高めるため、蛍光体膜８４の外面側（蛍光体膜８４とガラス基板８３の間）に透明電極（不図示）を設けてもよい。

この様なディスプレイパネル８８は、例えば以下のようにして形成することが好ましい。即ち、上述した本発明の製造方法によって多数の電子放出素子を予めリアプレート７１上に形成する（電子源を備える基板を用意する）。一方で、上述の方法などで蛍光体膜８４とメタルバック８５とをフェースプレート８６上に形成する。そして、リアプレート７１とフェースプレート８６との間に支持枠８２を配置し、支持枠８２とフェースプレート及びリアプレートとの接合部をインジウムやフリットガラスなどの接着剤で接合し封止する。尚、支持枠８２とフェースプレート及びリアプレートとの接合は、大気圧よりも低い所定の圧力下で行えば、そのまま、フェースプレートとリアプレートとの間の空間を所定の圧力に維持したディスプレイパネル８８を得ることができる。

上記ディスプレイパネル８８内の各電子放出素子７４には、端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを通じて電圧を印加することにより、所望の電子放出素子から電子放出させることができる。この時、高圧端子８７を通じ、導電性膜８５に５ｋＶ以上３０ｋＶ以下、好ましくは１０ｋＶ以上２５ｋＶ以下の電圧を印加する。尚、フェースプレート８６と基板７１との間隔は１ｍｍ以上５ｍｍ以下、更に好ましくは１ｍｍ以上３ｍｍ以下に設定される。この様にする事で、選択した電子放出素子から放出された電子は、導電性膜８５を透過し、蛍光体膜８４に衝突する。そして蛍光体９２を励起・発光させることで画像を表示するものである。

なお、以上述べた構成においては、各粒子の材料等、詳細な部分は上記した内容に限られるものではなく、目的に応じて適宜変更される。

また、図１１を用いて説明した本発明のディスプレイパネル８８を用いて、テレビなどのような、情報を表示または再生する、情報表示再生装置を構成することができる。

具体的には、テレビジョン放送などの放送信号を受信する受信装置と、受信した信号を選曲するチューナーと、選曲した信号に含まれる映像情報、文字情報、音声情報の少なくとも１つを、ディスプレイパネル８８のスクリーンに表示および／あるいは再生させる。尚、ここで言う「スクリーン」は、図１１で示したディスプレイパネル８８においては、蛍光体膜８４に相当すると言うことができる。この構成によりテレビジョンなどの情報表示再生装置を構成することができる。勿論、放送信号がエンコードされている場合には、本発明の情報表示再生装置はデコーダも含むことができる。また、音声信号については、別途設けたスピーカーなどの音声再生手段に出力して、ディスプレイパネル８８に表示される映像情報や文字情報と同期させて再生する。

また、映像情報または文字情報をディスプレイパネル８８に出力してスクリーンに表示および／あるいは再生させる方法としては、例えば以下のように行うことができる。まず、受信した映像情報や文字情報から、ディスプレイパネル８８の各画素に対応した画像信号を生成する。そして生成した画像信号を、ディスプレイパネル８８の駆動回路に入力する。そして、駆動回路に入力された画像信号に基づいて、駆動回路からディスプレイパネル８８内の各電子放出素子に印加する電圧を制御して、画像を表示する。

図１３は、本発明に係るテレビジョン装置のブロック図である。受信回路は、チューナーやデコーダ等からなり、衛星放送や地上波等のテレビ信号、ネットワークを介したデータ放送等を受信し、復号化した映像データをＩ／Ｆ部（インターフェース部）に出力する。Ｉ／Ｆ部は、映像データを表示装置の表示フォーマットに変換して上記ディスプレイパネル８８に画像データを出力する。画像表示装置は、ディスプレイパネル８８、駆動回路及び制御回路を含む。制御回路は、入力した画像データに表示パネルに適した補正処理等の画像処理を施すともに、駆動回路に画像データ及び各種制御信号を出力する。駆動回路は、入力された画像データに基づいて、ディスプレイパネル８８の各配線（図１１のＤｏｘ１〜Ｄｏｘｍ、Ｄｏｙ１〜Ｄｏｙｎ参照）に駆動信号を出力し、テレビ映像が表示される。受信回路とＩ／Ｆ部は、セットトップボックス（ＳＴＢ）として画像表示装置とは別の筐体に収められていてもよいし、また画像表示装置と同一の筐体に収められていてもよい。

また、インターフェースには、プリンター、デジタルビデオカメラ、デジタルカメラ、ハードディスクドライブ（ＨＤＤ）、デジタルビデオディスク（ＤＶＤ）などの画像記録装置や画像出力装置に接続することができる構成とすることもできる。そして、この様にすれば、画像記録装置に記録された画像をディスプレイパネル８８に表示させることもできる。また、ディスプレイパネル８８に表示させた画像を、必要に応じて加工し、画像出力装置に出力させることもできる情報表示再生装置（またはテレビジョン）を構成することができる。

ここで述べた情報表示再生装置の構成は、一例であり、本発明の技術思想に基づいて種々の変形が可能である。また、本発明の情報表示再生装置は、テレビ会議システムやコンピュータ等のシステムと接続することで、様々な情報表示再生装置を構成することができる。

以下、具体的な実施例を挙げて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更を行うことができる。

［実施例１］
図１４を用いて、本実施例の電子放出素子の作成方法を説明する。

（工程−ａ）
青板ガラス上にスパッタリング法により酸化シリコン層を堆積し、これを基板１とした。続いて、この基板１を洗浄した後、真空蒸着法により厚さ５ｎｍのＴｉ、厚さ２５ｎｍのＰｔを続けて堆積した後、フォトリソグラフィー技術によりパターニングし、補助電極（２，３）を形成した（図１４（ａ））。補助電極の間隔Ｌ（図２（ａ）参照）は１０μｍとした。このようにして基板１上に第１補助電極２と第２補助電極３を配置した。そして、第１補助電極２と第２補助電極３との間をつなぐ導電性膜４を形成した（図１４（ｂ））。導電性膜４は、多数のＣｏＯの粒子と多数のＰｄの粒子とが不均質に混合した膜からなり、スパッタリング法を用いて作成した。導電性膜４の幅Ｗ'（図２（ａ）参照）はいずれも６０μｍに設定した。

尚、それぞれの材料の堆積時間を制御することで、導電性膜４中に含まれるＣｏＯ粒子とＰｄ粒子の含有率（組成比）を変化させた５種類の導電性膜４（下記（表１）参照）を作成した。即ち、上記工程−ａによって、サンプル（各々が、（表１）に示す５種類の導電性膜４のいずれか１つの導電性膜と、その導電性膜に接続する第１及び第２補助電極とからなる）を５つ作成した。尚、本実施例では、パラジウムの抵抗に対しする酸化コバルトの抵抗は１５０（ＣｏＯ：Ｐｄ＝１５０：１）である。ＣｏＯの抵抗とＰｄの抵抗は、表１に示したＮｏ．１とＮｏ．５のサンプルを用いて行なうことができる。それぞれの粒子（ＣｏＯ、Ｐｄ）の抵抗は、ＡＦＭのコンタクトモードを利用して測定することができることは前述したとおりである。また、含有率（面積占有率）は、ＦＥ−ＡＥＳを用いて計測することができる。

尚、５種類の導電性膜４（Ｎｏ．１〜Ｎｏ．５）の膜厚は、いずれも、平均１５ｎｍとなるように成膜した。また、５種類の導電性膜４を構成する第１粒子および第２粒子の平均粒径はともに１５ｎｍであり、粒径の標準偏差は２ｎｍであった。即ち、粒径の標準偏差は平均粒径の１３．３％であった。

上記５つのサンプルの各々に対して、図８に示した真空容器５５内で、以下の工程−ｂ、工程−ｃを行った。

（工程−ｂ）
第１補助電極２と第２補助電極３との間に電圧パルスを印加し、「通電フォーミング」処理を施した。なお、真空容器５５内の圧力は、１０^−５Ｐａ以下に維持した。パルス波形は、図３（ｂ）に示した、波高値の漸増する三角波パルスを用いた。尚、パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。
Ｎｏ．１の導電性膜４を備えたサンプルは、波高値５０Ｖで、間隙７が形成されたが、形成された第１の間隙７は、連続しておらず、途絶えた状態であった。
Ｎｏ．２の導電性膜４を備えたサンプルは、パルス波高値２０Ｖで、間隙７が形成された。
Ｎｏ．３の導電性膜４を備えたサンプルは、パルス波高値１５Ｖで、間隙７が形成された。
Ｎｏ．４の導電性膜４を備えたサンプルは、パルス波高値８Ｖで、間隙７が形成された。
Ｎｏ．５の導電性膜４を備えたサンプルは、パルス波高値５Ｖで、間隙７が形成されたが、形成された第１の間隙７は、導電性膜４の幅（Ｗ'）（図２（ａ）参照）方向の端から端まで達していなかった。

Ｎｏ．２〜Ｎｏ．４の導電性膜４を備えたサンプルの第１補助電極２と第２補助電極３との間の抵抗値を測定したところ、「通電フォーミング」処理の前と後で、第１補助電極２と第２補助電極３との間の抵抗値が２桁以上（１００倍以上）増加していた。また、電子顕微鏡にて間隙７の形態を観察した結果、Ｎｏ．２〜Ｎｏ．４の導電性膜４を備えたサンプルでは、第１補助電極２と第２補助電極３とが対向する方向とは実質的に直交する方向における導電性膜４の端から端まで連続した間隙７が形成されていた。

一方で、Ｎｏ．１の導電性膜４には、図６（Ａ）に示される様に、分離した（不連続な）複数の間隙が形成されており、マクロ的に見ても、導電性膜４が十分に分断されていなかった。また、形成された間隙７の幅（補助電極２と補助電極３とが対向する方向における長さ）も非常に広く、後述の「活性化」処理を行っても十分な電子放出特性が得られなかった。そして、Ｎｏ．５の導電性膜４では、図６（Ｃ）に示される様に、分離した（不連続な）複数の間隙が形成されていた。また、Ｎｏ．１およびＮｏ．５の導電性膜４を備えたサンプルでは、「通電フォーミング」処理後の補助電極２と補助電極３との間の抵抗値が、「通電フォーミング」処理前の抵抗値の１０倍程度に留まっていた。

（工程−ｃ）
上記工程―ｂに続いて、上記Ｎｏ．２〜Ｎｏ．４の導電性膜を備えたサンプルに対して、「活性化」処理を行った。具体的には、真空容器５５内にトルニトリルのガスを導入し、補助電極２と補助電極３との間に波高値２０Ｖの矩形波の電圧パルスを、補助電極２と補助電極３の電位の関係を周期的に逆転させながら、繰返し印加した。なお、パルス幅は１ｍｓｅｃ．、パルス間隔は１０ｍｓｅｃ．とした。その結果、いずれのサンプルも、補助電極２と補助電極３との間に流れる電流が時間とともに増加した。補助電極２と補助電極３との間に流れる電流１ｍＡ程度に達した時点で「活性化」処理を終了した。「活性化」処理を施すことで、いずれのサンプルにも、図１（ｃ）に示すように、第１カーボン膜２１ａと第２カーボン膜２１ｂとが形成されていた。尚、第１カーボン膜２１ａと第２カーボン膜２１ｂとの間には第２の間隙８が形成され、第２の間隙８内に位置する基体１の表面には凹部２２が形成されていた。

（工程−ｄ）
工程−ｃに続いて、Ｎｏ．２〜Ｎｏ．４のサンプルを、真空容器５５と共に加熱処理した。尚、加熱処理している間、真空容器５５内の排気を継続した。この処理は「安定化」処理と呼ばれる。真空容器５５の内部の圧力が１．３×１０^−６Ｐａ以下になった時点で「安定化」処理を終了した。

以上の工程によりＮｏ．２〜Ｎｏ．４の導電性膜を用いた電子放出素子を作成した。

続いて、上記電子放出素子について、上記「安定化」処理で形成した真空度を維持した状態で、電子放出特性を測定した。測定は、電源５１により補助電極２と補助電極３との間に電圧パルスを印加し、アノード電極５４に１ｋＶを印加して行った。アノード電極５４と素子の間隔Ｈは４ｍｍとした。その結果、図９と同様な非線形な電圧−素子電流特性と共に、良好な電子放出特性が観測された。

［比較例１］
比較例１では、導電性膜４として酸化パラジウム膜を用いた。そして、「通電フォーミング」処理を、還元性ガスである水素ガスを含む雰囲気中で行った。それ以外は、実施例１と同様に作成した。

尚、比較例１では導電性膜４として、以下の表２に示すように、３種類の酸化パラジウム膜を用いた。つまり、サンプル（各々が、下記（表２）に示す３種類の導電性膜４のいずれか１つと、その導電性膜に接続する第１及び第２補助電極とからなる）を３つ作成した。尚、導電性膜４の幅Ｗ'や補助電極の間隔Ｌなど（図２（ａ）参照）は上述した実施例と同様に設定した。また、（表２）にいおける「抵抗」は補助電極間の抵抗値に相当する。

「通電フォーミング」処理では、真空容器５５内を１０^−５Ｐａ以下に排気した後に、還元性ガス（Ｎ_２：９８％、Ｈ_２：２％）を真空容器５５内の圧力が１．３×１０^−３Ｐａになるまで導入し、電圧パルスを複数回、補助電極２と補助電極３との間に印加した。「通電フォーミング」処理で用いたパルス波形は、上述した実施例とは異なり、図３（ａ）に示した波高値が一定の三角波パルスとした。パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。

本比較例の各サンプルに対する「通電フォーミング」処理の結果を下記表３に示す。尚、Ｎｏ．６の導電性膜４については同じものを５つ用意した（Ｎｏ．６−１〜Ｎｏ．６−５）。そして、Ｎｏ．６−１〜Ｎｏ．６−５の５つの導電性膜４に対してそれぞれ異なる電圧値（２Ｖ、１０Ｖ、１８Ｖ、２５Ｖ、３０Ｖ）で、「通電フォーミング」処理を行った。

尚、「通電フォーミング」処理の際に、補助電極２と補助電極３との間に流れる最大電流をフォーミング電流：Ｉ_ｆｏｒｍとし、そのときに補助電極２と補助電極３との間に印加された電圧をフォーミング電圧：Ｖ_ｆｏｒｍとする。そして、上記フォーミング電流とフォーミング電圧との積を、フォーミングパワー：Ｐ_ｆｏｒｍとする。また導電性膜４の抵抗値（補助電極２と補助電極３との間の抵抗値）が、「通電フォーミング処理」前の導電性膜４の抵抗値の１０００倍に達するまでに、「通電フォーミング」処理開始から要した時間をフォーミング時間：Ｔ_ｆｏｒｍとする。

まず、Ｎｏ．６（Ｎｏ．６−１〜Ｎｏ．６−５）の導電性膜４における結果を説明する。

Ｖ_ｆｏｒｍが１０ＶであるＮｏ．６−４の場合、Ｐ_ｆｏｒｍが最小値をとることが判る。この様に、金属酸化物である酸化パラジウムを導電性膜４に用いた場合は、還元（もしくは凝集）ガス中で「通電フォーミング」処理を行うと、Ｖ_ｆｏｒｍを下げることができ、結果、Ｐ_ｆｏｒｍを下げられることがわかる。

次に、Ｎｏ．６の導電性膜よりも高い抵抗の導電性膜４（Ｎｏ．７、Ｎｏ．８）について説明する。尚、表３では、Ｐ_ｆｏｒｍが最小になる条件だけを示している。導電性膜４に対して互いに異なる電圧（２０Ｖ、２５Ｖ）を印加した場合を示している。

Ｎｏ．７とＮｏ．８の導電性膜４を用いたサンプルでは、いずれの場合もＴ_ｆｏｒｍは１０００〜２０００ｓｅｃ程度要するが、Ｐ_ｆｏｒｍを下げられることがわかる。

尚、Ｎｏ．６〜Ｎｏ．８のサンプルでは、還元性ガスを用いずに「通電フォーミング」処理を行おうとすると、２Ｖ〜２５Ｖのフォーミング電圧では、１時間以内にフォーミング処理が終了できなかった。つまり、還元性ガスの活用が「通電フォーミング」処理における低パワー化及び処理時間の短縮に必須であることがわかる。

次に、実施例１で示したＮｏ．１〜Ｎｏ．５の導電性膜４を備えるサンプルに対して同様の検討を行った結果を下記表４に示す。尚、「通電フォーミング」処理で用いたパルス波形は、上述した実施例とは異なり、図５（ａ）に示した波高値が一定の三角波パルスとした。パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。また、「通電フォーミング」処理時には、上述した比較例１とは異なり、還元性のガスを用いていない。

導電性膜４におけるＰｄの含有率が高くなると、Ｖ_ｆｏｒｍを小さくできる。ただし、Ｎｏ．１やＮｏ．５の導電性膜を用いたサンプルの場合は、上述した実施例で述べたように、「活性化」処理を行っても、十分な電子放出量が得られない。

ここで注目すべき点は、Ｎｏ．２〜Ｎｏ．４の導電性膜４を用いたサンプルでは、Ｐ_ｆｏｒｍが５０ｍＷ程度と小さく、Ｔ_ｆｏｒｍが０．０１ｓｅｃと非常に短いことである。Ｔ_ｆｏｒｍは０．０１ｓｅｃであり、パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．であるので、実質的に１回の電圧パルスの印加で良好な間隙７を形成することができることがわかる。

比較例１で述べたように、従来の金属酸化物の導電性膜４に「通電フォーミング」処理を行う場合は、導電性膜の還元（もしくは凝集）を促進するガス導入を伴うことではじめて５０ｍＷ程度の低いＰ_ｆｏｒｍが実現できる。しかし、本発明の導電性膜（例えば、Ｎｏ．２〜Ｎｏ．４の導電性膜）を用いれば、還元性ガスを用いずに低いＰ_ｆｏｒｍを実現することができる。そして、また、金属酸化物からなる導電性膜を還元する必要がないので、短いＴ_ｆｏｒｍを実現することができる。

尚、Ｎｏ．２〜Ｎｏ．４の導電性膜４を用いたサンプルの「通電フォーミング」処理に、還元性ガスを用いると、かえってフォーミングパワーが大きくなってしまうことがあった。これは、導電性膜４の導電機構が変化してしまったからではないかと考えている。そのため、本発明においては、「通電フォーミング」処理時における雰囲気は、実用的には、１０^−５Ｐａ以下の圧力に維持することが、安定な間隙７の形成に寄与するので、好ましい。

また、Ｎｏ．２〜Ｎｏ．４のサンプルの電子放出特性と、Ｎｏ．６−３のサンプルに実施例１と同様の「活性化」処理および「安定化」処理を行った後における電子放出特性は、ほぼ同等であった。さらには、電子放出量のゆらぎについてはＮｏ．２〜Ｎｏ．４のサンプルの方が少なかった。これは、Ｎｏ．６−３のサンプルでは導電性膜が「通電フォーミング」処理時に還元されてしまっているのに対し、Ｎｏ．２〜Ｎｏ．４のサンプルの導電性膜は還元されず、高抵抗のままであるためと推察される。

この様に、本発明によれば、「通電フォーミング」処理において、低い電力（Ｐ_ｆｏｒｍ）と短い処理時間（Ｔ_ｆｏｒｍ）とを両立することができ、かつ、良好な電子放出特性を得ることが出来る。

［実施例２］
本実施例は、粒径の標準偏差が実施例１よりも大きい例である。

（工程−ａ）
青板ガラス上に酸化シリコン層、補助電極（２、３）、導電性膜４の形成は、実施例１と同様であるため、ここでは説明を省略する。また、補助電極の厚み、補助電極の間隔Ｌ、導電性膜４の幅Ｗ'も実施例１と同様である。

尚、ＣｏＯおよびＰｄのそれぞれのスパッタパワーを制御することで、導電性膜４中に含まれるＣｏＯの粒径とＰｄの粒径を実施例１と異なるサンプル（下記（表５）参照）を作成した。ＣｏＯおよびＰｄの平均粒径をともに１５ｎｍとし、標準偏差を５ｎｍとし、実施例１の標準偏差より大きくした。導電性膜４の平均膜厚も１５ｎｍである。尚、本実施例では、第１粒子である酸化コバルト（ＣｏＯ）粒子の抵抗と第２粒子であるパラジウム（Ｐｄ）粒子の抵抗の比は、実施例１と同様に、ＣｏＯ：Ｐｄ＝１５０：１である。

上記６つのサンプル（Ｎｏ．９〜Ｎｏ．１４）の各々に対して、以下のように「通電フォーミング」処理（工程−ｂ）、「活性化」処理（工程−ｃ）、「安定化」処理（工程ｄ）を行なった。

（工程−ｂ）
第１補助電極２と第２補助電極３との間に電圧パルスを印加し、「通電フォーミング」処理を施した。真空容器の圧力及び、導電性膜に印加するパルスについては、実施例１と同様なので、ここでは省略する。
Ｎｏ．９の導電性膜４を備えたサンプルは、波高値１００Ｖで、間隙７が形成された。しかし、形成された間隙７は、分離した（不連続な）複数の間隙であった。
Ｎｏ．１０の導電性膜４を備えたサンプルは、パルス波高値２５Ｖで、間隙７が形成された。
Ｎｏ．１１の導電性膜４を備えたサンプルは、パルス波高値１６Ｖで、間隙７が形成された。
Ｎｏ．１２の導電性膜４を備えたサンプルは、パルス波高値１０Ｖで、間隙７が形成された。
Ｎｏ．１３の導電性膜４を備えたサンプルは、パルス波高値５Ｖで、間隙７が形成された。
Ｎｏ．１４の導電性膜４を備えたサンプルは、パルス波高値５Ｖで、間隙７が形成された。しかしながら、形成された第１の間隙７は、導電性膜４の幅（Ｗ'）（図２（ａ）参照）方向の端から端まで達していなかった。

Ｎｏ．１０〜Ｎｏ．１３の導電性膜４を備えたサンプルの第１補助電極２と第２補助電極３との間の抵抗値を測定したところ、「通電フォーミング」処理の前と後で、第１補助電極２と第２補助電極３との間の抵抗値が２桁以上（１００倍以上）増加していた。また、電子顕微鏡にて間隙７の形態を観察した結果、Ｎｏ．１０〜Ｎｏ．１３の導電性膜４を備えたサンプルでは、第１補助電極２と第２補助電極３とが対向する方向とは実質的に直交する方向における導電性膜４の端から端まで連続した１つの間隙７が形成されていた。

一方で、Ｎｏ．９の導電性膜４には、図６（Ａ）に示される様に、分離した（不連続な）複数の間隙が形成されており、マクロ的に見ても、導電性膜４が分断されていなかった。また、形成された間隙７の幅（補助電極２と補助電極３とが対向する方向における長さ）も非常に広く、後述の「活性化」処理を行っても所望の電子放出特性が得られなかった。そして、Ｎｏ１４の導電性膜４では、図６（Ｃ）に示される様に、互いに分離した複数の間隙が形成されていた。また、Ｎｏ．９およびＮｏ．１４の導電性膜４を備えたサンプルでは、「通電フォーミング」処理後の補助電極２と補助電極３との間の抵抗値が、「通電フォーミング」処理前の抵抗値の１０倍程度に留まっていた。

（工程−ｃ）
上記工程―ｂに続いて、上記Ｎｏ．１０〜１３の導電性膜を備えたサンプルに対して、「活性化」処理を行った。真空容器の圧力（導入ガス）及び、導電性膜に通電するパルスは、実施例１と同様なので、ここでは省略する。

いずれのサンプルも、補助電極２と補助電極３との間に流れる電流が時間とともに増加した。補助電極２と補助電極３との間に流れる電流１ｍＡ程度に達した時点で「活性化」処理を終了した。「活性化」処理を施すことで、いずれのサンプルにも、図１（ｃ）に示すように、第１カーボン膜２１ａと第２カーボン膜２１ｂとが形成されていた。尚、第１カーボン膜２１ａと第２カーボン膜２１ｂとの間には第２の間隙８が形成され、第２の間隙８内に位置する基体１の表面には凹部２２が形成されていた。

（工程−ｄ）
工程ｃに続き、実施例１同様の、安定化工程を行なった。

以上の工程によりＮｏ．１０〜１３の導電性膜を用いた電子放出素子を作成した。

安定化処理で形成した真空度を維持した状態で、電子放出特性を測定した結果、図９と同様に非線形な電圧−素子電流特性が観測された。

ただし、Ｎｏ．１０のサンプルの電子放出特性（特に電子放出量）は、実施例１におけるＮｏ．２のサンプルの電子放出特性よりも低かった。その他のサンプルについては、実施例１におけるサンプルの電子放出特性よりは低いが、Ｎｏ．１０のサンプルほど電子放出特性の顕著な低下はみられなかった。これは、標準偏差が実施例１のサンプルに比べて実施例２のサンプルの方が大きいことに起因していると思われる。

以上のように、標準偏差が大きい場合には、導電性膜４に求められる条件が、実施例１とは若干異なったものとなる。

本実施例の結果から、抵抗比が１５０、標準偏差を平均粒径の３３．３％（≒５ｎｍ／１５ｎｍ×１００）まで許容する場合には、導電性膜４中に含まれる第１粒子の割合は２％以上５０％以下の範囲で良好な電子放出特性が得られる。

ここでは、抵抗比が１５０の場合を示したが、抵抗比が５０以上４００以下の範囲であれば、標準偏差が３３．３％以下の場合には、導電性膜４中に含まれる第１粒子の割合は２％から５０％の範囲であれば、良好な電子放出特性が得られる。

［実施例３］
本実施例は、導電性膜４を構成する粒子の抵抗比と粒径が実施例１および実施例２と異なる場合の例である。

作成工程は、実施例１、実施例２とほぼ同様なので、異なる部分のみ述べていく。

（工程−ａ）
青板ガラス上に酸化シリコン層、補助電極（２、３）、導電性膜４の形成は、実施例１と同様であるため、ここでは説明を省略する。また、補助電極の厚み、補助電極の間隔Ｌ、導電性膜４の幅Ｗ'も実施例１、２と同様である。

尚、それぞれの材料のスパッタ時間を制御することで、導電性膜４中に含まれるＣｏＯとＰｄの粒径を実施例１、実施例２と異なるもとのとした。（下記（表６）参照）を作成した。また、いずれのサンプルにおいても、導電性膜４中に含まれるＣｏＯ含有率を２％とした。

尚、本実施例では、酸化コバルトの抵抗とパラジウムの抵抗の比をそれぞれ、Ｎｏ．１５のサンプルは１０：１、Ｎｏ．１６のサンプルは５０：１、Ｎｏ．１７のサンプルは１５０：１、Ｎｏ．１８のサンプルは４００：１、Ｎｏ．１９のサンプルは１０００：１とした。また、各サンプルにおける酸化コバルトおよびパラジウムの平均粒径（導電性膜４の平均膜厚に相当）は、Ｎｏ．１５のサンプルは５ｎｍ、Ｎｏ．１６のサンプルは７ｎｍ、Ｎｏ．１７のサンプルは１５ｎｍ、Ｎｏ．１８のサンプルは２０ｎｍ、Ｎｏ．１９のサンプルは５０ｎｍとした。各サンプルにおける粒径の標準偏差は、平均粒径の１３．３％とした。

上記５つのサンプルの各々に対して、図８に示した真空容器５５内で、「通電フォーミング」処理（工程ｂ）を行なったところ、全てのサンプルにおいて良好な間隙７が形成された。

また、実施例１、実施例２と同様にＮｏ．１５〜Ｎｏ．１９の導電性膜を備えたサンプルに対して「活性化」処理、「安定化」処理を行なった。その後、「安定化」処理で形成した真空度を維持した状態で、電子放出特性を測定した結果、実施例１のサンプル２〜４、実施例２のサンプル１１〜１３と同様の良好な電子放出特性がＮｏ．１５〜Ｎｏ．１８のサンプルでは観測された。しかしながら、Ｎｏ．１９のサンプルでは、実施例１および実施例２よりも電子放出特性が低かった。これは、平均粒径と標準偏差に起因していると推察される。

［実施例４］
実施例２と同様にして、実施例３よりも粒径の標準偏差を大きくした場合の例である。実施例３の各サンプルに対して粒径の標準偏差を平均粒径の３３．３％とした場合について述べる。

（工程−ａ）
青板ガラス上に酸化シリコン層、補助電極（２、３）、導電性膜４の形成は、実施例１と同様であるため、ここでは省略する。また、電極厚み、電極間隔Ｌ、導電性膜４の幅Ｗ'も実施例１、２と同様である。

尚、ＣｏＯとＰｄのそれぞれの材料のスパッタ時間とスパッタパワーを制御することで、導電性膜４中に含まれるＣｏＯとＰｄの平均粒径（下記［表７］における膜厚に相当）を制御した。尚、いずれのサンプルも、ＣｏＯ含有率を２％とした。

尚、本実施例では、酸化コバルトの抵抗とパラジウムの抵抗の比を、サンプル２０は１０：１であり、サンプル２１は５０：１であり、サンプル２２は１５０：１であり、サンプル２３は４００：１であり、サンプル２４は１０００：１とした。抵抗比は、実施例３と同様であるが、粒径の標準偏差（σ）を平均粒径の３３．３％とした。

上記５つのサンプルの各々に対して、図８に示した真空容器５５内で、通電フォーミング処理（工程ｂ）を行なった。

（工程−ｂ）
第１補助電極２と第２補助電極３との間に電圧パルスを印加し、「通電フォーミング」処理を施した。真空容器の圧力及び、導電性膜４に通電するパルスは、実施例１と同様なので、ここでは省略する。
Ｎｏ．２０の導電性膜４を備えたサンプルは、パルス波高値１０Ｖで、間隙７が形成されたが、形成された第１の間隙７の幅のばらつきがＮｏ．２１〜２３のサンプルに比べて大きかった。
Ｎｏ．２１の導電性膜４を備えたサンプルは、パルス波高値６Ｖで、間隙７が形成された。
Ｎｏ．２２の導電性膜４を備えたサンプルは、パルス波高値５Ｖで、間隙７が形成された。
Ｎｏ．２３の導電性膜４を備えたサンプルは、パルス波高値５Ｖで、間隙７が形成された。
Ｎｏ．２４の導電性膜４を備えたサンプルは、パルス波高値３Ｖで、間隙７が形成されたが、形成された第１の間隙７の幅のばらつきがＮｏ．２１〜２３のサンプルに比べて大きかった。

Ｎｏ．２１〜Ｎｏ．２３の導電性膜４を備えたサンプルの第１補助電極２と第２補助電極３との間の抵抗値を測定したところ、「通電フォーミング」処理の前と後で、第１補助電極２と第２補助電極３との間の抵抗値が２桁以上（１００倍以上）増加していた。また、電子顕微鏡にて間隙７の形態を観察した結果、Ｎｏ．２１〜Ｎｏ．２３の導電性膜４を備えたサンプルでは、第１補助電極２と第２補助電極３とが対向する方向とは実質的に直交する方向における導電性膜４の端から端まで連続した間隙７が形成されていた。Ｎｏ．２０およびＮｏ．２４の導電性膜４を備えたサンプルの第１補助電極２と第２補助電極３との間の抵抗値は「通電フォーミング」処理の前と後で、第１補助電極２と第２補助電極３との間の抵抗値がほぼ２桁増加していた。また、Ｎｏ．２０の導電性膜４に形成された間隙７の幅（補助電極２と補助電極３とが対向する方向における長さ）は非常に広かった。

上記工程−ｂに続いて、上記Ｎｏ．２０〜２４に対して、上記「活性化」処理、「安定化」処理を行なった。その後、上記「安定化」処理で形成した真空度を維持した状態で、それぞれの電子放出特性を測定した。測定は、電源５１により補助電極２と補助電極３との間に電圧パルスを印加し、アノード電極５４に１ＫＶを印加して行った。アノード電極５４と素子の間隔Ｈは４ｍｍとした。その結果、Ｎｏ．２１〜２３のサンプルの電子放出特性は、実施例３のＮｏ．１６〜Ｎｏ．１９のサンプルの電子放出特性より低かったが、総じて良好な電子放出特性を得ることができた。また、Ｎｏ．２０およびＮｏ．２４のサンプルでは、「活性化」処理を行ってもＮｏ．２０〜２４のサンプルよりも電子放出特性がかなり低かった。

以上のように、標準偏差がより大きい場合には、導電性膜４に求めらる条件が、実施例３とは異なったものとなる。本実施例のように、第１粒子の含有率が２％の場合、標準偏差を３３．３％まで許容する場合には、抵抗の比が５０以上４００以下の範囲で良好な電子源特性が得られる。ここでは、第１粒子の含有率が２％の場合を示したが、第１粒子の含有率が２％以上５０％以下の範囲であれば、粒径の標準偏差が平均粒径の３３．３％以下の場合には、抵抗比が５０以上４００以下の範囲で良好な電子放出特性が得られる。

以上記した様に、本発明によれば、電子放出素子の導電性膜に予め電界集中領域を形成することができるので、「通電フォーミング」処理時に導電性膜に流す電流を大幅に小さくすることができると同時に処理時間を短縮することができる。つまり、本発明によれば、従来の還元性ガスを用いて「通電フォーミング」処理を行うのと同等の省電力で、遥かに短い時間で「通電フォーミング」処理を行うことができる。

本発明の製造方法の一例を示す断面模式図である。 本発明の製造方法の一例を示す平面模式図である。 通電フォーミングに用いることのできる電圧パルスの一例である。 導電性膜の構成材料の含有率と補助電極間の抵抗値との相関を示す模式図である。 導電性膜の構成材料の含有率の変化に対応した導電性膜の模式図である。 導電性膜の構成材料の含有率の変化に対応して形成される間隙の様子を模式的に現した図である。 導電性膜の構成材料の含有率と構成材料の抵抗の変化に対応して形成される間隙の形態を示す表である。 電子放出特性を測定する装置構成を示す模式図である。 電子放出特性を示す模式図である。 電子源の構成の一例を示す模式図である。 画像表示装置の斜視模式図である。 蛍光膜の構成の例を示す模式図である。 テレビジョン放送などの情報信号を受信して表示あるいは再生する装置のブロック図である。 本発明の電子放出素子の製造方法の一例を示す模式図である。 従来の電子放出素子の製造方法の一例を示す模式図である。 従来の電子放出素子の平面模式図と断面模式図である。 本発明の電子源の製造方法の一例を示す模式図である。 本発明の電子源の通電フォーミング方法の一例を示す模式図である。

符号の説明

１ 基体
２、３ 補助電極
４ 導電性 膜
４ａ、４ｂ 電極
７ 間隙

Claims (8)

1. 電子放出素子の製造方法であって、
   第１の材料からなる多数の第１粒子と該第１粒子の抵抗よりも低い抵抗を備えると共に前記第１の材料とは異なる第２の材料からなる多数の第２粒子とを含む膜に電流を流すことで、前記膜の一部に間隙を形成する工程を含み、
   前記膜が下記（ｉ）、（ｉｉ）、（ｉｉｉ）のいずれか１つの条件を満たすことを特徴とする電子放出素子の製造方法。
   （ｉ）前記膜に含まれる前記第１粒子の比率が２％以上３０％以下で且つ前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５以上１０００以下
   （ｉｉ）前記膜に含まれる前記第１粒子の比率が２％以上４０％以下で且つ前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５以上８００以下
   （ｉｉｉ）前記膜に含まれる前記第１粒子の比率が２％以上６０％以下で且つ前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５以上４００以下
2. 電子放出素子の製造方法であって、
   第１の材料からなる多数の第１粒子と、該第１粒子の抵抗よりも低い抵抗を備えると共に前記第１の材料とは異なる第２の材料からなる多数の第２粒子と、を含む膜に電流を流すことで、前記膜の一部に間隙を形成する工程を含み、
   前記膜に含まれる前記第１粒子の比率が２％以上５０％以下であり、
   前記第２粒子の抵抗に対する前記第１粒子の抵抗の比が５０以上４００以下であり、
   前記第１粒子および第２粒子の標準偏差が平均粒径の３３．３％以下である、
   ことを特徴とする電子放出素子の製造方法。
3. 第１の補助電極と第２の補助電極との間を接続するように前記膜を配置し、該第１の補助電極と該第２の補助電極との間に電圧パルスを印加することで、前記膜に前記電流を流すことを特徴とする請求項１または２に記載の電子放出素子の製造方法。
4. 前記膜は、前記第１粒子と前記第２粒子とが不均質に混在した膜であることを特徴とする請求項１乃至３のいずれか１項に記載の電子放出素子の製造方法。
5. １×１０^−５Ｐａ以下の圧力の下で前記膜に前記電流を流すことを特徴とする請求項１乃至４のいずれか１項に記載の電子放出素子の製造方法。
6. 前記第１粒子および第２粒子の平均粒径が５ｎｍ以上２０ｎｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の電子放出素子の製造方法。
7. 複数の電子放出素子を備える電子源の製造方法であって、前記複数の電子放出素子の各々が請求項１乃至６のいずれか１項に記載の製造方法により製造されることを特徴とする電子源の製造方法。
8. 電子源と該電子源から放出された電子が照射される発光体とを備える画像表示装置の製造方法であって、前記電子源が請求項７に記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。

Images