JPH09330649A - 電子放出素子、電子源、及び画像形成装置 - Google Patents

電子放出素子、電子源、及び画像形成装置

Info

Publication number
JPH09330649A
JPH09330649A JP17072496A JP17072496A JPH09330649A JP H09330649 A JPH09330649 A JP H09330649A JP 17072496 A JP17072496 A JP 17072496A JP 17072496 A JP17072496 A JP 17072496A JP H09330649 A JPH09330649 A JP H09330649A
Authority
JP
Japan
Prior art keywords
electron
emitting device
voltage
emitting
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17072496A
Other languages
English (en)
Inventor
Hiroyoshi Kishi
博義 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17072496A priority Critical patent/JPH09330649A/ja
Publication of JPH09330649A publication Critical patent/JPH09330649A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。 【解決手段】 基板1上の素子電極2,3間に、電子放
出部5を有する導電性膜4を備える電子放出素子におい
て、導電性膜4がNiとNi酸化物からなり、該Ni酸
化物中のNiが、導電性膜4中の全Niの5atomi
c%以上90atomic%以下であることを特徴とす
る。 【効果】 低電力で形状の揃った電子放出部を形成で
き、素子毎の特性のバラツキを低減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等の画像形成装
置に関する。
【0002】
【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。
【0003】FE型の例としては、W.P.Dyke
and W.W.Dolan,“Field Emis
sion”,Advance in Electron
Physics,8,89(1956)あるいはC.
A.Spindt,“Physical Proper
ties of thin−filmfield em
ission cathodes withmolyb
denum cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
【0004】MIM型の例としては、C.A.Mea
d,“Operation ofTunnel−Emi
ssion Devices”,J.Appl.Phy
s.,32,646(1961)等に開示されたものが
知られている。
【0005】表面伝導型電子放出素子の例としては、
M.I.Elinson,RadioEng.Elec
tron Phys.,10,1290(1965)等
に開示されたものがある。
【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“ThinSolid
Films”,9,317(1972)]、In
/SnO薄膜によるもの[M.Hartwell a
nd C.G.Fonstad:“IEEE Tran
s.ED Conf.”,519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。
【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図1
6に模式的に示す。同図において1は基板である。4は
導電性膜で、H型形状のパターンに形成された金属酸化
物薄膜等からなり、後述の通電フォーミングと呼ばれる
通電処理により電子放出部5が形成される。
【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。
【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。
【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、特
開平1−283749号公報、同2−257552号公
報)。
【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。
【0012】
【発明が解決しようとする課題】しかしながら、上記の
様な従来の表面伝導型電子放出素子には、次のような問
題点があった。 (1)フォーミングにより形成される電子放出部(亀
裂)の形状を制御しにくく、亀裂が蛇行することがあ
る。このため、各素子間の電子放出特性にバラツキが生
じやすく、画像形成装置の電子源として、はなはだ不都
合である。 (2)フォーミングに要する電力は一般に高く、多数の
素子を同時にフォーミングする場合には、特に不都合で
あった。
【0013】本発明は、上記問題を鑑み、電子放出部が
より均一な電子放出素子、電子放出素子を複数備え各素
子の電子放出部が均一な電子源、かかる電子源を備えよ
り高品位な画像を形成し得る画像形成装置の提供を目的
とするものである。
【0014】
【課題を解決するための手段】上記の目的を達成すべく
成された本発明の構成は、以下の通りである。
【0015】即ち、本発明の第一は、対向する一対の電
極間に、電子放出部を有する導電性膜を備える電子放出
素子において、前記導電性膜がNiとNi酸化物からな
り、該Ni酸化物中のNiが、該導電性膜中の全Niの
5atomic%以上90atomic%以下であるこ
とを特徴とする電子放出素子にある。
【0016】上記本発明第一の電子放出素子は、さらに
その特徴として、「前記電子放出部の近傍に炭素質被膜
を有する」こと、「前記電子放出素子が、表面伝導型電
子放出素子である」こと、をも含む。
【0017】また、本発明の第二は、入力信号に応じて
電子を放出する電子源であって、上記本発明第一の電子
放出素子を、基体上に複数個配置したことを特徴とする
電子源にある。
【0018】上記本発明第二の電子源は、さらにその特
徴として、「前記電子放出素子の複数が梯子状に配置さ
れており、個々の電子放出素子の両素子電極が並列に二
本の行配線に接続されており、更に変調手段を有する」
こと、「前記複数の電子放出素子がマトリクス状に配置
されており、個々の電子放出素子の一方の素子電極を行
配線に接続し、個々の電子放出素子の他方の素子電極を
前記行配線と直交する列配線に接続した」こと、をも含
む。
【0019】さらに、本発明の第三は、入力信号に基づ
いて画像を形成する装置であって、少なくとも、上記本
発明第二の電子源と、画像形成部材とによって構成され
たことを特徴とする画像形成装置にある。
【0020】
【発明の実施の形態】本発明者は鋭意研究を重ねた結
果、特定の導電性膜材料によって前述の問題点を解消し
得ることを見いだし本発明に至ったものであり、以下本
発明の好ましい実施態様を示す。
【0021】本発明の電子放出素子は、先述したような
冷陰極型の電子放出素子に分類されるもので、それらの
中でも電子放出特性等の観点から特に表面伝導型の電子
放出素子が好適である。このため、以下では表面伝導型
電子放出素子を例に挙げて説明する。
【0022】本発明の表面伝導型電子放出素子には平面
型と垂直型がある。まず、平面型の表面伝導型電子放出
素子の基本的な構成について説明する。
【0023】図1は、本発明の平面型表面伝導型電子放
出素子の一構成例を示す模式図であり、図1(a)は平
面図、図1(b)は縦断面図である。図1において、1
は基板、2と3は素子電極、4は導電性膜、5は電子放
出部である。
【0024】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりSiO2 を積層した積層体、ア
ルミナ等のセラミックス及びSi基板等を用いることが
できる。
【0025】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或は合金及びPd、Ag、Au、RuO2 、Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In23 −SnO2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。
【0026】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、素子
電極間に印加する電圧等を考慮して数μmから数十μm
の範囲とすることができる。
【0027】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極2,3の膜厚dは、数十nmから
数μmの範囲とすることができる。
【0028】尚、図1に示した構成だけでなく、基板1
上に、導電性膜4、対向する素子電極2,3の順に積層
した構成とすることもできる。
【0029】導電性膜4は、NiとNi酸化物からな
る。Ni酸化物は、NiO、Ni23 等からなり、金
属Niと上記Ni酸化物との混合物、あるいは、金属N
iとその表面酸化層、Ni酸化物とその表面還元Ni層
等により構成される。
【0030】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。これにより後述のフォーミング工程において、
低電力でのフォーミングが可能となり、比較的均一な電
子放出特性が得られる。
【0031】しかし、Ni酸化物の組成比が大きくなる
と、膜の抵抗が非常に高くなり、フォーミングによる電
子放出部の形成が困難になる。そのため、Ni酸化物中
のNiは、導電性膜中の全Niの90atomic%以
下とすべきである。
【0032】また、Ni酸化物の比率が小さすぎると、
フォーミングに要する電力が大きくなり、電子放出特性
を均一にすることが難しくなる。このため、Ni酸化物
中のNiは、導電性膜中の全Niの5atomic%以
上が望ましい。
【0033】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む)をとっ
ている。
【0034】導電性膜4の膜厚は、素子電極2,3への
ステップカバレージ、素子電極2,3間の抵抗値及び後
述するフォーミング条件等を考慮して適宜設定される。
【0035】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
【0036】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
【0037】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
【0038】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では、「本稿で微粒子と言うときにはその直径がだ
いたい2〜3μm程度から10nm程度までとし、特に
超微粒子というときは粒径が10nm程度から2〜3n
m程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)と記述されて
いる。
【0039】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
【0040】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」(「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編;三田出版 1988年 2ページ1〜4行目)/
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される1個の粒子は、ふつうクラスター
と呼ばれる」(同書2ページ12〜13行目)。
【0041】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜1nm程度、上限は数μm
程度のものを指すこととする。
【0042】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質及び後述する通電フォーミングの手法等に依存
したものとなる。電子放出部5の内部には、数Åから数
十nmの範囲の粒径の導電性微粒子が存在する場合もあ
る。この導電性微粒子は、導電性膜4を構成する材料の
元素の一部、あるいは全ての元素を含有するものとな
る。電子放出部5及びその近傍の導電性膜4には、後述
する活性化工程を経た場合、その活性化工程を行った気
相中に含まれる一部あるいは全ての元素からなる単体物
質及び化合物を有する場合もある。この単体物質及び化
合物の役割については、導電性膜4の一部として機能
し、また、電子放出部5を構成する物質として電子放出
特性を支配することが分かっているが、詳細は明らかで
はない。
【0043】次に、垂直型の表面伝導型電子放出素子に
ついて説明する。
【0044】図2は、本発明の垂直型の表面伝導型電子
放出素子の一構成例を示す模式図であり、図1に示した
部位と同じ部位には図1に付した符号と同一の符号を付
している。21は段さ形成部である。基板1、素子電極
2及び3、導電性膜4、電子放出部5は、前述した平面
型表面伝導型電子放出素子の場合と同様の材料で構成す
ることができる。段さ形成部21は、真空蒸着法、印刷
法、スパッタ法等で形成されたSiO2 等の絶縁性材料
で構成することができる。段さ形成部21の膜厚は、先
に述べた平面型表面伝導型電子放出素子の素子電極間隔
Lに対応し、数百nmから数十μmの範囲とすることが
できる。この膜厚は、段さ形成部の製法、及び、素子電
極間に印加する電圧を考慮して設定されるが、数十nm
から数μmの範囲が好ましい。
【0045】導電性膜4は、素子電極2及び3と段さ形
成部21作製後に、該素子電極2,3の上に積層され
る。
【0046】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図3に基づ
いて説明する。尚、図3においても図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。
【0047】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィー技
術を用いて基板1上に素子電極2,3を形成する(図3
(a))。
【0048】2)素子電極2,3を設けた基板1上に、
金属NiやNi酸化物の蒸着法、ガスデポジション法
等、また、有機Ni化合物の水溶液や有機溶媒でのディ
ッピング法、スピンナー塗布法、イングジェット法等に
より、導電性膜4を形成する。そして、形成した導電性
膜は、酸化工程、還元工程、加熱工程等を適宜組み合わ
せることで、本発明に係るNiとNi酸化物からなる導
電性膜4が得られる(図3(b))。
【0049】3)続いて、フォーミング工程を施す。素
子電極2,3間に、不図示の電源より通電すると、導電
性膜4に、局所的に破壊,変形もしくは変質等の構造の
変化した亀裂領域が形成される(図3(c))。この亀
裂領域が電子放出部5を構成する。通電フォーミングの
電圧波形の例を図4に示す。
【0050】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図4(a)に示した手法と、パルス波高値を増
加させながらパルスを印加する図4(b)に示した手法
がある。
【0051】まず、パルス波高値を定電圧とした場合に
ついて図4(a)で説明する。図4(a)におけるT1
及びT2は電圧波形のパルス幅とパルス間隔であり、例
えば、T1を1マイクロ秒〜10ミリ秒、T2を10マ
イクロ秒〜100ミリ秒とし、波高値(通電フォーミン
グ時のピーク電圧)は、表面伝導型電子放出素子の形態
に応じて適宜選択される。このような条件のもと、例え
ば、数秒から数十分間電圧を印加する。パルス波形は、
三角波に限定されるものではなく、矩形波等の所望の波
形を採用することができる。
【0052】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図4(b)で説明する。
図4(b)におけるT1及びT2は、図4(a)に示し
たのと同様とすることができる。三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度づつ、増加させることができる。
【0053】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。
【0054】本発明に係るNiとNi酸化物からなる導
電性膜4自体のフォーミングは、概略50mW以下の低
電力で達成されるが、素子電極込みでのフォーミング電
力は、素子電極の材質,長さ,幅,大きさ,厚み等によ
り変動する。
【0055】4)フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If,放出電流Ieが著
しく変化する工程である。
【0056】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
にパルスの印加を繰り返すことで行うことができる。こ
の雰囲気は、例えば油拡散ポンプやロータリーポンプな
どを用いて真空容器内を排気した場合に雰囲気内に残留
する有機ガスを利用して形成することができる他、イオ
ンポンプなどにより一旦十分に排気した真空中に適当な
有機物質のガスを導入することによっても得られる。こ
のときの好ましい有機物質のガス圧は、前述の応用の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン、スル
ホン酸等の有機酸類等を挙げることが出来、具体的に
は、メタン、エタン、プロパンなどCn2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどCn2n
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。この処理により、雰囲気中に
存在する有機物質から、炭素あるいは炭素化合物が素子
上に堆積し、素子電流If,放出電流Ieが、著しく変
化するようになる。
【0057】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。
【0058】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG,PG,GCを包含するもの
で、HOPGはほぼ完全なグラファイト結晶構造、PG
は結晶粒が20nm程度で結晶構造がやや乱れたもの、
GCは結晶粒が2nm程度になり結晶構造の乱れがさら
に大きくなったものを指す。)、非晶質カーボン(アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。)であり、その膜
厚は、50nm以下の範囲とするのが好ましく、30n
m以下の範囲とすることがより好ましい。
【0059】前述した本発明に係るNiとNi酸化物か
らなる導電性膜4は、特により良質な炭素質被膜(例え
ば、グラファイト質)を、比較的低温で形成できる利点
もある。
【0060】5)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。
【0061】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1×10-8Torr以下が好まし
く、さらには1×10-10 Torr以下が特に好まし
い。さらに真空容器内を排気するときには、真空容器全
体を加熱して、真空容器内壁や、電子放出素子に吸着し
た有機物質分子を排気しやすくするのが好ましい。この
ときの加熱条件は、80〜250℃好ましくは150℃
以上で、できるだけ長時間処理するのが望ましいが、特
にこの条件に限るものではなく、真空容器の大きさや形
状、電子放出素子の構成などの諸条件により適宜選ばれ
る条件により行う。真空容器内の圧力は極力低くするこ
とが必要で、1×10-7Torr以下が好ましく、さら
には1×10-8Torr以下が特に好ましい。
【0062】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、また真空容器や基板などに吸着したH2
O,O2 なども除去でき、結果として素子電流If,放
出電流Ieが、安定する。
【0063】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図5,図6を参照しなが
ら説明する。
【0064】図5は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図5においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。
【0065】図5において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。また、51は電子放出素子に素子電
圧Vfを印加するための電源、50は素子電極2,3間
の導電性膜4を流れる素子電流Ifを測定するための電
流計、54は素子の電子放出部5より放出される放出電
流Ieを捕捉するためのアノード電極、53はアノード
電極54に電圧を印加するための高圧電源、52は電子
放出部5より放出される放出電流Ieを測定するための
電流計である。一例として、アノード電極54の電圧を
1kV〜10kVの範囲とし、アノード電極54と電子
放出素子との距離Hを2〜8mmの範囲として測定を行
うことができる。
【0066】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
【0067】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより250℃まで加熱
できる。従って、この真空処理装置を用いると、前述の
通電フォーミング以降の工程も行うことができる。
【0068】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie及び素子電流Ifと、素子電
圧Vfとの関係を模式的に示した図である。図6におい
ては、放出電流Ieが素子電流Ifに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。
【0069】図6からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ieに関して次の3つ
の特徴的性質を有する。
【0070】即ち、第1に、本素子はある電圧(しきい
値電圧と呼ぶ;図6中のVth)以上の素子電圧を印加
すると急激に放出電流Ieが増加し、一方しきい値電圧
Vth以下では放出電流Ieが殆ど検出されない。つま
り、放出電流Ieに対する明確なしきい値電圧Vthを
持った非線形素子である。
【0071】第2に、放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。
【0072】第3に、アノード電極54(図5参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vfを印加する時間により制御できる。
【0073】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。
【0074】図6においては、素子電流Ifが素子電圧
Vfに対して単調増加する(以下、「MI特性」とい
う。)例を示したが、素子電流Ifが素子電圧Vfに対
して電圧制御型負性抵抗特性(以下、「VCNR特性」
という。)を示す場合もある(不図示)。これらの特性
は、前述の工程を制御することで制御できる。
【0075】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の表面伝導型電子放出素子を
複数個基板上に配列し、例えば電子源や画像形成装置が
構成できる。
【0076】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。
【0077】本発明の表面伝導型電子放出素子について
は、前述した通り3つの特性がある。即ち、表面伝導型
電子放出素子からの放出電子は、しきい値電圧以上で
は、対向する素子電極間に印加するパルス状電圧の波高
値と幅で制御できる。一方、しきい値電圧以下では、殆
ど放出されない。この特性によれば、多数の電子放出素
子を配置した場合においても、個々の素子にパルス状電
圧を適宜印加すれば、入力信号に応じて、表面伝導型電
子放出素子を選択して電子放出量を制御できる。
【0078】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図7を用いて説明する。図7において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は結線である。
【0079】m本のX方向配線72は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2,……,Dynのn
本の配線よりなり、X方向配線72と同様に形成され
る。これらm本のX方向配線72とn本のY方向配線7
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。
【0080】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2 等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。
【0081】表面伝導型電子放出素子74を構成する一
対の素子電極(不図示)は、それぞれm本のX方向配線
72とn本のY方向配線73に、導電性金属等からなる
結線75によって電気的に接続されている。
【0082】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。
【0083】X方向配線72には、X方向に配列した表
面伝導型電子放出素子74の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Y方向配線73には、Y方向に配列した表面伝導
型電子放出素子74の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。
【0084】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
【0085】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図8と図9及び
図10を用いて説明する。図8は、画像形成装置の表示
パネルの一例を示す模式図であり、図9は、図8の画像
形成装置に使用される蛍光膜の模式図である。図10
は、NTSC方式のテレビ信号に応じて表示を行うため
の駆動回路の一例を示すブロック図である。
【0086】図8において、71は電子放出素子を複数
配した電子源基板、81は電子源基板71を固定したリ
アプレート、86はガラス基板83の内面に蛍光膜84
とメタルバック85等が形成されたフェースプレートで
ある。82は支持枠であり、該支持枠82には、リアプ
レート81、フェースプレート86がフリットガラス等
を用いて接続されている。88は外囲器であり、例えば
大気中あるいは窒素中で、400〜500℃の温度範囲
で10分間以上焼成することで、封着して構成される。
【0087】74は、図1に示したような電子放出素子
である。72,73は、表面伝導型電子放出素子の一対
の素子電極と接続されたX方向配線及びY方向配線あ
る。
【0088】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。
【0089】図9は、蛍光膜を示す模式図である。蛍光
膜84は、モノクロームの場合は蛍光体のみで構成する
ことができる。カラーの蛍光膜の場合は、蛍光体の配列
により、ブラックストライプ(図9(a))あるいはブ
ラックマトリクス(図9(b))等と呼ばれる黒色導電
材91と蛍光体92とから構成することができる。ブラ
ックストライプ、ブラックマトリクスを設ける目的は、
カラー表示の場合、必要となる三原色蛍光体の各蛍光体
92間の塗り分け部を黒くすることで混色等を目立たな
くすることと、蛍光膜84における外光反射によるコン
トラストの低下を抑制することにある。黒色導電材91
の材料としては、通常用いられている黒鉛を主成分とす
る材料の他、導電性があり、光の透過及び反射が少ない
材料を用いることができる。
【0090】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。
【0091】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。
【0092】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。
【0093】図8に示した画像形成装置は、例えば以下
のようにして製造される。
【0094】外囲器88内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、10-7Torr程度の真空度の有
機物質の十分に少ない雰囲気にした後、封止が成され
る。外囲器88の封止後の真空度を維持するために、ゲ
ッター処理を行うこともできる。これは、外囲器88の
封止を行う直前あるいは封止後に、抵抗加熱あるいは高
周波加熱等を用いた加熱により、外囲器88内の所定の
位置に配置されたゲッター(不図示)を加熱し、蒸着膜
を形成する処理である。ゲッターは通常Ba等が主成分
であり、該蒸着膜の吸着作用により、例えば1×10-7
Torr以上の真空度を維持するものである。ここで、
表面伝導型電子放出素子のフォーミング処理以降の工程
は適宜設定できる。
【0095】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図10を用いて説明する。図10において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタ、105はラインメ
モリ、106は同期信号分離回路、107は変調信号発
生器、Vx及びVaは直流電圧源である。
【0096】表示パネル101は、端子Dx1乃至Dx
m、端子Dy1乃至Dyn及び高圧端子87を介して外
部の電気回路と接続している。端子Dx1乃至Dxmに
は、表示パネル101内に設けられている電子源、即
ち、m行n列の行列状にマトリクス配線された表面伝導
型電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Dy1乃至Dynには、
前記走査信号により選択された1行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子87には、直流電圧源Vaよ
り、例えば10kVの直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに、
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。
【0097】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dx1乃至Dxmと電気的に接
続される。各スイッチング素子S1乃至Smは、制御回
路103が出力する制御信号Tscanに基づいて動作
するものであり、例えばFETのようなスイッチング素
子を組み合わせることにより構成することができる。
【0098】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき、走査されていない素子に印加される駆動電圧が電
子放出しきい値電圧以下となるような一定電圧を出力す
るよう設定されている。
【0099】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。
【0100】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。
【0101】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn個の並列信号として前記シフ
トレジスタ104より出力される。
【0102】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。
【0103】変調信号発生器107は、画像データI
d’1乃至Id’nの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Dy1乃至Dynを通じて表示パ
ネル101内の表面伝導型電子放出素子に印加される。
【0104】前述したように、本発明の電子放出素子は
放出電流Ieに関して以下の基本特性を有している。即
ち、電子放出には明確なしきい値電圧Vthがあり、V
th以上の電圧が印加された時のみ電子放出が生じる。
電子放出しきい値以上の電圧に対しては、素子への印加
電圧の変化に応じて放出電流も変化する。このことか
ら、本素子にパルス状の電圧を印加する場合、例えば電
子放出しきい値電圧以下の電圧を印加しても電子放出は
生じないが、電子放出しきい値電圧以上の電圧を印加す
る場合には電子ビームが出力される。その際、パルスの
波高値Vmを変化させることにより、出力電子ビームの
強度を制御することが可能である。また、パルスの幅P
wを変化させることにより、出力される電子ビームの電
荷の総量を制御することが可能である。
【0105】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。
【0106】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。
【0107】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。
【0108】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。
【0109】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Dx
1乃至Dxm、Dy1乃至Dynを介して電圧を印加す
ることにより、電子放出が生じる。高圧端子87を介し
てメタルバック85あるいは透明電極(不図示)に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜84に衝突し、発光が生じて画像が形成される。
【0110】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、SECAM方式等の他、これらより
も多数の走査線からなるTV信号(例えば、MUSE方
式をはじめとする高品位TV)方式をも採用できる。
【0111】次に、前述の梯子型配置の電子源及び画像
形成装置について、図11及び図12を用いて説明す
る。
【0112】図11は、梯子型配置の電子源の一例を示
す模式図である。図11において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線D1〜D10であ
り、これらは外部端子として引き出されている。電子放
出素子111は、基板110上に、X方向に並列に複数
個配置されている(これを素子行と呼ぶ)。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出しきい値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出しきい値以下の電圧を印加する。各素子行間に位
置する共通配線D2〜D9は、例えばD2とD3を一体
の同一配線とすることもできる。
【0113】図12は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、D1乃至Dmは容器外端子、G1乃至Gnは
グリッド電極120と接続された容器外端子である。1
10は各素子行間の共通配線を同一配線とした電子源基
板である。図12においては、図8、図11に示した部
位と同じ部位には、これらの図に付したのと同一の符号
を付している。ここに示した画像形成装置と、図8に示
した単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板110とフェースプレート86の間にグ
リッド電極120を備えているか否かである。
【0114】図12においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型電子放出素
子111から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口121が設けられてい
る。グリッド電極の形状や配置位置は、図12に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。
【0115】容器外端子D1乃至Dm及びグリッド容器
外端子G1乃至Gnは、不図示の制御回路と電気的に接
続されている。
【0116】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。
【0117】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。
【0118】
【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内での各要素の置
換や設計変更がなされたものをも包含する。
【0119】[実施例1]本実施例に係わる表面伝導型
電子放出素子の構成は、図1(a),(b)の平面図及
び断面図と同様である。図1において、1は基板、2と
3は素子電極、4は導電性膜、5は電子放出部である。
【0120】以下、本実施例に係わる表面伝導型電子放
出素子の製造法を順を追って説明する。
【0121】工程A 絶縁性基板1として、石英ガラスを用い、これに、スパ
ッタ蒸着法により、Pt素子電極2,3を成膜した。素
子電極間隔Lは20μm、素子電極長Wは300μm、
Pt膜厚は400Åである。
【0122】工程B 次に、導電性膜を形成したくないところに、レジスト膜
を設け、蟻酸Ni水溶液をスピンナー法により塗布し、
乾燥した後、レジスト膜を剥離することにより、素子電
極2,3間の所定の位置に蟻酸Ni膜を形成した。
【0123】工程C 次に、上記素子を、ロータリーポンプと油拡散ポンプを
組み合わせた排気ポンプ系を有する真空処理装置(図5
参照)内に設置し、水素(H2 )ガス圧50Torr、
温度320℃で、30分間加熱処理をすることにより、
還元Ni膜を形成した。
【0124】工程D 次に、室温にて、H2 の代わりに、酸素(O2 )ガスを
10Torr導入し、表面酸化Niを形成した。この素
子が、NiとNi酸化物からなることは、同時に作成し
た複数の素子の1つを、XPS法(X線光電子分光法)
により、Ni(2P3/2 )の結合エネルギー852eV
付近、及びNi酸化物による854eV,856eV付
近のピークを検出することにより、確認した。そして、
この素子を、アルゴン(Ar)ガスによりエッチングし
ながら、Ni及びNi酸化物の各々のスペクトルピーク
面積を測定することで、膜厚方向のNiとNi酸化物の
組成比を測定した。その結果、Ni酸化物中のNiの組
成比は、全Niの35atomic%と見積もられた。
【0125】更に、電子顕微鏡による観察結果では、上
記素子のNiとNi酸化物からなる導電性膜は、大部分
が、200Å〜500Åの微粒子が隣接、重なり合った
集合体であった。
【0126】工程E 次に、上記の測定観察に用いなかった、残りの複数の素
子にフォーミングによる電子放出部5の形成を行った。
フォーミング電力は、22〜30mWの間であった。
【0127】工程F 次に、上記素子に18Vのパルス電圧を印加し、電子放
出を行わせた。放出電流Ieは0.9〜1.1μAで、
電子放出効率ηはいずれも約0.1%程度であった。
【0128】[実施例2]実施例1において、工程A〜
Eまでは同様な処理をした後、工程Fにおいて、1To
rrのメタン(CH4 )ガスを真空処理装置内に導入し
て、素子電極2,3間に18V印加した。
【0129】本素子をラマン分光法や透過電子顕微鏡に
より観察したところ、電子放出部5付近のNiとNi酸
化物の表面に、グラファイトを含む炭素質被膜(158
0cm-1付近のグラファイト、1360cm-1付近のア
モルファスカーボン)が形成されていることが確認され
た。そして、この素子は、200時間の連続電子放出に
おいて、特に放出効率の安定と素子の耐久性が際立って
いた。
【0130】[実施例3〜7及び比較例1,2]実施例
1において、工程C及び工程Dの還元、酸化条件を変え
て、Ni酸化物中のNiが、全Ni中に占める組成比を
変えた電子放出素子を作成した。結果を表1に示す。
【0131】
【表1】
【0132】以上、実施例においては、放出電流Ieの
素子毎のバラツキが比較的小さくなるのに対し、比較例
2では、Ieの値が素子毎に大きく異なり、比較例1の
場合には、通電フォーミングによる電子放出部5の形成
が行えないことがわかった。
【0133】[実施例8〜12]本実施例8〜12で
は、図13に示したような電子放出素子を作製した。以
下、その製造法を順を追って説明する。
【0134】工程A 絶縁性基板1として青板ガラスを用い、この上にスパッ
タ蒸着法により、Pt素子電極2,3を成膜した。素子
電極間隔Lは10μm、素子電極長Wは300μm、P
t膜厚は300Åである。
【0135】工程B 次に、蟻酸Ni水溶液を、バルブジェット用ヘッドにて
吐出し、素子電極2,3間に約100μmφの蟻酸Ni
吐出膜を形成した。
【0136】工程C 次に、上記素子を350℃で15分間大気中で焼成し、
酸化Ni(NiO)膜を形成した。
【0137】工程D 次に、上記素子をイオンポンプを排気ポンプ系として有
する真空処理装置(図5参照)内に設置し、H2 ガス圧
10Torr、温度420℃で、加熱処理時間を10分
を初めとして種々の条件で行い、Ni酸化物中のNiの
全Niに対する組成比の異なる、NiとNi酸化物から
なる導電性膜4を作成した。各実施例におけるNi酸化
物中のNiの全Niに対する組成比を表2に示す。これ
らのNiとNi酸化物からなる導電性膜4は、大部分が
300Å〜700Åの微粒子が隣接或は重なり合った集
合膜であった。
【0138】工程E 次に、上記素子の電極2,3の間に電圧を印加して、通
電フォーミングを行い、亀裂を伴なう電子放出部5を形
成した。このときの各実施例におけるフォーミング電力
を表2に示す。亀裂は、各実施例においては素子電極
2,3間の中心付近、或は素子電極端際に沿って直線的
に形成されていた。
【0139】工程F 次に、同じく真空処理装置内で、素子電極2,3間に1
6Vを印加しつつ、エチレン(C24 )ガスを0.5
Torr導入し、電子放出部5を含む導電性膜4の表面
に、グラファイトを含む炭素質被膜6を形成した。
【0140】工程G 次に、素子電極2,3間に20Vを印加して、素子電流
を測定した。その結果を表2に示す。
【0141】本実施例8〜12で作成した電子放出素子
はいずれも、200時間の連続電子放出において、放出
効率の安定と、素子の耐久性が際立っていた。
【0142】
【表2】
【0143】[実施例13]本実施例は、実施例1,実
施例2,実施例10の電子放出素子を、同一基板上に夫
々多数個単純マトリクス配置した電子源を用いて、画像
形成装置を作製した例である。
【0144】複数の導電性膜がマトリクス配線された電
子源基板の一部の平面図を図14に示す。また、図中の
A−A’断面図を図15に示す。但し、図14、図15
で同じ符号で示したものは、同じ部材を示す。ここで1
は基板、72は図7のDxmに対応するX方向配線(下
配線とも呼ぶ)、73は図7のDynに対応するY方向
配線(上配線とも呼ぶ)、4は導電性膜、2と3は素子
電極、171は層間絶縁層、172は素子電極2と下配
線72との電気的接続のためのコンタクトホールであ
る。
【0145】本実施例の各電子源は、夫々実施例1,実
施例2,実施例10の電子放出素子の製法における、素
子電極及び導電性膜の成膜パターンを拡張するととも
に、各配線72,73及び層間絶縁層171等を適宜形
成することで作製することができるため、その詳細な説
明は省略する。
【0146】次に、複数の導電性膜4がマトリクス配線
された基板1(図14)を用いて画像形成装置を作製す
る手順を、図8と図9を用いて説明する。
【0147】先ず、上記複数の導電性膜4がマトリクス
配線された基板1(図14)をリアプレート81上に固
定した後、基板1の5mm上方に、フェースプレート8
6(ガラス基板83の内面に蛍光膜84とメタルバック
85が形成されて構成される)を支持枠82を介して配
置し、フェースプレート86、支持枠82、リアプレー
ト81の接合部にフリットガラスを塗布し、大気中で4
30℃で10分間以上焼成することで封着した(図
8)。なお、リアプレート81への基板1の固定もフリ
ットガラスで行った。
【0148】蛍光膜84は、カラーを実現するために、
ストライプ形状(図9(a)参照)の蛍光体とし、先に
ブラックストライプを形成し、その間隙部にスラリー法
により各色蛍光体92を塗布して蛍光膜84を作製し
た。ブラックストライプの材料としては、通常よく用い
られている黒鉛を主成分とする材料を用いた。
【0149】また、蛍光膜84の内面側にはメタルバッ
ク85を設けた。メタルバック85は、蛍光膜84の作
製後、蛍光膜84の内面側表面の平滑化処理(通常、フ
ィルミングと呼ばれる)を行い、その後、Alを真空蒸
着することで作製した。
【0150】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極を設ける場合もあるが、本実施例ではメタルバック8
5のみで十分な導電性が得られたので省略した。
【0151】前述の封着を行う際、カラーの場合は各色
蛍光体92と電子放出素子74とを対応させなくてはい
けないため、十分な位置合わせを行った。
【0152】以上のようにして完成した外囲器88内の
雰囲気を排気管(不図示)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dx1乃至D
xmとDy1乃至Dynを通じ素子電極2,3間に電圧
を印加し、通電フォーミングを行った。
【0153】フォーミング工程完了後、外囲器88内を
十分に排気した後、不図示の排気管をガスバーナーで熱
することで溶着し外囲器88の封止を行った。最後に、
封止後の真空度を維持するために、高周波加熱法でゲッ
ター処理を行った。ゲッターはBa等を主成分とした。
【0154】以上のようにして完成した各画像形成装置
において、容器外端子Dx1乃至DxmとDy1乃至D
ynを通じ、走査信号及び変調信号を不図示の信号発生
手段より夫々印加することにより電子放出させ、高圧端
子87を通じてメタルバック85に数kV以上の高圧を
印加して、電子ビームを加速し、蛍光膜84に衝突さ
せ、励起・発光させることで画像を表示した。
【0155】本実施例における各電子源はいずれも、高
い電子放出が得られ、経時変化の少ない寿命の長い、か
つ、素子特性のバラツキの少ないものであった。また、
本実施例における各画像形成装置はいずれも、表示画像
の位置のバラツキ、輝度むらが極めて少なく、良好な画
像を均一かつ精度良く表示することができた。
【0156】なお、本実施例では、画像形成部材として
蛍光体を用いたが、他にレジスト材や薄膜金属のような
電子線が衝突することにより、変色、帯電、変質等の状
態が変化する全ての部材を用いることができる。
【0157】以上、本実施例では、画像形成装置につい
てのみ説明してきたが、電子線応用装置としては、記録
装置、記憶装置、電子線描画装置等のさまざまな装置が
有り、本発明は、電子放出素子が複数配置された面状電
子源を用いた装置であれば、同等の効果が得られること
は言うまでもない。
【0158】
【発明の効果】以上説明したように、本発明の電子放出
素子は、(1)低電力でフォーミングが可能である、
(2)電子放出特性を均一にできる、(3)安定性に優
れる、(4)より安価である、等の特徴を有している。
【0159】そのため、本発明の電子放出素子を同一基
板上に多数配列形成した本発明の電子源は、高い電子放
出が得られ、経時変化の少ない寿命の長い、かつ、素子
特性のバラツキの少ない電子線発生装置となる。また、
本発明の電子源を用いた本発明の画像形成装置は、高品
位な画像を長期にわたって安定して表示することがで
き、高品位なカラーフラットテレビ等が実現される。
【図面の簡単な説明】
【図1】本発明の電子放出素子の一例である平面型表面
伝導型電子放出素子を模式的に示した平面図及び縦断面
図である。
【図2】本発明の電子放出素子の一例である垂直型表面
伝導型電子放出素子を模式的に示した図である。
【図3】図1の表面伝導型電子放出素子の製造方法の一
例を説明するための図である。
【図4】フォーミング処理に用いる電圧波形の例であ
る。
【図5】本発明の電子放出素子の製造に用いることので
きる真空処理装置(測定評価装置)の一例を示す概略構
成図である。
【図6】本発明の表面伝導型電子放出素子の放出電流I
eおよび素子電流Ifと素子電圧Vfの関係の典型的な
例を示す図である。
【図7】単純マトリクス配置の電子源の概略構成図であ
る。
【図8】単純マトリクス配置の電子源を用いた画像形成
装置に用いる表示パネルの概略構成図である
【図9】図8の表示パネルにおける蛍光膜を示す図であ
る。
【図10】図8の表示パネルを駆動する駆動回路の一例
を示す図である。
【図11】梯子型配置の電子源の概略平面図である。
【図12】梯子型配置の電子源を用いた画像形成装置に
用いる表示パネルの概略構成図である。
【図13】本発明の実施例8〜12に係る電子放出素子
を模式的に示した平面図及び縦断面図である。
【図14】本発明の実施例13に係る単純マトリクス配
置の電子源の部分平面図である。
【図15】図14の電子源の部分断面図である。
【図16】従来例の表面伝導型電子放出素子の平面図で
ある。
【符号の説明】
1 基板 2,3 素子電極 4 導電性膜 5 電子放出部 6 炭素質被膜 21 段さ形成部 50 導電性膜4を流れる素子電流Ifを測定するため
の電流計 51 電子放出素子に素子電圧Vfを印加するための電
源 52 電子放出部5より放出される放出電流Ieを測定
するための電流計 53 アノード電極54に電圧を印加するための高圧電
源 54 電子放出部5より放出される電子を捕捉するため
のアノード電極 55 真空容器 56 排気ポンプ 71 電子源基板 72 X方向配線 73 Y方向配線 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導電材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 Vx,Va 直流電圧源 110 電子源基板 111 電子放出素子 112 電子放出素子を配線するための共通配線 120 グリッド電極 121 電子が通過するための開口 171 層間絶縁層 172 コンタクトホール

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 対向する一対の電極間に、電子放出部を
    有する導電性膜を備える電子放出素子において、 前記導電性膜がNiとNi酸化物からなり、該Ni酸化
    物中のNiが、該導電性膜中の全Niの5atomic
    %以上90atomic%以下であることを特徴とする
    電子放出素子。
  2. 【請求項2】 前記電子放出部の近傍に炭素質被膜を有
    することを特徴とする請求項1に記載の電子放出素子。
  3. 【請求項3】 前記電子放出素子が、表面伝導型電子放
    出素子であることを特徴とする請求項1又は2に記載の
    電子放出素子。
  4. 【請求項4】 入力信号に応じて電子を放出する電子源
    であって、請求項1〜3のいずれかに記載の電子放出素
    子を、基体上に複数個配置したことを特徴とする電子
    源。
  5. 【請求項5】 前記電子放出素子の複数が梯子状に配置
    されており、個々の電子放出素子の両素子電極が並列に
    二本の行配線に接続されており、更に変調手段を有する
    ことを特徴とする請求項4に記載の電子源。
  6. 【請求項6】 前記複数の電子放出素子がマトリクス状
    に配置されており、個々の電子放出素子の一方の素子電
    極を行配線に接続し、個々の電子放出素子の他方の素子
    電極を前記行配線と直交する列配線に接続したことを特
    徴とする請求項4に記載の電子源。
  7. 【請求項7】 入力信号に基づいて画像を形成する装置
    であって、少なくとも、請求項4〜6のいずれかに記載
    の電子源と、画像形成部材とによって構成されたことを
    特徴とする画像形成装置。
JP17072496A 1996-06-11 1996-06-11 電子放出素子、電子源、及び画像形成装置 Withdrawn JPH09330649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17072496A JPH09330649A (ja) 1996-06-11 1996-06-11 電子放出素子、電子源、及び画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17072496A JPH09330649A (ja) 1996-06-11 1996-06-11 電子放出素子、電子源、及び画像形成装置

Publications (1)

Publication Number Publication Date
JPH09330649A true JPH09330649A (ja) 1997-12-22

Family

ID=15910224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17072496A Withdrawn JPH09330649A (ja) 1996-06-11 1996-06-11 電子放出素子、電子源、及び画像形成装置

Country Status (1)

Country Link
JP (1) JPH09330649A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7942713B2 (en) 2005-12-13 2011-05-17 Canon Kabushiki Kaisha Method of fabricating an electron-emitting device incorporating a conductive film containing first and second particles having different resistance values

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7942713B2 (en) 2005-12-13 2011-05-17 Canon Kabushiki Kaisha Method of fabricating an electron-emitting device incorporating a conductive film containing first and second particles having different resistance values

Similar Documents

Publication Publication Date Title
JP3372835B2 (ja) 電子源及び画像形成装置の製造方法
JP3544135B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3372759B2 (ja) 電子放出素子、それを用いた電子源、画像形成装置の製造方法
JP3294487B2 (ja) 電子放出素子の製造方法、並びにそれを用いた電子源、表示パネルおよび画像形成装置の製造方法
JP3408065B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3402891B2 (ja) 電子源および表示パネル
JPH09330649A (ja) 電子放出素子、電子源、及び画像形成装置
JP2000021305A (ja) 画像表示装置の製造方法
JPH0945226A (ja) 電子放出素子、それを用いた電子源並びに画像形成装置と、それらの製造方法
JP3524278B2 (ja) 画像形成装置
JP2884496B2 (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH09330676A (ja) 電子放出素子、電子源、及び画像形成装置
JP2000195417A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3302258B2 (ja) 電子放出素子、電子源、表示素子および画像形成装置の製造方法
JPH09330648A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3639738B2 (ja) 電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた画像形成装置及び該画像形成装置を用いた表示装置
JP2000251625A (ja) 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JPH1055745A (ja) 電子放出素子及びそれを備えた電子源並びに画像形成装置
JP2000021291A (ja) 電子放出素子、それを用いた電子源及び画像形成装置
JP3423527B2 (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法
JP2000021292A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH103848A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH09115427A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法、電子放出素子用電極ならびに導電性薄膜形成用材料
JPH09219163A (ja) 配線形成方法、該方法により形成したマトリクス配線、電子源の製造方法、電子源及び画像表示装置
JPH11260242A (ja) 電子放出素子、それを用いた電子源、画像形成装置及びそれらの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030902