JP2003068192A

JP2003068192A - 画像形成装置及びその製造方法

Info

Publication number: JP2003068192A
Application number: JP2001257174A
Authority: JP
Inventors: Yoko Kosaka; 容子小坂; Yasuko Tomita; 康子富田; Masahiro Terada; 匡宏寺田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-08-28
Filing date: 2001-08-28
Publication date: 2003-03-07

Abstract

(57)【要約】【課題】複数の電子放出素子を形成した電子源基板
と、発光材料を形成した透明基板とを対向させた構造を
有する画像形成装置において、電子放出素子の特性を劣
化させずに、帯電を防止し、電子放出特性を安定化、均
一化させ、高品位な画像を得られるようにする。【解決手段】電子源基板の表面状態を制御し、その制
御された表面状態に応じた塗料を電子源基板上に塗布す
ることにより、電子源基板上の電子放出素子（素子膜
４）以外の領域に選択的に帯電防止のための高抵抗膜６
を成膜することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子放出素子を電子
源として用いた表示装置等の画像形成装置に関わり、特
に、表面状態の差を利用して電子放出素子以外の部位に
選択的に帯電防止のための高抵抗膜を成膜する工程を有
する画像形成装置の製造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子としては熱電子源と
冷陰極電子源の２種類が知られている。冷陰極電子源に
は電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属
型素子（ＭＩＭ素子）、表面伝導型電子放出素子等があ
る。

【０００３】本出願人は、電子放出素子とその応用に関
しこれまで多数の提案を行っており、その一部を紹介す
る。

【０００４】インクジェット方式による素子作成に関し
ては特開平９−１０２２７１号公報や特開２０００−２
５１６６５号公報に、これらの素子をＸＹマトリクス形
状に配置した例として、特開昭６４−０３１３３２号公
報、特開平７−３２６３１１号公報に詳述されている。
更には配線形成方法に関しては特開平８−１８５８１８
号公報や、特開平９−５０７５７号公報に、駆動方法に
ついては特開平６−３４２６３６号公報等に詳述されて
いる。

【０００５】また、表面伝導型電子放出素子の構成、製
造方法などは、例えば特開平７−２３５２５５号公報、
特登録２９０３２９５号公報に詳述されている。

【０００６】以下に、上記公報に開示されている表面伝
導型電子放出素子の概略を簡単に説明する。

【０００７】上記の表面伝導型電子放出素子は、図１５
に模式的に示すように、基板１上に対向する一対の素子
電極２，３と、該素子電極に接続されその一部に電子放
出部５を有する導電性膜４とを有してなる。

【０００８】電子放出部５は、導電性膜４の一部が、破
壊・変形ないし変質され、間隙が形成された部分を含
み、間隙内部及びその近傍の導電性膜上には、活性化と
呼ばれる工程を行うことにより、炭素及び／または炭素
化合物を主成分とする堆積物が形成されている。なお、
この堆積物は上記導電性膜に形成された間隙よりもさら
に狭い間隙部をもって対峙した形状となっている。

【０００９】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数の素子を配列形成できる利点がある。そこで、その特
徴を生かせるような様々な応用が研究されている。例え
ば、荷電ビーム源、表示装置等の画像形成装置が挙げら
れる。

【００１０】

【発明が解決しようとする課題】電子放出素子を電子線
源とした画像形成装置においては、蛍光体に加速された
電子線を入射させて輝度を得る。

【００１１】これらの電子放出素子は真空中で取り扱わ
れるが、真空中における電子放出特性の不安定性の一要
因として、電子放出部近傍に絶縁性基板表面が露出して
いると、その表面の電位が不安定となり、電子放出が不
安定となる（特開平２−７２５３４号公報）。

【００１２】すなわち、入力信号に応じて応答する画像
形成装置においては、各電子放出素子を電気的に分離す
る必要があるので、絶縁性の基板が通常用いられる。し
かし、画像表示部における蛍光体に高圧をかけると、対
向する電子放出素子の周りの絶縁面は真空と絶縁体の誘
電率できまる容量分割による電位が発生する。この電位
は、絶縁性が良好であればあるほど時定数が長く、帯電
したままである。電子放出素子から放出された電子は、
帯電した上記の絶縁面にも衝突する。この場合に、電子
が加速されることより、絶縁性基板表面に電子、イオン
等の荷電粒子が注入されると二次電子が発生する。そし
て、特に高電界下では、異常放電に至るため、素子の電
子放出特性が著しく低下し、最悪の場合、素子が破壊す
ることが実験的に確かめられている。

【００１３】この異常放電現象については未だ不明な点
があるが、電子放出素子から放出された電子、イオン等
の注入により表面の帯電、あるいは帯電した絶縁性面で
二次電子放出より雪崩的に電子増倍され、放電すること
が考えられる。

【００１４】また、電子放出素子から放出された電子が
蛍光体の形成されたアノードに衝突する際に、Ｘ線や紫
外線を放射する場合があるが、このようなＸ線や紫外線
が関与して、絶縁性基板表面を帯電させることも考えら
れる。

【００１５】例えば、Ｘ線が絶縁性基板表面に照射され
ることにより、光電効果の結果、光電子が放出され、該
光電子がアノードに引き寄せられることにより、絶縁性
基板表面が正の電位に帯電することが考えられる。

【００１６】これら、真空中での電子放出特性の不安定
性、素子の放電劣化を防止するためには、絶縁性の表面
が露出しないように適当な導電体の被膜（高抵抗膜）で
被覆することが効果的である（特開２０００−９０８６
０号公報）が、一方、この被膜によって素子電極間にリ
ーク電流が流れるので、素子の見かけの効率が低下する
という問題が生じた。

【００１７】ここで素子の効率とは、表面伝導型電子放
出素子の一対の対向する素子電極に電圧を印加したと
き、流れる電流（以下、素子電流Ｉｆと呼ぶ）に対する
真空中に放出される電流（以下、放出電流Ｉｅと呼ぶ）
との電流比を指す。

【００１８】つまり、素子電流Ｉｆはできるだけ小さ
く、放出電流Ｉｅはできるだけ大きいことが望ましい
が、上記のように高抵抗膜を被覆した場合には、高抵抗
膜によるリーク電流が素子電流に加算されるため、効率
が低下する。

【００１９】また、電子放出素子上の高抵抗膜は、厚く
積層した場合にその構造によっては電子放出を阻害する
こともわかった。

【００２０】これらの問題点を解決するには、帯電を防
止でき、かつリーク電流が実質上問題にならないほど小
さく、且つ電子放出を阻害しない程度に薄い被膜を形成
するのが好ましいことになる。

【００２１】上記の被膜は、画像形成装置を考えた場
合、絶縁性基板上及び配線の周りの絶縁層上は、素子電
極上及び電子放出素子上に比べて抵抗が高いため、帯電
防止に適正な膜厚で成膜する必要があり、逆に電子放出
素子上は、できるだけ薄く成膜し、もしくは成膜されな
いことが望ましい。

【００２２】本発明は、このような従来技術の欠点を改
善するものであり、その目的とするところは、電子放出
特性の安定化を図るための高抵抗膜を、容易にかつ、特
性よく形成することにより帯電による不具合を防止し、
なおかつ、電子放出素子の特性を劣化させないことによ
り品質性に優れた画像形成装置およびその製造方法を提
供することにある。

【００２３】

【課題を解決するための手段】上記の目的を達成する本
発明の構成は以下の通りである。

【００２４】即ち、本発明は、複数の電子放出素子を形
成した電子源基板と、発光材料を形成した透明基板とを
対向させた構造を有する画像形成装置の製造方法におい
て、前記電子源基板の表面状態を制御し、その制御され
た表面状態に応じた塗料を該電子源基板上に塗布するこ
とにより、該電子源基板上の前記電子放出素子以外の領
域に選択的に帯電防止のための高抵抗膜を成膜すること
を特徴とする。

【００２５】本発明の画像形成装置の製造方法は、更な
る特徴として、「前記電子放出素子を形成する前に、前
記電子源基板の表面処理を施し、該電子源基板の表面状
態を予め制御すること」、「前記表面処理により前記電
子源基板の接触角を制御した後に、前記電子放出素子を
形成し、該電子放出素子とそれ以外の領域の接触角の差
を利用して、ゾルゲル法により、該電子放出素子以外の
領域に選択的に前記高抵抗膜を成膜すること」、「前記
表面処理により前記電子源基板の少なくとも絶縁面にお
ける水の接触角を３０°以上に制御し、前記電子放出素
子の水の接触角を２０°以下に制御し、疎水表面処理を
した導電性微粒子を分散した塗料を塗布することによ
り、該電子放出素子以外の少なくとも前記絶縁面に選択
的に前記高抵抗膜を成膜すること」、「前記表面処理に
より前記電子源基板の少なくとも絶縁面における水の接
触角を２０°以下に制御し、前記電子放出素子の水の接
触角を３０°以上に制御し、親水表面処理をした導電性
微粒子を分散した塗料を塗布することにより、該電子放
出素子以外の少なくとも前記絶縁面に選択的に前記高抵
抗膜を成膜すること」、「前記表面処理により前記電子
源基板の少なくとも絶縁面における水の接触角を７０°
以上に制御し、前記電子放出素子の水の接触角を３０°
以下に制御し、非水性の塗料を塗布することにより、該
電子放出素子以外の少なくとも前記絶縁面に選択的に前
記高抵抗膜を成膜すること」、「前記表面処理により前
記電子源基板の少なくとも絶縁面における水の接触角を
１５°以下に制御し、前記電子放出素子の水の接触角を
５０°以上に制御し、水性の塗料を塗布することによ
り、該電子放出素子以外の前記絶縁面に選択的に前記高
抵抗膜を成膜すること」、「前記電子放出素子が表面伝
導型電子放出素子であること」、「前記電子源基板は、
複数の列方向配線と、該列方向配線の上に層間絶縁層を
介して複数の行方向配線が形成され、該両方向配線の交
差部近傍にそれぞれ、電極対を含む前記電子放出素子が
配設されてなり、前記層間絶縁層の表面に、前記高抵抗
膜を設けること」、を含む。

【００２６】また、本発明は、上記本発明の画像形成装
置の製造方法により製造したことを特徴とする画像形成
装置である。

【００２７】

【発明の実施の形態】本発明の画像形成装置の製造方法
においては、電子源基板の表面状態を制御し、その制御
された表面状態に応じた塗料を塗布することにより、電
子源基板上の電子放出素子以外の領域に帯電防止のため
の高抵抗膜を選択的に成膜する、具体的には高抵抗膜の
厚みを制御しながら選択的に成膜する。

【００２８】目的の部位に選択的に高抵抗膜を成膜する
ことは、真空成膜法を用いた場合では、マスキングやエ
ッチングなどが必要となり、厳しい位置精度が要求され
る上に工程数も複数増えるなど、決して容易なものでは
ない。ところが、例えば電子源基板上を予め表面処理に
より接触角を制御した後に電子放出素子を形成し、電子
放出素子上とそれ以外の基板上の接触角の差を利用し
て、ゾルゲル法により高抵抗膜を成膜することにより、
簡便に、しかも電子放出素子以外の領域に選択的に厚み
を制御しながら高抵抗膜を成膜することができる。

【００２９】ゾルゲル法を用いた場合は、具体的には、
電子放出素子を作成前に、高抵抗膜を成膜する時の電子
放出素子の表面状態とは親水性、疎水性が逆になるよう
に予め基板の表面を制御し、電子放出素上ではじきやす
い塗布材料を選択することにより、目的の部位に選択的
に高抵抗膜を簡便に成膜することができる。

【００３０】たとえば、高抵抗膜を成膜する時の電子放
出素子の表面状態が親水性である（水の接触角が小さ
い）場合は、電子放出素子を作成前に基板の表面が疎水
性となるように表面処理を施し、疎水処理をした導電性
微粒子の分散液や、非水性の塗布材料を選ぶことで電子
放出素子上は高抵抗膜が無い、または、あっても電子放
出素子の特性に影響を与えないほど膜厚が薄く、一方、
電子放出素子以外の領域には帯電防止をするのに十分な
厚さの高抵抗膜を容易に得ることができる。

【００３１】また、高抵抗膜を成膜する時の電子放出素
子の表面状態が疎水性である（水の接触角が大きい）場
合は、電子放出素子を作成前に基板の表面が親水性とな
るように表面処理を施し、親水処理をした導電性微粒子
の分散液や、水性の塗布材料を選ぶことで、上記と同様
に電子放出素子以外の領域に選択的に高抵抗膜を成膜で
きる。

【００３２】なお、電子源基板の表面を疎水性にする場
合は、疎水性のシランカップリング剤などの表面処理剤
を用い、親水性にする場合は親水性の表面処理剤を用い
るほかに、基板のベーキング（４００〜６００℃）によ
り親水面を得ることもできる。一方、電子放出素子自体
の酸化還元状態を制御することで、高抵抗膜を成膜する
際の素子上の疎水性、親水性を変えることもできる。

【００３３】より具体的には、電子源基板の少なくとも
絶縁面における水の接触角を３０°以上に制御し、電子
放出素子の水の接触角を２０°以下に制御した場合に
は、疎水表面処理をした導電性微粒子を分散した塗料を
塗布することにより、電子放出素子以外の少なくとも前
記絶縁面に選択的に所望の高抵抗膜を成膜することがで
きる。

【００３４】また、電子源基板の少なくとも絶縁面にお
ける水の接触角を２０°以下に制御し、電子放出素子の
水の接触角を３０°以上に制御した場合には、親水表面
処理をした導電性微粒子を分散した塗料を塗布すること
により、電子放出素子以外の少なくとも前記絶縁面に選
択的に所望の高抵抗膜を成膜することができる。

【００３５】また、電子源基板の少なくとも絶縁面にお
ける水の接触角を７０°以上に制御し、電子放出素子の
水の接触角を３０°以下に制御した場合には、非水性の
塗料を塗布することにより、電子放出素子以外の少なく
とも前記絶縁面に選択的に所望の高抵抗膜を成膜するこ
とができる。

【００３６】さらに、電子源基板の少なくとも絶縁面に
おける水の接触角を１５°以下に制御し、電子放出素子
の水の接触角を５０°以上に制御した場合には、水性の
塗料を塗布することにより、電子放出素子以外の前記絶
縁面に選択的に所望の高抵抗膜を成膜することができ
る。

【００３７】以下に図面を参照して、本発明の好適な実
施の形態を例示的に詳しく説明する。ただし、この実施
の形態に記載されている構成部品の寸法、材質、形状、
その相対配置などは、本発明の範囲をそれらのみに限定
する趣旨のものではない。

【００３８】図１は、本発明に係る電子放出素子として
好適な表面伝導型電子放出素子の一構成例を模式的に示
したものであり、（ａ）は平面図、（ｂ）は断面図であ
る。図中、１は基板、２と３は素子電極、４は電子放出
部を含む導電性膜、５は間隙を含む電子放出部、６は高
抵抗膜である。

【００３９】本発明に係る電子源基板は、上記のような
電子放出素子を複数、例えばマトリクス状等に配線接続
して構成されるものである。

【００４０】基板１としては、例えば石英ガラス、Ｎａ
等の不純物含有量を減少させたガラス、青板ガラス、Ｓ
ｉＯ₂を表面に形成したガラス基板およびアルミナ等の
セラミックス基板等が挙げられる。

【００４１】基板１の大きさおよびその厚みは、その上
に設置される電子放出素子の個数、および個々の素子の
設計形状、および画像形成装置の真空容器の一部を構成
する場合には、耐大気圧構造等の力学的条件等に依存し
て適宜設定される。

【００４２】素子電極２、３の材料としては、一般的な
導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、
Ｐｔ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であ
り、基板上にスパッタリング等により成膜された後、フ
ォトリソグラフィー・エッチング技術により形成され
る。あるいは金属酸化物とガラス等から構成される印刷
導体や、ＩＴＯ等の透明導電体等から適宜選択され、そ
の膜厚は、好ましくは数百Åから数μｍの範囲が適当で
ある。

【００４３】この時の素子電極間隔Ｌ、素子電極長さ
Ｗ、素子電極２、３の形状等は、実素子が応用される形
態等に応じて適宜設計されるが、間隔Ｌは好ましくは数
千Åから１ｍｍであり、より好ましくは素子電極間に印
加する電圧等を考慮して１μｍから１００μｍの範囲で
ある。また、素子電極長さＷは、好ましくは電極の抵抗
値、電子放出特性を考慮して、数μｍから数百μｍの範
囲である。

【００４４】さらにこの素子電極には、市販のＰｔ等の
金属粒子を含有したペーストを、オフセット印刷等の印
刷法によって塗布形成することも可能である。

【００４５】また、より精密なパターンを得る目的で、
Ｐｔ等を含有する感光性ペーストを、スクリーン印刷等
の印刷法で塗布し、フォトマスクを用いて露光、現像す
るという工程でも形成可能である。

【００４６】この素子電極２、３を跨ぐ形で、電子放出
素子となる導電性膜４を作成する。導電性膜４として
は、良好な電子放出特性を得るために、微粒子で構成さ
れた微粒子膜が特に好ましい。またその膜厚は、素子電
極２、３へのステップカバレージ、素子電極間の抵抗
値、および後述するフォーミング処理条件等を考慮して
適宜設定されるが、好ましくは数Åから数千Åであり、
特に好ましくは１０Åから５００Åの範囲とするのが良
い。

【００４７】導電性膜材料には、一般にはＰｄが適して
いるが、これに限ったものではない。また成膜方法も、
スパッタ法、溶液塗布後に焼成する方法などが適宜用い
られる。

【００４８】電子放出部５は、例えば以下に説明するよ
うな通電処理（フォーミング処理によって形成すること
ができる。

【００４９】所定の真空度のもとで素子電極２，３間に
不図示の電源より通電すると、導電性膜４の部位に、構
造の変化した間隙（亀裂）が形成される。この間隙領域
が電子放出部５を構成する。尚、このフォーミングによ
り形成した間隙付近からも、所定の電圧下では電子放出
が起こるが、この状態ではまだ電子放出効率が非常に低
いものである。

【００５０】通電フォーミングの電圧波形の例を図８に
示す。電圧波形は、特にパルス波形が好ましい。これに
はパルス波高値を定電圧としたパルスを連続的に印加す
る図８（ａ）に示した手法と、パルス波高値を増加させ
ながらパルスを印加する図８（ｂ）に示した手法があ
る。

【００５１】まず、パルス波高値を定電圧とした場合に
ついて図８（ａ）で説明する。図８（ａ）におけるＴ１
及びＴ２は電圧波形のパルス幅とパルス間隔である。通
常、Ｔ１は１μ秒〜１０ｍ秒、Ｔ２は１０μ秒〜１００
ｍ秒の範囲で設定される。三角波の波高値（通電フォー
ミング時のピーク電圧）は、電子放出素子の形態に応じ
て適宜選択される。このような条件のもと、例えば、数
秒から数十分間電圧を印加する。パルス波形は、三角波
に限定されるものではなく、矩形波等の所望の波形を採
用することができる。

【００５２】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図８（ｂ）で説明する。
図８（ｂ）におけるＴ１及びＴ２は、図８（ａ）に示し
たのと同様とすることができる。三角波の波高値（通電
フォーミング時のピーク電圧）は、例えば０．１Ｖステ
ップ程度づつ、増加させることができる。

【００５３】通電フォーミング処理の終了は、パルス電
圧印加中の素子に流れる電流を測定して抵抗値を求め
て、例えば１ＭΩ以上の抵抗を示した時に通電フォーミ
ングを終了させることができる。

【００５４】先に述べたように、この状態では電子発生
効率は非常に低いものである。よって電子放出効率を上
げるために、上記素子に活性化と呼ばれる処理を行うこ
とが望ましい。

【００５５】この活性化処理は、有機化合物が存在する
適当な真空度のもとで、パルス電圧を素子電極２，３間
に繰り返し印加することによって行うことができる。そ
して炭素原子を含むガスを導入し、それに由来する炭素
あるいは炭素化合物を、前記間隙（亀裂）近傍にカーボ
ン膜として堆積させる。

【００５６】本工程の一例を説明すると、例えばカーボ
ン源としてトルニトリルを用い、スローリークバルブを
通して真空空間内に導入し、１．３×１０^-4Ｐａ程度を
維持する。導入するトルニトリルの圧力は、真空装置の
形状や真空装置に使用している部材等によって若干影響
されるが、１×１０^-5Ｐａ〜１×１０^-2Ｐａ程度が好適
である。

【００５７】図９に、活性化工程で用いられる電圧印加
の好ましい一例を示した。印加する最大電圧値は、１０
〜２０Ｖの範囲で適宜選択される。

【００５８】図９（ａ）に於いて、Ｔ１は電圧波形の正
と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正
負の絶対値が等しく設定されている。また、図９（ｂ）
に於いて、Ｔ１およびＴ１’はそれぞれ電圧波形の正と
負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ
１’、電圧値は正負の絶対値が等しく設定されている。

【００５９】このとき、約６０分後に放出電流Ｉｅがほ
ぼ飽和に達した時点で通電を停止し、スローリークバル
ブを閉め、活性化処理を終了する。

【００６０】本発明に係る電子源基板は、上記のような
電子放出素子を複数、例えばマトリクス状等に配線接続
して構成されるものであり、特に、基板の表面状態を制
御し、その制御された表面状態に応じた塗料を塗布する
ことにより、基板上の電子放出素子以外の領域に選択的
に帯電防止のための高抵抗膜６を成膜する。かかる高抵
抗膜６の具体的な成膜方法については、後述の実施例に
て詳しく説明する。

【００６１】上述のような素子構成と製造方法によって
作製された電子放出素子の基本特性について図１０、図
１１を用いて説明する。

【００６２】図１０は、前述した構成を有する電子放出
素子の電子放出特性を測定するための測定評価装置の概
略図である。図１０において、５１は素子に素子電圧Ｖ
ｆを印加するための電源、５０は素子の電極部を流れる
素子電流Ｉｆを測定するための電流計、５４は素子の電
子放出部より放出される放出電流Ｉｅを捕捉するための
アノード電極、５３はアノード電極５４に電圧を印加す
るための高圧電源、５２は素子の電子放出部より放出さ
れる放出電流Ｉｅを測定するための電流計である。

【００６３】電子放出素子の素子電極２，３間を流れる
素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定に
あたっては、素子電極２，３に電源５１と電流計５０と
を接続し、該電子放出素子の上方に電源５３と電流計５
２とを接続したアノード電極５４を配置している。

【００６４】また、本電子放出素子およびアノード電極
５４は真空装置５５内に設置され、その真空装置には排
気ポンプ５６および真空計等の真空装置に必要な機器が
具備されており、所望の真空下で本素子の測定評価を行
えるようになっている。なお、アノード電極５４の電圧
は１ｋＶ〜１０ｋＶ、アノード電極と電子放出素子との
距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。

【００６５】図１０に示した測定評価装置により測定さ
れた放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの
関係の典型的な例を図１１に示す。なお、放出電流Ｉｅ
と素子電流Ｉｆは大きさが著しく異なるが、図１１では
Ｉｆ、Ｉｅの変化の定性的な比較検討のために、リニア
スケールで縦軸を任意単位で表記した。

【００６６】本電子放出素子は放出電流Ｉｅに対する三
つの特徴を有する。

【００６７】まず第一に、図１１からも明らかなよう
に、本素子はある電圧（しきい値電圧と呼ぶ、図１１中
のＶｔｈ）以上の素子電圧を印加すると急激に放出電流
Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電
流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉ
ｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素
子としての特性を示しているのが判る。

【００６８】第二に、放出電流Ｉｅが素子電圧Ｖｆに依
存するため、放出電流Ｉｅは素子電圧Ｖｆで制御でき
る。

【００６９】第三に、アノード電極５４に捕捉される放
出電荷は、素子電圧Ｖｆを印加する時間に依存する。す
なわち、アノード電極５４に捕捉される電荷量は、素子
電圧Ｖｆを印加する時間により制御できる。

【００７０】次に、本発明に係る電子源基板及び画像形
成装置について説明する。

【００７１】図２は、本発明に係る電子源基板の一実施
形態を示す模式図である（尚、図２は帯電防止のための
高抵抗膜を成膜する前の状態を示している。）。図２
中、１は基板、２と３は素子電極、４は導電性膜（素子
膜）、２４は列方向配線（下配線）、２５は層間絶縁
層、２６は行方向配線（上配線）である。

【００７２】本例の電子源基板は、基板１上に、複数の
電子放出素子をマトリクス状に配線接続してなり、各電
子放出素子の構成は図１と概ね同様である。

【００７３】本例の電子源基板は、基板１上に、複数の
列方向配線２４と、該列方向配線２４の上に層間絶縁層
２５を介して複数の行方向配線２６が形成され、該両方
向配線の交差部近傍にそれぞれ、電極対（素子電極２，
３）を含む電子放出素子が配設され、該電極対の一方
（素子電極３）が列方向配線２４と、他方（素子電極
２）が層間絶縁層２５に設けられた開口部（図５の符号
２７）を介して行方向配線２６と接続された構成を有し
ている。

【００７４】上記のような単純マトリクス配置の電子源
基板を用いた画像形成装置の一例について、図１２を用
いて説明する。

【００７５】図１２において、１は上記の電子源基板、
８２はガラス基板８３の内面に蛍光膜８４とメタルバッ
ク８５等が形成されたフェースプレート、８６は支持枠
である。電子源基板１、支持枠８６及びフェースプレー
ト８２をフリットガラスによって接着し、４００〜５０
０℃で、１０分以上焼成することで、封着して、外囲器
９０を構成する。

【００７６】尚、フェースプレート８２と電子源基板１
との間に、スペーサーと呼ばれる不図示の支持体を設置
することにより、大面積パネルの場合にも大気圧に対し
て十分な強度を持つ外囲器を構成することもできる。

【００７７】図１３はフェースプレート８２上に設ける
蛍光膜８４の説明図である。蛍光膜８４は、モノクロー
ムの場合は蛍光体のみから成るが、カラーの蛍光膜の場
合は、蛍光体の配列によりブラックストライプあるいは
ブラックマトリクスなどと呼ばれる黒色導電体９１と蛍
光体９２とで構成される。ブラックストライプ、ブラッ
クマトリクスが設けられる目的は、カラー表示の場合必
要となる三原色蛍光体の、各蛍光体９２間の塗り分け部
を黒くすることで混色等を目立たなくすることと、蛍光
膜８４における外光反射によるコントラストの低下を抑
制することである。

【００７８】また、蛍光膜８４の内面側には通常メタル
バック８５が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート８２側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するためのアノード電極として作用
すること等である。メタルバックは、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理（通常フィルミングと呼
ばれる）を行い、その後Ａｌを真空蒸着等で堆積するこ
とで作製できる。

【００７９】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、上下基板の突き当て法などで十分な位置合わせを行
う必要がある。

【００８０】封着時の真空度は１０^-5Ｐａ程度の真空度
が要求される他、外囲器９０の封止後の真空度を維持す
るために、ゲッター処理を行なう場合もある。これは、
外囲器９０の封止を行なう直前あるいは封止後に、抵抗
加熱あるいは高周波加熱等の加熱法により、外囲器内の
所定の位置（不図示）に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が
主成分であり、該蒸着膜の吸着作用により、真空度を維
持するものである。

【００８１】前述した本発明に係る表面伝導型電子放出
素子の基本的特性によれば、電子放出部からの放出電子
は、しきい値電圧以上では対向する電極間に印加するパ
ルス状電圧の波高値と巾によって制御され、その中間値
によっても電流量が制御され、もって中間調表示が可能
になる。

【００８２】また多数の電子放出素子を配置した場合に
おいては、各ラインの走査線信号によって選択ラインを
決め、各情報信号ラインを通じて個々の素子に上記パル
ス状電圧を適宜印加すれば、任意の素子に適宜電圧を印
加する事が可能となり、各素子をＯＮすることができ
る。

【００８３】また中間調を有する入力信号に応じて電子
放出素子を変調する方式としては、電圧変調方式、パル
ス幅変調方式が挙げられる。

【００８４】以下に具体的な駆動装置について説明す
る。

【００８５】単純マトリクス配置の電子源基板を用いて
構成した表示パネルを利用した、ＮＴＳＣ方式のテレビ
信号に基づいたテレビジョン表示用の画像形成装置の構
成例を、図１４に示す。

【００８６】図１４において、１０１は図１２に示した
ような画像表示パネル、１０２は走査回路、１０３は制
御回路、１０４はシフトレジスタ、１０５はラインメモ
リ、１０６は同期信号分離回路、１０７は情報信号発生
器、Ｖａは直流電圧源である。

【００８７】電子源基板を用いた画像表示パネル１０１
のＸ方向配線には、走査線信号を印加するＸドライバー
の走査回路１０２が、Ｙ配線には情報信号が印加される
Ｙドライバーの情報信号発生器１０７が接続されてい
る。

【００８８】電圧変調方式を実施するには、情報信号発
生器１０７として、一定の長さの電圧パルスを発生する
が入力されるデータに応じて、適宜パルスの波高値を変
調するような回路を用いる。また、パルス幅変調方式を
実施するには、情報信号発生器１０７としては、一定の
波高値の電圧パルスを発生するが入力されるデータに応
じて、適宜電圧パルスの幅を変調するような回路を用い
る。

【００８９】制御回路１０３は、同期信号分離回路１０
６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に
対してＴｓｃａｎ，Ｔｓｆｔ及びＴｍｒｙの各制御信号
を発生する。

【００９０】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路である。この輝度
信号成分は、同期信号に同期してシフトレジスタ１０４
に入力される。

【００９１】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記輝度信号を、画像の１ライン毎に
シリアル／パラレル変換して、制御回路１０３より送ら
れるシフトクロックＴｓｆｔに基づいて動作する。シリ
アル／パラレル変換された画像１ライン分のデータ（電
子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並
列信号として前記シフトレジスタ１０４より出力され
る。

【００９２】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、記憶された内容は、情報信号発生器１０７に入力さ
れる。

【００９３】情報信号発生器１０７は、各々の輝度信号
に応じて、電子放出素子の各々を適切に駆動する為の信
号源であり、その出力信号はＹ方向配線を通じて表示パ
ネル１０１内に入り、走査回路１０２によって選択中の
Ｘ方向配線との交点にある各々の電子放出素子に印加さ
れる。

【００９４】Ｘ方向配線を順次走査する事によって、パ
ネル全面の電子放出素子を駆動する事が可能になる。

【００９５】以上のように本発明による画像形成装置に
おいて、各電子放出素子にＸＹ方向配線を通じ、電圧を
印加することにより電子放出させ、直流電圧源Ｖａに接
続された高圧端子Ｈｖを通じ、アノード電極であるメタ
ルバック８５に高圧を印加し、発生した電子ビームを加
速し、蛍光膜８４に衝突させることによって、画像を表
示することができる。

【００９６】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＨＤＴＶなどでも同じである。

【００９７】

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。

【００９８】（実施例１）本実施例は、図１と同様の構
成を有する電子放出素子を複数、基板上に形成し、図２
に示すような電子源基板を製造し、さらにこの電子源基
板を用いて図１２に示したような画像形成装置を製造し
た例である。

【００９９】図１（ａ）は電子放出素子の平面図、図１
（ｂ）は電子放出素子の断面図を示している。また、図
２は帯電防止のための高抵抗膜を成膜する前の電子源基
板の平面図を示している。これらの図において、１は基
板、２，３は素子電極、、６は高抵抗膜、２４はＹ方向
配線、２５は層間絶縁層、２６はＸ方向配線である。ま
た、４は表面伝導型電子放出素子である導電性膜であ
り、電子放出部５を形成している。尚、図２は電子源基
板の一部のみを表している。

【０１００】まず、本実施例の電子源基板の製造方法
を、図１乃至図７を参照しつつ説明する。

【０１０１】［素子電極の形成］基板１として、アルカ
リ成分が少ないＰＤ−２００（旭硝子（株）製）の２．
８ｍｍ厚ガラスを用い、更にこの上にナトリウムブロッ
ク層としてＳｉＯ₂膜１００ｎｍを塗付焼成したものを
用いた。

【０１０２】このガラス基板２１上に、スパッタ法によ
ってまず下引き層としてチタニウムＴｉ（厚さ５ｎ
ｍ）、その上に白金Ｐｔ（厚さ４０ｎｍ）を成膜した
後、ホトレジストを塗布し、露光、現像、エッチングと
いう一連のフォトリソグラフィー法によってパターニン
グして素子電極２，３を形成した（図３参照）。なお、
本実施例では素子電極の間隔Ｌ＝１０μｍ、対応する長
さＷ＝１００μｍとした。

【０１０３】［下配線の形成］共通配線としてのＹ方向
配線（下配線）２４は、一方の素子電極３に接して、か
つそれらを連結するようにライン状のパターンで形成し
た。材料にはＡｇフォトぺーストインキを用い、スクリ
ーン印刷した後、乾燥させてから、所定のパターンに露
光し現像した。この後４８０℃前後の温度で焼成してＹ
方向配線２４を形成した（図４参照）。このＹ方向配線
２４の厚さは約１０μｍ、幅は約５０μｍである。なお
終端部は配線取り出し電極として使うために、線幅をよ
り大きくした。

【０１０４】［マトリクス配線部の絶縁層の形成］上下
配線を絶縁するために、層間絶縁層２５を形成した。後
述のＸ方向配線（上配線）２６の下に、先に形成したＹ
方向配線（下配線）２４との交差部を覆うように、かつ
Ｘ方向配線（上配線）２６と素子電極２との電気的接続
が可能なように、各素子に対応した接続部にコンタクト
ホール２７を開けて形成した（図５参照）。

【０１０５】具体的には、ＰｂＯを主成分とする感光性
のガラスペーストをスクリーン印刷した後、露光−現像
した。これを４回繰り返し、最後に４８０℃前後の温度
で焼成した。この層間絶縁層２５の厚みは、全体で約３
０μｍであり、幅は１５０μｍである。

【０１０６】［上配線の形成］先に形成した帯状絶縁層
２５の上に、Ａｇぺーストインキをスクリーン印刷した
後乾燥させ、この上に再度同様なことを行い２度塗りし
てから、４８０℃前後の温度で焼成してＸ方向配線（上
配線）２６を形成した（図６参照）。Ｘ方向配線２６
は、層間絶縁層２５を挟んでＹ方向配線２４と交差して
おり、層間絶縁層２５に設けたコンタクトホール２７部
分で素子電極２と接続されている。

【０１０７】このＸ方向配線（上配線）２６は電気駆動
時は走査電極として作用する。尚、Ｘ方向配線２６の厚
さは約１５μｍである。図示していないが、外部駆動回
路への引出し端子もこれと同様の方法で形成した。

【０１０８】このようにしてＸＹマトリクス配線を有す
る基板が形成された。

【０１０９】

【段落番号】次に、上記基板を十分にクリーニングした
後、撥水剤を含む溶液で表面を処理し、表面が疎水性に
なるようにした。これはこの後塗布する導電性膜形成用
の水溶液が、素子電極上に適度な広がりをもって配置さ
れるようにするためでもある。具体的には、ジメチルジ
エトキシシラン蒸気に上記基板を暴露し、気相堆積さ
せ、１２０℃にて温風乾燥した。

【０１１０】［導電性膜の形成］次に、素子電極２，３
間に導電性膜４を形成した。本工程を図７の模式図を用
いて説明する。尚、基板２１上における個々の素子電極
の平面的ばらつきを補償するために、基板上の数箇所に
於いてパターンの配置ずれを観測し、観測点間のポイン
トのずれ量は直線近似して位置補完し、導電性膜形成材
料を塗付する事によって、全画素の位置ずれをなくし
て、対応した位置に的確に塗付するようにした。

【０１１１】本実施例では、導電性膜４としてパラジウ
ム膜を得る目的で、先ず水８５：イソプロピルアルコー
ル（ＩＰＡ）１５からなる水溶液に、パラジウム−プロ
リン錯体０．４７重量％を溶解し、有機パラジウム含有
溶液を得た。この他若干の添加剤を加えた。この溶液の
液滴を、液滴付与手段７１として、ピエゾ素子を用いた
インクジェット噴射装置を用い、ドット径が６０μｍと
なるように調整して素子電極間に付与した（図７
（ａ））。

【０１１２】その後、この基板を空気中にて、３５０℃
で１０分間の加熱焼成処理をして酸化パラジウム（Ｐｄ
Ｏ）からなる導電性膜４’が形成された（図７
（ｂ））。ドットの直径は約６０μｍ、厚みは最大で１
０ｎｍであった。

【０１１３】［高抵抗膜の形成］素子部分に酸化パラジ
ウム（ＰｄＯ）からなる導電性膜４’を成膜した後の基
板において、ガラス基板上の水の接触角は５８°であっ
た。一方、ＰｄＯ膜における水の接触角を、別途用意し
た基板に成膜したＰｄＯ膜にて測定したところ１９°で
あった。そこで、アンチモンをドープした酸化スズの微
粒子を疎水処理したものを０．１ｗｔ％の割合でエタノ
ールに分散した液をスプレーコート法で塗布した。８０
℃で３分間乾燥後、４００℃で９０分間焼成してアンチ
モンドープ酸化スズからなる高抵抗膜６を成膜した（図
７（ｃ））。

【０１１４】この高抵抗膜６を別基板に同条件で成膜
し、触針計にて膜厚を測定したところ、ＰｄＯ膜上では
１１ｎｍ、ガラス基板上では２２ｎｍであった。また、
表面抵抗値はＰｄＯ膜上で２．３×１０¹²Ω／ｃｍ²、
ガラス基板上で１．６×１０¹⁰Ω／ｃｍ²であった。

【０１１５】［フォーミング工程］次に、フォーミング
と呼ばれる本工程に於いて、上記導電性膜４’を通電処
理して内部に亀裂を生じさせ、電子放出部５を形成する
（図７（ｄ））。

【０１１６】具体的な方法は、上記基板の周囲の取り出
し電極部を残して、基板全体を覆うようにフード状の蓋
をかぶせて基板との間で内部に真空空間を作り、外部電
源より電極端子部から両方向配線２４，２６間に電圧を
印加し、素子電極２，３間に通電することによって、導
電性膜４’を局所的に破壊、変形もしくは変質させるこ
とにより、電気的に高抵抗な状態の電子放出部５を形成
する。

【０１１７】この時若干の水素ガスを含む真空雰囲気下
で通電加熱することにより、水素によって還元が促進さ
れ酸化パラジウムＰｄＯからなる導電性膜４’をパラジ
ウムＰｄからなる導電性膜４に変化させた。得られた導
電性膜４の抵抗値Ｒｓは、１０²から１０⁷Ωの値であ
る。

【０１１８】フォーミング処理に用いた電圧波形は図８
（ｂ）の様なパルス波形を用い、Ｔ１を０．１ｍｓｅ
ｃ、Ｔ２を５０ｍｓｅｃとした。印加した電圧は０．１
Ｖから始めて５秒ごとに０．１Ｖステップ程度ずつ増加
させた。通電フォーミング処理の終了は、フォーミング
用パルスの間に、導電性膜４を局所的に破壊、変形しな
い程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入
して素子電流を測定し、抵抗値を求め、フォーミング処
理前の抵抗に対して１０００倍以上の抵抗を示した時点
で、フォーミングを終了とした。

【０１１９】［活性化工程］前記のフォーミングと同様
にフード状の蓋をかぶせて基板１との間で内部に真空空
間を作り、外部から両方向配線２４，２６を通じてパル
ス電圧を素子電極２，３に繰り返し印加することによっ
て行う。そして炭素原子を含むガスを導入し、それに由
来する炭素あるいは炭素化合物を、前記亀裂近傍にカー
ボン膜として堆積させる。

【０１２０】本工程ではカーボン源としてトリニトリル
を用い、スローリークバルブを通して真空空間内に導入
し、１．３×１０^-4Ｐａを維持した。尚、導入するトル
ニトリルの圧力は、真空装置の形状や真空装置に使用し
ている部材等によって若干影響されるが、１×１０^-5Ｐ
ａ〜１×１０^-2Ｐａ程度が好適である。

【０１２１】図９に、活性化工程で用いられる電圧印加
の好ましい一例を示した。印加する最大電圧値は、１０
〜２０Ｖの範囲で適宜選択される。

【０１２２】図９（ａ）に於いて、Ｔ１は電圧波形の正
と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正
負の絶対値が等しく設定されている。また、図９（ｂ）
に於いて、Ｔ１およびＴ１’はそれぞれ電圧波形の正と
負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ
１’、電圧値は正負の絶対値が等しく設定されている。

【０１２３】本実施例では、約６０分後に放出電流Ｉｅ
がほぼ飽和に達した時点で通電を停止し、スローリーク
バルブを閉め、活性化処理を終了した。

【０１２４】以上の工程で、基板上に多数の電子放出素
子をマトリクス配線接続してなる電子源基板を作成する
ことができた。

【０１２５】［電子源基板の特性評価］上述のような素
子構成と製造方法によって作成された電子源基板の電子
放出特性を、図５に示したような装置を用いて測定し
た。

【０１２６】その結果、本電子放出素子において、導電
性膜上のリーク電流は無く、素子電極間に印加する電圧
１２Ｖにおける放出電流Ｉｅを測定したところ平均０．
５μＡ、電子放出効率は平均０．１４％を得た。また素
子間の均一性もよく、各素子間でのＩｅのばらつきは
４．９％と良好であった。

【０１２７】次に、以上のようにして製造した単純マト
リクス配置の電子源基板を用いて図１２に示したような
画像形成装置（表示パネル）を製造した。尚、図１２は
内部を表現するために部分的に切り欠いて表している。

【０１２８】図１２において、１は上記の電子源基板、
８２はガラス基板８３の内面に蛍光膜８４とメタルバッ
ク８５等が形成されたフェースプレート、８６は支持枠
である。電子源基板１、支持枠８６及びフェースプレー
ト８２をフリットガラスによって接着し、４８０℃で、
３０分焼成することで、封着して、外囲器９０を得た。

【０１２９】尚、この一連の工程を全て真空チャンバー
中で行うことで、同時に外囲器９０内部を最初から真空
にすることが可能となり、かつ工程もシンプルにするこ
とができた。

【０１３０】このようにして図１２に示されるような表
示パネルを製造し、図１４の走査回路・制御回路・変調
回路・直流電圧源などからなる駆動回路を接続し、パネ
ル状の画像表示装置を製造した。

【０１３１】以上のようにして製造した画像表示装置に
おいて、Ｘ方向端子とＹ方向端子を通じて、各電子放出
素子に時分割で所定電圧を印加することにより電子放出
させ、高圧端子Ｈｖを通じ、アノード電極であるメタル
バック８５に高圧を印加し、発生した電子ビームを加速
し、蛍光膜８４に衝突させることによって、画像を表示
した。

【０１３２】その結果、本実施例においてはガラス基板
１の表面と絶縁層２５の絶縁性表面に高抵抗膜６が形成
してあるため、帯電が効果的に防止され、電子ビームの
偏向等も起きず、安定した画像が得られた。また、放電
による導電性膜（素子膜）の破壊も見られなかった。

【０１３３】次に、比較のため高抵抗膜６の無い画像表
示パネルを作成し、同様に画像表示を行ったところ、電
子放出量の時間的変化が大きく、安定した画像表示が得
られなかった。また、５時間以内に放電が発生し、導電
性膜（素子膜）を破壊した。

【０１３４】（実施例２）実施例１において、ＰｄＯ膜
を成膜後に水素雰囲気下で１００℃に加熱して還元し、
Ｐｄ膜としてから以下のようにして高抵抗膜を成膜した
以外は、実施例１と同様にして電子源基板を作成した。
尚、同還元工程後の別基板のＰｄ膜における水の接触角
を測定したところ５５°であり、ガラス基板上では２０
°であった。

【０１３５】［高抵抗膜の形成］上記還元工程後の基板
上に、親水処理した酸化スズの微粒子分散液（主媒質：
エタノール）を用いてディッピング法により高抵抗膜を
成膜した。この高抵抗膜を成膜後に走査顕微鏡で観察し
たところ、Ｐｄ膜上では分散液がはじかれ、酸化スズ膜
は成膜できていなかった。一方、ガラス基板上には３０
ｎｍの酸化スズ膜が得られ、その表面抵抗は５．０×１
０¹¹Ω／ｃｍ²であった。

【０１３６】本実施例で作成した電子源基板の特性を評
価したところ、素子電極間の電圧１２Ｖに対して、平均
０．６μＡの放出電流Ｉｅが得られ、電子放出効率は平
均０．１５％であった。また素子間の均一性もよく、各
素子間でのＩｅのばらつきは５．０％と良好な値が得ら
れた。

【０１３７】さらに、この電子源基板を用いて実施例１
と同様にして画像表示装置を作成し、画像表示を行い、
特性を評価したところ、ガラス基板１の表面と絶縁層２
５の絶縁性表面に高抵抗膜６が形成してあるため、帯電
が効果的に防止され、電子ビームの偏向等も起きず、安
定した画像が得られた。また、放電による導電性膜（素
子膜）の破壊も見られなかった。

【０１３８】（比較例１）実施例１で用いた高抵抗膜材
料である微粒子の分散液の代わりに、有機酸スズのブタ
ノール溶液を用いた以外は、実施例１と同様にして電子
源基板を作成した。同条件で成膜した別基板上の酸化ス
ズ膜の厚みはガラス基板上で４５ｎｍ、ＰｄＯ膜上は４
６ｎｍであった。

【０１３９】本比較例で作成した電子源基板の特性を評
価したところ、素子電極間の電圧１０Ｖに対して放出電
流Ｉｅは平均０．０８μＡであった。さらに導電性膜上
でリーク電流が発生しており、電子放出効率は平均０．
０５％であった。

【０１４０】また、この電子源基板を用いて実施例１と
同様にして画像表示装置を作成し、画像表示を行い、特
性を評価したところ、ガラス基板１の表面と絶縁層２５
の絶縁性表面に高抵抗膜６が形成してあるため、帯電は
防止したものの、導電性膜（素子膜）上にも高抵抗膜６
が形成してあるため、放出電流Ｉｅの不足により画像全
体が暗くなり、表示の品質を高めることは不可能であっ
た。

【０１４１】（実施例３）実施例１においてガラス基板
の表面処理にヘキサメチルシラザンを用い、導電性膜で
あるＰｄＯ膜をスパッタ法にて成膜した後、以下のよう
にして高抵抗膜を形成した以外は実施例１と同様にして
電子源基板を作成した。尚、同条件で表面処理した別基
板におけるガラス上の水の接触角は９５°、ＰｄＯ膜上
の水の接触角は２２°であった。

【０１４２】［高抵抗膜の形成］ＰｄＯ膜を成膜後の上
記基板上に、有機酸スズのキシレン溶液を用いてスピン
コート法により高抵抗膜を塗布した。同条件の別基板で
の触針計による膜厚測定の結果は、ガラス基板上は１８
ｎｍであり、ＰｄＯ膜上は１０ｎｍであった。また、こ
の膜の表面抵抗は、ガラス基板上は１．１×１０¹²Ω／
ｃｍ²であり、ＰｄＯ膜上は１．０×１０¹³Ω／ｃｍ²で
あった。

【０１４３】本実施例で作成した電子源基板の特性を評
価したところ、素子電極間の電圧１２Ｖに対して、平均
０．５μＡの放出電流Ｉｅが得られ、電子放出効率は平
均０．１３％であった。また素子間の均一性もよく、各
素子間でのＩｅのばらつきは５．２％と良好な値が得ら
れた。

【０１４４】さらに、この電子源基板を用いて実施例１
と同様にして画像表示装置を作成し、画像表示を行い、
特性を評価したところ、ガラス基板１の表面と絶縁層２
５の絶縁性表面に高抵抗膜６が形成してあるため、帯電
が効果的に防止され、電子ビームの偏向等も起きず、安
定した画像が得られた。また、放電による導電性膜（素
子膜）の破壊も見られなかった。

【０１４５】（実施例４）実施例１において、ＰｄＯ膜
を成膜後に、ガラス面の親水性を増加させるために基板
を５００℃にてベーキングし、次に水素雰囲気下で１０
０℃に加熱することによりＰｄＯ膜をＰｄ膜に還元して
から以下のようにして高抵抗膜を成膜した以外は、実施
例１と同様にして電子源基板を作成した。なお、同還元
工程を経た別基板でＰｄ膜における水の接触角を測定し
たところ５８°であり、ガラス基板上では１４°であっ
た。

【０１４６】［高抵抗膜の形成］上記還元工程後の基板
上に、酸化スズの微粒子を水溶液に分散した液をスピン
コート法により塗布して高抵抗膜を成膜した。この高抵
抗膜の膜厚を測定したところ、Ｐｄ膜上では１２ｎｍ、
ガラス基板上では２８ｎｍの酸化スズ膜が得られ、その
表面抵抗は４．５×１０¹¹Ω／ｃｍ²であった。

【０１４７】本実施例で作成した電子源基板の特性を評
価したところ、素子電極間の電圧１２Ｖに対して、平均
０．５μＡの放出電流Ｉｅが得られ、電子放出効率は平
均０．１４％であった。また素子間の均一性もよく、各
素子間でのＩｅのばらつきは５．１％と良好な値が得ら
れた。

【０１４８】さらに、この電子源基板を用いて実施例１
と同様にして画像表示装置を作成し、画像表示を行い、
特性を評価したところ、ガラス基板１の表面と絶縁層２
５の絶縁性表面に高抵抗膜６が形成してあるため、帯電
が効果的に防止され、電子ビームの偏向等も起きず、安
定した画像が得られた。また、放電による導電性膜（素
子膜）の破壊も見られなかった。

【０１４９】

【発明の効果】以上説明したように、本発明によれば、
電子源基板の表面状態を制御し、その制御された表面状
態に応じた塗料を電子源基板上に塗布することにより、
電子源基板上の電子放出素子以外の領域に帯電防止のた
めの高抵抗膜を選択的に成膜する、具体的には高抵抗膜
の厚みを制御しながら成膜することにより、電子放出素
子の特性を劣化させずに、帯電を防止し、電子放出特性
を安定化、均一化させた表示品位の高い画像形成装置を
得ることができる。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の一構成例を模式的
に示す平面図及び断面図である。

【図２】本発明に係る電子源基板の一構成例を模式的に
示す平面図である。

【図３】本発明の実施例に係る電子源基板の製造工程を
説明するための図である。

【図４】本発明の実施例に係る電子源基板の製造工程を
説明するための図である。

【図５】本発明の実施例に係る電子源基板の製造工程を
説明するための図である。

【図６】本発明の実施例に係る電子源基板の製造工程を
説明するための図である。

【図７】本発明の実施例に係る電子源基板の製造工程を
説明するための図である。

【図８】フォーミング処理の電圧波形の例を示す図であ
る。

【図９】活性化処理の電圧波形の例を示す図である。

【図１０】本発明に好適に用いられる表面伝導型電子放
出素子の電子放出特性を測定するための装置を模式的に
示す図である。

【図１１】本発明に好適に用いられる表面伝導型電子放
出素子の素子電流Ｉｆ及び放出電流Ｉｅと素子電圧Ｖｆ
との典型的な関係を示す図である。

【図１２】本発明に係る画像形成装置の一構成例を模式
的に示す斜視図である。

【図１３】本発明に係る画像形成装置における蛍光膜の
例を模式的に示す図である。

【図１４】本発明に係る画像形成装置の駆動装置の概要
を示す説明図である。

【図１５】従来例に係る電子放出素子を模式的に示す平
面図及び断面図である。

【符号の説明】

１電子源基板２、３素子電極４導電性膜５電子放出部６高抵抗膜２４Ｙ方向配線（下配線）２５層間絶縁層２６Ｘ方向配線（上配線）２７開口部５０素子電流Ｉｆを測定するための電流計５１素子に素子電圧Ｖｆを印加するための電源５２放出電流Ｉｅを測定するための電流計５３アノード電極に電圧を印加するための高圧電源５４放出電流Ｉｅを捕捉するためのアノード電極５５真空装置５６排気ポンプ７１液滴付与手段８２フェースプレート８３ガラス基板８４蛍光膜８５メタルバック８６支持枠９０外囲器９１黒色導電体９２蛍光体１０１画像表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７情報信号発生器

───────────────────────────────────────────────────── フロントページの続き (72)発明者寺田匡宏東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 5C028 AA05 AA10 5C031 DD17 DD19 5C036 EE09 EF01 EF06 EF09 EG12 EG50 EH08 EH26

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子を形成した電子源基
板と、発光材料を形成した透明基板とを対向させた構造
を有する画像形成装置の製造方法において、前記電子源基板の表面状態を制御し、その制御された表
面状態に応じた塗料を該電子源基板上に塗布することに
より、該電子源基板上の前記電子放出素子以外の領域に
選択的に帯電防止のための高抵抗膜を成膜することを特
徴とする画像形成装置の製造方法。
【請求項２】前記電子放出素子を形成する前に、前記
電子源基板の表面処理を施し、該電子源基板の表面状態
を予め制御することを特徴とする請求項１に記載の画像
形成装置の製造方法。
【請求項３】前記表面処理により前記電子源基板の接
触角を制御した後に、前記電子放出素子を形成し、該電
子放出素子とそれ以外の領域の接触角の差を利用して、
ゾルゲル法により、該電子放出素子以外の領域に選択的
に前記高抵抗膜を成膜することを特徴とする請求項２に
記載の画像形成装置の製造方法。
【請求項４】前記表面処理により前記電子源基板の少
なくとも絶縁面における水の接触角を３０°以上に制御
し、前記電子放出素子の水の接触角を２０°以下に制御
し、疎水表面処理をした導電性微粒子を分散した塗料を
塗布することにより、該電子放出素子以外の少なくとも
前記絶縁面に選択的に前記高抵抗膜を成膜することを特
徴とする請求項２に記載の画像形成装置の製造方法。
【請求項５】前記表面処理により前記電子源基板の少
なくとも絶縁面における水の接触角を２０°以下に制御
し、前記電子放出素子の水の接触角を３０°以上に制御
し、親水表面処理をした導電性微粒子を分散した塗料を
塗布することにより、該電子放出素子以外の少なくとも
前記絶縁面に選択的に前記高抵抗膜を成膜することを特
徴とする請求項２に記載の画像形成装置の製造方法。
【請求項６】前記表面処理により前記電子源基板の少
なくとも絶縁面における水の接触角を７０°以上に制御
し、前記電子放出素子の水の接触角を３０°以下に制御
し、非水性の塗料を塗布することにより、該電子放出素
子以外の少なくとも前記絶縁面に選択的に前記高抵抗膜
を成膜することを特徴とする請求項２に記載の画像形成
装置の製造方法。
【請求項７】前記表面処理により前記電子源基板の少
なくとも絶縁面における水の接触角を１５°以下に制御
し、前記電子放出素子の水の接触角を５０°以上に制御
し、水性の塗料を塗布することにより、該電子放出素子
以外の前記絶縁面に選択的に前記高抵抗膜を成膜するこ
とを特徴とする請求項２に記載の画像形成装置の製造方
法。
【請求項８】前記電子放出素子が表面伝導型電子放出
素子であることを特徴とする請求項１乃至７のいずれか
に記載の画像形成装置の製造方法。
【請求項９】前記電子源基板は、複数の列方向配線
と、該列方向配線の上に層間絶縁層を介して複数の行方
向配線が形成され、該両方向配線の交差部近傍にそれぞ
れ、電極対を含む前記電子放出素子が配設されてなり、
前記層間絶縁層の表面に、前記高抵抗膜を設けることを
特徴とする請求項１乃至８のいずれかに記載の画像形成
装置の製造方法。
【請求項１０】請求項１乃至９のいずれかに記載の製
造方法により製造したことを特徴とする画像形成装置。