JP2003157761A - 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法 - Google Patents

印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法

Info

Publication number
JP2003157761A
JP2003157761A JP2001357665A JP2001357665A JP2003157761A JP 2003157761 A JP2003157761 A JP 2003157761A JP 2001357665 A JP2001357665 A JP 2001357665A JP 2001357665 A JP2001357665 A JP 2001357665A JP 2003157761 A JP2003157761 A JP 2003157761A
Authority
JP
Japan
Prior art keywords
substrate
electron
manufacturing
wiring
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001357665A
Other languages
English (en)
Inventor
Kazuhiro Mitsumichi
和宏 三道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001357665A priority Critical patent/JP2003157761A/ja
Publication of JP2003157761A publication Critical patent/JP2003157761A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 配線に含まれる銀の拡散を抑制することが可
能な印刷パターン付き基板の製造方法を提供する。ま
た、銀の拡散を抑えることで、素子が高密度化しても、
確実に所望の値の素子特性を持った電子源及び画像形成
装置を製造する方法を提供する。 【解決手段】 基板を減圧雰囲気化で加熱処理する工程
と該基板上に銀を含む印刷パターンを形成する工程を含
む印刷パターン付き基板、電子源、画像形成装置の製造
方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は印刷パターン付き基
板の製造方法に関わり、特に銀を含んだ印刷パターン付
き基板の製造方法に関する。さらに、複数の電子放出素
子をマトリクス状に並べて銀を含んだ印刷配線で連結し
た電子発生装置、或いはそれを用いて構成した画像形成
装置の製造方法に関する。
【0002】
【従来の技術】表面伝導型電子放出素子による電子源
は、蛍光体と組み合わせて自発光型の画像形成装置とす
ることができ、特に、構造が単純で製造も容易であるこ
とから、大面積にわたる多数素子を配列形成できる利点
があり、大面積の画像形成装置への応用が期待されてい
る(特開平08−185818号公報や、特開平09−
050757号公報等)。
【0003】図9に、マトリクス状に電子放出素子を有
する電子源基板の平面図を示す。
【0004】図9において、91は基板、92、93は
素子電極、94はY方向配線、95は絶縁性膜、96は
X方向配線、97は表面伝導型電子放出素子膜であり、
電子放出部を形成している。
【0005】以下、上記電子源基板の典型的な作成方法
を説明する。
【0006】図9において91はガラス等からなる基板
である。材質としては、廉価な青板ガラスを使う事が一
般的であるが、この上にナトリウムブロック層として、
シリコン酸化膜を形成した基板や、ナトリウムが少ない
ガラスや、石英基板を用いることが、この上に電子放出
素子を作成する場合必要となる。
【0007】素子電極92、93の材料としては、一般
的な導体材料が用いられ、例えば、基板91上に、スパ
ッタ法で下引き層としてチタニウムTi、その上に白金
Ptを成膜した後、ホトレジストを塗布し、露光、現
像、エッチングという一連のフォトリソグラフィー法に
よってパターニングすることで形成することができる。
【0008】X配線とY配線の配線材料に関しては、多
数の表面伝導型素子にほぼ均等な電圧が供給されるよう
に低抵抗である事が望まれ、材料、膜厚、配線巾等が適
宜設定される。図9では、共通配線としてのY方向配線
(下配線)は、素子電極の一方に接して、かつそれらを
連結するようにライン状のパターンで形成され、上下配
線を絶縁するための絶縁層が、X配線(上配線)とY配
線(下配線)との交差部を覆うように形成され、X方向
配線(上配線)は、素子電極の他方と接続されている。
配線形成の具体例として、材料に銀Agフォトぺ一スト
インキを用い、スクリーン印刷した後、乾燥させてか
ら、所定のパターンに露光し現像し、この後480℃前
後の温度で焼成して配線を形成する方法が挙げられる。
【0009】続いて、このようにして作成した基板上の
素子電極間に、導電性薄膜を形成する。本出願人らの研
究によると導電性膜材料には、一般にはパラジウムPd
が適しているが、これに限ったものではない。また成膜
形成方法も、スパッタ法、溶液塗布後に焼成する方法な
どが適宜用いられる。具体的な工程の例として、本出願
人の特開平09−102271号公報等に詳述されてい
る、インクジェット法で有機パラジウム溶液を塗付後、
焼成して酸化パラジウムPdO膜を形成する方法などが
ある。
【0010】続いて、フォーミングと呼ばれる工程を行
う。これは、素子電極間に通電する事によって、導電性
薄膜を局所的に破壊、変形もしくは変質させることによ
り、電気的に高抵抗な状態の電子放出部を形成する工程
である。なおこのフォーミングにより形成した亀裂付近
からも、所定の電圧下では電子放出が起こるが、この状
態ではまだ発生効率が非常に低いものである。よって電
子放出効率を上げるために、上記素子に活性化と呼ばれ
る、炭素化合物を前記亀裂近傍にカーボン膜として堆積
させる処理を行うことが望ましい。
【0011】以上の工程で、電子源素子を有する基板を
作成する事ができる。
【0012】さらに、上記のような電子源基板を用い
て、ガラス基板の内面に蛍光膜とメタルバック等が形成
されたフェースプレートと対向させた真空容器とし、素
子を駆動するための駆動回路を接続することにより、素
子より発生した電子ビームを加速し、蛍光膜に衝突させ
ることによって、画像が可能となり、表示等に用いる画
像形成装置とすることができる。
【0013】また、印刷パターン付き基板の他の応用例
としては、特開平6−252524号公報や特開平11
−339560号公報にあげられているような厚膜印刷
多層基板やセラミック多層基板などもある。
【0014】
【発明が解決しようとする課題】上記の電子源基板に使
用する配線としては、抵抗が低いこと、量産のしやす
さ、コスト面等から、従来例でも述べた、Agペースト
を用いた方法が有利だが、特に素子の高密度化等に伴
い、配線−素子膜間の距離が近接する場合に、この配線
に含まれる銀が熱工程等により拡散して素子膜部での銀
の量が一定量を超えることにより、素子特性の劣化が生
じる場合があるという課題があった。
【0015】また、印刷パターン付き基板を厚膜印刷多
層基板やセラミック多層基板等に使用する場合に、特開
平6−252524号公報や特開平11−339560
号公報にも記載があるが、銀が拡散することにより、基
板が黄変することによる外観の劣化や絶縁抵抗の劣化と
いう別の課題があった。
【0016】本発明の目的は、配線に含まれる銀の拡散
を抑制することが可能な印刷パターン付き基板の製造方
法を提供することであり、また、銀の拡散を抑えること
で、素子が高密度化しても、確実に所望の値の素子特性
を持った電子源及び画像形成装置を製造する方法を提供
することである。
【0017】また、本発明の他の目的は、銀拡散を抑制
して、黄変のない印刷パターン付き基板、絶縁抵抗等の
劣化のない印刷パターン付き基板を得ることである。
【0018】
【課題を解決するための手段】本願の請求項1に記載し
た印刷パターン付き基板の製造方法は、基板を減圧雰囲
気化で加熱処理する工程と該基板上に銀を含む印刷パタ
ーンを形成する工程を含むことを特徴とする。
【0019】また、本願の請求項2に記載した印刷パタ
ーン付き基板の製造方法は、請求項1に記載の印刷パタ
ーン付き基板の製造方法であって、基板を減圧雰囲気下
で加熱処理をする工程において、加熱温度を250℃以
上とすることを特徴とする。
【0020】また、本願の請求項3に記載した印刷パタ
ーン付き基板の製造方法は、請求項2に記載の印刷パタ
ーン付き基板の製造方法であって、基板を減圧雰囲気下
で加熱処理をする工程において、加熱温度を250℃以
上で基板の軟化点以下とすることを特徴とする。
【0021】また、本願の請求項4に記載した印刷パタ
ーン付き基板の製造方法は、請求項3に記載の印刷パタ
ーン付き基板の製造方法であって、基板を減圧雰囲気下
で加熱処理をする工程において、加熱温度を450℃以
上で基板の軟化点以下とすることを特徴とする。
【0022】また、本願の請求項5に記載した電子源の
製造方法は、基板上に一対の電極と電子放出部を含む導
電性薄膜を有する電子放出素子が、互いに直交する行配
線と列配線の交点において、前記一対の電極を接続され
ている電子源の製造方法において、請求項1〜4に記載
の印刷パターン付き基板の製造方法を用いて行なうこと
を特徴とする電子源の製造方法に関するものである。
【0023】また、本願の請求項4に記載した画像形成
装置の製造方法は、請求項5項記載の電子源の製造方法
によって製造された電子源と画像形成部材を有する基板
を対向して配置した画像形成装置の製造方法に関するも
のである。
【0024】
【発明の実施の形態】以下、本発明による印刷パターン
付き基板の製造方法及び電子源、画像形成装置の製造方
法について図1を用いて説明する。
【0025】(基板及び素子電極の形成)図1(a)〜
(f)において11はガラス等からなる基板である。そ
の大きさおよびその厚みは、その上に設置される電子放
出素子の個数、および個々の素子の設計形状、および電
子源の使用時に容器の一部を構成する場合には、その容
器を真空に保持するための耐大気圧構造等の力学的条件
等に依存して適宜設定される。
【0026】ガラスの材質としては、廉価な青板ガラス
を使う事が一般的である。但し、電子放出素子を作成す
るためには、この上にナトリウムブロック層として、厚
さ0.5μmのシリコン酸化膜をスパッタ法で形成した
基板等を用いる必要がある。この他にナトリウムが少な
いガラスや、石英基板でも作成可能である。
【0027】素子電極12、13の材料としては、一般
的な導体材料が用いることができる。例えばNi、C
r、Au、Mo、Pt、Ti等の金属やPd−Ag等の
金属が好適であり、あるいは金属酸化物とガラス等から
構成される印刷導体や、ITO等の透明導電体等から適
宜選択される。その膜厚は、好ましくは数百Åから数μ
mの範囲が適当である。この時の素子電極間隔、素子電
極長さ、素子電極12、13の形状等は、実素子が応用
される形態等に応じて適宜設計されるが、間隔Lは好ま
しくは数千Åから1mmであり、より好ましくは素子電
極間に印加する電圧等を考慮して1μmから100μm
の範囲である。また、素子電極長さWは、好ましくは電
極の抵抗値、電子放出特性を考慮して、数μmから数百
μmの範囲である。
【0028】さらにこの素子電極には、市販の白金Pt
等の金属粒子を含有したペーストを、オフセット印刷等
の印刷法によって塗布形成する事も可能である。またよ
り精密なパターンを得る目的で、白金Pt等を含有する
感光性ペーストを、スクリーン印刷等の印刷法で塗布
し、フォトマスクを用いて露光、現像するという工程で
も形成可能である。
【0029】(減圧雰囲気下で加熱処理する工程)上記
の基板を、減圧雰囲気下で加熱する。加熱温度、時間、
減圧度(真空度)等は適宜選択されるが、処理条件とし
ては、基板中の構造水が脱離し始める温度250℃以上
で行い、上限は、基板の変形等を避けるため基板の軟化
点以下で行う。そのため、一般には、250℃〜500
℃程度の温度範囲で行うが、温度は高いほうが、より短
時間で大きな効果が得られるため、好ましくは、400
℃〜500℃程度の温度範囲で行う。減圧度に関して
は、数Pa以上の範囲で行うことが可能で、より高い減
圧度(真空度)のほうが効果はあるが、効果に対する寄
与の度合いとしては、温度パラメータの方が支配的であ
る。時間についても、処理時間の長いほうが効果は大き
いが、時間が長くなるにつれて効果は飽和状態に近くな
る。一般には、処理温度に応じて処理時間の設定は行わ
れる。また、本工程は、素子電極等を形成していない基
板に対して適用することもできる。
【0030】(下配線形成(銀を含む印刷パターンを形
成する工程))X配線とY配線の配線材料に関しては、
多数の表面伝導型素子にほぼ均等な電圧が供給されるよ
うに低抵抗である事が望まれ、抵抗が低いこと、量産の
しやすさ、コスト面等から、銀Agペーストを用いた手
法を選択した。膜厚、配線巾等は求められる抵抗値等に
応じて適宜設定される。
【0031】共通配線としてのY方向配線(下配線)
は、素子電極の一方に接して、かつそれらを連結するよ
うにライン状のパターンで形成する。形成方法として
は、スクリーン印刷やフォトペーストを露光現像する方
法でパターン形成した後、焼成することで形成する。
【0032】(絶縁膜形成)上下配線を絶縁するため
に、層間絶縁層を配置する。後述のX配線(上配線)下
に、先に形成したY配線(下配線)との交差部を覆うよ
うに、かつ上配線(X配線)と素子電極の他方との電気
的接続が可能なように、接続部にコンタクトホールを開
けて形成する。
【0033】形成方法としては、スクリーン印刷やフォ
トペーストを露光現像する方法でパターン形成した後、
焼成することで形成する。
【0034】(上配線形成)X方向配線(上配線)は、
上記絶縁膜を挟んでY方向配線(下配線)と交差してお
り、絶縁膜のコンタクトホール部分で素子電極の他方と
も接続されている。
【0035】先に形成した絶縁膜の上に、形成方法とし
ては、スクリーン印刷やフォトペーストを露光現像する
方法でパターン形成した後、焼成することで形成する。
抵抗値等から、Agペーストを用いた手法を選択した。
膜厚、配線巾等は求められる抵抗値等に応じて適宜設定
される。
【0036】この配線によって他方の素子電極は連結さ
れており、パネル化した後は走査電極として作用する。
【0037】図示していないが、外部駆動回路への引出
し端子もこれと同様の方法で形成する。
【0038】このようにしてXYマトリクス配線を有す
る基板が形成できる。
【0039】以上の工程で印刷パターン付き基板が作成
できる。
【0040】(素子膜形成)続いて、素子電極間に、導
電性薄膜4を形成する。本出願人らの研究によると導電
性膜材料には、一般にはパラジウムPdが適している
が、これに限ったものではない。成膜方法も、スパッタ
法、溶液塗布後に焼成する方法などが適宜用いられる。
パターニング方法としては、一般的なフォトリソグラフ
ィーやインクジェット塗布法等を適宜用いることができ
る。
【0041】例えば、インクジェット塗布法を用いた例
をあげると、上記基板を十分にクリーニングした後、撥
水剤を含む溶液で表面を処理し、表面が疎水性になるよ
うにする。これはこの後塗布する素子膜形成用の水溶液
が、素子電極上に適度な広がりをもって配置されるよう
にする事が目的である。その後、素子電極間に有機パラ
ジウム含有溶液の液滴を、液滴付与手段7として、ピエ
ゾ素子を用いたインクジェット塗布装置を用い、所望の
ドット径で電極間に付与する。その後この基板を空気中
にて、加熱焼成処理をして酸化パラジウム(PdO)と
した。このとき得られた酸化パラジウム膜の均一性は、
その後の素子特性に大きく影響する事になる。
【0042】(還元フォーミング)フォーミングと呼ば
れる本工程に於いて、上記導電性薄膜を通電処理して内
部に亀裂を生じさせ、電子放出部を形成する。
【0043】真空空間雰囲気下で、外部電源より電極端
子部からXY配線間に電圧を印加し、素子電極間に通電
する事によって、導電性薄膜を局所的に破壊、変形もし
くは変質させることにより、電気的に高抵抗な状態の電
子放出部を形成する。この時若干の水素ガスを含む真空
雰囲気下で通電加熱すると、水素によって還元が促進さ
れ酸化パラジウムPdOの場合パラジウムPd膜に変化
する。印加する電圧は一般にパルス波形を用い、パルス
波高値が定電圧のパルスを印加する場合と、パルス波高
値を増加させながら印加する場合とがある。
【0044】この変化時に膜の還元収縮によって、一部
に亀裂が生じるが、この亀裂発生位置、及びその形状は
元の膜の均一性に大きく影響される。多数の素子の特性
ばらつきを抑えるのに、上記亀裂は中央部に起こり、か
つなるべく直線状になることがなによりも望ましい。
【0045】なおこのフォーミングにより形成した亀裂
付近からも、所定の電圧下では電子放出が起こるが、現
状の条件ではまだ発生効率が非常に低いものである。
【0046】また得られる導電性薄膜4の抵抗値Rs
は、10から10Ωの値である。
【0047】(活性化−カーボン堆積)先に述べたよう
に、この状態では電子発生効率は非常に低いものであ
る。
【0048】よって電子放出効率を上げるために、上記
素子に活性化と呼ばれる処理を行うことが望ましい。
【0049】この処理は有機化合物が存在する適当な真
空度のもとで、外部からXY配線を通じてパルス電圧を
素子電極に繰り返し印加することによって行う。そして
炭素原子を含むガスを導入し、それに由来する炭素ある
いは炭素化合物を、前記亀裂近傍にカーボン膜として堆
積させる工程である。
【0050】図2の(a)、(b)に、活性化工程で用
いられる電圧印加の好ましい例を示す。印加する最大電
圧値は、10〜20Vの範囲で適宜選択される。図2の
(a)中、T1は、電圧波形の正と負のパルス幅、T2
はパルス間隔であり、電圧値は正負の絶対値が等しく設
定されている。また、図2の(b)中、T1およびT
1’はそれぞれ、電圧波形の正と負のパルス幅、T2は
パルス間隔であり、T1>T1’、電圧値は正負の絶対
値が等しく設定されている。
【0051】以上の工程で、電子源素子を有する基板を
作成する事ができる。
【0052】(基板特性)本電子放出素子は放出電流I
eに対する三つの特徴を有する。
【0053】まず第一に、本素子はある電圧(しきい値
電圧と呼ぶ)以上の素子電圧を印加すると急激に放出電
流Ieが増加し、一方しきい値電圧Vth以下では放出
電流Ieがほとんど検出されない。すなわち、放出電流
Ieに対する明確なしきい値電圧Vthを持った非線形
素子としての特性を示しているのが判る。
【0054】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
【0055】第三に、アノード電極54に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。す
なわち、アノード電極54に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
【0056】引き続き、上記のような単純マトリクス配
置の電子源基板を用いた電子源、及び、表示等に用いる
画像形成装置の構成例について、図3を用いて説明す
る。
【0057】(封着−パネル化)図3において、10は
電子放出素子が多数配置された電子源基板を指し、11
はガラス基板であって、リアプレートと呼ぶ。32はガ
ラス基板33の内面に蛍光膜34とメタルバック35等
が形成されたフェースプレートである。36は支持枠で
あり、リアプレート10、支持枠36及びフェースプレ
ート32をフリットガラス等で封着して、外囲器30を
構成する。
【0058】外囲器30内部は真空にする必要がある
が、リアプレートまたはフェイスプレートに排気管を設
けておき、内部を真空排気した後、封止することでもで
きるが、一連の工程を全て真空チャンバー中で行う事
で、同時に外囲器30内部を最初から真空にすることが
可能となり、かつ工程もシンプルなる。
【0059】図3において、17は本発明の電子放出素
子に相当する。14、16は、表面伝導型電子放出素子
の一対の素子電極と接続されたX方向配線及びY方向配
線である。
【0060】一方、フェースプレート32、リアプレー
ト10間に、スペーサーと呼ばれる不図示の支持体を設
置することにより、大面積パネルの場合にも大気圧に対
して十分な強度を持つ外囲器30を構成することもでき
る。
【0061】図4はフェースプレート上に設ける蛍光膜
の説明図である。蛍光膜34は、モノクロームの場合は
蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光
体の配列によりブラックストライプあるいはブラックマ
トリクスなどと呼ばれる黒色導電材41と蛍光体42と
で構成される。また、蛍光膜34の内面側には通常メタ
ルバック35が設けられる。メタルバックは、蛍光膜作
製後、蛍光膜の内面側表面の平滑化処理(通常フィルミ
ングと呼ばれる)を行い、その後A1を真空蒸着等で堆
積することで作製できる。
【0062】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、上下基板の突き当て法などで十分な位置合わせを行
う必要がある。
【0063】封着時の真空度は10のマイナス7乗トー
ル程度の真空度が要求される他、外囲器30の封止後の
真空度を維持するために、ゲッター処理を行なう場合も
ある。これは、外囲器30の封止を行なう直前あるいは
封止後に、抵抗加熱あるいは高周波加熱等の加熱法によ
り、外囲器内の所定の位置(不図示)に配置されたゲッ
ターを加熱し、蒸着膜を形成する処理である。ゲッター
は通常Ba等が主成分であり、該蒸着膜の吸着作用によ
り、たとえば1X10マイナス5乗ないしは1X10マ
イナス7乗[Torr]の真空度を維持するものであ
る。
【0064】(画像表示素子)上記のパネルに素子を駆
動するための駆動回路を接続することにより、素子より
発生した電子ビームを、高圧端子Hvを通じ、アノード
電極であるメタルバック35に高圧を印加して加速し、
蛍光膜34に衝突させることによって、画像が可能とな
り、表示等に用いる画像形成装置とすることができる。
【0065】前述した本発明にかかわる表面伝導型電子
放出素子の基本的特性によれば、電子放出部からの放出
電子は、しきい値電圧以上では対向する素子電極間に印
加するパルス状電圧の波高値と巾によって制御され、そ
の中間値によっても電流量が制御され、もって中間調表
示が可能になる。
【0066】また多数の電子放出素子を配置した場合に
おいては、各ラインの走査線信号によって選択ラインを
決め、各情報信号ラインを通じて個々の素子に上記パル
ス状電圧を適宜印加すれば、任意の素子に適宜電圧を印
加する事が可能となり、各素子をONすることができ
る。
【0067】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。
【0068】以上、本発明について電子源、画像形成装
置の製造方法を例にあげて説明してきたが、本発明を特
開平6−252524号公報や特開平11−33956
0号公報にあげられているような厚膜印刷多層基板やセ
ラミック多層基板など、また、その他の銀を含む印刷パ
ターン形成物に適用することにより、銀拡散を抑制し
て、黄変や絶縁抵抗の劣化のない印刷パターン付き基板
を作成することもできる。
【0069】
【実施例】以下に本発明の実施形態を示す。
【0070】実施例1 画像形成装置の製造方法 実施例1では、本発明の画像形成装置の製造方法につい
て説明する。
【0071】はじめに、図1を用いて電子源基板を作成
する工程までを説明する。
【0072】図1−f は本実施形態で作成したマトリ
クス状に電子放出素子を有する電子源基板の平面図を示
す。
【0073】素子数は、3840x768の数の素子と
し、X方向200μmピッチ、Y方向は600μmピッ
チとした。
【0074】(図2−e)図において、21は電子源基
板、22、23は素子電極、24はY方向配線、25は
絶縁性膜、26はX方向配線、27は表面伝導型電子放
出素子膜であり、電子放出部を形成している。
【0075】以下この電子源基板の作成方法を、順に説
明する。
【0076】(ガラス基板/素子電極形成)(図1−
a) 本実施形態においては、基板11としてアルカリ成分が
少ないPD−200(旭硝子(株)社製)の2.8mm
厚ガラスを用い、更にこの上にナトリウムブロック層と
してSiO2膜100nmを塗付焼成したものを用い
た。さらに素子電極12,13は、ガラス基板21上
に、スパッタ法によってまず下引き層としてチタニウム
Ti5nm、その上に白金Pt40nmを成膜した後、
ホトレジストを塗布し、露光、現像、エッチングという
一連のフォトリソグラフィー法によってパターニングし
て形成した。本実施形態では素子電極の間隔L=10μ
mとした。
【0077】(減圧雰囲気下で加熱処理する工程)(図
1−b) 上記の基板を、減圧雰囲気下で加熱した。加熱温度は、
ピーク温度480℃、保持時間80分、基板投入時の真
空度は、1.3x10e−3Paで行った。このときの
昇温は5℃/分で行った。
【0078】(下配線形成)(図1−c) 共通配線としてのY方向配線(下配線)は、素子電極の
一方に接して、かつそれらを連結するようにライン状の
パターンで形成した。材料には銀Agフォトぺ一ストイ
ンキを用い、スクリーン印刷した後、乾燥させてから、
所定のパターンに露光し現像した。この後480℃の温
度で焼成して配線を形成した。
【0079】配線の厚さ約10μ、幅60μmである。
なお終端部は配線取り出し電極として使うために、線幅
をより大きくした。
【0080】本工程終了時に、基板を抜き取り、本発明
の方法で作成した下配線が形成された基板と、比較例と
して、真空雰囲気下での加熱処理を実施しなかったこと
以外は同一の工程で作成した基板とで、素子部の銀の量
の比較を行った。銀量の比較はEPMAを使用して加速
電圧15Vの条件下で行ったが、同一の条件の測定で、
下配線側の素子電極のギャップ側の端から10μm下配
線側のポイントで比較して、本実施形態のものはAgの
カウント数が1300だったのに対して、比較例のもの
は、2000で、本発明による印刷パターン付き基板で
の銀の拡散抑制の効果が確認された。
【0081】(絶縁膜形成)(図1−d) 上下配線を絶縁するために、層間絶縁層を配置した。後
述のX配線(上配線)下に、先に形成したY配線(下配
線)との交差部を覆うように、かつ上配線(X配線)と
素子電極の他方との電気的接続が可能なように、接続部
にコンタクトホールを開けて形成した。
【0082】工程はPbOを主成分とする感光性のガラ
スペーストをスクリーン印刷した後、露光−現像した。
これを4回繰り返し、最後に480℃の温度で焼成し
た。この層間絶縁層の厚みは、全体で約30μmであ
り、幅は150μmである。
【0083】(上配線形成)(図1−e) X方向配線(上配線)は、先に形成した絶縁膜の上に、
銀Agぺ一ストインキをスクリーン印刷した後乾燥さ
せ、この上に再度同様なことを行い2度塗りしてから、
480℃の温度で焼成した。上記絶縁膜を挟んでY方向
配線(下配線)と交差しており、絶縁膜のコンタクトホ
ール部分で素子電極の他方とも接続されている。このX
方向配線の厚さは、約15μmである。
【0084】図示していないが、外部駆動回路への引出
し端子もこれと同様の方法で形成した。
【0085】このようにしてXYマトリクス配線を有す
る印刷パターン付き基板が形成された。
【0086】(素子膜形成)(図1−f) 上記基板を十分にクリーニングした後、撥水剤を含む溶
液で表面を処理し、表面が疎水性になるようにした。そ
の後素子電極間にインクジェット塗布方法により、素子
膜4を形成した。
【0087】実際の工程では、基板上における個々の素
子電極の平面的ばらつきを補償するために、基板上の数
箇所に於いてパターンの配置ずれを観測し、観測点間の
ポイントのずれ量は直線近似して位置補完し、塗付する
事によって、全画素の位置ずれをなくして、対応した位
置に的確に塗付するように努めた。
【0088】本実施形態では、素子膜としてパラジウム
膜を得る目的で、先ず水85:イソプロピルアルコール
(IPA)15からなる水溶液に、パラジウム−プロリ
ン錯体0.15重量%を溶解し、有機パラジウム含有溶
液を得た。この他若干の添加剤を加えた。
【0089】この溶液の液滴を、液滴付与手段7とし
て、ピエゾ素子を用いたインクジェット噴射装置を用
い、ドット径が60μmとなるように調整して電極間に
付与した。その後この基板を空気中にて、350℃で1
0分間の加熱焼成処理をして酸化パラジウム(PdO)
とした。ドットの直径は約60μm、厚みは最大で10
nmの膜が得られた。
【0090】以上の工程により、素子部分に酸化パラジ
ウム PdO膜が形成された。
【0091】本工程終了時に、基板を抜き取り、本発明
の方法で作成した基板と、比較例として、真空雰囲気下
での加熱処理を実施しなかったこと以外は同一の工程で
作成した基板とで、素子部の銀の量の比較を行った。銀
量の比較はEPMAを使用して加速電圧15Vの条件下
で行ったが、同一の条件の測定で、素子膜中心部のポイ
ントで比較して、本実施形態のものはAgのカウント数
が500だったのに対して、比較例のものは、1200
で、本発明によって素子膜部で銀の拡散が抑制されるこ
とを確認できた。
【0092】(還元フォーミング (フードフォーミン
グ))(図1−f) 続いて、フォーミング工程を実施した。
【0093】具体的な方法は、上記基板の周囲の取り出
し電極部を残して、基板全体を覆うようにフード状の蓋
をかぶせて基板との間で内部に真空空間を作り、若干の
水素ガスを含む真空雰囲気下で、外部電源より電極端子
部からXY配線間に電圧を印加し、素子電極間に通電し
た。導電性薄膜を局所的に破壊、変形もしくは変質させ
ることにより、電気的に高抵抗な状態の電子放出部を形
成する。
【0094】フォーミング処理に用いた電圧波形につい
て簡単に紹介する。図5にこの説明図を示す。
【0095】印加した電圧はパルス波形を用いた。図5
に於いて、T1及びT2は電圧波形のパルス幅とパルス
間隔であり、T1を1μsec〜10msec、T2を
10μsec〜100msecとし、三角波の波高値
(フォーミング時のピーク電圧)を、0.1Vステップ
程度ずつ増加させる。
【0096】フォーミング処理の終了は、フォーミング
用パルスの間に、導電性膜4を局所的に破壊、変形しな
い程度の電圧、本実施形態では、0.1V程度のパルス
電圧、を挿入して素子電流を測定し、抵抗値を求め、フ
ォーミング処理前の抵抗に対して1000倍以上の抵抗
を示した時点で、フォーミングを終了とした。
【0097】(活性化−カーボン堆積)(図1−f) 引き続き、電子放出効率を上げるために、上記素子に活
性化と呼ばれる処理を行った。
【0098】本工程は、前記のフォーミングと同様にフ
ード状の蓋をかぶせて行った。
【0099】本工程ではカーボン源としてトリニトリル
を用い、スローリークバルブを通して真空空間内に導入
し、1.3×10−4Paを維持した。導入するトリニ
トリルの圧力は、真空装置の形状や真空装置に使用して
いる部材等によって若干影響されるが、1×10−5P
a〜1×10−2Pa程度が好適である。
【0100】印加するパルスは、図2の(a)のような
ものとし、印加する最大電圧値は、16Vとした。この
とき、素子電極3に与える電圧を正としており、素子電
流Ifは、素子電極3から素子電極2へ流れる方向が正
である。約60分後に放出電流Ieがほぼ飽和に達した
時点で通電を停止し、スローリークバルブを閉め、活性
化処理を終了した。
【0101】以上の工程で、電子放出素子を有する基板
を作成する事ができた。
【0102】(基板特性)上述のような製造方法によっ
て作成された本発明に係る電子放出素子の基本特性につ
いて図7、図8を用いて説明する。
【0103】図6は、前述した電子放出素子の電子放出
特性を測定するための測定評価装置の概念図である。
【0104】電子放出素子の素子電極間を流れる素子電
流If、及びアノードへの放出電流Ieの測定にあたっ
ては、素子電極12、13に電源61と電流計67とを
接続し、該電子放出素子の上方に電源63と電流計62
とを接続したアノード電極64を配置している。図7に
おいて、11はガラス基板、12、13は素子電極、1
7は電子放出部を含む薄膜、60は電子放出部を示す。
また、61は素子に素子電圧Vfを印加するための電
源、67は素子電極12、13間の電子放出部を含む導
電性薄膜17を流れる素子電流Ifを測定するための電
流計、64は素子の電子放出部より放出される放出電流
Ieを捕捉するためのアノード電極、63はアノード電
極64に電圧を印加するための高圧電源、62は素子の
電子放出部60より放出される放出電流Ieを測定する
ための電流計である。
【0105】また、本電子放出素子およびアノード電極
64は真空装置内に設置され、その真空装置には不図示
の排気ポンプおよび真空計等の真空装置に必要な機器が
具備されており、所望の真空下で本素子の測定評価を行
えるようになっている。なお、アノード電極の電圧は1
kV〜10kV、アノード電極と電子放出素子との距離
Hは2mm〜8mmの範囲で測定した。
【0106】図6に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図7に示す。なお、放出電流Ieと素
子電流Ifは大きさが著しく異なるが、図7ではIf、
Ieの変化の定性的な比較検討のために、リニアスケー
ルで縦軸を任意単位で表記した。
【0107】素子電極間に印加する電圧12Vにおける
放出電流Ieを測定した結果平均0.6μA、電子放出
効率は平均0.15%を得た。また素子間の均一性もよ
く、各素子間でのIeのばらつきは5%と良好な値が得
られた。
【0108】引き続き、以下では、上記の単純マトリク
ス配置の電子源基板を用いて画像形成パネルを作成する
工程について図3を用いて説明する。
【0109】(封着−パネル化)図3において、10は
電子放出素子が多数配置された電子源基板を指し、11
はガラス基板であって、リアプレートと呼ぶ。32はガ
ラス基板33の内面に蛍光膜34とメタルバック35等
が形成されたフェースプレートである。36は支持枠で
あり、リアプレート10、支持枠36及びフェースプレ
ート32をフリットガラスによって接着し、400℃
で、20分焼成することで、封着して、外囲器30を構
成した。
【0110】この一連の工程は全て10のマイナス5乗
Paの真空度のチャンバー中で行い、外囲器30内部を
最初から真空にした。
【0111】図3において、17は本発明の電子放出素
子に相当する。16、14は、表面伝導型電子放出素子
の一対の素子電極と接続されたX方向配線及びY方向配
線である。
【0112】また、フェースプレート32、リアプレー
ト10間に、スペーサーと呼ばれる不図示の支持体を設
置することにより、大面積パネルの場合にも大気圧に対
して十分な強度を持つ外囲器30を構成した。
【0113】フェースプレートには、カラー表示できる
タイプのものを使用した。封着を行う際には、各色蛍光
体と電子放出素子とを対応させるため、上下基板の突き
当て法などで十分な位置合わせを行った。
【0114】外囲器30の封止後の真空度を維持するた
めに、外囲器30の封止後に、高周波加熱により、外囲
器内の所定の位置(不図示)に配置されたBaゲッター
を加熱し、蒸着膜を形成するゲッター処理を行った。
【0115】(画像表示素子)上記の画像表示パネルに
画像表示のための駆動回路を接続することによりHDT
V方式のテレビ信号に基づいたテレビジョン表示用の画
像表示装置を作成した。
【0116】図8において、81は画像表示パネル、8
2は走査回路、83は制御回路、84はシフトレジス
タ、85はラインメモリ、86は同期信号分離回路、8
7は情報信号発生器、Vx及びVaは直流電圧源であ
る。
【0117】電子放出素子を用いた画像表示パネル81
のX配線には、走査線信号を印加するXドライバー82
が、Y配線には情報信号が印加されるYドライバーの情
報信号発生器87が接続されている。
【0118】電圧変調方式を実施するには、情報信号発
生器87として、一定の長さの電圧パルスを発生するが
入力されるデータに応じて、適宜パルスの波高値を変調
するような回路を用いる。また、パルス幅変調方式を実
施するには、情報信号発生器87としては、一定の波高
値の電圧パルスを発生するが入力されるデータに応じ
て、適宜電圧パルスの幅を変調するような回路を用いる
制御回路83は、同期信号分離回路86より送られる同
期信号Tsyncに基づいて、各部に対してTsca
n,Tsft及びTmryの各制御信号を発生する。
【0119】同期信号分離回路86は、外部から入力さ
れるHDTV方式のテレビ信号から、同期信号成分と輝
度信号成分とを分離するための回路である。この輝度信
号成分は、同期信号に同期してシフトレジスタ84に入
力される。
【0120】シフトレジスタ84は、時系列的にシリア
ルに入力される前記輝度信号を、画像の1ライン毎にシ
リアル/パラレル変換して、制御回路83より送られる
シフトクロックに基づいて動作する。シリアル/パラレ
ル変換された画像1ライン分のデータ(電子放出素子n
素子分の駆動データに相当)は、n個の並列信号として
前記シフトレジスタ84より出力される。
【0121】ラインメモリ85は、画像1ライン分のデ
ータを必要時間の間だけ記憶する為の記憶装置であり、
記憶された内容は、情報信号発生器87に入力される。
情報信号発生器87は、各々の輝度信号に応じて、電子
放出素子の各々を適切に駆動する為の信号源であり、そ
の出力信号はY配線を通じて表示パネル81内に入り、
X配線によって選択中の走査ラインとの交点にある各々
の電子放出素子に印加される。
【0122】X配線を順次走査する事によって、パネル
全面の電子放出素子を駆動する事が可能になる。
【0123】以上のように本発明による画像表示装置に
おいて、こうして各電子放出素子に、パネル内のXY配
線を通じ、電圧を印加することにより電子放出させ、高
圧端子Hvを通じ、アノード電極であるメタルバック3
5に高圧を印加し、発生した電子ビームを加速し、蛍光
膜34に衝突させることによって、画像を表示すること
ができる。
【0124】このようにして作成した画像形成装置は良
好な表示品位のものであった。
【0125】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはH
DTV方式を挙げたが、入力信号はこれに限られるもの
ではなく、NTSC、PAL、などでも同じである。
【0126】実施例2 画像形成装置の製造方法 実施例2では、実施例1の減圧雰囲気下で加熱処理する
工程において、基板投入時の真空度を5Paで行った以
外は、同様の工程で画像形成装置を作成した。本実施例
で作成した画像形成装置も実施例1とほぼ同等の良好な
表示品位のものであった。
【0127】実施例3 画像形成装置の製造方法 実施例3では、減圧雰囲気下で加熱処理する工程を、素
子電極の形成後ではなく、素子電極の形成前に行った以
外は、実施例1と同様の工程で、画像形成装置を作成し
た。本実施形態で作成した画像形成装置も実施例1とほ
ぼ同等の良好な表示品位のものであった。
【0128】
【発明の効果】以上説明したように、本発明の方法に従
い印刷パターンを作製するならば、銀拡散の少ない銀を
含む印刷パターン基板を得ることができる。そのため、
素子膜中の銀量を抑制することが可能となり、良好な素
子特性の電子放出素子よりなる電子源を得ることができ
る。また結果として、表示品位の良い画像表示素子を形
成する事ができる。
【0129】また、本発明の方法によって銀拡散をおさ
えることで基板の黄変の抑えることができ、外観のよい
印刷パターン付き基板を得ることができる。
【図面の簡単な説明】
【図1−a】本発明による電子源基板の製造方法を説明
するための模式図。
【図1−b】本発明による電子源基板の製造方法を説明
するための模式図。
【図1−c】本発明による電子源基板の製造方法を説明
するための模式図。
【図1−d】本発明による電子源基板の製造方法を説明
するための模式図。
【図1−e】本発明による電子源基板の製造方法を説明
するための模式図。
【図1−f】本発明による電子源基板の製造方法を説明
するための模式図。
【図2】活性化工程で用いられる電圧印加の好ましい
例。
【図3】電子源基板を用いた画像形成パネルを説明する
ための図。
【図4】フェースプレート上に設ける蛍光膜の説明図。
【図5】フォーミング処理に用いた電圧波形を説明する
ための図。
【図6】前述した電子放出素子の電子放出特性を測定す
るための測定評価装置の概念図。
【図7】放出電流Ieおよび素子電流Ifと素子電圧V
fの関係の典型的な例。
【図8】テレビジョン表示用の画像表示装置を説明する
ための図。
【図9】電子源基板を説明するための模式図。
【符号の説明】
11 基板 12,13 素子電極 14 Y方向配線(下配線) 15 層間絶縁層 16 X方向配線(上配線) 17 電子放出素子膜 30 外囲器 32 フェースプレート 33 ガラス基板 34 蛍光膜 35 メタルバック 36 支持枠 41 黒色導電体 42 蛍光体 60 電子放出部 61 電源 62 電流計 63 高圧電源 64 アノード電極 65 真空装置 67 電流計 81 画像表示パネル 82 走査回路 83 制御回路 84 シフトレジスタ 85 ラインメモリ 86 同期信号分離回路 87 情報信号回路 91 基板 92,93 素子電極 94 Y方向配線(下配線) 95 層間絶縁層 96 X方向配線(上配線) 97 電子放出素子膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/12 610 H05K 3/12 610H Fターム(参考) 5C027 BB01 BB02 5C036 EE14 EF01 EF06 EF09 EG12 EH26 5C094 AA02 AA31 BA32 CA19 EA10 FB12 GB10 HA08 5E343 AA26 BB25 ER36 5G435 AA01 AA14 BB01 CC09 CC12 HH12 KK05 LL04

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板を減圧雰囲気化で加熱処理する工程
    と該基板上に銀を含む印刷パターンを形成する工程を含
    む印刷パターン付き基板の製造方法。
  2. 【請求項2】 基板を減圧雰囲気化で加熱処理を行う工
    程において、加熱温度を250℃以上とすることを特徴
    とする請求項1に記載の印刷パターン付き基板の製造方
    法。
  3. 【請求項3】 基板を減圧雰囲気化で加熱処理を行う工
    程において、加熱温度を250℃以上で基板の軟化点以
    下とすることを特徴とする請求項2に記載の印刷パター
    ン付き基板の製造方法。
  4. 【請求項4】 基板を減圧雰囲気化で加熱処理を行う工
    程において、加熱温度を400℃以上で基板の軟化点以
    下とすることを特徴とする請求項3に記載の印刷パター
    ン付き基板の製造方法。
  5. 【請求項5】 基板上に一対の電極と電子放出部を含む
    導電性薄膜を有する電子放出素子が、互いに直交する行
    配線と列配線の交点において、前記一対の電極を接続さ
    れている電子源の製造方法において、請求項1〜4に記
    載の印刷パターン付き基板の製造方法を用いて行なうこ
    とを特徴とする電子源の製造方法。
  6. 【請求項6】 請求項5項記載の電子源の製造方法によ
    って製造された電子源と画像形成部材を有する基板を対
    向して配置した画像形成装置の製造方法。
JP2001357665A 2001-11-22 2001-11-22 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法 Withdrawn JP2003157761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001357665A JP2003157761A (ja) 2001-11-22 2001-11-22 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001357665A JP2003157761A (ja) 2001-11-22 2001-11-22 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003157761A true JP2003157761A (ja) 2003-05-30

Family

ID=19168968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001357665A Withdrawn JP2003157761A (ja) 2001-11-22 2001-11-22 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003157761A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023222A (ja) * 2010-07-15 2012-02-02 Fdk Corp 電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023222A (ja) * 2010-07-15 2012-02-02 Fdk Corp 電子部品の製造方法

Similar Documents

Publication Publication Date Title
US7224113B2 (en) Image forming apparatus including an arragement of electron-trajectory correcting electrodes components
JP4393257B2 (ja) 外囲器の製造方法および画像形成装置
US6902455B2 (en) Method of manufacturing member pattern, electron source, and image display device
JP3647439B2 (ja) 表示装置
JP3944026B2 (ja) 外囲器及びその製造方法
JP3428802B2 (ja) 電子源基板および画像形成装置の製造方法
JP2003068192A (ja) 画像形成装置及びその製造方法
JP2003157761A (ja) 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法
JP3397520B2 (ja) 電子源、表示パネルおよび画像形成装置ならびにそれらの製造方法
JP2005190769A (ja) 電子源基板、これを用いた画像表示装置およびこれらの製造方法
JP2009043568A (ja) 電子放出素子及び画像表示装置
JP3423524B2 (ja) 電子放出素子の製造方法
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JP3416295B2 (ja) 画像形成装置の製造装置および画像形成装置の製造方法
JP2010010017A (ja) 電子放出素子、電子源、及びこれらの製造方法、画像表示装置
JP2003059433A (ja) 画像表示装置
JP2003086087A (ja) 電子放出素子、電子源基板、画像形成装置、及びこれらの製造方法
JP2003109502A (ja) 表示パネルの封着方法、表示パネルおよびこれを備える画像表示装置
JP2003077387A (ja) 電子源基板及びその製造方法、並びに該電子源基板を用いた画像形成装置
JP2005228658A (ja) 電子放出素子、電子源、画像形成装置の製造方法
JP2004335170A (ja) 配線構造、この配線構造を有する配線基板及びこれを用いた画像形成装置
JP2003036781A (ja) 電子放出素子、電子源、及び画像形成装置の製造方法
JP2003036780A (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JPH08115670A (ja) 画像形成装置の製造方法
JPH097501A (ja) 表面伝導型電子放出素子の製造方法および画像形成装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201