JP2003036781A - 電子放出素子、電子源、及び画像形成装置の製造方法 - Google Patents
電子放出素子、電子源、及び画像形成装置の製造方法Info
- Publication number
- JP2003036781A JP2003036781A JP2001220893A JP2001220893A JP2003036781A JP 2003036781 A JP2003036781 A JP 2003036781A JP 2001220893 A JP2001220893 A JP 2001220893A JP 2001220893 A JP2001220893 A JP 2001220893A JP 2003036781 A JP2003036781 A JP 2003036781A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- manufacturing
- electrode
- forming
- emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 特殊かつ高価な製造装置を必要とする真空蒸
着技術を用いることなく、且つ、製造工程を大幅に簡略
化を実現し得る電子放出素子の製造方法を提供する。 【解決手段】 基板1上に形成された電極部2の一部
に、間隙を含む電子放出部5を有する電子放出素子の製
造方法であって、電極部形成用組成物を基板1の表面に
塗布する塗布工程、この塗膜を所定のパターンに露光す
る露光工程、現像工程、及び焼成工程を用いて、低密度
化もしくは薄膜化された電子放出部形成領域4を一部に
有する電極部2を形成し、電極部2への通電によって電
子放出部形成領域4に間隙を形成することを特徴とす
る。
着技術を用いることなく、且つ、製造工程を大幅に簡略
化を実現し得る電子放出素子の製造方法を提供する。 【解決手段】 基板1上に形成された電極部2の一部
に、間隙を含む電子放出部5を有する電子放出素子の製
造方法であって、電極部形成用組成物を基板1の表面に
塗布する塗布工程、この塗膜を所定のパターンに露光す
る露光工程、現像工程、及び焼成工程を用いて、低密度
化もしくは薄膜化された電子放出部形成領域4を一部に
有する電極部2を形成し、電極部2への通電によって電
子放出部形成領域4に間隙を形成することを特徴とす
る。
Description
【0001】
【発明の属する技術分野】本発明は、電子放出素子、電
子源、及びそれを用いた表示装置等の画像形成装置の製
造方法に関わり、特に電子放出素子の電極部の形成技術
に関する。
子源、及びそれを用いた表示装置等の画像形成装置の製
造方法に関わり、特に電子放出素子の電極部の形成技術
に関する。
【0002】
【従来の技術】従来、電子放出素子としては熱電子源と
冷陰極電子源の2種類が知られている。冷陰極電子源に
は電界放出型素子(FE型素子)、金属/絶縁層/金属
型素子(MIM素子)、表面伝導型電子放出素子等があ
る。
冷陰極電子源の2種類が知られている。冷陰極電子源に
は電界放出型素子(FE型素子)、金属/絶縁層/金属
型素子(MIM素子)、表面伝導型電子放出素子等があ
る。
【0003】本出願人は、電子放出素子とその応用に関
しこれまで多数の提案を行っており、その一部を紹介す
る。
しこれまで多数の提案を行っており、その一部を紹介す
る。
【0004】インクジェット方式による素子作成に関し
ては特開平9−102271号公報や特開2000−2
51665号公報に、これらの素子をXYマトリクス形
状に配置した例として、特開昭64−031332号公
報、特開平7−326311号公報に詳述されている。
更には配線形成方法に関しては特開平8−185818
号公報や、特開平9−50757号公報に、駆動方法に
ついては特開平6−342636号公報等に詳述されて
いる。
ては特開平9−102271号公報や特開2000−2
51665号公報に、これらの素子をXYマトリクス形
状に配置した例として、特開昭64−031332号公
報、特開平7−326311号公報に詳述されている。
更には配線形成方法に関しては特開平8−185818
号公報や、特開平9−50757号公報に、駆動方法に
ついては特開平6−342636号公報等に詳述されて
いる。
【0005】また、電極形成に関して、先行技術を紹介
すると、素子電極をレーザー照射で加工する製造法とし
ては特開平8−250019号公報に、インクジェット
方式で電極を形成する製造法としては特開平8−170
850号公報に記載されている。
すると、素子電極をレーザー照射で加工する製造法とし
ては特開平8−250019号公報に、インクジェット
方式で電極を形成する製造法としては特開平8−170
850号公報に記載されている。
【0006】また、表面伝導型電子放出素子の構成、製
造方法などは、例えば特開平7−235255号公報、
特登録2903295号公報に詳述されている。
造方法などは、例えば特開平7−235255号公報、
特登録2903295号公報に詳述されている。
【0007】以下に、上記公報に開示されている表面伝
導型電子放出素子の概略を簡単に説明する。
導型電子放出素子の概略を簡単に説明する。
【0008】上記の表面伝導型電子放出素子は、図14
に模式的に示すように、基板141上に対向する一対の
素子電極142,143と、該素子電極に接続されその
一部に電子放出部145を有する導電性膜144とを有
してなる。
に模式的に示すように、基板141上に対向する一対の
素子電極142,143と、該素子電極に接続されその
一部に電子放出部145を有する導電性膜144とを有
してなる。
【0009】電子放出部145は、導電性膜144の一
部が、破壊・変形ないし変質され、間隙が形成された部
分を含み、間隙内部及びその近傍の導電性膜上には、活
性化と呼ばれる工程を行うことにより、炭素及び/また
は炭素化合物を主成分とする堆積物が形成されている。
なお、この堆積物は上記導電性膜に形成された間隙より
もさらに狭い間隙部をもって対峙した形状となってい
る。
部が、破壊・変形ないし変質され、間隙が形成された部
分を含み、間隙内部及びその近傍の導電性膜上には、活
性化と呼ばれる工程を行うことにより、炭素及び/また
は炭素化合物を主成分とする堆積物が形成されている。
なお、この堆積物は上記導電性膜に形成された間隙より
もさらに狭い間隙部をもって対峙した形状となってい
る。
【0010】この電子放出素子の製造方法としては様々
な方法があるが、例えば基板141に一般的な真空蒸着
技術、フォトリソグラフィ技術により、素子電極142
および143を形成する。次いで、導電性膜144は分
散塗布法等によって形成する。その後、素子電極14
2、143に電圧を印加しフォーミングと呼ばれる通電
処理を施すことによって、電子放出部145を形成す
る。
な方法があるが、例えば基板141に一般的な真空蒸着
技術、フォトリソグラフィ技術により、素子電極142
および143を形成する。次いで、導電性膜144は分
散塗布法等によって形成する。その後、素子電極14
2、143に電圧を印加しフォーミングと呼ばれる通電
処理を施すことによって、電子放出部145を形成す
る。
【0011】フォーミングとは前記の導電性膜144の
両端に直流電圧あるいは非常にゆっくりした昇電圧例え
ば1V/分程度を印加通電し、導電性膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部145を形成することである。なお、電
子放出部145は導電性膜144の一部に亀裂が発生
し、その亀裂付近から電子放出が行なわれる。
両端に直流電圧あるいは非常にゆっくりした昇電圧例え
ば1V/分程度を印加通電し、導電性膜を局所的に破
壊、変形もしくは変質せしめ、電気的に高抵抗な状態に
した電子放出部145を形成することである。なお、電
子放出部145は導電性膜144の一部に亀裂が発生
し、その亀裂付近から電子放出が行なわれる。
【0012】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数の素子を配列形成できる利点がある。そこで、その特
徴を生かせるような様々な応用が研究されている。例え
ば、荷電ビーム源、表示装置等の画像形成装置が挙げら
れる。
単純で製造も容易であることから、大面積にわたって多
数の素子を配列形成できる利点がある。そこで、その特
徴を生かせるような様々な応用が研究されている。例え
ば、荷電ビーム源、表示装置等の画像形成装置が挙げら
れる。
【0013】
【発明が解決しようとする課題】しかしながら、上記の
ような構成の表面伝導型電子放出素子を製造する従来の
方法は、主に真空蒸着技術、フォトリソグラフィ技術を
主とする方法によるため、現行の技術では大面積に亘っ
て多数の電子放出素子を形成することは可能であって
も、特殊かつ高価な製造装置を必要とし、生産コストが
高いといった欠点があった。
ような構成の表面伝導型電子放出素子を製造する従来の
方法は、主に真空蒸着技術、フォトリソグラフィ技術を
主とする方法によるため、現行の技術では大面積に亘っ
て多数の電子放出素子を形成することは可能であって
も、特殊かつ高価な製造装置を必要とし、生産コストが
高いといった欠点があった。
【0014】また、電極をレーザー照射で加工する方法
やインクジェット方式で電極を形成する方法では、大画
面化・高画素数への対応が不十分であった。
やインクジェット方式で電極を形成する方法では、大画
面化・高画素数への対応が不十分であった。
【0015】そこで本発明は、特殊かつ高価な製造装置
を必要とする真空蒸着技術を用いることなく、且つ、製
造工程を大幅に簡略化を実現し得る電子放出素子、該電
子放出素子を多数配列してなる電子源、更には該電子源
を用いた画像形成装置の製造方法を提供することを目的
とするものである。
を必要とする真空蒸着技術を用いることなく、且つ、製
造工程を大幅に簡略化を実現し得る電子放出素子、該電
子放出素子を多数配列してなる電子源、更には該電子源
を用いた画像形成装置の製造方法を提供することを目的
とするものである。
【0016】
【課題を解決するための手段】上記の目的を達成する本
発明の構成は以下の通りである。
発明の構成は以下の通りである。
【0017】本発明の第1の電子放出素子の製造方法
は、基板上に形成された電極部の一部に、間隙を含む電
子放出部を有する電子放出素子の製造方法であって、電
極部形成用組成物を基板の表面に塗布する塗布工程、該
塗膜を所定のパターンに露光する露光工程、現像工程、
及び焼成工程を用いて、低密度化もしくは薄膜化された
電子放出部形成領域を一部に有する電極部を形成し、該
電極部への通電によって該電子放出部形成領域に間隙を
形成することを特徴とする。
は、基板上に形成された電極部の一部に、間隙を含む電
子放出部を有する電子放出素子の製造方法であって、電
極部形成用組成物を基板の表面に塗布する塗布工程、該
塗膜を所定のパターンに露光する露光工程、現像工程、
及び焼成工程を用いて、低密度化もしくは薄膜化された
電子放出部形成領域を一部に有する電極部を形成し、該
電極部への通電によって該電子放出部形成領域に間隙を
形成することを特徴とする。
【0018】この場合、前記電極部形成用組成物とし
て、感光性樹脂成分と、焼成することにより金属膜を形
成可能な金属有機化合物成分と、溶媒成分とからなる金
属有機化合物含有感光性樹脂を用いることが好ましい。
また、前記金属有機化合物成分が金属錯体であること、
また、前記金属錯体が白金錯体であることが好ましい。
て、感光性樹脂成分と、焼成することにより金属膜を形
成可能な金属有機化合物成分と、溶媒成分とからなる金
属有機化合物含有感光性樹脂を用いることが好ましい。
また、前記金属有機化合物成分が金属錯体であること、
また、前記金属錯体が白金錯体であることが好ましい。
【0019】本発明の第2の電子放出素子の製造方法
は、基板上に形成された電極部の一部に、間隙を含む電
子放出部を有する電子放出素子の製造方法であって、基
板の表面に電極部に対応する吸収層のパターンを形成す
る工程、該吸収層に金属有機化合物成分を吸収させる工
程、及び該金属有機化合物成分を吸収した該吸収層を焼
成する工程を用いて、低密度化もしくは薄膜化された電
子放出部形成領域を一部に有する電極部を形成し、該電
極部への通電によって該電子放出部形成領域に間隙を形
成することを特徴とする。
は、基板上に形成された電極部の一部に、間隙を含む電
子放出部を有する電子放出素子の製造方法であって、基
板の表面に電極部に対応する吸収層のパターンを形成す
る工程、該吸収層に金属有機化合物成分を吸収させる工
程、及び該金属有機化合物成分を吸収した該吸収層を焼
成する工程を用いて、低密度化もしくは薄膜化された電
子放出部形成領域を一部に有する電極部を形成し、該電
極部への通電によって該電子放出部形成領域に間隙を形
成することを特徴とする。
【0020】この場合、前記金属有機化合物成分が金属
錯体であること、また、前記金属錯体が白金錯体である
ことが好ましい。
錯体であること、また、前記金属錯体が白金錯体である
ことが好ましい。
【0021】また、本発明の電子源の製造方法は、基板
上に、複数の電子放出素子と、該複数の電子放出素子に
接続された配線とを具備する電子源の製造方法であっ
て、前記電子放出素子を上記本発明の第1もしくは第2
の電子放出素子の製造方法によって製造することを特徴
とする。
上に、複数の電子放出素子と、該複数の電子放出素子に
接続された配線とを具備する電子源の製造方法であっ
て、前記電子放出素子を上記本発明の第1もしくは第2
の電子放出素子の製造方法によって製造することを特徴
とする。
【0022】この場合、前記低密度化もしくは薄膜化さ
れた電子放出部形成領域を一部に有する電極部を形成す
る際、前記配線の少なくとも一部を同時に形成すること
が好ましい。
れた電子放出部形成領域を一部に有する電極部を形成す
る際、前記配線の少なくとも一部を同時に形成すること
が好ましい。
【0023】また、本発明の画像形成装置の製造方法
は、電子源と、画像形成部材とを有する画像形成装置の
製造方法であって、該電子源を上記本発明の電子源の製
造方法によって製造することを特徴とする。
は、電子源と、画像形成部材とを有する画像形成装置の
製造方法であって、該電子源を上記本発明の電子源の製
造方法によって製造することを特徴とする。
【0024】
【発明の実施の形態】以下に図面を参照して、本発明の
好適な実施の形態を例示的に詳しく説明する。ただし、
この実施の形態に記載されている構成部品の寸法、材
質、形状、その相対配置などは、本発明の範囲をそれら
のみに限定する趣旨のものではない。
好適な実施の形態を例示的に詳しく説明する。ただし、
この実施の形態に記載されている構成部品の寸法、材
質、形状、その相対配置などは、本発明の範囲をそれら
のみに限定する趣旨のものではない。
【0025】図1は、本発明に係る電子放出素子の一構
成例を模式的に示したものであり、(a)は平面図、
(b)は断面図である。図中、1は基板、2は電極部、
3aと3bは電極、4は電子放出部形成領域、5は間隙
を含む電子放出部である。
成例を模式的に示したものであり、(a)は平面図、
(b)は断面図である。図中、1は基板、2は電極部、
3aと3bは電極、4は電子放出部形成領域、5は間隙
を含む電子放出部である。
【0026】基板1としては、例えば石英ガラス、Na
等の不純物含有量を減少させたガラス、青板ガラス、S
iO2を表面に形成したガラス基板およびアルミナ等の
セラミックス基板等が挙げられる。
等の不純物含有量を減少させたガラス、青板ガラス、S
iO2を表面に形成したガラス基板およびアルミナ等の
セラミックス基板等が挙げられる。
【0027】電極3a,3b及び電子放出部形成領域4
からなる電極部2の材料としては、Pd、Pt、Ru、
Ag、Au、Ti、In、Cu、Cr、Fe、Zn、S
n、Ta、W、Pb等の金属、PdO、SnO2、In2
O3、PbO、Sb2O3等の酸化物、HfB2、Zr
B2、LaB6、CeB6、YB4、GdB4等の硼化物、
TiC、ZrC、HfC、TaC、SiC、WC等の炭
化物、TiN、ZrN、HfN等の窒化物、Si、Ge
等の半導体、カーボン等が挙げられる。
からなる電極部2の材料としては、Pd、Pt、Ru、
Ag、Au、Ti、In、Cu、Cr、Fe、Zn、S
n、Ta、W、Pb等の金属、PdO、SnO2、In2
O3、PbO、Sb2O3等の酸化物、HfB2、Zr
B2、LaB6、CeB6、YB4、GdB4等の硼化物、
TiC、ZrC、HfC、TaC、SiC、WC等の炭
化物、TiN、ZrN、HfN等の窒化物、Si、Ge
等の半導体、カーボン等が挙げられる。
【0028】電極対3a,3bの間隔Lは、数百Å〜数
百μmである。また、電極対間に印加する電圧は低い方
が望ましく、再現良く作製することが要求されるため、
好ましい間隔Lは数百Å〜数μmである。
百μmである。また、電極対間に印加する電圧は低い方
が望ましく、再現良く作製することが要求されるため、
好ましい間隔Lは数百Å〜数μmである。
【0029】電子放出部5を含む部位である電子放出部
形成領域4は、良好な電子放出特性を得るために微粒子
で構成された微粒子膜が特に好ましく、その膜厚は、電
極対3a,3b間の抵抗値および後述する通電フォーミ
ング条件等によって適宜設定されるが、好ましくは数Å
〜数千Åで、特に好ましくは10Å〜500Åである。
そのシート抵抗値は、好ましくは103〜107Ω/□で
ある。
形成領域4は、良好な電子放出特性を得るために微粒子
で構成された微粒子膜が特に好ましく、その膜厚は、電
極対3a,3b間の抵抗値および後述する通電フォーミ
ング条件等によって適宜設定されるが、好ましくは数Å
〜数千Åで、特に好ましくは10Å〜500Åである。
そのシート抵抗値は、好ましくは103〜107Ω/□で
ある。
【0030】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
指しており、微粒子の粒径は、数Å〜数千Å、好ましく
は10Å〜200Åである。
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状も含む)の膜を
指しており、微粒子の粒径は、数Å〜数千Å、好ましく
は10Å〜200Åである。
【0031】本発明における電極部2の第1の形成方法
は、パターニング可能な金属有機化合物含有感光性樹脂
などからなる電極部形成用組成物を基板の表面に塗布
し、その後、露光、現像し所定のパターンを得て、それ
を焼成する方法である。また、第2の形成方法は、基板
の表面に電極部に対応する吸収層のパターンを形成し、
該吸収層に金属有機化合物成分を吸収させ、それを焼成
する方法である。このような方法で電極部2を形成する
ことにより、従来の方法に比べて、大幅に電子放出素子
の製造工程を簡素化できる。
は、パターニング可能な金属有機化合物含有感光性樹脂
などからなる電極部形成用組成物を基板の表面に塗布
し、その後、露光、現像し所定のパターンを得て、それ
を焼成する方法である。また、第2の形成方法は、基板
の表面に電極部に対応する吸収層のパターンを形成し、
該吸収層に金属有機化合物成分を吸収させ、それを焼成
する方法である。このような方法で電極部2を形成する
ことにより、従来の方法に比べて、大幅に電子放出素子
の製造工程を簡素化できる。
【0032】つまり、図14に示したような従来の表面
伝導型電子放出素子の製造工程では、素子電極14
2,143の形成、素子膜(導電性膜144)形成、
フォーミング処理、活性化処理を行っている。一
方、本発明の製造方法では、電極部を形成する際にの
素子膜(電子放出部形成領域4がこれに相当する)の形
成も同時に行うことができるため、の工程を省くこと
ができる。また、従来はの素子膜として酸化膜を形成
するのが一般的であり、この場合、のフォーミング前
もしくはフォーミング時に還元工程が必要となるが、本
発明の製造方法では還元工程は必要なく、そのままフォ
ーミングできることから、のフォーミング処理工程の
一部も省略することできる。
伝導型電子放出素子の製造工程では、素子電極14
2,143の形成、素子膜(導電性膜144)形成、
フォーミング処理、活性化処理を行っている。一
方、本発明の製造方法では、電極部を形成する際にの
素子膜(電子放出部形成領域4がこれに相当する)の形
成も同時に行うことができるため、の工程を省くこと
ができる。また、従来はの素子膜として酸化膜を形成
するのが一般的であり、この場合、のフォーミング前
もしくはフォーミング時に還元工程が必要となるが、本
発明の製造方法では還元工程は必要なく、そのままフォ
ーミングできることから、のフォーミング処理工程の
一部も省略することできる。
【0033】本発明の特徴である電極部の形成工程に関
して順を追って詳細に説明していく。
して順を追って詳細に説明していく。
【0034】本発明の第1の電子放出素子の製造方法に
おける電極部の形成は、例えば以下の塗布工程、乾燥工
程、露光工程、現像工程、焼成工程を経て行うことがで
きる。
おける電極部の形成は、例えば以下の塗布工程、乾燥工
程、露光工程、現像工程、焼成工程を経て行うことがで
きる。
【0035】塗布工程は、電極部2を形成すべき絶縁性
の基板1上に電極部形成用組成物を塗布する工程であ
る。この塗布は、各種印刷法(スクリーン印刷、オフセ
ット印刷、フレキソ印刷など)、スピンナー法、ディッ
ピング法、スプレー法、スタンプ法、ローリング法、ス
リットコーター法、インクジェット法などを用いて行う
ことができる。
の基板1上に電極部形成用組成物を塗布する工程であ
る。この塗布は、各種印刷法(スクリーン印刷、オフセ
ット印刷、フレキソ印刷など)、スピンナー法、ディッ
ピング法、スプレー法、スタンプ法、ローリング法、ス
リットコーター法、インクジェット法などを用いて行う
ことができる。
【0036】乾燥工程は、上記塗布工程において基板上
に塗布した電極部形成用組成物の塗膜中の水系溶媒を揮
発させて塗膜を乾燥する工程である。この塗膜の乾燥
は、室温下で行うこともできるが、乾燥時間を短縮する
ために加熱下で行うことが好ましい。加熱乾燥は、例え
ば無風オーブン、乾燥機、ホットプレートなどを用いて
行うことができる。塗布する電極部形成用組成物の配合
や塗布量などによっても相違するが、一般的には50〜
100℃の温度下に1〜30分間置くことで行うことが
できる。
に塗布した電極部形成用組成物の塗膜中の水系溶媒を揮
発させて塗膜を乾燥する工程である。この塗膜の乾燥
は、室温下で行うこともできるが、乾燥時間を短縮する
ために加熱下で行うことが好ましい。加熱乾燥は、例え
ば無風オーブン、乾燥機、ホットプレートなどを用いて
行うことができる。塗布する電極部形成用組成物の配合
や塗布量などによっても相違するが、一般的には50〜
100℃の温度下に1〜30分間置くことで行うことが
できる。
【0037】露光工程は、上記乾燥工程において乾燥さ
れた基板上の塗膜を、所定のパターンに露光する工程で
ある。露光工程で光照射して露光する範囲は、使用する
電極部形成用組成物中の感光性樹脂成分がネガタイプで
あるかポジタイプであるかによって相違する。光照射に
よって現像液に不溶化するネガタイプの場合、電極部2
とすべき領域に光を照射して露光するが、光照射によっ
て現像液に可溶化するポジタイプの場合、ネガタイプと
は逆に、電極部2とすべき領域以外の領域に光を照射し
て露光する。光照射領域と非照射領域の選択は通常のフ
ォトレジストによるマスク形成における手法と同様にし
て行うことができる。
れた基板上の塗膜を、所定のパターンに露光する工程で
ある。露光工程で光照射して露光する範囲は、使用する
電極部形成用組成物中の感光性樹脂成分がネガタイプで
あるかポジタイプであるかによって相違する。光照射に
よって現像液に不溶化するネガタイプの場合、電極部2
とすべき領域に光を照射して露光するが、光照射によっ
て現像液に可溶化するポジタイプの場合、ネガタイプと
は逆に、電極部2とすべき領域以外の領域に光を照射し
て露光する。光照射領域と非照射領域の選択は通常のフ
ォトレジストによるマスク形成における手法と同様にし
て行うことができる。
【0038】現像工程は、上記露光工程で露光された塗
膜について、電極部2とすべき領域以外の領域の塗膜を
除去する工程である。感光性樹脂成分がネガタイプの場
合、光照射を受けていない塗膜は現像液に可溶で、光照
射を受けた露光部の塗膜が現像液に不溶化するので、現
像液に不溶化していない非光照射部の塗膜を現像液で溶
解除去することで現像を行うことができる。また、感光
性樹脂成分がポジタイプの場合、光照射を受けていない
塗膜は現像液に対して不溶で、光照射を受けた露光部の
塗膜が現像液に可溶化するので、現像液に可溶化した光
照射部の塗膜を現像液で溶解除去することで現像を行う
ことができる。なお、現像液としては、例えば水や通常
の水溶性フォトレジストに用いられる現像液と同様のも
のを用いることができる。
膜について、電極部2とすべき領域以外の領域の塗膜を
除去する工程である。感光性樹脂成分がネガタイプの場
合、光照射を受けていない塗膜は現像液に可溶で、光照
射を受けた露光部の塗膜が現像液に不溶化するので、現
像液に不溶化していない非光照射部の塗膜を現像液で溶
解除去することで現像を行うことができる。また、感光
性樹脂成分がポジタイプの場合、光照射を受けていない
塗膜は現像液に対して不溶で、光照射を受けた露光部の
塗膜が現像液に可溶化するので、現像液に可溶化した光
照射部の塗膜を現像液で溶解除去することで現像を行う
ことができる。なお、現像液としては、例えば水や通常
の水溶性フォトレジストに用いられる現像液と同様のも
のを用いることができる。
【0039】焼成工程は、上記現像工程を経て基板に残
留する塗膜(ネガタイプでは光照射部の塗膜、ポジタイ
プでは非光照射部の塗膜)を焼成し、塗膜中の有機成分
を分解除去し、金属有機化合物成分として含まれる金属
の膜を形成する工程である。焼成は、形成する金属膜が
貴金属の膜である場合には大気中で行うことができる
が、銅やパラジウムなどの酸化しやすい金属膜の場合に
は真空もしくは脱酸素雰囲気下(例えば窒素などの不活
性ガス雰囲気下など)で行うことが好ましい。焼成は塗
膜に含まれる有機成分の種類などによっても相違する
が、通常400℃〜600℃の温度下に数分〜数十分置
くことで行うことができ、例えば熱風循環炉などで行う
ことができる。この焼成によって、基板上に、所定の電
極部2のパターンに沿った形状で金属膜を形成すること
ができる。
留する塗膜(ネガタイプでは光照射部の塗膜、ポジタイ
プでは非光照射部の塗膜)を焼成し、塗膜中の有機成分
を分解除去し、金属有機化合物成分として含まれる金属
の膜を形成する工程である。焼成は、形成する金属膜が
貴金属の膜である場合には大気中で行うことができる
が、銅やパラジウムなどの酸化しやすい金属膜の場合に
は真空もしくは脱酸素雰囲気下(例えば窒素などの不活
性ガス雰囲気下など)で行うことが好ましい。焼成は塗
膜に含まれる有機成分の種類などによっても相違する
が、通常400℃〜600℃の温度下に数分〜数十分置
くことで行うことができ、例えば熱風循環炉などで行う
ことができる。この焼成によって、基板上に、所定の電
極部2のパターンに沿った形状で金属膜を形成すること
ができる。
【0040】本発明の第1の電子放出素子の製造方法に
おいて、電極部2の一部(電子放出部形成領域4)を他
の部分(電極3a,3b)よりも低密度化または薄膜化
するには、例えば使用する電極部形成用組成物中の感光
性樹脂成分がネガレジストタイプの場合には、前記の露
光工程において、低密度化または薄膜化する部分を遮光
し、電極部を露光した後に、低密度化または薄膜化する
部分を露光する方法(スリット露光)や、電極部を露光
する際に、フォトマスクと基板との距離をあけ、露光時
の光漏れを利用する方法(プロキシ露光)、露光時間を
大きくとって、オーバー露光することで部分的に低密度
化または薄膜化する方法(オーバー露光)などを用いる
ことができる。
おいて、電極部2の一部(電子放出部形成領域4)を他
の部分(電極3a,3b)よりも低密度化または薄膜化
するには、例えば使用する電極部形成用組成物中の感光
性樹脂成分がネガレジストタイプの場合には、前記の露
光工程において、低密度化または薄膜化する部分を遮光
し、電極部を露光した後に、低密度化または薄膜化する
部分を露光する方法(スリット露光)や、電極部を露光
する際に、フォトマスクと基板との距離をあけ、露光時
の光漏れを利用する方法(プロキシ露光)、露光時間を
大きくとって、オーバー露光することで部分的に低密度
化または薄膜化する方法(オーバー露光)などを用いる
ことができる。
【0041】本発明者らの実験によると、電極部2の一
部に低密度化もしくは薄膜化された電子放出部形成領域
4を形成しておくことにより、後述する通電フォーミン
グ工程において電子放出部形成領域4に選択的に間隙
(亀裂)を形成することができ、電子放出部5の形状を
再現性良く均一に形成する効果があると共に、この通電
フォーミング時の消費電力を抑える効果があることが判
った。
部に低密度化もしくは薄膜化された電子放出部形成領域
4を形成しておくことにより、後述する通電フォーミン
グ工程において電子放出部形成領域4に選択的に間隙
(亀裂)を形成することができ、電子放出部5の形状を
再現性良く均一に形成する効果があると共に、この通電
フォーミング時の消費電力を抑える効果があることが判
った。
【0042】本発明の第1の電子放出素子の製造方法に
おける電極形成用組成物としては、感光性樹脂成分と、
焼成することにより金属膜を形成可能な金属有機化合物
成分と、溶媒成分とを混ぜ合わせたものを用いることが
できる。
おける電極形成用組成物としては、感光性樹脂成分と、
焼成することにより金属膜を形成可能な金属有機化合物
成分と、溶媒成分とを混ぜ合わせたものを用いることが
できる。
【0043】感光性樹脂としては、水溶性のものを広く
用いることができるが、金属有機化合物をより吸収する
ものが好ましく、良好な水溶性が得やすい点から、例え
ばポリビニルアルコール系樹脂やポリビニルピロリドン
系樹脂などが好ましい。
用いることができるが、金属有機化合物をより吸収する
ものが好ましく、良好な水溶性が得やすい点から、例え
ばポリビニルアルコール系樹脂やポリビニルピロリドン
系樹脂などが好ましい。
【0044】感光性樹脂は、樹脂構造中に感光基を有す
るタイプのものであっても、例えば環化ゴム−ビスアジ
ド系レジストのように、樹脂に感光剤が混合されたタイ
プのものでもよい。いずれのタイプの感光性樹脂におい
ても、光反応開始剤や光反応禁止剤を適宜混合しておく
ことができる。
るタイプのものであっても、例えば環化ゴム−ビスアジ
ド系レジストのように、樹脂に感光剤が混合されたタイ
プのものでもよい。いずれのタイプの感光性樹脂におい
ても、光反応開始剤や光反応禁止剤を適宜混合しておく
ことができる。
【0045】焼成することにより金属膜を形成可能な金
属有機化合物としては、例えば金、白金、銀、パラジウ
ム、銅などの錯化合物を挙げることができる。これらの
中でも、化学的に極めて安定な電極が得やすい、耐熱性
に優れている、酸化されにくいことから、特に白金の錯
化合物が好適に用いられる。
属有機化合物としては、例えば金、白金、銀、パラジウ
ム、銅などの錯化合物を挙げることができる。これらの
中でも、化学的に極めて安定な電極が得やすい、耐熱性
に優れている、酸化されにくいことから、特に白金の錯
化合物が好適に用いられる。
【0046】錯化合物としては、その配位子が、分子内
に少なくとも1つ以上の水酸基を有する含窒素化合物で
あるものが好ましい。さらに、分子内に少なくとも1つ
以上の水酸基を有する含窒素化合物で配位子が構成され
た錯化合物の中でも、例えばエタノールアミン、プロパ
ノールアミン、イソプロパノールアミン、ブタノールア
ミンなどのアルコールアミン、セリノール、TRISな
ど、炭素数が8以下の含窒素化合物のいずれか単独もし
くは複数種類で配位子が構成された錯化合物がより好ま
しい。
に少なくとも1つ以上の水酸基を有する含窒素化合物で
あるものが好ましい。さらに、分子内に少なくとも1つ
以上の水酸基を有する含窒素化合物で配位子が構成され
た錯化合物の中でも、例えばエタノールアミン、プロパ
ノールアミン、イソプロパノールアミン、ブタノールア
ミンなどのアルコールアミン、セリノール、TRISな
ど、炭素数が8以下の含窒素化合物のいずれか単独もし
くは複数種類で配位子が構成された錯化合物がより好ま
しい。
【0047】上記錯化合物が好適に用いられる理由とし
ては、水溶性の高さならびに結晶性の低さを挙げること
ができる。例えば一般に市販されているアンミン錯体な
どでは、乾燥中に結晶が析出して均一な膜が得にくくな
る場合がある。また、脂肪族アルキルアミンなどの「フ
レキシブル」な配位子とすると結晶性を下げることが可
能であるが、アルキル基の疎水性により水溶性が低下し
てしまうことがある。これに対して上記のような配位子
とすることで、水溶性の高さと結晶性の低さを両立させ
ることが可能となる。
ては、水溶性の高さならびに結晶性の低さを挙げること
ができる。例えば一般に市販されているアンミン錯体な
どでは、乾燥中に結晶が析出して均一な膜が得にくくな
る場合がある。また、脂肪族アルキルアミンなどの「フ
レキシブル」な配位子とすると結晶性を下げることが可
能であるが、アルキル基の疎水性により水溶性が低下し
てしまうことがある。これに対して上記のような配位子
とすることで、水溶性の高さと結晶性の低さを両立させ
ることが可能となる。
【0048】さらには、電極パターンの膜質向上ならび
に基板との密着性を向上させるために、例えばロジウ
ム、ビスマス、ルテニウム、バナジウム、クロム、錫、
鉛、ケイ素等の化合物を加えてもよい。
に基板との密着性を向上させるために、例えばロジウ
ム、ビスマス、ルテニウム、バナジウム、クロム、錫、
鉛、ケイ素等の化合物を加えてもよい。
【0049】溶媒としては、例えば乾燥速度を速めるた
めにメチルアルコールやエチルアルコールなどの低級ア
ルコールを加えたものも使用することができる。
めにメチルアルコールやエチルアルコールなどの低級ア
ルコールを加えたものも使用することができる。
【0050】また、本発明の第1の電子放出素子の製造
方法における電極形成用組成物としては、金属元素を含
有する液体としての印刷ペースト(たとえばMODと呼
ばれる有機金属化合物ペースト)と感光性樹脂を混ぜた
ものを使用することもできる。
方法における電極形成用組成物としては、金属元素を含
有する液体としての印刷ペースト(たとえばMODと呼
ばれる有機金属化合物ペースト)と感光性樹脂を混ぜた
ものを使用することもできる。
【0051】次に、本発明の第2の電子放出素子の製造
方法における電極部の形成工程を説明する。
方法における電極部の形成工程を説明する。
【0052】本発明の第2の電子放出素子の製造方法に
おける電極部の形成は、例えば以下の塗布工程、乾燥工
程、露光工程、現像工程、吸収工程、焼成工程を経て行
うことができる。
おける電極部の形成は、例えば以下の塗布工程、乾燥工
程、露光工程、現像工程、吸収工程、焼成工程を経て行
うことができる。
【0053】塗布工程は、電極部を形成すべき絶縁性の
基板上に感光性樹脂を塗布する工程である。この塗布
は、前記記載の方法を用いて行うことができる。
基板上に感光性樹脂を塗布する工程である。この塗布
は、前記記載の方法を用いて行うことができる。
【0054】乾燥工程は、上記塗布工程において基板上
に塗布した感光性樹脂の塗膜中の水系溶媒を揮発させて
塗膜を乾燥する工程である。この塗膜の乾燥は、前記記
載の方法を用いて行うことができる。
に塗布した感光性樹脂の塗膜中の水系溶媒を揮発させて
塗膜を乾燥する工程である。この塗膜の乾燥は、前記記
載の方法を用いて行うことができる。
【0055】露光工程は、上記乾燥工程において乾燥さ
れた基板上の塗膜を、所定のパターンに露光する工程で
ある。この露光は、前記記載の方法を用いて行うことが
できる。
れた基板上の塗膜を、所定のパターンに露光する工程で
ある。この露光は、前記記載の方法を用いて行うことが
できる。
【0056】現像工程は、上記露光工程で露光された塗
膜について、所望の電極部とすべき領域以外の領域の塗
膜を除去する工程である。この現像も前記記載の方法を
用いて行うことができる。
膜について、所望の電極部とすべき領域以外の領域の塗
膜を除去する工程である。この現像も前記記載の方法を
用いて行うことができる。
【0057】以上の塗布工程、乾燥工程、露光工程及び
現像工程により、電極部2に対応する吸収層のパターン
を形成することができる。
現像工程により、電極部2に対応する吸収層のパターン
を形成することができる。
【0058】吸収工程は、上記吸収層のパターンに、金
属有機化合物成分を吸収させる工程である。吸収法は、
ディッピング法、スピン塗布法等、該吸収層パターンに
金属有機化合物成分を吸収できれば、どの手法でも可能
である。吸収の程度は、浸漬時間、金属有機化合物水溶
液の濃度、吸収層パターンの吸収能力に依存するが、適
宜選択することが可能である。また、金属有機化合物成
分を吸収させる前に、事前に該吸収層パターンを水など
に漬けて該金属有機化合物成分を吸収しやすくなるよう
にすることも可能である。また、吸収後に、水洗するこ
とで、該パターン部分以外を洗浄することも可能であ
る。
属有機化合物成分を吸収させる工程である。吸収法は、
ディッピング法、スピン塗布法等、該吸収層パターンに
金属有機化合物成分を吸収できれば、どの手法でも可能
である。吸収の程度は、浸漬時間、金属有機化合物水溶
液の濃度、吸収層パターンの吸収能力に依存するが、適
宜選択することが可能である。また、金属有機化合物成
分を吸収させる前に、事前に該吸収層パターンを水など
に漬けて該金属有機化合物成分を吸収しやすくなるよう
にすることも可能である。また、吸収後に、水洗するこ
とで、該パターン部分以外を洗浄することも可能であ
る。
【0059】焼成工程は、上記吸収工程で金属有機化合
物成分を吸収させた前記吸収層のパターンを焼成し、吸
収層中の有機成分を分解除去し、金属有機化合物成分と
して含まれる金属の膜を形成する工程である。この焼成
によって、基板上に、所定の電極部2のパターンに沿っ
た形状で金属膜を形成することができる。焼成は、前記
記載の方法を用いて行うことができる。
物成分を吸収させた前記吸収層のパターンを焼成し、吸
収層中の有機成分を分解除去し、金属有機化合物成分と
して含まれる金属の膜を形成する工程である。この焼成
によって、基板上に、所定の電極部2のパターンに沿っ
た形状で金属膜を形成することができる。焼成は、前記
記載の方法を用いて行うことができる。
【0060】本発明の第2の電子放出素子の製造方法に
おいて、電極部2の一部(電子放出部形成領域4)を他
の部分(電極3a,3b)よりも低密度化または薄膜化
するには、例えば吸収層の形成に使用する感光性樹脂成
分がネガレジストタイプの場合には、前記の露光工程に
おいて、低密度化または薄膜化する部分を遮光し、電極
部を露光した後に、低密度化または薄膜化する部分を露
光する方法(スリット露光)や、電極部を露光する際
に、フォトマスクと基板との距離をあけ、露光時の光漏
れを利用する方法(プロキシ露光)、露光時間を大きく
とって、オーバー露光することで部分的に低密度化また
は薄膜化する方法(オーバー露光)などを用いることが
できる。
おいて、電極部2の一部(電子放出部形成領域4)を他
の部分(電極3a,3b)よりも低密度化または薄膜化
するには、例えば吸収層の形成に使用する感光性樹脂成
分がネガレジストタイプの場合には、前記の露光工程に
おいて、低密度化または薄膜化する部分を遮光し、電極
部を露光した後に、低密度化または薄膜化する部分を露
光する方法(スリット露光)や、電極部を露光する際
に、フォトマスクと基板との距離をあけ、露光時の光漏
れを利用する方法(プロキシ露光)、露光時間を大きく
とって、オーバー露光することで部分的に低密度化また
は薄膜化する方法(オーバー露光)などを用いることが
できる。
【0061】なお、本発明の第2の電子放出素子の製造
方法において、金属有機化合物成分を吸収できる吸収層
パターンの作成は、上記感光性樹脂を用いる方法以外
に、スクリーン印刷、転写、オフセット印刷、ドライフ
ィルム等を用いて作成することもできる。また、金属有
機化合物成分としては、前記本発明の第1と同様のもの
を用いることができる。
方法において、金属有機化合物成分を吸収できる吸収層
パターンの作成は、上記感光性樹脂を用いる方法以外
に、スクリーン印刷、転写、オフセット印刷、ドライフ
ィルム等を用いて作成することもできる。また、金属有
機化合物成分としては、前記本発明の第1と同様のもの
を用いることができる。
【0062】また、上記の他に、金属化合物を吸収でき
る感光性樹脂を用いて吸収層のパターンを形成した後、
このパターンに金属化合物溶液を吸収させて、電極部を
形成することも可能である。
る感光性樹脂を用いて吸収層のパターンを形成した後、
このパターンに金属化合物溶液を吸収させて、電極部を
形成することも可能である。
【0063】次に、以上のようにして作成した電極部に
電子放出部を形成するフォーミング工程を施す。
電子放出部を形成するフォーミング工程を施す。
【0064】所定の真空度のもとで電極部2の電極3
a,3b間に不図示の電源より通電すると、電子放出部
形成領域4の部位に、構造の変化した間隙(亀裂)が形
成される。この間隙領域が電子放出部5を構成する(図
1)。尚、このフォーミングにより形成した間隙付近か
らも、所定の電圧下では電子放出が起こるが、現状の条
件ではまだ電子放出効率が非常に低いものである。
a,3b間に不図示の電源より通電すると、電子放出部
形成領域4の部位に、構造の変化した間隙(亀裂)が形
成される。この間隙領域が電子放出部5を構成する(図
1)。尚、このフォーミングにより形成した間隙付近か
らも、所定の電圧下では電子放出が起こるが、現状の条
件ではまだ電子放出効率が非常に低いものである。
【0065】通電フォーミングの電圧波形の例を図7に
示す。電圧波形は、特にパルス波形が好ましい。これに
はパルス波高値を定電圧としたパルスを連続的に印加す
る図7(a)に示した手法と、パルス波高値を増加させ
ながらパルスを印加する図7(b)に示した手法があ
る。
示す。電圧波形は、特にパルス波形が好ましい。これに
はパルス波高値を定電圧としたパルスを連続的に印加す
る図7(a)に示した手法と、パルス波高値を増加させ
ながらパルスを印加する図7(b)に示した手法があ
る。
【0066】まず、パルス波高値を定電圧とした場合に
ついて図7(a)で説明する。図7(a)におけるT1
及びT2は電圧波形のパルス幅とパルス間隔である。通
常、T1は1μ秒〜10m秒、T2は10μ秒〜100
m秒の範囲で設定される。三角波の波高値(通電フォー
ミング時のピーク電圧)は、電子放出素子の形態に応じ
て適宜選択される。このような条件のもと、例えば、数
秒から数十分間電圧を印加する。パルス波形は、三角波
に限定されるものではなく、矩形波等の所望の波形を採
用することができる。
ついて図7(a)で説明する。図7(a)におけるT1
及びT2は電圧波形のパルス幅とパルス間隔である。通
常、T1は1μ秒〜10m秒、T2は10μ秒〜100
m秒の範囲で設定される。三角波の波高値(通電フォー
ミング時のピーク電圧)は、電子放出素子の形態に応じ
て適宜選択される。このような条件のもと、例えば、数
秒から数十分間電圧を印加する。パルス波形は、三角波
に限定されるものではなく、矩形波等の所望の波形を採
用することができる。
【0067】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図7(b)で説明する。
図7(b)におけるT1及びT2は、図7(a)に示し
たのと同様とすることができる。三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度づつ、増加させることができる。
パルスを印加する場合について図7(b)で説明する。
図7(b)におけるT1及びT2は、図7(a)に示し
たのと同様とすることができる。三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度づつ、増加させることができる。
【0068】通電フォーミング処理の終了は、パルス電
圧印加中の素子に流れる電流を測定して抵抗値を求め
て、例えば1MΩ以上の抵抗を示した時に通電フォーミ
ングを終了させることができる。
圧印加中の素子に流れる電流を測定して抵抗値を求め
て、例えば1MΩ以上の抵抗を示した時に通電フォーミ
ングを終了させることができる。
【0069】先に述べたように、この状態では電子発生
効率は非常に低いものである。よって電子放出効率を上
げるために、上記素子に活性化と呼ばれる処理を行うこ
とが望ましい。
効率は非常に低いものである。よって電子放出効率を上
げるために、上記素子に活性化と呼ばれる処理を行うこ
とが望ましい。
【0070】この活性化処理は、有機化合物が存在する
適当な真空度のもとで、パルス電圧を電極3a,3b間
に繰り返し印加することによって行うことができる。そ
して炭素原子を含むガスを導入し、それに由来する炭素
あるいは炭素化合物を、前記間隙(亀裂)近傍にカーボ
ン膜として堆積させる。
適当な真空度のもとで、パルス電圧を電極3a,3b間
に繰り返し印加することによって行うことができる。そ
して炭素原子を含むガスを導入し、それに由来する炭素
あるいは炭素化合物を、前記間隙(亀裂)近傍にカーボ
ン膜として堆積させる。
【0071】本工程において例えばカーボン源としてト
ルニトリルを用い、スローリークバルブを通して真空空
間内に導入し、1.3×10-4Pa程度を維持する。導
入するトルニトリルの圧力は、真空装置の形状や真空装
置に使用している部材等によって若干影響されるが、1
×10-5Pa〜1×10-2Pa程度が好適である。
ルニトリルを用い、スローリークバルブを通して真空空
間内に導入し、1.3×10-4Pa程度を維持する。導
入するトルニトリルの圧力は、真空装置の形状や真空装
置に使用している部材等によって若干影響されるが、1
×10-5Pa〜1×10-2Pa程度が好適である。
【0072】図10に、活性化工程で用いられる電圧印
加の好ましい一例を示した。印加する最大電圧値は、1
0〜20Vの範囲で適宜選択される。
加の好ましい一例を示した。印加する最大電圧値は、1
0〜20Vの範囲で適宜選択される。
【0073】図10(a)に於いて、T1は電圧波形の
正と負のパルス幅、T2はパルス間隔であり、電圧値は
正負の絶対値が等しく設定されている。また、図10
(b)に於いて、T1およびT1’はそれぞれ電圧波形
の正と負のパルス幅、T2はパルス間隔であり、T1>
T1’、電圧値は正負の絶対値が等しく設定されてい
る。
正と負のパルス幅、T2はパルス間隔であり、電圧値は
正負の絶対値が等しく設定されている。また、図10
(b)に於いて、T1およびT1’はそれぞれ電圧波形
の正と負のパルス幅、T2はパルス間隔であり、T1>
T1’、電圧値は正負の絶対値が等しく設定されてい
る。
【0074】このとき、約60分後に放出電流Ieがほ
ぼ飽和に達した時点で通電を停止し、スローリークバル
ブを閉め、活性化処理を終了する。
ぼ飽和に達した時点で通電を停止し、スローリークバル
ブを閉め、活性化処理を終了する。
【0075】以上の工程により図1に示したような電子
放出素子を作製することができる。
放出素子を作製することができる。
【0076】上述のような素子構成と製造方法によって
作製された電子放出素子の基本特性について図8、図9
を用いて説明する。
作製された電子放出素子の基本特性について図8、図9
を用いて説明する。
【0077】図8は、前述した構成を有する電子放出素
子の電子放出特性を測定するための測定評価装置の概略
図である。図8において、51は素子に素子電圧Vfを
印加するための電源、50は素子の電極部を流れる素子
電流Ifを測定するための電流計、54は素子の電子放
出部より放出される放出電流Ieを捕捉するためのアノ
ード電極、53はアノード電極54に電圧を印加するた
めの高圧電源、52は素子の電子放出部より放出される
放出電流Ieを測定するための電流計である。
子の電子放出特性を測定するための測定評価装置の概略
図である。図8において、51は素子に素子電圧Vfを
印加するための電源、50は素子の電極部を流れる素子
電流Ifを測定するための電流計、54は素子の電子放
出部より放出される放出電流Ieを捕捉するためのアノ
ード電極、53はアノード電極54に電圧を印加するた
めの高圧電源、52は素子の電子放出部より放出される
放出電流Ieを測定するための電流計である。
【0078】電子放出素子の電極3a,3b間を流れる
素子電流If、及びアノードへの放出電流Ieの測定に
あたっては、電極3a,3bに電源51と電流計50と
を接続し、該電子放出素子の上方に電源53と電流計5
2とを接続したアノード電極54を配置している。
素子電流If、及びアノードへの放出電流Ieの測定に
あたっては、電極3a,3bに電源51と電流計50と
を接続し、該電子放出素子の上方に電源53と電流計5
2とを接続したアノード電極54を配置している。
【0079】また、本電子放出素子およびアノード電極
54は真空装置55内に設置され、その真空装置には排
気ポンプ56および真空計等の真空装置に必要な機器が
具備されており、所望の真空下で本素子の測定評価を行
えるようになっている。なお、アノード電極54の電圧
は1kV〜10kV、アノード電極と電子放出素子との
距離Hは2mm〜8mmの範囲で測定した。
54は真空装置55内に設置され、その真空装置には排
気ポンプ56および真空計等の真空装置に必要な機器が
具備されており、所望の真空下で本素子の測定評価を行
えるようになっている。なお、アノード電極54の電圧
は1kV〜10kV、アノード電極と電子放出素子との
距離Hは2mm〜8mmの範囲で測定した。
【0080】図8に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図9に示す。なお、放出電流Ieと素
子電流Ifは大きさが著しく異なるが、図9ではIf、
Ieの変化の定性的な比較検討のために、リニアスケー
ルで縦軸を任意単位で表記した。
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図9に示す。なお、放出電流Ieと素
子電流Ifは大きさが著しく異なるが、図9ではIf、
Ieの変化の定性的な比較検討のために、リニアスケー
ルで縦軸を任意単位で表記した。
【0081】本電子放出素子は放出電流Ieに対する三
つの特徴を有する。
つの特徴を有する。
【0082】まず第一に、図9からも明らかなように、
本素子はある電圧(しきい値電圧と呼ぶ、図9中のVt
h)以上の素子電圧を印加すると急激に放出電流Ieが
増加し、一方しきい値電圧Vth以下では放出電流Ie
がほとんど検出されない。すなわち、放出電流Ieに対
する明確なしきい値電圧Vthを持った非線形素子とし
ての特性を示しているのが判る。
本素子はある電圧(しきい値電圧と呼ぶ、図9中のVt
h)以上の素子電圧を印加すると急激に放出電流Ieが
増加し、一方しきい値電圧Vth以下では放出電流Ie
がほとんど検出されない。すなわち、放出電流Ieに対
する明確なしきい値電圧Vthを持った非線形素子とし
ての特性を示しているのが判る。
【0083】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
存するため、放出電流Ieは素子電圧Vfで制御でき
る。
【0084】第三に、アノード電極54に捕捉される放
出電荷は、素子電圧Vfを印加する時間に依存する。す
なわち、アノード電極54に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
出電荷は、素子電圧Vfを印加する時間に依存する。す
なわち、アノード電極54に捕捉される電荷量は、素子
電圧Vfを印加する時間により制御できる。
【0085】次に、本発明に係る電子源及び画像形成装
置について説明する。
置について説明する。
【0086】図2は、本発明に係る電子源の一実施形態
を示す模式図であり、図中21は基板、24はY方向配
線(下配線)、26はX方向配線(上配線)である。
尚、2は素子の電極部、3,3は電極、4は電子放出部
形成領域、5は電子放出部である。
を示す模式図であり、図中21は基板、24はY方向配
線(下配線)、26はX方向配線(上配線)である。
尚、2は素子の電極部、3,3は電極、4は電子放出部
形成領域、5は電子放出部である。
【0087】本例の電子源は、基板21上に、複数の電
子放出素子をマトリクス状に配線接続してなり、各電子
放出素子の構成は図1と同様である。
子放出素子をマトリクス状に配線接続してなり、各電子
放出素子の構成は図1と同様である。
【0088】本発明の電子源の製造方法においては、電
極部2を形成する際、配線の少なくとも一部を同時に形
成することもできる。例えば図2に示したような構成の
電子源の場合には、各素子の電極部2と下配線24を同
時に形成することができる。
極部2を形成する際、配線の少なくとも一部を同時に形
成することもできる。例えば図2に示したような構成の
電子源の場合には、各素子の電極部2と下配線24を同
時に形成することができる。
【0089】上記のような単純マトリクス配置の電子源
を用いた画像形成装置の一例について、図11を用いて
説明する。
を用いた画像形成装置の一例について、図11を用いて
説明する。
【0090】図11において、21は上記の電子源、8
2はガラス基板83の内面に蛍光膜84とメタルバック
85等が形成されたフェースプレート、86は支持枠で
ある。電子源21、支持枠86及びフェースプレート8
2をフリットガラスによって接着し、400〜500℃
で、10分以上焼成することで、封着して、外囲器90
を構成する。
2はガラス基板83の内面に蛍光膜84とメタルバック
85等が形成されたフェースプレート、86は支持枠で
ある。電子源21、支持枠86及びフェースプレート8
2をフリットガラスによって接着し、400〜500℃
で、10分以上焼成することで、封着して、外囲器90
を構成する。
【0091】尚、フェースプレート82と電子源基板2
1との間に、スペーサーと呼ばれる不図示の支持体を設
置することにより、大面積パネルの場合にも大気圧に対
して十分な強度を持つ外囲器90を構成することもでき
る。
1との間に、スペーサーと呼ばれる不図示の支持体を設
置することにより、大面積パネルの場合にも大気圧に対
して十分な強度を持つ外囲器90を構成することもでき
る。
【0092】図12はフェースプレート82上に設ける
蛍光膜84の説明図である。蛍光膜84は、モノクロー
ムの場合は蛍光体のみから成るが、カラーの蛍光膜の場
合は、蛍光体の配列によりブラックストライプあるいは
ブラックマトリクスなどと呼ばれる黒色導電体91と蛍
光体92とで構成される。ブラックストライプ、ブラッ
クマトリクスが設けられる目的は、カラー表示の場合必
要となる三原色蛍光体の、各蛍光体92間の塗り分け部
を黒くすることで混色等を目立たなくすることと、蛍光
膜84における外光反射によるコントラストの低下を抑
制することである。
蛍光膜84の説明図である。蛍光膜84は、モノクロー
ムの場合は蛍光体のみから成るが、カラーの蛍光膜の場
合は、蛍光体の配列によりブラックストライプあるいは
ブラックマトリクスなどと呼ばれる黒色導電体91と蛍
光体92とで構成される。ブラックストライプ、ブラッ
クマトリクスが設けられる目的は、カラー表示の場合必
要となる三原色蛍光体の、各蛍光体92間の塗り分け部
を黒くすることで混色等を目立たなくすることと、蛍光
膜84における外光反射によるコントラストの低下を抑
制することである。
【0093】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート82側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するためのアノード電極として作用
すること等である。メタルバックは、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着等で堆積するこ
とで作製できる。
バック85が設けられる。メタルバックの目的は、蛍光
体の発光のうち内面側への光をフェースプレート82側
へ鏡面反射することにより輝度を向上すること、電子ビ
ーム加速電圧を印加するためのアノード電極として作用
すること等である。メタルバックは、蛍光膜作製後、蛍
光膜の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着等で堆積するこ
とで作製できる。
【0094】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、上下基板の突き当て法などで十分な位置合わせを行
う必要がある。
蛍光体と電子放出素子とを対応させなくてはいけないた
め、上下基板の突き当て法などで十分な位置合わせを行
う必要がある。
【0095】封着時の真空度は10-5Pa程度の真空度
が要求される他、外囲器90の封止後の真空度を維持す
るために、ゲッター処理を行なう場合もある。これは、
外囲器90の封止を行なう直前あるいは封止後に、抵抗
加熱あるいは高周波加熱等の加熱法により、外囲器内の
所定の位置(不図示)に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターは通常Ba等が
主成分であり、該蒸着膜の吸着作用により、真空度を維
持するものである。
が要求される他、外囲器90の封止後の真空度を維持す
るために、ゲッター処理を行なう場合もある。これは、
外囲器90の封止を行なう直前あるいは封止後に、抵抗
加熱あるいは高周波加熱等の加熱法により、外囲器内の
所定の位置(不図示)に配置されたゲッターを加熱し、
蒸着膜を形成する処理である。ゲッターは通常Ba等が
主成分であり、該蒸着膜の吸着作用により、真空度を維
持するものである。
【0096】前述した本発明に係る表面伝導型電子放出
素子の基本的特性によれば、電子放出部からの放出電子
は、しきい値電圧以上では対向する電極間に印加するパ
ルス状電圧の波高値と巾によって制御され、その中間値
によっても電流量が制御され、もって中間調表示が可能
になる。
素子の基本的特性によれば、電子放出部からの放出電子
は、しきい値電圧以上では対向する電極間に印加するパ
ルス状電圧の波高値と巾によって制御され、その中間値
によっても電流量が制御され、もって中間調表示が可能
になる。
【0097】また多数の電子放出素子を配置した場合に
おいては、各ラインの走査線信号によって選択ラインを
決め、各情報信号ラインを通じて個々の素子に上記パル
ス状電圧を適宜印加すれば、任意の素子に適宜電圧を印
加する事が可能となり、各素子をONすることができ
る。
おいては、各ラインの走査線信号によって選択ラインを
決め、各情報信号ラインを通じて個々の素子に上記パル
ス状電圧を適宜印加すれば、任意の素子に適宜電圧を印
加する事が可能となり、各素子をONすることができ
る。
【0098】また中間調を有する入力信号に応じて電子
放出素子を変調する方式としては、電圧変調方式、パル
ス幅変調方式が挙げられる。
放出素子を変調する方式としては、電圧変調方式、パル
ス幅変調方式が挙げられる。
【0099】以下に具体的な駆動装置について説明す
る。
る。
【0100】単純マトリクス配置の電子源基板を用いて
構成した表示パネルを利用した、NTSC方式のテレビ
信号に基づいたテレビジョン表示用の画像形成装置の構
成例を、図13に示す。
構成した表示パネルを利用した、NTSC方式のテレビ
信号に基づいたテレビジョン表示用の画像形成装置の構
成例を、図13に示す。
【0101】図13において、101は図11に示した
ような画像表示パネル、102は走査回路、103は制
御回路、104はシフトレジスタ、105はラインメモ
リ、106は同期信号分離回路、107は情報信号発生
器、Vaは直流電圧源である。
ような画像表示パネル、102は走査回路、103は制
御回路、104はシフトレジスタ、105はラインメモ
リ、106は同期信号分離回路、107は情報信号発生
器、Vaは直流電圧源である。
【0102】電子源基板を用いた画像表示パネル101
のX方向配線には、走査線信号を印加するXドライバー
の走査回路102が、Y配線には情報信号が印加される
Yドライバーの情報信号発生器107が接続されてい
る。
のX方向配線には、走査線信号を印加するXドライバー
の走査回路102が、Y配線には情報信号が印加される
Yドライバーの情報信号発生器107が接続されてい
る。
【0103】電圧変調方式を実施するには、情報信号発
生器107として、一定の長さの電圧パルスを発生する
が入力されるデータに応じて、適宜パルスの波高値を変
調するような回路を用いる。また、パルス幅変調方式を
実施するには、情報信号発生器107としては、一定の
波高値の電圧パルスを発生するが入力されるデータに応
じて、適宜電圧パルスの幅を変調するような回路を用い
る。
生器107として、一定の長さの電圧パルスを発生する
が入力されるデータに応じて、適宜パルスの波高値を変
調するような回路を用いる。また、パルス幅変調方式を
実施するには、情報信号発生器107としては、一定の
波高値の電圧パルスを発生するが入力されるデータに応
じて、適宜電圧パルスの幅を変調するような回路を用い
る。
【0104】制御回路103は、同期信号分離回路10
6より送られる同期信号Tsyncに基づいて、各部に
対してTscan,Tsft及びTmryの各制御信号
を発生する。
6より送られる同期信号Tsyncに基づいて、各部に
対してTscan,Tsft及びTmryの各制御信号
を発生する。
【0105】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路である。この輝度
信号成分は、同期信号に同期してシフトレジスタ104
に入力される。
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路である。この輝度
信号成分は、同期信号に同期してシフトレジスタ104
に入力される。
【0106】シフトレジスタ104は、時系列的にシリ
アルに入力される前記輝度信号を、画像の1ライン毎に
シリアル/パラレル変換して、制御回路103より送ら
れるシフトクロックTsftに基づいて動作する。シリ
アル/パラレル変換された画像1ライン分のデータ(電
子放出素子n素子分の駆動データに相当)は、n個の並
列信号として前記シフトレジスタ104より出力され
る。
アルに入力される前記輝度信号を、画像の1ライン毎に
シリアル/パラレル変換して、制御回路103より送ら
れるシフトクロックTsftに基づいて動作する。シリ
アル/パラレル変換された画像1ライン分のデータ(電
子放出素子n素子分の駆動データに相当)は、n個の並
列信号として前記シフトレジスタ104より出力され
る。
【0107】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、記憶された内容は、情報信号発生器107に入力さ
れる。
データを必要時間の間だけ記憶する為の記憶装置であ
り、記憶された内容は、情報信号発生器107に入力さ
れる。
【0108】情報信号発生器107は、各々の輝度信号
に応じて、電子放出素子の各々を適切に駆動する為の信
号源であり、その出力信号はY方向配線を通じて表示パ
ネル101内に入り、走査回路102によって選択中の
X方向配線との交点にある各々の電子放出素子に印加さ
れる。
に応じて、電子放出素子の各々を適切に駆動する為の信
号源であり、その出力信号はY方向配線を通じて表示パ
ネル101内に入り、走査回路102によって選択中の
X方向配線との交点にある各々の電子放出素子に印加さ
れる。
【0109】X方向配線を順次走査する事によって、パ
ネル全面の電子放出素子を駆動する事が可能になる。
ネル全面の電子放出素子を駆動する事が可能になる。
【0110】以上のように本発明による画像形成装置に
おいて、各電子放出素子にXY方向配線を通じ、電圧を
印加することにより電子放出させ、直流電圧源Vaに接
続された高圧端子Hvを通じ、アノード電極であるメタ
ルバック85に高圧を印加し、発生した電子ビームを加
速し、蛍光膜84に衝突させることによって、画像を表
示することができる。
おいて、各電子放出素子にXY方向配線を通じ、電圧を
印加することにより電子放出させ、直流電圧源Vaに接
続された高圧端子Hvを通じ、アノード電極であるメタ
ルバック85に高圧を印加し、発生した電子ビームを加
速し、蛍光膜84に衝突させることによって、画像を表
示することができる。
【0111】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、HDTVなどでも同じである。
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはN
TSC方式を挙げたが、入力信号はこれに限られるもの
ではなく、PAL、HDTVなどでも同じである。
【0112】
【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。
【0113】(実施例1)本実施例は、図1に示したよ
うな電子放出素子の複数をマトリクス配線接続した図2
に示したような電子源を製造した例である。以下、本実
施例の電子源の製造方法を、図1乃至図6を参照しつつ
説明する。
うな電子放出素子の複数をマトリクス配線接続した図2
に示したような電子源を製造した例である。以下、本実
施例の電子源の製造方法を、図1乃至図6を参照しつつ
説明する。
【0114】[電極部の形成]金属有機化合物の水溶液
[酢酸テトラキス(モノエタノールアミノ)白金(I
I)錯体、白金含有量5重量%]と、感光剤(4,4’
−ジアジドスチルベン−2,2’−ジスルホン酸ナトリ
ウム)を含有した樹脂(ポリビニルアルコール)の水溶
液を以下の比率で混合し、組成物を調製した。 金属有機化合物:50重量部 樹脂 :50重量部(感光剤10重量部を含む)
[酢酸テトラキス(モノエタノールアミノ)白金(I
I)錯体、白金含有量5重量%]と、感光剤(4,4’
−ジアジドスチルベン−2,2’−ジスルホン酸ナトリ
ウム)を含有した樹脂(ポリビニルアルコール)の水溶
液を以下の比率で混合し、組成物を調製した。 金属有機化合物:50重量部 樹脂 :50重量部(感光剤10重量部を含む)
【0115】この組成物をガラス製の基板21(350
mm×300mm×厚さ2.8mm)にスピンコーター
で全面に塗布し、ホットプレートで80℃で2分間乾燥
した。乾燥後の塗膜の厚みは2.05μmであった。
mm×300mm×厚さ2.8mm)にスピンコーター
で全面に塗布し、ホットプレートで80℃で2分間乾燥
した。乾燥後の塗膜の厚みは2.05μmであった。
【0116】次いで、ネガフォトマスクを用い、上記塗
膜の内、電子放出部を形成する領域を遮光し、電極を形
成する領域に超高圧水銀ランプ(照度=20mW/cm
2)にて、100μmのギャップを保持して、露光時間
10秒で露光した。次に、電子放出部を形成する領域を
上記超高圧水銀ランプで、上記ギャップを保持して、露
光時間2秒の領域と0.5秒の領域をそれぞれ露光し
た。露光後、現像液として純水を用い、ディッピングで
30秒間処理し、電極領域と電子放出部形成領域を同時
にパターニングされた塗膜を得た。
膜の内、電子放出部を形成する領域を遮光し、電極を形
成する領域に超高圧水銀ランプ(照度=20mW/cm
2)にて、100μmのギャップを保持して、露光時間
10秒で露光した。次に、電子放出部を形成する領域を
上記超高圧水銀ランプで、上記ギャップを保持して、露
光時間2秒の領域と0.5秒の領域をそれぞれ露光し
た。露光後、現像液として純水を用い、ディッピングで
30秒間処理し、電極領域と電子放出部形成領域を同時
にパターニングされた塗膜を得た。
【0117】上記パターニングされた塗膜を有する基板
21を熱風循環炉に入れ、520℃で1時間焼成した。
これにより、白金薄膜からなる電極3a,3bと電子放
出部形成領域4が同時に形成され、電極部2が形成され
た(図3)。
21を熱風循環炉に入れ、520℃で1時間焼成した。
これにより、白金薄膜からなる電極3a,3bと電子放
出部形成領域4が同時に形成され、電極部2が形成され
た(図3)。
【0118】本実施例における電極部2は、幅60μ
m、長さ480μmの電極3aと、幅120μm、長さ
200μmの電極3bとを、電極間ギャップ20μm
(即ち、電子放出部形成領域4)で対向させたものとし
た。また、電極部2間のピッチは、横方向300μm、
縦方向650μmとし、電極部2の数は720×240
としてマトリクス形状に配置した。
m、長さ480μmの電極3aと、幅120μm、長さ
200μmの電極3bとを、電極間ギャップ20μm
(即ち、電子放出部形成領域4)で対向させたものとし
た。また、電極部2間のピッチは、横方向300μm、
縦方向650μmとし、電極部2の数は720×240
としてマトリクス形状に配置した。
【0119】本実施例における電極3a,3bの形成と
同様にして形成した1cm×1cmの白金膜パターン
(a)のシート抵抗値は21Ω/□であった。
同様にして形成した1cm×1cmの白金膜パターン
(a)のシート抵抗値は21Ω/□であった。
【0120】また、電極3a,3b間の電子放出部形成
領域4は、電極3a,3bよりも低密度化および薄膜化
されており、シート抵抗を測定したところ、2秒露光領
域(b)は1000Ω/□、0.5秒露光領域(c)は
13000Ω/□であった。
領域4は、電極3a,3bよりも低密度化および薄膜化
されており、シート抵抗を測定したところ、2秒露光領
域(b)は1000Ω/□、0.5秒露光領域(c)は
13000Ω/□であった。
【0121】[下配線の形成]共通配線としてのY方向
配線(下配線)24は、一方の電極3bに接して、かつ
それらを連結するようにライン状のパターンで形成し
た。材料にはAgフォトぺーストインキを用い、スクリ
ーン印刷した後、乾燥させてから、所定のパターンに露
光し現像した。この後480℃前後の温度で焼成して下
配線24を形成した(図4参照)。この下配線24の厚
さは約10μm、幅は約50μmである。なお終端部は
配線取り出し電極として使うために、線幅をより大きく
した。
配線(下配線)24は、一方の電極3bに接して、かつ
それらを連結するようにライン状のパターンで形成し
た。材料にはAgフォトぺーストインキを用い、スクリ
ーン印刷した後、乾燥させてから、所定のパターンに露
光し現像した。この後480℃前後の温度で焼成して下
配線24を形成した(図4参照)。この下配線24の厚
さは約10μm、幅は約50μmである。なお終端部は
配線取り出し電極として使うために、線幅をより大きく
した。
【0122】[絶縁層の形成]上下配線を絶縁するため
に、絶縁層25を形成する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)24との
交差部を覆うように、かつ上配線(X配線)と他方の電
極3aとの電気的接続が可能なように、接続部にコンタ
クトホールを開けて形成した(図5参照)。
に、絶縁層25を形成する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)24との
交差部を覆うように、かつ上配線(X配線)と他方の電
極3aとの電気的接続が可能なように、接続部にコンタ
クトホールを開けて形成した(図5参照)。
【0123】具体的には、PbOを主成分とする感光性
のガラスペーストをスクリーン印刷した後、露光−現像
した。これを4回繰り返し、最後に480℃前後の温度
で焼成した。この絶縁層25の厚みは、全体で約30μ
mであり、幅は150μmである。
のガラスペーストをスクリーン印刷した後、露光−現像
した。これを4回繰り返し、最後に480℃前後の温度
で焼成した。この絶縁層25の厚みは、全体で約30μ
mであり、幅は150μmである。
【0124】[上配線の形成]先に形成した絶縁層25
の上に、Agぺーストインキをスクリーン印刷した後乾
燥させ、この上に再度同様に印刷を行い2度塗りしてか
ら、480℃前後の温度で焼成してX方向配線(上配
線)26を形成した(図6参照)。X方向配線26は絶
縁層25を挟んでY方向配線24と交差しており、絶縁
層25のコンタクトホール部分で電極3aとも接続され
ている。このX方向配線26の厚さは、約15μmであ
る。図示していないが、外部駆動回路への取り出し電極
部もこれと同様の方法で形成した。
の上に、Agぺーストインキをスクリーン印刷した後乾
燥させ、この上に再度同様に印刷を行い2度塗りしてか
ら、480℃前後の温度で焼成してX方向配線(上配
線)26を形成した(図6参照)。X方向配線26は絶
縁層25を挟んでY方向配線24と交差しており、絶縁
層25のコンタクトホール部分で電極3aとも接続され
ている。このX方向配線26の厚さは、約15μmであ
る。図示していないが、外部駆動回路への取り出し電極
部もこれと同様の方法で形成した。
【0125】このようにして、基板21上に形成した複
数の電極部2をXYマトリクス配線接続した。
数の電極部2をXYマトリクス配線接続した。
【0126】[フォーミング工程]次にフォーミングと
呼ばれる工程で、電極部2を通電処理して電子放出部形
成領域4の内部に亀裂を生じさせ、電子放出部5を形成
する(図2)。
呼ばれる工程で、電極部2を通電処理して電子放出部形
成領域4の内部に亀裂を生じさせ、電子放出部5を形成
する(図2)。
【0127】具体的な方法は、基板21の周囲の取り出
し電極部を残して、基板全体を覆うようにフード状の蓋
をかぶせて基板21との間で内部に真空空間を作り、外
部電源より電極端子部からXY方向配線26,24間に
電圧を印加し、電極3a,3b間に通電することによっ
て、電子放出部形成領域4を局所的に破壊、変形もしく
は変質させることにより、電気的に高抵抗な状態の電子
放出部5を形成する。
し電極部を残して、基板全体を覆うようにフード状の蓋
をかぶせて基板21との間で内部に真空空間を作り、外
部電源より電極端子部からXY方向配線26,24間に
電圧を印加し、電極3a,3b間に通電することによっ
て、電子放出部形成領域4を局所的に破壊、変形もしく
は変質させることにより、電気的に高抵抗な状態の電子
放出部5を形成する。
【0128】フォーミング処理に用いた電圧波形は図7
(b)の様な矩形パルス波形を用い、T1を0.1ms
ec、T2を50msecとした。印加した電圧は0.
1Vから始めて5秒ごとに0.1Vステップ程度ずつ増
加させた。通電フォーミング処理の終了は、パルス電圧
印加時に素子に流れる電流を測定して抵抗値を求めて、
1MΩ以上の抵抗を示した時に通電フォーミングを終了
した。
(b)の様な矩形パルス波形を用い、T1を0.1ms
ec、T2を50msecとした。印加した電圧は0.
1Vから始めて5秒ごとに0.1Vステップ程度ずつ増
加させた。通電フォーミング処理の終了は、パルス電圧
印加時に素子に流れる電流を測定して抵抗値を求めて、
1MΩ以上の抵抗を示した時に通電フォーミングを終了
した。
【0129】フォーミングに要した消費電力は、1素子
あたり、(a)1500mW、(b)400mW、
(c)0.8mWであった。このように、電子放出部を
形成する部分を薄膜化、低密度化することで、フォーミ
ング処理時に必要な消費電力が減少していた。また形成
された電子放出部である亀裂の形状を顕微鏡観察したと
ころ、薄膜化、低密度化した電子放出部形成領域4の中
央に直線的に形成されており、亀裂の長さ及び形状が均
一に形成されていた。
あたり、(a)1500mW、(b)400mW、
(c)0.8mWであった。このように、電子放出部を
形成する部分を薄膜化、低密度化することで、フォーミ
ング処理時に必要な消費電力が減少していた。また形成
された電子放出部である亀裂の形状を顕微鏡観察したと
ころ、薄膜化、低密度化した電子放出部形成領域4の中
央に直線的に形成されており、亀裂の長さ及び形状が均
一に形成されていた。
【0130】[活性化工程]前記のフォーミングと同様
にフード状の蓋をかぶせて基板21との間で内部に真空
空間を作り、外部からXY方向配線26,24を通じて
パルス電圧を電極3a,3bに繰り返し印加することに
よって行う。そして炭素原子を含むガスを導入し、それ
に由来する炭素あるいは炭素化合物を、前記亀裂近傍に
カーボン膜として堆積させる。
にフード状の蓋をかぶせて基板21との間で内部に真空
空間を作り、外部からXY方向配線26,24を通じて
パルス電圧を電極3a,3bに繰り返し印加することに
よって行う。そして炭素原子を含むガスを導入し、それ
に由来する炭素あるいは炭素化合物を、前記亀裂近傍に
カーボン膜として堆積させる。
【0131】本工程ではカーボン源としてトリニトリル
を用い、スローリークバルブを通して真空空間内に導入
し、1.3×10-4Paを維持した。
を用い、スローリークバルブを通して真空空間内に導入
し、1.3×10-4Paを維持した。
【0132】図10に、活性化工程で用いられる電圧印
加の好ましい一例を示した。印加する最大電圧値は、1
0〜20Vの範囲で適宜選択される。
加の好ましい一例を示した。印加する最大電圧値は、1
0〜20Vの範囲で適宜選択される。
【0133】図10(a)に於いて、T1は電圧波形の
正と負のパルス幅、T2はパルス間隔であり、電圧値は
正負の絶対値が等しく設定されている。また、図10
(b)に於いて、T1およびT1’はそれぞれ電圧波形
の正と負のパルス幅、T2はパルス間隔であり、T1>
T1’、電圧値は正負の絶対値が等しく設定されてい
る。
正と負のパルス幅、T2はパルス間隔であり、電圧値は
正負の絶対値が等しく設定されている。また、図10
(b)に於いて、T1およびT1’はそれぞれ電圧波形
の正と負のパルス幅、T2はパルス間隔であり、T1>
T1’、電圧値は正負の絶対値が等しく設定されてい
る。
【0134】このとき、電極3bに与える電圧を正とし
ており、素子電流Ifは、電極3bから電極3aへ流れ
る方向が正である。約60分後に放出電流Ieがほぼ飽
和に達した時点で通電を停止し、スローリークバルブを
閉め、活性化処理を終了した。
ており、素子電流Ifは、電極3bから電極3aへ流れ
る方向が正である。約60分後に放出電流Ieがほぼ飽
和に達した時点で通電を停止し、スローリークバルブを
閉め、活性化処理を終了した。
【0135】以上の工程で、基板上に多数の電子放出素
子をマトリクス配線接続してなる電子源(図2)を作成
することができた。
子をマトリクス配線接続してなる電子源(図2)を作成
することができた。
【0136】次に、以上のようにして製造した単純マト
リクス配置の電子源を用いて図11に示すような画像形
成装置(表示パネル)を製造した。尚、図11は内部を
表現するために部分的に切り欠いて表している。
リクス配置の電子源を用いて図11に示すような画像形
成装置(表示パネル)を製造した。尚、図11は内部を
表現するために部分的に切り欠いて表している。
【0137】図11において、21は上記の電子源、8
2はガラス基板83の内面に蛍光膜84とメタルバック
85等が形成されたフェースプレート、86は支持枠で
ある。電子源21、支持枠86及びフェースプレート8
2をフリットガラスによって接着し、480℃で、30
分焼成することで、封着して、外囲器90を得た。
2はガラス基板83の内面に蛍光膜84とメタルバック
85等が形成されたフェースプレート、86は支持枠で
ある。電子源21、支持枠86及びフェースプレート8
2をフリットガラスによって接着し、480℃で、30
分焼成することで、封着して、外囲器90を得た。
【0138】このようにして図11に示されるような表
示パネルを製造し、図13の走査回路・制御回路・変調
回路・直流電圧源などからなる駆動回路を接続し、パネ
ル状の画像形成装置を製造した。
示パネルを製造し、図13の走査回路・制御回路・変調
回路・直流電圧源などからなる駆動回路を接続し、パネ
ル状の画像形成装置を製造した。
【0139】X方向端子とY方向端子を通じて、各電子
放出素子に時分割で所定電圧を印加し、高電圧端子Hv
を通じてメタルバック85に高電圧を印加することによ
って、任意のマトリクス画像パターンを良好な画像品質
で表示することができた。
放出素子に時分割で所定電圧を印加し、高電圧端子Hv
を通じてメタルバック85に高電圧を印加することによ
って、任意のマトリクス画像パターンを良好な画像品質
で表示することができた。
【0140】(実施例2)本実施例は、図1に示したよ
うな電子放出素子の複数をマトリクス配線接続した図2
に示したような電子源を製造した例である。以下、本実
施例の電子源の製造方法を、図1乃至図6を参照しつつ
説明する。
うな電子放出素子の複数をマトリクス配線接続した図2
に示したような電子源を製造した例である。以下、本実
施例の電子源の製造方法を、図1乃至図6を参照しつつ
説明する。
【0141】[電極部の形成]感光性樹脂(三洋化成
製、サンレジナーBMR−850)に、アミン系シラン
カップリング剤(信越化学製 KBM−603)を0.
06wt%添加した溶液を、ガラス基板(75mm×7
5mm×厚さ2.8mm)にスピンコーターで全面に塗
布し、ホットプレートで45℃で2分間乾燥した。
製、サンレジナーBMR−850)に、アミン系シラン
カップリング剤(信越化学製 KBM−603)を0.
06wt%添加した溶液を、ガラス基板(75mm×7
5mm×厚さ2.8mm)にスピンコーターで全面に塗
布し、ホットプレートで45℃で2分間乾燥した。
【0142】次いで、ネガフォトマスクを用い、上記塗
膜の内、電子放出部を形成する領域を遮光し、電極部を
形成する領域に超高圧水銀ランプ(照度=20mW/c
m2)にて、100μmのギャップを保持して、露光時
間8秒で露光した。次に、電子放出部を形成する領域を
上記超高圧水銀ランプで、上記ギャップを保持して、露
光時間2秒の領域と0.5秒の領域をそれぞれ露光し
た。露光後、現像液として純水を用い、ディッピングで
25秒間処理し、目的の吸収層パターンを得た。パター
ン形成後の膜厚は1.60μmであった。
膜の内、電子放出部を形成する領域を遮光し、電極部を
形成する領域に超高圧水銀ランプ(照度=20mW/c
m2)にて、100μmのギャップを保持して、露光時
間8秒で露光した。次に、電子放出部を形成する領域を
上記超高圧水銀ランプで、上記ギャップを保持して、露
光時間2秒の領域と0.5秒の領域をそれぞれ露光し
た。露光後、現像液として純水を用い、ディッピングで
25秒間処理し、目的の吸収層パターンを得た。パター
ン形成後の膜厚は1.60μmであった。
【0143】このパターン形成基板を純水中に30秒浸
漬した後、Pt錯体溶液(テトラ白金モノメタノールア
ミン錯体、白金含有量1重量%)に60秒浸漬した。
漬した後、Pt錯体溶液(テトラ白金モノメタノールア
ミン錯体、白金含有量1重量%)に60秒浸漬した。
【0144】その後、基板を引き上げ、流水で5秒間洗
浄し、パターン間のPt錯体溶液を洗浄し、エアーで水
切りをし、80℃のホットプレートで3分乾燥した。そ
の後、熱風循環炉にて、520℃で1時間焼成した。
浄し、パターン間のPt錯体溶液を洗浄し、エアーで水
切りをし、80℃のホットプレートで3分乾燥した。そ
の後、熱風循環炉にて、520℃で1時間焼成した。
【0145】本実施例における電極部2は、幅60μ
m、長さ480μmの電極3aと、幅120μm、長さ
200μmの電極3bとを電極間ギャップ20μm(即
ち、電子放出部形成領域4)で対向させたものとした。
また、電極部2間のピッチは、横方向300μm、縦方
向650μmとし、電極部2の数は720×240とし
てマトリクス形状に配置した。
m、長さ480μmの電極3aと、幅120μm、長さ
200μmの電極3bとを電極間ギャップ20μm(即
ち、電子放出部形成領域4)で対向させたものとした。
また、電極部2間のピッチは、横方向300μm、縦方
向650μmとし、電極部2の数は720×240とし
てマトリクス形状に配置した。
【0146】本実施例における電極3a,3bの形成と
同様にして形成した1cm×1cmの白金膜パターン
(a)のシート抵抗値は45Ω/□であった。
同様にして形成した1cm×1cmの白金膜パターン
(a)のシート抵抗値は45Ω/□であった。
【0147】また、電極3a,3b間の電子放出部形成
領域4は、電極3a,3bよりも低密度化および薄膜化
されており、シート抵抗を測定したところ、2秒露光領
域(b)は1200Ω/□、0.5秒露光領域(c)は
16000Ω/□であった。
領域4は、電極3a,3bよりも低密度化および薄膜化
されており、シート抵抗を測定したところ、2秒露光領
域(b)は1200Ω/□、0.5秒露光領域(c)は
16000Ω/□であった。
【0148】以下実施例1と同様の手法を用いて、下配
線、絶縁層、上配線を形成した。
線、絶縁層、上配線を形成した。
【0149】フォーミングも、実施例1と同様の手法を
用いて行った。その結果、フォーミングに要した消費電
力は、1素子あたり、(a)1800mW、(b)45
0mW、(c)0.9mWであった。このように、電子
放出部を形成する部分を薄膜化、低密度化することで、
フォーミング処理時に必要な消費電力が減少していた。
また形成された電子放出部である亀裂の形状を顕微鏡観
察したところ、薄膜化、低密度化した電子放出部形成領
域4の中央に直線的に形成されており、亀裂の長さ及び
形状が均一に形成されていた。
用いて行った。その結果、フォーミングに要した消費電
力は、1素子あたり、(a)1800mW、(b)45
0mW、(c)0.9mWであった。このように、電子
放出部を形成する部分を薄膜化、低密度化することで、
フォーミング処理時に必要な消費電力が減少していた。
また形成された電子放出部である亀裂の形状を顕微鏡観
察したところ、薄膜化、低密度化した電子放出部形成領
域4の中央に直線的に形成されており、亀裂の長さ及び
形状が均一に形成されていた。
【0150】活性化工程も、実施例1と同様の手法を用
いて行った。
いて行った。
【0151】さらに実施例1と同様に画像形成装置を製
造し、駆動したところ、任意のマトリクス画像パターン
を良好な画像品質で表示することができた。
造し、駆動したところ、任意のマトリクス画像パターン
を良好な画像品質で表示することができた。
【0152】(実施例3)実施例1で作製した電子源の
特性を測定した。
特性を測定した。
【0153】各素子の電極3a,3b間に電圧12Vを
印可したときの放出電流Ieを測定したところ、平均で
0.65μA、電子放出効率は平均0.20%を得た。
印可したときの放出電流Ieを測定したところ、平均で
0.65μA、電子放出効率は平均0.20%を得た。
【0154】また、各電子放出素子間の均一性も良く、
各電子放出素子間でのIeのバラツキは、4.5%と良
好であった。
各電子放出素子間でのIeのバラツキは、4.5%と良
好であった。
【0155】(実施例4)実施例2で作製した電子源の
特性を測定した。
特性を測定した。
【0156】各素子の電極3a,3b間に電圧12Vを
印可したときの放出電流Ieを測定したところ、平均で
0.63μA、電子放出効率は平均0.22%を得た。
印可したときの放出電流Ieを測定したところ、平均で
0.63μA、電子放出効率は平均0.22%を得た。
【0157】また、各電子放出素子間の均一性も良く、
各電子放出素子間でのIeのバラツキは、4.2%と良
好であった。
各電子放出素子間でのIeのバラツキは、4.2%と良
好であった。
【0158】(比較例1)本比較例は、図14に示した
ような電子放出素子の複数をマトリクス配線接続した図
15に示すような電子源を製造した例である。以下、本
比較例の電子源の製造方法を図14〜図20を参照しつ
つ説明する。
ような電子放出素子の複数をマトリクス配線接続した図
15に示すような電子源を製造した例である。以下、本
比較例の電子源の製造方法を図14〜図20を参照しつ
つ説明する。
【0159】[素子電極の形成]基板121として、ア
ルカリ成分が少ないPD−200(旭硝子(株)製)の
2.8mm厚ガラスを用い、更にこの上にナトリウムブ
ロック層としてSiO2膜100nmを塗付焼成したも
のを用いた。
ルカリ成分が少ないPD−200(旭硝子(株)製)の
2.8mm厚ガラスを用い、更にこの上にナトリウムブ
ロック層としてSiO2膜100nmを塗付焼成したも
のを用いた。
【0160】素子電極142,143は、基板121上
に、スパッタ法によってまず下引き層としてチタニウム
Ti5nm、その上に白金Pt40nmを成膜した後、
ホトレジストを塗布し、露光、現像、エッチングという
一連のフォトリソグラフィー法によってパターニングし
て形成した(図16)。
に、スパッタ法によってまず下引き層としてチタニウム
Ti5nm、その上に白金Pt40nmを成膜した後、
ホトレジストを塗布し、露光、現像、エッチングという
一連のフォトリソグラフィー法によってパターニングし
て形成した(図16)。
【0161】本比較例では素子電極の間隔L=10μ
m、対向する長さW=100μmとした。
m、対向する長さW=100μmとした。
【0162】[下配線の形成]共通配線としてのY方向
配線(下配線)124は、素子電極143に接して、か
つそれらを連結するようにライン状のパターンで形成し
た。材料には銀Agフォトぺーストインキを用い、スク
リーン印刷した後、乾燥させてから、所定のパターンに
露光し現像した。この後480℃前後の温度で焼成して
Y方向配線124を形成した(図17)。このY方向配
線124の厚さは約10μm、幅は約50μmである。
なお、終端部は配線取り出し電極として使うために、線
幅をより大きくした。
配線(下配線)124は、素子電極143に接して、か
つそれらを連結するようにライン状のパターンで形成し
た。材料には銀Agフォトぺーストインキを用い、スク
リーン印刷した後、乾燥させてから、所定のパターンに
露光し現像した。この後480℃前後の温度で焼成して
Y方向配線124を形成した(図17)。このY方向配
線124の厚さは約10μm、幅は約50μmである。
なお、終端部は配線取り出し電極として使うために、線
幅をより大きくした。
【0163】[絶縁層の形成]上下配線を絶縁するため
に、絶縁層125を配置する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)との交差
部を覆うように、かつ上配線(X配線)と素子電極14
2との電気的接続が可能なように、接続部にコンタクト
ホールを開けて形成した(図18)。
に、絶縁層125を配置する。後述のX方向配線(上配
線)下に、先に形成したY方向配線(下配線)との交差
部を覆うように、かつ上配線(X配線)と素子電極14
2との電気的接続が可能なように、接続部にコンタクト
ホールを開けて形成した(図18)。
【0164】具体的には、PbOを主成分とする感光性
のガラスペーストをスクリーン印刷した後、露光−現像
した。これを4回繰り返し、最後に480℃前後の温度
で焼成した。この絶縁層125の厚みは、全体で約30
μmであり、幅は150μmである。
のガラスペーストをスクリーン印刷した後、露光−現像
した。これを4回繰り返し、最後に480℃前後の温度
で焼成した。この絶縁層125の厚みは、全体で約30
μmであり、幅は150μmである。
【0165】[上配線の形成]先に形成した絶縁層12
5の上に、Agぺーストインキをスクリーン印刷した後
乾燥させ、この上に再度同様に印刷を行い2度塗りして
から、480℃前後の温度で焼成してX方向配線(上配
線)126を形成した(図19参照)。X方向配線12
6は絶縁層125を挟んでY方向配線124と交差して
おり、絶縁層125のコンタクトホール部分で素子電極
142とも接続されている。このX方向配線126の厚
さは、約15μmである。図示していないが、外部駆動
回路への取り出し電極部もこれと同様の方法で形成し
た。
5の上に、Agぺーストインキをスクリーン印刷した後
乾燥させ、この上に再度同様に印刷を行い2度塗りして
から、480℃前後の温度で焼成してX方向配線(上配
線)126を形成した(図19参照)。X方向配線12
6は絶縁層125を挟んでY方向配線124と交差して
おり、絶縁層125のコンタクトホール部分で素子電極
142とも接続されている。このX方向配線126の厚
さは、約15μmである。図示していないが、外部駆動
回路への取り出し電極部もこれと同様の方法で形成し
た。
【0166】このようにしてXYマトリクス配線を有す
る基板が形成された。
る基板が形成された。
【0167】次に、上記基板を十分にクリーニングした
後、撥水剤を含む溶液で表面を処理し、表面が疎水性に
なるようにした。これはこの後塗布する導電性膜形成用
の水溶液が、素子電極上に適度な広がりをもって配置さ
れるようにするためである。
後、撥水剤を含む溶液で表面を処理し、表面が疎水性に
なるようにした。これはこの後塗布する導電性膜形成用
の水溶液が、素子電極上に適度な広がりをもって配置さ
れるようにするためである。
【0168】[導電性膜の形成]次に、素子電極14
2,143間に導電性膜144を形成した。本工程を図
20の模式図を用いて説明する。尚、基板121上にお
ける個々の素子電極の平面的ばらつきを補償するため
に、基板上の数箇所に於いてパターンの配置ずれを観測
し、観測点間のポイントのずれ量は直線近似して位置補
完し、導電性膜形成材料を塗付する事によって、全画素
の位置ずれをなくして、対応した位置に的確に塗付する
ようにした。
2,143間に導電性膜144を形成した。本工程を図
20の模式図を用いて説明する。尚、基板121上にお
ける個々の素子電極の平面的ばらつきを補償するため
に、基板上の数箇所に於いてパターンの配置ずれを観測
し、観測点間のポイントのずれ量は直線近似して位置補
完し、導電性膜形成材料を塗付する事によって、全画素
の位置ずれをなくして、対応した位置に的確に塗付する
ようにした。
【0169】本比較例では、導電性膜144としてパラ
ジウム膜を得る目的で、先ず水85:イソプロピルアル
コール(IPA)15からなる水溶液に、パラジウム−
プロリン錯体0.15重量%を溶解し、有機パラジウム
含有溶液を得た。この他若干の添加剤を加えた。この溶
液の液滴を、液滴付与手段201として、ピエゾ素子を
用いたインクジェット噴射装置を用い、ドット径が60
μmとなるように調整して素子電極間に付与した(図2
0(a))。
ジウム膜を得る目的で、先ず水85:イソプロピルアル
コール(IPA)15からなる水溶液に、パラジウム−
プロリン錯体0.15重量%を溶解し、有機パラジウム
含有溶液を得た。この他若干の添加剤を加えた。この溶
液の液滴を、液滴付与手段201として、ピエゾ素子を
用いたインクジェット噴射装置を用い、ドット径が60
μmとなるように調整して素子電極間に付与した(図2
0(a))。
【0170】その後、この基板を空気中にて、350℃
で10分間の加熱焼成処理をして酸化パラジウム(Pd
O)からなる導電性膜144’が形成された(図20
(b))。
で10分間の加熱焼成処理をして酸化パラジウム(Pd
O)からなる導電性膜144’が形成された(図20
(b))。
【0171】[フォーミング工程]次に、フォーミング
と呼ばれる本工程に於いて、上記導電性膜144’を通
電処理して内部に亀裂を生じさせ、電子放出部145を
形成する(図20(c))。
と呼ばれる本工程に於いて、上記導電性膜144’を通
電処理して内部に亀裂を生じさせ、電子放出部145を
形成する(図20(c))。
【0172】具体的な方法は、上記基板121の周囲の
取り出し電極部を残して、基板全体を覆うようにフード
状の蓋をかぶせて基板121との間で内部に真空空間を
作り、外部電源より電極端子部からXY方向配線12
6,124間に電圧を印加し、素子電極142,143
間に通電することによって、導電性膜144’を局所的
に破壊、変形もしくは変質させることにより、電気的に
高抵抗な状態の電子放出部145を形成する。
取り出し電極部を残して、基板全体を覆うようにフード
状の蓋をかぶせて基板121との間で内部に真空空間を
作り、外部電源より電極端子部からXY方向配線12
6,124間に電圧を印加し、素子電極142,143
間に通電することによって、導電性膜144’を局所的
に破壊、変形もしくは変質させることにより、電気的に
高抵抗な状態の電子放出部145を形成する。
【0173】この時若干の水素ガスを含む真空雰囲気下
で通電加熱すると、水素によって還元が促進され酸化パ
ラジウムPdOからなる導電性膜144’がパラジウム
Pdからなる導電性膜144に変化する。この変化時に
膜の還元収縮によって、一部に亀裂が生じるが、この亀
裂発生位置、及びその形状は元の膜の均一性に大きく影
響される。このようにして得られた導電性膜4の抵抗値
Rsは、102から107Ωの値である。
で通電加熱すると、水素によって還元が促進され酸化パ
ラジウムPdOからなる導電性膜144’がパラジウム
Pdからなる導電性膜144に変化する。この変化時に
膜の還元収縮によって、一部に亀裂が生じるが、この亀
裂発生位置、及びその形状は元の膜の均一性に大きく影
響される。このようにして得られた導電性膜4の抵抗値
Rsは、102から107Ωの値である。
【0174】以下、実施例1と同様にフォーミング処理
及び活性化処理を行い、図15に示したような電子源を
製造した。
及び活性化処理を行い、図15に示したような電子源を
製造した。
【0175】この電子源の各電子放出素子の素子電極間
に電圧12Vを印可したときの放出電流Ieを測定した
ところ、平均で0.59μA、電子放出効率は平均0.
14%を得た。また、各素子間でのIeのバラツキは、
5.1%であった。
に電圧12Vを印可したときの放出電流Ieを測定した
ところ、平均で0.59μA、電子放出効率は平均0.
14%を得た。また、各素子間でのIeのバラツキは、
5.1%であった。
【0176】
【発明の効果】以上説明したように、本発明の方法に従
い電子放出素子を製造するならば、製造工程を大幅に簡
略化でき、工程の減少によりコストの低減したディスプ
レイを提供することが可能となる。また、電子放出部の
形成を低消費電力で行うことができる。さらに、電子放
出特性の優れた電子放出素子を得ることができる。この
結果、この素子を用いた電子源および画像形成装置は、
表示品位の良い画像を形成することができる。
い電子放出素子を製造するならば、製造工程を大幅に簡
略化でき、工程の減少によりコストの低減したディスプ
レイを提供することが可能となる。また、電子放出部の
形成を低消費電力で行うことができる。さらに、電子放
出特性の優れた電子放出素子を得ることができる。この
結果、この素子を用いた電子源および画像形成装置は、
表示品位の良い画像を形成することができる。
【図1】本発明に係る電子放出素子の一構成例を模式的
に示す平面図である。
に示す平面図である。
【図2】図1の電子放出素子の多数をマトリクス配線接
続してなる電子源を模式的に示す平面図である。
続してなる電子源を模式的に示す平面図である。
【図3】本発明の実施例に係る電子源の製造工程を説明
するための図である。
するための図である。
【図4】本発明の実施例に係る電子源の製造工程を説明
するための図である。
するための図である。
【図5】本発明の実施例に係る電子源の製造工程を説明
するための図である。
するための図である。
【図6】本発明の実施例に係る電子源の製造工程を説明
するための図である。
するための図である。
【図7】フォーミング電圧の例を示す図である。
【図8】本発明に係る電子放出素子の特性を測定するた
めの装置を模式的に示す図である。
めの装置を模式的に示す図である。
【図9】本発明に係る表面伝導型電子放出素子の素子電
流及び放出電流と素子電圧との関係を示す図である。
流及び放出電流と素子電圧との関係を示す図である。
【図10】活性化電圧の例を示す図である。
【図11】本発明に係る画像形成装置の一構成例を模式
的に示す斜視図である。
的に示す斜視図である。
【図12】本発明に係る画像形成装置における蛍光膜の
例を模式的に示す図である。
例を模式的に示す図である。
【図13】本発明に係る画像形成装置の駆動回路図であ
る。
る。
【図14】従来例の電子放出素子を模式的に示す平面図
である。
である。
【図15】比較例に係る電子源を模式的に示す平面図で
ある。
ある。
【図16】比較例に係る電子源の製造工程を説明するた
めの図である。
めの図である。
【図17】比較例に係る電子源の製造工程を説明するた
めの図である。
めの図である。
【図18】比較例に係る電子源の製造工程を説明するた
めの図である。
めの図である。
【図19】比較例に係る電子源の製造工程を説明するた
めの図である。
めの図である。
【図20】比較例に係る電子源の製造工程を説明するた
めの図である。
めの図である。
1 基板
2 電極部
3a、3b 電極
4 電子放出部形成領域
5 電子放出部
21 電子源基板
24 Y方向配線
25 絶縁層
26 X方向配線
50 素子電流Ifを測定するための電流計
51 素子に素子電圧Vfを印加するための電源
52 放出電流Ieを測定するための電流計
53 アノード電極に電圧を印加するための高圧電源
54 放出電流Ieを捕捉するためのアノード電極
55 真空装置
56 排気ポンプ
83 ガラス基板
84 蛍光膜
85 メタルバック
86 フェースプレート
90、101 外囲器(表示パネル)
91 黒色導電体
92 蛍光体
102 走査回路
103 制御回路
104 シフトレジスタ
105 ラインメモリ
106 同期信号分離回路
107 情報信号発生器
121 電子源基板
124 Y方向配線
125 絶縁層
126 X方向配線
141 基板
142、143 素子電極
144 導電性膜
145 電子放出部
201 液滴付与手段
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 鏡 一宏
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内
(72)発明者 古瀬 剛史
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内
(72)発明者 寺田 匡宏
東京都大田区下丸子3丁目30番2号 キヤ
ノン株式会社内
Claims (10)
- 【請求項1】 基板上に形成された電極部の一部に、間
隙を含む電子放出部を有する電子放出素子の製造方法で
あって、 電極部形成用組成物を基板の表面に塗布する塗布工程、
該塗膜を所定のパターンに露光する露光工程、現像工
程、及び焼成工程を用いて、低密度化もしくは薄膜化さ
れた電子放出部形成領域を一部に有する電極部を形成
し、該電極部への通電によって該電子放出部形成領域に
間隙を形成することを特徴とする電子放出素子の製造方
法。 - 【請求項2】 前記電極部形成用組成物として、感光性
樹脂成分と、焼成することにより金属膜を形成可能な金
属有機化合物成分と、溶媒成分とからなる金属有機化合
物含有感光性樹脂を用いることを特徴とする請求項1に
記載の電子放出素子の製造方法。 - 【請求項3】 前記金属有機化合物成分が、金属錯体で
あることを特徴とする請求項2に記載の電子放出素子の
製造方法。 - 【請求項4】 前記金属錯体が、白金錯体であることを
特徴とする請求項3に記載の電子放出素子の製造方法。 - 【請求項5】 基板上に形成された電極部の一部に、間
隙を含む電子放出部を有する電子放出素子の製造方法で
あって、 基板の表面に電極部に対応する吸収層のパターンを形成
する工程、該吸収層に金属有機化合物成分を吸収させる
工程、及び該金属有機化合物成分を吸収した該吸収層を
焼成する工程を用いて、低密度化もしくは薄膜化された
電子放出部形成領域を一部に有する電極部を形成し、該
電極部への通電によって該電子放出部形成領域に間隙を
形成することを特徴とする電子放出素子の製造方法。 - 【請求項6】 前記金属有機化合物成分が、金属錯体で
あることを特徴とする請求項5に記載の電子放出素子の
製造方法。 - 【請求項7】 前記金属錯体が、白金錯体であることを
特徴とする請求項6に記載の電子放出素子の製造方法。 - 【請求項8】 基板上に、複数の電子放出素子と、該複
数の電子放出素子に接続された配線とを具備する電子源
の製造方法であって、 前記電子放出素子を請求項1乃至7のいずれかに記載の
製造方法によって製造することを特徴とする電子源の製
造方法。 - 【請求項9】 前記低密度化もしくは薄膜化された電子
放出部形成領域を一部に有する電極部を形成する際、前
記配線の少なくとも一部を同時に形成することを特徴と
する請求項8に記載の電子源の製造方法。 - 【請求項10】 電子源と、画像形成部材とを有する画
像形成装置の製造方法であって、該電子源を請求項8又
は9に記載の製造方法によって製造することを特徴とす
る画像形成装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001220893A JP2003036781A (ja) | 2001-07-23 | 2001-07-23 | 電子放出素子、電子源、及び画像形成装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001220893A JP2003036781A (ja) | 2001-07-23 | 2001-07-23 | 電子放出素子、電子源、及び画像形成装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003036781A true JP2003036781A (ja) | 2003-02-07 |
Family
ID=19054649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001220893A Withdrawn JP2003036781A (ja) | 2001-07-23 | 2001-07-23 | 電子放出素子、電子源、及び画像形成装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003036781A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7547620B2 (en) | 2004-09-01 | 2009-06-16 | Canon Kabushiki Kaisha | Film pattern producing method, and producing method for electronic device, electron-emitting device and electron source substrate utilizing the same |
-
2001
- 2001-07-23 JP JP2001220893A patent/JP2003036781A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7547620B2 (en) | 2004-09-01 | 2009-06-16 | Canon Kabushiki Kaisha | Film pattern producing method, and producing method for electronic device, electron-emitting device and electron source substrate utilizing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7559819B2 (en) | Image display apparatus and production method thereof | |
US20070069646A1 (en) | Image display device and method of manufacturing the same | |
US7749558B2 (en) | Electron emitting device manufacture method and image display apparatus manufacture method | |
US6902455B2 (en) | Method of manufacturing member pattern, electron source, and image display device | |
JP4393257B2 (ja) | 外囲器の製造方法および画像形成装置 | |
US7368866B2 (en) | Envelope, envelope manufacturing method, image display device, and television display device | |
JP3595669B2 (ja) | 電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 | |
JP2003036781A (ja) | 電子放出素子、電子源、及び画像形成装置の製造方法 | |
JP3780239B2 (ja) | 画像表示装置とその製造方法 | |
JP3397569B2 (ja) | 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置 | |
JP2003068192A (ja) | 画像形成装置及びその製造方法 | |
JP2005228658A (ja) | 電子放出素子、電子源、画像形成装置の製造方法 | |
JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
JP3880551B2 (ja) | 配線構造体の製造方法、電子源の製造方法、及び、画像表示装置の製造方法 | |
JP3387710B2 (ja) | 電子源基板の製造方法および画像形成装置の製造方法 | |
JP3592030B2 (ja) | 電子放出素子製造方法並びに該電子放出素子を用いた電子源および画像形成装置の製造方法 | |
JP2005294253A (ja) | 電子源基板及び画像形成装置 | |
JP2003157761A (ja) | 印刷パターン付き基板の製造方法及び電子源、画像形成装置の製造方法 | |
JP2006049171A (ja) | 電子放出素子とこれを用いた電子源、画像表示装置の製造方法 | |
JP2004335170A (ja) | 配線構造、この配線構造を有する配線基板及びこれを用いた画像形成装置 | |
JP2003059433A (ja) | 画像表示装置 | |
JP2003123628A (ja) | 電子源及びその製造方法 | |
JP2010010017A (ja) | 電子放出素子、電子源、及びこれらの製造方法、画像表示装置 | |
JP2004342546A (ja) | 電子源の製造方法と画像表示装置の製造方法 | |
JP2003068188A (ja) | 電子源基板および画像形成装置ならびにそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |