JP3595669B2 - 電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 - Google Patents
電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 Download PDFInfo
- Publication number
- JP3595669B2 JP3595669B2 JP36130297A JP36130297A JP3595669B2 JP 3595669 B2 JP3595669 B2 JP 3595669B2 JP 36130297 A JP36130297 A JP 36130297A JP 36130297 A JP36130297 A JP 36130297A JP 3595669 B2 JP3595669 B2 JP 3595669B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- substrate
- electron source
- emitting device
- image forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、対向して設けられた一対の素子電極と、該一対の素子電極に接続し、その一部に電子放出部を有する導電性膜とを有する電子放出素子を１ないし複数基板上に配置してなる電子源とその製造方法、該電子源を用いた画像形成装置およびその製造方法ならびに該電子源の形成に使用する電子源形成用基板に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子の２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，"Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ"，Ａｄｖａｎｃｅ ｉｎＥｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．Ａ．Ｓｐｉｎｄｔ，"ＰＨＹＳＩＣＡＬ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ"，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００３】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，"Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ"，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２， ６４６（１９６１）等に開示されたものが知られている。
【０００４】
表面伝導型電子放出素子型の例としては、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒｅｃｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９６５）等に開示されたものがある。
【０００５】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としは、前記エリソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ："Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｅ"９，３１７（１９７２）］、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ："ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．" ５１９ （１９７５）］、カーボン膜によるもの［荒木久他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００６】
また、表面伝導型電子放出素子の更なる改善に関し、本出願人により、多数の提案がなされている。
【０００７】
図２０（ａ）および（ｂ）に上記表面伝導型電子放出素子の典型的な構成を模式的に示す。図２０（ａ）は平面図、（ｂ）は断面図である。１は基体、２，３は基体上に対向して設けられた一対の素子電極、４は上記素子電極２、３に接続する導電性膜であり、その一部に電子放出部を有する。従来、該電子放出部の形成は、導電性膜４に通電フォーミングと呼ばれる通電処理によって形成するのが一般的であった。即ち、通電フォーミングとは前記導電性膜４が接続する上記一対の素子電極２、３の間に電圧を印加して該導電性膜に電流を流し、導電性膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部５を形成することである。尚、電子放出部５は導電性膜４の一部に亀裂が発生しその亀裂付近から電子放出が行われる。なお、上記通電フォーミング処理の際に印加される電圧は、直流電圧あるいはゆっくりと上昇する電圧であっても良いが、良い電子放出特性を得るためにはパルス電圧を繰り返し印加するのが好ましい。パルス電圧の波高値は一定に保持する方法、徐々に上昇させる方法など条件に応じて様々なものを採用しうる。
【０００８】
なお、上記通電フォーミング処理により好ましい電子放出特性を示す様に電子放出部を形成するためには、上記導電性膜は導電性微粒子により形成されたものであることが望ましい。上記のような導電性微粒子よりなる導電性膜を形成する方法は、特に限定されるものではないが、有機金属化合物を含む溶液を塗布して有機金属化合物の膜を形成した後、これを加熱処理して、金属および／または金属化合物の微粒子からなる導電性膜とする方法が挙げられる。この方法によれば、ガスデポジション法のように大型の真空装置を必要としないため、生産コストの低減の観点からも望ましい。また、インクジェット装置を用いた上記溶液を膜を形成する部分のみに塗布する方法を用いれば、導電性膜のパターニングのための別の工程を設ける必要がなく、同様の利点を有する。
【０００９】
上記導電性膜の材質としては、Ｐｄの有機化合物を大気中で加熱処理して形成したＰｄＯの微粒子を例としてあげることが出来る。この加熱処理は３００〜４００℃、十数分程度で行うのが典型的である。ＰｄＯは適度な導電性を有し、上記の通電フォーミング処理による電子放出部の形成を首尾よく行うことが出来る。更に、ＰｄＯは真空中で加熱したり、還元性のガスに曝露することにより、比較的容易に還元してＰｄに変化させることが出来る。上記の通電フォーミング処理による電子放出部形成を完了した後に、ＰｄＯを還元してＰｄとすることで、導電性膜の抵抗値を２桁程度低下させることが出来る。一旦電子放出部が形成された後には、導電性膜の抵抗を下げた方が素子の特性にとって好ましい場合があり、その場合には上記のような方法を利用することが出来る。
【００１０】
上記のような構成を有する電子放出素子を、基体上に複数配置して構成された電子源、およびそれを用いた画像形成装置についても、上記の中で示されている。電子源を、内部を真空に保持した外囲器中に保持して利用するためには、該電子源と外囲器、その他の部材とを接合する必要がある。この接合は、フリットガラスを用いて加熱、融着して行うのが一般的である。この時の加熱温度は、４００〜５００℃程度が典型的で、時間は外囲器の大きさなどによって異なるが１０分〜１時間程度が典型的である。
【００１１】
なお、外囲器の材質としては、フリットガラスによる接合が容易で確実であると言う点から、青板ガラスを用いることが好ましい。また、青板ガラスは比較的安価であると言う点からもまた好ましい。基体の材質としては、外囲器と熱膨張係数を合わせる必要性や、基体自体の外囲器との接合の確実性等から、同様に青板ガラスを用いることが望ましい。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記のように青板ガラスを基体として用いた場合には、以下のような問題が発生する場合があった。
【００１３】
すなわち、青板ガラスには成分としてアルカリ金属元素、特にＮａがＮａ2Ｏとして大量に含有されている。Ｎａ元素は熱による拡散が生じ易いため、プロセス中で高温にさらされると、青板ガラス上に形成された各種部材、特に導電性膜中にＮａが拡散し、その特性を変化させる場合がある。
【００１４】
上述のように、有機金属化合物を加熱処理して金属酸化物の微粒子膜を形成する場合には、例えば３００〜４００℃の温度に十数分間保持される。この際基板中のＮａが、導電性膜中に拡散する恐れがある。
【００１５】
導電性膜がＰｄＯ等の導電性の金属酸化物よりなる場合、上述したようにフォーミング処理による電子放出部形成の後に、還元処理を施し電気抵抗を低下させる処理を行う場合があるが、ＰｄＯ膜中にＮａが多く存在すると還元反応の速度が遅くなる場合がある。反応速度の遅くなる程度はＮａの量に応じて敏感に変化するため、多数の電子放出素子の特性を均一にそろえることが困難になる。予備的な検討によれば、ＰｄＯ膜中の金属元素のｍｏｌｅ比で、Ｎａ含有量が１０００ｐ．ｐ．ｍ．以下であれば、還元速度の低下はあまり重大ではないが、それを超えると還元にかかる時間が急激に延び始めることが確かめられた。図２１に、Ｈ2：２％-Ｎ2：９８％混合ガスに曝露して還元したときの、導電性膜の電気抵抗の変化を示す。
【００１６】
また、導電性膜中のＮａの含有量を、上述のように１０００ｐ．ｐ．ｍ．以下とするためには、予備的な検討により、該導電性膜が形成されている基板の表面において、全金属元素（なお、以下では便宜上、基板の成分について述べる場合、Ｎａ，Ｋ，Ｃａ，Ｍｇ等のほか、Ｓｉ，Ｐも「金属元素」と呼ぶ。）に対するＮａの比が２ａｔ．％以下とすれば良いことがわかった。なお、上述の基板表面におけるＮａの含有量は、２次イオン質量分光法（ＳＩＭＳ）の測定から後述する方法により得られた値で、表面から５ｎｍ程度の深さまでの量である。
【００１７】
なお、還元処理に対する影響は、Ｎａだけでなく、同じく基板中に含まれるＳも同様に影響する可能性がある。Ｓが還元処理に影響するメカニズムは良く分かっていないが、次のようなメカニズムが考えられよう。ＳがＰｄＯ中に入るとＰｄＳが形成され、これは還元処理によってもほとんど還元されずに残る。しかし、基板に含まれるＳの量はわずかであり、これだけで還元反応への影響を説明することは出来ない。還元されにくいＰｄＳが導電性膜を形成するＰｄＯ微粒子の表面に形成されこれが還元反応の進行が妨げるのではないだろうか。
【００１８】
いずれにしてもＳが基板中に含まれていると、その量が少なくても多少影響が出る場合があり、基板表面付近のＳは出来るだけ減少させておくことが望ましく、実用的には簡易な測定による検出限界以下にすることが望ましい。具体的には、比較的簡易で定量性のあるＸ線光電子分光分析法による通常の測定で、検出限界である０．１ａｔ．％（この値は、深さ５ｎｍまでの領域の全原子に対する比率である。）程度以下とすることが望ましい。
【００１９】
いずれにしても、還元のされ方が素子ごとに異なると、電子放出を生じさせるとき、実効的に各素子の電子放出部にかかる電圧が異なり、これも電子放出特性のバラツキの要因となる。また、還元が不完全で、導電性膜の抵抗値が高い場合には、放出電流の値が低下する場合がある。
【００２０】
電子源の基板、外囲器の部材などをフリットガラスを用いて融着、接合する場合には、更に高温にさらされるため、Ｎａ（及びＳ）の導電性膜中への拡散量は大幅に増え、事態が一層深刻となってしまう。
【００２１】
しかしながら、基体に石英など青板ガラス以外の材質を用いることは、材料自体も高価であるだけでなく、接合などの加工が困難になるため、避ける必要がある。
【００２２】
このために用いられる方法の一つは、青板ガラス基板の表面に、ＳｉＮ（特開平８-１６２００１）あるいはＳｉＯ2膜をスパッタリングなどの方法により形成することである。しかしながら、この方法では青板ガラス基板とＳｉＮあるいはＳｉＯ2膜の間に応力が生じ、ＳｉＮあるいはＳｉＯ2をあまり厚くすると剥離してしまうため、厚さに限度があり、プロセスでの処理条件が高温・長時間になった場合、十分な効果が得られなくなる。また、膜の形成のためにはスパッタリング装置が必要で、基板の大きさに対しかなり大きな装置が必要となり、製造コストを増大させる原因にもなる。
【００２３】
従って、このような方法によらず、上記ＮａおよびＳの、導電性膜などへの拡散による悪影響を回避する方法が必要である。
【００２４】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の構成について以下に説明する。
【００２５】
本発明は、電子放出素子が、その表面上に配置される基板であって、該基板は、ナトリウムおよび硫黄を含有する基板であり、該基板の少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ、前記電子放出素子が配置されている表面での硫黄濃度が０．１ａｔ．％以下であることを特徴とする基板であり、
基板と、該基板表面上に配置された電子放出素子とを有する電子源であって、該基板は、ナトリウムおよび硫黄を含有する基板であり、該基板の少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ、前記電子放出素子が配置される表面での硫黄濃度が０．１ａｔ．％以下であることを特徴とする電子源であり、
基板と該基板表面上に配置された電子放出素子とを有する電子源と、該電子源からの電子の照射により画像を形成する画像形成部材とを備える画像形成装置であって、該電子源は、本発明の電子源であることを特徴とする画像形成装置であり、
基板と、該基板表面上に配置された電子放出素子とを有する電子源の製造方法であって、ナトリウムおよび硫黄を含有し、少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ前記電子放出素子が配置される表面での硫黄濃度が０．１ａｔ．％以下である基板の該表面上に該電子放出素子を形成する工程を有することを特徴とする電子源の製造方法であり、
基板と該基板表面上に配置された電子放出素子とを有する電子源と、該電子源からの電子の照射により画像を形成する画像形成部材とを備える画像形成装置の製造方法であって、該電子源が、本発明の方法にて製造されることを特徴とする画像形成装置である。
【００２６】
本発明は、対向する一対の素子電極と、該素子電極に接続し、電子放出部を含む導電性膜とよりなる電子放出素子を、基体上に１つないし複数有してなる電子源、それを用いた画像形成装置およびそれらの製造方法であり、とりわけ上記電子源の基体に特徴を有するものである。すなわち、上記基体の本体は接合などの加工に適したＮａを含有するガラス、例えばいわゆる「青板ガラス」よりなり、その組成には多くの種類があるが、前記の青板ガラスは、おおむねＳｉＯ2：６９〜７５％，Ｎａ2Ｏ：１０〜１７％，その他にＫ2Ｏ，ＣａＯ，ＭｇＯ等を含むものである。
【００２７】
本発明の電子源および画像形成装置の構成上の特徴は、上記基体の少なくとも電子放出素子の設けられている側の面の、電子放出素子の設けられている領域において、Ｎａの濃度が深さ方向に分布を有し、基体の内部のＮａ濃度が一定となっている領域のＮａ濃度よりも表面におけるＮａ濃度が低くなっていることである。
【００２８】
続いて上記の本発明の電子源および画像形成装置を実現するための、製造方法の特徴について述べる。本発明の第１の実施形態においては、その製造に用いる基体は初期の状態において、その表面にＮａの含有量を減少させた領域（脱Ｎａ処理層）を有するものであり、組成としては全金属元素に対するＮａの比率が２ａｔ．％以下となっていることを要する。
【００２９】
この層の必要な厚さｄは、電子源ないし画像形成装置の形成工程において上記基体がさらされる熱処理温度Ｔ（Ｋ）と熱処理時間ｔ（ｓｅｃ．）の関数として決まり、熱処理によるＮａの拡散により基体表面の脱Ｎａ処理層と導電性膜の界面でのＮａの含有量が上昇しても、全金属元素に対し２ａｔ．％以下に抑えられるように設定される。
【００３０】
これは、実験により求めることも出来るが、１次元の拡散モデルからおよその値を見積もることが出来る。すなわち、基体本体のＮａの濃度をＣ S 、脱Ｎａ処理層と導電性膜の界面でのＮａ濃度をＣ、脱Ｎａ処理層の厚さをｄ、脱Ｎａ処理層中でのＮａの拡散係数をＤｔとし、脱Ｎａ処理層中には実質的にＮａが存在せず、基体本体の脱Ｎａ処理層との界面近傍でのＮａ濃度は不変であるとして単純化すると、次の関係
Ｃ／Ｃｓ＝ｅｒｆｃ［ｄ／｛２（Ｄｔ）1/2｝］ （１）
が成り立つ。ここでｅｒｆｃ（ｘ）は補誤差関数（ｅｒｒｏｒ ｆｕｎｃｔｉｏｎ ｃｏｍｐｌｅｍｅｎｔ）であり、誤差関数（ｅｒｒｏｒ ｆｕｎｃｔｉｏｎ）ｅｒｆ（ｘ）とは
ｅｒｆｃ（ｘ）＝１−ｅｒｆ（ｘ） （２）
の関係にある。誤差関数ｅｒｆ（ｘ）は、
【００３１】
【数１】
で定義される。なお、上記の拡散係数Ｄｔは、濃度があまり高くない場合には、濃度に依らず、
Ｄｔ＝Ｄ0ｅｘｐ［-Ｅａ／ｋＴ］ （４）
で表される。Ｄ0は定数、Ｅａは活性化エネルギー、ｋはＢｏｌｔｚｍａｎｎ定数（〜１．３８×１０23 ）である。ＳｉＯ2中での拡散係数は、室温で１．０×１０-21（ｃｍ2／ｓｅｃ．）、４５０℃（７２３Ｋ）で６．１×１０-9（ｃｍ2／ｓｅｃ）程度という値が得られており、これからＥａ＝１．７×１０-19（Ｊ），Ｄ0＝１．１×１０-1（ｃｍ2／ｓｅｃ．）程度と求められる。これらを用いて、熱処理工程に耐えることの出来る脱Ｎａ処理層の厚さを見積もることが出来る。
【００３２】
実際には、基体本体から、脱Ｎａ処理層へＮａが拡散して行くと、界面におけるＮａの量は減少するので、上記のモデルから求めた厚さよりも若干薄くても期待できる場合もある。
【００３３】
上述したように、脱Ｎａ処理層表面でのＮａの含有量が（全金属元素に対して）２ａｔ．％以下となるためには、基体内部に比べて１／１０〜１／１５程度に減少していることが必要で、上述の式（１）によれば、脱Ｎａ処理層の上記の（Ｄｔ）1/2の２．４倍程度であれば良い事がわかる。
【００３４】
例えば、有機金属化合物を加熱処理して導電性膜を形成する工程が、３５０℃１０分間の熱処理であるとすると、上記の活性化エネルギーの値から、拡散係数はＤｔ＝２．９×１０-10（ｃｍ2／ｓｅｃ．）となり、約１０μｍの厚さが必要となる。また、基体と外囲器の部材との接合には更に高温の処理が必要であり、例えば４５０℃１０分間の熱処理を行う場合には、約５０μｍの厚さが必要となる。
【００３５】
本発明の電子源および画像形成装置の作成条件を考慮し、前記の式により脱Ｎａ処理層の条件を設定する。基板として利用可能な青板ガラスの組成には、様々なものがあるが、全金属元素に対するＮａの比率すなわち、式（１）のＣｓは２０ａｔ．％程度である。式（４）の係数Ｄ0として上に示した値は、緻密に形成されたＳｉＯ2に対するものであり、実際の基板においてはこれよりも大きくなる場合があり、最大で上記の値の２倍程度となる。導電性膜を有機金属化合物の熱分解により形成する場合の加熱温度は、有機金属化合物の分解温度より高くする必要がある。導電性膜としてＰｄあるいはＰｄＯないし両者の混合物を用いる場合、化合物の種類にもよるが、有機Ｐｄ化合物が分解して金属Ｐｄとなるためには、２５０℃以上が必要である。また、加熱時の雰囲気などにもよるが、Ｐｄが酸化されてＰｄＯとなるためには更に高温とする必要があり、最高で４００℃に加熱する場合がある。この処理に要する時間は、５分から２０分程度である。以上の条件から導電性膜形成のための加熱処理に対処するために必要な、脱Ｎａ処理層の厚さは、条件に応じて１〜４０μｍの範囲となる。
【００３６】
また、本発明の電子源を用いた画像形成装置を形成するために様々な部材を接合するのに、フリットガラスを用いて接合する場合には、４００〜５００℃の加熱処理を行う。処理に必要な時間は１０〜２０分程度である。この条件を考慮すると、式（１）から必要な脱Ｎａ処理層の厚さは２０〜１４０μｍである。もちろんこれよりも厚い処理層を形成すればＮａに起因する問題に対処できるのであるが、この層があまり厚くなると何らかの悪影響があるかもしれないので、不必要に厚くせず、上記の範囲の適当な厚さとすることが望ましい。なお、上記画像形成装置の部材の接合には、上述の温度よりも低温の加熱処理で接合できるフリットガラスを用いる事もでき、その場合には上記脱Ｎａ処理層の厚さはもっと薄くても良く、上述の値に限定されるものではない。
【００３７】
なお、上記脱Ｎａ処理層は、電子放出素子の導電性膜の形成される部分にあれば効果があり、更に配線などの形成される部分に形成された場合にも、条件によっては材料の特性の変化を抑制する効果が期待できる。一方、外囲器の部材などと接合する部分では、基体本体と同様にＮａ2Ｏを含む組成の方がフリットガラスとの接着性がよいため、この部分には上記脱Ｎａ処理層を設けない方が好ましい。このように、一部に脱Ｎａ処理層を設けないようにするためには、脱Ｎａ処理を、当該部分をマスクなどで覆って行えばよい。
【００３８】
脱Ｎａ処理の方法としては、Ｎａがガラス中で移動しやすいことを利用し、基体表面に硫酸塩として析出させることにより、表面近傍のＮａイオンを外部に取り出し、これを水などで洗浄する方法が好ましく用いられる。基体表面に硫酸塩として析出させる方法としては、二酸化硫黄ＳＯ2を含む雰囲気中で高温に保持する方法、基体表面に硫黄アンモニウムを置き、これを高温に保持する方法などが使用できる。
【００３９】
析出した硫酸ナトリウムは水により洗浄することが出来る。洗浄後は脱Ｎａ処理層表面に水が含まれた状態になっているので、乾燥工程を行うのが望ましい。この時あまり温度を高くすると、基体内部のＮａが再び脱Ｎａ処理層中に拡散するので、適当な温度たとえば１２０℃程度に設定する。
【００４０】
本発明の第２の実施形態の特徴は、上記青板ガラスよりなる基体の表面に、Ｎａ捕獲層を形成するものである。Ｎａ捕獲層とは、Ｎａイオンの拡散を抑制する材質よりなる層であり、具体的な材質としては、ＳｉＯ2を主成分とし、リン（Ｐ）を３〜１０％程度含有するガラス、あるいは青板ガラス中のＮａをＫで置換したガラス、があげられる。このような材質の層を設けることにより、青板ガラス中のＮａが上記電子放出素子の導電性膜などの部材中に入り込み、その特性を変化させるのを防ぐことが出来る。Ｎａ捕獲層の形成方法は、化学気相堆積（ＣＶＤ）法などの薄膜堆積法、あるいは青板ガラスを溶融したカリウム塩に浸潰し、ＮａとＫのイオン交換を行う方法などが具体的に挙げられる。
【００４１】
上述の第１の実施形態の方法に比較し、Ｎａの拡散速度が遅いため、Ｎａ捕獲層は比較的薄くても効果が期待できる。
【００４２】
また、第１の実施形態の場合と同様に、外囲器の部材などとの接合部材においては、Ｎａ捕獲層を形成せず、フリットガラスと青板ガラスの基体が直接接触するようになっている方が好ましい。
【００４３】
なお、第１の実施形態と第２の実施形態とを併用することも可能である。
【００４４】
上記の方法により形成された電子源および画像形成装置の基体の、電子放出素子の形成されている領域におけるＮａ濃度の深さ方向の分布は、例えば２次イオン質量分光法（ＳＩＭＡ）を用いて測定することが出来る。図２２はその結果を模式的に示したものである。
【００４５】
上述の基体に形成されたＮａ濃度の低い層すなわち脱Ｎａ処理層、Ｎａ捕獲層のＮａ濃度のプロファイルは上述した加熱処理を経て電子源、ないしそれを用いた画像形成装置として完成した時点では元のまま残っているのではない。
【００４６】
図２２の曲線ｃは、上記の脱Ｎａ処理層、Ｎａ捕獲層が形成された直後のＮａ濃度プロファイルを示す。本発明の方法により形成された電子源ないし画像形成装置では、上記のＮａ濃度は、曲線ａで示す様に変化する。すなわち、基体の内部では一定でありこれは上記のＮａ濃度の低下した層を設ける前のガラスの値と一致し、基体の表面付近ではその値は内部での値より小さくなっている。また、Ｎａ濃度が基体内部での値に達する深さは、はじめに形成したＮａ濃度の低い層の厚さｄにほぼ一致していた。図ではこの深さをｄ'で示した。
【００４７】
これに対し、Ｎａ濃度の低い層を設けなかった場合、あるいはその厚さが製造中の加熱処理条件に対して不十分であった場合には、曲線ｂで示すように、基体表面でのＮａ濃度が内部の値よりも上昇していることが分かった。これは、基体内部から表面に向かってＮａが拡散し、これが表面付近に偏析したためと考えられる。なお、曲線ａでは表面のごく近くではＮａ濃度が若干上昇し、曲線ｂでは逆に若干低下しているが、これはコンタミネーションや、測定の際のクリーニングによる影響で、本質的なものではない。したがって、ＣｓａないしＣｓｂとして示したようにコンタミネーションなどの影響を受けない表面から少し下のピークの値を表面におけるＮａ濃度とみなして、測定を行った。
【００４８】
基体表面でのＮａ濃度が内部よりも低くなっている場合には、Ｎａの悪影響を抑制するための何らかの効果があるが、表面付近での濃度が、全金属元素に対するＮａの比率として２％以下に止まっていれば顕著な効果が期待される。
【００４９】
本発明の第３の実施形態は、基本表面に脱硫処理層を設けることである。青板ガラス中には若干ではるがＳが含まれる場合があり、導電性膜中にＳが入り込むと、還元処理の速度が遅くなったり、処理が不完全になったりする場合がある。なお、Ｓは基体のみから発生するのではなく、プロセス中の様々な要因により、Ｓによる汚染が生ずる恐れがある。このため、必要に応じてプロセスの各段階で脱硫処理を行う場合があるが、基体中のＳに関しては最初に処理しておく必要がある。なお、上述した脱Ｎａ処理によって、Ｓの除去が同時になされる場合があり、この場合には脱Ｎａ処理の効果と同時に脱硫処理の効果を得ていることになる。しかし、場合によっては脱硫処理を別途行うことにより一層の効果が得られる場合もある。脱硫処理層のＳ濃度は０．１ ａｔ．％以下、その厚さは０．０１μｍ以上であることが望ましい。また、Ｓによる悪影響は、基体が上記のＮａを多く含む青板ガラスでなくても生じる場合があり、この処理による効果は、青板ガラスの場合に限らない。
【００５０】
【発明の実施の形態】
本発明を適用する電子放出素子およびその製造方法について説明する。図１（ａ）および（ｂ）に本発明の電子放出素子の構造を模式的に示す。図１（ａ）は平面図、図１（ｂ）は断面図である。１は青板ガラスよりなる基体の本体、２、３は素子電極、４は導電性膜、５は電子放出部である。６は脱Ｎａ処理層、Ｎａ捕獲層、あるいはその両者の積層構造、あるいは脱硫処理層を示す。
【００５１】
図２に本発明を適用する電子放出素子の別の構造の例を、模式的に示す。２１は段差形成部材であり、電子放出部５が段差形成部材の側面に形成された構成となっている。段差形成部材の材質は、スパッタリング法で形成されたＳｉＯ2膜など、ＮａおよびＳの含有量が十分に少ないものを用いる。
【００５２】
素子電極２，３の材料としては、一般的な導体材料を用いることができる。これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ-Ａｇ等の金属或は金属酸化物とガラス等から構成される印刷導体、Ｉｎ2Ｏ3-ＳｎＯ2等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００５３】
素子電極間隔Ｌ、素子電極長さＷ、導電性膜４の形状等は、応用される形態等を考慮して、設計される。素子電極間隔Ｌは、好ましくは、数百ｎｍから数百μｍの範囲とすることができ、より好ましくは、数μｍから数十μｍの範囲とすることができる。
【００５４】
素子電極長さＷは、電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲とすることができる。素子電極２，３の膜厚は、数十ｎｍから数μｍの範囲とすることができる。
【００５５】
尚、図１および２に示した構成だけでなく、基板１の表面処理層６上（あるいは更に段差形成部材２１上）に、導電性膜４、対向する素子電極２，３の順に積層した構成とすることもできる。
【００５６】
導電性膜４には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極２，３へのステップカバレージ、素子電極２，３間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、０．１ｎｍの数倍から数百ｎｍの範囲とするのが好ましく、より好ましくは１ｎｍより５０ｎｍの範囲とするのが良い。その抵抗値は、Ｒｓが１０2から１０7Ω／□の値である。なおＲｓは、厚さがｔ、幅がｗで長さが１の薄膜の長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ（１／ｗ）とおいたときに現れる量で、薄膜の抵抗率をρとすると、Ｒｓ＝ρ／ｔである。本願明細書において、フォーミング処理については、通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂を生じさせて高抵抗状態を形成する処理を包含するものである。
【００５７】
導電性膜４を構成する材料は、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ、，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3等の酸化物等の中から適宜選択される。
【００５８】
電子放出部５は、導電性膜４の一部に形成された高抵抗の亀裂により構成され、導電性膜４の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。電子放出部５の内部には、０．１ｎｍの数倍から数十ｎｍの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性膜４を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。電子放出部５及びその近傍の導電性膜４には、炭素及び／または炭素化合物を有することもできる。
【００５９】
上述の電子放出素子の製造方法としては様々な方法があるが、その一例を図３に模式的に示す。
【００６０】
以下、図１及び図３を参照しながら製造方法の一例について説明する。図３においても、図１に示した部位と同じ部位には図１に付した符号と同一の符号を付している。
【００６１】
１）青板ガラス製の基体１の表面に、表面処理層６を形成した後、洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて素子電極２，３を形成する。あるいはオフセット印刷、スクリーン印刷法により適当な印刷材料を所定形状に配置し、加熱処理して素子電極２，３を形成する。（図３（ａ））。
【００６２】
２）素子電極２，３を設けた表面処理層６上に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、前述の導電性膜４を構成する主な金属元素を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜４を形成する（図３（ｂ））。ここでは、有機金属溶液の塗布法を挙げて説明したが、導電性膜４の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることもできる。
【００６３】
３）つづいて、フォーミング工程を施す。このフォーミング工程の方法の一例として通電処理による方法を説明する。素子電極２，３間に、不図示の電源を用いて、通電を行うと、導電性膜４の部位に、構造の変化した電子放出部５が形成される（図３（ｃ））。通電フォーミングによれば導電性膜４に局所的に破壊、変形もしくは変質等の構造の変化した部位が形成される。該部位が電子放出部５を構成する。通電フォーミングの電圧波形の例を図４に示す。
【００６４】
電圧波形は、パルス波形が、好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図４（ａ）に示した手法とパルス波高値を増加させながら、電圧パルスを印加する図４（ｂ）に示した手法がある。
【００６５】
図４（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅｃ．〜１０ｍｓｅｃ．、Ｔ２は、１０μｓｅｃ．〜１０ｍｓｅｃ．の範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、電子放出素形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は三角波に限定されるものではなく、短波形など所望の波形を採用することができる。
【００６６】
図４（ｂ）におけるＴ１及びＴ２は、図４（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度ずつ、増加させることができる。
【００６７】
通電フォーミングの処理の終了は、パルス間隔Ｔ２中に、導電性膜４を局所的に破壊、変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば０．１Ｖ程度の電圧印加により流れる素子電流を測定し、抵抗値を求めて、ＩＭΩ以上の抵抗を示した時、通電フォーミングを終了させる。
【００６８】
４）フォーミングを終えた素子には活性化工程と呼ばれる処理を施すのが好ましい。活性化工程とは、この工程により、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化する工程である。
【００６９】
活性化工程は、例えば、有機物質のガスを含有する雰囲気で、通電フォーミングと同様に、パルスの印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。このときの好ましい有機物質のガス圧は、前述の応用の形態、真空容器の形状や、有機物質の種類などにより異なるため場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデビド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ハルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等あるいはこれらの混合物が使用できる。この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するようになる。
【００７０】
活性化工程の終了判定は、素子電流Ｉｆと放出電流Ｉｅを測定しながら、適宜行う。なおパルス幅、パルス間隔、パルス波高値などは適宜設定される。
【００７１】
炭素及び炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを含有する、ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）であり、その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎｍ以下の範囲とすることがより好ましい。
【００７２】
５）このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。
【００７３】
前記活性化の工程で、排気装置として油拡散ポンプやロータリーポンプを用い、これから発生するオイル成分に由来する有機ガスを用いた場合は、この成分の分圧を極力低く抑える必要がある。真空容器内の有機成分の分圧は、上記の炭素及び炭素化合物がほぼ新たに堆積しない分圧で１．３×１０-6Ｐａ以下が好ましく、さらには１．３×１０-6Ｐａ以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、８０〜２５０℃好ましくは１５０℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、１×１０-6Ｐａ以下が好ましく、さらに１．３×１０-6Ｐａ以下が特に好ましい。
【００７４】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することが出来る。
【００７５】
このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、また真空容器や基板などに吸着したＨ2Ｏ，Ｏ2なども除去でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、安定する。
【００７６】
上述した工程を経て得られた本発明を適用可能な電子放出素子の基本特性について図５、図６を参照しながら説明する。
【００７７】
図５は、真空処理装置の一例を示す模式図であり、この真空処理装置は測定評価装置としての機能も兼ね備えている。図５においても、図１に示した部位と同じ部位には図１に付した同一の符号を付している。図５において、５５は真空容器であり、５６は排気装置である。真空容器５５内には電子放出素子が配されている。５１は、電子放出素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２，３間の導電性膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極である。５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。一例として、アノード電極の電圧を１ｋＶ〜１０ｋＶの範囲とし、アノード電極と電子放出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うことができる。
【００７８】
真空容器５５内には、不図示の真空計の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。排気ポンプ５６は、ターボポンプ、ロータリーポンプからなる通常の高真空装置系と更に、イオンポンプ等からなる超高真空装置系とにより構成されている。ここに示した電子源基板を配した真空処理の全体は、不図示のヒーターにより加熱できる。従って、この真空処理装置を用いると、前述の通電フォーミング以降の工程も行うことができる。
【００７９】
図６は、図５に示した真空処理装置を用いて測定された放出電流Ｉｅ，素子電流Ｉｆと素子電流Ｖｆの関係を模式的に示した図である。図６においては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいので、任意単位で示している。なお、縦・横軸ともリニアスケールである。
【００８０】
図６からも明らかなように、本発明を適用可能な電子放出素子は、放出電流Ｉｅに関して対する三つの特徴的性質を有する。
即ち、
（ｉ）本素子はある電圧（しきい値と呼ぶ、図７中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。つまり、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
（ｉｉ）放出電流Ｉｅが素子電圧Ｖｆに単調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
（ｉｉｉ）アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。つまり、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００８１】
以上の説明より理解されるように、本発明を適用可能な電子放出素子は、入力信号に応じて、電子放出性を容易に制御できることになる。この性質を利用すると複数の電子放出を配して構成した電子源、画像形成装置等、多方面への応用が可能となる。
【００８２】
図６においては、素子電流Ｉｆが素子電圧Ｖｆに対して単調増加する（以下、「ＭＩ特性」という。）例を実線に示した。素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」という。）を示す場合もある（不図示）。これら特性は、前述の工程を制御することで制御できる。
【００８３】
本発明を適用可能な電子放出素子の応用例について以下に述べる。本発明を適用可能な電子放出素子の複数個を基板上に配列し、例えば電子源あるいは、画像形成装置が構成できる。
【００８４】
電子放出素素子の配列については、種々のものが採用できる。一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数配置し（行方向と呼ぶ）、この配線と直交する方向（列方向と呼ぶ）で、該電子放出素子の上方に配した制御電極（グリッドとも呼ぶ）により、電子放出素子からの電子を制御駆動するはしご状配置のものがある。これとは別に、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。まず単純マトリクス配置について以下に詳述する。
【００８５】
本発明を適用可能な電子放出素子については、前述したとおり（ｉ）ないし（ｉｉｉ）の特性がある。即ち、電子放出素子からの放出電子は、しきい値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と幅で制御できる。一方、しきい値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子に、パルス状電圧を適宜印加すれば、入力信号に応じて、電子放出素子を選択して電子放出量を制御できる。
【００８６】
以下この原理に基づき、本発明を適用可能な電子放出素子を複数配して得られる電子源基板について、図７を用いて説明する。図７において、７１は基板であり上記の表面処理層があらかじめ設けられている。７２はＸ方向配線、７３はＹ方向配線である。７４は電子放出素子、７５は結線線である。
【００８７】
ｍ本のＸ方向配線７２はＤｘ１，Ｄｘ２，．．．，Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向配線７３はＤｙ１，Ｄｙ２，．．．，Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線７２と同様に形成される。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７３との間には、不図示の層間絶緑層が設けられており、両者を電気的に分離している（ｍ、ｎは、共に正の整数）。
【００８８】
不図示の層間絶緑層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線７２を形成した基板７１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線７２とＹ方向配線７３の交差部の電位差に耐え得るように、膜厚、材科、製法が、適宜設定される。Ｘ方向配線７２とＹ方向配線７３は、それぞれ外部端子として引き出されている。
【００８９】
放出端子７４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線７２とｎ本のＹ方向配線７３と導電性金属等からなる結線７６によって電気的に接続されている。
【００９０】
配線７２と配線７３を構成する材料、結線７５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【００９１】
Ｘ方向配線７２には、Ｘ方向に配列した放出素子７４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線７３には、Ｙ方向に配列した放出素子７４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００９２】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【００９３】
このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図８と図９及び図１０を用いて説明する。図８は、画像形成装置の一例を示す模式図であり、図９は、図８の画像形成装置に使用される蛍光膜の模式図である．図１０は、ＮＴＳＣ方式のテレビ信号に応じて表示を行なうための駆動回路の一例を示すブロック図である。
【００９４】
図８において、７１は電子放出素子を複数配した電子源基板、８１は電子源基板７１を固定したリアプレート、８６はガラス基板８３の内面に蛍光膜８４とメタルバック８６等が形成されたフェースプレートである。８２は、支持枠であり該支持枠８２には、リアプレート８１、フェースプレート８６が低融点のフリットガラスなどを用いて、接合される。
【００９５】
７４は、図１における電子放出部に相当する。７２、７３は、電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【００９６】
外囲器８８は、上述の如く、フェースプレートである８６、支持枠８２、リアプレート８１で構成される。リアプレート８１は主に基板７１の強度を補強する目的で設けられるため、基板７１自体で十分な強度を持つ場合は別体のリアプレート８１は不要とすることができる。即ち、基板７１に直接支持枠８２を封着し、フェースプレート８６、支持枠８２及び基板７１で外囲器８８を構成しても良い。一方、フェースプレート８６、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器８８を構成することもできる。
【００９７】
図９は、蛍光膜を示す模式図である。蛍光膜８４は、モノクロームの場合は蛍光体のみから構成することができる。カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材９１と蛍光体９２とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たくなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられる黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【００９８】
ガラス基板８３に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈殿法、印刷法等が採用できる。蛍光膜８４の内面側には、通常メタルバック８５が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート８６側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは、蛍光膜作製後、蛍光膜のない面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作製できる。
【００９９】
フェースプレート８６には、更に蛍光膜８４の導電性を高めるため、蛍光膜８４の外面側に透明電極（不図示）を設けてもよい。
【０１００】
前述の封着を行う際には、カラーの場合は各色蛍光体と電子放出電子とを反応させる必要があり、十分な位置合わせが不可欠となる。
【０１０１】
図８に示した画像形成装置の製造方法の一例を以下に説明する。
【０１０２】
図１３はこの工程に用いる装置の概要を示す模式図である。画像形成装置１３１は、排気管１３２を介して真空チャンバー１３３に連結され、さらにゲートバルブ１３４を介して排気装置１３５に接続されている。真空チャンバー１３３には、内部の圧力及び雰囲気中の各成分の分圧を測定するために、圧力計１３６、四重極質量分析器１３７等が取り付けられている。画像表示装置１３１の外囲器８８内部の圧力などを直接測定することは困難であるため、該真空チャンバー１３３内の圧力などを測定し、処理条件を制御する。
【０１０３】
真空チャンバー１３３には、さらに必要なガスを真空チャンバー内に導入して雰囲気を制御するため、ガス導入等ライン１３８が接続されている。該ガス導入ライン１３８の他端には導入物質源１４０が接続されており、導入物質がアンプルやボンベなどに入れて貯蔵されている。ガス導入ラインの途中には、導入物質を導入するレートを制御するための導入制御手段１３９が設けられている。該導入量制御手段としては具体的には、スローリークバルブなど逃す流量を制御可能なバルブや、マスフローコントローラーなどが、導入物質の種類に応じて、それぞれ使用が可能である。
【０１０４】
図１３の装置により外囲器８８の内部を排気し、フォーミングを行う。この際、例えば図１４に示すように、Ｙ方向配線７３を共通電極１４１に接続し、Ｘ方向配線７２の内の一つに接続された素子に電源１４２によって、同時に電圧パルスを印加して、フォーミングを行うことができる。パルスの形状や、処理の終了の判定などの条件は、個別素子のフォーミングについての既述の方法に準じて選択すればよい。また、複数のＸ方向配線に、位相をずらせたパルスを順次印加（スクロール）することにより、複数のＸ方向配線に接続された素子をまとめてフォーミングする事も可能である。図中１４３は電流測定用抵抗を、１４４は、電流測定用のオシロスコープを示す。
【０１０５】
フォーミング終了後、活性化工程を行う。外囲器８８内は、十分に排気した後、有機物質がガス導入ライン１８８から導入される。あるいは、個別素子の活性化方法として記述のように、まず油拡散ポンプやロータリーポンプで排気し、これによって真空雰囲気中に残留する有機物質を用いても良い。また、必要に応じて有機物質以外の物質も導入される場合がある。この様にして形成した、有機物質を含む雰囲気中で、各電子放出素子に電圧を印加することにより、炭素あるいは炭素化合物、ないし両者の混合物が電子放出部に堆積し、電子放出量がドラスティックに上昇するのは、個別素子の場合と同様である。このときの電圧の印加方法は、上記フォーミングの場合と同様の結線により、一つの方向配線につながった素子に、同時の電圧パルスを印加すればよい。
【０１０６】
活性化工程終了後は、個別素子の場合と同様に、安定化工程を行うことが好ましい。外囲器８８を加熱して、８０〜２５０℃に保持しながら、イオンポンプ、ソーブションポンプなどのオイルを使用しない排気装置１３５により排気管１３２を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器８８の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器８８の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器８８内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器８８内の雰囲気を維持するものである。
【０１０７】
次に、単純マトリクス配置の電子源を用いて構成した画像形成装置に、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図１０を用いて説明する。図１０において、１０１は画像形成装置、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタである。１０５はラインメモリ、１０６は同期信号分離回路、１０７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１０８】
画像形成装置１０１は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｏｘ１乃至Ｄｏｘｍには、画像形成装置内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１０９】
端子Ｄｙ１乃至Ｄｙｎには、前記走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶの直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【０１１０】
走査回路１０２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中、Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のいずれか一方を選択し、画像形成装置１０１の端子Ｄｘ１ないしＤｘｍと電気的に接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組合わせることにより構成することができる。
【０１１１】
直流電圧源Ｖｘは、本例の場合には電子放出素子の特性（電子放出しきい値電圧）に基づいて走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。
【０１１２】
制御回路１０３は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる機能を有する。制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に応じてＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【０１１３】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路１０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１０４に入力される。
【０１１４】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するもので、前記制御回路１０３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ１０４のシフトクロックであるということもできる。）。シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１０４より出力される。
【０１１５】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ'ｄ１乃至Ｉ'ｄｎとして出力され、変調信号発生器１０７に入力される。
【０１１６】
変調信号発生器１０７は、画像データＩ'ｄ１乃至Ｉ'ｄｎの各々に応じて電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて画像形成装置１０１内の電子放出素子に印加される。
【０１１７】
前述したように、本発明を適用可能な電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０１１８】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０１１９】
パルス幅変調方式を実施するに際しては、変調信号発生器１０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路用いることができる。
【０１２０】
シフトレジスタ１０４やラインメモリ１０５は、デジタル信号式のものをもアナログ信号式のものをも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行われれば良いからである。
【０１２１】
デジタル信号式を用いる場合には、同期信号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには１０６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連してラインメモリ１０６の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１０７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発正規１０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。アナログ信号を用いた電圧変調方式の場合、変調信号発生器１０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＯＣ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１２２】
このような構成をとり得る本発明を適用可能な画像表示装置においては、各電子放出素子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。高圧端子Ｈｖをメタルバック８５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜８４に衝突し、発光が生じて画像が形成される。
【０１２３】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式などの他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１２４】
次に、はしご型配置の電子源及び画像形成装置について図１１及び図１２を用いて説明する。
【０１２５】
図１１は、はしご型配置の電子源の一例を示す模式図である。図１１において、１１０は上記表面処理層を形成した基板、１１１は電子放出素子である。１１２、Ｄｘ１〜Ｄｘ１０は、電子放出素子１１１を接続するための共通配線である。電子放出素子１１１は、基板１１０上に、Ｘ方向に並列に複数個配されている（これを素子行と呼ぶ）。この素子行が複数個配されて、電子源を構成している。各素子行の共通配線間に駆動電圧を印加することで、各素子行を独立に駆動させることができる。即ち、電子ビームを放出させたい素子には、電子放出しきい値以上の電圧を、電子ビームを放出しない素子行には、電子放出しきい値以下の電圧を印加する。各素子行間の共通配線Ｄｘ２〜Ｄｘ９は、例えばＤｘ２、Ｄｘ３を同一配線とすることもできる。
【０１２６】
図１２は、はしご型配置の電子源を備えた画像形成装置におけるパネル構造の一例を示す模式図である。１２０はグリッド電極、１２１は電子が通過するため空孔、１２２はＤｏｘ１，Ｄｏｘ２，．．．Ｄｏｘｍよりなる容器外端子である。１２８は、グリッド電極１２０と接続されたＧ１，Ｇ２，．．．Ｇｎからなる容器外端子、１２４は各素子行間の共通配線を同一配線とした電子源基板である。図１２においては、図８、図１１に示した部位と同じ部位には、これらの図に付したのと同一の符号を付している。ここに示した画像形成装置と、図８に示した単純マトリクス配置の画像形成装置との大きな違いは、電子源基板１１０とフェースプレート８６の間にグリッド電極１２０を備えているか否かである。
【０１２７】
図１２においては、基板１１０とフェースプレート８６の間には、グリッド電極１２０が設けられている。グリッド電極１２０は、放出素子から放出された電子ビームを変調するためのものであり、はしご型配置の素子行と直交して設けられたストライプ状の電極に電子ビームを通過させるため、各素子に対応して１個ずつ円形の開口１２１が設けられている。グリッドの形状や設置位置は図１２に示したものに限定されるものではない。例えば、開口としてメッシュ状に多数の通過口を設けることもでき、グリッドを放出素子の周囲や近傍に設けることもできる。
【０１２８】
容器外端子１２２およびグリッド容器外端子１２３は、不図示の制御回路と電気的に接続されている。
【０１２９】
本例の画像形成装置では、素子行を１列ずつ順次駆動（走査）していくのと同期してグリッド電極列に画像１ライン分の変調信号を同時に印加する。これにより、各電子ビームの蛍光体への照射を制御し、画像を１ラインずつ表示することができる。
【０１３０】
本発明の画像形成装置は、上記のテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピュータなどの表示装置にも適する。さらには、感光性ドラムなどを用いて構成された光プリンタの部品などとしても用いることが出来る。
【０１３１】
＜予備検討＞
青板ガラス基板に対する、脱Ｎａ処理層の形成と、熱処理による脱Ｎａ処理層へのＮａの拡散に関して、以下のような予備的な検討を行った。
【０１３２】
ＳＯ2ガスと空気を混合した気流中で、青板ガラス基板（ＳｉＯ2：７４％、Ｎａ2：１２％、ＣａＯ：９％、Ｋ2Ｏ：３％、ＭｇＯ：２％）を加熱し、次いで温水洗浄、更に１２０℃に加熱して乾燥させた。
【０１３３】
ガラス転移温度に近い温度に保持して、このようにＳＯ2ガスにガラスを触れさせると、ガラス中のＮａがＳＯ2と反応しＮａ2ＳＯ4となり表面に析出する。他にＫ、Ｃａ等の成分も同様に反応すると考えられるが、Ｎａイオンの拡散速度が速いため、Ｎａが特にガラス基板中から取り除かれ、青板ガラス基板の表面付近にＮａの減少した層（脱Ｎａ処理層）が形成される。Ｎａ2ＳＯ4は水溶性であるので温水洗浄により除去することが出来る。またＫ、Ｃａの硫酸塩も多少形成されるが同様に温水洗浄で除去される。
【０１３４】
この処理により形成される、脱Ｎａ処理層の厚さは、処理温度と処理時間を適宜設定することにより調整することが可能であり、実際の厚さの測定は２次イオン質量分析法（ＳＩＭＳ）により測定した。
【０１３５】
ついで、これらの基板について、熱処理を行い、脱Ｎａ処理層の表面でのＮａの濃度が、はじめに形成した脱Ｎａ処理層の厚さとどのように関連しているかを調べた。測定はＳＩＭＳにより行った。
【０１３６】
熱処理条件は、３５０℃１０分間である。これは有機Ｐｄ化合物の膜をＰｄＯ膜に変換させる処理の典型的な条件である。青板ガラス基板本体のＮａ2Ｏの濃度が１２％の場合（すなわち、本検討に用いた基板の場合）、式（１）から求めた、脱Ｎａ処理層の厚さは上述のとおり１０μｍ程度である。
【０１３７】
この検討の結果、脱Ｎａ処理層の厚さが１０μｍを越えると、熱処理により表面でのＮａ濃度の増加は、実質的に無視できる。したがって、式（１）を元にして求めた値、すなわち（Ｄｔ）1/2の値の２．４倍程度の厚さの脱Ｎａ処理層があれば、熱プロセスによるＮａの表面への拡散による悪影響は避けられることが示唆された。
【０１３８】
【実施例】
以下、本発明の実施例および参考例を説明する。
【０１３９】
＜参考例１、比較例１、２＞
（工程−１）
青板ガラス基板（ＳｉＯ2：７４％，Ｎａ2Ｏ：１２％，ＣａＯ：９％，Ｋ2Ｏ：３％，ＭｇＯ：２％）を空気とＳＯ2の混合気流中で、５５０℃に保持し、次いで温水洗浄と乾燥を行い、基体表面に脱Ｎａ処理層を形成した（図３（ａ））。処理時間を制御することにより、該脱Ｎａ処理層の厚さを、５μｍ（比較例２）、１０μｍ（参考例１）とした。更に、比較のため脱Ｎａ処理を行わず、洗剤と温水による洗浄のみを行った、青板ガラス基板を用意した（比較例１）。なお、各比較例、参考例は１０素子ずつ作成し、特性の再現性についても検討した。
【０１４０】
（工程−２）
次に基板の脱Ｎａ処理層６上に（該処理層のない基板では、基板上に）フォトレジスト層を形成し、フォトリソグラフィー技術により、フォトレジスト層に素子電極の形状に対応する開口部を形成した。この上に、真空蒸着法により、Ｔｉ５ｎｍ、Ｐｔ１００ｎｍを成膜し、有機溶剤で上記フォトレジスト層を溶解除去し、リフトオフにより素子電極２、３を形成した（図３（ｂ））。素子電極の間隙Ｌは５０μｍ、素子電極長Ｗは５００μｍとした。
【０１４１】
（工程−３）
次に、導電性膜を形成する。まず、導電性膜のパターニングのためのマスクを形成するため、真空蒸着法により、Ｃｒを５０ｎｍ成膜し、フォトリソグラフィー技術により、導電性膜４の形状に対応する開口を形成、これに酢酸Ｐｄモノエタノールアミン錯体の溶液をスピンナーを用いて塗布、乾燥させた後、空気中で３５０℃１０分間の加熱処理を行い、ＰｄＯを主成分とする微粒子からなる導電性膜を形成、この後ウェットエッチングによりＣｒを除去して、リフトオフにより所望の形状の導電成膜４を得た（図３（ｃ））。導電成膜の厚さは約１０ｎｍ、導電性膜の幅Ｗ'は３００μｍである。導電性膜のシート抵抗は、参考例１が６×１０4Ω／□、比較例１と２が２〜５×１０4Ω／□程度で、脱Ｎａ処理層の厚さが１０μｍ未満では、導電性膜４（ＰｄＯ微粒子膜）の抵抗値が減少しかつ、その値のバラツキが大きくなる事がわかった。
【０１４２】
この後、素子を図５に模式的に示す様に、真空処理装置に設置した。５５は真空チャンバー、５６は該真空チャンバー内を排気するための排気装置、５０は素子電極２、３間に電圧を印加し、電流を流すための電源、５０は素子に流れる電流（素子電流：Ｉｆ）を検知するための電流計、５４は電子放出素子から放出された電子を捕獲するためのアノード電極、５３はアノード電極に高電圧を印加するための高圧電源、５２は電子放出素子から放出された電子がアノード電極に捕獲されることにより流れる電流（放出電流：Ｉｅ）を検知するための電流計である。
【０１４３】
（工程−４）＜フォーミング工程＞
真空チャンバー内を排気し、圧力を１．３×１０-4Ｐａ以下とし、電源５１により素子電極間にパルス電圧を繰り返し印加する。電圧の波形は図４（ｂ）に示す、波高値の漸増する間隔はパルスを用い、パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。なお、上記のパルス同士の間にパルス幅１ｍｓｅｃ．波高値０．１Ｖの矩形波パルスを挿入し、これにより流れる電流を測定することにより、素子電極間の抵抗値を検知した。検知される抵抗値が１ＭΩを超えた時点で、パルス電圧の印加を終了した。この処理により、電子放出部５が形成された（図３（ｄ））。
【０１４４】
（工程−５）
Ｎ2：９８％−Ｈ2：２％混合ガスを、真空チャンバー内に導入し、内部を１気圧とし、１０分間保持する。還元をモニタするために、参考例１、比較例１、２の各素子と同様の処理を工程−３まで行ったモニタ用素子を、同時に真空チャンバー中に設置し、これにより抵抗値の変化をモニタした。参考例１のモニタ用素子では、混合ガスの導入から約５分経過後に素子電極間の抵抗が減少し始め、８分程度で抵抗の変化が終了し、はじめの値から２桁程度低下した、比較例１、２のモニタ用素子ではいずれも抵抗の低下が遅く、１０分間では抵抗値の変化が終了していない状態であり、特に比較例１では、抵抗値の変化は１桁にも達していない状態であった。
【０１４５】
（工程−６）＜活性化工程＞
真空容器５５内を再び排気し、圧力を一旦１．３×１０-4Ｐａ以下とし、次いで真空容器５５内にアセトンの蒸気を導入し、圧力を２．７×１０-1Ｐａとし、電源５１により素子電極２、３間に波高値２０Ｖの矩形波パルスを印加した。この処理により電流計５０により検知される素子電流Ｉｆは、徐々に増加し、約３０分でほぼ飽和した。
【０１４６】
（工程−７）＜安定化工程＞
真空容器５５全体を不図示のヒーターにより約１５０℃に加熱して排気し、１０時間後に圧力が１．３×１０-5Ｐａとなった。
【０１４７】
真空容器を加熱するヒーターの電源を切り、室温に戻した後、作成した電子放出素子の電子放出特性を測定した。素子電極２、３間には、波高値２０Ｖ、パルス幅１ｍｓｅｃ．、パルス間隔１０ｍｓｅｃ．の矩形パルスを印加、アノード電極５４の電位は１ｋＶ、電子放出素子とアノード電極の間隔はＨ＝４ｍｍとした。参考例１、比較例１、２の各１０素子に関して、素子電極Ｉｆ及び放出電流Ｉｅの測定値は以下のとおりであった。
【０１４８】
【表１】
更に、上記参考例及び比較例の素子に対し、ＳＩＭＳにより導電性膜中および基体表面でのＮａ含有量を測定した。導電性膜中での全金属元素に対するＮａの比率は、参考例１では約８００ｐ．ｐ．ｍ．、比較例２が約２５００ｐ．ｐ．ｍ．、比較例１が約１００００ｐ．ｐ．ｍ．、基体表面での全金属元素に対するＮａの比率が参考例１で約１．５ａｔ％、比較例２で約２３ａｔ％、比較例１では約３０ａｔ％であった。
【０１４９】
また、ＳＩＭＳを用いてＮａ濃度の深さ方向プロファイルを測定したところ、参考例では図２２の曲線ａのように、内部から表面に向かって濃度が低下する結果が得られたが、比較例１では、表面で濃度がわずかに上昇しているのが観測され、比較例２では図２２の曲線ｂのように、著しい濃度の上昇が見られた。また、参考例１では、図中ｄ'で表わされたＮａ濃度が基体内部の一定の値になる深さは、約１０μｍであり、はじめに形成した脱Ｎａ処理層の厚さと一致した。
【０１５０】
（参考例２）
図１（ａ），（ｂ）に示すのと同様の構成の電子放出素子を、図７に模式的に示すように基体上に複数配置しさらにマトリクス状配線を配置した電子源を、以下に示す手順により作成した。図１５（ａ）〜（ｄ）および図１５（ｅ）〜（ｈ）を参照しながら、製造の手順を説明する。
【０１５１】
（工程−１）
参考例１と同じ組成を有する青板ガラスの基体を、ＳＯ2 ガスと空気の混合ガス気流中で５５０℃で８時間保持し、次いで温水洗浄と乾燥を行った。この処理により約５０μｍの脱Ｎａ処理層が形成された。
【０１５２】
（工程−２）
基体７１の脱Ｎａ処理層（表面処理層）６の上に真空蒸着法により厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次堆積し、この上にフォトレジスト（ＡＺ１３７０；ヘキスト社製）層を形成、フォトマスクを用いて露光、現像した後、ウェットエチングによりＡｕ／Ｃｒ膜をパターニングし、フォトレジストを溶解除去して下配線（Ｘ方向配線）７２を形成した（図１５（ａ））。
【０１５３】
（工程−３）
厚さ１μｍのＳｉＯ2 よりなる層間絶縁層１５１をスパッタリング法により堆積し（図１５（ｂ））、次いでエッチング用マスクとなるフォトレジストパターンを形成、ＣＦ4 とＨ2 を用いた反応性イオンエッチング（ＲＩＥ，Reactive Ion Etching） 法により層間絶縁層１５１にコンタクトホール１５２を設けた（図１５（ｃ））。
【０１５４】
（工程−４）
フォトレジスト（ＤＲ−２０００Ｎ；日立化成（株）製）を用いて素子電極形成用のマスクパターンを作成した後、スパッタ法によりＰｔ５０ｎｍを堆積、フォトレジストを溶解、除去してリフトオフにより素子電極２，３を形成した（図１５（ｄ））。素子電極の間隔Ｌ＝２μｍ、素子電極の幅（図１（ａ）のＷ）は３００μｍとした。
【０１５５】
（工程−５）
厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕを真空蒸着法により順次堆積し、上記と同様のリフトオフにより、Ｙ方向配線（上配線）７３を形成した（図１６（ｅ））。
【０１５６】
（工程−６）
酢酸Ｐｄモノエタノールアミン錯体の溶液をスピンナーを用いて塗布、乾燥させた後、空気中で８５０℃１０分間の加熱処理を行い、ＰｄＯを主成分とする微粒子からなる導電性膜を形成し（図１６（ｆ））、ドライエッチングにより不要部分を除去して所望の形状の導電性膜４を形成した（図１６（ｇ））。該導電性膜のシート抵抗は、５×１０4 Ω／□程度であった。
【０１５７】
（工程−７）
コンタクトホール１５２以外をフォトレジストで覆い、真空蒸着法により５ｎｍのＴｉ、５００ｎｍのＡｕを順次堆積、フォトレジストを除去して不要部分の該堆積膜を除去することにより、コンタクトホールを埋め込んだ（図１６（ｈ））。
【０１５８】
（工程−８）
図８のように、上記電子源を形成した基板７１とリアプレート８１、フェースプレート８６（ガラス基板８３の内面に蛍光膜８４、メタルバック８５が形成されている）、支持枠８２を組み合わせて接合した。なお外囲器内に不図示である高周波加熱用ゲッタが配置されており、同じく不図示である外囲器内の雰囲気を制御するための排気管が外囲器に取り付けられている。接合は、接合部にフリットガラスを塗布し、大気中で４５０℃１０分間の加熱処理を行うことにより行った。この熱処理条件に対し、必要な脱Ｎａ処理層の厚さは、式（１）から見積もられる値が前述したとおり約５０μｍである。本参考例では５０μｍの脱Ｎａ処理層が形成されており、効果が期待できる。
【０１５９】
本参考例で用いた蛍光膜８４は、図９（ａ）に模式的に示すような、蛍光体９１をストライプ形状に配置したもので、まず黒色部材９１よりなるブラックストライプを形成し、その間に３原色に対応する蛍光体９１を形成したものである。黒色部材の材質は通常よく用いられる黒鉛を主成分とするものであり、蛍光体の塗布はスラリー法を用いた。
【０１６０】
蛍光膜上にはメタルバック８５を設ける。本参考例では、蛍光膜表面を平滑化処理（通常「フィルミング」と呼ばれる）した後、Ａｌを真空蒸着することにより形成した。
【０１６１】
なお、導電性を向上させるため、蛍光膜８４とガラス基板８３の間に透明電極を設ける場合もあるが、本参考例では上記構成により十分導電性が得られたので、透明電極は設けていない。
【０１６２】
上記の接合を行う際、蛍光体と電子源の電子放出素子の位置を厳密に対応させる必要があるため、注意深く位置合わせを行う。
【０１６３】
（工程−９）
上記工程において、フェースプレート８６、リアプレート８１と支持枠８２により構成された外囲器８８の内部を排気管（不図示）を通じて排気装置（主ポンプとして油拡散ポンプを使用）により排気し、圧力を１．８×１０-8Ｐａ以下まで下げた後、電子源の配線を通じて素子電極間に参考例１と同様にパルス電圧を印加することにより電子放出部の形成を行った。この処理はＸ方向配線を１本に接続された素子の行毎に行い、１素子あたりの抵抗値が１ＭΩを超えたところで、その行の処理を終了し、次の行の処理に移る。これを繰り返したすべての素子の処理を行った。
【０１６４】
（工程−１０）
外囲器内にＨ2：２％−Ｎ2：９８％の混合ガスを導入して１０分間放置して導電性膜の還元処理を行った。続いて外囲器内を再度排気して圧力を１．３×１０-3Ｐａ以下まで下げた後、波高値２０Ｖのパルス電圧を各素子行に順次印加することを繰り返して、活性化処理を行った。排気装置に油拡散ポンプを用いていることにより、外囲器内に有機物質が存在し、活性化処理が行われる。次いで、排気装置を主ポンプに磁気浮上型ターボポンプを用いたものに切り替え、外囲器全体を加熱しながら排気を続けることにより、安定化処理を行い、高周波加熱法によるゲッタ処置を行った後、排気管を加熱、融着して封じ切った。
【０１６５】
（参考例３）
参考例２の工程−１において、基体の外周部にＣｒ蒸着膜を形成して、この部分には脱Ｎａ処理層が形成されないようにした以外は、工程−７まで、参考例２と同様の工程を行った。
【０１６６】
次いで、工程−８と同様に外囲器を形成したが、本参考例では、電子源の基体がリアプレートの役割を兼ねるものである。基体７１と支持枠８２の接合部は脱Ｎａ処理層が設けられていない部分１６１である。この後、工程９−１０を参考例２と同様に行った。図１７に本参考例の画像形成装置の構成を模式的に示した。
【０１６７】
（比較例３）
参考例２の、工程−１の替わりに、洗剤と温水による基板洗浄のみを行ったことを除き、参考例２と同様の工程により、画像形成装置を作成した。
【０１６８】
上記参考例２，３及び比較例３の画像形成装置を、全面を白色表示させ、輝度分布を観察したところ、参考例２，３が同程度の輝度均一性を示しているのに対し、比較例３の装置では暗くなっている部分が多く、明らかに均一性が劣っていた。これは主に、比較例３においては外囲器の部材などを接合する際の熱処理によるＮａイオンの導電性膜中への拡散のため、導電性膜を還元する際の反応速度にバラツキが生じ抵抗値のバラツキが生じ、電子放出特性が素子ごとに異なったためと思われる。評価終了後、電子源の基板を取り外し、上記層間絶縁層と基板についてＮａの濃度の測定をＳＩＭＳによって行ったところ、参考例２，３とも表面でのＮａ濃度は全金属元素に対する比率で１５％程度であるのに対し、比較例３では３７％と大幅に増加していた。また、Ｎａ濃度の深さ方向のプロファイルは、参考例については図２２の曲線ａと同様の傾向、比較例３については曲線ｂと同様の傾向を示すものであった。
【０１６９】
（参考例４）
参考例１で用いたのと同じ組成の青板ガラス基体を、洗剤及び純水により洗浄した後、硫酸アンモニウム水溶液を基体表面にスプレーコートして乾燥させた。次いで５５０℃１時間の加熱処理を施した。
【０１７０】
この処理では次の反応により、Ｎａ2 Ｏとして存在するＮａが基板表面に硫酸ナトリウムとして析出し、基体表面付近のＮａ2 Ｏの濃度が低下すると考えられる。
【０１７１】
（ＮＨ4 ）3 ＳＯ4 →（ＮＨ4 ）ＨＳＯ4 ＋ＮＨ3（ＮＨ4 ）ＨＳＯ4 ＋Ｎａ2 Ｏ→Ｎａ2 ＳＯ4 ＋ＮＨ3 ＋Ｈ2 Ｏ次いで、８０℃の温水で１時間洗浄したのち乾燥させた。これにより約１０μｍの脱Ｎａ処理層が形成された。以下参考例１〜３の工程−２以降と同様の手順で、電子放出素子を作成した。電子放出特性を測定したところ、参考例３とほぼ同様の特性を示した。Ｎａの濃度の測定も同様に行ったところ、これも参考例３と同じ傾向を示した。
【０１７２】
（参考例５）
本参考例は、図１８に模式的に示す構造を有する。なお、図では構造を分かり易くするため、部材の一部を消去してある。図１９を参照しながら、製造方法を説明する。
【０１７３】
（工程−１）
参考例１と同様の組成の青板ガラスを洗剤と純水により洗浄した後、スクリーン印刷法により、素子電極１７１の形状のＭＯＤペースト（ＤＵ−２１１０；ノリタケ（株）製）のパターンを形成した。該ＭＯＤペーストは金属成分として金を含むものである。
【０１７４】
印刷後、１１０℃で２０分間乾燥し、次いで熱処理装置によりピーク温度５８０℃ピーク保持時間８分間の条件で上記ＭＯＤペーストを焼成し、厚さ０．３μｍの素子電極１５１を形成した。素子電極間隔は７０μｍとした（図１９（ａ））。なお、この工程でＭＯＤペーストを焼成する際に、ＳＯ2 ガスが発生する。これにより青板ガラス基体表面に脱Ｎａ処理層が形成される。
【０１７５】
（工程−２）
次いで、金属成分として銀を含むペースト材料（ＮＰ−４０２８Ａ；ノリタケ（株）製）を用い、スクリーン印刷法により下配線１７２のパターンを形成、工程−１と同様の条件で焼成して下配線を形成した（図１９（ｂ））。
【０１７６】
（工程−３）
次に、ＰｂＯを主成分とするペーストを用い、層間絶縁層１７３のパターンを印刷し、工程−１と同様の条件で焼成し、層間絶縁層１７３を形成した（図１９（ｃ））。該層間絶縁層は素子電極１７１の一方と、後の工程で形成する上配線とが接続されるよう、切欠き部分を有している。
【０１７７】
（工程−４）
工程−２と同様の方法で、上配線１７４を形成し（図１９（ｄ））、配線を形成した基体を温水洗浄する。これにより、工程−１の結果、基体表面に析出した硫酸ナトリウムが除去される。また、その他の工程で表面に付着したゴミなども同時に除去される。
【０１７８】
（工程−５）
次いで、参考例２の工程−６と同様にして、導電性膜４を形成した（図１９（ｅ））。この後、参考例２と同様の手順で画像形成装置を形成し、特性を調べたところ、参考例２とほぼ同様の結果が得られた。
【０１７９】
（参考例６）
参考例３と同様に基体の外周部にＣｒ蒸着膜を形成し、次いで参考例４と同時に硫酸アンモニウム水溶液を基体表面にスプレーコートし、乾燥させた後、５５０℃に５時間保持し、次いで温水洗浄と乾燥を行った。
【０１８０】
次いで、参考例５と同様の手順で画像形成装置の形成を行い、特性を調べたところ、参考例２とほぼ同様の結果が得られた。
【０１８１】
（参考例７）
参考例５と同様の工程により、電子源を作成した。ただし、ＭＯＤペーストの焼成を行う際に、基体が外周部に金属マスクを押し当ててこの部分にＭＯＤペーストから放出されるＳＯ2 ガスが触れないようにした。画像形成装置の組み立ては、参考例５と同様に行った。特性を調べたところ、参考例２および５とほぼ同様の結果であった。上記参考例５〜７について、評価の終了後、ＳＩＭＳにより、２ａｔ％以下であり、深さ方向のプロファイルは図２２の曲線ａと同じ傾向のものであった。
【０１８２】
（参考例８）
参考例１と同じ組成の青板ガラス基体を洗剤と純水で洗浄し、乾燥した後、常圧ＣＶＤ装置を用い、Tetraethyl-orthosilicate（ＴＥＯＳ）と Trmethylphosphate（ＴＭＰ）をソースガスとして約３μｍのリンを含むガラス（ＰＳＧ）よりなるＮａ捕獲層を形成した。上記２種のソースガスの混合比を変えることでリンの含有量が制御でき、本参考例では３％とした。
【０１８３】
以降、参考例１の工程−２〜７と同様の手順で電子放出素子を作成した。特性を調べたところ、参考例１とほぼ同程度の特性が得られた。
【０１８４】
上記Ｎａ捕獲層の中では、ＮａとＰとの間に結合が生じ、Ｎａの拡散速度が通常のガラス中と比べて遅くなるものと思われる。このため、参考例１のＮａ処理層よりも薄いＮａ捕獲層により、同程度の効果が得られるものと思われる。Ｎａ濃度の測定をＳＩＭＳにより行ったところ、表面でのＮａ濃度は全金属元素に対する比で２％以下で、深さ方向のプロファイルは、青板ガラスとＮａ捕獲層の境界と思われる位置でやや急峻な変化を示す以外は、図２２の曲線ａと同じ傾向のものであった。
【０１８５】
（参考例９）
青板ガラス基体の表面にＮａの一部をＫに置換したガラス（カリウム置換ガラス）よりなるＮａ捕獲層を４μｍ形成し、参考例１の工程２〜７と同様の手順で電子放出素子を形成した。特性は参考例１とほぼ同様であった。カリウム置換ガラス中ではいわゆるアルカリ混合効果により、Ｎａの拡散速度が遅くなり、拡散係数が１桁程度小さくなる。この効果は、ＮａとＫの比率に関して広範囲で生ずるので、両元素の比率に関してはそれほど厳密でなくても良い。したがって、参考例１の脱Ｎａ処理層に比べ１／３程度の厚さのＮａ捕獲層があれば、同程度の効果が得られるものと予想されるが、この結果は予想が正しかったことを示している。
【０１８６】
なお、上記カリウムガラスよりなるＮａ捕獲層の形成は、約５００℃に加熱して溶解した硝酸カリウムの融液中に参考例１で用いたのと同様の青板ガラスを浸漬して、表面から３μｍの層中にＮａを部分的にＫに置換した。
【０１８７】
Ｎａ濃度の測定を行ったところ、表面付近では前金属元素に対し５ａｔ％で、深さ方向のプロファイルは、図２２の曲線ａと同じ傾向のものであった。Ｎａ捕獲層におけるＮａとＫの交換は完全に行われるのではないため、５ａｔ％という他の参考例よりもやや高い濃度となっているが、元々Ｎａ捕獲層中でのＮａ拡散速度が遅いため、導電性膜に与える悪影響が他の参考例と同じように低減されているのであろう。
【０１８８】
（比較例４）
ＰＳＧよりなるＮａ捕獲層の厚さを２μｍとした以外は、参考例８と同様に電子放出素子を作成した。
【０１８９】
（比較例５）
カリウム置換ガラスよりなるＮａ捕獲層の厚さを、２μｍとした以外は、参考例８と同様に電子放出素子を作成した。
【０１９０】
比較例４，５の素子について、参考例１などと同様の測定を行ったところ、比較例２と同程度の特性が得られ、上記参考例８，９と比べ、特性が悪いことが分かった。ＳＩＭＳによる導電性膜および基体表面におけるＮａ量および深さ方向のＮａ濃度のプロファイルの測定結果は、比較例２と同程度であった。これはＮａ捕獲層の厚さが十分ではなく、ＰｄＯよりなる導電性膜中にＮａが入り込むことにより、還元処理の速度が遅くなったためと思われる。
【０１９１】
（参考例１０）
参考例１と同じ組成の青板ガラス基板を洗浄した後、参考例９と同様の処理を行い、表面にＫ置換ガラスよりなるＮａ捕獲層を形成した。この層の厚さが１７μｍとなるよう、処理時間を調整した。続いて、参考例２の工程−２から工程−１０と同様にしてマトリクス状に配線された電子源を有する画像形成装置を形成した。参考例２と同様にして輝度分布を観察したところ、参考例２とほぼ同じ結果であった。本参考例におけるＮａ捕獲層の厚さは参考例２の脱Ｎａ処理層の約１／３であるが、これにより参考例２と同程度の効果が得られたことは予想と合致した。
【０１９２】
（参考例１１）
比較例２の工程−１と同様の方法で、厚さ約５μｍの脱Ｎａ処理層を形成した後、参考例８と同様の方法で、厚さ２μｍのＰＳＧ（リン含有量３％）よりなるＮａ捕獲層を形成した。
【０１９３】
この後、参考例１の工程−２〜７と同様の手順で電子放出素子を形成した。特性を調べたところ、参考例１とほぼ同様の特性が得られた。Ｎａ濃度はＮａ捕獲層と脱Ｎａ処理層の境界と思われる位置でやや急峻な変化を示した以外は参考例１とほぼ同じであった。
【０１９４】
（参考例１２）
参考例１で用いたのと同じ組成の青板ガラス基体を洗剤および純水により洗浄した後、硫酸アンモニウム水溶液を基体表面にスプレーコートして乾燥させた。次いで５５０℃１時間加熱処理を施し、８０℃の温水により洗浄、乾燥した。次いで参考例８と同様の方法でＰＳＧよりなるＮａ捕獲層を形成した。本参考例においてはＮａ捕獲層の厚さは１μｍ、リン含有量は５％とした。
【０１９５】
この後、参考例１の工程−２〜７と同様の手順で電子放出素子を形成した。特性を調べたところ、参考例１とほぼ同様の特性が得られた。Ｎａ濃度はＮａ捕獲層と脱Ｎａ処理層の境界と思われる位置でやや急峻な変化を示した以外は参考例１とほぼ同じであった。
【０１９６】
（参考例１３）
参考例２の工程−１と同様の方法で、青板ガラス基体表面に脱Ｎａ処理層を形成する。但し処理時間を１時間とし、厚さを約１０μｍとした。
【０１９７】
次いで参考例８と同様の方法でＰＳＧよりなるＮａ捕獲層を形成した。厚さは１．５μｍ、リン含有量は９％とした。
【０１９８】
以降、参考例２の工程−２〜１０と同様の手順でマトリクス配線の電子源およびそれを用いた画像形成装置を作成した。
【０１９９】
（参考例１４）
本参考例は構成、製法とも参考例１３とほぼ同じであるが、図１８のようにＮａ捕獲層７が層間絶縁層１３１上に形成されているものである。従って、層間絶縁層を形成した後に、Ｎａ捕獲層を形成した。
【０２００】
（参考例１５）
参考例５と同様に青板ガラス基体の周辺部にＣｒ蒸着膜を形成したマスクとして、ＳＯ2 ガスと空気の混合ガス気流中で５５０℃３時間の熱処理を行い、次いで温水洗浄、乾燥を行い厚さ約１０μｍの脱Ｎａ処理層を形成した。次いで参考例１３と同じ方法でリン含有量１０％、厚さ１．５μｍのＰＳＧよりなるＮａ捕獲層を形成した。次いで上記Ｃｒ蒸着膜を除去した。
【０２０１】
以降、参考例５と同様の手順で電子源、更に画像形成装置を作成した。
【０２０２】
参考例１３〜１５の画像形成装置を評価したところ、参考例２および５と同程度の画像が得られた。Ｎａ濃度は基体の表面でいずれも全金属元素に対して２ａｔ％以下で、深さ方向のプロファイルは、Ｎａ捕獲層と脱Ｎａ処理層との境界と思われる位置でやや急峻な変化を示す以外は、参考例２と同じ傾向を示した。
【０２０３】
（実施例１）
参考例１で用いたのと同様な方法により、青板ガラス基板の表面に厚さ１０μｍの脱Ｎａ処理層を形成した後、さらに紫外線オゾンアッシング装置により、酸素雰囲気中で紫外線を照射し３時間のオゾンアッシング処理を行った。このとき、紫外線が照射されており、基体表面濃度はある程度高くなっているものと考えられる。この後、温水洗浄と乾燥を行ない、参考例1と同様の工程により、電子放出素子を作成した。この際、工程５において、実施例１の場合と同様に、モニタ用の素子の抵抗変化を観測したところ、実施例１の場合と同様に約２０分で抵抗の変化がほぼ終了し到達した抵抗値は、参考例１と比較して約８０％の値となった。素子を形成した後、参考例１と同じ条件で電子放出特性を測定したところ、素子電流Ｉｅは２．０〜２．３ｍＡ、放出電流は４．０〜４．５μＡで、参考例１と比べ、放出電流がやや増加した。これは、導電性膜の抵抗値が低くなったことにより、抵抗膜の部分での電圧降下が少なくなり、電子放出部に実際にかかる電圧がわずかながら大きくなったことによるのであろう。
【０２０４】
なお、上記のオゾンアッシング処理の後、ＳＩＭＳによりＳの含有量の測定を行ったところ、基板表面付近では０．１ａｔ％以下であり、表面の約０．０１μｍの脱硫層より深い部分ではＳの含有量が若干多くなっていることがわかった。また、導電性膜についてもＳＩＭＳによる測定を行ったが、０．１ａｔ％以下であることがわかった。
【０２０５】
評価の終了後に行った測定でも、この状態に大きな変化はなかった。なお、Ｎａの濃度についても評価したが、これは参考例１の場合とほぼ同様のものであった。
【０２０６】
上記のような減少が起こる理由については十分調べられておらずよくわからないが、Ｓが導電性膜中に拡散してＰｄＳを形成し、これが通常の還元処理によっては還元されないため、金属Ｐｄとならずに残り、これが導電性膜を形成する微粒子の表面に偏析して微粒子内部の還元反応の進行を妨げるために抵抗値が若干高くなるのではないかと推測している。Ｎａと比べてＳのガラス中での拡散は非常に遅いと考えられ、０．０１μｍ程度の厚さの脱硫処理層が形成される事により、上記のような効果が得られるものと思われる。
【０２０７】
（実施例２）
参考例５の工程１から工程４までと同様の処理を行った後、実施例１と同様の紫外線オゾンアッシング装置を用いて酸素雰囲気中で３時間の紫外線照射処理を行う事により、脱硫処理層を形成した。次いで参考例５と同じ手順で画像形成装置を形成し、同様の評価を行った。輝度の均一性に関しては参考例５と同程度であり、実施例１と同様に放出電流が若干増加したことに対応して、全体の輝度は参考例５よりわずかながら高かった。これは実施例１の場合と同様に、導電性膜の抵抗値が脱硫処理層を設けない場合よりも低くなっているためであろうと推定される。ＳおよびＮａの濃度について、実施例１と同様の評価を行ったところ、ほぼ同様の結果が得られた。
【０２０８】
【発明の効果】
以上説明したように、基体表面に脱Ｎａ処理層、Ｎａ捕獲層、脱硫処理層を形成することにより、ＮａあるいはＳに起因する電子放出素子の特性のバラツキや特性の劣化を抑制し、かつ接合などの加工性に優れ、コスト的にも有利な青板ガラスを基体として用いて、電子放出素子、電子源およびそれを用いた画像形成装置を作成することが可能となった。
【図面の簡単な説明】
【図１】（ａ）は、本発明に関する電子放出素子の構成を示す模式図（平面図）
（ｂ）は、本発明に関する電子放出素子の構成を示す模式図（断面図）
【図２】本発明に関する電子放出素子の別の構成を示す模式図（断面図）
【図３】（ａ）〜（ｄ）は、本発明に関する電子放出素子の製造手順を説明するための模式図
【図４】（ａ），（ｂ）は、本発明に関する電子放出素子の製造に用いるパルス電圧波形の模式図
【図５】真空処理装置（測定評価装置）の構成を示す模式図
【図６】本発明に関する電子放出素子の、素子電圧Ｖｆと、素子電流Ｉｆ、放出電流Ｉｅの関係を示す模式図
【図７】本発明の電子源の構成を示す模式図
【図８】本発明の画像形成装置の構成を示す模式図
【図９】本発明の画像形成装置に用いる蛍光膜の構成を示す模式図
【図１０】駆動回路の一例を示すブロック図
【図１１】本発明の電子源の別の構成を示す模式図
【図１２】本発明の画像形成装置の別の構成を示す模式図
【図１３】画像形成装置の製造に用いる装置の概要を示す模式図
【図１４】フォーミング工程における配線の接続を示す模式図
【図１５】（ａ）〜（ｄ）は、本発明の電子源の製造手順を説明するための模式図
【図１６】（ｅ）〜（ｈ）は、本発明の電子源の製造手順を説明するための模式図
【図１７】本発明の画像形成装置の更に別の構成を示す模式図
【図１８】本発明の電子源の更に別の構成を示す模式図
【図１９】図１８の構成の電子源の製造手順を説明するための模式図
【図２０】（ａ）は、従来の表面伝導型電子放出素子の構成を示す、模式図（平面図）
（ｂ）は、従来の表面伝導型電子放出素子の構成を示す、模式図（断面図）
【図２１】混合ガスに曝露して還元したときの、導電性膜の電気抵抗の変化を示す。
【図２２】Ｎａ含有量の違いによる、導電性膜の還元反応速度の違いを示す模式図
【符号の説明】
１ 基体（の本体）
２，３ 素子電極
４ 導電性膜
５ 電子放出部
６ 表面処理層（脱Ｎａ処理層、Ｎａ捕獲層あるいはその両者の積層構造、あるいは脱硫処理層）
２１ 段差形成部材
５０ 素子電流Ｉｆを測定するための電流計
５１ 素子に電圧を印加するための電源
５２ 放出電流Ｉｅを測定するための電流計
５３ 高圧電源
５４ アノード電極
５５ 真空容器
５６ 排気装置
７１ 基板
７２ Ｘ方向配線
７３ Ｙ方向配線
７４ 電子放出素子
７５ 結線
８１ リアプレート
８２ 支持枠
８３ （フェースプレートの）ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ フェースプレート
８８ 外囲器
９１ 黒色導電材
９２ 蛍光体
１０１ 画像形成装置
１０２ 走査回路
１０３ 制御回路
１０４ シフトレジスタ
１０５ ラインメモリ
１０６ 同期信号分離回路
１０７ 変調信号発生回路
１１０ 基板
１１１ 電子放出素子
１１２ 共通配線
１２０ グリッド電極
１２１ 電子通過用空孔
１２２ 共通配線と接続された容器外端子
１２３ グリッド電極と接続された容器外端子
１３１ 画像形成装置
１３２ 排気管
１３３ 真空チャンバー
１３４ ゲートバルブ
１３５ 排気装置
１３６ 圧力計
１３７ 四重極質量分析器
１３８ ガス導入ライン
１３９ 導入制御手段
１４０ 導入物質源
１４１ 共通電極
１４２ 電源
１４３ 電流測定用抵抗
１４４ オシロスコープ
１５１ 層間絶縁層
１５２ コンタクトホール
１６１ 表面処理層の設けられていない部分
１７１ 素子電極
１７２ 下配線
１７３ 層間絶縁層
１７４ 上配線
【発明の属する技術分野】
本発明は、対向して設けられた一対の素子電極と、該一対の素子電極に接続し、その一部に電子放出部を有する導電性膜とを有する電子放出素子を１ないし複数基板上に配置してなる電子源とその製造方法、該電子源を用いた画像形成装置およびその製造方法ならびに該電子源の形成に使用する電子源形成用基板に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子の２種類のものが知られている。冷陰極電子放出素子には電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，"Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ"，Ａｄｖａｎｃｅ ｉｎＥｌｅｃｔｒｏｎ Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．Ａ．Ｓｐｉｎｄｔ，"ＰＨＹＳＩＣＡＬ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ"，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００３】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，"Ｏｐｅｒａｔｉｏｎ ｏｆ Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ"，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２， ６４６（１９６１）等に開示されたものが知られている。
【０００４】
表面伝導型電子放出素子型の例としては、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒｅｃｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９６５）等に開示されたものがある。
【０００５】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としは、前記エリソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ："Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｅ"９，３１７（１９７２）］、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ："ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．" ５１９ （１９７５）］、カーボン膜によるもの［荒木久他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００６】
また、表面伝導型電子放出素子の更なる改善に関し、本出願人により、多数の提案がなされている。
【０００７】
図２０（ａ）および（ｂ）に上記表面伝導型電子放出素子の典型的な構成を模式的に示す。図２０（ａ）は平面図、（ｂ）は断面図である。１は基体、２，３は基体上に対向して設けられた一対の素子電極、４は上記素子電極２、３に接続する導電性膜であり、その一部に電子放出部を有する。従来、該電子放出部の形成は、導電性膜４に通電フォーミングと呼ばれる通電処理によって形成するのが一般的であった。即ち、通電フォーミングとは前記導電性膜４が接続する上記一対の素子電極２、３の間に電圧を印加して該導電性膜に電流を流し、導電性膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部５を形成することである。尚、電子放出部５は導電性膜４の一部に亀裂が発生しその亀裂付近から電子放出が行われる。なお、上記通電フォーミング処理の際に印加される電圧は、直流電圧あるいはゆっくりと上昇する電圧であっても良いが、良い電子放出特性を得るためにはパルス電圧を繰り返し印加するのが好ましい。パルス電圧の波高値は一定に保持する方法、徐々に上昇させる方法など条件に応じて様々なものを採用しうる。
【０００８】
なお、上記通電フォーミング処理により好ましい電子放出特性を示す様に電子放出部を形成するためには、上記導電性膜は導電性微粒子により形成されたものであることが望ましい。上記のような導電性微粒子よりなる導電性膜を形成する方法は、特に限定されるものではないが、有機金属化合物を含む溶液を塗布して有機金属化合物の膜を形成した後、これを加熱処理して、金属および／または金属化合物の微粒子からなる導電性膜とする方法が挙げられる。この方法によれば、ガスデポジション法のように大型の真空装置を必要としないため、生産コストの低減の観点からも望ましい。また、インクジェット装置を用いた上記溶液を膜を形成する部分のみに塗布する方法を用いれば、導電性膜のパターニングのための別の工程を設ける必要がなく、同様の利点を有する。
【０００９】
上記導電性膜の材質としては、Ｐｄの有機化合物を大気中で加熱処理して形成したＰｄＯの微粒子を例としてあげることが出来る。この加熱処理は３００〜４００℃、十数分程度で行うのが典型的である。ＰｄＯは適度な導電性を有し、上記の通電フォーミング処理による電子放出部の形成を首尾よく行うことが出来る。更に、ＰｄＯは真空中で加熱したり、還元性のガスに曝露することにより、比較的容易に還元してＰｄに変化させることが出来る。上記の通電フォーミング処理による電子放出部形成を完了した後に、ＰｄＯを還元してＰｄとすることで、導電性膜の抵抗値を２桁程度低下させることが出来る。一旦電子放出部が形成された後には、導電性膜の抵抗を下げた方が素子の特性にとって好ましい場合があり、その場合には上記のような方法を利用することが出来る。
【００１０】
上記のような構成を有する電子放出素子を、基体上に複数配置して構成された電子源、およびそれを用いた画像形成装置についても、上記の中で示されている。電子源を、内部を真空に保持した外囲器中に保持して利用するためには、該電子源と外囲器、その他の部材とを接合する必要がある。この接合は、フリットガラスを用いて加熱、融着して行うのが一般的である。この時の加熱温度は、４００〜５００℃程度が典型的で、時間は外囲器の大きさなどによって異なるが１０分〜１時間程度が典型的である。
【００１１】
なお、外囲器の材質としては、フリットガラスによる接合が容易で確実であると言う点から、青板ガラスを用いることが好ましい。また、青板ガラスは比較的安価であると言う点からもまた好ましい。基体の材質としては、外囲器と熱膨張係数を合わせる必要性や、基体自体の外囲器との接合の確実性等から、同様に青板ガラスを用いることが望ましい。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記のように青板ガラスを基体として用いた場合には、以下のような問題が発生する場合があった。
【００１３】
すなわち、青板ガラスには成分としてアルカリ金属元素、特にＮａがＮａ2Ｏとして大量に含有されている。Ｎａ元素は熱による拡散が生じ易いため、プロセス中で高温にさらされると、青板ガラス上に形成された各種部材、特に導電性膜中にＮａが拡散し、その特性を変化させる場合がある。
【００１４】
上述のように、有機金属化合物を加熱処理して金属酸化物の微粒子膜を形成する場合には、例えば３００〜４００℃の温度に十数分間保持される。この際基板中のＮａが、導電性膜中に拡散する恐れがある。
【００１５】
導電性膜がＰｄＯ等の導電性の金属酸化物よりなる場合、上述したようにフォーミング処理による電子放出部形成の後に、還元処理を施し電気抵抗を低下させる処理を行う場合があるが、ＰｄＯ膜中にＮａが多く存在すると還元反応の速度が遅くなる場合がある。反応速度の遅くなる程度はＮａの量に応じて敏感に変化するため、多数の電子放出素子の特性を均一にそろえることが困難になる。予備的な検討によれば、ＰｄＯ膜中の金属元素のｍｏｌｅ比で、Ｎａ含有量が１０００ｐ．ｐ．ｍ．以下であれば、還元速度の低下はあまり重大ではないが、それを超えると還元にかかる時間が急激に延び始めることが確かめられた。図２１に、Ｈ2：２％-Ｎ2：９８％混合ガスに曝露して還元したときの、導電性膜の電気抵抗の変化を示す。
【００１６】
また、導電性膜中のＮａの含有量を、上述のように１０００ｐ．ｐ．ｍ．以下とするためには、予備的な検討により、該導電性膜が形成されている基板の表面において、全金属元素（なお、以下では便宜上、基板の成分について述べる場合、Ｎａ，Ｋ，Ｃａ，Ｍｇ等のほか、Ｓｉ，Ｐも「金属元素」と呼ぶ。）に対するＮａの比が２ａｔ．％以下とすれば良いことがわかった。なお、上述の基板表面におけるＮａの含有量は、２次イオン質量分光法（ＳＩＭＳ）の測定から後述する方法により得られた値で、表面から５ｎｍ程度の深さまでの量である。
【００１７】
なお、還元処理に対する影響は、Ｎａだけでなく、同じく基板中に含まれるＳも同様に影響する可能性がある。Ｓが還元処理に影響するメカニズムは良く分かっていないが、次のようなメカニズムが考えられよう。ＳがＰｄＯ中に入るとＰｄＳが形成され、これは還元処理によってもほとんど還元されずに残る。しかし、基板に含まれるＳの量はわずかであり、これだけで還元反応への影響を説明することは出来ない。還元されにくいＰｄＳが導電性膜を形成するＰｄＯ微粒子の表面に形成されこれが還元反応の進行が妨げるのではないだろうか。
【００１８】
いずれにしてもＳが基板中に含まれていると、その量が少なくても多少影響が出る場合があり、基板表面付近のＳは出来るだけ減少させておくことが望ましく、実用的には簡易な測定による検出限界以下にすることが望ましい。具体的には、比較的簡易で定量性のあるＸ線光電子分光分析法による通常の測定で、検出限界である０．１ａｔ．％（この値は、深さ５ｎｍまでの領域の全原子に対する比率である。）程度以下とすることが望ましい。
【００１９】
いずれにしても、還元のされ方が素子ごとに異なると、電子放出を生じさせるとき、実効的に各素子の電子放出部にかかる電圧が異なり、これも電子放出特性のバラツキの要因となる。また、還元が不完全で、導電性膜の抵抗値が高い場合には、放出電流の値が低下する場合がある。
【００２０】
電子源の基板、外囲器の部材などをフリットガラスを用いて融着、接合する場合には、更に高温にさらされるため、Ｎａ（及びＳ）の導電性膜中への拡散量は大幅に増え、事態が一層深刻となってしまう。
【００２１】
しかしながら、基体に石英など青板ガラス以外の材質を用いることは、材料自体も高価であるだけでなく、接合などの加工が困難になるため、避ける必要がある。
【００２２】
このために用いられる方法の一つは、青板ガラス基板の表面に、ＳｉＮ（特開平８-１６２００１）あるいはＳｉＯ2膜をスパッタリングなどの方法により形成することである。しかしながら、この方法では青板ガラス基板とＳｉＮあるいはＳｉＯ2膜の間に応力が生じ、ＳｉＮあるいはＳｉＯ2をあまり厚くすると剥離してしまうため、厚さに限度があり、プロセスでの処理条件が高温・長時間になった場合、十分な効果が得られなくなる。また、膜の形成のためにはスパッタリング装置が必要で、基板の大きさに対しかなり大きな装置が必要となり、製造コストを増大させる原因にもなる。
【００２３】
従って、このような方法によらず、上記ＮａおよびＳの、導電性膜などへの拡散による悪影響を回避する方法が必要である。
【００２４】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の構成について以下に説明する。
【００２５】
本発明は、電子放出素子が、その表面上に配置される基板であって、該基板は、ナトリウムおよび硫黄を含有する基板であり、該基板の少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ、前記電子放出素子が配置されている表面での硫黄濃度が０．１ａｔ．％以下であることを特徴とする基板であり、
基板と、該基板表面上に配置された電子放出素子とを有する電子源であって、該基板は、ナトリウムおよび硫黄を含有する基板であり、該基板の少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ、前記電子放出素子が配置される表面での硫黄濃度が０．１ａｔ．％以下であることを特徴とする電子源であり、
基板と該基板表面上に配置された電子放出素子とを有する電子源と、該電子源からの電子の照射により画像を形成する画像形成部材とを備える画像形成装置であって、該電子源は、本発明の電子源であることを特徴とする画像形成装置であり、
基板と、該基板表面上に配置された電子放出素子とを有する電子源の製造方法であって、ナトリウムおよび硫黄を含有し、少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ前記電子放出素子が配置される表面での硫黄濃度が０．１ａｔ．％以下である基板の該表面上に該電子放出素子を形成する工程を有することを特徴とする電子源の製造方法であり、
基板と該基板表面上に配置された電子放出素子とを有する電子源と、該電子源からの電子の照射により画像を形成する画像形成部材とを備える画像形成装置の製造方法であって、該電子源が、本発明の方法にて製造されることを特徴とする画像形成装置である。
【００２６】
本発明は、対向する一対の素子電極と、該素子電極に接続し、電子放出部を含む導電性膜とよりなる電子放出素子を、基体上に１つないし複数有してなる電子源、それを用いた画像形成装置およびそれらの製造方法であり、とりわけ上記電子源の基体に特徴を有するものである。すなわち、上記基体の本体は接合などの加工に適したＮａを含有するガラス、例えばいわゆる「青板ガラス」よりなり、その組成には多くの種類があるが、前記の青板ガラスは、おおむねＳｉＯ2：６９〜７５％，Ｎａ2Ｏ：１０〜１７％，その他にＫ2Ｏ，ＣａＯ，ＭｇＯ等を含むものである。
【００２７】
本発明の電子源および画像形成装置の構成上の特徴は、上記基体の少なくとも電子放出素子の設けられている側の面の、電子放出素子の設けられている領域において、Ｎａの濃度が深さ方向に分布を有し、基体の内部のＮａ濃度が一定となっている領域のＮａ濃度よりも表面におけるＮａ濃度が低くなっていることである。
【００２８】
続いて上記の本発明の電子源および画像形成装置を実現するための、製造方法の特徴について述べる。本発明の第１の実施形態においては、その製造に用いる基体は初期の状態において、その表面にＮａの含有量を減少させた領域（脱Ｎａ処理層）を有するものであり、組成としては全金属元素に対するＮａの比率が２ａｔ．％以下となっていることを要する。
【００２９】
この層の必要な厚さｄは、電子源ないし画像形成装置の形成工程において上記基体がさらされる熱処理温度Ｔ（Ｋ）と熱処理時間ｔ（ｓｅｃ．）の関数として決まり、熱処理によるＮａの拡散により基体表面の脱Ｎａ処理層と導電性膜の界面でのＮａの含有量が上昇しても、全金属元素に対し２ａｔ．％以下に抑えられるように設定される。
【００３０】
これは、実験により求めることも出来るが、１次元の拡散モデルからおよその値を見積もることが出来る。すなわち、基体本体のＮａの濃度をＣ S 、脱Ｎａ処理層と導電性膜の界面でのＮａ濃度をＣ、脱Ｎａ処理層の厚さをｄ、脱Ｎａ処理層中でのＮａの拡散係数をＤｔとし、脱Ｎａ処理層中には実質的にＮａが存在せず、基体本体の脱Ｎａ処理層との界面近傍でのＮａ濃度は不変であるとして単純化すると、次の関係
Ｃ／Ｃｓ＝ｅｒｆｃ［ｄ／｛２（Ｄｔ）1/2｝］ （１）
が成り立つ。ここでｅｒｆｃ（ｘ）は補誤差関数（ｅｒｒｏｒ ｆｕｎｃｔｉｏｎ ｃｏｍｐｌｅｍｅｎｔ）であり、誤差関数（ｅｒｒｏｒ ｆｕｎｃｔｉｏｎ）ｅｒｆ（ｘ）とは
ｅｒｆｃ（ｘ）＝１−ｅｒｆ（ｘ） （２）
の関係にある。誤差関数ｅｒｆ（ｘ）は、
【００３１】
【数１】
Ｄｔ＝Ｄ0ｅｘｐ［-Ｅａ／ｋＴ］ （４）
で表される。Ｄ0は定数、Ｅａは活性化エネルギー、ｋはＢｏｌｔｚｍａｎｎ定数（〜１．３８×１０23 ）である。ＳｉＯ2中での拡散係数は、室温で１．０×１０-21（ｃｍ2／ｓｅｃ．）、４５０℃（７２３Ｋ）で６．１×１０-9（ｃｍ2／ｓｅｃ）程度という値が得られており、これからＥａ＝１．７×１０-19（Ｊ），Ｄ0＝１．１×１０-1（ｃｍ2／ｓｅｃ．）程度と求められる。これらを用いて、熱処理工程に耐えることの出来る脱Ｎａ処理層の厚さを見積もることが出来る。
【００３２】
実際には、基体本体から、脱Ｎａ処理層へＮａが拡散して行くと、界面におけるＮａの量は減少するので、上記のモデルから求めた厚さよりも若干薄くても期待できる場合もある。
【００３３】
上述したように、脱Ｎａ処理層表面でのＮａの含有量が（全金属元素に対して）２ａｔ．％以下となるためには、基体内部に比べて１／１０〜１／１５程度に減少していることが必要で、上述の式（１）によれば、脱Ｎａ処理層の上記の（Ｄｔ）1/2の２．４倍程度であれば良い事がわかる。
【００３４】
例えば、有機金属化合物を加熱処理して導電性膜を形成する工程が、３５０℃１０分間の熱処理であるとすると、上記の活性化エネルギーの値から、拡散係数はＤｔ＝２．９×１０-10（ｃｍ2／ｓｅｃ．）となり、約１０μｍの厚さが必要となる。また、基体と外囲器の部材との接合には更に高温の処理が必要であり、例えば４５０℃１０分間の熱処理を行う場合には、約５０μｍの厚さが必要となる。
【００３５】
本発明の電子源および画像形成装置の作成条件を考慮し、前記の式により脱Ｎａ処理層の条件を設定する。基板として利用可能な青板ガラスの組成には、様々なものがあるが、全金属元素に対するＮａの比率すなわち、式（１）のＣｓは２０ａｔ．％程度である。式（４）の係数Ｄ0として上に示した値は、緻密に形成されたＳｉＯ2に対するものであり、実際の基板においてはこれよりも大きくなる場合があり、最大で上記の値の２倍程度となる。導電性膜を有機金属化合物の熱分解により形成する場合の加熱温度は、有機金属化合物の分解温度より高くする必要がある。導電性膜としてＰｄあるいはＰｄＯないし両者の混合物を用いる場合、化合物の種類にもよるが、有機Ｐｄ化合物が分解して金属Ｐｄとなるためには、２５０℃以上が必要である。また、加熱時の雰囲気などにもよるが、Ｐｄが酸化されてＰｄＯとなるためには更に高温とする必要があり、最高で４００℃に加熱する場合がある。この処理に要する時間は、５分から２０分程度である。以上の条件から導電性膜形成のための加熱処理に対処するために必要な、脱Ｎａ処理層の厚さは、条件に応じて１〜４０μｍの範囲となる。
【００３６】
また、本発明の電子源を用いた画像形成装置を形成するために様々な部材を接合するのに、フリットガラスを用いて接合する場合には、４００〜５００℃の加熱処理を行う。処理に必要な時間は１０〜２０分程度である。この条件を考慮すると、式（１）から必要な脱Ｎａ処理層の厚さは２０〜１４０μｍである。もちろんこれよりも厚い処理層を形成すればＮａに起因する問題に対処できるのであるが、この層があまり厚くなると何らかの悪影響があるかもしれないので、不必要に厚くせず、上記の範囲の適当な厚さとすることが望ましい。なお、上記画像形成装置の部材の接合には、上述の温度よりも低温の加熱処理で接合できるフリットガラスを用いる事もでき、その場合には上記脱Ｎａ処理層の厚さはもっと薄くても良く、上述の値に限定されるものではない。
【００３７】
なお、上記脱Ｎａ処理層は、電子放出素子の導電性膜の形成される部分にあれば効果があり、更に配線などの形成される部分に形成された場合にも、条件によっては材料の特性の変化を抑制する効果が期待できる。一方、外囲器の部材などと接合する部分では、基体本体と同様にＮａ2Ｏを含む組成の方がフリットガラスとの接着性がよいため、この部分には上記脱Ｎａ処理層を設けない方が好ましい。このように、一部に脱Ｎａ処理層を設けないようにするためには、脱Ｎａ処理を、当該部分をマスクなどで覆って行えばよい。
【００３８】
脱Ｎａ処理の方法としては、Ｎａがガラス中で移動しやすいことを利用し、基体表面に硫酸塩として析出させることにより、表面近傍のＮａイオンを外部に取り出し、これを水などで洗浄する方法が好ましく用いられる。基体表面に硫酸塩として析出させる方法としては、二酸化硫黄ＳＯ2を含む雰囲気中で高温に保持する方法、基体表面に硫黄アンモニウムを置き、これを高温に保持する方法などが使用できる。
【００３９】
析出した硫酸ナトリウムは水により洗浄することが出来る。洗浄後は脱Ｎａ処理層表面に水が含まれた状態になっているので、乾燥工程を行うのが望ましい。この時あまり温度を高くすると、基体内部のＮａが再び脱Ｎａ処理層中に拡散するので、適当な温度たとえば１２０℃程度に設定する。
【００４０】
本発明の第２の実施形態の特徴は、上記青板ガラスよりなる基体の表面に、Ｎａ捕獲層を形成するものである。Ｎａ捕獲層とは、Ｎａイオンの拡散を抑制する材質よりなる層であり、具体的な材質としては、ＳｉＯ2を主成分とし、リン（Ｐ）を３〜１０％程度含有するガラス、あるいは青板ガラス中のＮａをＫで置換したガラス、があげられる。このような材質の層を設けることにより、青板ガラス中のＮａが上記電子放出素子の導電性膜などの部材中に入り込み、その特性を変化させるのを防ぐことが出来る。Ｎａ捕獲層の形成方法は、化学気相堆積（ＣＶＤ）法などの薄膜堆積法、あるいは青板ガラスを溶融したカリウム塩に浸潰し、ＮａとＫのイオン交換を行う方法などが具体的に挙げられる。
【００４１】
上述の第１の実施形態の方法に比較し、Ｎａの拡散速度が遅いため、Ｎａ捕獲層は比較的薄くても効果が期待できる。
【００４２】
また、第１の実施形態の場合と同様に、外囲器の部材などとの接合部材においては、Ｎａ捕獲層を形成せず、フリットガラスと青板ガラスの基体が直接接触するようになっている方が好ましい。
【００４３】
なお、第１の実施形態と第２の実施形態とを併用することも可能である。
【００４４】
上記の方法により形成された電子源および画像形成装置の基体の、電子放出素子の形成されている領域におけるＮａ濃度の深さ方向の分布は、例えば２次イオン質量分光法（ＳＩＭＡ）を用いて測定することが出来る。図２２はその結果を模式的に示したものである。
【００４５】
上述の基体に形成されたＮａ濃度の低い層すなわち脱Ｎａ処理層、Ｎａ捕獲層のＮａ濃度のプロファイルは上述した加熱処理を経て電子源、ないしそれを用いた画像形成装置として完成した時点では元のまま残っているのではない。
【００４６】
図２２の曲線ｃは、上記の脱Ｎａ処理層、Ｎａ捕獲層が形成された直後のＮａ濃度プロファイルを示す。本発明の方法により形成された電子源ないし画像形成装置では、上記のＮａ濃度は、曲線ａで示す様に変化する。すなわち、基体の内部では一定でありこれは上記のＮａ濃度の低下した層を設ける前のガラスの値と一致し、基体の表面付近ではその値は内部での値より小さくなっている。また、Ｎａ濃度が基体内部での値に達する深さは、はじめに形成したＮａ濃度の低い層の厚さｄにほぼ一致していた。図ではこの深さをｄ'で示した。
【００４７】
これに対し、Ｎａ濃度の低い層を設けなかった場合、あるいはその厚さが製造中の加熱処理条件に対して不十分であった場合には、曲線ｂで示すように、基体表面でのＮａ濃度が内部の値よりも上昇していることが分かった。これは、基体内部から表面に向かってＮａが拡散し、これが表面付近に偏析したためと考えられる。なお、曲線ａでは表面のごく近くではＮａ濃度が若干上昇し、曲線ｂでは逆に若干低下しているが、これはコンタミネーションや、測定の際のクリーニングによる影響で、本質的なものではない。したがって、ＣｓａないしＣｓｂとして示したようにコンタミネーションなどの影響を受けない表面から少し下のピークの値を表面におけるＮａ濃度とみなして、測定を行った。
【００４８】
基体表面でのＮａ濃度が内部よりも低くなっている場合には、Ｎａの悪影響を抑制するための何らかの効果があるが、表面付近での濃度が、全金属元素に対するＮａの比率として２％以下に止まっていれば顕著な効果が期待される。
【００４９】
本発明の第３の実施形態は、基本表面に脱硫処理層を設けることである。青板ガラス中には若干ではるがＳが含まれる場合があり、導電性膜中にＳが入り込むと、還元処理の速度が遅くなったり、処理が不完全になったりする場合がある。なお、Ｓは基体のみから発生するのではなく、プロセス中の様々な要因により、Ｓによる汚染が生ずる恐れがある。このため、必要に応じてプロセスの各段階で脱硫処理を行う場合があるが、基体中のＳに関しては最初に処理しておく必要がある。なお、上述した脱Ｎａ処理によって、Ｓの除去が同時になされる場合があり、この場合には脱Ｎａ処理の効果と同時に脱硫処理の効果を得ていることになる。しかし、場合によっては脱硫処理を別途行うことにより一層の効果が得られる場合もある。脱硫処理層のＳ濃度は０．１ ａｔ．％以下、その厚さは０．０１μｍ以上であることが望ましい。また、Ｓによる悪影響は、基体が上記のＮａを多く含む青板ガラスでなくても生じる場合があり、この処理による効果は、青板ガラスの場合に限らない。
【００５０】
【発明の実施の形態】
本発明を適用する電子放出素子およびその製造方法について説明する。図１（ａ）および（ｂ）に本発明の電子放出素子の構造を模式的に示す。図１（ａ）は平面図、図１（ｂ）は断面図である。１は青板ガラスよりなる基体の本体、２、３は素子電極、４は導電性膜、５は電子放出部である。６は脱Ｎａ処理層、Ｎａ捕獲層、あるいはその両者の積層構造、あるいは脱硫処理層を示す。
【００５１】
図２に本発明を適用する電子放出素子の別の構造の例を、模式的に示す。２１は段差形成部材であり、電子放出部５が段差形成部材の側面に形成された構成となっている。段差形成部材の材質は、スパッタリング法で形成されたＳｉＯ2膜など、ＮａおよびＳの含有量が十分に少ないものを用いる。
【００５２】
素子電極２，３の材料としては、一般的な導体材料を用いることができる。これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属或は合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ-Ａｇ等の金属或は金属酸化物とガラス等から構成される印刷導体、Ｉｎ2Ｏ3-ＳｎＯ2等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
【００５３】
素子電極間隔Ｌ、素子電極長さＷ、導電性膜４の形状等は、応用される形態等を考慮して、設計される。素子電極間隔Ｌは、好ましくは、数百ｎｍから数百μｍの範囲とすることができ、より好ましくは、数μｍから数十μｍの範囲とすることができる。
【００５４】
素子電極長さＷは、電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲とすることができる。素子電極２，３の膜厚は、数十ｎｍから数μｍの範囲とすることができる。
【００５５】
尚、図１および２に示した構成だけでなく、基板１の表面処理層６上（あるいは更に段差形成部材２１上）に、導電性膜４、対向する素子電極２，３の順に積層した構成とすることもできる。
【００５６】
導電性膜４には、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。その膜厚は、素子電極２，３へのステップカバレージ、素子電極２，３間の抵抗値及び後述するフォーミング条件等を考慮して適宜設定されるが、通常は、０．１ｎｍの数倍から数百ｎｍの範囲とするのが好ましく、より好ましくは１ｎｍより５０ｎｍの範囲とするのが良い。その抵抗値は、Ｒｓが１０2から１０7Ω／□の値である。なおＲｓは、厚さがｔ、幅がｗで長さが１の薄膜の長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ（１／ｗ）とおいたときに現れる量で、薄膜の抵抗率をρとすると、Ｒｓ＝ρ／ｔである。本願明細書において、フォーミング処理については、通電処理を例に挙げて説明するが、フォーミング処理はこれに限られるものではなく、膜に亀裂を生じさせて高抵抗状態を形成する処理を包含するものである。
【００５７】
導電性膜４を構成する材料は、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ、，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3等の酸化物等の中から適宜選択される。
【００５８】
電子放出部５は、導電性膜４の一部に形成された高抵抗の亀裂により構成され、導電性膜４の膜厚、膜質、材料及び後述する通電フォーミング等の手法等に依存したものとなる。電子放出部５の内部には、０．１ｎｍの数倍から数十ｎｍの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性膜４を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。電子放出部５及びその近傍の導電性膜４には、炭素及び／または炭素化合物を有することもできる。
【００５９】
上述の電子放出素子の製造方法としては様々な方法があるが、その一例を図３に模式的に示す。
【００６０】
以下、図１及び図３を参照しながら製造方法の一例について説明する。図３においても、図１に示した部位と同じ部位には図１に付した符号と同一の符号を付している。
【００６１】
１）青板ガラス製の基体１の表面に、表面処理層６を形成した後、洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて素子電極２，３を形成する。あるいはオフセット印刷、スクリーン印刷法により適当な印刷材料を所定形状に配置し、加熱処理して素子電極２，３を形成する。（図３（ａ））。
【００６２】
２）素子電極２，３を設けた表面処理層６上に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、前述の導電性膜４を構成する主な金属元素を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜４を形成する（図３（ｂ））。ここでは、有機金属溶液の塗布法を挙げて説明したが、導電性膜４の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることもできる。
【００６３】
３）つづいて、フォーミング工程を施す。このフォーミング工程の方法の一例として通電処理による方法を説明する。素子電極２，３間に、不図示の電源を用いて、通電を行うと、導電性膜４の部位に、構造の変化した電子放出部５が形成される（図３（ｃ））。通電フォーミングによれば導電性膜４に局所的に破壊、変形もしくは変質等の構造の変化した部位が形成される。該部位が電子放出部５を構成する。通電フォーミングの電圧波形の例を図４に示す。
【００６４】
電圧波形は、パルス波形が、好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図４（ａ）に示した手法とパルス波高値を増加させながら、電圧パルスを印加する図４（ｂ）に示した手法がある。
【００６５】
図４（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅｃ．〜１０ｍｓｅｃ．、Ｔ２は、１０μｓｅｃ．〜１０ｍｓｅｃ．の範囲で設定される。三角波の波高値（通電フォーミング時のピーク電圧）は、電子放出素形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は三角波に限定されるものではなく、短波形など所望の波形を採用することができる。
【００６６】
図４（ｂ）におけるＴ１及びＴ２は、図４（ａ）に示したのと同様とすることができる。三角波の波高値（通電フォーミング時のピーク電圧）は、例えば０．１Ｖステップ程度ずつ、増加させることができる。
【００６７】
通電フォーミングの処理の終了は、パルス間隔Ｔ２中に、導電性膜４を局所的に破壊、変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば０．１Ｖ程度の電圧印加により流れる素子電流を測定し、抵抗値を求めて、ＩＭΩ以上の抵抗を示した時、通電フォーミングを終了させる。
【００６８】
４）フォーミングを終えた素子には活性化工程と呼ばれる処理を施すのが好ましい。活性化工程とは、この工程により、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化する工程である。
【００６９】
活性化工程は、例えば、有機物質のガスを含有する雰囲気で、通電フォーミングと同様に、パルスの印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。このときの好ましい有機物質のガス圧は、前述の応用の形態、真空容器の形状や、有機物質の種類などにより異なるため場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデビド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ハルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等あるいはこれらの混合物が使用できる。この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するようになる。
【００７０】
活性化工程の終了判定は、素子電流Ｉｆと放出電流Ｉｅを測定しながら、適宜行う。なおパルス幅、パルス間隔、パルス波高値などは適宜設定される。
【００７１】
炭素及び炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを含有する、ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）であり、その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎｍ以下の範囲とすることがより好ましい。
【００７２】
５）このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。
【００７３】
前記活性化の工程で、排気装置として油拡散ポンプやロータリーポンプを用い、これから発生するオイル成分に由来する有機ガスを用いた場合は、この成分の分圧を極力低く抑える必要がある。真空容器内の有機成分の分圧は、上記の炭素及び炭素化合物がほぼ新たに堆積しない分圧で１．３×１０-6Ｐａ以下が好ましく、さらには１．３×１０-6Ｐａ以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、８０〜２５０℃好ましくは１５０℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、１×１０-6Ｐａ以下が好ましく、さらに１．３×１０-6Ｐａ以下が特に好ましい。
【００７４】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、真空度自体は多少低下しても十分安定な特性を維持することが出来る。
【００７５】
このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、また真空容器や基板などに吸着したＨ2Ｏ，Ｏ2なども除去でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、安定する。
【００７６】
上述した工程を経て得られた本発明を適用可能な電子放出素子の基本特性について図５、図６を参照しながら説明する。
【００７７】
図５は、真空処理装置の一例を示す模式図であり、この真空処理装置は測定評価装置としての機能も兼ね備えている。図５においても、図１に示した部位と同じ部位には図１に付した同一の符号を付している。図５において、５５は真空容器であり、５６は排気装置である。真空容器５５内には電子放出素子が配されている。５１は、電子放出素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２，３間の導電性膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極である。５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。一例として、アノード電極の電圧を１ｋＶ〜１０ｋＶの範囲とし、アノード電極と電子放出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測定を行うことができる。
【００７８】
真空容器５５内には、不図示の真空計の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。排気ポンプ５６は、ターボポンプ、ロータリーポンプからなる通常の高真空装置系と更に、イオンポンプ等からなる超高真空装置系とにより構成されている。ここに示した電子源基板を配した真空処理の全体は、不図示のヒーターにより加熱できる。従って、この真空処理装置を用いると、前述の通電フォーミング以降の工程も行うことができる。
【００７９】
図６は、図５に示した真空処理装置を用いて測定された放出電流Ｉｅ，素子電流Ｉｆと素子電流Ｖｆの関係を模式的に示した図である。図６においては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいので、任意単位で示している。なお、縦・横軸ともリニアスケールである。
【００８０】
図６からも明らかなように、本発明を適用可能な電子放出素子は、放出電流Ｉｅに関して対する三つの特徴的性質を有する。
即ち、
（ｉ）本素子はある電圧（しきい値と呼ぶ、図７中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。つまり、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子である。
（ｉｉ）放出電流Ｉｅが素子電圧Ｖｆに単調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
（ｉｉｉ）アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。つまり、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００８１】
以上の説明より理解されるように、本発明を適用可能な電子放出素子は、入力信号に応じて、電子放出性を容易に制御できることになる。この性質を利用すると複数の電子放出を配して構成した電子源、画像形成装置等、多方面への応用が可能となる。
【００８２】
図６においては、素子電流Ｉｆが素子電圧Ｖｆに対して単調増加する（以下、「ＭＩ特性」という。）例を実線に示した。素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵抗特性（以下、「ＶＣＮＲ特性」という。）を示す場合もある（不図示）。これら特性は、前述の工程を制御することで制御できる。
【００８３】
本発明を適用可能な電子放出素子の応用例について以下に述べる。本発明を適用可能な電子放出素子の複数個を基板上に配列し、例えば電子源あるいは、画像形成装置が構成できる。
【００８４】
電子放出素素子の配列については、種々のものが採用できる。一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数配置し（行方向と呼ぶ）、この配線と直交する方向（列方向と呼ぶ）で、該電子放出素子の上方に配した制御電極（グリッドとも呼ぶ）により、電子放出素子からの電子を制御駆動するはしご状配置のものがある。これとは別に、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。まず単純マトリクス配置について以下に詳述する。
【００８５】
本発明を適用可能な電子放出素子については、前述したとおり（ｉ）ないし（ｉｉｉ）の特性がある。即ち、電子放出素子からの放出電子は、しきい値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と幅で制御できる。一方、しきい値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子に、パルス状電圧を適宜印加すれば、入力信号に応じて、電子放出素子を選択して電子放出量を制御できる。
【００８６】
以下この原理に基づき、本発明を適用可能な電子放出素子を複数配して得られる電子源基板について、図７を用いて説明する。図７において、７１は基板であり上記の表面処理層があらかじめ設けられている。７２はＸ方向配線、７３はＹ方向配線である。７４は電子放出素子、７５は結線線である。
【００８７】
ｍ本のＸ方向配線７２はＤｘ１，Ｄｘ２，．．．，Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。Ｙ方向配線７３はＤｙ１，Ｄｙ２，．．．，Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線７２と同様に形成される。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７３との間には、不図示の層間絶緑層が設けられており、両者を電気的に分離している（ｍ、ｎは、共に正の整数）。
【００８８】
不図示の層間絶緑層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線７２を形成した基板７１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線７２とＹ方向配線７３の交差部の電位差に耐え得るように、膜厚、材科、製法が、適宜設定される。Ｘ方向配線７２とＹ方向配線７３は、それぞれ外部端子として引き出されている。
【００８９】
放出端子７４を構成する一対の電極（不図示）は、ｍ本のＸ方向配線７２とｎ本のＹ方向配線７３と導電性金属等からなる結線７６によって電気的に接続されている。
【００９０】
配線７２と配線７３を構成する材料、結線７５を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これら材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【００９１】
Ｘ方向配線７２には、Ｘ方向に配列した放出素子７４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線７３には、Ｙ方向に配列した放出素子７４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００９２】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【００９３】
このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図８と図９及び図１０を用いて説明する。図８は、画像形成装置の一例を示す模式図であり、図９は、図８の画像形成装置に使用される蛍光膜の模式図である．図１０は、ＮＴＳＣ方式のテレビ信号に応じて表示を行なうための駆動回路の一例を示すブロック図である。
【００９４】
図８において、７１は電子放出素子を複数配した電子源基板、８１は電子源基板７１を固定したリアプレート、８６はガラス基板８３の内面に蛍光膜８４とメタルバック８６等が形成されたフェースプレートである。８２は、支持枠であり該支持枠８２には、リアプレート８１、フェースプレート８６が低融点のフリットガラスなどを用いて、接合される。
【００９５】
７４は、図１における電子放出部に相当する。７２、７３は、電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【００９６】
外囲器８８は、上述の如く、フェースプレートである８６、支持枠８２、リアプレート８１で構成される。リアプレート８１は主に基板７１の強度を補強する目的で設けられるため、基板７１自体で十分な強度を持つ場合は別体のリアプレート８１は不要とすることができる。即ち、基板７１に直接支持枠８２を封着し、フェースプレート８６、支持枠８２及び基板７１で外囲器８８を構成しても良い。一方、フェースプレート８６、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器８８を構成することもできる。
【００９７】
図９は、蛍光膜を示す模式図である。蛍光膜８４は、モノクロームの場合は蛍光体のみから構成することができる。カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材９１と蛍光体９２とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体９２間の塗り分け部を黒くすることで混色等を目立たくなくすることと、蛍光膜８４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられる黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【００９８】
ガラス基板８３に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈殿法、印刷法等が採用できる。蛍光膜８４の内面側には、通常メタルバック８５が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート８６側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは、蛍光膜作製後、蛍光膜のない面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作製できる。
【００９９】
フェースプレート８６には、更に蛍光膜８４の導電性を高めるため、蛍光膜８４の外面側に透明電極（不図示）を設けてもよい。
【０１００】
前述の封着を行う際には、カラーの場合は各色蛍光体と電子放出電子とを反応させる必要があり、十分な位置合わせが不可欠となる。
【０１０１】
図８に示した画像形成装置の製造方法の一例を以下に説明する。
【０１０２】
図１３はこの工程に用いる装置の概要を示す模式図である。画像形成装置１３１は、排気管１３２を介して真空チャンバー１３３に連結され、さらにゲートバルブ１３４を介して排気装置１３５に接続されている。真空チャンバー１３３には、内部の圧力及び雰囲気中の各成分の分圧を測定するために、圧力計１３６、四重極質量分析器１３７等が取り付けられている。画像表示装置１３１の外囲器８８内部の圧力などを直接測定することは困難であるため、該真空チャンバー１３３内の圧力などを測定し、処理条件を制御する。
【０１０３】
真空チャンバー１３３には、さらに必要なガスを真空チャンバー内に導入して雰囲気を制御するため、ガス導入等ライン１３８が接続されている。該ガス導入ライン１３８の他端には導入物質源１４０が接続されており、導入物質がアンプルやボンベなどに入れて貯蔵されている。ガス導入ラインの途中には、導入物質を導入するレートを制御するための導入制御手段１３９が設けられている。該導入量制御手段としては具体的には、スローリークバルブなど逃す流量を制御可能なバルブや、マスフローコントローラーなどが、導入物質の種類に応じて、それぞれ使用が可能である。
【０１０４】
図１３の装置により外囲器８８の内部を排気し、フォーミングを行う。この際、例えば図１４に示すように、Ｙ方向配線７３を共通電極１４１に接続し、Ｘ方向配線７２の内の一つに接続された素子に電源１４２によって、同時に電圧パルスを印加して、フォーミングを行うことができる。パルスの形状や、処理の終了の判定などの条件は、個別素子のフォーミングについての既述の方法に準じて選択すればよい。また、複数のＸ方向配線に、位相をずらせたパルスを順次印加（スクロール）することにより、複数のＸ方向配線に接続された素子をまとめてフォーミングする事も可能である。図中１４３は電流測定用抵抗を、１４４は、電流測定用のオシロスコープを示す。
【０１０５】
フォーミング終了後、活性化工程を行う。外囲器８８内は、十分に排気した後、有機物質がガス導入ライン１８８から導入される。あるいは、個別素子の活性化方法として記述のように、まず油拡散ポンプやロータリーポンプで排気し、これによって真空雰囲気中に残留する有機物質を用いても良い。また、必要に応じて有機物質以外の物質も導入される場合がある。この様にして形成した、有機物質を含む雰囲気中で、各電子放出素子に電圧を印加することにより、炭素あるいは炭素化合物、ないし両者の混合物が電子放出部に堆積し、電子放出量がドラスティックに上昇するのは、個別素子の場合と同様である。このときの電圧の印加方法は、上記フォーミングの場合と同様の結線により、一つの方向配線につながった素子に、同時の電圧パルスを印加すればよい。
【０１０６】
活性化工程終了後は、個別素子の場合と同様に、安定化工程を行うことが好ましい。外囲器８８を加熱して、８０〜２５０℃に保持しながら、イオンポンプ、ソーブションポンプなどのオイルを使用しない排気装置１３５により排気管１３２を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器８８の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器８８の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器８８内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器８８内の雰囲気を維持するものである。
【０１０７】
次に、単純マトリクス配置の電子源を用いて構成した画像形成装置に、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図１０を用いて説明する。図１０において、１０１は画像形成装置、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタである。１０５はラインメモリ、１０６は同期信号分離回路、１０７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１０８】
画像形成装置１０１は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｏｘ１乃至Ｄｏｘｍには、画像形成装置内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１０９】
端子Ｄｙ１乃至Ｄｙｎには、前記走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０ｋＶの直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【０１１０】
走査回路１０２について説明する。同回路は、内部にＭ個のスイッチング素子を備えたもので（図中、Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０Ｖ（グランドレベル）のいずれか一方を選択し、画像形成装置１０１の端子Ｄｘ１ないしＤｘｍと電気的に接続される。Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組合わせることにより構成することができる。
【０１１１】
直流電圧源Ｖｘは、本例の場合には電子放出素子の特性（電子放出しきい値電圧）に基づいて走査されていない素子に印加される駆動電圧が電子放出しきい値電圧以下となるような一定電圧を出力するよう設定されている。
【０１１２】
制御回路１０３は、外部より入力する画像信号に基づいて適切な表示が行われるように各部の動作を整合させる機能を有する。制御回路１０３は、同期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に応じてＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【０１１３】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路１０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１０４に入力される。
【０１１４】
シフトレジスタ１０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するもので、前記制御回路１０３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ１０４のシフトクロックであるということもできる。）。シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１０４より出力される。
【０１１５】
ラインメモリ１０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉ'ｄ１乃至Ｉ'ｄｎとして出力され、変調信号発生器１０７に入力される。
【０１１６】
変調信号発生器１０７は、画像データＩ'ｄ１乃至Ｉ'ｄｎの各々に応じて電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて画像形成装置１０１内の電子放出素子に印加される。
【０１１７】
前述したように、本発明を適用可能な電子放出素子は放出電流Ｉｅに対して以下の基本特性を有している。即ち、電子放出には明確なしきい値電圧Ｖｔｈがあり、Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。電子放出しきい値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０１１８】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０１１９】
パルス幅変調方式を実施するに際しては、変調信号発生器１０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路用いることができる。
【０１２０】
シフトレジスタ１０４やラインメモリ１０５は、デジタル信号式のものをもアナログ信号式のものをも採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行われれば良いからである。
【０１２１】
デジタル信号式を用いる場合には、同期信号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには１０６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連してラインメモリ１０６の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１０７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発正規１０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。アナログ信号を用いた電圧変調方式の場合、変調信号発生器１０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＯＣ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１２２】
このような構成をとり得る本発明を適用可能な画像表示装置においては、各電子放出素子に、容器外端子Ｄｏｘ１乃至Ｄｏｘｍ、Ｄｏｙ１乃至Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。高圧端子Ｈｖをメタルバック８５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜８４に衝突し、発光が生じて画像が形成される。
【０１２３】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式などの他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１２４】
次に、はしご型配置の電子源及び画像形成装置について図１１及び図１２を用いて説明する。
【０１２５】
図１１は、はしご型配置の電子源の一例を示す模式図である。図１１において、１１０は上記表面処理層を形成した基板、１１１は電子放出素子である。１１２、Ｄｘ１〜Ｄｘ１０は、電子放出素子１１１を接続するための共通配線である。電子放出素子１１１は、基板１１０上に、Ｘ方向に並列に複数個配されている（これを素子行と呼ぶ）。この素子行が複数個配されて、電子源を構成している。各素子行の共通配線間に駆動電圧を印加することで、各素子行を独立に駆動させることができる。即ち、電子ビームを放出させたい素子には、電子放出しきい値以上の電圧を、電子ビームを放出しない素子行には、電子放出しきい値以下の電圧を印加する。各素子行間の共通配線Ｄｘ２〜Ｄｘ９は、例えばＤｘ２、Ｄｘ３を同一配線とすることもできる。
【０１２６】
図１２は、はしご型配置の電子源を備えた画像形成装置におけるパネル構造の一例を示す模式図である。１２０はグリッド電極、１２１は電子が通過するため空孔、１２２はＤｏｘ１，Ｄｏｘ２，．．．Ｄｏｘｍよりなる容器外端子である。１２８は、グリッド電極１２０と接続されたＧ１，Ｇ２，．．．Ｇｎからなる容器外端子、１２４は各素子行間の共通配線を同一配線とした電子源基板である。図１２においては、図８、図１１に示した部位と同じ部位には、これらの図に付したのと同一の符号を付している。ここに示した画像形成装置と、図８に示した単純マトリクス配置の画像形成装置との大きな違いは、電子源基板１１０とフェースプレート８６の間にグリッド電極１２０を備えているか否かである。
【０１２７】
図１２においては、基板１１０とフェースプレート８６の間には、グリッド電極１２０が設けられている。グリッド電極１２０は、放出素子から放出された電子ビームを変調するためのものであり、はしご型配置の素子行と直交して設けられたストライプ状の電極に電子ビームを通過させるため、各素子に対応して１個ずつ円形の開口１２１が設けられている。グリッドの形状や設置位置は図１２に示したものに限定されるものではない。例えば、開口としてメッシュ状に多数の通過口を設けることもでき、グリッドを放出素子の周囲や近傍に設けることもできる。
【０１２８】
容器外端子１２２およびグリッド容器外端子１２３は、不図示の制御回路と電気的に接続されている。
【０１２９】
本例の画像形成装置では、素子行を１列ずつ順次駆動（走査）していくのと同期してグリッド電極列に画像１ライン分の変調信号を同時に印加する。これにより、各電子ビームの蛍光体への照射を制御し、画像を１ラインずつ表示することができる。
【０１３０】
本発明の画像形成装置は、上記のテレビジョン放送の表示装置のみならず、テレビ会議システム、コンピュータなどの表示装置にも適する。さらには、感光性ドラムなどを用いて構成された光プリンタの部品などとしても用いることが出来る。
【０１３１】
＜予備検討＞
青板ガラス基板に対する、脱Ｎａ処理層の形成と、熱処理による脱Ｎａ処理層へのＮａの拡散に関して、以下のような予備的な検討を行った。
【０１３２】
ＳＯ2ガスと空気を混合した気流中で、青板ガラス基板（ＳｉＯ2：７４％、Ｎａ2：１２％、ＣａＯ：９％、Ｋ2Ｏ：３％、ＭｇＯ：２％）を加熱し、次いで温水洗浄、更に１２０℃に加熱して乾燥させた。
【０１３３】
ガラス転移温度に近い温度に保持して、このようにＳＯ2ガスにガラスを触れさせると、ガラス中のＮａがＳＯ2と反応しＮａ2ＳＯ4となり表面に析出する。他にＫ、Ｃａ等の成分も同様に反応すると考えられるが、Ｎａイオンの拡散速度が速いため、Ｎａが特にガラス基板中から取り除かれ、青板ガラス基板の表面付近にＮａの減少した層（脱Ｎａ処理層）が形成される。Ｎａ2ＳＯ4は水溶性であるので温水洗浄により除去することが出来る。またＫ、Ｃａの硫酸塩も多少形成されるが同様に温水洗浄で除去される。
【０１３４】
この処理により形成される、脱Ｎａ処理層の厚さは、処理温度と処理時間を適宜設定することにより調整することが可能であり、実際の厚さの測定は２次イオン質量分析法（ＳＩＭＳ）により測定した。
【０１３５】
ついで、これらの基板について、熱処理を行い、脱Ｎａ処理層の表面でのＮａの濃度が、はじめに形成した脱Ｎａ処理層の厚さとどのように関連しているかを調べた。測定はＳＩＭＳにより行った。
【０１３６】
熱処理条件は、３５０℃１０分間である。これは有機Ｐｄ化合物の膜をＰｄＯ膜に変換させる処理の典型的な条件である。青板ガラス基板本体のＮａ2Ｏの濃度が１２％の場合（すなわち、本検討に用いた基板の場合）、式（１）から求めた、脱Ｎａ処理層の厚さは上述のとおり１０μｍ程度である。
【０１３７】
この検討の結果、脱Ｎａ処理層の厚さが１０μｍを越えると、熱処理により表面でのＮａ濃度の増加は、実質的に無視できる。したがって、式（１）を元にして求めた値、すなわち（Ｄｔ）1/2の値の２．４倍程度の厚さの脱Ｎａ処理層があれば、熱プロセスによるＮａの表面への拡散による悪影響は避けられることが示唆された。
【０１３８】
【実施例】
以下、本発明の実施例および参考例を説明する。
【０１３９】
＜参考例１、比較例１、２＞
（工程−１）
青板ガラス基板（ＳｉＯ2：７４％，Ｎａ2Ｏ：１２％，ＣａＯ：９％，Ｋ2Ｏ：３％，ＭｇＯ：２％）を空気とＳＯ2の混合気流中で、５５０℃に保持し、次いで温水洗浄と乾燥を行い、基体表面に脱Ｎａ処理層を形成した（図３（ａ））。処理時間を制御することにより、該脱Ｎａ処理層の厚さを、５μｍ（比較例２）、１０μｍ（参考例１）とした。更に、比較のため脱Ｎａ処理を行わず、洗剤と温水による洗浄のみを行った、青板ガラス基板を用意した（比較例１）。なお、各比較例、参考例は１０素子ずつ作成し、特性の再現性についても検討した。
【０１４０】
（工程−２）
次に基板の脱Ｎａ処理層６上に（該処理層のない基板では、基板上に）フォトレジスト層を形成し、フォトリソグラフィー技術により、フォトレジスト層に素子電極の形状に対応する開口部を形成した。この上に、真空蒸着法により、Ｔｉ５ｎｍ、Ｐｔ１００ｎｍを成膜し、有機溶剤で上記フォトレジスト層を溶解除去し、リフトオフにより素子電極２、３を形成した（図３（ｂ））。素子電極の間隙Ｌは５０μｍ、素子電極長Ｗは５００μｍとした。
【０１４１】
（工程−３）
次に、導電性膜を形成する。まず、導電性膜のパターニングのためのマスクを形成するため、真空蒸着法により、Ｃｒを５０ｎｍ成膜し、フォトリソグラフィー技術により、導電性膜４の形状に対応する開口を形成、これに酢酸Ｐｄモノエタノールアミン錯体の溶液をスピンナーを用いて塗布、乾燥させた後、空気中で３５０℃１０分間の加熱処理を行い、ＰｄＯを主成分とする微粒子からなる導電性膜を形成、この後ウェットエッチングによりＣｒを除去して、リフトオフにより所望の形状の導電成膜４を得た（図３（ｃ））。導電成膜の厚さは約１０ｎｍ、導電性膜の幅Ｗ'は３００μｍである。導電性膜のシート抵抗は、参考例１が６×１０4Ω／□、比較例１と２が２〜５×１０4Ω／□程度で、脱Ｎａ処理層の厚さが１０μｍ未満では、導電性膜４（ＰｄＯ微粒子膜）の抵抗値が減少しかつ、その値のバラツキが大きくなる事がわかった。
【０１４２】
この後、素子を図５に模式的に示す様に、真空処理装置に設置した。５５は真空チャンバー、５６は該真空チャンバー内を排気するための排気装置、５０は素子電極２、３間に電圧を印加し、電流を流すための電源、５０は素子に流れる電流（素子電流：Ｉｆ）を検知するための電流計、５４は電子放出素子から放出された電子を捕獲するためのアノード電極、５３はアノード電極に高電圧を印加するための高圧電源、５２は電子放出素子から放出された電子がアノード電極に捕獲されることにより流れる電流（放出電流：Ｉｅ）を検知するための電流計である。
【０１４３】
（工程−４）＜フォーミング工程＞
真空チャンバー内を排気し、圧力を１．３×１０-4Ｐａ以下とし、電源５１により素子電極間にパルス電圧を繰り返し印加する。電圧の波形は図４（ｂ）に示す、波高値の漸増する間隔はパルスを用い、パルス幅Ｔ１＝１ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。なお、上記のパルス同士の間にパルス幅１ｍｓｅｃ．波高値０．１Ｖの矩形波パルスを挿入し、これにより流れる電流を測定することにより、素子電極間の抵抗値を検知した。検知される抵抗値が１ＭΩを超えた時点で、パルス電圧の印加を終了した。この処理により、電子放出部５が形成された（図３（ｄ））。
【０１４４】
（工程−５）
Ｎ2：９８％−Ｈ2：２％混合ガスを、真空チャンバー内に導入し、内部を１気圧とし、１０分間保持する。還元をモニタするために、参考例１、比較例１、２の各素子と同様の処理を工程−３まで行ったモニタ用素子を、同時に真空チャンバー中に設置し、これにより抵抗値の変化をモニタした。参考例１のモニタ用素子では、混合ガスの導入から約５分経過後に素子電極間の抵抗が減少し始め、８分程度で抵抗の変化が終了し、はじめの値から２桁程度低下した、比較例１、２のモニタ用素子ではいずれも抵抗の低下が遅く、１０分間では抵抗値の変化が終了していない状態であり、特に比較例１では、抵抗値の変化は１桁にも達していない状態であった。
【０１４５】
（工程−６）＜活性化工程＞
真空容器５５内を再び排気し、圧力を一旦１．３×１０-4Ｐａ以下とし、次いで真空容器５５内にアセトンの蒸気を導入し、圧力を２．７×１０-1Ｐａとし、電源５１により素子電極２、３間に波高値２０Ｖの矩形波パルスを印加した。この処理により電流計５０により検知される素子電流Ｉｆは、徐々に増加し、約３０分でほぼ飽和した。
【０１４６】
（工程−７）＜安定化工程＞
真空容器５５全体を不図示のヒーターにより約１５０℃に加熱して排気し、１０時間後に圧力が１．３×１０-5Ｐａとなった。
【０１４７】
真空容器を加熱するヒーターの電源を切り、室温に戻した後、作成した電子放出素子の電子放出特性を測定した。素子電極２、３間には、波高値２０Ｖ、パルス幅１ｍｓｅｃ．、パルス間隔１０ｍｓｅｃ．の矩形パルスを印加、アノード電極５４の電位は１ｋＶ、電子放出素子とアノード電極の間隔はＨ＝４ｍｍとした。参考例１、比較例１、２の各１０素子に関して、素子電極Ｉｆ及び放出電流Ｉｅの測定値は以下のとおりであった。
【０１４８】
【表１】
【０１４９】
また、ＳＩＭＳを用いてＮａ濃度の深さ方向プロファイルを測定したところ、参考例では図２２の曲線ａのように、内部から表面に向かって濃度が低下する結果が得られたが、比較例１では、表面で濃度がわずかに上昇しているのが観測され、比較例２では図２２の曲線ｂのように、著しい濃度の上昇が見られた。また、参考例１では、図中ｄ'で表わされたＮａ濃度が基体内部の一定の値になる深さは、約１０μｍであり、はじめに形成した脱Ｎａ処理層の厚さと一致した。
【０１５０】
（参考例２）
図１（ａ），（ｂ）に示すのと同様の構成の電子放出素子を、図７に模式的に示すように基体上に複数配置しさらにマトリクス状配線を配置した電子源を、以下に示す手順により作成した。図１５（ａ）〜（ｄ）および図１５（ｅ）〜（ｈ）を参照しながら、製造の手順を説明する。
【０１５１】
（工程−１）
参考例１と同じ組成を有する青板ガラスの基体を、ＳＯ2 ガスと空気の混合ガス気流中で５５０℃で８時間保持し、次いで温水洗浄と乾燥を行った。この処理により約５０μｍの脱Ｎａ処理層が形成された。
【０１５２】
（工程−２）
基体７１の脱Ｎａ処理層（表面処理層）６の上に真空蒸着法により厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次堆積し、この上にフォトレジスト（ＡＺ１３７０；ヘキスト社製）層を形成、フォトマスクを用いて露光、現像した後、ウェットエチングによりＡｕ／Ｃｒ膜をパターニングし、フォトレジストを溶解除去して下配線（Ｘ方向配線）７２を形成した（図１５（ａ））。
【０１５３】
（工程−３）
厚さ１μｍのＳｉＯ2 よりなる層間絶縁層１５１をスパッタリング法により堆積し（図１５（ｂ））、次いでエッチング用マスクとなるフォトレジストパターンを形成、ＣＦ4 とＨ2 を用いた反応性イオンエッチング（ＲＩＥ，Reactive Ion Etching） 法により層間絶縁層１５１にコンタクトホール１５２を設けた（図１５（ｃ））。
【０１５４】
（工程−４）
フォトレジスト（ＤＲ−２０００Ｎ；日立化成（株）製）を用いて素子電極形成用のマスクパターンを作成した後、スパッタ法によりＰｔ５０ｎｍを堆積、フォトレジストを溶解、除去してリフトオフにより素子電極２，３を形成した（図１５（ｄ））。素子電極の間隔Ｌ＝２μｍ、素子電極の幅（図１（ａ）のＷ）は３００μｍとした。
【０１５５】
（工程−５）
厚さ５ｎｍのＴｉ、厚さ５００ｎｍのＡｕを真空蒸着法により順次堆積し、上記と同様のリフトオフにより、Ｙ方向配線（上配線）７３を形成した（図１６（ｅ））。
【０１５６】
（工程−６）
酢酸Ｐｄモノエタノールアミン錯体の溶液をスピンナーを用いて塗布、乾燥させた後、空気中で８５０℃１０分間の加熱処理を行い、ＰｄＯを主成分とする微粒子からなる導電性膜を形成し（図１６（ｆ））、ドライエッチングにより不要部分を除去して所望の形状の導電性膜４を形成した（図１６（ｇ））。該導電性膜のシート抵抗は、５×１０4 Ω／□程度であった。
【０１５７】
（工程−７）
コンタクトホール１５２以外をフォトレジストで覆い、真空蒸着法により５ｎｍのＴｉ、５００ｎｍのＡｕを順次堆積、フォトレジストを除去して不要部分の該堆積膜を除去することにより、コンタクトホールを埋め込んだ（図１６（ｈ））。
【０１５８】
（工程−８）
図８のように、上記電子源を形成した基板７１とリアプレート８１、フェースプレート８６（ガラス基板８３の内面に蛍光膜８４、メタルバック８５が形成されている）、支持枠８２を組み合わせて接合した。なお外囲器内に不図示である高周波加熱用ゲッタが配置されており、同じく不図示である外囲器内の雰囲気を制御するための排気管が外囲器に取り付けられている。接合は、接合部にフリットガラスを塗布し、大気中で４５０℃１０分間の加熱処理を行うことにより行った。この熱処理条件に対し、必要な脱Ｎａ処理層の厚さは、式（１）から見積もられる値が前述したとおり約５０μｍである。本参考例では５０μｍの脱Ｎａ処理層が形成されており、効果が期待できる。
【０１５９】
本参考例で用いた蛍光膜８４は、図９（ａ）に模式的に示すような、蛍光体９１をストライプ形状に配置したもので、まず黒色部材９１よりなるブラックストライプを形成し、その間に３原色に対応する蛍光体９１を形成したものである。黒色部材の材質は通常よく用いられる黒鉛を主成分とするものであり、蛍光体の塗布はスラリー法を用いた。
【０１６０】
蛍光膜上にはメタルバック８５を設ける。本参考例では、蛍光膜表面を平滑化処理（通常「フィルミング」と呼ばれる）した後、Ａｌを真空蒸着することにより形成した。
【０１６１】
なお、導電性を向上させるため、蛍光膜８４とガラス基板８３の間に透明電極を設ける場合もあるが、本参考例では上記構成により十分導電性が得られたので、透明電極は設けていない。
【０１６２】
上記の接合を行う際、蛍光体と電子源の電子放出素子の位置を厳密に対応させる必要があるため、注意深く位置合わせを行う。
【０１６３】
（工程−９）
上記工程において、フェースプレート８６、リアプレート８１と支持枠８２により構成された外囲器８８の内部を排気管（不図示）を通じて排気装置（主ポンプとして油拡散ポンプを使用）により排気し、圧力を１．８×１０-8Ｐａ以下まで下げた後、電子源の配線を通じて素子電極間に参考例１と同様にパルス電圧を印加することにより電子放出部の形成を行った。この処理はＸ方向配線を１本に接続された素子の行毎に行い、１素子あたりの抵抗値が１ＭΩを超えたところで、その行の処理を終了し、次の行の処理に移る。これを繰り返したすべての素子の処理を行った。
【０１６４】
（工程−１０）
外囲器内にＨ2：２％−Ｎ2：９８％の混合ガスを導入して１０分間放置して導電性膜の還元処理を行った。続いて外囲器内を再度排気して圧力を１．３×１０-3Ｐａ以下まで下げた後、波高値２０Ｖのパルス電圧を各素子行に順次印加することを繰り返して、活性化処理を行った。排気装置に油拡散ポンプを用いていることにより、外囲器内に有機物質が存在し、活性化処理が行われる。次いで、排気装置を主ポンプに磁気浮上型ターボポンプを用いたものに切り替え、外囲器全体を加熱しながら排気を続けることにより、安定化処理を行い、高周波加熱法によるゲッタ処置を行った後、排気管を加熱、融着して封じ切った。
【０１６５】
（参考例３）
参考例２の工程−１において、基体の外周部にＣｒ蒸着膜を形成して、この部分には脱Ｎａ処理層が形成されないようにした以外は、工程−７まで、参考例２と同様の工程を行った。
【０１６６】
次いで、工程−８と同様に外囲器を形成したが、本参考例では、電子源の基体がリアプレートの役割を兼ねるものである。基体７１と支持枠８２の接合部は脱Ｎａ処理層が設けられていない部分１６１である。この後、工程９−１０を参考例２と同様に行った。図１７に本参考例の画像形成装置の構成を模式的に示した。
【０１６７】
（比較例３）
参考例２の、工程−１の替わりに、洗剤と温水による基板洗浄のみを行ったことを除き、参考例２と同様の工程により、画像形成装置を作成した。
【０１６８】
上記参考例２，３及び比較例３の画像形成装置を、全面を白色表示させ、輝度分布を観察したところ、参考例２，３が同程度の輝度均一性を示しているのに対し、比較例３の装置では暗くなっている部分が多く、明らかに均一性が劣っていた。これは主に、比較例３においては外囲器の部材などを接合する際の熱処理によるＮａイオンの導電性膜中への拡散のため、導電性膜を還元する際の反応速度にバラツキが生じ抵抗値のバラツキが生じ、電子放出特性が素子ごとに異なったためと思われる。評価終了後、電子源の基板を取り外し、上記層間絶縁層と基板についてＮａの濃度の測定をＳＩＭＳによって行ったところ、参考例２，３とも表面でのＮａ濃度は全金属元素に対する比率で１５％程度であるのに対し、比較例３では３７％と大幅に増加していた。また、Ｎａ濃度の深さ方向のプロファイルは、参考例については図２２の曲線ａと同様の傾向、比較例３については曲線ｂと同様の傾向を示すものであった。
【０１６９】
（参考例４）
参考例１で用いたのと同じ組成の青板ガラス基体を、洗剤及び純水により洗浄した後、硫酸アンモニウム水溶液を基体表面にスプレーコートして乾燥させた。次いで５５０℃１時間の加熱処理を施した。
【０１７０】
この処理では次の反応により、Ｎａ2 Ｏとして存在するＮａが基板表面に硫酸ナトリウムとして析出し、基体表面付近のＮａ2 Ｏの濃度が低下すると考えられる。
【０１７１】
（ＮＨ4 ）3 ＳＯ4 →（ＮＨ4 ）ＨＳＯ4 ＋ＮＨ3（ＮＨ4 ）ＨＳＯ4 ＋Ｎａ2 Ｏ→Ｎａ2 ＳＯ4 ＋ＮＨ3 ＋Ｈ2 Ｏ次いで、８０℃の温水で１時間洗浄したのち乾燥させた。これにより約１０μｍの脱Ｎａ処理層が形成された。以下参考例１〜３の工程−２以降と同様の手順で、電子放出素子を作成した。電子放出特性を測定したところ、参考例３とほぼ同様の特性を示した。Ｎａの濃度の測定も同様に行ったところ、これも参考例３と同じ傾向を示した。
【０１７２】
（参考例５）
本参考例は、図１８に模式的に示す構造を有する。なお、図では構造を分かり易くするため、部材の一部を消去してある。図１９を参照しながら、製造方法を説明する。
【０１７３】
（工程−１）
参考例１と同様の組成の青板ガラスを洗剤と純水により洗浄した後、スクリーン印刷法により、素子電極１７１の形状のＭＯＤペースト（ＤＵ−２１１０；ノリタケ（株）製）のパターンを形成した。該ＭＯＤペーストは金属成分として金を含むものである。
【０１７４】
印刷後、１１０℃で２０分間乾燥し、次いで熱処理装置によりピーク温度５８０℃ピーク保持時間８分間の条件で上記ＭＯＤペーストを焼成し、厚さ０．３μｍの素子電極１５１を形成した。素子電極間隔は７０μｍとした（図１９（ａ））。なお、この工程でＭＯＤペーストを焼成する際に、ＳＯ2 ガスが発生する。これにより青板ガラス基体表面に脱Ｎａ処理層が形成される。
【０１７５】
（工程−２）
次いで、金属成分として銀を含むペースト材料（ＮＰ−４０２８Ａ；ノリタケ（株）製）を用い、スクリーン印刷法により下配線１７２のパターンを形成、工程−１と同様の条件で焼成して下配線を形成した（図１９（ｂ））。
【０１７６】
（工程−３）
次に、ＰｂＯを主成分とするペーストを用い、層間絶縁層１７３のパターンを印刷し、工程−１と同様の条件で焼成し、層間絶縁層１７３を形成した（図１９（ｃ））。該層間絶縁層は素子電極１７１の一方と、後の工程で形成する上配線とが接続されるよう、切欠き部分を有している。
【０１７７】
（工程−４）
工程−２と同様の方法で、上配線１７４を形成し（図１９（ｄ））、配線を形成した基体を温水洗浄する。これにより、工程−１の結果、基体表面に析出した硫酸ナトリウムが除去される。また、その他の工程で表面に付着したゴミなども同時に除去される。
【０１７８】
（工程−５）
次いで、参考例２の工程−６と同様にして、導電性膜４を形成した（図１９（ｅ））。この後、参考例２と同様の手順で画像形成装置を形成し、特性を調べたところ、参考例２とほぼ同様の結果が得られた。
【０１７９】
（参考例６）
参考例３と同様に基体の外周部にＣｒ蒸着膜を形成し、次いで参考例４と同時に硫酸アンモニウム水溶液を基体表面にスプレーコートし、乾燥させた後、５５０℃に５時間保持し、次いで温水洗浄と乾燥を行った。
【０１８０】
次いで、参考例５と同様の手順で画像形成装置の形成を行い、特性を調べたところ、参考例２とほぼ同様の結果が得られた。
【０１８１】
（参考例７）
参考例５と同様の工程により、電子源を作成した。ただし、ＭＯＤペーストの焼成を行う際に、基体が外周部に金属マスクを押し当ててこの部分にＭＯＤペーストから放出されるＳＯ2 ガスが触れないようにした。画像形成装置の組み立ては、参考例５と同様に行った。特性を調べたところ、参考例２および５とほぼ同様の結果であった。上記参考例５〜７について、評価の終了後、ＳＩＭＳにより、２ａｔ％以下であり、深さ方向のプロファイルは図２２の曲線ａと同じ傾向のものであった。
【０１８２】
（参考例８）
参考例１と同じ組成の青板ガラス基体を洗剤と純水で洗浄し、乾燥した後、常圧ＣＶＤ装置を用い、Tetraethyl-orthosilicate（ＴＥＯＳ）と Trmethylphosphate（ＴＭＰ）をソースガスとして約３μｍのリンを含むガラス（ＰＳＧ）よりなるＮａ捕獲層を形成した。上記２種のソースガスの混合比を変えることでリンの含有量が制御でき、本参考例では３％とした。
【０１８３】
以降、参考例１の工程−２〜７と同様の手順で電子放出素子を作成した。特性を調べたところ、参考例１とほぼ同程度の特性が得られた。
【０１８４】
上記Ｎａ捕獲層の中では、ＮａとＰとの間に結合が生じ、Ｎａの拡散速度が通常のガラス中と比べて遅くなるものと思われる。このため、参考例１のＮａ処理層よりも薄いＮａ捕獲層により、同程度の効果が得られるものと思われる。Ｎａ濃度の測定をＳＩＭＳにより行ったところ、表面でのＮａ濃度は全金属元素に対する比で２％以下で、深さ方向のプロファイルは、青板ガラスとＮａ捕獲層の境界と思われる位置でやや急峻な変化を示す以外は、図２２の曲線ａと同じ傾向のものであった。
【０１８５】
（参考例９）
青板ガラス基体の表面にＮａの一部をＫに置換したガラス（カリウム置換ガラス）よりなるＮａ捕獲層を４μｍ形成し、参考例１の工程２〜７と同様の手順で電子放出素子を形成した。特性は参考例１とほぼ同様であった。カリウム置換ガラス中ではいわゆるアルカリ混合効果により、Ｎａの拡散速度が遅くなり、拡散係数が１桁程度小さくなる。この効果は、ＮａとＫの比率に関して広範囲で生ずるので、両元素の比率に関してはそれほど厳密でなくても良い。したがって、参考例１の脱Ｎａ処理層に比べ１／３程度の厚さのＮａ捕獲層があれば、同程度の効果が得られるものと予想されるが、この結果は予想が正しかったことを示している。
【０１８６】
なお、上記カリウムガラスよりなるＮａ捕獲層の形成は、約５００℃に加熱して溶解した硝酸カリウムの融液中に参考例１で用いたのと同様の青板ガラスを浸漬して、表面から３μｍの層中にＮａを部分的にＫに置換した。
【０１８７】
Ｎａ濃度の測定を行ったところ、表面付近では前金属元素に対し５ａｔ％で、深さ方向のプロファイルは、図２２の曲線ａと同じ傾向のものであった。Ｎａ捕獲層におけるＮａとＫの交換は完全に行われるのではないため、５ａｔ％という他の参考例よりもやや高い濃度となっているが、元々Ｎａ捕獲層中でのＮａ拡散速度が遅いため、導電性膜に与える悪影響が他の参考例と同じように低減されているのであろう。
【０１８８】
（比較例４）
ＰＳＧよりなるＮａ捕獲層の厚さを２μｍとした以外は、参考例８と同様に電子放出素子を作成した。
【０１８９】
（比較例５）
カリウム置換ガラスよりなるＮａ捕獲層の厚さを、２μｍとした以外は、参考例８と同様に電子放出素子を作成した。
【０１９０】
比較例４，５の素子について、参考例１などと同様の測定を行ったところ、比較例２と同程度の特性が得られ、上記参考例８，９と比べ、特性が悪いことが分かった。ＳＩＭＳによる導電性膜および基体表面におけるＮａ量および深さ方向のＮａ濃度のプロファイルの測定結果は、比較例２と同程度であった。これはＮａ捕獲層の厚さが十分ではなく、ＰｄＯよりなる導電性膜中にＮａが入り込むことにより、還元処理の速度が遅くなったためと思われる。
【０１９１】
（参考例１０）
参考例１と同じ組成の青板ガラス基板を洗浄した後、参考例９と同様の処理を行い、表面にＫ置換ガラスよりなるＮａ捕獲層を形成した。この層の厚さが１７μｍとなるよう、処理時間を調整した。続いて、参考例２の工程−２から工程−１０と同様にしてマトリクス状に配線された電子源を有する画像形成装置を形成した。参考例２と同様にして輝度分布を観察したところ、参考例２とほぼ同じ結果であった。本参考例におけるＮａ捕獲層の厚さは参考例２の脱Ｎａ処理層の約１／３であるが、これにより参考例２と同程度の効果が得られたことは予想と合致した。
【０１９２】
（参考例１１）
比較例２の工程−１と同様の方法で、厚さ約５μｍの脱Ｎａ処理層を形成した後、参考例８と同様の方法で、厚さ２μｍのＰＳＧ（リン含有量３％）よりなるＮａ捕獲層を形成した。
【０１９３】
この後、参考例１の工程−２〜７と同様の手順で電子放出素子を形成した。特性を調べたところ、参考例１とほぼ同様の特性が得られた。Ｎａ濃度はＮａ捕獲層と脱Ｎａ処理層の境界と思われる位置でやや急峻な変化を示した以外は参考例１とほぼ同じであった。
【０１９４】
（参考例１２）
参考例１で用いたのと同じ組成の青板ガラス基体を洗剤および純水により洗浄した後、硫酸アンモニウム水溶液を基体表面にスプレーコートして乾燥させた。次いで５５０℃１時間加熱処理を施し、８０℃の温水により洗浄、乾燥した。次いで参考例８と同様の方法でＰＳＧよりなるＮａ捕獲層を形成した。本参考例においてはＮａ捕獲層の厚さは１μｍ、リン含有量は５％とした。
【０１９５】
この後、参考例１の工程−２〜７と同様の手順で電子放出素子を形成した。特性を調べたところ、参考例１とほぼ同様の特性が得られた。Ｎａ濃度はＮａ捕獲層と脱Ｎａ処理層の境界と思われる位置でやや急峻な変化を示した以外は参考例１とほぼ同じであった。
【０１９６】
（参考例１３）
参考例２の工程−１と同様の方法で、青板ガラス基体表面に脱Ｎａ処理層を形成する。但し処理時間を１時間とし、厚さを約１０μｍとした。
【０１９７】
次いで参考例８と同様の方法でＰＳＧよりなるＮａ捕獲層を形成した。厚さは１．５μｍ、リン含有量は９％とした。
【０１９８】
以降、参考例２の工程−２〜１０と同様の手順でマトリクス配線の電子源およびそれを用いた画像形成装置を作成した。
【０１９９】
（参考例１４）
本参考例は構成、製法とも参考例１３とほぼ同じであるが、図１８のようにＮａ捕獲層７が層間絶縁層１３１上に形成されているものである。従って、層間絶縁層を形成した後に、Ｎａ捕獲層を形成した。
【０２００】
（参考例１５）
参考例５と同様に青板ガラス基体の周辺部にＣｒ蒸着膜を形成したマスクとして、ＳＯ2 ガスと空気の混合ガス気流中で５５０℃３時間の熱処理を行い、次いで温水洗浄、乾燥を行い厚さ約１０μｍの脱Ｎａ処理層を形成した。次いで参考例１３と同じ方法でリン含有量１０％、厚さ１．５μｍのＰＳＧよりなるＮａ捕獲層を形成した。次いで上記Ｃｒ蒸着膜を除去した。
【０２０１】
以降、参考例５と同様の手順で電子源、更に画像形成装置を作成した。
【０２０２】
参考例１３〜１５の画像形成装置を評価したところ、参考例２および５と同程度の画像が得られた。Ｎａ濃度は基体の表面でいずれも全金属元素に対して２ａｔ％以下で、深さ方向のプロファイルは、Ｎａ捕獲層と脱Ｎａ処理層との境界と思われる位置でやや急峻な変化を示す以外は、参考例２と同じ傾向を示した。
【０２０３】
（実施例１）
参考例１で用いたのと同様な方法により、青板ガラス基板の表面に厚さ１０μｍの脱Ｎａ処理層を形成した後、さらに紫外線オゾンアッシング装置により、酸素雰囲気中で紫外線を照射し３時間のオゾンアッシング処理を行った。このとき、紫外線が照射されており、基体表面濃度はある程度高くなっているものと考えられる。この後、温水洗浄と乾燥を行ない、参考例1と同様の工程により、電子放出素子を作成した。この際、工程５において、実施例１の場合と同様に、モニタ用の素子の抵抗変化を観測したところ、実施例１の場合と同様に約２０分で抵抗の変化がほぼ終了し到達した抵抗値は、参考例１と比較して約８０％の値となった。素子を形成した後、参考例１と同じ条件で電子放出特性を測定したところ、素子電流Ｉｅは２．０〜２．３ｍＡ、放出電流は４．０〜４．５μＡで、参考例１と比べ、放出電流がやや増加した。これは、導電性膜の抵抗値が低くなったことにより、抵抗膜の部分での電圧降下が少なくなり、電子放出部に実際にかかる電圧がわずかながら大きくなったことによるのであろう。
【０２０４】
なお、上記のオゾンアッシング処理の後、ＳＩＭＳによりＳの含有量の測定を行ったところ、基板表面付近では０．１ａｔ％以下であり、表面の約０．０１μｍの脱硫層より深い部分ではＳの含有量が若干多くなっていることがわかった。また、導電性膜についてもＳＩＭＳによる測定を行ったが、０．１ａｔ％以下であることがわかった。
【０２０５】
評価の終了後に行った測定でも、この状態に大きな変化はなかった。なお、Ｎａの濃度についても評価したが、これは参考例１の場合とほぼ同様のものであった。
【０２０６】
上記のような減少が起こる理由については十分調べられておらずよくわからないが、Ｓが導電性膜中に拡散してＰｄＳを形成し、これが通常の還元処理によっては還元されないため、金属Ｐｄとならずに残り、これが導電性膜を形成する微粒子の表面に偏析して微粒子内部の還元反応の進行を妨げるために抵抗値が若干高くなるのではないかと推測している。Ｎａと比べてＳのガラス中での拡散は非常に遅いと考えられ、０．０１μｍ程度の厚さの脱硫処理層が形成される事により、上記のような効果が得られるものと思われる。
【０２０７】
（実施例２）
参考例５の工程１から工程４までと同様の処理を行った後、実施例１と同様の紫外線オゾンアッシング装置を用いて酸素雰囲気中で３時間の紫外線照射処理を行う事により、脱硫処理層を形成した。次いで参考例５と同じ手順で画像形成装置を形成し、同様の評価を行った。輝度の均一性に関しては参考例５と同程度であり、実施例１と同様に放出電流が若干増加したことに対応して、全体の輝度は参考例５よりわずかながら高かった。これは実施例１の場合と同様に、導電性膜の抵抗値が脱硫処理層を設けない場合よりも低くなっているためであろうと推定される。ＳおよびＮａの濃度について、実施例１と同様の評価を行ったところ、ほぼ同様の結果が得られた。
【０２０８】
【発明の効果】
以上説明したように、基体表面に脱Ｎａ処理層、Ｎａ捕獲層、脱硫処理層を形成することにより、ＮａあるいはＳに起因する電子放出素子の特性のバラツキや特性の劣化を抑制し、かつ接合などの加工性に優れ、コスト的にも有利な青板ガラスを基体として用いて、電子放出素子、電子源およびそれを用いた画像形成装置を作成することが可能となった。
【図面の簡単な説明】
【図１】（ａ）は、本発明に関する電子放出素子の構成を示す模式図（平面図）
（ｂ）は、本発明に関する電子放出素子の構成を示す模式図（断面図）
【図２】本発明に関する電子放出素子の別の構成を示す模式図（断面図）
【図３】（ａ）〜（ｄ）は、本発明に関する電子放出素子の製造手順を説明するための模式図
【図４】（ａ），（ｂ）は、本発明に関する電子放出素子の製造に用いるパルス電圧波形の模式図
【図５】真空処理装置（測定評価装置）の構成を示す模式図
【図６】本発明に関する電子放出素子の、素子電圧Ｖｆと、素子電流Ｉｆ、放出電流Ｉｅの関係を示す模式図
【図７】本発明の電子源の構成を示す模式図
【図８】本発明の画像形成装置の構成を示す模式図
【図９】本発明の画像形成装置に用いる蛍光膜の構成を示す模式図
【図１０】駆動回路の一例を示すブロック図
【図１１】本発明の電子源の別の構成を示す模式図
【図１２】本発明の画像形成装置の別の構成を示す模式図
【図１３】画像形成装置の製造に用いる装置の概要を示す模式図
【図１４】フォーミング工程における配線の接続を示す模式図
【図１５】（ａ）〜（ｄ）は、本発明の電子源の製造手順を説明するための模式図
【図１６】（ｅ）〜（ｈ）は、本発明の電子源の製造手順を説明するための模式図
【図１７】本発明の画像形成装置の更に別の構成を示す模式図
【図１８】本発明の電子源の更に別の構成を示す模式図
【図１９】図１８の構成の電子源の製造手順を説明するための模式図
【図２０】（ａ）は、従来の表面伝導型電子放出素子の構成を示す、模式図（平面図）
（ｂ）は、従来の表面伝導型電子放出素子の構成を示す、模式図（断面図）
【図２１】混合ガスに曝露して還元したときの、導電性膜の電気抵抗の変化を示す。
【図２２】Ｎａ含有量の違いによる、導電性膜の還元反応速度の違いを示す模式図
【符号の説明】
１ 基体（の本体）
２，３ 素子電極
４ 導電性膜
５ 電子放出部
６ 表面処理層（脱Ｎａ処理層、Ｎａ捕獲層あるいはその両者の積層構造、あるいは脱硫処理層）
２１ 段差形成部材
５０ 素子電流Ｉｆを測定するための電流計
５１ 素子に電圧を印加するための電源
５２ 放出電流Ｉｅを測定するための電流計
５３ 高圧電源
５４ アノード電極
５５ 真空容器
５６ 排気装置
７１ 基板
７２ Ｘ方向配線
７３ Ｙ方向配線
７４ 電子放出素子
７５ 結線
８１ リアプレート
８２ 支持枠
８３ （フェースプレートの）ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ フェースプレート
８８ 外囲器
９１ 黒色導電材
９２ 蛍光体
１０１ 画像形成装置
１０２ 走査回路
１０３ 制御回路
１０４ シフトレジスタ
１０５ ラインメモリ
１０６ 同期信号分離回路
１０７ 変調信号発生回路
１１０ 基板
１１１ 電子放出素子
１１２ 共通配線
１２０ グリッド電極
１２１ 電子通過用空孔
１２２ 共通配線と接続された容器外端子
１２３ グリッド電極と接続された容器外端子
１３１ 画像形成装置
１３２ 排気管
１３３ 真空チャンバー
１３４ ゲートバルブ
１３５ 排気装置
１３６ 圧力計
１３７ 四重極質量分析器
１３８ ガス導入ライン
１３９ 導入制御手段
１４０ 導入物質源
１４１ 共通電極
１４２ 電源
１４３ 電流測定用抵抗
１４４ オシロスコープ
１５１ 層間絶縁層
１５２ コンタクトホール
１６１ 表面処理層の設けられていない部分
１７１ 素子電極
１７２ 下配線
１７３ 層間絶縁層
１７４ 上配線
Claims (19)
- 電子放出素子が、その表面上に配置される基板であって、該基板は、ナトリウムおよび硫黄を含有する基板であり、該基板の少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ、前記電子放出素子が配置されている表面での硫黄濃度が０．１ａｔ．％以下であることを特徴とする基板。
- 前記表層領域は、前記電子放出素子が配置される表面から０．０１μｍ以上の厚さを有する請求項１に記載の基板。
- 基板と、該基板表面上に配置された電子放出素子とを有する電子源であって、該基板は、ナトリウムおよび硫黄を含有する基板であり、該基板の少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ、前記電子放出素子が配置される表面での硫黄濃度が０．１ａｔ．％以下であることを特徴とする電子源。
- 前記表層領域は、前記電子放出素子が配置される表面から０．０１μｍ以上の厚さを有する請求項３に記載の電子源。
- 前記表層領域は、該電子放出素子が配置される表面から１μｍ〜４０μｍの範囲内の厚さを有する請求項４に記載の電子源。
- 前記電子放出素子が配置される表面でのナトリウム濃度が、２ａｔ．％以下である請求項３〜５の何れか一項に記載の電子源。
- 前記表層領域は、カリウムを含有する請求項３〜６の何れか一項に記載の電子源。
- 前記カリウムは、該基板のナトリウムを置換したものである請求項７に記載の電子源。
- 前記電子放出素子が配置される表面に、リン含有層を有する請求項３〜８の何れか一項に記載の電子源。
- 前記リン含有層中のリンの含有濃度は、３ａｔ．％〜１０ａｔ．％の範囲内である請求項９に記載の電子源。
- 前記電子放出素子は、電極間に、電子放出部を有する導電性膜を備える電子放出素子である請求項３〜１０の何れか一項に記載の電子源。
- 基板と該基板表面上に配置された電子放出素子とを有する電子源と、該電子源からの電子の照射により画像を形成する画像形成部材とを備える画像形成装置であって、該電子源は、請求項３〜１１の何れか一項に記載の電子源であることを特徴とする画像形成装置。
- 基板と、該基板表面上に配置された電子放出素子とを有する電子源の製造方法であって、ナトリウムおよび硫黄を含有し、少なくとも該電子放出素子が配置される側の表層領域の、ナトリウムの含有濃度および硫黄の含有濃度が、他の領域よりも小さくなっており、かつ前記電子放出素子が配置される表面での硫黄濃度が０．１ａｔ．％以下である基板の該表面上に該電子放出素子を形成する工程を有することを特徴とする電子源の製造方法。
- 前記表層領域の該ナトリウムの含有濃度を、他の領域よりも小さくする工程を有し、該工程は、基板中のナトリウムを硫酸塩として析出させて洗浄する処理工程を有する請求項１３に記載の電子源の製造方法。
- 前記表層領域は、カリウムを含有する請求項１３または１４に記載の電子源の製造方法。
- 前記カリウムは、該基板のナトリウムを置換したものである請求項１５に記載の電子源の製造方法。
- 前記電子放出素子は、電極間に、電子放出部を有する導電性膜を備える電子放出素子である請求項１３〜１６の何れか一項に記載の電子源の製造方法。
- 基板と該基板表面上に配置された電子放出素子とを有する電子源と、該電子源からの電子の照射により画像を形成する画像形成部材とを備える画像形成装置の製造方法であって、該電子源が、請求項１３〜１７の何れか一項に記載の方法にて製造されることを特徴とする画像形成装置の製造方法。
- 更に、前記電子源と前記画像形成部材を内包する容器を封着するための加熱工程を有する請求項１８に記載の画像形成装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36130297A JP3595669B2 (ja) | 1996-12-26 | 1997-12-26 | 電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34793396 | 1996-12-26 | ||
| JP8-347930 | 1996-12-26 | ||
| JP34792996 | 1996-12-26 | ||
| JP8-347933 | 1996-12-26 | ||
| JP8-347929 | 1996-12-26 | ||
| JP34793096 | 1996-12-26 | ||
| JP36130297A JP3595669B2 (ja) | 1996-12-26 | 1997-12-26 | 電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10241550A JPH10241550A (ja) | 1998-09-11 |
| JP3595669B2 true JP3595669B2 (ja) | 2004-12-02 |
Family
ID=27480686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36130297A Expired - Fee Related JP3595669B2 (ja) | 1996-12-26 | 1997-12-26 | 電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3595669B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3135118B2 (ja) | 1998-11-18 | 2001-02-13 | キヤノン株式会社 | 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法 |
| JP3595744B2 (ja) | 1999-02-26 | 2004-12-02 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置 |
| JP2001319564A (ja) | 2000-05-08 | 2001-11-16 | Canon Inc | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
| JP3530800B2 (ja) | 2000-05-08 | 2004-05-24 | キヤノン株式会社 | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
| JP3548498B2 (ja) | 2000-05-08 | 2004-07-28 | キヤノン株式会社 | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
-
1997
- 1997-12-26 JP JP36130297A patent/JP3595669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10241550A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3548498B2 (ja) | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 | |
| JPH09237571A (ja) | 電子放出素子の製造方法、及び、該製造方法を用いた電子源及び画像形成装置の製造方法、並びに、これらに用いられる製造装置 | |
| EP0708471B1 (en) | Electron source and image forming apparatus as well as method of providing the same with means for maintaining activated state thereof | |
| JP3530800B2 (ja) | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 | |
| JP3135118B2 (ja) | 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法 | |
| KR100340889B1 (ko) | 전자원기판,그기판을사용한전자원과화상형성장치,및그제조방법 | |
| JP3423661B2 (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
| EP1009011A1 (en) | Electron-emitting device, electron source, and image-forming apparatus | |
| JP3372835B2 (ja) | 電子源及び画像形成装置の製造方法 | |
| JP2001319564A (ja) | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 | |
| JP3595669B2 (ja) | 電子源形成用基板、電子源、画像形成装置、及びそれらの製造方法 | |
| JP2000182513A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3544135B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP2002313220A (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
| JP3302258B2 (ja) | 電子放出素子、電子源、表示素子および画像形成装置の製造方法 | |
| JPH08273529A (ja) | 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法 | |
| JP3703255B2 (ja) | 電子放出素子、電子源、それを用いた画像形成装置およびそれらの製造方法 | |
| JP2000251621A (ja) | 電子放出素子および該素子を用いた画像形成装置 | |
| JP3423527B2 (ja) | 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法 | |
| JP3217946B2 (ja) | 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子及び画像形成装置の製造方法 | |
| JPH09115431A (ja) | 凹凸を有する基板、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法 | |
| JPH11312461A (ja) | 電子源基板を用いた画像形成装置の製造方法及びその製造装置 | |
| JPH0950759A (ja) | 電子放出素子および該素子を用いた電子源および画像形成装置ならびにそれらの製造方法 | |
| JP2000243248A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JPH08115670A (ja) | 画像形成装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040825 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |