JP3862572B2 - 電子線装置 - Google Patents
電子線装置 Download PDFInfo
- Publication number
- JP3862572B2 JP3862572B2 JP2002021868A JP2002021868A JP3862572B2 JP 3862572 B2 JP3862572 B2 JP 3862572B2 JP 2002021868 A JP2002021868 A JP 2002021868A JP 2002021868 A JP2002021868 A JP 2002021868A JP 3862572 B2 JP3862572 B2 JP 3862572B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- spacer
- electron
- electron beam
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/86—Vessels; Containers; Vacuum locks
- H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
- H01J2329/8635—Spacing members characterised by the form or structure having a corrugated lateral surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/864—Spacing members characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Description
【発明の属する技術分野】
本発明は、電子を放出する電子源が設けられ、画像を形成する画像形成装置等として用いられる電子線装置に関し、特に、表面伝導型電子放出素子を電子源とする電子線装置に関する。
【0002】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には電界放出型素子(FE型素子)、金属/絶縁層/金属型素子(MIM素子)、表面伝導型電子放出素子(SCE素子)等がある。
【0003】
表面伝導型電子放出素子は、基板上に形成された小面積の薄膜の膜面に平行な電流を流すと電子が放出される現象を利用した電子放出素子である。このような表面伝導型電子放出素子としては、エリンソン等によるSnO2 薄膜を用いたものの他に、Au薄膜によるものや、In2 O3 /SnO2 薄膜によるものや、カーボン薄膜によるもの等が報告されている。
【0004】
さらに、本出願人らは、この表面伝導型電子放出素子に関する技術を開示している。例えば、特開平09−102271号公報や特開2000−251665号公報には、インクジェット塗布方法による表面伝導型電子放出素子の作成に関する技術が開示されている。また、特開昭64−031332号公報、特開平07−326311号公報には、表面伝導型電子放出素子が2次元のマトリクス状に配置された電子線装置が開示されており、特開平08−185818号公報、特開平09−050757号公報には、2次元マトリクス形状に配置された表面伝導型電子放出素子の配線形成方法が開示されており、特開平06−342636号公報等には、そのような電子線装置の駆動方法が開示されている。
【0005】
図18は、これらの表面伝導型電子放出素子の典型的な構成の1例であるM.ハートウェルの素子構成を示す模式図である。図18(a)はその表面伝導型電子放出素子の上面図であり、図18(b)はその側面図である。図18(a)に示すように、基板101の上には、素子電極102、103が形成されており、素子電極102、103に跨るように導電性薄膜104が形成されている。
【0006】
基板101は、ガラス等から構成されている。基板101に適用されるガラスとしては、廉価な青板ガラスが一般的であるが、この場合には、この青板ガラスの上にナトリウムブロック層として、厚さ0.5μmのシリコン酸化膜(図18では不図示)を形成する必要がある。このシリコン酸化膜は、スパッタ法等で形成される。この他に、基板101は、ナトリウム成分の少ないガラスや、石英基板でも作製可能である。
【0007】
基板101の大きさや厚みは、基板101上に設置される表面伝導型電子放出素子の個数や、各素子の個々の形状に応じて適宜設定される。さらに、基板101の大きさや厚みは、電子を真空中に放出するために設けられた容器の一部を基板101自体が構成している場合には、その容器内部を真空に保持するための耐大気圧構造等の力学的条件等にも依存する。
【0008】
素子電極102、103の材料としては、一般的な導体材料、例えば、ニッケル(Ni)、クロム(Cr)、金(Au)、モリブデン(Mo)、白金(Pt)、チタン(Ti)等の金属や、銀−パラジウム(Pd−Ag)等の金属が好適であり、金属酸化物とガラス等から構成される印刷導体や、ITO(インジウム−スズ酸化物:indium tin oxside)等の透明導電体などから適宜選択され得る。素子電極102、103の膜厚は、好ましくは数百Åから数μmの範囲が適当である。
【0009】
素子電極102、103間の間隔L、素子電極102、103の長さW、素子電極102、103の形状は、表面伝導型電子放出素子が応用される形態等に応じて適宜設計される。素子電極102、103間の間隔Lは、好ましくは数千Åから1mmであり、より好ましくは、素子電極102.103間に印加する電圧等を考慮して1μmから100μmの範囲となっている。また、素子電極102、103の長さWは、好ましくは素子電極102、103の抵抗値、電子放出特性を考慮して、数μmから数百μmの範囲となっている。
【0010】
素子電極102、103は、市販の白金(Pt)等の金属粒子を含有したペーストを、オフセット印刷等の印刷法によって塗布することによって形成することができる。また、より精密なパターンを得る目的で、白金(Pt)等を含有する感光性ペーストをスクリーン印刷等の印刷法で塗布し、フォトマスクを用いて露光、現像することによっても素子電極102、103を形成することができる。
【0011】
素子電極102、103の形成工程終了後、素子電極102、103に跨る形態で、導電性薄膜104が作成される。導電性薄膜104としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜であることが特に好ましい。
【0012】
導電性薄膜104の膜厚は、素子電極102、103へのステップカバレージ、素子電極102、103間の抵抗値、および後述するフォーミング処理の条件などを考慮して適宜設定されるが、好ましくは数Åから数千Åであり、さらに好ましくは10Åから500Åの範囲とするのがよい。
【0013】
本出願人らの研究によると、導電性薄膜104の材料としては、一般にパラジウム(Pd)が適しているが、これには制限されない。また、導電性薄膜104の成膜形成方法は、スパッタ法、溶液塗布後に焼成する方法などが適宜用いられる。
【0014】
溶液塗布後に焼成する方法の1つに、有機パラジウム溶液を塗付後、焼成し、導電性膜104として酸化パラジウム(PdO)膜を形成する方法がある。この方法では、酸化パラジウム膜形成後、水素が共存する還元雰囲気下でその膜を通電加熱してパラジウム(Pd)膜とするとともに、その膜に亀裂を形成する。この亀裂が電子放出部105となる。
【0015】
なお、図18では、簡略化の観点から、電子放出部105を導電性薄膜104の中央に矩形の形状で示した。しかし、これは、実際の電子放出部105の位置や形状を忠実に再現しているものではなく、電子放出部105の位置や形状は、図18に示す位置や形状に制限されない。
【0016】
以上のような素子構成を有する表面伝導型放出素子は、冷陰極素子の中でも、構造が単純で製造も容易であることから、大面積にわたって多数の素子を形成できるという利点がある。そのため、画像表示装置、画像記録装置などの画像形成装置や、荷電ビ−ム源などへの表面伝導型放出素子の応用が盛んに研究されている。
【0017】
特に、画像形成装置への応用においては、例えば、米国特許第5、066、883号公報や特開平2−257551号公報や特開平4−28137公報において本出願人が開示しているように、電子を放出する表面伝導型放出素子と、電子ビ−ムの照射により発光する蛍光体とを組み合わせて画像を表示する画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた効果を発揮することが期待されている。例えば、このような画像表示装置は、近年普及してきた液晶表示装置に比べて、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れている。
【0018】
図19は、上述の画像表示装置の構造を示す断面図である。この画像表示装置は、スペーサ基板901と、前述の蛍光体(図19では不図示)を有する第2の部材であるフェースプレート902と、電子源を有する第1の部材であるリアプレート903とを備えている。フェースプレート902とリアプレート903との間の空間は真空となっている。
【0019】
フェースプレート902とリアプレート903との間には電位差(等電位線909で示されている)があり、フェースプレート902側の方が高電位となっている。リアプレート903上には、電子を放出する電子放出部907a、907bと、その電子放出部907a、907bを駆動するための駆動回路(図19では不図示)と、電子放出部907a、907bと駆動回路とを接続するための配線電極906とが配設されている。配線電極906を介して電子放出部907a、907bが駆動されると、等電位線909に従って、電子放出部907からフェースプレート902に向かって電子が放出される。放出された電子の軌道は、電子軌道908a、908bで示されている。放出された電子がフェースプレート902に到達すると、フェースプレート902の蛍光体によって所望の画像が形成される。
【0020】
フェースプレート902とリアプレート903との間に挿入されたスペーサ基板901は、フェースプレート902とリアプレート903との間隔が一定に保たれるように大気圧に抗してそれらを支持している。したがって、スペーサ基板901には、耐大気圧を可能とするための十分な機械的強度が求められる。さらに、スペーサ基板901が、リアプレート903とフェースプレート902との間を飛翔する電子の軌道908a、908bに大きな影響を与えないようにすることが求められている。
リアプレート903とフェースプレート902との間を飛翔する電子の軌道908a、908bには、スペーサ基板901の帯電が大きな影響を与える。電子源である電子放出部907a、907bから放出された電子の一部、またはフェースプレートで反射した電子がスペーサ基板901に入射し、スペーサ基板901から二次電子が放出されたり、電子の衝突によって電離したイオンがスペーサ基板901の表面に付着したりすることによってスペーサ基板901の帯電が発生するものと考えられている。
【0021】
スペーサ901基板が正帯電すると、スペーサ基板901の近傍を飛翔する電子(軌道908aの電子)は、スペーサ基板901に引き寄せられる。そうすると、その電子は、所望の画像を形成するための軌道から逸れ、結果的にフェースプレート902上に形成される画像に歪みが生じる。電子を引き寄せる力はスペーサ基板901に近ければ近いほど大きいため、画像の歪みは、スペーサ基板901に近ければ近いほど大きくなる。また、このような画像表示装置においては、リアプレート903とフェースプレート902との間隔が大きくなればなるほど、フェースプレート902に到達したときの電子軌道908aのずれが大きくなるため、画像の歪みは顕著になる。
【0022】
このような画像の歪みを防ぐ方法として、従来から、電子軌道補正のための電極をスペーサ基板901に形成する方法や、スペーサ基板901の表面に、高抵抗膜904を被覆して導電性を付与し、若干の電流を流すことによって表面上の電荷を除去する方法などが行なわれていた。導電性を付与する方法をスペーサ基板901に応用し、スペーサ基板901の表面を酸化スズで被覆する方法が特開昭57−118355号公報に開示されている。また、特開平3-49135号公報には、酸化パラジウム(PdO)系ガラス材でスペーサ基板901を被覆する方法が開示されている。また、図19に示すように、スペーサ基板901におけるフェースプレート902とリアプレート903とのそれぞれの当接部にスペーサ電極905b、905aを形成することによって、スペーサ基板901の被覆材に均一な電場を印加し、接続不良や電流集中によるスペーサ基板901の破壊を防ぐ方法も開示されている。スペーサ電極905aは、リアプレート903側のスペーサ901の電極であり、このスペーサ電極905aに印加する電圧を変更して空間中の電場を変化させることによって電子軌道908aを反発させることができる。電子軌道908aは、スペーサ基板901の帯電およびフェースプレート902側のスペーサ電極906bの影響を受けながらフェースプレート902側に吸引される。
【0023】
しかしながら、これらの方法を適用しても、電子放出素子(電子放出部907a、907b)のピッチやそれらの駆動条件によっては、スペーサの帯電を完全に除去できない場合や、装置の量産性を考慮して導電性を付与しない方が好ましい場合などがある。このような場合などに対して、例えば、特開平2000−311632号公報には、図20に示すように、スペーサ基板901の表面に凹凸形状を設け、その表面上に高抵抗材料を被覆することによって、スペーサの帯電電荷量を抑制する方法が提案されている。
【0024】
【発明が解決しようとする課題】
以上述べたように、従来の電子線装置では、上述した技術によって、スペーサの近傍を飛翔する電子がスペーサに引き寄せられるのを抑制することが可能となっており、画像の歪みを補正することが可能となってきている。
【0025】
しかし、近年では、画像表示装置に対する高精度化の要求はますます高くなっており、さらに高精度なビーム位置制御を実現することができる電子線装置の実現が望まれていた。
【0026】
本発明は、より高精度なビーム位置制御を実現することができる電子線装置を提供することを目的とする。
【0027】
【課題を解決するための手段】
上記課題を解決するために、本発明の電子線装置は、電子を放出する電子源を有する第1の基板と、第1の基板の電子源を有する面に対向して、第1の基板と平行に設けられた第2の基板と、第1の基板と第2の基板との間に位置して両基板の間隔を一定に保ち、表面に帯電防止膜を有するスペーサとを有している。そして、スペーサは、第1の基板と第2の基板との間の空間に露出する表面に、第1の基板および第2の基板に平行な方向にストライプ状に延びる複数の凹部及び凸部からなる凹凸部を有し、凹凸部は、ピッチが互いに異なる複数の領域に分割され、かつ、凹部が両基板から離れて位置し、スペーサの第1の基板に最も近い凹部から、スペーサの1/2の高さの位置までの凹凸部の平均ピッチは、第2の基板に最も近い凹部から、スペーサの1/2の高さの位置までの凹凸部の平均ピッチよりも大きいことを特徴としている。また、本発明の他の実施態様によれば、スペーサは、第1の基板と第2の基板との間の空間に露出する表面に、第1の基板および第2の基板に平行な方向にストライプ状に延びる複数の凹部及び凸部からなる凹凸部を有し、凹凸部は、凹部の溝深さが互いに異なる複数の領域に分割され、かつ、凹部が両基板から離れて位置し、スペーサの1/2の高さの位置から第1の基板側に形成されている凹凸部の溝深さの平均値は、1/2の高さの位置から第2の基板側に形成されている凹凸部の溝深さの平均値よりも小さいことを特徴としている。
【0028】
本発明の電子線装置では、第1の基板と第2の基板と略平行方向にストライプ状に延びる凹凸部を有することによって、第1の基板と第2の基板との間の空間の等電位線が第1の基板と第2の基板とに略平行となるため、その空間内における均一な電位規定が容易となり、電子軌道の乱れを防ぐことができるようになる。
【0030】
一般に、凹凸基板に膜を成膜した場合と、平板に膜を成膜した場合とでは、凹凸基板の抵抗値の方が大きくなる。これは、凹凸基板においては、単位長さあたりの距離が大きくなるためである。また、本出願人らは、鋭意検討の結果、ある特定の材料、製法を用いることによって凹凸形状に対して、抵抗値変化の値を増大させることを見出した。
【0031】
このような材料の一例としては、タングステン(W)とゲルマニウム(Ge)の窒素化合物を挙げることができる。
【0032】
膜のシート抵抗の制御をスパッタ成膜により行った例として、図1に、溝深さを変更した場合のシート抵抗の変化の様子を示すグラフを示し、図2に溝ピッチを変更した場合のシート抵抗の変化の様子を示すグラフを示す。図1に示すように、溝深さが深くなればなるほど、シート抵抗は増大し、図2に示すように、ピッチが長くなればなるほど、シート抵抗が低下しているのがわかる。ここで、高抵抗膜は、タングステン(W)とゲルマニウム(Ge)をターゲットとし、流量比でアルゴン(Ar)と窒素(N2)が10:1の混合ガスを1.0Paのスパッタ圧力でスパッタリングすることによって成膜され、基板とターゲット間の距離は約100mmとし、Wターゲットへの投入出力は0.6W/cm2とし、Geターゲットへの投入電力は2W/cm2として膜厚200nmを成膜した。
【0033】
本発明では、本特性を利用することにより、スペーサの表面領域毎に溝の深さまたは溝のピッチを変更することによって、第2の基板(フェースプレート)と第1の基板(リアプレート)との間の方向において、所望の抵抗分布を有するスペーサを形成する。このようなスペーサを用いてスペーサの表面上の抵抗分布を調整することによって、ビーム位置を所望の位置に補正することが可能となる。
【0034】
また、本発明では、一部に凹凸領域を形成しない部分を設けても、所望の電位分布の形成が可能となる。さらに、電位分布形成の仕方はスペーサやパネルの構造、駆動条件等に関係し、一概には決定することはできない。しかし、本出願人らは、以下の条件で、スペーサに対して電子軌道を反発させ、スペーサ帯電によるビーム吸引の補正が可能であることを見出した。
【0035】
▲1▼スペーサの高さの1/2の高さの位置より、フェースプレート側に形成される凹凸の平均ピッチが、その位置よりリアプレート側に形成される凹凸の平均ピッチよりも小さいこと。
【0036】
▲2▼スペーサの高さの1/2の高さの位置より、フェースプレート側に形成される凹凸の平均溝深さが、その位置よりリアプレート側に形成される凹凸の平均溝深さよりも大きいこと。
【0037】
▲3▼スペーサの高さの1/2の高さの位置より、フェースプレート側に形成される凹凸の溝の数が、1/2の高さの位置よりリアプレート側に形成される凹凸の溝の数よりも多いこと。
【0038】
尚、ここで大事なことは、スペーサのフェースプレート側の凹凸が、リアプレート側の凹凸に対して、ピッチが小さいか、溝が深いか、または溝の数が多いことのいずれかを満たすことであり、領域の分割位置(境界)が必ずしも1/2の高さに存在する必要はなく、結果として、1/2の高さの位置を境にして比較した際に、上記関係がみたされていればよい。
【0039】
また、本発明の電子線装置に用いられる、凹凸形状を有するスペーサは、加熱等の手段により形状変化可能な材料を用いて、型成型する方法や、切削により形状を形成する方法など各種の製法が適用可能である。その中でも、加熱により形状変形可能な材料のガラス等の母材に、切削、あるいは金型等により凹凸形状を形成し、軟化点付近もしくはそれ以上の加熱下で延伸することにより、スペーサの形状を形成する方法が量産性に優れている点で好適である。また、本発明の電子線装置に用いられるスペーサは、量産性を考慮して表面の一部には凹凸を設けていなくてもよい。
【0040】
本発明は、フェースプレートとリアプレート間のほぼスペーサ表面全域に渡って凹凸を形成することにより、凹凸による帯電電荷を抑えるとともに、電極機能によりビームの補正が容易に可能となり、高品質な画像の提供を可能とする。
【0041】
【発明の実施の形態】
次に、本発明の一実施形態の電子線装置およびスペーサについて図面を参照して詳細に説明する。以下の実施形態では、本発明の電子線装置を応用した画像形成装置の1つである画像表示装置の構成、動作、およびその製造方法などについて主に説明する。
【0042】
(第1の実施形態)
まず、第1の実施形態について説明する。図3は、本実施形態の電子線装置におけるスペーサの構造を示す断面図である。図3に示すように、本実施形態のスペーサは、スペーサ基板1と、スペーサ表面に被覆された高抵抗膜2と、スペーサ電極3と、スペーサ基板上に形成された凹凸部4とを備えている。さらに、スペーサの表面は、互いに凹凸のピッチと溝深さが異なる領域aと領域bに分割されている。
【0043】
図4は、本実施形態の画像表示装置の構造を示す断面図である。図4に示すように、本実施形態の画像表示装置は、第2の基板であるフェースプレート402と、第1の基板であるリアプレート403とを備えている。フェースプレート402とリアプレート403との間の空間は、気密容器(全体として図示せず)の内部空間となっており、その空間は、その気密容器、すなわち外囲器によって真空に保持されている。
【0044】
さらに、大気圧に抗してフェースプレート402と、リアプレート403との間の間隔を保持するための薄板状のスペーサがフェースプレート402とリアプレート基板403との間に固定されている。スペーサは、図4では1つしか図示されていないが、上記の目的(フェースプレート402とリアプレート403との間の間隔を保持すること)を達成するのに必要な間隔をおいて必要な数だけ配置されている。スペーサの基板である絶縁牲部材401の表面には、スペーサの帯電防止を目的とした高抵抗膜404a、404bが成膜されている。高抵抗膜aは領域aの抵抗膜であり、高抵抗膜404bは、領域bの抵抗膜である。また、スペーサには、フェースプレート402と当接するスペーサ電極405bと、リアプレート403と当接するスペーサ電極405aとが成膜されている。
【0045】
また、高抵抗膜404a、404bは、絶縁性部材401の表面のうち、気密容器内の真空中に露出している面には、少なくとも成膜されており、スペーサ電極405a、405bを介して、フェースプレート402の内側に形成された後述するメタルバック(不図示)およびリアプレート403の表面の配線電極406に電気的に接続されている。したがって、スペーサは、リアプレート403上の配線電極406とフェースプレート402のメタルバックとの間に印加される高電圧に耐えるだけの絶縁性を有し、スペーサの表面への帯電を防止する程度の導電性を有する必要がある。そのようなスペーサの絶縁性部材401としては、例えば、石英ガラス、ナトリウム(Na)等の不純物含有量を減少もしくは除去したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が用いられる。なお、絶縁性部材401としては、その熱膨張率が気密容器およびリアプレート403の部材と近いものが望ましい。
高抵抗膜404a、404bには、高電位側のフェースプレート402に印加される加速電圧Vaを帯電防止膜である高抵抗膜404a、404bの抵抗値Rsで除した電流が流れる。高抵抗膜404a、404bの抵抗値Rsは、帯電防止および消費電力の観点からその望ましい範囲に設定される。帯電防止の観点から、高抵抗膜404a、404bの表面抵抗R/□は1014Ω以下であることが好ましい。十分な帯電防止効果を得るためには、高抵抗膜404a、404bの表面抵抗は1013Ω以下であることがさらに好ましい。高抵抗膜404a、404bの表面抵抗の下限は、スペーサの形状とスペーサに印加される電圧により左右されるが、107Ω以上であることが好ましい。
【0046】
絶縁性部材401上に形成された高抵抗膜(帯電防止膜)404a、404bの厚みtは、10nm以上50μm以下の範囲であることが望ましい。材料の表面エネルギーおよび基板との密着性や基板温度によっても異なるが、一般的に、膜厚を10nm以下にするとその薄膜が島状に形成され、その抵抗が不安定で再現性に乏しくなる。さらに、膜厚を50μm以上にすると、その薄膜の形成過程において、絶縁性部材401が変形してしまう可能性が高くなる。
【0047】
高抵抗膜(帯電防止膜)404a、404bの比抵抗をρとすると、高抵抗膜404a、404bの表面抵抗R/□はρ/tとなる。以上に述べたR/□とtの好ましい範囲から、高抵抗膜(帯電防止膜)504の比抵抗ρは104[Ω・cm]以上1010[Ω・cm]以下とすることが好ましい。さらに、表面抵抗R/□と膜厚tのより好ましい範囲を実現するためには、比抵抗ρは105以上109Ωcm以下とするのが望ましい。
【0048】
一方、高抵抗膜(帯電防止膜)404a、404bを電流が流れることにより、あるいは画像表示装置(ディスプレイ)全体が動作中に発熱することによってスペーサの温度は上昇する。高抵抗膜(帯電防止膜)404a、404bの抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサに流れる電流が増加し、さらにスペーサの温度が上昇する。そして、その電流は、電源の限界を越えるまで増加しつづけ暴走する。このような電流の暴走が発生する条件は、以下の一般式(1)で表される抵抗値の温度係数TCR(Temperature Coefficient of Resistance)の値で特徴づけられる。ここで、ΔT、ΔRは室温に対する実駆動状態のスペーサの温度Tおよび抵抗値Rの増加分であるとする。
【0049】
TCR=(ΔR/ΔT)/R×100 [%/℃] ………(1)
電流の暴走が発生するTCRの条件は、経験的に−1[%/℃]以下である。つまり、高抵抗膜(帯電防止膜)404a、404bの抵抗温度係数は、−1[%/℃]より大きくするのが望ましい。
帯電防止特性を有する高抵抗膜404a、404bの材料としては、例えば金属酸化物を用いることができる。金属酸化物の中でも、クロム(Cr)、ニッケル(Ni)、銅(Cu)の酸化物が好ましい材料である。それは、これらの酸化物が、二次電子放出効率が比較的小さく、電子放出部407a、407bから放出された電子がスペーサに衝突した場合においても帯電しにくくするためである。
金属酸化物以外にも炭素は、二次電子放出効率が小さく、高抵抗膜404a、404bの材料として好ましい材料である。特に、非晶質カーボンは高抵抗であるため、これを高抵抗膜404a、404bの材料として用いると、スペーサの抵抗を所望の値に制御しやすくなる。
帯電防止特性を有する高抵抗膜404a、404bの他の材料として、アルミと遷移金属合金の窒化物がある。アルミと遷移金属合金の窒化物は、遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲に抵抗値を制御できるので高抵抗膜404a、405bとして好適である。それに加えて、アルミと遷移金属合金の窒化物は、後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料であり、その抵抗温度係数が−1%より大であり、実用的に使いやすい材料である。その遷移金属元素としてはチタン(Ti)、クロム(Cr)、タンタル(Ta)等を用いることができる。
【0050】
合金窒化膜は、スパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材401上に高抵抗膜404a、404bとして形成される。金属酸化膜も同様の薄膜形成法で高抵抗膜404a、404bとして作製することができるが、この場合には、雰囲気として窒素ガスに代えて酸素ガスが使用される。その他、CVD法、アルコキシド塗布法でも金属酸化膜を高抵抗膜404a、404bとして形成することができる。
【0051】
カーボン膜は、蒸着法、スパッタ法、CVD法、プラズマCVD法で作製され、特に、非晶質カーボンを高抵抗膜404a、404bとして作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。
スペーサを構成するスペーサ電極405a、405bは、高抵抗膜404a、404bを高電位側のフェースプレート402と低電位側のリアプレート403とそれぞれ電気的に接続するために設けられたものである。スペーサ電極405a、405bは、以下に述べる複数の機能を有している。
【0052】
上述したように、高抵抗膜404a、404bは、スペーサの表面での帯電を防止する目的で設けられたものであるが、スペーサ電極405a、405bを設けずに、高抵抗膜404a、404bをフェースプレート402とリアプレート403とに接続した場合には、その当接部界面に大きな接触抵抗が発生してしまい、スペーサの表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避けるために、フェースプレート402、リアプレート403と接触するスペーサの当接面にスペーサ電極405a、405bが設けられる。
また、電子放出部407a、407bから放出された電子は、フェースプレート402とリアプレート403の間に形成された電位分布に従って電子軌道407a、407bを形成する。スペーサの近傍で、それらの電子軌道408a、408b、408cに乱れが生じないようにする為には、高抵抗膜404a、404bの電位分布を全域にわたって制御する必要がある。高抵抗膜404をフェースプレート402とリアプレート402とに接続した場合、当接部界面の接触抵抗のために、接続状態のむらが発生し、高抵抗膜404a、404bの電位分布が所望の値からずれてしまう可能性がある。これを避けるために、スペーサがフェースプレート402及び基板403と当接するスペーサの端部の全長域にスペーサ電極405a、405bを設けることによって、接続状態のむらの発生を抑制し、高抵抗膜404a、404bの電位分布を均一化している。
【0053】
また、電子放出部407a、407bより放出された電子は、フェースプレート402とリアプレート403の間に形成された電位分布に従って電子軌道を形成する。スペーサの近傍の電子放出部407aから放出された電子に関しては、スペーサに伴う制約(配線、素子位置)が生じる場合がある。このような場合、歪みやむらの無い画像を形成するためには、放出された電子の軌道を制御してフェースプレート402の所望の位置に電子を照射する必要がある。フェースプレート402とリアプレート403と当接する面にスペーサ電極405a、405bをそれぞれ設けることにより、スペーサの近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することができる。
【0054】
本実施形態の画像表示装置では、スペーサの凹凸部は、フェースプレート402とリアプレート403と略平行にストライプ状に(図4の前後方向に)延びている。そして、スペーサの表面上は、その凹凸部の平均ピッチおよび平均深さが互いに異なる複数の領域に分割されている。これにより、フェースプレート402とリアプレート403との間の空間の等電位線409がフェースプレートとリアプレートとに間の空間内における均一な電位規定が容易となり、電子軌道の乱れを防ぐことができるようになる。なお、高抵抗膜404a、404bには、前述したタングステン(W)とゲルマニウム(Ge)を窒素雰囲気中でスパッタした膜が用いられる。なお、本実施形態では、フェースプレート402側の領域aの凹凸のピッチを20μmとし、リアプレート403側の領域bのピッチを100μmとした。また、領域aと領域bの幅は同じとした。本実施形態の画像表示装置では、凹凸部の平均ピッチおよび平均深さの両方が異なっているが、いずれか一方が異なっているだけでもよい。
【0055】
また、本実施形態の画像表示装置では、断面方向(図4の左右の方向)の電子放出部407a、407b間の距離を615μmとし、スペーサの高さを1.6mmとした。本実施形態の画像表示装置(パネル)を実際に駆動させたところ、ビーム位置がスペーサ側に引き寄せられることなく、良好な画像を形成することができた。
【0056】
次に、本実施形態の画像表示装置の構造および製造法を具体的に説明する。
【0057】
図5は、本実施形態の画像表示装置の構造を示す斜視図である。図5を参照すると、電子源基板80は、電子放出素子87が多数配置された基板である。ガラス基板81は、図5に示すリアプレート503である。フェースプレート82には、ガラス基板83の内面に、蛍光膜84とメタルバック85等が形成されている。
【0058】
支持枠86は、ガラス基板(リアプレート)81およびフェースプレート82を支持している。支持枠86とガラス基板(リアプレート)81およびフェースプレート82をフリットガラスによって接着し、400〜500℃で10分以上焼成して封着することによって、外囲器90が形成されている。外囲器90の内部は、真空となっている必要がある。上述した一連の外囲器90の作成工程を全て真空チャンバー中で行うと、外囲器90内部を最初から真空にすることが可能となり、その作成工程で行われる作業を簡単なものとすることができる。なお、本実施形態の画像表示装置では、外囲器90の内部は、外界に対して完全に密閉された状態となっているが、図5では、外囲器90を形成する支持枠86、フェースプレート82が適当に切断されて、外囲器90の内部が見えるようになっている。
【0059】
電子放出素子87は、表面伝導型電子放出素子(図18参照)である。X配線88は、電子放出素子87の一対の素子電極のうちのいずれか一方の電極と接続されたX軸方向の配線であり、Y配線89は、表面伝導型電子放出素子の一対の素子電極のうちのX配線88と接続されていない方と接続されたY軸方向の配線である。
【0060】
フェースプレート82とガラス基板(リアプレート)81との間には、スペーサ(支持部材)を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を有する外囲器90を形成することができる。
【0061】
以下、本実施形態の画像表示装置の各構成部の構成と製法について説明する。
【0062】
絶縁性部材401は、予め溝加工を施してある大きなガラス母材を加熱し、そのガラス母材を軟化した状態で延伸することによって相似形に縮小させて形成される。本実施形態では、ガラス母材としてアルカリ成分が少ないPD−200(旭硝子(株)社製)の2.8mm厚ガラスを用い、それを1/24に縮小形成することにより絶縁性部材401に図3に示すようなストライプ状の溝を作製した。そして、絶縁性部材401の上に、ナトリウムブロック層として100nmのSiO2膜を塗付焼成した。
【0063】
図6は、マトリクス状に電子放出素子を有するリアプレート(ガラス基板)の上面図である。図6に示すように、電子源基板(リアプレート)21の上には、素子電極22、23と、Y配線24、絶縁性膜25と、X配線26と、表面伝導型電子放出素子膜である電子放出部27とが形成されている。以下に、これらの製造方法について説明する。
【0064】
まず、電子源基板21上に、まず、下引き層としてチタニウム(Ti)(膜厚5nm)、その上に白金(Pt)(膜圧40nm)を、スパッタ法によって成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして素子電極22、23を形成した。
【0065】
X配線26とY配線24の配線材料は、全ての表面伝導型素子にほぼ均等な電圧が供給されるように、低抵抗である材料であることが望ましい。X配線26とY配線24の材料、膜厚、配線幅等については適宜設定される。素子電極22、23形成後、共通配線としてのY配線24(下配線)を、素子電極の一方に接し、かつそれらを連結するようにライン状のパターンで形成する。Y配線24の材料としては、銀(Ag)フォトぺ一ストインキが用いられる。銀(Ag)フォトぺ一ストインキをスクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像し、その後480℃前後の温度で焼成してY配線24が形成される。ここでは、Y配線24の厚さを約10μmとし、幅を50μmとした。なお、Y配線24の終端部は、配線取り出し電極として用いられるので、線幅をより大きくした。
【0066】
次に、上下配線(X配線26およびY配線24)を絶縁するために、層間絶縁層(不図示)を配設する。後述のX配線26(上配線)下に、先に形成したY配線24(下配線)との交差部を覆うように、かつ上配線26(X配線)と素子電極の他方(Y配線24が接続されていない方)との電気的接続が可能なように、接続部にコンタクトホール(不図示)を開けて層間絶縁層を形成した。層間絶縁層の形成工程では、酸化鉛(PbO)を主成分とする感光性のガラスペーストをスクリーン印刷した後、露光、現像する。そして、この作業を4回繰り返し、最後に480℃前後の温度で焼成した。この層間絶縁層の厚みを、全体で約30μmとし、幅を150μmとする。
【0067】
次に、先に形成した絶縁膜の上に、Agぺ一ストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、480℃前後の温度で焼成し、X配線26(上配線)を形成した。このようにすれば、X配線26は、上述した層間絶縁層(絶縁膜)を挟んでY配線24(下配線)と交差し、層間絶縁層(絶縁膜)のコンタクトホール部分で素子電極の他方とも接続されるようになり、パネル化した後は、素子電極22、23は、画像表示装置の走査電極として作用するようになる。なお、X配線26の厚さは、約20μmである。また、電子基板21には、外部の駆動回路と接続するための外部駆動回路への引出し配線が必要となるが、この引出し配線も、上述の工程と同様の作業で形成される。さらに、図示していないが、外部駆動回路への引出し端子も上述の工程と同様の作業で形成される。以上述べた工程により、図6に示すXYマトリクス配線を有する電子源基板21(リアプレート)が形成される。
【0068】
上述の工程終了後、電子源基板21を十分にクリーニングした後、撥水剤を含む溶液で電子源基板21の表面を処理し、電子源基板21の表面が疎水性になるようにした。これは、この後、塗布する素子膜形成用の水溶液が、素子電極2、23上に適度な広がりをもって配置されるようにするためである。
【0069】
次に、電子放出素子(素子膜)の形成方法について説明する。前述のXYマトリクス配線を有する電子源基板(リアプレート)21の終了後、インクジェット塗布方法により、素子電極22、23間に電子放出素子(素子膜)を形成する。
【0070】
図7は、素子膜28の形成工程を示す模式図である。図7(a)に示すように、前述までの工程により、電子源基板21上には、素子電極22、23が形成されている。本工程は、素子電極22、23に跨る素子膜28としてパラジウム(Pd)膜を形成する工程である。
【0071】
まず、水85:イソプロピルアルコール(IPA)15からなる水溶液に、パラジウム−プロリン錯体0.15重量%を溶解し、有機パラジウム含有溶液を得た。そして、有機パラジウム含有溶液に、若干の添加剤を加えた。
【0072】
そして、この溶液の液滴を、図7(b)に示す液滴付与手段37である、ピエゾ素子を用いたインクジェット噴射装置を用い、液滴のドット径が60μmとなるように、液適量等を調整して素子電極間に付与した。
【0073】
その後、液滴が付与された基板を空気中にて、350℃で10分間の加熱焼成処理をし、酸化パラジウム(PdO)とした。ドットの直径が約60μm、厚みが最大で10nmの膜が得られた。
【0074】
以上の工程により、素子電極22、23間に素子膜28、すなわち酸化パラジウム(PdO)膜が形成された。
【0075】
素子膜28の作成後、フォーミング処理を用いて、作成した素子膜28に電子放出部27を作成する工程を実行する。本工程では、上記導電性薄膜(素子膜28)を通電処理して内部に亀裂を生じさせることによって電子放出部27を形成する。
【0076】
具体的には、まず、上述の基板の周囲の取り出し電極部を残して、フード状の蓋をかぶせて基板全体を覆い、基板と蓋との間で内部に真空空間を作る。そして、外部電源を用いて電極端子部からX配線26とY配線24との間に電圧(これをフォーミング電圧という)を印加し、素子電極22、23間を通電させ、導電性薄膜104(素子膜28)を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部27を形成する。このとき、若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム(PdO)膜がパラジウム(Pd)膜に変化する。
【0077】
この変化時に素子膜28の還元収縮によって、素子膜28の一部に亀裂が生じるが、この亀裂発生位置、およびその形状は元の素子膜28の均一性に大きく影響される。各素子の特性のばらつきを抑えるためには、その亀裂は中央部、かつ、なるべく直線状に形成することがなによりも望ましい。なお、このフォーミング処理により形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現段階ではまだ発生効率が非常に低いものである。得られた導電性薄膜104(素子膜28)の抵抗値Rsは、102から107Ωの値となる。
【0078】
フォーミング処理に用いた電圧波形について簡単に説明する。図8は、フォーミング処理におけるフォーミング電圧と時間との関係を示すグラフである。このグラフでは、横軸が時間を示し、縦軸が印加されるフォーミング電圧の大きさを示している。図9に示すように、素子に印加するフォーミング電圧は、パルス電圧であるが、その印加方法には2通りの方法がある。図8(a)には、パルス波高値が一定のパルスを印加する場合が示されており、図8(b)には、パルス波のピーク値を増加させながら印加する場合が示されている。
【0079】
図8(a)では、T1およびT2は印加する電圧波形のパルス幅とパルス間隔をそれぞれ示す。本実施形態では、T1を1μsec〜10msecとし、T2を10μsec〜100msecとする。各パルス(三角波)の波高値(フォーミング時のピーク電圧値)は適宜選択される。図8(b)では、T1およびT2を、図8(a)と同じとし、三角波の波高値(フォーミング時のピーク電圧)を、例えば、0.1Vステップ程度ずつ増加させている。
【0080】
なお、本工程のフォーミング処理では、フォーミング用パルスの間に、導電性膜104(素子膜28)を局所的に破壊、変形しない程度の電圧、例えば、0.1V程度のパルス電圧を挿入して素子電流を測定して、そのときの抵抗値を求め、その抵抗値が、例えば、フォーミング処理前の抵抗に対して1000倍以上の抵抗を示した時点で、フォーミング電圧の印加を終了する。
【0081】
以上のフォーミング工程により、導電性薄膜104に電子放出部が形成された。しかし、前述のように、この状態では、まだ電子放出部における電子発生効率は非常に低い。したがって、その電子放出部における電子放出効率を上げるためには、フォーミング工程終了後、導電性薄膜に活性化処理と呼ばれる処理を施すことが望ましい。
【0082】
活性化処理では、有機化合物が存在する適当な真空度のもとで、前述のフォーミング処理と同様に、まず、電子源基板21全体にフード状の蓋をかぶせて電子源基板21と蓋との間に真空空間を作る。そして、外部からX配線26およびY配線24を介してパルス電圧(活性化電圧)を素子電極に繰り返し印加する。さらに、真空空間に炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前述の電子放出部の亀裂近傍にカーボン膜として堆積させる。
【0083】
本処理では、カーボン源としてトルニトリルを用い、スローリークバルブを通して炭素化合物を真空空間内に導入し、1.3×10-4Paを維持した。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、1×10-5Pa以上1×10-5Pa以下程度が好適である。
【0084】
図9は、活性化処理における活性化電圧と時間との関係を示すグラフである。
図9(a)、(b)には、活性化処理で用いられる活性化電圧印加の好ましい一例が示されている。図9(a)では、T1を電圧波形の正と負のパルス幅とし、T2をパルス間隔とし、活性化電圧の値は、正のときの負のときで絶対値が等しくなるように設定されている。印加する活性化電圧の最大値は、10V以上20V以下の範囲で適宜選択される。また、図9(b)では、T1は、正のパルス電圧のパルス幅であり、T1’は、負パルス電圧のパルス幅であり、T2はパルス間隔である。図9(b)では、T1>T1’であり、活性化電圧の最大値は、正負の絶対値が等しくなるように設定されている。なお、ここでは、素子電極22に与える電圧を正とし、素子電流Ifは、素子電極22から素子電極23へ流れる方向が正であるとする。また、本処理では、通電開始後から約60分後に放出電流Ieがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化電圧の印加を終了する。以上述べた工程で、電子源素子を有する基板を作成することができる。
【0085】
次に、上述した素子構成および製造方法に基づいて製造された本実施形態における電子放出素子の基本特性について図10、図11を参照して説明する。
【0086】
図10は、前述した構成を有する電子放出素子の電子放出特性を測定するための測定評価装置の構造を示す模式図である。図10を参照すると、この測定評価装置は真空容器55を備えている。排気ポンプ56は、真空排気するための排気ポンプである。この測定評価装置では、真空容器55内に、前述の工程で作製された素子を設置して、その素子の特性の測定が行われる。この素子は、前述のように、ガラス基板101と、素子電極102、103と、薄膜104と、その中の電子放出部105とから構成されている
この測定評価装置は、電源51と電流計50とをさらに備えている。電源51は、素子電極102、103間に接続されており、素子電極102.103間に素子電圧Vfを印加するための電源である。電源51の正極側が素子電極102に接続され、負極側が素子電極103側に接続されるとともに接地されている。
電流計50は素子電極102、103間の電子放出部105を含む導電性薄膜104を流れる素子電流Ifを測定するための電流計である。
【0087】
さらに、真空容器55内に設置された素子の電子放出部105に対向する位置には、電極54が設置されている。電極54は、電子放出部105より放出される電子量、すなわち放出電流を捕捉するためのアノード電極である。高圧電源である電源52の正極側は電極54に接続されており、電源52の負極側は、素子の電子放出部105より放出される放出電流Ieを測定するための電流計53を介して接地されている。
【0088】
なお、真空装置55には、上述したものの他、真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行なえるようになっている。また、実際には、アノード電極54の電圧を1kV〜10kVとし、アノード電極54と電子放出素子との距離Hを1mm〜8mmの範囲とした。
【0089】
図11は、図10に示す測定評価装置により測定された放出電流Ieおよび素子電流Ifと素子電圧Vfの関係の一例を示すグラフである。なお、同じ素子電圧Vfの値における放出電流Ieと素子電流Ifは大きさが著しく異なっているが、図11では素子電流If、放出電流Ieの変化特性の比較検討のために、縦軸のスケールが、放出電流Ieと素子電流Ifとで変更されている。図11に示すように、素子電圧Vfが増加すれば、素子電流If、放出電流Ieはともに増加する。
【0090】
素子電極102、103間に印加する電圧12Vにおける放出電流Ieを測定した結果、放出電流Ieの平均は0.6μAとなり、電子放出効率が平均0.15%となった。また、素子間の均一性も良好で、各素子間での放出電流Ieのばらつきは5%と良好な値が得られた。
【0091】
図11等に示すように、本実施形態で得られる電子放出素子は放出電流Ieに対する3つの特徴を有している。
【0092】
まず、第1に、本実施形態で得られる電子放出素子は、ある電圧(しきい値電圧と呼ぶ、図11中のVth)以上の素子電圧を印加すると急激に放出電流Ieが増加し、しきい値電圧Vth以下では放出電流Ieがほとんど検出されない。
すなわち、本実施形態で得られる電子放出素子は、放出電流Ieに対する明確なしきい値電圧Vthを有する非線形素子としての特性を示している。
【0093】
第2に、放出電流Ieが素子電圧Vfに依存するため、放出電流Ieは素子電圧Vfで制御することができる。
【0094】
第3に、アノード電極54に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。すなわち、アノード電極54に捕捉される電荷量は、素子電圧Vfを印加する時間により制御することができる。
【0095】
次に、画像形成装置におけるフェースプレート部の構造および製造方法について説明する。
【0096】
図12は、フェースプレートの正面図である。蛍光膜84(図5)は、モノクロームの場合には、蛍光体のみから構成されるが、カラーの蛍光膜の場合には、蛍光体の配列によりブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電体91と蛍光体92とから構成される。ブラックストライプ、ブラックマトリクスが設けられるのは、カラー表示の場合必要となる三原色蛍光体の、各蛍光体92間の塗り分け部を黒くすることによって混色等を目立たなくするためであり、蛍光膜84における外光反射によるコントラストの低下を抑制するためである。
【0097】
また、蛍光膜84の内面側には、メタルバック85が通常設けられる。メタルバック85が設けられるのは、蛍光体84の発光のうち、内面側への光をフェースプレート86側へ鏡面反射することによって 輝度を向上させるためであり、電子ビーム加速電圧を印加するためのアノード電極として作用させるためである。メタルバック85は、蛍光膜84の作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、アルミニウム(Al)を真空蒸着等で堆積することによって作製することができる。
【0098】
前述の封着(外囲器90の形成)を行う際、カラーの場合は各色蛍光体92と電子放出素子とを対応させなくてはならないため、上下基板(リアプレートとフェースプレート)の突き当て法などによって、上下基板の位置合わせを正確に行う必要がある。
【0099】
封着時の外囲器90の真空度は、10-5トール[Torr]程度の真空度が要求される。その他、外囲器90の封止後の真空度を維持するために、ゲッター処理が行なわれる場合もある。ゲッター処理とは、外囲器90の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱により、外囲器90内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは、通常、バリウム(Ba)等が主成分であり、その蒸着膜の吸着作用により、例えば、1X10-5 乃至1X10-7[Torr]の真空度を維持するものである。
【0100】
前述した本実施形態による表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【0101】
多数の電子放出素子がマトリクス状に配置されている本実施形態の画像表示装置では、各ラインの走査線信号によってライン(X配線のうちのいずれか)を選択し、各情報信号ライン(Y配線のうちのいずれか)を通じて個々の素子に上記パルス状電圧を適宜印加すれば、その素子に適宜電圧を印加することが可能となり、各素子をオンすることができる。また、中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式がある。
【0102】
図13は、本実施形態の画像表示装置における電子放出素子の駆動装置の構成を示すブロック図である。この駆動装置は、単純マトリクス配置の電子源を用いて構成した表示パネルを利用した、NTSC方式のテレビ信号(画像信号)を表示可能なテレビジョン表示用の画像表示装置に用いられる駆動装置である。
【0103】
図13を参照すると、この駆動装置は、画像表示パネル(フェースプレート)1101と、走査回路1102と、制御回路1103と、シフトレジスタ1104と、ラインメモリ1105と、同期信号分離回路1106と、情報信号発生器1107と、高電圧Vaを供給する直流電圧源とから構成される。
【0104】
電子放出素子を備える画像表示パネル1101の電子源基板には、X配線に、走査線信号を印加するXドライバ1102が接続されており、Y配線には、情報信号が印加されるYドライバの情報信号発生器1107が接続されている。
【0105】
電子放出素子変調する方式として電圧変調方式を実施するには、情報信号発生器1107として、一定の長さの電圧パルスを発生するが、入力されるデータに応じて、適宜パルスの波高値を変調するような回路が用いられる。一方、電子放出素子変調する方式としてパルス幅変調方式を実施するには、情報信号発生器1107として、一定の波高値の電圧パルスを発生するが、入力されるデータに応じて適宜電圧パルスの幅を変調するような回路が用いられる。
【0106】
制御回路1103は、同期信号分離回路1106より送信される同期信号Tsyncに基づいて、各部に対してTscan、Tsft、Tmry の各制御信号を発生する。
【0107】
同期信号分離回路1106は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分の信号と輝度信号成分の信号とを分離するための回路である。この輝度信号成分の信号は、同期信号に同期してシフトレジスタ1104に入力される。
【0108】
シフトレジスタ1104は、時系列的にシリアルに入力される前記輝度信号を、画像の1ライン毎にシリアル/パラレル変換して、制御回路1103より送信されるシフトクロック信号Tsftに同期して動作する。シリアル/パラレル変換された画像1ライン分のデータ(電子放出素子n素子分の駆動データに相当)は、n個の並列信号としてシフトレジスタ1104から出力される。
【0109】
ラインメモリ1105は、画像1ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、ラインメモリ1105に記憶されたそれらのデータは、Tmryが入力されると、情報信号発生器1107に入力される。
【0110】
情報信号発生器1107は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源であり、その出力信号はY配線を通じて表示パネル101に送信され、X配線によって選択中の走査ラインとの交点にある各々の電子放出素子に印加される。したがって、走査信号によってX配線を順次走査すれば、パネル全面の各電子放出素子を駆動することが可能となる。
【0111】
本実施形態の画像形成装置では、上述の駆動装置によって表示パネル内のXY配線のいずれかを導通させ、電圧を印加することによって電子放出素子から電子を放出させる。さらに、本実施形態の画像形成装置では、アノード電極であるメタルバック85に高圧端子Hv(図5)を介して高圧を印加し、発生した電子ビームを加速し、蛍光膜84に衝突させることによって、画像が表示される。
【0112】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一実施形態であり、本発明の技術思想に基づいて種々の変形が可能である。また、図13の駆動回路では、入力信号としてNTSC方式を適用したが、入力信号の方式はこれに限定されるものではなく、PAL方式、ハイビジョン(HDTV)方式等の別の方式の信号を適用することもできる。
【0113】
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。以下の実施形態では、第1の実施形態における画像形成装置に適用されたスペーサの変形例について述べるものとする。
【0114】
図14は、本実施形態のスペーサの断面図である。図14を参照すると、本実施形態のスペーサ基板は、スペーサ基板(絶縁性部材)1と、スペーサ基板上に形成された凹凸部4とを備えている。
【0115】
本実施形態のスペーサも、第1の実施形態と同様に、領域aと領域bとに分割されているが、領域aの幅と領域bの幅との比を1:3とした点が第1の実施形態と異なっている。凹凸のピッチを、領域aでは20μmとし、領域bでは80μmとし、領域aと領域bとも、凹部と凸部の高さの差を11μmとした。なお、スペーサの高さを1.6mmとした。
【0116】
すなわち、本実施形態のスペーサでは、スペーサの高さの1/2の高さの位置より、フェースプレート側に形成されている凹凸の平均ピッチが、その高さより下方のリアプレート側に形成されている凹凸の平均ピッチよりも小さい。さらに、本実施形態のスペーサでは、領域aにおける平均ピッチが領域bにおける平均ピッチより小さいため、結果的に、スペーサの高さの1/2の高さの位置よりフェースプレート側に形成されている凹凸の溝の数が、その高さよりリアプレート側に形成されている凹凸の溝の数よりも多い。
【0117】
スペーサ基板1は、第1の実施形態と同様に、予め溝加工を施してある大きなガラス母材を加熱し、そのガラス母材を軟化した状態で延伸することによって相似形に縮小させて形成される。また、本実施形態のスペーサにおいても、第1の実施形態と同様に、スペーサ基板1上に高抵抗膜が成膜されるが、その高抵抗膜は、スパッタ装置を用いて生成される。そのスパッタ装置では、タングステン(W)とゲルマニウム(Ge)をターゲットとし、流量比でアルゴン(Ar)と窒素(N2)が7:3の混合ガスを1.0(Pa)のスパッタ圧力でスパッタリングを行った。なお、基板とターゲット間の距離を約100mmとし、タングステン(W)の投入出力を0.55W/cm2とし、ゲルマニウム(Ge)ターゲットへの投入電力を2W/cm2とし、200nmの高抵抗膜とした。
【0118】
本実施形態スペーサを、第1の実施形態と同様の画像形成装置に適用したところ、スペーサの凹凸形状によって調整されたスペーサの表面のシート抵抗分布によるビーム反発/吸引効果によって、スペーサ近傍での電子吸引が発生しない良好な画像が得られた。
【0119】
(第3の実施形態)
次に、本発明の第3の実施形態について説明する。図15は、本実施形態のスペーサを示す断面図である。本実施形態のスペーサでは、スペーサの凹凸部4の溝深さを領域aと領域bとで変更することによってビーム位置の補正を行っている。本実施形態のスペーサでは、図1、図2からわかるように、凹凸部4のピッチを変更する方法に比べ、シート抵抗値を大きく変えることが可能となる。
【0120】
図15に示すように、本実施形態のスペーサは、スペーサ基板1と、スペーサ基板1上に形成された凹凸部4とを備えている。領域aは、凹凸部4の溝深い領域であり、その深さは16μmである。また、領域bは凹凸溝の浅い領域であり、その深さは8μmである。すなわち、本実施形態のスペーサでは、スペーサの高さの1/2の高さの位置よりフェースプレート側に形成されている凹凸の平均溝深さが、その位置よりリアプレート側に形成されている凹凸の平均溝深さよりも大きい。
【0121】
本実施形態では、領域aと領域bの長さの比を5:7とし、スペーサの高さを1.6mmとした。なお、スペーサ基板1は、母材に金型成型法を用いて凹 凸を形成し、加熱下で延伸することにより作製された。
【0122】
本実施形態のスペーサに、第1の実施形態と同様の高抵抗膜を形成し、画像形成装置に適用したところ、他の実施形態のスペーサと同様にスペーサ近傍でのビーム位置ずれのほとんどない良好な画像が得られた。
【0123】
(参考例)次に、本発明の参考例について説明する。図16は、参考例のスペーサの構造を示す断面図である。参考例では、凹凸の領域の分割数を調整することによってビーム補正を実現している。
【0124】
図16に示すように、参考例のスペーサは、スペーサ基板1と、スペーサ基板上に形成された凹凸部4とを備えている。領域a及び領域cは、凹凸の形成領域であり、それらの凹凸深さは16μmである。また、領域b及び領域dは、凹凸部4が形成されていない凹凸非形成領域である。
【0125】
参考例のスペーサでは、領域aと領域cの長さの比を同一(180μm)とし、ピッチ80μmの凹凸部4を180μmの長さの領域(領域a、領域c)に形成し、領域dの長さを160μmとした。また、スペーサの高さを1.6mmとした。参考例のように、領域dの値を大きく形成することにより、電子放出部付近のスペーサ近傍の空間に対して電子軌道が反発するような電界を形成することが可能となる。
【0126】
スペーサ基板1は、第1の実施形態と同様に、予め溝加工を施してある大きなガラス母材を加熱し、そのガラス母材を軟化した状態で延伸することによって相似形に縮小させて形成される。なお、参考例においては、母材の溝加工の領域が少なくてすむため、スペーサの量産性を高めることができる。
【0127】
参考例のスペーサを、第1の実施形態と同様の画像形成装置に適用したところ、スペーサの凹凸形状によって調整されたスペーサの表面のシート抵抗分布によるビーム反発/吸引効果によって、スペーサ近傍での電子吸引が発生しない良好な画像が得られた。
【0128】
(第4の実施形態)次に、本発明の第4の実施形態について説明する。図17は、本実施形態のスペーサの構造を示す断面図である。本実施形態のスペーサは、参考例のスペーサの凹凸の非形成領域に凹凸を形成した形状とすることによって帯電をより低減化している。
【0129】
図17に示すように、本実施形態のスペーサは、スペーサ基板1と、スペーサ基板1上に形成された凹凸部4とを備えている。領域aから領域cは、凹凸の形成領域であり、領域a及び領域cの深さをともに16μmとし、領域bの深さを10μmとした。また、本実施形態のスペーサでは、参考例と同様に、領域dを凹凸非形成領域としている。
【0130】
本実施形態のスペーサに、第1の実施形態と同様の高抵抗膜を形成し、画像形成装置に適用したところ、他の実施形態のスペーサと同様にスペーサ近傍でのビーム位置ずれのほとんどない良好な画像が得られた。
【0131】
以上述べたように、第1〜第4の実施形態では、本実施形態のスペーサが適用された電子線装置の応用である画像形成装置の実施形態について述べた。この画像形成装置では、電極が電子源より放出された電子を加速する加速電極であり、入力信号に応じて冷陰極素子から放出された電子をターゲットに照射して画像を形成する画像形成装置であり、特に、ターゲットが蛍光体である画像表示装置であった。また、その冷陰極素子は、電子放出部を含む導電性膜を一対の電極間に有する素子であり、特に、好ましくは表面伝導型放出素子である。さらに、電子源は、複数の行方向配線と複数の列方向配線とでマトリクス配線された複数の冷陰極素子を有する単純マトリクス状配置の電子源であった。電子源は、並列に配置した複数の冷陰極素子の個々を両端で接続した冷陰極素子の行を複数配し(行方向)、この配線と直交する方向(列方向)に沿って、冷陰極素子の上方に配した制御電極(グリッドとも呼ぶ)により、冷陰極素子からの電子を制御するはしご状配置の電子源であった。
【0132】
しかしながら、本発明の思想によれば、本実施形態のスペーサを適用した電子線装置は、表示用として好適な画像形成装置への応用に制限されるものではなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替発光源として用いることもできる。
【0133】
また、その際には、上述のm本の行方向配線とn本の列方向配線を、適宜選択することで、ライン状発光源だけでなく、2次元状の発光源としても応用することができる。この場合、画像形成部材(フェースプレート)としては、上述の実施形態で述べた蛍光体のような直接発光する物質に限るものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。
【0134】
また、本発明の思想によれば、例えば、電子顕微鏡のように、電子源からの放出電子の被照射部材が、蛍光体等の画像形成部材以外のものである場合についても本発明を適用することができる。従って、本発明の電子線装置は被照射部材を特定してはいない。
【0135】
【発明の効果】
以上述べたように、本発明の電子線装置およびスペーサでは、リアプレートとフェースプレートに略平行方向にストライプ状に延びる凹凸部を有することによって、リアプレートとフェースプレートとの間の空間の等電位線がリアプレートとフェースプレートと略平行となるため、その空間内における均一な電位規定が容易となり、電子軌道の乱れを防ぐことができるようになる。
【0136】
また、本発明の電子線装置およびスペーサでは、スペーサの表面領域毎に溝の深さまたは溝のピッチを変更することによって、フェースプレートとリアプレートとの間の方向において、表面上に所望の抵抗分布を有するスペーサを形成することが可能となる。このようなスペーサを用いてスペーサの表面上の抵抗分布を調整することによって、ビーム位置を所望の位置に補正することが可能となる。
【図面の簡単な説明】
【図1】溝深さを変更した場合のシート抵抗の変化の様子を示すグラフである。
【図2】溝ピッチを変更した場合のシート抵抗の変化の様子を示すグラフである。
【図3】本発明の第1の実施形態の電子線装置におけるスペーサの構造を示す断面図である。
【図4】本発明の第1の実施形態の画像表示装置の構造を示す断面図である。
【図5】本発明の第1の実施形態の画像表示装置の構造を示す斜視図である。
【図6】マトリクス状に電子放出素子を有するリアプレート(ガラス基板)の上面図である。
【図7】素子膜28の形成工程を示す模式図である。
【図8】フォーミング処理におけるフォーミング電圧と時間との関係を示すグラフである。
【図9】活性化処理における活性化電圧と時間との関係を示すグラフである。
【図10】電子放出素子の電子放出特性を測定するための測定評価装置の構造を示す模式図である。
【図11】図10に示す測定評価装置により測定された放出電流Ieおよび素子電流Ifと素子電圧Vfの関係の一例を示すグラフである。
【図12】フェースプレートの正面図である。
【図13】本発明の第1の実施形態の画像表示装置における電子放出素子の駆動装置の構成を示すブロック図である。
【図14】本発明の第2の実施形態のスペーサの断面図である。
【図15】本発明の第3の実施形態のスペーサの断面図である。
【図16】本発明の参考例のスペーサの断面図である。
【図17】本発明の第4の実施形態のスペーサの断面図である。
【図18】M.ハートウェルの素子構成を示す模式図である。
【図19】従来の画像表示装置の構造を示す断面図である。
【図20】スペーサ基板の断面図である。
Claims (9)
- 電子を放出する電子源を有する第1の基板と、
前記第1の基板の前記電子源を有する面に対向して、該第1の基板と平行に設けられた第2の基板と、
前記第1の基板と前記第2の基板との間に位置して両基板の間隔を一定に保ち、表面に帯電防止膜を有するスペーサと、
を有する電子線装置において、
前記スペーサは、前記第1の基板と前記第2の基板との間の空間に露出する表面に、前記第1の基板および前記第2の基板に平行な方向にストライプ状に延びる複数の凹部及び凸部からなる凹凸部を有し、該凹凸部は、ピッチが互いに異なる複数の領域に分割され、かつ、凹部が両基板から離れて位置し、
前記スペーサの前記第1の基板に最も近い凹部から、該スペーサの1/2の高さの位置までの凹凸部の平均ピッチは、前記第2の基板に最も近い凹部から、該スペーサの1/2の高さの位置までの凹凸部の平均ピッチよりも大きいことを特徴とする電子線装置。 - 電子を放出する電子源を有する第1の基板と、
前記第1の基板の電子源を有する面に対向して、該第1の基板と平行に設けられた第2の基板と、
前記第1の基板と前記第2の基板との間に位置して両基板の間隔を一定に保ち、表面に帯電防止膜を有するスペーサと、
を有する電子線装置において、
前記スペーサは、前記第1の基板と前記第2の基板との間の空間に露出する表面に、前記第1の基板および前記第2の基板に平行な方向にストライプ状に延びる複数の凹部及び凸部からなる凹凸部を有し、該凹凸部は、該凹部の溝深さが互いに異なる複数の領域に分割され、かつ、凹部が両基板から離れて位置し、
前記スペーサの1/2の高さの位置から前記第1の基板側に形成されている前記凹凸部の溝深さの平均値は、該1/2の高さの位置から前記第2の基板側に形成されている前記凹凸部の溝深さの平均値よりも小さいことを特徴とする電子線装置。 - 前記表面は、前記凹凸部が設けられていない領域を含んでいる、請求項1または2に記載の電子線装置。
- 前記帯電防止膜は、比抵抗が104[Ω・cm]以上、1010[Ω・cm]以下である、請求項1から3のいずれか1項に記載の電子線装置。
- 前記帯電防止膜は、タングステンとゲルマニウムと窒素とを含有している、請求項4に記載の電子線装置。
- 前記スペーサは、前記帯電防止膜と前記第1の基板とを接続するための電極を有している、請求項4または5に記載の電子線装置。
- 前記スペーサは、前記帯電防止膜と前記第2の基板とを接続するための電極を有している、請求項4から6のいずれか1項に記載の電子線装置。
- 前記電子源は、冷陰極型の電子放出素子である、請求項1から7のいずれか1項に記載の電子線装置。
- 前記冷陰極型の電子放出素子は、前記第1の基板上に設けられた一対の素子電極と、該素子電極間に跨り電子放出部を有する導電性薄膜とを有する表面伝導型電子放出素子である、請求項8に記載の電子線装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002021868A JP3862572B2 (ja) | 2002-01-30 | 2002-01-30 | 電子線装置 |
US10/345,248 US6963159B2 (en) | 2002-01-30 | 2003-01-16 | Image-forming apparatus and spacer |
CNB031035523A CN1271667C (zh) | 2002-01-30 | 2003-01-29 | 图像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002021868A JP3862572B2 (ja) | 2002-01-30 | 2002-01-30 | 電子線装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003223858A JP2003223858A (ja) | 2003-08-08 |
JP2003223858A5 JP2003223858A5 (ja) | 2006-02-02 |
JP3862572B2 true JP3862572B2 (ja) | 2006-12-27 |
Family
ID=27606329
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002021868A Expired - Fee Related JP3862572B2 (ja) | 2002-01-30 | 2002-01-30 | 電子線装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6963159B2 (ja) |
JP (1) | JP3862572B2 (ja) |
CN (1) | CN1271667C (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6954029B2 (en) * | 2002-06-18 | 2005-10-11 | Kyocera Corporation | Back panel and/or spacer for display apparatus and display apparatus using the same |
JP2004213983A (ja) * | 2002-12-27 | 2004-07-29 | Canon Inc | 画像形成装置 |
JP4262190B2 (ja) | 2003-12-26 | 2009-05-13 | キヤノン株式会社 | 抵抗膜の成膜方法及び該成膜方法を用いて形成された画像表示装置とテレビジョン装置 |
EP1998355A3 (en) | 2004-01-22 | 2009-02-25 | Canon Kabushiki Kaisha | Antistatic film, spacer using it and picture display unit |
JP2005302570A (ja) * | 2004-04-13 | 2005-10-27 | Toshiba Corp | 画像表示装置およびその製造方法 |
CN100555511C (zh) * | 2004-06-03 | 2009-10-28 | 佳能株式会社 | 成膜方法以及使用该方法的间隔物和薄型平板显示器的制造方法 |
US7704115B2 (en) * | 2004-08-04 | 2010-04-27 | Canon Kabushiki Kaisha | Supporting structure, method of manufacturing supporting structure, and display apparatus using the same |
US7449827B2 (en) * | 2004-12-09 | 2008-11-11 | Canon Kabushiki Kaisha | Spacer structure for image forming apparatus |
KR20070044579A (ko) * | 2005-10-25 | 2007-04-30 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
KR20070046666A (ko) | 2005-10-31 | 2007-05-03 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
JP2008010399A (ja) * | 2006-05-31 | 2008-01-17 | Canon Inc | 画像表示装置 |
US7626324B2 (en) | 2006-12-27 | 2009-12-01 | Canon Kabushiki Kaisha | Image display apparatus |
US7956523B2 (en) * | 2007-05-25 | 2011-06-07 | Canon Kabushiki Kaisha | Image display apparatus having spacer with carbon film |
JP5514421B2 (ja) * | 2008-09-19 | 2014-06-04 | ソニー株式会社 | 平面型表示装置並びにスペーサ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US31974A (en) * | 1861-04-09 | Temple | ||
US34916A (en) * | 1862-04-08 | Improvement in apparatus for aerating liquids | ||
WO1996018204A1 (en) * | 1994-12-05 | 1996-06-13 | Color Planar Displays, Inc. | Support structure for flat panel displays |
EP0851458A1 (en) * | 1996-12-26 | 1998-07-01 | Canon Kabushiki Kaisha | A spacer and an image-forming apparatus, and a manufacturing method thereof |
JP4115051B2 (ja) | 1998-10-07 | 2008-07-09 | キヤノン株式会社 | 電子線装置 |
US6222313B1 (en) * | 1998-12-11 | 2001-04-24 | Motorola, Inc. | Field emission device having a spacer with an abraded surface |
US6617772B1 (en) * | 1998-12-11 | 2003-09-09 | Candescent Technologies Corporation | Flat-panel display having spacer with rough face for inhibiting secondary electron escape |
JP3135897B2 (ja) * | 1999-02-25 | 2001-02-19 | キヤノン株式会社 | 電子線装置用スペーサの製造方法と電子線装置の製造方法 |
JP2002157959A (ja) | 2000-09-08 | 2002-05-31 | Canon Inc | スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法 |
JP4865169B2 (ja) | 2000-09-19 | 2012-02-01 | キヤノン株式会社 | スペーサの製造方法 |
-
2002
- 2002-01-30 JP JP2002021868A patent/JP3862572B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-16 US US10/345,248 patent/US6963159B2/en not_active Expired - Fee Related
- 2003-01-29 CN CNB031035523A patent/CN1271667C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030141803A1 (en) | 2003-07-31 |
JP2003223858A (ja) | 2003-08-08 |
CN1271667C (zh) | 2006-08-23 |
CN1435860A (zh) | 2003-08-13 |
US6963159B2 (en) | 2005-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3507392B2 (ja) | 電子線装置 | |
JP3187367B2 (ja) | 電子装置及びそれを用いた画像形成装置 | |
US7224113B2 (en) | Image forming apparatus including an arragement of electron-trajectory correcting electrodes components | |
JP3195290B2 (ja) | 画像形成装置 | |
JP3862572B2 (ja) | 電子線装置 | |
JP4046959B2 (ja) | 電子線発生装置及び画像形成装置 | |
JP3639785B2 (ja) | 電子線装置及び画像形成装置 | |
JP4865169B2 (ja) | スペーサの製造方法 | |
JP2003323855A (ja) | 画像形成装置 | |
JP3647439B2 (ja) | 表示装置 | |
JP2004146153A (ja) | 電子線装置 | |
JP2003223856A (ja) | 電子線装置およびスペーサ | |
JP2003068192A (ja) | 画像形成装置及びその製造方法 | |
JP3740296B2 (ja) | 画像形成装置 | |
EP0991102B1 (en) | Charge-up suppressing film for spacer in image forming apparatus | |
JP4481411B2 (ja) | 電子線装置 | |
JP3619043B2 (ja) | 画像形成装置 | |
JP2003223857A (ja) | 電子線装置および画像形成装置 | |
JP3478706B2 (ja) | 電子線装置および画像形成装置 | |
JP2003303561A (ja) | スペーサ、スペーサの製造方法および電子線装置 | |
JP2001332194A (ja) | 電子線発生装置及び画像形成装置 | |
JP2000251657A (ja) | 電子線装置及びこれを用いた画像形成装置 | |
JP3825925B2 (ja) | 帯電防止膜及び表示装置 | |
JP2000251784A (ja) | スペーサ及びそのスペーサを用いた画像形成装置 | |
JP2003086087A (ja) | 電子放出素子、電子源基板、画像形成装置、及びこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040127 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |