JP4046959B2 - 電子線発生装置及び画像形成装置 - Google Patents
電子線発生装置及び画像形成装置 Download PDFInfo
- Publication number
- JP4046959B2 JP4046959B2 JP2001250571A JP2001250571A JP4046959B2 JP 4046959 B2 JP4046959 B2 JP 4046959B2 JP 2001250571 A JP2001250571 A JP 2001250571A JP 2001250571 A JP2001250571 A JP 2001250571A JP 4046959 B2 JP4046959 B2 JP 4046959B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electron beam
- anode potential
- beam generator
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/08—Electrodes intimately associated with a screen on or from which an image or pattern is formed, picked-up, converted or stored, e.g. backing-plates for storage tubes or collecting secondary electrons
- H01J29/085—Anode plates, e.g. for screens of flat panel displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/06—Screens for shielding; Masks interposed in the electron stream
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電子線発生装置及びこの電子線発生装置を用いた表示装置等の画像形成装置に関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）、などが知られている。
【０００３】
表面伝導型放出素子としては、例えばＭ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．ＥｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９６５）や、後述する他の例が知られている。
【０００４】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄＦｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．ＨａｒｔｗｅｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］や、カーボン薄膜によるもの［荒木久他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００５】
これらの表面伝導型放出素子の素子構成の典型的な例として、図１８に前述のＭ．Ｈａｒｔｗｅｌｌらによる素子の平面図を示す。
【０００６】
同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。
【０００７】
導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。
【０００８】
尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００９】
Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。
【００１０】
即ち、通電フォーミングとは、導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。
【００１１】
尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。
【００１２】
この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、亀裂付近において電子放出が行われる。
【００１３】
ＦＥ型の例としては、例えばＷ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、或は、Ｃ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知られている。
【００１４】
このＦＥ型の素子構成の典型的な例として、図１９に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面図を示す。
【００１５】
同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。
【００１６】
本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。
【００１７】
また、ＦＥ型の他の素子構成として、図１９のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１８】
また、ＭＩＭ型の例としては、例えば、Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎｏｆｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知られている。
【００１９】
ＭＩＭ型の素子構成の典型的な例を図２０に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００２０】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。
【００２１】
従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００２２】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。例えば、表面伝導型放出素子は、冷陰極素子の中でも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。
【００２３】
そこで、例えば本願出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００２４】
また、表面伝導型放出素子の応用については、例えば画像形成装置、画像記録装置などの画像形成装置や、荷電ビーム源等が研究されている。
【００２５】
特に、画像形成装置への応用としては、例えば本願出願人による米国特許５，０６６，８８３号や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子との衝突により発光する蛍光体とを組み合わせて用いた画像形成装置が研究されている。
【００２６】
表面伝導型放出素子と蛍光体とを組み合わせて用いた画像形成装置は、従来の他の方式の画像形成装置よりも優れた特性が期待されている。
【００２７】
例えば、近年普及してきた液晶表示装置と比較しても自発光型であるためバックライトを必要としない点や、視野角が広い点が優れているといえる。
【００２８】
また、ＦＥ型を多数個ならべて駆動する方法は、例えば本願出願人による米国特許４，９０４，８９５号に開示されている。
【００２９】
また、ＦＥ型を画像形成装置に応用した例として、例えば、Ｒ．Ｍａｙｅｒらにより報告された平板型の表示装置が知られている［Ｒ．Ｍｅｙｅｒ：“ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙａｔＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４ｔｈＩｎｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１９９１）］。
【００３０】
また、ＭＩＭ型を多数個並べて画像形成装置に応用した例は、例えば本願出願人による特開平３−５５７３８号公報に開示されている。
【００３１】
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型表示装置は省スペースかつ軽量であることから、ブラウン管型の表示装置に置き換わるものとして注目されている。
【００３２】
このような電子放出素子をマトリクス状に配設した電子源基板を気密容器内に収容した平面型の表示パネル部が提案されており、この気密容器の内部は１０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持されている。
【００３３】
また、特開平５-６７４８号には、平板型陰極線管の軽量化を計るために収納容器の一部を金属とし、該金属部にアース電位を与える構成が開示されている。さらに、スクリーンガラスの内面に沿面放電を防止するために凹凸を形成して沿面距離を長くした構成や、二次電子放出防止膜を形成する構成が開示されている。
【００３４】
【発明が解決しようとする課題】
図２１は、表示パネルを、画像表示面の水平方向から見た模式図である。
【００３５】
上述のように、この気密容器の内部は１０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持されなければならないため、真空度保持用の手段が必要となる。
【００３６】
そこで従来は、図２１に示すようにＢａ蒸発型のゲッター部材７０をゲッター支持体７１と共に画像領域外に配置し、真空容器を封じ切った後に高周波加熱等でＢａを飛散させ、ゲッター膜を形成することで真空度を保持していた。
【００３７】
図中、１は電子源基板を兼ねるリアプレート、２は電子源領域、１０は支持枠、２０はフェースプレート、３は蛍光膜とメタルバックと呼ばれる金属膜（例えばＡｌ）からなる画像形成部材である。
【００３８】
一方、電子源から放出された電子を加速するために、電子源領域２と画像形成部材３との間には数百Ｖから数ｋＶ以上程度の高電圧（Ｖａ）が印加される。
【００３９】
画像形成装置の輝度は、このＶａ電圧に大きく依存し、更なる高輝度化を目的として、Ｖａ電圧を高くしていく必要があった。
【００４０】
ところが、高Ｖａ化するに従い、画像領域外である前述のゲッター部材７０やゲッター支持体７１の周辺の電界も上昇し、ゲッター部材７０やゲッター支持体７１のエッジ部、あるいはゲッター支持体７１とリアプレート１との界面など、形状的に電界集中しやすい部位の放電が問題となってきた。
【００４１】
また大気圧支持を目的として、図２２のように比較的薄いガラス板からなる構造支持体（スペーサ１３）を、画像領域外に配設されたスペーサ固定部材１４とともに、前述のリアプレート１とフェースプレート２０との間に設ける場合がある。図２２は、従来の電子線発生装置のスペーサ支持部の模式図である。
【００４２】
このスペーサ表面は高電界中にさらされるため、従来この沿面での放電が問題となっていた。
【００４３】
この問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案がなされている（特開昭５７−１１８３５５号公報、特開昭６１−１２４０３１号公報）。そこでは絶縁性のスペーサの表面に高抵抗薄膜を形成することによりスペーサ表面に微小電流が流れるようにして、表面での帯電を減らし、沿面耐圧の向上を図っている。
【００４４】
しかしながら、我々が検討した結果、この帯電防止膜を付与する方法をスペーサ固定部材にまで拡大しても、高圧印加条件によっては、スペーサ固定部材での放電は完全になくすまでには至らなかった。
【００４５】
これは、板状のスペーサに対して、スペーサ固定部材の形状の複雑さに起因する電位分布の乱れ、形状効果（エッジ、突起）、スペーサとスペーサ固定部材接続部などにおける電界集中が原因と考えられる。
【００４６】
そこで、図２３のように、画像領域外に構造物を有する場合、フェースプレート２０に垂直な方向より見た正射影において、一部が構造物より画像領域１２に近い場所になるようにフェースプレート２０の内面上に低抵抗導体８０を形成し、それをＧＮＤ電位に規定する構造とすることにより、構造物での放電を防止した。図２３は、従来の電子線発生装置のゲッター部分の模式図である。
【００４７】
しかし、画像形成装置の小型化を目的として、カソード電位に規定された導電性部材と画像領域との距離を小さくしていくと、その間での沿面放電が問題となる場合もあった。
【００４８】
さらには、画像領域の外側の辺において、前述のようなゲッター支持体、スペーサ支持体などの構造物が画像領域外に存在しない辺であっても、支持枠１０と画像領域との距離を小さくしていった場合、支持枠１０の内面部分の沿面放電が問題となることがあった。
【００４９】
以上のような放電は、画像表示中に突発的に起こり、画像を乱すだけでなく、放電個所近傍の電子源を著しく劣化させ、その後の表示が正常にできなくなるという問題があった。
【００５０】
本発明は望ましくない放電を抑制し、良好な表示画像を得る為の電子線発生装置及び画像形成装置を提供するものである。
【００５１】
【課題を解決するための手段】
本願に係る電子線発生装置の発明の一つは以下のように構成される。電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有しており、該対向基板には、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材と、前記アノード電位規定領域及び前記導電性部材に接する抵抗膜と、前記アノード電位規定領域と前記導電性部材との間の沿面距離を増大させる沿面距離増大構造と、が設けられていることを特徴とする電子線発生装置。前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凸である凸部であると好適である。前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凹である凹部であってもよい。前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置する凹凸部であってもよい。
【００５２】
ここで、前記凸部の高さが１μｍ以上であると特に好適である。
【００５３】
また、前記沿面距離増大構造が前記アノード電位規定領域の少なくとも周囲３辺を取り囲むように配置される構成が特に好適である。
【００５４】
また、前記電子源基板と前記対向基板との間にそれらの間隔を維持するスペーサを有しており、該スペーサの少なくとも一部もしくはスペーサを固定するための部材の少なくとも一方が前記アノード電位規定領域の領域外に存在し、前記沿面距離増大構造は、前記スペーサの少なくとも一部もしくはスペーサを固定するための部材が形成されている場所以外の場所に形成される構成が好適である。
【００５５】
また以上述べた各発明において、前記抵抗膜はアノード電位規定領域と導電性部材の間で微小電流を流すものであると良く、特にはそのシート抵抗範囲が１×１０ ７ Ω／□以上、１×１０ １４ Ω／□以下であると好適である。
【００５６】
また本願に係る電子線発生装置の発明の一つは以下のように構成される。電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有しており、該対向基板の前記電子源基板に向いた同一平面上に、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材とを有しており、更に該同一平面上の前記アノード電位規定領域と前記導電性部材との間に、前記導電性部材から放出された電子によって発生する二次電子の多重散乱を抑制するための多重散乱抑制構造が配置されており、前記多重散乱抑制構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凸である凸部であることを特徴とする電子線発生装置。
【００５７】
また本願に係る電子線発生装置の発明の一つは以下のように構成される。電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有しており、該対向基板の前記電子源基板に向いた同一平面上に、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材とを有しており、更に該同一平面上の前記アノード電位規定領域と前記導電性部材との間に、前記導電性部材から放出された電子によって発生する二次電子の多重散乱を抑制するための多重散乱抑制構造が配置されており、前記多重散乱抑制
構造は、前記アノード電位規定領域と前記導電性部材との間に位置する凹凸部であることを特徴とする電子線発生装置。
【００５８】
前記凸部の高さが１μｍ以上であることが好適である。
【００５９】
前記多重散乱抑制構造が前記アノード電位規定領域の少なくとも周囲３辺を取り囲むように配置されることが好適である。
【００６０】
前記電子源基板と前記対向基板との間にそれらの間隔を維持するスペーサを有しており、該スペーサの少なくとも一部もしくはスペーサを固定するための部材の少なくとも一方が前記アノード電位規定領域の領域外に存在し、前記多重散乱抑制構造は、前記スペーサの少なくとも一部もしくはスペーサを固定するための部材が形成されている場所以外の場所に形成されることが好適である。
【００６２】
以上述べた各発明において、前記導電性部材は、前記アノード電位規定領域を完全に取り囲むように配置される構成が特に好適である。
【００６４】
また以上述べた各発明において、前記電子放出素子は、冷陰極素子である構成、前記電子放出素子は、電極間に電子放出部を含む導電性膜を有する電子放出素子である構成、前記電子放出素子は、表面伝導型電子放出素子である構成が特に好適である。
【００６５】
また以上述べた各発明は、前記アノード電位規定領域と、前記電子放出素子を有するリアプレート側の電極との間の印加電圧が３ｋＶ以上である構成において特に有効な発明である。
【００６６】
また以上述べた各発明において、前記導電性部材には、前記アノード電位よりも低い電位が与えられるとよい。また以上述べた各発明は、前記導電性部材に与えられる電位がカソード電位になるような構成において特に好適に適用できる。また、以上述べた各発明において、前記導電性部材には、グランド電位を与える構成を好適に採用できる。
【００６７】
また本願は、以上述べた各発明の構成の電子線発生装置に前記電子放出素子が放出する電子によって発光する蛍光体を設けたことを特徴とする画像形成装置の発明を含んでいる。
【００６８】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００６９】
また、以下の図面において、前述の従来技術の説明で用いた図面に記載された部材、及び既述の図面に記載された部材と同様の部材には同じ番号を付す。
【００７０】
（電子線発生装置の実施形態）
本発明に係る電子線発生装置の一実施形態を適用した、画像形成装置の表示パネルの構成と製造方法について、具体的な例を示して説明する。
【００７１】
まず、パネル全体の構成を説明し、次に、各実施形態で本発明の特徴部分について詳細に説明する。
【００７２】
図１は、実施形態に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図１は、本発明に係る電子線発生装置の一実施形態の斜視断面図である。
【００７３】
図中、１０１５はリアプレート、１０１６は側壁、１０１７はフェースプレートであり、１０１５〜１０１７により表示パネルの内部を真空に維持するための気密容器を形成している。なお、図１ではアノード電位規定領域を囲む導電性部材や、多重散乱抑制のための凸構造等は省略している。
【００７４】
電子源基板であるリアプレート１０１５および、対向基板であるフェースプレート１０１７は、いずれも絶縁性基板であり、青板ガラスや、表面にＳｉＯ2被膜を形成した青板ガラス、Ｎａの含有量を少なくしたガラス、石英ガラス、あるいはセラミックスなど、条件に応じて各種材料を用いる。
【００７５】
気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、たとえばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【００７６】
また、上記気密容器の内部は１０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ１０２０が設けられている。
【００７７】
次に、本発明の画像形成装置に用いることができる電子放出素子基板について説明する。
【００７８】
本発明の画像形成装置に用いられる電子源基板は複数の冷陰極素子を基板上に配列することにより形成される。
【００７９】
冷陰極素子の配列の方式には、冷陰極素子を並列に配置し、個々の素子の両端を配線で接続するはしご型配置（以下、はしご型配置電子源基板と称する）や、冷陰極素子の一対の素子電極のそれぞれＸ方向配線、Ｙ方向配線を接続した単純マトリクス配置（以下、マトリクス型配置電子源基板と称する）が挙げられる。
【００８０】
なお、はしご型配置電子源基板を有する画像形成装置には、電子放出素子からの電子の飛翔を制御する電極である制御電極（グリッド電極）を必要とする。
【００８１】
リアプレート１０１５には、基板１０１１が固定されているが、該基板上には冷陰極素子１０１２がＮ×Ｍ個形成されている（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。
【００８２】
たとえば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。）。
【００８３】
Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配線１０１３とＮ本の列方向配線１０１４により単純マトリクス配線されている。前記、１０１１〜１０１４によって構成される部分をマルチ電子ビ−ム源と呼ぶ。
【００８４】
本発明の画像形成装置に用いるマルチ電子ビ−ム源は、冷陰極素子を単純マトリクス配線もしくは、はしご型配置した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。
【００８５】
したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【００８６】
次に、冷陰極素子として表面伝導型放出素子（後述）を基板上に配列して単純マトリクス配線したマルチ電子ビ−ム源の構造について述べる。
【００８７】
図２に示すのは、図１の表示パネルに用いたマルチ電子ビ−ム源の平面図である。
【００８８】
基板１０１１上には、後述の図６で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線１０１３と列方向配線１０１４により単純マトリクス状に配線されている。
【００８９】
行方向配線１０１３と列方向配線１０１４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００９０】
図２のＢ−Ｂ’に沿った断面を、図３に示す。なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線１０１３、列方向配線１０１４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線１０１３および列方向配線１０１４を介して各素子に給電して通電フォーミング処理（後述）と通電活性化処理（後述）を行うことにより製造した。
【００９１】
本実施形態においては、気密容器のリアプレート１０１５にマルチ電子ビ−ム源の基板１０１１を固定する構成としたが、マルチ電子ビ−ム源の基板１０１１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビ−ム源の基板１０１１自体を用いてもよい。
【００９２】
また、フェースプレート１０１７の下面には、蛍光膜１０１８が形成されている。本実施形態はカラ−表示装置であるため、蛍光膜１０１８の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。
【００９３】
図４に示すように各色の蛍光体の間には黒色の導電体１０１０が設けてある。図４は、図１に示される電子線発生装置に用いられる表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【００９４】
黒色の導電体１０１０を設ける目的は、電子ビ−ムの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コントラストの低下を防ぐ事、電子ビ−ムによる蛍光膜のチャ−ジアップを防止する事などである。
【００９５】
黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００９６】
また、蛍光膜１０１８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１０１９を設けてある。
【００９７】
メタルバック１０１９を設けた目的は、蛍光膜１０１８が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜１０１８を保護する事や、電子ビ−ム加速電圧を印加するための電極として作用させる事や、蛍光膜１０１８を励起した電子の導電路として作用させる事などである。
【００９８】
メタルバック１０１９は、蛍光膜１０１８をフェースプレート１０１７上に形成した後、蛍光膜表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成した。このメタルバックにアノード電位が供給される。メタルバックが形成された領域がアノード電位規定領域となる。
【００９９】
図５は図１のＡ−Ａ’の断面模式図であり、各部の番号は図１に対応している。ここでもアノード電位規定領域を囲む導電性部材や凸部などは省略している。
【０１００】
スペーサ１０２０は絶縁性部材１００の表面に帯電防止を目的とした高抵抗膜１１１を成膜し、かつフェースプレート１０１７の内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３または列方向配線１０１４）に面したスペーサの当接面及び接する側面部に低抵抗膜１２１を成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレートの内側および基板１０１１の表面に固定される。
【０１０１】
また、高抵抗膜は、絶縁性部材１００の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ１０２０上の低抵抗膜１２１を介して、フェースプレート１０１７の内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３または列方向配線１０１４）に電気的に接続される。
【０１０２】
ここで説明される態様においては、スペーサ１０２０の形状は薄板状とし、行方向配線１０１３に平行に配置され、行方向配線１０１３に電気的に接続されている。
【０１０３】
スペーサ１０２０としては、基板１０１１上の行方向配線１０１３および列方向配線１０１４とフェースプレート１０１７内面のメタルバック１０１９との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ１０２０の表面への帯電を防止する程度の導電性を有する必要がある。
【０１０４】
スペーサ１０２０の絶縁性部材１００としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。
【０１０５】
なお、絶縁性部材１００はその熱膨張率が気密容器および基板１０１１を成す部材と近いものが好ましい。
【０１０６】
スペーサ１０２０を構成する高抵抗膜１１１には、高電位側のフェースプレート１０１７（メタルバック１０１９等）に印加される加速電圧Ｖａを帯電防止膜である高抵抗膜１１１の抵抗値Ｒｓで除した電流が流される。
【０１０７】
そこで、スペーサの抵抗値Ｒｓは帯電防止および消費電力からその望ましい範囲に設定される。
【０１０８】
帯電防止の観点から表面抵抗Ｒ／□は１０の１４乗Ω以下であることが好ましい。
【０１０９】
十分な帯電防止効果を得るためには１０の１１乗Ω以下がさらに好ましい。表面抵抗の下限はスペーサ形状とスペーサ間に印加される電圧により左右されるが、１０の７乗Ω以上であることが好ましい。
【０１１０】
絶縁材料上に形成された帯電防止膜の厚みｔは１０ｎｍ〜１μｍの範囲が望ましい。
【０１１１】
材料の表面エネルギーおよび基板との密着性や基板温度によっても異なるが、一般的に１０ｎｍ以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。
【０１１２】
スペーサは上述したようにその上に形成した帯電防止膜を電流が流れることにより、あるいはディスプレイ全体が動作中に発熱することによりその温度が上昇する。
【０１１３】
帯電防止膜の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサに流れる電流が増加し、さらに温度上昇をもたらす。
【０１１４】
そして電流は電源の限界を越えるまで増加しつづける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が１％／℃以下である。
【０１１５】
すなわち、帯電防止膜の抵抗温度係数は負でありかつ−１％／℃より大であることが望ましい。
【０１１６】
帯電防止特性を有する高抵抗膜１１１の材料としては、例えば金属酸化物を用いることが出来る。
【０１１７】
金属酸化物の中でも、クロム、ニッケル、銅の酸化物が好ましい材料である。
【０１１８】
その理由はこれらの酸化物は二次電子放出効率が比較的小さく、冷陰極素子１０１２から放出された電子がスペーサ１０２０に当たった場合においても帯電しにくいためと考えられる。
【０１１９】
金属酸化物以外にも炭素は二次電子放出効率が小さく好ましい材料である。特に、非晶質カーボンは高抵抗であるため、スペーサ抵抗を所望の値に制御しやすい。
【０１２０】
帯電防止特性を有する高抵抗膜１１１の他の材料として、アルミと遷移金属合金の窒化物は遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲に抵抗値を制御できるので好適な材料である。
【０１２１】
さらには後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料である。
【０１２２】
かつ、その抵抗温度係数が−１％／℃より大であり、実用的に使いやすい材料である。
【０１２３】
遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ、Ｗ等があげられる。窒化膜はスパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成される。金属酸化膜も同様の薄膜形成法で作製することができるが、この場合窒素ガスに代えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキシド塗布法でも金属酸化膜を形成できる。
【０１２４】
カーボン膜は蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作製され、特に非晶質カーボンを作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。
【０１２５】
その他の高抵抗膜１１１の材料としては、炭素、珪素、ゲルマニウムを有した、窒化物、酸化物、炭化物、ホウ化物なども用いることが出来る。
【０１２６】
スペーサ１０２０を構成する低抵抗膜１２１は、高抵抗膜１１１を高電位側のフェースプレート１０１７（メタルバック１０１９等）及び低電位側の基板１０１１（配線１０１３、１０１４等）と電気的に接続する為に設けられたものであり、以下では、スペーサ電極１２１という名称も用いる。スペーサ電極１２１）は以下に列挙する複数の機能を有することが出来る。
【０１２７】
高抵抗膜１１１をフェースプレート１０１７及び基板１０１１と電気的に接続する。
【０１２８】
既に記載したように、高抵抗膜１１１はスペーサ１０２０表面での帯電を防止する目的で設けられたものであるが、高抵抗膜１１１をフェースプレート１０１７（メタルバック１０１９等）及び基板１０１１（配線１０１３、１０１４等）と直接或いは当接材１０４１を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ表面に発生した電荷を速やかに除去できなくなる可能性がある。
【０１２９】
これを避ける為に、フェースプレート１０１７、基板１０１１及び当接材１０４１と接触するスペーサ１０２０の当接面或いは側面部に低抵抗のスペーサ電極１２１を設けた。
【０１３０】
高抵抗膜１１１の電位分布を均一化する。冷陰極素子１０１２より放出された電子は、フェースプレート１０１７と基板１０１１の間に形成された電位分布に従って電子軌道を成す。スペーサ１０２０の近傍で電子軌道に乱れが生じないようにする為には、高抵抗膜１１１の電位分布を全域にわたって制御する必要がある。
【０１３１】
高抵抗膜１１１をフェースプレート１０１７（メタルバック１０１９等）及び基板１０１１（配線１０１３、１０１４等）と直接或いは当接材１０４１を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、高抵抗膜１１１の電位分布が所望の値からずれてしまう可能性がある。
【０１３２】
これを避ける為に、スペーサ１０２０がフェースプレート１０１７及び基板１０１１と当接するスペーサ端部（当接面３或いは側面部５）の全長域に低抵抗のスペーサ電極１２１を設け、このスペーサ電極１２１に所望の電位を印加することによって、高抵抗膜１１１全体の電位を制御可能とした。
【０１３３】
放出電子の軌道を制御する。冷陰極素子１０１２より放出された電子は、フェースプレート１０１７と基板１０１１の間に形成された電位分布に従って電子軌道を成す。
【０１３４】
スペーサ近傍の冷陰極素子から放出された電子に関しては、スペーサを設置することに伴う制約（配線、素子位置の変更等）が生じる場合がある。
【０１３５】
このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート１０１７上の所望の位置に電子を照射する必要がある。
【０１３６】
フェースプレート１０１７及び基板１０１１と当接する面の側面部に低抵抗のスペーサ電極１２１を設けることにより、スペーサ１０２０近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【０１３７】
低抵抗膜１２１は、高抵抗膜１１１に比べ十分に低いシート抵抗値（少なくとも一桁以上）を有する材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいは合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ−Ａｇ等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはＩｎ2Ｏ3−ＳｎＯ2等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。
【０１３８】
また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜ＤｙｎおよびＨｖは、当該表示パネルと不図示の気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。
【０１３９】
Ｄｘ１〜Ｄｘｍはマルチ電子ビ−ム源の行方向配線１０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビ−ム源の列方向配線１０１４と、Ｈｖはフェースプレートのメタルバック１０１９と電気的に接続している。
【０１４０】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス５乗［Ｐａ］程度の真空度まで排気する。
【０１４１】
その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。
【０１４２】
ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗［Ｐａ］ないしは１×１０マイナス７乗［Ｐａ］、もしくはそれ以上の真空度に維持される。
【０１４３】
以上説明した表示パネルを用いた画像形成装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じて各冷陰極素子１０１２に電圧を印加すると、各冷陰極素子１０１２から電子が放出される。
【０１４４】
それと同時にメタルバック１０１９に容器外端子Ｈｖを通じて３［ｋＶ］を超える高電位を印加する。冷陰極素子に印加される電位はいずれもグランド電位近傍なので、電子放出素子とメタルバックの間には３［ｋＶ］以上の電圧が印加され、上記放出された電子を加速し、フェースプレート１０１７の内面に衝突させる。
【０１４５】
これにより、蛍光膜１０１８をなす各色の蛍光体が励起されて発光し、画像が表示される。
【０１４６】
通常、冷陰極素子である本発明の表面伝導型放出素子への１０１２への印加電圧は１２〜１６［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メタルバック１０１９と冷陰極素子１０１２間の電圧は３［ｋＶ］から１０［ｋＶ］程度である。
【０１４７】
以上、本発明の実施形態の表示パネルの基本構成と製法、および画像形成装置の概要を説明した。
【０１４８】
次に、前記実施形態の表示パネルに用いたマルチ電子ビ−ム源の製造方法について説明する。
【０１４９】
本発明の画像形成装置に用いるマルチ電子ビ−ム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。
【０１５０】
したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【０１５１】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型放出素子が特に好ましい。
【０１５２】
表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。
【０１５３】
また、発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。
【０１５４】
したがって、高輝度で大画面の画像形成装置のマルチ電子ビ−ム源に用いるには、最も好適であると言える。
【０１５５】
そこで、上記実施形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビ−ム源の構造について述べる。
【０１５６】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。ここでは実際、作製に用いた平面型の説明をのみを行う。
【０１５７】
（平面型の表面伝導型放出素子）
平面型の表面伝導型放出素子の素子構成と製法について説明する。図６に示すのは、図１に示される電子線発生装置に用いられる、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。
【０１５８】
図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【０１５９】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ2を材料とする絶縁層を積層した基板、などを用いることができる。
【０１６０】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。
【０１６１】
たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。
【０１６２】
電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【０１６３】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。
【０１６４】
一般的には、電極間隔Ｌは通常は数百Åから数百μｍの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数μｍより数十μｍの範囲である。
【０１６５】
また、素子電極の厚さｄについては、通常は数百Åから数μｍの範囲から適当な数値が選ばれる。
【０１６６】
また、導電性薄膜１１０４の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。
【０１６７】
微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【０１６８】
微粒子膜に用いた微粒子の粒径は、数Åから数千Åの範囲に含まれるものであるが、なかでも好ましいのは１０Åから２００Åの範囲のものである。
【０１６９】
また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極１１０２あるいは１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数Åから数千Åの範囲のなかで設定するが、なかでも好ましいのは１０Åから５００Åの間である。
【０１７０】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カ−ボン、などがあげられ、これらの中から適宜選択される。
【０１７１】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシ−ト抵抗値については、１０の３乗から１０の７乗［Ω／ｓｑ］の範囲に含まれるよう設定した。
【０１７２】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。
【０１７３】
その重なり方は、図６の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【０１７４】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。
【０１７５】
亀裂内には、数Åから数百Åの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図６においては模式的に示した。
【０１７６】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【０１７７】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カ−ボン、のいずれかか、もしくはその混合物であり、膜厚は５００［Å］以下とするが、３００［Å］以下とするのがさらに好ましい。
【０１７８】
なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図６においては模式的に示した。また、平面図（ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【０１７９】
以上、好ましい素子の基本構成を述べたが、実施形態においては以下のような素子を用いた。
【０１８０】
すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［Å］、電極間隔Ｌは２［μｍ］とした。微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［Å］、幅Ｗは１００［μｍ］とした。
【０１８１】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図７の（ａ）〜（ｅ）は、図１に示される電子線発生装置に用いられる表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図６と同一である。
【０１８２】
１）まず、図７（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。
【０１８３】
形成するにあたっては、あらかじめ基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。）。
【０１８４】
その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【０１８５】
２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。
【０１８６】
ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施形態では主要元素としてＰｄを用いた。また、実施形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。）。
【０１８７】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【０１８８】
３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【０１８９】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。
【０１９０】
微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。
【０１９１】
なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【０１９２】
通電方法をより詳しく説明するために、図８に、図１に示される電子線発生装置に適用されるフォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。
【０１９３】
微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。
【０１９４】
また、電子放出部１１０５の形成状況をモニターするためのモニターパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【０１９５】
実施形態においては、たとえば１０のマイナス３乗［Ｐａ］程度の真空雰囲気下において、たとえばパルス幅Ｔ１を１［ｍｓｅｃ］、パルス間隔Ｔ２を１０［ｍｓｅｃ］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。
【０１９６】
そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰｍを挿入した。
【０１９７】
フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。
【０１９８】
そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［Ω］になった段階、すなわちモニターパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【０１９９】
なお、上記の方法は、本実施形態の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【０２００】
４）次に、図７の（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【０２０１】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した。）。
【０２０２】
なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０２０３】
具体的には、１０のマイナス４乗ないし１０のマイナス３乗［Ｐａ］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。
【０２０４】
堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれか、もしくはその混合物であり、膜厚は５００［Å］以下、より好ましくは３００［Å］以下である。
【０２０５】
通電方法をより詳しく説明するために、図９の（ａ）に、図１に示される電子線発生装置に適用される活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。
【０２０６】
本実施形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は１［ｍｓｅｃ］，パルス間隔Ｔ４は１０［ｍｓｅｃ］とした。
【０２０７】
なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０２０８】
図７の（ｄ）に示す１１１４は該表面伝導型放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる。）。
【０２０９】
活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉｅを計測して通電活性化処理の進行状況をモニターし、活性化用電源１１１２の動作を制御する。
【０２１０】
電流計１１１６で計測された放出電流Ｉｅの一例を図９（ｂ）に示すが、活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉｅは増加するが、やがて飽和してほとんど増加しなくなる。
【０２１１】
このように、放出電流Ｉｅがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【０２１２】
なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０２１３】
以上のようにして、図７（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【０２１４】
【実施例】
以下、本発明の具体的な実施例について図面を用いて説明する。
【０２１５】
（実施例１）
本発明の実施例１について説明する。図１０は、本発明に係る電子線発生装置の実施例１を示すパネルの模式的平面図で、フェースプレート上方から見た場合の構成を示す。
【０２１６】
図１０は、便宜上フェースプレートの右半面を取り除いた図となっている。図１１は図１０中符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。図１２は、実施例１の電子線発生装置の一部を破断した斜視図である。
【０２１７】
図１０、図１１、図１２においてリアプレート２４にはマトリクス状に複数配列された表面伝導型電子放出素子４０が設けられた基板３２が固定されている。
【０２１８】
表面伝導型電子放出素子４０は行方向配線３１と列方向配線３３により結線されている。
【０２１９】
フェースプレート２０とリアプレート２４は支持枠１０を用いて気密接合され、気密容器を形成している。
【０２２０】
フェースプレート２０にはブラックマトリクス（不図示）、蛍光体２２、メタルバック２３、およびメタルバック２３の電位を規定するための電極（不図示）等が設けられる。
【０２２１】
メタルバック２３が設けられた領域であるアノード電位規定領域とアノード電位規定領域を対向するリアプレート２４側に正射影した領域との間の領域を画像領域１２とする。
【０２２２】
フェースプレート２０とリアプレート２４の間には大気圧支持部材としてスペーサ１３が行方向配線３１上に挿入されている。スペーサ１３には表面に各種成膜がされていてもよい。
【０２２３】
本実施例では、スペーサ１３に帯電防止を目的とした高抵抗膜を成膜し、かつメタルバック２３及び行方向配線３１に面したスペーサの当接面及び接する側面部に電気的接続を良好にするための低抵抗膜を成膜してある。
【０２２４】
図１０、図１２に示されるように、スペーサ１３は画像領域１２の内に配置されており、接着剤により行方向配線３１上に固定されている。固定する場所はブラックマトリクス上であってもよい。
【０２２５】
図１０、図１１において、画像領域１２の外側の一部には、ゲッター部材７０とそれを支持するためのゲッター支持体７１が形成されている。
【０２２６】
ゲッター支持体７１は接着剤１５により、リアプレート２４に固定されている。
【０２２７】
なお、ゲッター支持体７１はフェースプレート２０に固定してもよい。フェースプレート２０内面のメタルバック形成領域であるアノード電位規定領域の外側には、ゲッター部材７０およびゲッター支持体７１の放電を抑制するために、アノード電位規定領域の周りを取り囲むように、本発明の構成要素たる導電性部材としての低抵抗導体８０が形成されている。
【０２２８】
低抵抗導体８０の一部は、フェースプレート２０に垂直な方向より見た正射影において、ゲッター部材７０およびゲッター支持体７１よりアノード電位規定領域に近い場所に位置する。
【０２２９】
低抵抗導体８０は接続端子（不図示）によりＧＮＤ接続されている。また、ＧＮＤ接続配線をフェースプレート２０側に取り出すような構成であってもよい。
【０２３０】
そして、画像領域１２と、低抵抗導体８０の間（図１０の８１が示す領域）には、真空容器の内側に対して凸形状となる構造体８２（以下、凸型構造体８２と記す）が形成されている。
【０２３１】
以下、本実施例の特徴部分である凸型構造体８２、およびそれに深く関係する部分について説明する。
【０２３２】
本実施例では図１１に示すように、アノードとなるメタルバック２３と、カソードとなる低抵抗導体８０の間には、カソードに接続するように凸型構造体８２が形成されている。なお、メタルバックよりカソードに近い場所にアノード電位となる部材が存在する構造の場合、そのアノード電位となる部材と低抵抗導体の間に凸型構造体を設ける。
【０２３３】
ここで、凸型構造体８２を設けることによる、メタルバック２３と低抵抗導体８０間の放電抑制の要因を説明する。
【０２３４】
一つ目に、沿面距離を長くすることにより、沿面耐圧が上がるということがあげられる。ここで、沿面距離とは、表面に沿って測った距離のことである。
【０２３５】
これによって、画像形成装置を小型化するために、メタルバック２３と低抵抗導体８０の間の実質的な距離を短くすることができる。
【０２３６】
二つ目には、低抵抗導体８０からの電界放出電子の再入射時の入射エネルギーを抑制することによる、二次電子放出確率の抑制ということがあげられる。
【０２３７】
画像形成装置の表示輝度を高くするために、電子加速電圧Ｖａの高電圧化が必要となると、低抵抗導体８０からの電界放出電子による放電が問題となってくる。
【０２３８】
そこで、電界放出電子が電界により加速され、エネルギーが増加し、再入射時の二次電子放出係数が大きく増大する前に凸型構造体８２に放出電子を衝突させることで、再放出時の二次電子の放出数を減少させ、多重散乱二次電子の発生を防いだ。
【０２３９】
凸型構造体８２の位置は、放出電子のエネルギーが低い低抵抗導体８０近傍にあることが望ましい。
【０２４０】
さらに、凸型構造体８２の高さは、放出電子が凸型構造体８２に衝突せずに飛び越す確率が低くなるために、放出二次電子の再放出最大高さ（ＦＰからの距離）と同程度か、もしくは高い凸部の高さを有することが望ましい。なお、凸型構造体８２の高さは構成によって適切な値は異なる。
【０２４１】
本実施例では、低抵抗導体８０の高さを０．１μｍ、凸型構造体８２の高さを１μｍとした。この凸型構造体８２の高さ１μｍ以上が好ましい。特に本実施例ではアノード電位規定領域を構成するメタルバックとそれを囲む導電性部材とが同一平面上に形成されており、凸構造が無いと導電性部材からメタルバックが見通せる構造となっている。この構造においては凸部を同一平面上に設けることによって好ましくない放電を好適に抑制することができる。
【０２４２】
低抵抗導体８０はＰｔとＴｉを用いて、スパッタ法により形成した。凸型構造体８２はポリベンゾイミダゾール（ＰＢＩ）を、スプレー法により塗布し、３００℃の熱処理を行い形成した。
【０２４３】
低抵抗導体８０は、抵抗が十分に低い材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいはこれらの合金等より適宜選択される。
【０２４４】
低抵抗導体８０を形成する方法としては、スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等を用いることが出来る。
【０２４５】
凸型構造体８２の材質としては、ＰＢＩ以外にも様々な材料を用いる事ができるが、高い絶縁性を有するもの、かつ、表示パネルを作製する際の熱工程でその熱に耐え得るだけの耐熱性を有することが必要である。
【０２４６】
（実施例２）
また、前述の実施例１の変形例である実施例２として、図１３に示すように、メタルバック２３と低抵抗導体８０の間の表面に高抵抗膜６１を形成しても良い。図１３は、本発明に係る電子線発生装置の実施例２における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【０２４７】
低抵抗導体８０から放出された電子、あるいは放出電子の作用でイオン化したイオンにより引き起こされる帯電を、高抵抗膜６１で微小電流が流れるようにすることにより防止することができる。
【０２４８】
以上の説明より、実施例１及び実施例２では、メタルバック２３と低抵抗導体８０のギャップにおいて、図１１のような構成にすることにより、沿面距離を長くとること、および、低抵抗導体８０からの放出電子を抑制することで、放電を押さえると考えられる。
【０２４９】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２５０】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い、表示品位の良好な画像を表示することができた。
【０２５１】
（実施例３）
次に、本発明に係る電子線発生装置の実施例３について説明する。図１４は、本発明に係る電子線発生装置の実施例３における、実施例１の図１０中符号ＩＩ−ＩＩ’のゲッター支持体近傍断面図である。ここでは実施例１と異なる部分のみを記述する。
【０２５２】
本実施例では、図１４に示すように、アノードとなるメタルバック２３と、カソードとなる低抵抗導体８０の間（図１０の８１が示す領域）は、真空容器の内側に対して凹形状となるような構造８３（以下、凹型構造８３と記す）となっている。
【０２５３】
凹型構造８３を設けることにより、実施例１と同様に沿面距離を長くすることで、沿面耐圧を上げることができる。
【０２５４】
本実施例では、フェースプレート２０を深さ２０μｍ切削することによって凹型構造８３を形成した。凹型構造８３の形成法としては、他にエッチングなどを用いてもよい。
【０２５５】
以上の説明より、メタルバック２３と低抵抗導体８０のギャップにおいて、図１４のような構成にすることにより、沿面距離を長くとることで、放電を押さえると考えられる。
【０２５６】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２５７】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い表示品位の良好な画像を表示することができた。
【０２５８】
またこの実施例においてもメタルバックと低抵抗導体の間を電気的に接続する抵抗膜を設けると特に好適である。
【０２５９】
（実施例４）
図１５は、本発明に係る電子線発生装置の実施例４における、図１０中符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。ここでは実施例１と異なる部分のみを記述する。
【０２６０】
本実施例では、図１５に示すように、アノードとなるメタルバック２３とカソードとなる低抵抗導体８０の間（図１０の８１が示す領域）は、凹形状と凸形状とが少なくとも１以上連なる、凹凸形状となるような構造８４（以下、凹凸型構造８４と記す）となっている。凹部と凸部からなる凹凸が複数連なるようにすると好適である。
【０２６１】
ここで、凹凸型構造８４を設けることによる、メタルバック２３と低抵抗導体８０間の放電抑制の要因を説明する。
【０２６２】
一つ目は、実施例１、２と同様に沿面距離を長くすることで、沿面耐圧が上がるということがあげられる。
【０２６３】
二つ目は、低抵抗導体８０からの電界放出電子のフェースプレート表面への入射角依存性を緩和することによる、二次電子放出の抑制ということがあげられる。
【０２６４】
まず、低抵抗導体８０（陰極）の接点付近の電界集中点から電界放出された電子のフェースプレート表面への入射が考えられる。この経路の入射角は分布をもち、通常、加速電圧として沿面方向に数〜数十ｋＶ／ｃｍ程度の高電界が印加されているため高入射角となる電子がある。
【０２６５】
したがって、高入射角の入射電子により固体内部に形成した正電荷により実効的な電荷注入が行われる。ここで電子が斜め入射すると、二次電子の生成部位が表面に近い浅いところに分布が移動するため、再結合により消失されずに真空中に放出される割合が増加し、正の帯電が拡大し、フェースプレートの正帯電の大きな原因となっている。
【０２６６】
そこで、表面と見なす界面の法線の方向に分布を持たせると、局所的に定義された入射角はマクロに定義された角度に対して分布をもつことになり、二次電子放出係数の入射角依存性が緩和する。入射角の依存性は９０度入射近傍で急激に増大する特性を示す為、入射角を分散させ緩和する効果は大きい。
【０２６７】
したがって、フェースプレートの表面に凹凸の構造を持たせることにより、上記多重散乱を防ぐことが出来るので、フェースプレート上の陽極陰極間での放電を抑止することが出来る。
【０２６８】
本実施例では、フェースプレート２０にサンドブラスト処理を施し、表面の平均粗さが、１００オングストロームとなるような凹凸型構造８４を形成した。凹凸型構造８４の形成法としては、他にサンドペーパーによる処理を行ってもよい。
【０２６９】
以上の説明より、メタルバック２３と低抵抗導体８０のギャップにおいて、図１５のような構成にすることにより、沿面距離を長くとること、および、二次電子放出を抑制することで、放電を押さえると考えられる。
【０２７０】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２７１】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い表示品位の良好な画像を表示することができた。
【０２７２】
この実施例においてもメタルバックと低抵抗導体の間を抵抗膜によって電気的に接続し、抵抗膜に微小な電流が流れるようにして帯電を除去するようにした構成が好適である。
【０２７３】
（実施例５）
次に、本発明に係る電子線発生装置の実施例５について説明する。図１６は実施例５を示すパネルの模式的平面図で、フェースプレート上方から見た場合の構成を示す。図１７は、図１６中符号Ｉ−Ｉ'のスペーサ固定部材近傍断面図である。
【０２７４】
図１６は、便宜上フェースプレートの下半面を取り除いた図となっている。ここでは実施例１と異なる部分のみを記述する。
【０２７５】
図１６、図１７に示されるように、スペーサ１３は画像領域１２の外側まで両端部が延在して、支持枠１０内の所定の位置にスペーサ固定部材１４により固定されている。
【０２７６】
スペーサ固定部材１４はスペーサを垂直に自立させるための溝が形成されており、スペーサ１３の両端部に固定され、接着剤１５によりリアプレート２４もしくは、ブラックマトリクス２１及び蛍光体２２が形成されたフェースプレート２０に固定される。
【０２７７】
本実施例では、図１６に示されるように，画像領域外周のスペーサ１３の配置される場所のみにおいて、実施例１に示したような凸型構造体を形成しない構成とした。
【０２７８】
これにより、凸型構造体とスペーサ１３との干渉を防ぎつつ、干渉しない場所では実施例１と同じ構成とし、メタルバック２３と低抵抗導体８０のギャップでの放電を押さえた。
【０２７９】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２８０】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い表示品位の良好な画像を表示することができた。この実施例においても、メタルバックと低抵抗導体の間を電気的に接続する抵抗膜を設ける構成とすると好適である。
【０２８１】
以上述べた各実施例の構成よれば、フェースプレートに形成されたメタルバック（アノード）と、画像領域外に形成される導電性部材（カソード）との間に、多重散乱抑制手段を有することにより、二次電子放出の抑制をはかり、放電を抑制することができる。また、抵抗膜をアノード電位規定領域と導電性部材とのそれぞれに接触させて設けることにより、特に好適に放電を抑制することができる。放電を抑制することにより、高輝度で表示品位の良好な画像の表示が可能な電子線発生装置及び画像形成装置を提供することができる。
【０２８２】
【発明の効果】
以上実施例を挙げて説明してきたように、本願発明によれば望ましくない放電を抑制した電子線発生装置及び画像形成装置が実現できる。
【図面の簡単な説明】
【図１】本発明に係る電子線発生装置の一実施形態の斜視断面図である。
【図２】図１の表示パネルに用いたマルチ電子ビ−ム源の平面図である。
【図３】図２に示されるＢ−Ｂ’の断面図である。
【図４】図１に示される電子線発生装置に用いられる表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図５】図１に示される電子線発生装置のＡ−Ａ’断面図である。
【図６】図１に示される電子線発生装置に用いられる平面型の表面伝導型放出素子の平面図（ａ）、断面図（ｂ）である。
【図７】図１に示される電子線発生装置に用いられる平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図８】図１に示される電子線発生装置に適用される通電フォーミング処理の際の印加電圧波形である。
【図９】図１に示される電子線発生装置に適用される通電活性化処理の際の印加電圧波形（ａ）、放出電流Ｉｅの変化（ｂ）である。
【図１０】本発明に係る電子線発生装置の実施例１に用いられるパネルの模式的平面図である。
【図１１】図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１２】図１０に示される電子線発生装置に用いられるパネルの一部を切り欠いて示した斜視図である。
【図１３】本発明に係る電子線発生装置の実施例２における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１４】本発明に係る電子線発生装置の実施例３における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１５】本発明に係る電子線発生装置の実施例４における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１６】本発明に係る電子線発生装置の実施例５における、パネルの一部を切り欠いて示した模式的平面図である。
【図１７】図１６中の符号Ｉ−Ｉ'のスペーサ固定部材近傍断面図である。
【図１８】従来の表面伝導型放出素子の一例を示した模式的平面図である。
【図１９】従来のＦＥ型素子の一例を示した模式的断面図である。
【図２０】従来のＭＩＭ型素子の一例を示した模式的断面図である。
【図２１】従来の電子線発生装置のゲッター部分の模式図である。
【図２２】従来の電子線発生装置のスペーサ支持部の模式図である。
【図２３】従来の電子線発生装置のゲッター部分の模式図である。
【符号の説明】
１ リアプレート
２ 電子源領域
３ 画像形成部材
５ 側面部
１０ 支持枠
１２ 画像領域
１３ スペーサ
１４ スペーサ固定部材
１５ 接着剤
２０ フェースプレート
２１ ブラックマトリクス
２２ 蛍光体
２３ メタルバック
２４ リアプレート
３１ 行方向配線
３２ 基板
３３ 列方向配線
４０ 表面伝導型電子放出素子
６１ 高抵抗膜
７０ ゲッター部材
７１ ゲッター支持体
８０ 低抵抗導体
８２ 凸型構造体
８３ 凹型構造
８４ 凹凸型構造
１００ 絶縁性部材
１１１ 高抵抗膜
１２１ スペーサ電極
１２１ 低抵抗膜
１０１０ 導電体
１０１１ 基板
１０１２ 冷陰極素子
１０１３ 行方向配線
１０１４ 列方向配線
１０１５ リアプレート
１０１６ 側壁
１０１７ フェースプレート
１０１８ 蛍光膜
１０１９ メタルバック
１０２０ スペーサ
１０４１ 当接材
１１０１ 基板
１１０２，１１０３ 素子電極
１１０４ 導電性薄膜
１１０５ 電子放出部
１１１０ フォーミング用電源
１１１１ 電流計
１１１２ 活性化用電源
１１１３ 薄膜
１１１４ アノード電極
１１１５ 直流高電圧電源
１１１６ 電流計
３００４ 導電性薄膜
３００５ 電子放出部
３０１２ エミッタコーン
３０１４ ゲート電極
３０２０ 基板
３０２１ 下電極
３０２２ 絶縁層
３０２３ 上電極
【発明の属する技術分野】
本発明は電子線発生装置及びこの電子線発生装置を用いた表示装置等の画像形成装置に関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）、などが知られている。
【０００３】
表面伝導型放出素子としては、例えばＭ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．ＥｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９６５）や、後述する他の例が知られている。
【０００４】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄＦｉｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．ＨａｒｔｗｅｌｌａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］や、カーボン薄膜によるもの［荒木久他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００５】
これらの表面伝導型放出素子の素子構成の典型的な例として、図１８に前述のＭ．Ｈａｒｔｗｅｌｌらによる素子の平面図を示す。
【０００６】
同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。
【０００７】
導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。
【０００８】
尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００９】
Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。
【００１０】
即ち、通電フォーミングとは、導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。
【００１１】
尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。
【００１２】
この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、亀裂付近において電子放出が行われる。
【００１３】
ＦＥ型の例としては、例えばＷ．Ｐ．Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、或は、Ｃ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知られている。
【００１４】
このＦＥ型の素子構成の典型的な例として、図１９に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面図を示す。
【００１５】
同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。
【００１６】
本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。
【００１７】
また、ＦＥ型の他の素子構成として、図１９のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１８】
また、ＭＩＭ型の例としては、例えば、Ｃ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎｏｆｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知られている。
【００１９】
ＭＩＭ型の素子構成の典型的な例を図２０に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００２０】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。
【００２１】
従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００２２】
このため、冷陰極素子を応用するための研究が盛んに行われてきている。例えば、表面伝導型放出素子は、冷陰極素子の中でも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。
【００２３】
そこで、例えば本願出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００２４】
また、表面伝導型放出素子の応用については、例えば画像形成装置、画像記録装置などの画像形成装置や、荷電ビーム源等が研究されている。
【００２５】
特に、画像形成装置への応用としては、例えば本願出願人による米国特許５，０６６，８８３号や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子との衝突により発光する蛍光体とを組み合わせて用いた画像形成装置が研究されている。
【００２６】
表面伝導型放出素子と蛍光体とを組み合わせて用いた画像形成装置は、従来の他の方式の画像形成装置よりも優れた特性が期待されている。
【００２７】
例えば、近年普及してきた液晶表示装置と比較しても自発光型であるためバックライトを必要としない点や、視野角が広い点が優れているといえる。
【００２８】
また、ＦＥ型を多数個ならべて駆動する方法は、例えば本願出願人による米国特許４，９０４，８９５号に開示されている。
【００２９】
また、ＦＥ型を画像形成装置に応用した例として、例えば、Ｒ．Ｍａｙｅｒらにより報告された平板型の表示装置が知られている［Ｒ．Ｍｅｙｅｒ：“ＲｅｃｅｎｔＤｅｖｅｌｏｐｍｅｎｔｏｎＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙａｔＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４ｔｈＩｎｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１９９１）］。
【００３０】
また、ＭＩＭ型を多数個並べて画像形成装置に応用した例は、例えば本願出願人による特開平３−５５７３８号公報に開示されている。
【００３１】
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型表示装置は省スペースかつ軽量であることから、ブラウン管型の表示装置に置き換わるものとして注目されている。
【００３２】
このような電子放出素子をマトリクス状に配設した電子源基板を気密容器内に収容した平面型の表示パネル部が提案されており、この気密容器の内部は１０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持されている。
【００３３】
また、特開平５-６７４８号には、平板型陰極線管の軽量化を計るために収納容器の一部を金属とし、該金属部にアース電位を与える構成が開示されている。さらに、スクリーンガラスの内面に沿面放電を防止するために凹凸を形成して沿面距離を長くした構成や、二次電子放出防止膜を形成する構成が開示されている。
【００３４】
【発明が解決しようとする課題】
図２１は、表示パネルを、画像表示面の水平方向から見た模式図である。
【００３５】
上述のように、この気密容器の内部は１０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持されなければならないため、真空度保持用の手段が必要となる。
【００３６】
そこで従来は、図２１に示すようにＢａ蒸発型のゲッター部材７０をゲッター支持体７１と共に画像領域外に配置し、真空容器を封じ切った後に高周波加熱等でＢａを飛散させ、ゲッター膜を形成することで真空度を保持していた。
【００３７】
図中、１は電子源基板を兼ねるリアプレート、２は電子源領域、１０は支持枠、２０はフェースプレート、３は蛍光膜とメタルバックと呼ばれる金属膜（例えばＡｌ）からなる画像形成部材である。
【００３８】
一方、電子源から放出された電子を加速するために、電子源領域２と画像形成部材３との間には数百Ｖから数ｋＶ以上程度の高電圧（Ｖａ）が印加される。
【００３９】
画像形成装置の輝度は、このＶａ電圧に大きく依存し、更なる高輝度化を目的として、Ｖａ電圧を高くしていく必要があった。
【００４０】
ところが、高Ｖａ化するに従い、画像領域外である前述のゲッター部材７０やゲッター支持体７１の周辺の電界も上昇し、ゲッター部材７０やゲッター支持体７１のエッジ部、あるいはゲッター支持体７１とリアプレート１との界面など、形状的に電界集中しやすい部位の放電が問題となってきた。
【００４１】
また大気圧支持を目的として、図２２のように比較的薄いガラス板からなる構造支持体（スペーサ１３）を、画像領域外に配設されたスペーサ固定部材１４とともに、前述のリアプレート１とフェースプレート２０との間に設ける場合がある。図２２は、従来の電子線発生装置のスペーサ支持部の模式図である。
【００４２】
このスペーサ表面は高電界中にさらされるため、従来この沿面での放電が問題となっていた。
【００４３】
この問題点を解決するために、スペーサに微小電流が流れるようにして帯電を除去する提案がなされている（特開昭５７−１１８３５５号公報、特開昭６１−１２４０３１号公報）。そこでは絶縁性のスペーサの表面に高抵抗薄膜を形成することによりスペーサ表面に微小電流が流れるようにして、表面での帯電を減らし、沿面耐圧の向上を図っている。
【００４４】
しかしながら、我々が検討した結果、この帯電防止膜を付与する方法をスペーサ固定部材にまで拡大しても、高圧印加条件によっては、スペーサ固定部材での放電は完全になくすまでには至らなかった。
【００４５】
これは、板状のスペーサに対して、スペーサ固定部材の形状の複雑さに起因する電位分布の乱れ、形状効果（エッジ、突起）、スペーサとスペーサ固定部材接続部などにおける電界集中が原因と考えられる。
【００４６】
そこで、図２３のように、画像領域外に構造物を有する場合、フェースプレート２０に垂直な方向より見た正射影において、一部が構造物より画像領域１２に近い場所になるようにフェースプレート２０の内面上に低抵抗導体８０を形成し、それをＧＮＤ電位に規定する構造とすることにより、構造物での放電を防止した。図２３は、従来の電子線発生装置のゲッター部分の模式図である。
【００４７】
しかし、画像形成装置の小型化を目的として、カソード電位に規定された導電性部材と画像領域との距離を小さくしていくと、その間での沿面放電が問題となる場合もあった。
【００４８】
さらには、画像領域の外側の辺において、前述のようなゲッター支持体、スペーサ支持体などの構造物が画像領域外に存在しない辺であっても、支持枠１０と画像領域との距離を小さくしていった場合、支持枠１０の内面部分の沿面放電が問題となることがあった。
【００４９】
以上のような放電は、画像表示中に突発的に起こり、画像を乱すだけでなく、放電個所近傍の電子源を著しく劣化させ、その後の表示が正常にできなくなるという問題があった。
【００５０】
本発明は望ましくない放電を抑制し、良好な表示画像を得る為の電子線発生装置及び画像形成装置を提供するものである。
【００５１】
【課題を解決するための手段】
本願に係る電子線発生装置の発明の一つは以下のように構成される。電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有しており、該対向基板には、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材と、前記アノード電位規定領域及び前記導電性部材に接する抵抗膜と、前記アノード電位規定領域と前記導電性部材との間の沿面距離を増大させる沿面距離増大構造と、が設けられていることを特徴とする電子線発生装置。前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凸である凸部であると好適である。前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凹である凹部であってもよい。前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置する凹凸部であってもよい。
【００５２】
ここで、前記凸部の高さが１μｍ以上であると特に好適である。
【００５３】
また、前記沿面距離増大構造が前記アノード電位規定領域の少なくとも周囲３辺を取り囲むように配置される構成が特に好適である。
【００５４】
また、前記電子源基板と前記対向基板との間にそれらの間隔を維持するスペーサを有しており、該スペーサの少なくとも一部もしくはスペーサを固定するための部材の少なくとも一方が前記アノード電位規定領域の領域外に存在し、前記沿面距離増大構造は、前記スペーサの少なくとも一部もしくはスペーサを固定するための部材が形成されている場所以外の場所に形成される構成が好適である。
【００５５】
また以上述べた各発明において、前記抵抗膜はアノード電位規定領域と導電性部材の間で微小電流を流すものであると良く、特にはそのシート抵抗範囲が１×１０ ７ Ω／□以上、１×１０ １４ Ω／□以下であると好適である。
【００５６】
また本願に係る電子線発生装置の発明の一つは以下のように構成される。電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有しており、該対向基板の前記電子源基板に向いた同一平面上に、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材とを有しており、更に該同一平面上の前記アノード電位規定領域と前記導電性部材との間に、前記導電性部材から放出された電子によって発生する二次電子の多重散乱を抑制するための多重散乱抑制構造が配置されており、前記多重散乱抑制構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凸である凸部であることを特徴とする電子線発生装置。
【００５７】
また本願に係る電子線発生装置の発明の一つは以下のように構成される。電子線発生装置であって、電子放出素子を有する電子源基板と、該電子源基板と対向して配置される対向基板と、を有しており、該対向基板の前記電子源基板に向いた同一平面上に、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材とを有しており、更に該同一平面上の前記アノード電位規定領域と前記導電性部材との間に、前記導電性部材から放出された電子によって発生する二次電子の多重散乱を抑制するための多重散乱抑制構造が配置されており、前記多重散乱抑制
構造は、前記アノード電位規定領域と前記導電性部材との間に位置する凹凸部であることを特徴とする電子線発生装置。
【００５８】
前記凸部の高さが１μｍ以上であることが好適である。
【００５９】
前記多重散乱抑制構造が前記アノード電位規定領域の少なくとも周囲３辺を取り囲むように配置されることが好適である。
【００６０】
前記電子源基板と前記対向基板との間にそれらの間隔を維持するスペーサを有しており、該スペーサの少なくとも一部もしくはスペーサを固定するための部材の少なくとも一方が前記アノード電位規定領域の領域外に存在し、前記多重散乱抑制構造は、前記スペーサの少なくとも一部もしくはスペーサを固定するための部材が形成されている場所以外の場所に形成されることが好適である。
【００６２】
以上述べた各発明において、前記導電性部材は、前記アノード電位規定領域を完全に取り囲むように配置される構成が特に好適である。
【００６４】
また以上述べた各発明において、前記電子放出素子は、冷陰極素子である構成、前記電子放出素子は、電極間に電子放出部を含む導電性膜を有する電子放出素子である構成、前記電子放出素子は、表面伝導型電子放出素子である構成が特に好適である。
【００６５】
また以上述べた各発明は、前記アノード電位規定領域と、前記電子放出素子を有するリアプレート側の電極との間の印加電圧が３ｋＶ以上である構成において特に有効な発明である。
【００６６】
また以上述べた各発明において、前記導電性部材には、前記アノード電位よりも低い電位が与えられるとよい。また以上述べた各発明は、前記導電性部材に与えられる電位がカソード電位になるような構成において特に好適に適用できる。また、以上述べた各発明において、前記導電性部材には、グランド電位を与える構成を好適に採用できる。
【００６７】
また本願は、以上述べた各発明の構成の電子線発生装置に前記電子放出素子が放出する電子によって発光する蛍光体を設けたことを特徴とする画像形成装置の発明を含んでいる。
【００６８】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００６９】
また、以下の図面において、前述の従来技術の説明で用いた図面に記載された部材、及び既述の図面に記載された部材と同様の部材には同じ番号を付す。
【００７０】
（電子線発生装置の実施形態）
本発明に係る電子線発生装置の一実施形態を適用した、画像形成装置の表示パネルの構成と製造方法について、具体的な例を示して説明する。
【００７１】
まず、パネル全体の構成を説明し、次に、各実施形態で本発明の特徴部分について詳細に説明する。
【００７２】
図１は、実施形態に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図１は、本発明に係る電子線発生装置の一実施形態の斜視断面図である。
【００７３】
図中、１０１５はリアプレート、１０１６は側壁、１０１７はフェースプレートであり、１０１５〜１０１７により表示パネルの内部を真空に維持するための気密容器を形成している。なお、図１ではアノード電位規定領域を囲む導電性部材や、多重散乱抑制のための凸構造等は省略している。
【００７４】
電子源基板であるリアプレート１０１５および、対向基板であるフェースプレート１０１７は、いずれも絶縁性基板であり、青板ガラスや、表面にＳｉＯ2被膜を形成した青板ガラス、Ｎａの含有量を少なくしたガラス、石英ガラス、あるいはセラミックスなど、条件に応じて各種材料を用いる。
【００７５】
気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、たとえばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【００７６】
また、上記気密容器の内部は１０のマイナス４乗［Ｐａ］程度、もしくはそれ以上の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ１０２０が設けられている。
【００７７】
次に、本発明の画像形成装置に用いることができる電子放出素子基板について説明する。
【００７８】
本発明の画像形成装置に用いられる電子源基板は複数の冷陰極素子を基板上に配列することにより形成される。
【００７９】
冷陰極素子の配列の方式には、冷陰極素子を並列に配置し、個々の素子の両端を配線で接続するはしご型配置（以下、はしご型配置電子源基板と称する）や、冷陰極素子の一対の素子電極のそれぞれＸ方向配線、Ｙ方向配線を接続した単純マトリクス配置（以下、マトリクス型配置電子源基板と称する）が挙げられる。
【００８０】
なお、はしご型配置電子源基板を有する画像形成装置には、電子放出素子からの電子の飛翔を制御する電極である制御電極（グリッド電極）を必要とする。
【００８１】
リアプレート１０１５には、基板１０１１が固定されているが、該基板上には冷陰極素子１０１２がＮ×Ｍ個形成されている（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。
【００８２】
たとえば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。）。
【００８３】
Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配線１０１３とＮ本の列方向配線１０１４により単純マトリクス配線されている。前記、１０１１〜１０１４によって構成される部分をマルチ電子ビ−ム源と呼ぶ。
【００８４】
本発明の画像形成装置に用いるマルチ電子ビ−ム源は、冷陰極素子を単純マトリクス配線もしくは、はしご型配置した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。
【００８５】
したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【００８６】
次に、冷陰極素子として表面伝導型放出素子（後述）を基板上に配列して単純マトリクス配線したマルチ電子ビ−ム源の構造について述べる。
【００８７】
図２に示すのは、図１の表示パネルに用いたマルチ電子ビ−ム源の平面図である。
【００８８】
基板１０１１上には、後述の図６で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線１０１３と列方向配線１０１４により単純マトリクス状に配線されている。
【００８９】
行方向配線１０１３と列方向配線１０１４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００９０】
図２のＢ−Ｂ’に沿った断面を、図３に示す。なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線１０１３、列方向配線１０１４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線１０１３および列方向配線１０１４を介して各素子に給電して通電フォーミング処理（後述）と通電活性化処理（後述）を行うことにより製造した。
【００９１】
本実施形態においては、気密容器のリアプレート１０１５にマルチ電子ビ−ム源の基板１０１１を固定する構成としたが、マルチ電子ビ−ム源の基板１０１１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビ−ム源の基板１０１１自体を用いてもよい。
【００９２】
また、フェースプレート１０１７の下面には、蛍光膜１０１８が形成されている。本実施形態はカラ−表示装置であるため、蛍光膜１０１８の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。
【００９３】
図４に示すように各色の蛍光体の間には黒色の導電体１０１０が設けてある。図４は、図１に示される電子線発生装置に用いられる表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【００９４】
黒色の導電体１０１０を設ける目的は、電子ビ−ムの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コントラストの低下を防ぐ事、電子ビ−ムによる蛍光膜のチャ−ジアップを防止する事などである。
【００９５】
黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００９６】
また、蛍光膜１０１８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１０１９を設けてある。
【００９７】
メタルバック１０１９を設けた目的は、蛍光膜１０１８が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜１０１８を保護する事や、電子ビ−ム加速電圧を印加するための電極として作用させる事や、蛍光膜１０１８を励起した電子の導電路として作用させる事などである。
【００９８】
メタルバック１０１９は、蛍光膜１０１８をフェースプレート１０１７上に形成した後、蛍光膜表面を平滑化処理し、その上にＡｌを真空蒸着する方法により形成した。このメタルバックにアノード電位が供給される。メタルバックが形成された領域がアノード電位規定領域となる。
【００９９】
図５は図１のＡ−Ａ’の断面模式図であり、各部の番号は図１に対応している。ここでもアノード電位規定領域を囲む導電性部材や凸部などは省略している。
【０１００】
スペーサ１０２０は絶縁性部材１００の表面に帯電防止を目的とした高抵抗膜１１１を成膜し、かつフェースプレート１０１７の内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３または列方向配線１０１４）に面したスペーサの当接面及び接する側面部に低抵抗膜１２１を成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレートの内側および基板１０１１の表面に固定される。
【０１０１】
また、高抵抗膜は、絶縁性部材１００の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ１０２０上の低抵抗膜１２１を介して、フェースプレート１０１７の内側（メタルバック１０１９等）及び基板１０１１の表面（行方向配線１０１３または列方向配線１０１４）に電気的に接続される。
【０１０２】
ここで説明される態様においては、スペーサ１０２０の形状は薄板状とし、行方向配線１０１３に平行に配置され、行方向配線１０１３に電気的に接続されている。
【０１０３】
スペーサ１０２０としては、基板１０１１上の行方向配線１０１３および列方向配線１０１４とフェースプレート１０１７内面のメタルバック１０１９との間に印加される高電圧に耐えるだけの絶縁性を有し、かつスペーサ１０２０の表面への帯電を防止する程度の導電性を有する必要がある。
【０１０４】
スペーサ１０２０の絶縁性部材１００としては、例えば石英ガラス、Ｎａ等の不純物含有量を減少したガラス、ソーダライムガラス、アルミナ等のセラミックス部材等が挙げられる。
【０１０５】
なお、絶縁性部材１００はその熱膨張率が気密容器および基板１０１１を成す部材と近いものが好ましい。
【０１０６】
スペーサ１０２０を構成する高抵抗膜１１１には、高電位側のフェースプレート１０１７（メタルバック１０１９等）に印加される加速電圧Ｖａを帯電防止膜である高抵抗膜１１１の抵抗値Ｒｓで除した電流が流される。
【０１０７】
そこで、スペーサの抵抗値Ｒｓは帯電防止および消費電力からその望ましい範囲に設定される。
【０１０８】
帯電防止の観点から表面抵抗Ｒ／□は１０の１４乗Ω以下であることが好ましい。
【０１０９】
十分な帯電防止効果を得るためには１０の１１乗Ω以下がさらに好ましい。表面抵抗の下限はスペーサ形状とスペーサ間に印加される電圧により左右されるが、１０の７乗Ω以上であることが好ましい。
【０１１０】
絶縁材料上に形成された帯電防止膜の厚みｔは１０ｎｍ〜１μｍの範囲が望ましい。
【０１１１】
材料の表面エネルギーおよび基板との密着性や基板温度によっても異なるが、一般的に１０ｎｍ以下の薄膜は島状に形成され、抵抗が不安定で再現性に乏しい。
【０１１２】
スペーサは上述したようにその上に形成した帯電防止膜を電流が流れることにより、あるいはディスプレイ全体が動作中に発熱することによりその温度が上昇する。
【０１１３】
帯電防止膜の抵抗温度係数が大きな負の値であると温度が上昇した時に抵抗値が減少し、スペーサに流れる電流が増加し、さらに温度上昇をもたらす。
【０１１４】
そして電流は電源の限界を越えるまで増加しつづける。このような電流の暴走が発生する抵抗温度係数の値は経験的に負の値で絶対値が１％／℃以下である。
【０１１５】
すなわち、帯電防止膜の抵抗温度係数は負でありかつ−１％／℃より大であることが望ましい。
【０１１６】
帯電防止特性を有する高抵抗膜１１１の材料としては、例えば金属酸化物を用いることが出来る。
【０１１７】
金属酸化物の中でも、クロム、ニッケル、銅の酸化物が好ましい材料である。
【０１１８】
その理由はこれらの酸化物は二次電子放出効率が比較的小さく、冷陰極素子１０１２から放出された電子がスペーサ１０２０に当たった場合においても帯電しにくいためと考えられる。
【０１１９】
金属酸化物以外にも炭素は二次電子放出効率が小さく好ましい材料である。特に、非晶質カーボンは高抵抗であるため、スペーサ抵抗を所望の値に制御しやすい。
【０１２０】
帯電防止特性を有する高抵抗膜１１１の他の材料として、アルミと遷移金属合金の窒化物は遷移金属の組成を調整することにより、良伝導体から絶縁体まで広い範囲に抵抗値を制御できるので好適な材料である。
【０１２１】
さらには後述する表示装置の作製工程において抵抗値の変化が少なく安定な材料である。
【０１２２】
かつ、その抵抗温度係数が−１％／℃より大であり、実用的に使いやすい材料である。
【０１２３】
遷移金属元素としてはＴｉ，Ｃｒ，Ｔａ、Ｗ等があげられる。窒化膜はスパッタ、窒素ガス雰囲気中での反応性スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等の薄膜形成手段により絶縁性部材上に形成される。金属酸化膜も同様の薄膜形成法で作製することができるが、この場合窒素ガスに代えて酸素ガスを使用する。その他、ＣＶＤ法、アルコキシド塗布法でも金属酸化膜を形成できる。
【０１２４】
カーボン膜は蒸着法、スパッタ法、ＣＶＤ法、プラズマＣＶＤ法で作製され、特に非晶質カーボンを作製する場合には、成膜中の雰囲気に水素が含まれるようにするか、成膜ガスに炭化水素ガスを使用する。
【０１２５】
その他の高抵抗膜１１１の材料としては、炭素、珪素、ゲルマニウムを有した、窒化物、酸化物、炭化物、ホウ化物なども用いることが出来る。
【０１２６】
スペーサ１０２０を構成する低抵抗膜１２１は、高抵抗膜１１１を高電位側のフェースプレート１０１７（メタルバック１０１９等）及び低電位側の基板１０１１（配線１０１３、１０１４等）と電気的に接続する為に設けられたものであり、以下では、スペーサ電極１２１という名称も用いる。スペーサ電極１２１）は以下に列挙する複数の機能を有することが出来る。
【０１２７】
高抵抗膜１１１をフェースプレート１０１７及び基板１０１１と電気的に接続する。
【０１２８】
既に記載したように、高抵抗膜１１１はスペーサ１０２０表面での帯電を防止する目的で設けられたものであるが、高抵抗膜１１１をフェースプレート１０１７（メタルバック１０１９等）及び基板１０１１（配線１０１３、１０１４等）と直接或いは当接材１０４１を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ表面に発生した電荷を速やかに除去できなくなる可能性がある。
【０１２９】
これを避ける為に、フェースプレート１０１７、基板１０１１及び当接材１０４１と接触するスペーサ１０２０の当接面或いは側面部に低抵抗のスペーサ電極１２１を設けた。
【０１３０】
高抵抗膜１１１の電位分布を均一化する。冷陰極素子１０１２より放出された電子は、フェースプレート１０１７と基板１０１１の間に形成された電位分布に従って電子軌道を成す。スペーサ１０２０の近傍で電子軌道に乱れが生じないようにする為には、高抵抗膜１１１の電位分布を全域にわたって制御する必要がある。
【０１３１】
高抵抗膜１１１をフェースプレート１０１７（メタルバック１０１９等）及び基板１０１１（配線１０１３、１０１４等）と直接或いは当接材１０４１を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、高抵抗膜１１１の電位分布が所望の値からずれてしまう可能性がある。
【０１３２】
これを避ける為に、スペーサ１０２０がフェースプレート１０１７及び基板１０１１と当接するスペーサ端部（当接面３或いは側面部５）の全長域に低抵抗のスペーサ電極１２１を設け、このスペーサ電極１２１に所望の電位を印加することによって、高抵抗膜１１１全体の電位を制御可能とした。
【０１３３】
放出電子の軌道を制御する。冷陰極素子１０１２より放出された電子は、フェースプレート１０１７と基板１０１１の間に形成された電位分布に従って電子軌道を成す。
【０１３４】
スペーサ近傍の冷陰極素子から放出された電子に関しては、スペーサを設置することに伴う制約（配線、素子位置の変更等）が生じる場合がある。
【０１３５】
このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート１０１７上の所望の位置に電子を照射する必要がある。
【０１３６】
フェースプレート１０１７及び基板１０１１と当接する面の側面部に低抵抗のスペーサ電極１２１を設けることにより、スペーサ１０２０近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
【０１３７】
低抵抗膜１２１は、高抵抗膜１１１に比べ十分に低いシート抵抗値（少なくとも一桁以上）を有する材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいは合金、及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2，Ｐｄ−Ａｇ等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはＩｎ2Ｏ3−ＳｎＯ2等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。
【０１３８】
また、Ｄｘ１〜ＤｘｍおよびＤｙ１〜ＤｙｎおよびＨｖは、当該表示パネルと不図示の気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。
【０１３９】
Ｄｘ１〜Ｄｘｍはマルチ電子ビ−ム源の行方向配線１０１３と、Ｄｙ１〜Ｄｙｎはマルチ電子ビ−ム源の列方向配線１０１４と、Ｈｖはフェースプレートのメタルバック１０１９と電気的に接続している。
【０１４０】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス５乗［Ｐａ］程度の真空度まで排気する。
【０１４１】
その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。
【０１４２】
ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗［Ｐａ］ないしは１×１０マイナス７乗［Ｐａ］、もしくはそれ以上の真空度に維持される。
【０１４３】
以上説明した表示パネルを用いた画像形成装置は、容器外端子Ｄｘ１ないしＤｘｍ、Ｄｙ１ないしＤｙｎを通じて各冷陰極素子１０１２に電圧を印加すると、各冷陰極素子１０１２から電子が放出される。
【０１４４】
それと同時にメタルバック１０１９に容器外端子Ｈｖを通じて３［ｋＶ］を超える高電位を印加する。冷陰極素子に印加される電位はいずれもグランド電位近傍なので、電子放出素子とメタルバックの間には３［ｋＶ］以上の電圧が印加され、上記放出された電子を加速し、フェースプレート１０１７の内面に衝突させる。
【０１４５】
これにより、蛍光膜１０１８をなす各色の蛍光体が励起されて発光し、画像が表示される。
【０１４６】
通常、冷陰極素子である本発明の表面伝導型放出素子への１０１２への印加電圧は１２〜１６［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メタルバック１０１９と冷陰極素子１０１２間の電圧は３［ｋＶ］から１０［ｋＶ］程度である。
【０１４７】
以上、本発明の実施形態の表示パネルの基本構成と製法、および画像形成装置の概要を説明した。
【０１４８】
次に、前記実施形態の表示パネルに用いたマルチ電子ビ−ム源の製造方法について説明する。
【０１４９】
本発明の画像形成装置に用いるマルチ電子ビ−ム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。
【０１５０】
したがって、たとえば表面伝導型放出素子やＦＥ型、あるいはＭＩＭ型などの冷陰極素子を用いることができる。
【０１５１】
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型放出素子が特に好ましい。
【０１５２】
表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。
【０１５３】
また、発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。
【０１５４】
したがって、高輝度で大画面の画像形成装置のマルチ電子ビ−ム源に用いるには、最も好適であると言える。
【０１５５】
そこで、上記実施形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビ−ム源の構造について述べる。
【０１５６】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。ここでは実際、作製に用いた平面型の説明をのみを行う。
【０１５７】
（平面型の表面伝導型放出素子）
平面型の表面伝導型放出素子の素子構成と製法について説明する。図６に示すのは、図１に示される電子線発生装置に用いられる、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。
【０１５８】
図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【０１５９】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上にたとえばＳｉＯ2を材料とする絶縁層を積層した基板、などを用いることができる。
【０１６０】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。
【０１６１】
たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。
【０１６２】
電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【０１６３】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。
【０１６４】
一般的には、電極間隔Ｌは通常は数百Åから数百μｍの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数μｍより数十μｍの範囲である。
【０１６５】
また、素子電極の厚さｄについては、通常は数百Åから数μｍの範囲から適当な数値が選ばれる。
【０１６６】
また、導電性薄膜１１０４の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。
【０１６７】
微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【０１６８】
微粒子膜に用いた微粒子の粒径は、数Åから数千Åの範囲に含まれるものであるが、なかでも好ましいのは１０Åから２００Åの範囲のものである。
【０１６９】
また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極１１０２あるいは１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数Åから数千Åの範囲のなかで設定するが、なかでも好ましいのは１０Åから５００Åの間である。
【０１７０】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カ−ボン、などがあげられ、これらの中から適宜選択される。
【０１７１】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシ−ト抵抗値については、１０の３乗から１０の７乗［Ω／ｓｑ］の範囲に含まれるよう設定した。
【０１７２】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。
【０１７３】
その重なり方は、図６の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【０１７４】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。
【０１７５】
亀裂内には、数Åから数百Åの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図６においては模式的に示した。
【０１７６】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【０１７７】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カ−ボン、のいずれかか、もしくはその混合物であり、膜厚は５００［Å］以下とするが、３００［Å］以下とするのがさらに好ましい。
【０１７８】
なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図６においては模式的に示した。また、平面図（ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【０１７９】
以上、好ましい素子の基本構成を述べたが、実施形態においては以下のような素子を用いた。
【０１８０】
すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［Å］、電極間隔Ｌは２［μｍ］とした。微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［Å］、幅Ｗは１００［μｍ］とした。
【０１８１】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図７の（ａ）〜（ｅ）は、図１に示される電子線発生装置に用いられる表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図６と同一である。
【０１８２】
１）まず、図７（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。
【０１８３】
形成するにあたっては、あらかじめ基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい。）。
【０１８４】
その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【０１８５】
２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。
【０１８６】
ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施形態では主要元素としてＰｄを用いた。また、実施形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。）。
【０１８７】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【０１８８】
３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【０１８９】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。
【０１９０】
微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。
【０１９１】
なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【０１９２】
通電方法をより詳しく説明するために、図８に、図１に示される電子線発生装置に適用されるフォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。
【０１９３】
微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。
【０１９４】
また、電子放出部１１０５の形成状況をモニターするためのモニターパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【０１９５】
実施形態においては、たとえば１０のマイナス３乗［Ｐａ］程度の真空雰囲気下において、たとえばパルス幅Ｔ１を１［ｍｓｅｃ］、パルス間隔Ｔ２を１０［ｍｓｅｃ］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。
【０１９６】
そして、三角波を５パルス印加するたびに１回の割りで、モニターパルスＰｍを挿入した。
【０１９７】
フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。
【０１９８】
そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［Ω］になった段階、すなわちモニターパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【０１９９】
なお、上記の方法は、本実施形態の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【０２００】
４）次に、図７の（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
【０２０１】
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した。）。
【０２０２】
なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０２０３】
具体的には、１０のマイナス４乗ないし１０のマイナス３乗［Ｐａ］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。
【０２０４】
堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれか、もしくはその混合物であり、膜厚は５００［Å］以下、より好ましくは３００［Å］以下である。
【０２０５】
通電方法をより詳しく説明するために、図９の（ａ）に、図１に示される電子線発生装置に適用される活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。
【０２０６】
本実施形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は１［ｍｓｅｃ］，パルス間隔Ｔ４は１０［ｍｓｅｃ］とした。
【０２０７】
なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０２０８】
図７の（ｄ）に示す１１１４は該表面伝導型放出素子から放出される放出電流Ｉｅを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる。）。
【０２０９】
活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉｅを計測して通電活性化処理の進行状況をモニターし、活性化用電源１１１２の動作を制御する。
【０２１０】
電流計１１１６で計測された放出電流Ｉｅの一例を図９（ｂ）に示すが、活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉｅは増加するが、やがて飽和してほとんど増加しなくなる。
【０２１１】
このように、放出電流Ｉｅがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【０２１２】
なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０２１３】
以上のようにして、図７（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【０２１４】
【実施例】
以下、本発明の具体的な実施例について図面を用いて説明する。
【０２１５】
（実施例１）
本発明の実施例１について説明する。図１０は、本発明に係る電子線発生装置の実施例１を示すパネルの模式的平面図で、フェースプレート上方から見た場合の構成を示す。
【０２１６】
図１０は、便宜上フェースプレートの右半面を取り除いた図となっている。図１１は図１０中符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。図１２は、実施例１の電子線発生装置の一部を破断した斜視図である。
【０２１７】
図１０、図１１、図１２においてリアプレート２４にはマトリクス状に複数配列された表面伝導型電子放出素子４０が設けられた基板３２が固定されている。
【０２１８】
表面伝導型電子放出素子４０は行方向配線３１と列方向配線３３により結線されている。
【０２１９】
フェースプレート２０とリアプレート２４は支持枠１０を用いて気密接合され、気密容器を形成している。
【０２２０】
フェースプレート２０にはブラックマトリクス（不図示）、蛍光体２２、メタルバック２３、およびメタルバック２３の電位を規定するための電極（不図示）等が設けられる。
【０２２１】
メタルバック２３が設けられた領域であるアノード電位規定領域とアノード電位規定領域を対向するリアプレート２４側に正射影した領域との間の領域を画像領域１２とする。
【０２２２】
フェースプレート２０とリアプレート２４の間には大気圧支持部材としてスペーサ１３が行方向配線３１上に挿入されている。スペーサ１３には表面に各種成膜がされていてもよい。
【０２２３】
本実施例では、スペーサ１３に帯電防止を目的とした高抵抗膜を成膜し、かつメタルバック２３及び行方向配線３１に面したスペーサの当接面及び接する側面部に電気的接続を良好にするための低抵抗膜を成膜してある。
【０２２４】
図１０、図１２に示されるように、スペーサ１３は画像領域１２の内に配置されており、接着剤により行方向配線３１上に固定されている。固定する場所はブラックマトリクス上であってもよい。
【０２２５】
図１０、図１１において、画像領域１２の外側の一部には、ゲッター部材７０とそれを支持するためのゲッター支持体７１が形成されている。
【０２２６】
ゲッター支持体７１は接着剤１５により、リアプレート２４に固定されている。
【０２２７】
なお、ゲッター支持体７１はフェースプレート２０に固定してもよい。フェースプレート２０内面のメタルバック形成領域であるアノード電位規定領域の外側には、ゲッター部材７０およびゲッター支持体７１の放電を抑制するために、アノード電位規定領域の周りを取り囲むように、本発明の構成要素たる導電性部材としての低抵抗導体８０が形成されている。
【０２２８】
低抵抗導体８０の一部は、フェースプレート２０に垂直な方向より見た正射影において、ゲッター部材７０およびゲッター支持体７１よりアノード電位規定領域に近い場所に位置する。
【０２２９】
低抵抗導体８０は接続端子（不図示）によりＧＮＤ接続されている。また、ＧＮＤ接続配線をフェースプレート２０側に取り出すような構成であってもよい。
【０２３０】
そして、画像領域１２と、低抵抗導体８０の間（図１０の８１が示す領域）には、真空容器の内側に対して凸形状となる構造体８２（以下、凸型構造体８２と記す）が形成されている。
【０２３１】
以下、本実施例の特徴部分である凸型構造体８２、およびそれに深く関係する部分について説明する。
【０２３２】
本実施例では図１１に示すように、アノードとなるメタルバック２３と、カソードとなる低抵抗導体８０の間には、カソードに接続するように凸型構造体８２が形成されている。なお、メタルバックよりカソードに近い場所にアノード電位となる部材が存在する構造の場合、そのアノード電位となる部材と低抵抗導体の間に凸型構造体を設ける。
【０２３３】
ここで、凸型構造体８２を設けることによる、メタルバック２３と低抵抗導体８０間の放電抑制の要因を説明する。
【０２３４】
一つ目に、沿面距離を長くすることにより、沿面耐圧が上がるということがあげられる。ここで、沿面距離とは、表面に沿って測った距離のことである。
【０２３５】
これによって、画像形成装置を小型化するために、メタルバック２３と低抵抗導体８０の間の実質的な距離を短くすることができる。
【０２３６】
二つ目には、低抵抗導体８０からの電界放出電子の再入射時の入射エネルギーを抑制することによる、二次電子放出確率の抑制ということがあげられる。
【０２３７】
画像形成装置の表示輝度を高くするために、電子加速電圧Ｖａの高電圧化が必要となると、低抵抗導体８０からの電界放出電子による放電が問題となってくる。
【０２３８】
そこで、電界放出電子が電界により加速され、エネルギーが増加し、再入射時の二次電子放出係数が大きく増大する前に凸型構造体８２に放出電子を衝突させることで、再放出時の二次電子の放出数を減少させ、多重散乱二次電子の発生を防いだ。
【０２３９】
凸型構造体８２の位置は、放出電子のエネルギーが低い低抵抗導体８０近傍にあることが望ましい。
【０２４０】
さらに、凸型構造体８２の高さは、放出電子が凸型構造体８２に衝突せずに飛び越す確率が低くなるために、放出二次電子の再放出最大高さ（ＦＰからの距離）と同程度か、もしくは高い凸部の高さを有することが望ましい。なお、凸型構造体８２の高さは構成によって適切な値は異なる。
【０２４１】
本実施例では、低抵抗導体８０の高さを０．１μｍ、凸型構造体８２の高さを１μｍとした。この凸型構造体８２の高さ１μｍ以上が好ましい。特に本実施例ではアノード電位規定領域を構成するメタルバックとそれを囲む導電性部材とが同一平面上に形成されており、凸構造が無いと導電性部材からメタルバックが見通せる構造となっている。この構造においては凸部を同一平面上に設けることによって好ましくない放電を好適に抑制することができる。
【０２４２】
低抵抗導体８０はＰｔとＴｉを用いて、スパッタ法により形成した。凸型構造体８２はポリベンゾイミダゾール（ＰＢＩ）を、スプレー法により塗布し、３００℃の熱処理を行い形成した。
【０２４３】
低抵抗導体８０は、抵抗が十分に低い材料を選択すればよく、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属、あるいはこれらの合金等より適宜選択される。
【０２４４】
低抵抗導体８０を形成する方法としては、スパッタ、電子ビーム蒸着、イオンプレーティング、イオンアシスト蒸着法等を用いることが出来る。
【０２４５】
凸型構造体８２の材質としては、ＰＢＩ以外にも様々な材料を用いる事ができるが、高い絶縁性を有するもの、かつ、表示パネルを作製する際の熱工程でその熱に耐え得るだけの耐熱性を有することが必要である。
【０２４６】
（実施例２）
また、前述の実施例１の変形例である実施例２として、図１３に示すように、メタルバック２３と低抵抗導体８０の間の表面に高抵抗膜６１を形成しても良い。図１３は、本発明に係る電子線発生装置の実施例２における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【０２４７】
低抵抗導体８０から放出された電子、あるいは放出電子の作用でイオン化したイオンにより引き起こされる帯電を、高抵抗膜６１で微小電流が流れるようにすることにより防止することができる。
【０２４８】
以上の説明より、実施例１及び実施例２では、メタルバック２３と低抵抗導体８０のギャップにおいて、図１１のような構成にすることにより、沿面距離を長くとること、および、低抵抗導体８０からの放出電子を抑制することで、放電を押さえると考えられる。
【０２４９】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２５０】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い、表示品位の良好な画像を表示することができた。
【０２５１】
（実施例３）
次に、本発明に係る電子線発生装置の実施例３について説明する。図１４は、本発明に係る電子線発生装置の実施例３における、実施例１の図１０中符号ＩＩ−ＩＩ’のゲッター支持体近傍断面図である。ここでは実施例１と異なる部分のみを記述する。
【０２５２】
本実施例では、図１４に示すように、アノードとなるメタルバック２３と、カソードとなる低抵抗導体８０の間（図１０の８１が示す領域）は、真空容器の内側に対して凹形状となるような構造８３（以下、凹型構造８３と記す）となっている。
【０２５３】
凹型構造８３を設けることにより、実施例１と同様に沿面距離を長くすることで、沿面耐圧を上げることができる。
【０２５４】
本実施例では、フェースプレート２０を深さ２０μｍ切削することによって凹型構造８３を形成した。凹型構造８３の形成法としては、他にエッチングなどを用いてもよい。
【０２５５】
以上の説明より、メタルバック２３と低抵抗導体８０のギャップにおいて、図１４のような構成にすることにより、沿面距離を長くとることで、放電を押さえると考えられる。
【０２５６】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２５７】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い表示品位の良好な画像を表示することができた。
【０２５８】
またこの実施例においてもメタルバックと低抵抗導体の間を電気的に接続する抵抗膜を設けると特に好適である。
【０２５９】
（実施例４）
図１５は、本発明に係る電子線発生装置の実施例４における、図１０中符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。ここでは実施例１と異なる部分のみを記述する。
【０２６０】
本実施例では、図１５に示すように、アノードとなるメタルバック２３とカソードとなる低抵抗導体８０の間（図１０の８１が示す領域）は、凹形状と凸形状とが少なくとも１以上連なる、凹凸形状となるような構造８４（以下、凹凸型構造８４と記す）となっている。凹部と凸部からなる凹凸が複数連なるようにすると好適である。
【０２６１】
ここで、凹凸型構造８４を設けることによる、メタルバック２３と低抵抗導体８０間の放電抑制の要因を説明する。
【０２６２】
一つ目は、実施例１、２と同様に沿面距離を長くすることで、沿面耐圧が上がるということがあげられる。
【０２６３】
二つ目は、低抵抗導体８０からの電界放出電子のフェースプレート表面への入射角依存性を緩和することによる、二次電子放出の抑制ということがあげられる。
【０２６４】
まず、低抵抗導体８０（陰極）の接点付近の電界集中点から電界放出された電子のフェースプレート表面への入射が考えられる。この経路の入射角は分布をもち、通常、加速電圧として沿面方向に数〜数十ｋＶ／ｃｍ程度の高電界が印加されているため高入射角となる電子がある。
【０２６５】
したがって、高入射角の入射電子により固体内部に形成した正電荷により実効的な電荷注入が行われる。ここで電子が斜め入射すると、二次電子の生成部位が表面に近い浅いところに分布が移動するため、再結合により消失されずに真空中に放出される割合が増加し、正の帯電が拡大し、フェースプレートの正帯電の大きな原因となっている。
【０２６６】
そこで、表面と見なす界面の法線の方向に分布を持たせると、局所的に定義された入射角はマクロに定義された角度に対して分布をもつことになり、二次電子放出係数の入射角依存性が緩和する。入射角の依存性は９０度入射近傍で急激に増大する特性を示す為、入射角を分散させ緩和する効果は大きい。
【０２６７】
したがって、フェースプレートの表面に凹凸の構造を持たせることにより、上記多重散乱を防ぐことが出来るので、フェースプレート上の陽極陰極間での放電を抑止することが出来る。
【０２６８】
本実施例では、フェースプレート２０にサンドブラスト処理を施し、表面の平均粗さが、１００オングストロームとなるような凹凸型構造８４を形成した。凹凸型構造８４の形成法としては、他にサンドペーパーによる処理を行ってもよい。
【０２６９】
以上の説明より、メタルバック２３と低抵抗導体８０のギャップにおいて、図１５のような構成にすることにより、沿面距離を長くとること、および、二次電子放出を抑制することで、放電を押さえると考えられる。
【０２７０】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２７１】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い表示品位の良好な画像を表示することができた。
【０２７２】
この実施例においてもメタルバックと低抵抗導体の間を抵抗膜によって電気的に接続し、抵抗膜に微小な電流が流れるようにして帯電を除去するようにした構成が好適である。
【０２７３】
（実施例５）
次に、本発明に係る電子線発生装置の実施例５について説明する。図１６は実施例５を示すパネルの模式的平面図で、フェースプレート上方から見た場合の構成を示す。図１７は、図１６中符号Ｉ−Ｉ'のスペーサ固定部材近傍断面図である。
【０２７４】
図１６は、便宜上フェースプレートの下半面を取り除いた図となっている。ここでは実施例１と異なる部分のみを記述する。
【０２７５】
図１６、図１７に示されるように、スペーサ１３は画像領域１２の外側まで両端部が延在して、支持枠１０内の所定の位置にスペーサ固定部材１４により固定されている。
【０２７６】
スペーサ固定部材１４はスペーサを垂直に自立させるための溝が形成されており、スペーサ１３の両端部に固定され、接着剤１５によりリアプレート２４もしくは、ブラックマトリクス２１及び蛍光体２２が形成されたフェースプレート２０に固定される。
【０２７７】
本実施例では、図１６に示されるように，画像領域外周のスペーサ１３の配置される場所のみにおいて、実施例１に示したような凸型構造体を形成しない構成とした。
【０２７８】
これにより、凸型構造体とスペーサ１３との干渉を防ぎつつ、干渉しない場所では実施例１と同じ構成とし、メタルバック２３と低抵抗導体８０のギャップでの放電を押さえた。
【０２７９】
メタルバック２３と低抵抗導体８０のギャップを２ｍｍとして電子加速電圧を印加したところ、１４ｋＶの放電耐圧を確認した。
【０２８０】
以上のようにして製造された電子線発生装置を用いた画像形成装置は、輝度の高く、かつ放電の無い表示品位の良好な画像を表示することができた。この実施例においても、メタルバックと低抵抗導体の間を電気的に接続する抵抗膜を設ける構成とすると好適である。
【０２８１】
以上述べた各実施例の構成よれば、フェースプレートに形成されたメタルバック（アノード）と、画像領域外に形成される導電性部材（カソード）との間に、多重散乱抑制手段を有することにより、二次電子放出の抑制をはかり、放電を抑制することができる。また、抵抗膜をアノード電位規定領域と導電性部材とのそれぞれに接触させて設けることにより、特に好適に放電を抑制することができる。放電を抑制することにより、高輝度で表示品位の良好な画像の表示が可能な電子線発生装置及び画像形成装置を提供することができる。
【０２８２】
【発明の効果】
以上実施例を挙げて説明してきたように、本願発明によれば望ましくない放電を抑制した電子線発生装置及び画像形成装置が実現できる。
【図面の簡単な説明】
【図１】本発明に係る電子線発生装置の一実施形態の斜視断面図である。
【図２】図１の表示パネルに用いたマルチ電子ビ−ム源の平面図である。
【図３】図２に示されるＢ−Ｂ’の断面図である。
【図４】図１に示される電子線発生装置に用いられる表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図５】図１に示される電子線発生装置のＡ−Ａ’断面図である。
【図６】図１に示される電子線発生装置に用いられる平面型の表面伝導型放出素子の平面図（ａ）、断面図（ｂ）である。
【図７】図１に示される電子線発生装置に用いられる平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図８】図１に示される電子線発生装置に適用される通電フォーミング処理の際の印加電圧波形である。
【図９】図１に示される電子線発生装置に適用される通電活性化処理の際の印加電圧波形（ａ）、放出電流Ｉｅの変化（ｂ）である。
【図１０】本発明に係る電子線発生装置の実施例１に用いられるパネルの模式的平面図である。
【図１１】図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１２】図１０に示される電子線発生装置に用いられるパネルの一部を切り欠いて示した斜視図である。
【図１３】本発明に係る電子線発生装置の実施例２における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１４】本発明に係る電子線発生装置の実施例３における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１５】本発明に係る電子線発生装置の実施例４における、図１０中の符号ＩＩ−ＩＩ'のゲッター支持体近傍断面図である。
【図１６】本発明に係る電子線発生装置の実施例５における、パネルの一部を切り欠いて示した模式的平面図である。
【図１７】図１６中の符号Ｉ−Ｉ'のスペーサ固定部材近傍断面図である。
【図１８】従来の表面伝導型放出素子の一例を示した模式的平面図である。
【図１９】従来のＦＥ型素子の一例を示した模式的断面図である。
【図２０】従来のＭＩＭ型素子の一例を示した模式的断面図である。
【図２１】従来の電子線発生装置のゲッター部分の模式図である。
【図２２】従来の電子線発生装置のスペーサ支持部の模式図である。
【図２３】従来の電子線発生装置のゲッター部分の模式図である。
【符号の説明】
１ リアプレート
２ 電子源領域
３ 画像形成部材
５ 側面部
１０ 支持枠
１２ 画像領域
１３ スペーサ
１４ スペーサ固定部材
１５ 接着剤
２０ フェースプレート
２１ ブラックマトリクス
２２ 蛍光体
２３ メタルバック
２４ リアプレート
３１ 行方向配線
３２ 基板
３３ 列方向配線
４０ 表面伝導型電子放出素子
６１ 高抵抗膜
７０ ゲッター部材
７１ ゲッター支持体
８０ 低抵抗導体
８２ 凸型構造体
８３ 凹型構造
８４ 凹凸型構造
１００ 絶縁性部材
１１１ 高抵抗膜
１２１ スペーサ電極
１２１ 低抵抗膜
１０１０ 導電体
１０１１ 基板
１０１２ 冷陰極素子
１０１３ 行方向配線
１０１４ 列方向配線
１０１５ リアプレート
１０１６ 側壁
１０１７ フェースプレート
１０１８ 蛍光膜
１０１９ メタルバック
１０２０ スペーサ
１０４１ 当接材
１１０１ 基板
１１０２，１１０３ 素子電極
１１０４ 導電性薄膜
１１０５ 電子放出部
１１１０ フォーミング用電源
１１１１ 電流計
１１１２ 活性化用電源
１１１３ 薄膜
１１１４ アノード電極
１１１５ 直流高電圧電源
１１１６ 電流計
３００４ 導電性薄膜
３００５ 電子放出部
３０１２ エミッタコーン
３０１４ ゲート電極
３０２０ 基板
３０２１ 下電極
３０２２ 絶縁層
３０２３ 上電極
Claims (20)
- 電子線発生装置であって、
電子放出素子を有する電子源基板と、
該電子源基板と対向して配置される対向基板と、を有しており、
該対向基板には、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材と、前記アノード電位規定領域及び前記導電性部材に接する抵抗膜と、前記アノード電位規定領域と前記導電性部材との間の沿面距離を増大させる沿面距離増大構造と、が設けられていることを特徴とする電子線発生装置。 - 前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凸である凸部である請求項１に記載の電子線発生装置。
- 前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凹である凹部である請求項１に記載の電子線発生装置。
- 前記沿面距離増大構造は、前記アノード電位規定領域と前記導電性部材との間に位置する凹凸部である請求項１に記載の電子線発生装置。
- 前記凸部の高さが１μｍ以上である請求項２に記載の電子線発生装置。
- 前記沿面距離増大構造が前記アノード電位規定領域の少なくとも周囲３辺を取り囲むように配置される請求項１乃至５のいずれかに記載の電子線発生装置。
- 前記電子源基板と前記対向基板との間にそれらの間隔を維持するスペーサを有しており、該スペーサの少なくとも一部もしくはスペーサを固定するための部材の少なくとも一方が前記アノード電位規定領域の領域外に存在し、
前記沿面距離増大構造は、前記スペーサの少なくとも一部もしくはスペーサを固定するための部材が形成されている場所以外の場所に形成される請求項１乃至６のいずれかに記
載の電子線発生装置。 - 前記抵抗膜のシート抵抗範囲が１×１０７Ω／□以上、１×１０１４Ω／□以下である請求項１乃至７のいずれかに記載の電子線発生装置。
- 電子線発生装置であって、
電子放出素子を有する電子源基板と、
該電子源基板と対向して配置される対向基板と、を有しており、
該対向基板の前記電子源基板に向いた同一平面上に、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材とを有しており、更に該同一平面上の前記アノード電位規定領域と前記導電性部材との間に、前記導電性部材から放出された電子によって発生する二次電子の多重散乱を抑制するための多重散乱抑制構造が配置されており、
前記多重散乱抑制構造は、前記アノード電位規定領域と前記導電性部材との間に位置し前記電子源基板に向かって凸である凸部であることを特徴とする電子線発生装置。 - 電子線発生装置であって、
電子放出素子を有する電子源基板と、
該電子源基板と対向して配置される対向基板と、を有しており、
該対向基板の前記電子源基板に向いた同一平面上に、前記電子放出素子が放出する電子を加速する電位が与えられるアノード電位規定領域と、該アノード電位規定領域の周囲に該アノード電位規定領域と所定の間隔を空けて配置され所定の電位が与えられる導電性部材とを有しており、更に該同一平面上の前記アノード電位規定領域と前記導電性部材との間に、前記導電性部材から放出された電子によって発生する二次電子の多重散乱を抑制するための多重散乱抑制構造が配置されており、
前記多重散乱抑制構造は、前記アノード電位規定領域と前記導電性部材との間に位置する凹凸部であることを特徴とする電子線発生装置。 - 前記凸部の高さが１μｍ以上である請求項９に記載の電子線発生装置。
- 前記多重散乱抑制構造が前記アノード電位規定領域の少なくとも周囲３辺を取り囲むように配置される請求項９乃至１１のいずれかに記載の電子線発生装置。
- 前記電子源基板と前記対向基板との間にそれらの間隔を維持するスペーサを有しており、該スペーサの少なくとも一部もしくはスペーサを固定するための部材の少なくとも一方が前記アノード電位規定領域の領域外に存在し、
前記多重散乱抑制構造は、前記スペーサの少なくとも一部もしくはスペーサを固定するための部材が形成されている場所以外の場所に形成される請求項９乃至１２のいずれかに記載の電子線発生装置。 - 前記導電性部材は、前記アノード電位規定領域を完全に取り囲むように配置される請求項１乃至１３のいずれかに記載の電子線発生装置。
- 前記電子放出素子は、冷陰極素子である請求項１乃至１４のいずれかに記載の電子線発生装置。
- 前記アノード電位規定領域と、前記電子放出素子を有する電子源基板側の電極との間の印加電圧が３ｋＶ以上である請求項１乃至１５のいずれかに記載の電子線発生装置。
- 前記導電性部材には、前記アノード電位よりも低い電位が与えられる請求項１乃至１６のいずれかに記載の電子線発生装置。
- 前記導電性部材には、カソード電位が与えられる請求項１乃至１７のいずれかに記載の電子線発生装置。
- 前記導電性部材には、グランド電位が与えられる請求項１乃至１７のいずれかに記載の電子線発生装置。
- 上記請求項１乃至１９のいずれかに記載の電子線発生装置に前記電子放出素子が放出する電子によって発光する蛍光体を設けたことを特徴とする画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001250571A JP4046959B2 (ja) | 2000-09-04 | 2001-08-21 | 電子線発生装置及び画像形成装置 |
| US09/942,568 US6486610B2 (en) | 2000-09-04 | 2001-08-31 | Electron-beam generation device and image forming apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-267594 | 2000-09-04 | ||
| JP2000267594 | 2000-09-04 | ||
| JP2001250571A JP4046959B2 (ja) | 2000-09-04 | 2001-08-21 | 電子線発生装置及び画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002150979A JP2002150979A (ja) | 2002-05-24 |
| JP2002150979A5 JP2002150979A5 (ja) | 2007-08-16 |
| JP4046959B2 true JP4046959B2 (ja) | 2008-02-13 |
Family
ID=26599203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001250571A Expired - Fee Related JP4046959B2 (ja) | 2000-09-04 | 2001-08-21 | 電子線発生装置及び画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6486610B2 (ja) |
| JP (1) | JP4046959B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3780182B2 (ja) * | 2000-07-18 | 2006-05-31 | キヤノン株式会社 | 画像形成装置 |
| US7043080B1 (en) | 2000-11-21 | 2006-05-09 | Sharp Laboratories Of America, Inc. | Methods and systems for text detection in mixed-context documents using local geometric signatures |
| JP3814527B2 (ja) * | 2000-12-06 | 2006-08-30 | キヤノン株式会社 | 画像表示装置 |
| JP3848240B2 (ja) * | 2001-11-30 | 2006-11-22 | キヤノン株式会社 | 画像表示装置 |
| JP2003323855A (ja) * | 2002-03-01 | 2003-11-14 | Canon Inc | 画像形成装置 |
| JP3919676B2 (ja) * | 2002-03-05 | 2007-05-30 | キヤノン株式会社 | 高電圧型画像表示装置 |
| JP2004047368A (ja) * | 2002-07-15 | 2004-02-12 | Toshiba Corp | 画像表示装置 |
| JP3984942B2 (ja) * | 2002-09-26 | 2007-10-03 | キヤノン株式会社 | 画像表示装置及び情報表示装置 |
| US6988924B2 (en) * | 2003-04-14 | 2006-01-24 | Hewlett-Packard Development Company, L.P. | Method of making a getter structure |
| US7045958B2 (en) * | 2003-04-14 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | Vacuum device having a getter |
| JP4352025B2 (ja) * | 2004-06-29 | 2009-10-28 | キヤノン株式会社 | 画像表示装置 |
| US7391149B2 (en) * | 2004-06-30 | 2008-06-24 | Canon Kabushiki Kaisha | Image display apparatus provided with high resistive spacer element |
| JP3774724B2 (ja) | 2004-08-19 | 2006-05-17 | キヤノン株式会社 | 発光体基板および画像表示装置、並びに該画像表示装置を用いた情報表示再生装置 |
| US7547620B2 (en) * | 2004-09-01 | 2009-06-16 | Canon Kabushiki Kaisha | Film pattern producing method, and producing method for electronic device, electron-emitting device and electron source substrate utilizing the same |
| KR20070046648A (ko) * | 2005-10-31 | 2007-05-03 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
| JP2007311263A (ja) * | 2006-05-19 | 2007-11-29 | Canon Inc | 平面型画像表示装置 |
| JP2010021065A (ja) * | 2008-07-11 | 2010-01-28 | Canon Inc | 電子源及び画像表示装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57118355A (en) | 1981-01-14 | 1982-07-23 | Toshiba Corp | Plate-like displayer |
| US4769575A (en) | 1984-11-20 | 1988-09-06 | Matsushita Electric Industrial Co., Ltd. | Electron gun of an image display apparatus |
| JPS61124031A (ja) | 1984-11-20 | 1986-06-11 | Matsushita Electric Ind Co Ltd | 画像表示装置の電子銃 |
| US4904895A (en) | 1987-05-06 | 1990-02-27 | Canon Kabushiki Kaisha | Electron emission device |
| DE3853744T2 (de) | 1987-07-15 | 1996-01-25 | Canon Kk | Elektronenemittierende Vorrichtung. |
| JPS6431332A (en) | 1987-07-28 | 1989-02-01 | Canon Kk | Electron beam generating apparatus and its driving method |
| JP3044382B2 (ja) | 1989-03-30 | 2000-05-22 | キヤノン株式会社 | 電子源及びそれを用いた画像表示装置 |
| JPH02257551A (ja) | 1989-03-30 | 1990-10-18 | Canon Inc | 画像形成装置 |
| JP2967288B2 (ja) | 1990-05-23 | 1999-10-25 | キヤノン株式会社 | マルチ電子ビーム源及びこれを用いた画像表示装置 |
| US5682085A (en) | 1990-05-23 | 1997-10-28 | Canon Kabushiki Kaisha | Multi-electron beam source and image display device using the same |
| JPH056748A (ja) | 1991-06-21 | 1993-01-14 | Mitsubishi Electric Corp | 平板型陰極線管 |
| US5445550A (en) * | 1993-12-22 | 1995-08-29 | Xie; Chenggang | Lateral field emitter device and method of manufacturing same |
| JP3624041B2 (ja) * | 1995-01-06 | 2005-02-23 | キヤノン株式会社 | 導電性フリットを用いた画像表示装置 |
| US5905335A (en) * | 1995-02-03 | 1999-05-18 | Canon Kabushiki Kaisha | Electron generation using a fluorescent element and image forming using such electron generation |
| JP3083076B2 (ja) * | 1995-04-21 | 2000-09-04 | キヤノン株式会社 | 画像形成装置 |
| JP3305252B2 (ja) * | 1997-04-11 | 2002-07-22 | キヤノン株式会社 | 画像形成装置 |
| EP0936651B1 (en) | 1998-02-12 | 2004-08-11 | Canon Kabushiki Kaisha | Method for manufacturing electron emission element, electron source, and image forming apparatus |
-
2001
- 2001-08-21 JP JP2001250571A patent/JP4046959B2/ja not_active Expired - Fee Related
- 2001-08-31 US US09/942,568 patent/US6486610B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002150979A (ja) | 2002-05-24 |
| US6486610B2 (en) | 2002-11-26 |
| US20020047574A1 (en) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3689598B2 (ja) | スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法 | |
| JP3234188B2 (ja) | 画像形成装置とその製造方法 | |
| JP4046959B2 (ja) | 電子線発生装置及び画像形成装置 | |
| JP3187367B2 (ja) | 電子装置及びそれを用いた画像形成装置 | |
| US6265822B1 (en) | Electron beam apparatus, image forming apparatus using the same, components for electron beam apparatus, and methods of manufacturing these apparatuses and components | |
| JP3639785B2 (ja) | 電子線装置及び画像形成装置 | |
| JP4865169B2 (ja) | スペーサの製造方法 | |
| JPWO2000014764A1 (ja) | 電子線装置及び該電子線装置で用いる帯電抑制部材の製造方法と画像形成装置 | |
| US6366014B1 (en) | Charge-up suppressing member, charge-up suppressing film, electron beam apparatus, and image forming apparatus | |
| JP3302298B2 (ja) | 画像形成装置と画像表示装置 | |
| JP4095195B2 (ja) | 電子線発生装置および画像形成装置 | |
| JP3826077B2 (ja) | 電子線装置および、該電子線装置の製造方法 | |
| JP3639732B2 (ja) | スペーサの製造方法及び画像表示装置の製造方法 | |
| JP3740296B2 (ja) | 画像形成装置 | |
| JPH11317152A (ja) | 電子線装置、画像表示装置および電子線装置の製造方法 | |
| JP4481411B2 (ja) | 電子線装置 | |
| JP3099003B2 (ja) | 画像形成装置 | |
| JP3619043B2 (ja) | 画像形成装置 | |
| JP3762031B2 (ja) | 帯電防止膜と帯電防止基材及び表示装置 | |
| JP2001332194A (ja) | 電子線発生装置及び画像形成装置 | |
| JP3768697B2 (ja) | 画像形成装置 | |
| JP2000082424A (ja) | 画像形成装置とスペーサ | |
| JP3728099B2 (ja) | 帯電防止膜及び表示装置 | |
| JP2001325903A (ja) | 電子線発生装置 | |
| JP2000133172A (ja) | パネル装置及び電子源装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |