JP3639785B2 - 電子線装置及び画像形成装置 - Google Patents
電子線装置及び画像形成装置 Download PDFInfo
- Publication number
- JP3639785B2 JP3639785B2 JP2000569418A JP2000569418A JP3639785B2 JP 3639785 B2 JP3639785 B2 JP 3639785B2 JP 2000569418 A JP2000569418 A JP 2000569418A JP 2000569418 A JP2000569418 A JP 2000569418A JP 3639785 B2 JP3639785 B2 JP 3639785B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- film
- spacer
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/86—Vessels; Containers; Vacuum locks
- H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
- H01J2329/8635—Spacing members characterised by the form or structure having a corrugated lateral surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/864—Spacing members characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/865—Connection of the spacing members to the substrates or electrodes
- H01J2329/8655—Conductive or resistive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/865—Connection of the spacing members to the substrates or electrodes
- H01J2329/866—Adhesives
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Description
本発明は電子線装置に関する。また特に、電子源と電子の被照射体の間の間隔を維持するスペーサを備えた電子線装置及び画像形成装置に関する。
[背景技術]
従来から、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち熱陰極素子はブラウン管等に用いられているが、冷陰極素子では、たとえば表面伝導型電子放出素子や、電界放出型素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)、などが知られている。
この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、エリンソン等によるSnO2 薄膜を用いたもの[M.I.Elinson,Radio Eng.Electron Phys.,10,1290,(1965)]、Au薄膜によるもの[G.D Mitter:“Thin Solid Films",9,317(1972)]や、In2 O3/SnO2 薄膜によるもの[M.Hartwell And C.G.Fonstad:“IEEE Trans.ED Conf.",519(1975)]や、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第1号、22(1983)]等が報告されている。
これらの表面伝導型放出素子の素子構成の典型的な例として、図24に前述のM.Hartwellらによる素子の平面図を示す。同図において、1は基板で、2はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜2は図示のようにH字形の平面形状に形成されている。該導電性薄膜2に通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3が形成される。
通電フォーミングは、前記導電性薄膜2の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜2を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜2の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜2に適宜の電圧を印加した場合には、前記亀裂付近の電子放出部3において電子放出が行われる。
通電フォーミング処理の後、通電活性化処理として、真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を電子放出部3に堆積させる。この通電活性化処理により、安定した電子放出の効果が発揮される。
また、FE型の例は、たとえば、W.P.Dyke&W.W.Dolan,“Field Emission",Advance in Electron Physics,8,89(1956)や、あるいは、C.A.Spindt,“Physical Properties of Thin-Film Field Emission cathodes with molybdenium Cones",J.Appl.Phys.,47,5248(1976)などが知られている。
FE型の素子構成の典型的な例として、図25に前述のC.A.Spindtらによる素子の断面図を示す。同図において、4は基板で、5は導電材料よりなるエミッタ配線、6はモリブデン等のエミッタコーン、7は絶縁層、8はゲート電極である。本電子放出素子は、エミッタコーン6とゲート電極8の間に適宜の電圧を印加することにより、エミッタコーン6の先端部より電界放出を起こさせ、上部に設けた高圧電極に向かって電子が放出される。
また、FE型の他の素子構成として、図25のような円錐型の積層構造以外に、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
MIM型の例としては、たとえば、C.A.Mead,“Operation of Tunnel-Emission Devices,J.Appl.Phys.,32,646(1961)などが知られている。MIM型の素子構成の典型的な例を図26に示す。同図は断面図であり、図において、9は基板で、10は金属よりなる下電極、11は厚さ100オングストローム程度の薄い絶縁層、12は厚さ80〜300オングストローム程度の金属よりなる上電極である。MIM型においては、上電極12と下電極10の間に適宜の電圧を印加することにより、上電極12の表面より電子放出を起こさせるものである。
上述した各種冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒーターを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒーターの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
冷陰極素子の応用については、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源等がある。
特に冷陰極素子を画像表示装置へ応用した例として、本出願人によるUSP5,066,833や特開平2−257551号公報や特開平4−28137号公報において開示されているように、表面伝導型放出素子と、電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と、電子ビームの照射により発光する蛍光体とを組み合わせて用いて発光する画像表示装置がある。
また、FE型を多数個ならべて画像表示装置に応用した例として、R.Meyerらにより報告された平板型表示装置が知られている[R.Meyer:“Recent Development on Microchips Display at LETI",Tech.Digest of 4th Int.Vacuum Micro Electronics Conf.,Nagahama,pp.6〜9(1991)]。
また、MIM型を多数個ならべて画像表示装置に応用した例は、本出願人による特開平3−55738号公報に開示されている。
中でも表面伝導型電子放出素子は、構造が単純で製造も容易であることから、大面積に多数の素子を形成しやすい利点がある。
表面伝導型電子放出素子と蛍光体とを組み合わせて用いた画像表示装置は、液晶表示装置と比較すると、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れている。
平面型画像表示装置は上述した電子放出素子を平面基板に多数配置し、これと対向して電子により発光する蛍光体が配置される。電子放出素子は基板に二次元マトリクス状に配列され(マルチ電子源と呼ぶ)、各素子は行方向配線と列方向配線に接続される。画像表示方式の一例として、以下の単純マトリクス駆動がある。
マトリクス中の任意の一行から電子を放出させるためには、行方向に選択電圧を印加し、これと同期して列配線に信号電圧を印加する。
選択された行の電子放出素子より放出した電子は蛍光体に向かって加速され、蛍光体を励起、発光させる。行方向に順次選択電圧を印加することにより画像が表示される。
二次元マトリクス状に電子放出素子が形成された基板(リアプレート)と、蛍光体と加速電極が形成された基板(フェースプレート)間は真空に保たれる必要がある。リアプレートとフェースプレートには大気圧が加わるため、表示装置が大型化するに伴い、大気圧を支持する厚みの基板が必要となる。しかし、これは重量の増加を招くためリアプレートとフェースプレート間に支持部材(スペーサ)を挿入することによりリアプレートとフェースプレート間隔を一定に保つとともに、リアプレートとフェースプレートの破損を防ぐ構造が取られる。
スペーサは大気圧を支持するために十分な機械的強度が求められ、リアプレートとフェースプレート間を飛翔する電子の軌道に大きく影響してはならない。電子軌道に影響を与える原因はスペーサの帯電である。スペーサ帯電は電子源から放出した電子の一部あるいはフェースプレートで反射した二次電子がスペーサに入射し、さらにスペーサから二次電子が放出されることにより、あるいは電子の衝突により電離したイオンが表面に付着することによるものと考えられる。
スペーサが正帯電するとスペーサ近傍を飛翔する電子がスペーサに引き寄せられるため、スペーサ近傍で表示画像に歪みを生ずる。帯電の影響はリアプレートとフェースプレート間隔が大きくなるに従い顕著になる。
一般に帯電を抑制する手段として、帯電面に導電性を付与し、若干の電流を流すことで電荷を除去することが行なわれる。この概念をスペーサに応用しスペーサ表面を酸化スズで被覆する手法が特開昭57−118355号公報に開示されている。また、特開平3−49135号公報にはPdO系ガラス材で被覆する手法が開示されている。
また、画像表示装置として輝度が高いことは重要な要素である。フェースプレートに形成されている蛍光体を効率よく発光させるためには、高い電圧で加速した電子を蛍光体に照射すればよく、十分な効率で発光させるためにはスペーサの高さを1〜8mm程度として、加速電極電圧を3kV以上に、望ましくは5kV以上に加速するとよい。したがって、リアプレートとフェースプレート間には数kV以上の電圧が印加されていることになり、スペーサ両端にもこれとほぼ同電位の電圧が印加される。スペーサに使われる材料は加速電圧の印加において放電しないことが求められる。
沿面放電耐圧の向上手段として、二次電子放出率が小さい材料で表面を被覆すると効果的である。二次電子放出率が小さい材料で被覆した例として、酸化クロム(T.S.Sudarshan and J.D.Cross:IEEE Tran.EI-11,32(1976))、酸化銅(J.D.Cross and T.S.sudarshan:IEEE Tran.EI-9146(1974))が知られている。
また、スペーサに関わる先行技術として、USP5,598,056,USP5,690,530,USP5,561,340,USP5,811,919,EPA1725418,が知られている。
上述したように、上記のスペーサに係わる機能上の問題を解決するべく、鋭意開発を進めており、本願に係わる発明は、開発したスペーサを用いて好適な電子線装置を実現することを課題とする。特には、電子線装置において、電子源と電子の被照射体の間にたとえばスペーサのごとき部材を有する際の、該第1の部材での帯電を抑制することができる構成を実現することを課題とする。
また、電子源と電子の被照射体の間にたとえばスペーサのごとき部材を有する際の、該第1の部材の少なくとも表面近傍に望ましい導電性を与えることができる構成を実現することを課題とする。また特には、電子源より放出された電子を、電子源の電位に対して3kV以上の電位差となる電位により加速し、前記電子により蛍光体を発光させる画像表示装置に代表される画像形成装置に好適なスペーサを実現することを課題とする。
[発明の開示]
本願に関わる電子線装置の発明の一つは以下のように構成される。
本発明は、電子を放出する電子源と、該電子が照射される被照射体と、前記電子源と前記被照射体との間に配置される第1の部材とを有する電子線装置において、
前記第1の部材は基体と該基体上に形成された膜とを有するとともに、前記膜は第一層と第二層とを有し、前記第一層が一部露出するように前記第二層が設けられることで、前記膜の表面に凹凸形状が形成され、
前記凹凸形状が凸部で連続的に取り囲まれた凹部を有することを特徴とする。
ここで、前記下地が一部露出している膜の下地が導電性を有すると好適である。特に、該下地が、基体上に設けられた導電性を有する膜であると好適である。とくに該導電性が半導電性であると好適である。また、ここでいう下地の露出とは、電子的に見て露出とみなせるものであればよい。具体的には、評価手段として、加速電圧1kV、入射角75度でスペーサ表面の構造を評価し、SEM(Scanning Electron Microscope)像上にて、下地(下層)の構造として符合するような結晶粒界、軸性等が確認される場合を下地が露出しているとする。
また、上述の下地が一部露出している膜を用いる構成において、前記下地が一部露出している膜が被覆している面積を、下地が露出している面積で割った値が、1/3以上100以下となる100μm×100μmの領域を前記第1の部材が有していると好適である。また、前記下地が一部露出している各部分の面積の平均値が5000平方μm以下となる100μm×100μmの領域を第1の部材が有していると好適である。また、前記下地が一部露出している各部分の幅の平均値が70μm以下となる100μm×100μmの領域を第1の部材が有していると好適である。
また、前記下地が一部露出する膜が絶縁性の膜であってもよい。特に下地が導電性を有するものであるときには、前記第1の部材にある程度の導電性を与える場合であっても、下地が一部露出する膜は導電性を持たなくてもよいため、材料の選択の自由度が増える。前記下地が一部露出する膜の抵抗値は、体積抵抗で104Ωm以上108Ωm以下であったりする。
また、前記下地が一部露出する膜の2次電子放出係数が、下地の2次電子放出係数よりも小さい構成をとることができる。上記発明において、たとえば、前記第1の部材は、前記電子源と前記被照射体の間の間隔を維持するスペーサであったりする。
上記発明は、前記第1の部材が、前記電子源が放出する電子の軌道に対して、該第1の部材において帯電が生じた場合に、該帯電によって実質的に変化を与える位置に設けられる部材であるときに特に好適に適用できる。
[発明を実施するための最良の形態]
本発明による実施形態について、図面を参照しつつ詳細に説明する。
[画像形成装置の表示パネル]
図3は本実施形態による画像表示装置の応用例としての表示パネルの斜視図である。内部構造を示すためにパネルの一部を切り欠いて示している。図3中、13は電子放出部を搭載した基板、14は電子放出部を有する電子放出素子、15は電子放出素子14に印加するx軸の行方向の配線、16は電子放出素子14に印加するy軸の列方向の配線、17はリアプレート、18は側壁、19はフェースプレートであり、符号17〜19により表示パネルの内部を真空に維持するための気密容器を形成している。また、20はフェースプレート19内に設けられた発光材料の蛍光体、21は高圧電極として電子流を吸引するメタルバックである。
この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏400〜500℃で10分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。また、上記気密容器の内部は10-4Pa 程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で耐大気圧構造体として、スペーサ22が設けられている。
[表示パネル内のスペーサ]
次に本発明を適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。図1は、スペーサ22を中心とした表示装置断面模式図である。図3と同一個所には同一符号を付して、重複する説明を省略する。図において、13は基板、14は冷陰極電子源、17はリアプレート、18は側壁、19はフェースプレートであり、符号17〜19により外囲器を構成し、本表示パネルの内部を真空に維持するための気密容器を形成している。
リアフェース17には、絶縁層57の上に行方向の配線15が形成されており、またフェースプレート19は該透明ガラス基材から蛍光体20と、高圧電極となるメタルバック21とで構成されている。または該透明ガラス基材からITO等の透明電極と、蛍光体とが積層されていてもよい。本実施形態では蛍光体20として説明する。また、スペーサ22は、絶縁性基材24と、その上に覆った第一層23aと、その上の第二層23bとからなり、リアプレート17側には、低抵抗膜25でスペーサ22の下部を覆い、導電性接着剤26で行方向の配線15上に接着して固着される。また、フェースプレート19側には低抵抗膜25でスペーサ22の上部を覆い、導電性接着剤26でメタルバック21下に接着して固着される。
スペーサ22は、外囲器内を真空にすることにより、特にリアプレート17及びフェースプレート19間に加わる大気圧を受けて、外囲器が破損あるいは変形するのを避けるために設けられる。スペーサ22の材質、形状、配置、配置本数は、外囲器の形状と各寸法ならびに熱膨張係数等、外囲器の受ける大気圧、熱等を考慮して決定される。また、スペーサ22の形状には平板型、十字型、L字型、円筒形、格子型等がある。
スペーサ22中の基材たる絶縁性基材24は、電子放出素子が形成されたリアプレート17、蛍光体20が形成されたフェースプレート19とほぼ同一の熱膨張特性の材料であることが望ましい。あるいは、絶縁性基材24の弾性が高く、熱変形を容易に吸収するものであってもよい。フェースプレート19及びリアプレート17にかかる大気圧を支持する必要から、ガラス、セラミクス等機械的強度の高く、耐熱性の高い材料が適する。フェースプレート19、リアプレート17の材質としてガラスを用いた場合、表示装置作製行程中の熱応力を抑えるために、スペーサ22の絶縁性基材24はできるだけこれらの材質と同じものか、同様の熱膨張係数の材料であることが望ましい。
[スペーサ]
本願の発明者は、スペーサ22の帯電を抑制する構成を検討した結果、図2に示すように、スペーサの表面に凹凸が形成されており、特に、凸部がネットワーク形状を構成していること、もしくは凸部で連続的に取り囲まれた凹部を有すること、により、帯電を抑制することができることを見出した。ここで、ネットワーク形状とは、凸部が互いにつながり、網目状の構造、もしくは多孔質構造、もしくはスポンジ構造を表面を有している状態である。また、本願発明においては、凹凸形状に等高線を引いたときに、凹部が、凹部の最深部から少なくとも100nmの高さの等高線が連続的に引けるように凸部で囲まれて構成されているとよい。
ネットワーク構造は、帯電抑制に効果的であり、凹部を取り囲む高さが低い場合でも効果は生じるが、好適には、ネットワーク状の凸部で囲まれる凹部の最深部から、100nm以上の高さを有する凸部でネットワークが構成されているとよい。特に、本願発明に係わるネットワーク状の構造、もしくは凸部で囲まれる凹部が、少なくとも帯電しやすい領域に構成されているとよく、特には、凹部が分散的に存在するとよい。具体的には、スペーサの表面において、表面に平行で且つ互いに直交行する2軸での断面を見たときに、いずれの軸に沿っても凹凸が構成されている状態が、上記2軸をスペーサ表面の面に平行な如何なる方向に設定しても実現されるようにしているとよい。また、スペーサ表面に、上述の凹部を複数含む100μm×100μmの領域を有するとよい。
また、本願の発明者は、特に前記凹凸形状の少なくとも凸部は該凹凸を形成する層の下地とは異なる組成を有しており、凹部において、下地が露出している構成が特に好適であることを見出した。特に、第二層に用いることのできるCr2O3 、Nb2O5 、Y2O3 などの二次電子放出効率が小さい材料を含む組成の膜が、極めて有効である。
図2は、スペーサ22の構成をあらわす模式図であり、ガラス等の絶縁性基体24上に半導電性を有する第一層23a及び酸化物の絶縁層又は半導電性層である第二層23bが形成されている。
第一層23aはスペーサ22表面に帯電した電荷を除去し、スペーサ22が大きく帯電しないようにする。また、第二層23bは二次電子放出効率の小さい材料とすることにより、帯電電荷を抑え、また、第一層23a、第二層23bは共にスペーサ22上での二次電子の放出を押さえるものである。第二層23bの構造は第一層23a露出部の面積と第二層23b被覆部の面積比が3:1以上1:100以下であるネットワーク構造、または島状構造とネットワーク構造の混合状態であることが好ましく、さらに任意の100μm×100μmを観察した場合、第一層23aの露出面と第二層23bとが混在している状態であることが望ましい。また、本実施形態の第二層23bがネットワーク構造である場合は、一つの露出部の面積平均値が5000平方μm以下であるが、より好ましくは2500平方μm以下であることが望ましい。また、第二層23bがネットワーク構造、または島状構造とネットワーク構造の混合状態である場合は、露出部の幅の平均値が70μm以下であり、より好ましくは50μm以下である。
ここで、本実施形態では、ネットワーク構造もしくはネットワーク構造と島状構造の混合状態という表現で、第一層23aの露出部と第二層23bの構造とを表現しており、具体的には後述の図13乃至図16に示すような形状であり、第二層23bの構造を主に形状を表せば、上述したネットワーク構造もしくは、ネットワーク構造と島状の混合状態として表現したが、多孔質構造とか、スポンジ構造、或いは網目構造という表現であってもよい。すなわち、凸部で囲まれる凹部が凹部点在しており、該凸部がつながりあっていればよい。
また、第一層23aの抵抗値は、スペーサ22表面が帯電することなく電荷を速やかに除電するのに十分な電流がスペーサ22に流れる値に設定される。したがって、スペーサ22に適する抵抗値は帯電量により設定される。帯電量は電子源からの放出電流と、スペーサ22表面の二次電子放出率に依存するが、第二層23bに含まれるCr2O3 、Nb2O5、Y2O3 などは二次電子放出率が小さい材料であるために、大きな電流を流す必要がない。第一層23aのシート抵抗が1012Ω以下であれば、ほとんどの使用条件に対応できると考えられるが、1011Ω以下であれば申し分ない。一方抵抗値の下限はスペーサ22における消費電力で制限され、画像表示装置全体の消費電力が過度に増加せず、したがってスペーサ22の抵抗は装置全体の発熱に大きく影響しない値に選ばれなければならない。因みに、抵抗率が10-6Ω・m以下のものは導体、108Ω・m以上のものは絶縁体と一般に称されており、第一層23aの抵抗率は半導電性材料として、10-6Ω・m以上、108Ω・m以下の範囲内に設定される。
スペーサ22に使用する第一層23a、第二層23bとしては、抵抗温度係数が正であるか、負であってもその絶対値が1%/℃である材料を用いることが望ましい。スペーサ22の抵抗温度係数が正の場合には温度上昇とともに抵抗値が増加するため、スペーサ22での発熱が抑制される。逆に抵抗温度係数が負であると、スペーサ22表面で消費される電力による温度上昇で抵抗値が減少し、更に発熱し温度が上昇し続け、過大な電流が流れる、いわゆる熱暴走を引き起こす。しかし、発熱量すなわち消費電力と放熱がバランスした状況においては熱暴走は発生しない。したがって抵抗温度係数(TCR)の絶対値が小さければ熱暴走しづらい。
抵抗温度係数(TCR)が約−1%の薄膜を用いた条件で、スペーサ1cm2 あたりの消費電力がおよそ0.1Wを超えるようになるとスペーサ22に流れる電流が増加し続け、熱暴走状態となることが実験で認められた。これはもちろんスペーサ22形状とスペーサ間に印加される電圧Va 及び帯電防止膜の抵抗温度係数により左右されるが、以上の条件から、消費電力が1cm2 あたり0.1Wを越えないRs の値は10×Va2Ω以上である。すなわち、スペーサ22上に形成した第一層23aのシート抵抗Rs は10×Va2〜1011Ωの範囲に設定されることが望ましい。
比抵抗ρはシート抵抗Rs と膜厚tの積であり、以上に述べたRs とtの好ましい範囲から、帯電防止膜の比抵抗ρは10-7×Va2Ωm〜105 Ωmであることが望ましい。更にシート抵抗と膜厚のより好ましい範囲を実現するためには、ρは(2×10-7)×Va2Ωm〜5×104Ωmとするのがよい。ディスプレイにおける電子の加速電圧Va は100V以上であり、CRTに通常用いられる高速電子用蛍光体を平面型ディスプレイに用いた場合に、十分な輝度を得るためには3kV以上の電圧を要する。加速電圧Va =1kVの条件においては、帯電防止膜の比抵抗は0.1Ωm〜105Ωmが好ましい範囲となる。
また、第一層23aの材料としては、抵抗値が上述したスペーサ22に好ましい範囲に調節でき、かつ安定ならば何でもよく、金属、酸化物、窒化物などを用いることができる。
また、図1を参照して、電子源からの放出電子の軌道に乱れを発生させないためには、フェースプレート19〜リアープレート17間の電位分布が一様である、すなわちスペーサ22の抵抗値がすべての場所で、ほぼ均一であることが望ましい。電位分布が乱れると、スペーサ22近傍の蛍光体20に到達すべき電子が曲げられ、隣接した蛍光体20に当たるために画像に乱れを生ずる。本発明のネットワーク構造もしくはネットワーク構造と島状構造の混合状態の構造の膜は、下地の露出面と被覆面が微少な面積においても混在しており、抵抗値の一様性を確保し、画像の乱れを防止するのに有効である。
また、第二層23bに用いる材料としては二次電子放出率の小さいものが好ましい。Cr2O3 、Nb2 O5 、Y2 O3 などは二次電子放出効率が小さく、第二層23bに用いるのに適した材料である。本発明者等の測定によれば、これらの材料の二次電子放出効率は、入射角0°において最大でも1.8を越えない。
しかし、これらの材料は体積抵抗で108 Ωcm以上の抵抗値を持つ絶縁体であり、電荷を逃がすことが難しいため、単独では用いることができない。しかし本発明の二層構成の第二層23bとして用いることで、その特性を最大限に生かす事ができる。
また、上述した本実施形態の内、第二層23bの構造は第二層23bで被覆されておらず下地が露出している第一層23a露出部の面積と第二層23b被覆部の面積比が3:1以上1:100以下であるネットワーク構造、またはネットワーク構造と島状構造の混合状態であることが好ましい。さらに、任意の100μm×100μmの範囲をSTM(Scanning Tunneling Microscope)で観察した場合、第一層23aの露出面と第二層23bとが混在している状態であることが好ましい。本実施形態の第二層23bがネットワーク構造である場合は、一つの露出部の面積が5000平方μm以下であるが、より好ましくは2500平方μm以下である。また、第二層23bが島状とネットワーク構造の混合状態である場合は、70μm以下であり、より好ましくは50μm以下である。
また、高純度化学研究所(株)のSYM−BI05,SYM−CE03,SYM−Y01,多木化学(株)のニードラールを用いる事により、本実施形態のネットワーク構造、島状など第一層23aが露出する構造の膜は比較的容易に形成できる。
また、第一層23a、第二層23bの形成には、反応性スパッタ法、イオンアシスト蒸着法、CVD法、イオンビームスパッタ法、ディッピング法、スピナー法、スプレー法などにより形成することができる。
[画像形成装置の構成と製造方法]
次に、本発明を適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
図3は上述した実施形態に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
再度説明すれば、リアプレート17には基板13が固定されているが、該基板13上には冷陰極電子放出素子14がN×M個形成されている。ここで、N,Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。たとえば、高品位テレビジョンの表示を目的とした表示装置においては、N=3000、M=1000以上の数を設定することが望ましい。前記N×M個の冷陰極電子放出素子14は、M本の行方向配線15とN本の列方向配線16により単純マトリクス配線されている。前記基板13、行方向配線15、列方向配線16によって構成される部分を、マルチ電子ビーム源と呼ぶ。
本発明に関わる画像表示装置に用いるマルチ電子ビーム源は、冷陰極電子放出素子14を単純マトリクス配線した電子源であれば、冷陰極電子放出素子14の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。また、マルチ電子ビーム源をリアプレートに直接形成することも可能である。
次に、冷陰極電子放出素子14として表面伝導型電子放出素子(後述)を基板13上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
図4に示すのは、図3の表示パネルに用いたマルチ電子ビーム源の平面図である。基板13上には、後述の図5で示すものと同様な表面伝導型電子放出素子が配列され、これらの素子は行方向配線電極15と列方向配線電極16により単純マトリクス状に配線されている。行方向配線電極15と列方向配線電極16の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。
図4のB−B′に沿った断面を、図5(b)に示す。なお、このような構造のマルチ電子ビーム源は、あらかじめ基板13上に行方向配線電極15、列方向配線電極16、電極間絶縁層(不図示)、および表面伝導型電子放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極15および列方向配線電極16を介して各素子に給電して通電フォーミング処理(後述)と通電活性化処理(後述)を行うことにより製造した。
本実施形態においては、気密容器のリアプレート17にマルチ電子ビーム源の基板13を固定する構成としたが、マルチ電子ビーム源の基板13が十分な強度を有するものである場合には、気密容器のリアプレート17としてマルチ電子ビーム源の基板13自体を用いてもよい。
また、フェースプレート19の下面には、蛍光膜20が形成されている。本実施形態はカラー表示装置であるため、蛍光膜20の部分には電子ビームを照射するCRTの分野で用いられる赤、緑、青、の3原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図6(a)に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体20aが設けてある。黒色の導電体20aを設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにする事や、外光の反射を防止して表示コントラストの低下を防ぐ事などである。黒色体20aを導電性とする場合には、電子ビームによる蛍光膜のチャージアップを防止する事が可能である。黒色の導電体20aには、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
また、3原色の蛍光体の塗り分け方は前記図6(a)に示したストライプ状の配列に限られるものではなく、たとえば図6(b)に示すようなデルタ状配列や、それ以外の配列であってもよい。
なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜20bに用いればよく、また黒色導電材料は必ずしも用いなくともよい。
また、蛍光膜20のリアプレート側の面には、CRTの分野では公知のメタルバック21を設けてある。メタルバック21を設けた目的は、蛍光膜20が発する光の一部を鏡面反射して光利用率を向上させる事や、負イオンの衝突から蛍光膜20を保護する事や、電子ビーム加速電圧を印加するための電極として作用させる事や、蛍光膜20を励起した電子の導電路として作用させる事などである。メタルバック21は、蛍光膜20をフェースプレート基板19上に形成した後、蛍光膜表面を平滑化処理し、その上にAlを真空蒸着する方法により形成した。なお、蛍光膜20に低電圧用の蛍光体材料を用いた場合には、メタルバック21は用いない。
また、本実施形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板19と蛍光膜20との間に、たとえばITOを材料とする透明電極を設けてもよい。
図1に示すように、スペーサ22は絶縁性部材24の表面に高抵抗膜23aを成膜し、かつフェースプレート19の内側(メタルバック21等)及び基板13の表面(行方向配線15又は列方向配線16)に面したスペーサの当接面及び接する側面部に低抵抗膜25を成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、フェースプレートの内側および基板13の表面に接合材26により固定される。
また、導電膜23bは、絶縁性基材24の表面のうち、少なくとも気密容器内の真空中に露出している面に成膜されており、スペーサ22上の低抵抗膜25および接合材26を介して、フェースプレート19の内側(メタルバック21等)及び基板13の表面(行方向配線15または列方向配線16)に電気的に接続される。ここで説明する態様におけるスペーサ22の形状は薄板状であり、行方向配線15に平行に配置され、行方向配線15に電気的に接続されている。
スペーサ22を構成する低抵抗膜25は、高抵抗膜23bと半導電性膜23aとからなる導電膜23を高電位側のフェースプレート19(メタルバック21等)および低電位側の基板17(配線15、16等)と電気的に接続するために設けられたものであり、以下では、中間電極層(中間電極)という名称を用いる。中間電極層(中間層)は、以下に列挙する複数の機能を有する。
(1)導電膜23をフェースプレート19及び基板13と電気的に接続する。
既に記載したように、導電膜23はスペーサ22表面での帯電を防止する目的で設けられたものであるが、導電膜23をフェースプレート19(メタルバック21等)及び基板13(配線15又は、16等)と直接或いは接合材26を介して接続した場合、接続部界面に大きな接触抵抗が発生し、スペーサ22表面に発生した電荷を速やかに除去できなくなる可能性がある。これを避ける為に、フェースプレート19、基板13及び当接材26と接触するスペーサ22の当接面或いは側面部に低抵抗の中間電極25を設けた。
(2)導電膜23の電位分布を均一化する。
冷陰極電子放出素子14より放出された電子は、フェースプレート19と基板13の間に形成された電位分布に従って電子軌道を成す。スペーサ22の近傍で電子軌道に乱れが生じないようにする為には、導電膜23の電位分布を全域にわたって制御する必要がある。導電膜23をフェースプレート19(メタルバック21等)及び基板13(配線15又は、16等)と直接或いは当接材26を介して接続した場合、接続部界面の接触抵抗の為に、接続状態のむらが発生し、導電膜23の電位分布が所望の値からずれてしまう可能性がある。これを避ける為に、スペーサ22がフェースプレート19及び基板13と当接するスペーサ端部(当接面或いは側面部)の全長域に低抵抗の中間層25を設け、この中間層部25に所望の電位を印加することによって、導電膜23全体の電位を制御可能とした。
(3)放出電子の軌道を制御する。
冷陰極電子放出素子14より放出された電子は、フェースプレート19と基板13の間に形成された電位分布に従って電子軌道を成す。スペーサ22近傍の冷陰極電子放出素子から放出された電子に関しては、スペーサ22を設置することに伴う制約(配線、素子位置の変更等)が生じる場合がある。このような場合、歪みやむらの無い画像を形成する為には、放出された電子の軌道を制御してフェースプレート19上の所望の位置に電子を照射する必要がある。フェースプレート19及び基板13と当接する面の側面部に低抵抗の中間層25を設けることにより、スペーサ22近傍の電位分布に所望の特性を持たせ、放出された電子の軌道を制御することが出来る。
中間電極となる低抵抗膜25は、高抵抗膜23aに比べ十分に低い抵抗値を有する材料を選択すればよく、Ni,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属、あるいは合金、及びPd,Ag,Au,RuO2 ,Pd−Ag等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはIn2O3−SnO2 等の透明導体、及びポリシリコン等の半導体材料等より適宜選択される。また、低抵抗膜25の構造については、低い抵抗値を実現するために、連続膜であることが好ましい。
接合材26はスペーサ22が行方向配線15およびメタルバック21と電気的に接続するように、導電性をもたせる必要がある。すなわち、導電性接着材や金属粒子や導電性フィラーを添加したフリットガラスが好適である。
また、外部との接合端子Dx1〜DxmおよびDy1〜Dynおよび高圧端子Hv は、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1〜Dxmはマルチ電子ビーム源の行方向配線15と、Dy1〜Dynはマルチ電子ビーム源の列方向配線16と、高圧端子Hv はフェースプレートのメタルバック21と電気的に接続している。
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と排気ポンプを接続し気密容器内を10-5Pa程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜(不図示)を形成する。ゲッター膜とは、たとえばBaを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により、気密容器内は1×10-3ないしは1×10-5Paの真空度に維持される。
以上説明した表示パネルを用いた画像表示装置は、容器外端子Dx1ないしDxm、Dy1ないしDynを通じて各冷陰極電子放出素子14に電圧を印加すると、各冷陰極電子放出素子14から電子が放出される。それと同時にメタルバック21に容器外端子Hv を通じて数kVの高圧を印加して、上記放出された電子を加速し、フェースプレート19の内面に衝突させる。これにより、蛍光膜20をなす各色の蛍光体が励起されて発光し、画像が表示される。
通常、冷陰極電子放出素子である本発明の表面伝導型電子放出素子14への印加電圧は12〜16[V]程度、メタルバック21と冷陰極電子放出素子14との距離dは1mmから8mm程度、メタルバック21と冷陰極電子放出素子14間の電圧は3kVから15kV程度である。
以上、本発明の実施形態の表示パネルの基本構成と製法、及び画像表示装置の概要を説明した。
[マルチ電子ビーム源の構成および製造方法]
次に、前記実施形態の表示パネルに用いたマルチ電子ビーム源の製造方法について説明する。本発明の画像表示装置に関わる画像表示装置に用いるマルチ電子ビーム源は、冷陰極電子放出素子を単純マトリクス配線した電子源であれば、冷陰極電子放出素子の材料や形状あるいは製法に制限はない。したがって、たとえば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極電子放出素子を用いることができる。
ただし、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極電子放出素子の中でも、表面伝導型電子放出素子が特に好ましい。すなわち、FE型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、MIM型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも、大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型電子放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、本発明者らは、表面伝導型電子放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。
したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型電子放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
(表面伝導型電子放出素子の好適な素子構成と製法)
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型電子放出素子の代表的な構成には、平面型と垂直型の2種類があげられる。
(平面型の表面伝導型電子放出素子)
まず最初に、平面型の表面伝導型電子放出素子の素子構成と製法について説明する。図5に示すのは平面型の表面伝導型電子放出素子の構成を説明するための平面図(a)および断面図(b)である。図中、13は基板、27と28は素子電極、29は導電性薄膜、30は通電フォーミング処理により形成した電子放出部、31は通電活性化処理により形成した薄膜である。
基板13としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミックス基板、あるいは上述の各種基板上にたとえばSiO2 を材料とする絶縁層を積層した基板、などを用いることができる。
また、基板13上に基板面と平行に対向して設けられた素子電極27と素子電極28は、導電性を有する材料によって形成されている。たとえば、Ni,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,Ag等をはじめとする金属、あるいはこれらの金属の合金、あるいはIn2O3 −SnO2 をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法(たとえば、印刷技術)を用いて形成してもさしつかえない。
素子電極27と28の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Lは通常は数百オングストロームから数百マイクロメーターの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメーターより数十マイクロメーターの範囲である。また、素子電極27,28の厚さdについては、通常は数百オングストロームから数マイクロメーターの範囲から適当な数値が選ばれる。
また、導電性薄膜29の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜(島状の集合体も含む)のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、なかでも好ましいのは10オングストロームから200オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極27あるいは28と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは10オングストロームから500オングストロームの間である。
また、導電性薄膜29の微粒子膜を形成するのに用いられうる材料としては、たとえば、Pd,Pt,Ru,Ag,Au,Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,W,Pb,などをはじめとする金属や、PdO,SnO2 ,In2O3 ,PbO,Sb2O3 などをはじめとする酸化物や、HfB2 ,ZrB2 ,LaB6 ,CeB6 ,YB4 ,GdB4 ,などをはじめとする硼化物や、TiC,ZrC,HfC,TaC,SiC,WC,などをはじめとする炭化物や、TiN,ZrN,HfN,などをはじめとする窒化物や、Si,Ge,などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
以上述べたように、導電性薄膜29微粒子膜で形成したが、そのシート抵抗値については、103 から107 [オーム/sq]の範囲に含まれるよう設定した。
なお、導電性薄膜29と素子電極27および28とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図7の例においては、下から、基板13、素子電極27,28、導電性薄膜29の順序で積層したが、場合によっては下から基板13、導電性薄膜29、素子電極27,28の順序で積層してもさしつかえない。
また、電子放出部30は、導電性薄膜29の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜29に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図7においては模式的に示した。
また、薄膜31は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部30およびその近傍を被覆している。薄膜31は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
薄膜31は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下とするが、300[オングストローム]以下とするのがさらに好ましい。
以上、好ましい素子の基本構成を述べたが、本実施形態においては以下のような素子を用いた。
すなわち、基板13には青板ガラスを用い、素子電極27と28にはNi薄膜を用いた。素子電極の厚さdは1000[オングストローム]、電極間隔Lは2[マイクロメーター]とした。
微粒子膜の主要材料としてPdもしくはPdOを用い、微粒子膜の厚さは約100[オングストローム]、幅Wは100[マイクロメーター]とした。
(平面型の表面伝導型放出素子の製造方法)
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。
図7(a)〜(d)は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図5と同一である。
(1)まず、図7(a)に示すように、基板13上に素子電極27および28を形成する。
形成するにあたっては、あらかじめ基板13を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用いればよい。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、図7(a)に示した一対の素子電極(27と28)を形成する。
(2)次に、同図(b)に示すように、導電性薄膜29を形成する。
形成するにあたっては、まず図7(a)の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜29に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。具体的には、本実施形態では主要元素としてPdを用いた。また、実施形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい。
また、微粒子膜で作られる導電性薄膜29の成膜方法としては、本実施形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
(3)次に、図7(c)に示すように、フォーミング用電源32から素子電極27と28の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部30を形成する。
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜29に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分(すなわち電子放出部30)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部30が形成される前と比較すると、形成された後は素子電極27と28の間で計測される電気抵抗は大幅に増加する。
通電方法をより詳しく説明するために、図8に、フォーミング用電源32から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜29をフォーミングする場合には、パルス状の電圧が好ましく、本実施形態の場合には同図に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部30の形成状況をモニターするためのモニターパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計33で計測した。
本実施形態においては、たとえば1.3×10-1Pa程度の真空雰囲気下において、たとえばパルス幅T1を1[ミリ秒]、パルス間隔T2を10[ミリ秒]とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇圧した。そして、三角波を5パルス印加するたびに1回の割りで、モニターパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Vpmは0.1[V]に設定した。そして、素子電極27と28の間の電気抵抗が1×106 Ωになった段階、すなわちモニターパルス印加時に電流計33で計測される電流が1×10-7A以下になった段階で、フォーミング処理にかかわる通電で終了した。
なお、上記の方法は、本実施形態の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
(4)次に、図7(d)に示すように、活性化用電源34から素子電極27と28の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。
通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部30に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。図7(d)においては、炭素もしくは炭素化合物よりなる堆積物を部材31として模式的に示した。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる。
具体的には、10-1ないし10-4Paの範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物31は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下、より好ましくは300[オングストローム]以下である。
通電方法をより詳しく説明するために、図9の(a)に、活性化用電源34から印加する適宜の電圧波形の一例を示す。本実施形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Vacは14[V],パルス幅T3は1[ミリ秒],パルス間隔T4は10[ミリ秒]とした。なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
図7(d)に示す符号35は該表面伝導型放出素子から放出される放出電流Ieを捕捉するためのアノード電極で、直流高電圧電源36および電流計37が接続されている。なお、基板13を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極35として用いる。活性化用電源34から電圧を印加する間、電流計37で放出電流Ie を計測して通電活性化処理の進行状況をモニターし、活性化用電源34の動作を制御する。電流計37で計測された放出電流Ie の一例を図9(b)に示すが、活性化電源34からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ie は増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ie がほぼ飽和した時点で、活性化用電源34からの電圧印加を停止し、通電活性化処理を終了する。
なお、上述の通電条件は、本実施形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
以上のようにして、図5(b)に示す平面型の表面伝導型放出素子を製造した。
(垂直型の表面伝導型電子放出素子)
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型電子放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型電子放出素子の構成について説明する。
図10は、垂直型の基本構成を説明するための模式的な断面図であり、図中の38は基板、39と40は素子電極、43は段差形成絶縁部材、41は微粒子膜を用いた導電性薄膜、42は通電フォーミング処理により形成した電子放出部、44は通電活性化処理により形成した薄膜、である。
垂直型の表面伝導型電子放出素子が先に説明した平面型と異なる点は、片方の素子電極39が段差形成部材43上に設けられており、導電性薄膜41が段差形成部材43の側面を被覆している点にある。したがって、前記図4の平面型における素子電極間隔Lは、垂直型においては段差形成部材43の段差高Ls として設定される。なお、基板38、素子電極39および40、微粒子膜を用いた導電性薄膜41については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材43には、たとえばSiO2 のような電気的に絶縁性の材料を用いる。
(垂直型の表面伝導型電子放出素子の製法)
次に、垂直型の表面伝導型電子放出素子の製法について説明する。図11の(a)〜(e)は、製造工程を説明するための断面図で、各部材の表記は前記図10と同一である。
(1)まず、図11(a)に示すように、基板38上に素子電極40を形成する。
(2)次に、同図(b)に示すように、段差形成部材43を形成するための絶縁層を積層する。絶縁層は、たとえばSiO2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
(3)次に、同図(c)に示すように、絶縁層の上に素子電極39を形成する。
(4)次に、同図(d)に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極40を露出させる。
(5)次に、同図(e)に示すように、微粒子膜を用いた導電性薄膜41を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
(6)次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部42を形成する。なお、図7(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。
(7)次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部42近傍に炭素もしくは炭素化合物を堆積させる。この場合、図7(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。
以上のようにして、図10に示す垂直型の表面伝導型放出素子を製造した。
(表示装置に用いた表面伝導型電子放出素子の特性)
以上、平面型と垂直型の表面伝導型電子放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
図12に、表示装置に用いた素子の、(放出電流Ie )対(素子電極印加電圧Vf)特性、および(素子電流If )対(素子電極印加電圧Vf )特性の典型的な例を示す。なお、放出電流Ie は素子電流If に比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本のグラフは各々任意単位で図示した。
表示装置に用いた素子は、放出電流Ie に関して以下に述べる3つの特性を有している。
第一に、ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさの電圧を素子に印加すると、急激に放出電流Ie が増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ie はほとんど検出されない。すなわち、放出電流Ie に関して、明確な閾値電圧Vthを持った非線形素子である。
第二に、放出電流Ie は素子に印加する電圧Vf に依存して変化するため、電圧Vf で放出電流Ie の大きさを制御できる。
第三に、素子に印加する電圧Vf (V)に対して素子から放出される電流Ie(μA)の応答速度が速いため、電圧Vf を印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
[実施例]
以下、本発明の具体的な実施例について図面を用いて説明する。
[実施例1]
本実施例では、図1に示すように、まず未フォーミングの複数の表面伝導型電子源14を基板13に形成した。基板13として表面を清浄化した青板ガラスを用い、これに、図5に示した表面伝導型電子放出素子を160個×720個のマトリクス状に形成した。
素子電極24、25はPtスパッタ膜であり、X方向配線15、Y方向配線16はスクリーン印刷法により形成したAg配線である。導電性薄膜26はPdアミン錯体溶液を焼成したPdO微粒子膜である。
画像形成部材であるところの蛍光膜20は図6(a)に示すように、各色蛍光体がY方向に伸びるストライプ形状を採用し、黒色体20aとしては各色蛍光体間だけでなく、X方向にも設けることでY方向の画素間を分離しかつスペーサ22を設置するための部分を加えた形状を用いた。先に黒色体(導電体)20aを形成し、その間隙部に各色蛍光体を塗布して蛍光膜20を作成した。ブラックストライプ(黒色体20a)の材料として通常良く用いられている黒鉛を主成分とする材料を用いた。フェースプレート19に蛍光体を塗布する方法はスラリー法を用いた。
また、蛍光膜20より内面側(電子源側)に設けられるメタルバック21は、蛍光膜20の作成後、蛍光膜20の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、Alを真空蒸着することで作成した。フェースプレート19には、更に蛍光膜20の導電性を高めるため、蛍光膜20より外面側(ガラス基板と蛍光膜の間)に透明電極が設けられる場合もあるが、本実施例ではメタルバックのみで十分な導電性が得られたので省略した。
図2において、スペーサ22は清浄化したソーダライムガラスからなる絶縁性基材24(高さ3.8mm、板厚200μm、長さ20mm)上に、In2 O3 膜23aでディッピング法により成膜した。高純度化学研究所(株)製SYM−IN02の5倍希釈液に基板を浸漬した後、20mm/minで引き上げ、120℃のオーブンで3分乾燥後、450℃で2時間焼成した。
これらの試料を第一層23aとして成膜後、第二層23bの酸化イットリウムをディッピングにより成膜し試料Aを作成した。高純度化学研究所(株)製SYM−Y01の2倍希釈液に基板を浸漬した後、20mm/minで引き上げ、120℃のオーブンで3分乾燥後、450℃で2時間焼成した。その結果を、第一層と第二層の材料、膜厚、抵抗値と、その成膜条件と、試料名を、次に示す。なお、膜の形状はSEMで観察を行った。
また、スペーサ22は、X方向配線およびメタルバックとの電気的接続を確実にするためにその接続部にAlによる電極25を設けた。この電極25はX方向配線15からフェースプレートに向かって150μm、メタルバックからリアプレートに向かって100μmの範囲でスペーサ22の4面を完全に被覆した。
その後、電子源14の3.8mm上方にフェースプレート19を側壁の支持枠18を介して配置し、リアプレート17、フェースプレート19、支持枠18およびスペーサ22の接合部を固定した。スペーサはX方向配線15上に等間隔に固定した。スペーサ22はフェースプレート19側では黒色体20a(線幅300μm)上に、Auを被覆シリカ球を含有した導電性フリットガラス26を用いることにより、帯電防止膜23とフェースプレート19との導通を確保した。なお、メタルバック21とスペーサ22とが当接する領域においては、メタルバック21の一部を除去した。リアプレート17と支持枠18の接合部はフリットガラス(不図示)を塗布し、大気中で420℃で10分以上焼成することで封着した。
以上のようにして完成したあと、排気管を通じ真空ポンプにて排気し、十分低い圧力に達した後、容器外端子Dx1〜DxmとDy1〜Dynを通じ電子放出素子14の素子電極27、28間に電圧を印加し、導電性薄膜29を通電処理(フォーミング処理)することにより電子放出部30を形成した。フォーミング処理は、図11に示した波形の電圧を印加することにより行った。
次に、排気管を通してアセトンを0.133Pa の圧力となるように真空容器に導入し、容器外端子Dx1〜Dxmと、Dy1〜Dynに電圧パルスを定期的に印加することにより、炭素あるいは炭素化合物を堆積する通電活性化処理を行った。通電活性化は図12に示すような波形を印加することにより行った。
次に、気密容器全体を200℃に加熱しつつ10時間真空排気した後、10-4Pa 程度の圧力で、排気管をガスバーナーで熱することで溶着し封止を行った。
最後に、封止後の圧力を維持するために、ゲッター処理を行った。
以上のように完成した画像形成装置において、各電子放出素子14には、容器外端子Dx1〜Dxm、Dy1〜Dynを通じ、走査信号及び画像信号である変調信号を、不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック21には、高圧端子Hv を通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜20に電子を衝突させ、蛍光体20bを励起・発光させることで画像を表示した。なお高圧端子Hv への印加電圧Va は1k〜5kV、素子電極27、28間への印加電圧Vf は14Vとした。この時、スペーサの試料Sに関しては上記駆動条件においてのスペーサ22近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
また、第一層In2 O3 膜の抵抗温度係数は、−0.35%/℃であり、上記駆動条件において熱暴走することはなかった。
また、本実施例の概念的平面図を図16に示したが、図17にスペーサ22の平面図及び断面図を示し、基材24の表面に第一層23aとその表面に第二層23bとがネットワーク状に被覆されている。ここで、スペーサ22の表面を100μm×100μmの範囲でAFM(Atomic Force Microscope)でスキャンニングしたところ、該範囲内に100nm以上の高さの凸部で囲まれた複数の領域(凹部)が分散的に配置されていることが確認された。
こうして、第一層23aは、所定の抵抗値を示して、且つ第一層と第二層が帯電防止の効果を備え、上記駆動条件下で、スペーサ22近傍で、スペーサ22の帯電によるビームずれもなく、高品位な画像を視認できた。
[実施例2:島状とネットワーク構造の混合状態・2層とも導電性]
実施例2においては、第一層23aのAu膜を真空成膜法により形成し成膜した。本実施例で用いたAu膜はスパッタリング装置を用いてアルゴン雰囲気中でスパッタすることにより成膜した。500℃、1時間の熱処理をし、比抵抗値を確認した。
この上に第二層23bの酸化インジウムをディッピングにより成膜し、試料Tを作成した。高純度化学研究所(株)製SYM−IN02の10倍希釈液に基板を浸漬した後20mm/minで引き上げ、120℃のオーブンで3分乾燥後、450℃で2時間焼成した。なお、膜の形状はSEMで観察を行い、このスペーサを用いてテレビ画像の比較を行った。試料の成膜条件と、試料名を次に示す。
なお、第二層23bを成膜後のスペーサの比抵抗は1.0×104 Ωcmであった。
その後の組み立て工程は、実施例1と同様で行い、実施例1と同様の条件で駆動した。試料Tは、この駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題は無い範囲であった。
また、本実施例のスペーサ表面の概念的平面図及び断面図を、図18に示し、基材24の表面に島状の第一層23aとその表面にネットワーク状の第二層23bとが被覆されている。なお、第一層23aは、所定の抵抗値を示して、且つ第一層と第二層が帯電防止の効果を備え、上記駆動条件下で、スペーサ22近傍で、スペーサ22の帯電によるビームずれもなく、高品位な画像を視認できた。
[実施例3:島状とネットワーク構造の混合状態]
実施例3においては、実施例2のスパッタのターゲットをPtに換えた以外は実施例2の第一層23aと同じ方法で第一層23aのPtを成膜し、500℃、1時間の熱処理をし、比抵抗値を確認した。
この上に第二層23bの酸化イットリウムをディッピングにより成膜し、試料U,Wを作成した。高純度化学研究所(株)製SYM−Y01の2倍希釈液あるいは原液に基板を浸漬した後、20mm/minで引き上げ、120℃のオーブンで3分乾燥後、450℃で2時間焼成した。なお、膜の形状はSEMで観察を行い、このスペーサを用いてテレビ画像の比較を行った。試料の成膜条件と、試料名を次に示す。
その後の組み立て工程は、実施例1と同様で行い、実施例1と同様の条件で駆動した。試料U及びWは、この駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なくテレビ画像として全く問題のない範囲であった。
[実施例4:島状+ネットワーク構造]
実施例4においては、実施例3と同じ方法で第一層23aを成膜し、この上に第二層23bの酸化クロムをスピナー法にて形成した。高純度化学研究所(株)製SYM−CR015をスピナーで塗布後、120℃のオーブンで3分乾燥、500℃で1時間焼成した。なお、膜の形状はSEMで観察を行い、このスペーサを用いてテレビ画像の比較を行った。試料の成膜条件と、試料名を次に示す。
その後の組み立て工程は、実施例1と同様で行い、実施例1と同様の条件で駆動した。試料Xはこの駆動条件においてスペーサ近傍のビームずれはないかあっても非常に少なく、テレビ画像として問題のない範囲であった。
[実施例5]
続いて、本発明に係る実施例5乃至11を説明する。なお、本実施例5乃至実施例11におけるスペーサ及び画像形成装置は以下のように作成した。
なお、以下の実施例では、第一層は、ほぼ平坦な膜とした。
本実施例では、図1に示すように、まず未フォーミングの複数の表面伝導型電子源14を基板13に形成した。基板13として表面を清浄化した青板ガラスを用い、これに、図4及び図5に示した表面伝導型電子放出素子を160個×720個のマトリクス状に形成した。
素子電極24、25はPtスパッタ膜であり、X方向配線15、Y方向配線16はスクリーン印刷法により形成したAg配線である。導電性薄膜26はPdアミン錯体溶液を焼成したPdO微粒子膜である。
画像形成部材であるところの蛍光膜20は図6(a)に示すように、各色蛍光体がY方向に伸びるストライプ形状を採用し、黒色体20aとしては各色蛍光体間だけでなく、X方向にも設けることでY方向の画素間を分離しかつスペーサ22を設置するための部分を加えた形状を用いた。先に黒色体(導電体)20aを形成し、その間隙部に各色蛍光体を塗布して蛍光膜20を作成した。ブラックストライプ(黒色体20a)の材料として通常良く用いられている黒鉛を主成分とする材料を用いた。フェースプレート19に蛍光体を塗布する方法はスラリー法を用いた。
また、蛍光膜20より内面側(電子源側)に設けられるメタルバック21は、蛍光膜20の作成後、蛍光膜20の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、Alを真空蒸着することで作成した。フェースプレート19には、更に蛍光膜20の導電性を高めるため、蛍光膜20より外面側(ガラス基板と蛍光膜の間)に透明電極が設けられる場合もあるが、本実施例ではメタルバックのみで十分な導電性が得られたので省略した。
図19において、スペーサ22は清浄化したソーダライムガラスからなる絶縁性基材24(高さ3.8mm、板厚200μm、長さ20mm)上に、Cr−Al2O3 サーメット膜23aを真空成膜法により形成し成膜した。本実施例で用いたCr−Al2 O3 サーメット膜はスパッタリング装置を用いてアルゴン雰囲気中でCrとAl2 O3 のターゲットを同時スパッタすることにより成膜した。
不図示の成膜室にアルゴンを0.7Pa 導入し、それぞれのターゲットにかける電力を変化することにより組成の調節を行ない、種々の抵抗値のスペーサを作成した。なお、比抵抗の値は後述する500℃で一時間の熱処理後の値を示す。
これらの試料を第一層の導電膜23として成膜後、第二層の酸化イットリウムをディッピングにより成膜し試料Aを作成した。高純度化学研究所(株)製SYM−Y01に基板を浸漬した後、20mm/minで引き上げ、120℃のオーブンで3分乾燥後、450℃で2時間焼成した。試料B、試料Cともに同様の方法で成膜を行なった。この後に先ほど述べた500℃、1時間の熱処理をすることによりスペーサ22の作製を終了した。それぞれの試料の成膜条件と、試料名を次に示す。
なお、第一層は材料と、その膜の厚さと、比抵抗を示し、第二層は材料と、厚さと、成膜条件と、膜の形状とを示し、膜の形状はAFMで観察を行った。
また、スペーサ22は、X方向配線およびメタルバックとの電気的接続を確実にするためにその接続部にAlによる電極25を設けた。この電極25はX方向配線からフェースプレートに向かって150μm、メタルバックからリアプレートに向かって100μmの範囲でスペーサ22の4面を完全に被覆した。
その後、冷陰極電子放出素子14の3.8mm上方にフェースプレート19を支持枠18を介して配置し、リアプレート13、フェースプレート19、支持枠18およびスペーサ22の接合部を固定した。スペーサ22はX方向配線15上に等間隔に固定した。スペーサ22はフェースプレート19側では黒色体20a(線幅300μm)上に、Auを被覆シリカ球を含有した導電性フリットガラス26を用いることにより、導電膜23とフェースプレート19との導通を確保した。なお、メタルバック21とスペーサ22とが当接する領域においてはメタルバック21の一部を除去した。リアプレート17と支持枠18の接合部はフリットガラス(不図示)を塗布し、大気中で420℃で10分以上焼成することで封着した。
以上のようにして完成したあと、排気管を通じ真空ポンプにて排気し、十分低い圧力に達した後、容器外端子Dx1〜DxmとDy1〜Dynを通じ電子放出素子14の素子電極27、28間に電圧を印加し、導電性薄膜29を通電処理(フォーミング処理)することにより電子放出部30を形成した。フォーミング処理は、図11に示した波形の電圧を印加することにより行った。
次に排気管を通してアセトンを0.133Pa の圧力となるように真空容器に導入し、容器外端子Dx1〜Dxmと、Dy1〜Dynに電圧パルスを定期的に印加することにより、炭素あるいは炭素化合物を堆積する通電活性化処理を行った。通電活性化は図9に示すような波形を印加することにより行った。
次に容器全体を200℃に加熱しつつ10時間真空排気した後、10-4Pa 程度の圧力で、排気管をガスバーナーで熱することで溶着し封止を行った。
最後に、封止後の圧力を維持するために、ゲッター処理を行った。
以上のように完成した画像形成装置において、各冷陰極電子放出素子14には、容器外端子Dx1〜Dxm、Dy1〜Dynを通じ走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック21には、高圧端子Hv を通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜20に電子を衝突させ、蛍光体20bを励起・発光させることで画像を表示した。なお高圧端子Hv への印加電圧Va は1〜5kV、素子電極27、28間への印加電圧Vf は14Vとした。この時、スペーサの試料A,Bに関しては、上記駆動条件においてのスペーサ22近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
また、第一層のCr−Al2O3 サーメット膜の抵抗温度係数は−0.3%/℃から−0.33%/℃であり、上記駆動条件において熱暴走することはなかった。
[実施例6]
実施例6においては実施例5で述べたのと同じ方法で第一層を成膜し、第二層の膜厚を変えたスペーサを用いてテレビ画像の比較を行った。第二層の材料にはY2 O3 を用い、成膜条件は実施例5の試料Eと同様に成膜を行なった。膜厚を薄くする場合は原料をキシレンで希釈し、厚くする場合はディッピングから焼成を繰り返し膜厚の調整を行なった。作成した試料は以下の通りである。
その後の組み立て工程は実施例5と同様で行い、実施例5と同様の条件で駆動した。試料D、E、Fについてはこの駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
[実施例7]
実施例7においては、第一層23aの材料にCr−Al2O3 サーメット膜を用いた。第二層23bに関してはCr2O3 とY2O3 の混合物、およびNb2O5 とY2O3 の混合物を用いた。具体的にはCr2O3 とY2O3 の混合物はSYM−CR015(高純度化学研究所(株)製)とSYM−Y01を1対1の比で混合したものを、また、Nb2O5 とY2O3 の混合物はSYM−NB05(高純度化学研究所(株)製)とSYM−Y01を1対1の比で混合したものを原料として用い、成膜に関しては実施例5と同様に行なった。作成した試料は以下の通りである。
第二層の膜の形状…ネットワーク構造、1露出面の面積:平均0.2平方μm
その後の組み立て工程は実施例5と同様の条件で駆動した。試料Jに関してはこの駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
[実施例8]
実施例8においては、実施例7と同様に第一層23aの材料にCr−Al2O3サーメット膜、第二層23bにはCr2O3 とY2O3 の混合物を用いた。ただし、塗布方法をディッピング法からスピナー法、およびスプレー法に変更した以外は実施例4と同様の成膜方法で成膜を行なった。作成した試料は以下の通りである。
その後の組み立て工程は実施例5と同様の条件で駆動した。試料K,Lに関してはこの駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
[実施例9]
実施例9においては、実施例5で述べたのと同じ方法で第一層を成膜後、成膜装置から取り出すことなく、真空に保ったまま、その上に第二層23bとして高抵抗層23bを形成した。ここではCr2O3 を例にして説明する。ターゲットはCr2O3 の焼結体を用いた。これらの試料を第一層として成膜後、成膜装置を真空に保ったままそれぞれその上に第二層23bとして高抵抗膜23bを成膜した。本実施例では高抵抗膜23bの材料についてはCr2O3 、Nb2O5 、Y2O3 の三種類を選んだ。これは以下にように成膜をした。まず、第一層のCr−Al2O3 サーメット膜を成膜した後、そのまま真空チャンバーから取り出すことなく、第二層の成膜を行う。
ここでは、Cr2O3 を例にして説明する。ターゲットはCr2O3 の焼結体を用いた。成膜室にアルゴン、酸素をそれぞれ分圧で0.4Pa 、0.1Pa 導入した。ターゲットへの投入電力は3.8W/cm2 とし、成膜時間を11分間とすることで約11nmの膜厚の酸化クロム層を得た。Nb2O5 、Y2O3 ともに同様の方法で成膜条件を変えることにより成膜を行なった。この後に先ほど述べた500℃、1時間の熱処理をすることによりスペーサ22の作製を終了した。それぞれの試料の成膜条件と、試料名を次に示す。
その後の組み立て工程は実施例5と同様で行い、実施例5と同様の条件で駆動した。試料M,N,Pについてはこの駆動条件においてスペーサ近傍のビームずれはないか、あっても非常に少なく、テレビ画像として問題のない範囲であった。
以上、実施例を挙げて説明したように、本願本発明においては、スペーサにネットワーク状の構成を有することにより、好適に帯電を抑制することができる。また、上記実施例のごとく、2層構成とし、材料選択や製造方法の自由度や製造容易性を増やすこともできる。
[産業上の利用可能性]
以上のように、本発明は、フラット・パネル・ディスプレイと呼ばれる壁型テレビのような大画面で薄型のディスプレイパネルに用いることにより、密閉容器内部の超低気圧に維持するスペーサとして、容器内部での帯電・放電のない高画質・高品質の画像を長期間に亘って維持することができる。
【図面の簡単な説明】
図1は、本発明の実施例である画像表示装置のスペーサ近傍の断面模式図である。
図2は、本発明で用いたスペーサの断面模式図である。
図3は、本発明の実施例である画像表示装置の、表示パネルの一部を切り欠いて示した斜視図である。
図4は、本実施例で用いたマルチ電子ビーム源の基板の平面図である。
図5は、実施例で用いた平面型の表面伝導型放出素子の平面図(a),断面図(b)である。
図6は、表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
図7は、平面型の表面伝導型放出素子の製造工程を示す断面図である。
図8は、通電フォーミング処理の際の印加電圧波形図である。
図9は、通電活性化処理の際の印加電圧波形(a)、放出電流Ie の変化(b)の形態図である。
図10は、実施例で用いた垂直型の表面伝導型放出素子の断面図である。
図11は、垂直型の表面伝導型放出素子の製造工程を示す断面図である。
図12は、実施例で用いた表面伝導型放出素子の典型的な特性を示すグラフである。
図13は、本発明の実施例で用いたネットワーク構造と島状の混合状態の構造である第一層または第二層の拡大図である。
図14は、本発明の実施例で用いたネットワーク構造である第一層または第二層の拡大図である。
図15は、本発明の実施例で用いたネットワーク構造である第一層または第二層の拡大図である。
図16は、本発明の実施例で用いたスペーサの平面図と断面図である。
図17は、本発明の実施例で用いたスペーサの平面図と断面図である。
図18は、本発明の実施例で用いたスペーサの平面図と断面図である。
図19は、本発明で用いたスペーサの断面模式図である。
図20は、本発明の実施例で用いたネットワーク構造と島状の混合状態の構造である第一層または第二層の拡大図である。
図21は、本発明の実施例で用いたネットワーク構造である第一層または第二層の拡大図である。
図22は、本発明の実施例で用いた島状である第一層または第二層の拡大図である。
図23は、従来知られた表面伝導型放出素子の一例図である。
図24は、従来知られたFE型素子の一例図である。
図25は、従来知られたMIM型素子の一例図である。
Claims (13)
- 電子を放出する電子源と、該電子が照射される被照射体と、前記電子源と前記被照射体との間に配置される第1の部材とを有する電子線装置において、
前記第1の部材は基体と該基体上に形成された膜とを有するとともに、前記膜は第一層と第二層とを有し、前記第一層が一部露出するように前記第二層が設けられることで、前記膜の表面に凹凸形状が形成され、
前記凹凸形状が凸部で連続的に取り囲まれた凹部を有することを特徴とする電子線装置。 - 前記凹凸形状の凸部は、前記凹部の最深部に対して少なくとも100nm以上の高さを有している請求項1に記載の電子線装置。
- 前記第一層が導電性を有する請求項1又は2に記載の電子線装置。
- 前記第二層が被覆している面積を、前記第一層が露出している面積で割った値が、1/3以上100以下となる100μm×100μmの領域を有している請求項3に記載の電子線装置。
- 前記第二層の、前記第一層が一部露出している各部分の面積の平均値が5000平方μm以下となる100μm×100μmの領域を有している請求項3に記載の電子線装置。
- 前記第二層の、前記第一層が一部露出している各部分の幅の平均値が70μm以下となる100μm×100μmの領域を有している請求項3に記載の電子線装置。
- 前記第二層が絶縁性の膜である請求項3に記載の電子線装置。
- 前記第二層の2次電子放出係数が、前記第一層の2次電子放出係数よりも小さい請求項3に記載の電子線装置。
- 前記第1の部材が、前記電子源と前記被照射体の間の間隔を維持するスペーサである請求項1から8のいずれか1項に記載の電子線装置。
- 前記第1の部材は、前記電子源が放出する電子の軌道に対して、該第1の部材において帯電が生じた場合に、該帯電によって実質的に変化を与える位置に設けられる部材である請求項1から9のいずれか1項に記載の電子線装置。
- 前記第1の部材は、前記電子源に固定されるものである請求項1から10のいずれか1項に記載の電子線装置。
- 前記第1の部材は、前記被照射体に内側に固定されるものである請求項1から10のいずれか1項に記載の電子線装置。
- 請求項1から12のいずれか1項に記載の電子線装置を用いた画像形成装置であって、前記被照射体は蛍光体を含んでいる画像形成装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25434398 | 1998-09-08 | ||
JP28576398 | 1998-10-07 | ||
PCT/JP1999/004872 WO2000014764A1 (fr) | 1998-09-08 | 1999-09-08 | Dispositif a faisceau electronique, procede permettant de produire un element suppresseur de charge dans ledit dispositif, et dispositif d'imagerie |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3639785B2 true JP3639785B2 (ja) | 2005-04-20 |
Family
ID=26541643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000569418A Expired - Fee Related JP3639785B2 (ja) | 1998-09-08 | 1999-09-08 | 電子線装置及び画像形成装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6657368B1 (ja) |
EP (1) | EP1137041B1 (ja) |
JP (1) | JP3639785B2 (ja) |
DE (1) | DE69943339D1 (ja) |
WO (1) | WO2000014764A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4115051B2 (ja) * | 1998-10-07 | 2008-07-09 | キヤノン株式会社 | 電子線装置 |
JP2004213983A (ja) * | 2002-12-27 | 2004-07-29 | Canon Inc | 画像形成装置 |
JP2006173093A (ja) * | 2004-11-18 | 2006-06-29 | Canon Inc | 画像形成装置 |
JP2007026851A (ja) * | 2005-07-15 | 2007-02-01 | Hitachi Displays Ltd | 画像表示装置 |
KR20070014840A (ko) * | 2005-07-29 | 2007-02-01 | 삼성에스디아이 주식회사 | 저저항 스페이서를 이용한 전자방출표시장치 |
KR20070044579A (ko) * | 2005-10-25 | 2007-04-30 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
KR20070044894A (ko) * | 2005-10-26 | 2007-05-02 | 삼성에스디아이 주식회사 | 전자 방출 표시 디바이스 |
KR20070046664A (ko) * | 2005-10-31 | 2007-05-03 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
KR20070046666A (ko) | 2005-10-31 | 2007-05-03 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
KR101173859B1 (ko) | 2006-01-31 | 2012-08-14 | 삼성에스디아이 주식회사 | 스페이서 및 이를 구비한 전자 방출 표시 디바이스 |
JP2008010399A (ja) * | 2006-05-31 | 2008-01-17 | Canon Inc | 画像表示装置 |
KR100852708B1 (ko) * | 2006-10-24 | 2008-08-19 | 삼성에스디아이 주식회사 | 발광 장치 및 이를 이용한 표시 장치 |
KR100903615B1 (ko) * | 2006-11-02 | 2009-06-18 | 삼성에스디아이 주식회사 | 전자 방출 디스플레이용 스페이서 및 전자 방출 디스플레이 |
JP4731531B2 (ja) * | 2006-11-14 | 2011-07-27 | 三星エスディアイ株式会社 | 発光装置及びこの発光装置を光源として用いる表示装置 |
US10338425B1 (en) * | 2017-12-29 | 2019-07-02 | Huizhou China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display device and its display panel |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55148350A (en) | 1979-05-08 | 1980-11-18 | Mitsubishi Electric Corp | Projection type cathode ray tube |
JPS57118355A (en) | 1981-01-14 | 1982-07-23 | Toshiba Corp | Plate-like displayer |
JP3044382B2 (ja) | 1989-03-30 | 2000-05-22 | キヤノン株式会社 | 電子源及びそれを用いた画像表示装置 |
US5227691A (en) * | 1989-05-24 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Flat tube display apparatus |
JPH0799679B2 (ja) * | 1989-07-17 | 1995-10-25 | 松下電器産業株式会社 | 平板型表示装置 |
JP2967288B2 (ja) | 1990-05-23 | 1999-10-25 | キヤノン株式会社 | マルチ電子ビーム源及びこれを用いた画像表示装置 |
US5682085A (en) | 1990-05-23 | 1997-10-28 | Canon Kabushiki Kaisha | Multi-electron beam source and image display device using the same |
NL9100122A (nl) * | 1991-01-25 | 1992-08-17 | Philips Nv | Weergeefinrichting. |
DE69529663T2 (de) | 1994-07-18 | 2003-10-16 | Koninkl Philips Electronics Nv | Dünne anzeigevorrichtung |
AU4243596A (en) * | 1994-11-21 | 1996-06-17 | Candescent Technologies Corporation | Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters |
WO1996018204A1 (en) * | 1994-12-05 | 1996-06-13 | Color Planar Displays, Inc. | Support structure for flat panel displays |
CA2166506C (en) | 1995-01-31 | 2000-11-28 | Sungho Jin | Improved field emission devices having corrugated support pillars with discontinuous conductive coating |
US5561340A (en) * | 1995-01-31 | 1996-10-01 | Lucent Technologies Inc. | Field emission display having corrugated support pillars and method for manufacturing |
US5598056A (en) * | 1995-01-31 | 1997-01-28 | Lucent Technologies Inc. | Multilayer pillar structure for improved field emission devices |
US5726529A (en) * | 1996-05-28 | 1998-03-10 | Motorola | Spacer for a field emission display |
EP0851458A1 (en) * | 1996-12-26 | 1998-07-01 | Canon Kabushiki Kaisha | A spacer and an image-forming apparatus, and a manufacturing method thereof |
JPH10283945A (ja) * | 1997-04-01 | 1998-10-23 | Toshiba Corp | カラー受像管 |
JP2000149832A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 平面型表示装置 |
US6222313B1 (en) * | 1998-12-11 | 2001-04-24 | Motorola, Inc. | Field emission device having a spacer with an abraded surface |
-
1999
- 1999-09-08 EP EP99943214A patent/EP1137041B1/en not_active Expired - Lifetime
- 1999-09-08 DE DE69943339T patent/DE69943339D1/de not_active Expired - Lifetime
- 1999-09-08 JP JP2000569418A patent/JP3639785B2/ja not_active Expired - Fee Related
- 1999-09-08 WO PCT/JP1999/004872 patent/WO2000014764A1/ja active Application Filing
-
2000
- 2000-11-28 US US09/722,720 patent/US6657368B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69943339D1 (de) | 2011-05-19 |
US6657368B1 (en) | 2003-12-02 |
EP1137041A4 (en) | 2006-10-04 |
EP1137041B1 (en) | 2011-04-06 |
WO2000014764A1 (fr) | 2000-03-16 |
EP1137041A1 (en) | 2001-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3187367B2 (ja) | 電子装置及びそれを用いた画像形成装置 | |
US6265822B1 (en) | Electron beam apparatus, image forming apparatus using the same, components for electron beam apparatus, and methods of manufacturing these apparatuses and components | |
JP3592236B2 (ja) | 電子線装置及び画像形成装置 | |
JP3639785B2 (ja) | 電子線装置及び画像形成装置 | |
JP4046959B2 (ja) | 電子線発生装置及び画像形成装置 | |
JP4865169B2 (ja) | スペーサの製造方法 | |
JP3302298B2 (ja) | 画像形成装置と画像表示装置 | |
JP3740296B2 (ja) | 画像形成装置 | |
JP3805265B2 (ja) | 電子線装置及び画像形成装置 | |
JP3762032B2 (ja) | 帯電防止膜の成膜方法及び画像表示装置の製造方法 | |
JP3099003B2 (ja) | 画像形成装置 | |
JP3624111B2 (ja) | 画像形成装置 | |
JP3762031B2 (ja) | 帯電防止膜と帯電防止基材及び表示装置 | |
JP4481411B2 (ja) | 電子線装置 | |
JP2000311609A (ja) | 電子線装置用スペーサ、その製造方法、およびそれを用いた電子線装置 | |
JP3619043B2 (ja) | 画像形成装置 | |
JP3478706B2 (ja) | 電子線装置および画像形成装置 | |
JP2000082424A (ja) | 画像形成装置とスペーサ | |
EP0991102A1 (en) | Charge-up suppressing film for spacer in image forming apparatus | |
JPH10144203A (ja) | 電子線発生装置及びそれを用いた画像形成装置 | |
JP3728099B2 (ja) | 帯電防止膜及び表示装置 | |
JP2001332194A (ja) | 電子線発生装置及び画像形成装置 | |
JP4006110B2 (ja) | 帯電防止膜の製造方法と表示装置 | |
JPH10284284A (ja) | 帯電防止膜及び表示装置 | |
JP3745078B2 (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |