JP2010182585A - 電子放出素子及びこれを用いた画像表示装置 - Google Patents

Abstract

【課題】簡易な構成で電子放出効率が高く、安定して動作する電子放出素子および画像表示装置を提供する。
【解決手段】電子放出素子が、側面を有する絶縁層と、前記絶縁層の前記側面に形成された凹部と、前記凹部の上方に配置されたゲート電極と、前記凹部の下側のへりに配置され、前記凹部側の第１斜面と前記凹部とは反対側の第２斜面を有するくさび形のエミッタと、を備える。前記エミッタの前記第１斜面の下端は前記凹部内に入り込んでおり、前記エミッタの第１斜面と前記第２斜面はともに前記凹部の外側に傾いている。
【選択図】図３

Description

本発明は、電子放出素子及びこれを用いた画像表示装置に関する。

電界放出型の電子放出素子は、カソード電極とゲート電極との間に電圧を印加することでカソード電極側から電子を電界放出させる素子である。特許文献１には、基板上に設けられた絶縁層の側面に沿ってカソードが設けられており、絶縁層の一部に窪んだ部分（以下リセス部と呼ぶ）を備える電子放出素子が開示されている。

特開２００１−１６７６９３号公報

電子放出素子には、更なる高効率化が要求されている。ここで、電子放出効率（η）とは、電子放出素子に駆動電圧を印加したときにカソード電極とゲート電極間に流れる電流（Ｉｆ）と、真空中に取り出される電流（Ｉｅ）を用いて、効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。

本発明は上記の課題を解決するためになされたものであって、その目的とするところは、簡易な構成で電子放出効率が高く、安定して動作する電子放出素子および画像表示装置を提供することにある。

本発明の第１態様は、
側面を有する絶縁層と、
前記絶縁層の前記側面に形成された凹部と、
前記凹部の上方に配置されたゲート電極と、
前記凹部の下側のへりに配置され、前記凹部側の第１斜面と前記凹部とは反対側の第２斜面を有するくさび形のエミッタと、を備え、
前記エミッタの前記第１斜面の下端は前記凹部内に入り込んでおり、
前記エミッタの第１斜面と前記第２斜面はともに前記凹部の外側に傾いている
ことを特徴とする電子放出素子である。

本発明の第２態様は、
複数の電子放出素子と、前記複数の電子放出素子から放出された電子により発光する発光部材と、を備える画像表示装置であって、
前記複数の電子放出素子のそれぞれが、上記第１態様の電子放出素子であることを特徴とする画像表示装置である。

本発明によれば、簡易な構成で電子放出効率が高く、安定して動作する電子放出素子および画像表示装置を提供することができる。

図１Ａ〜図１Ｃは、電子放出素子の構成の一例を表す図である。 図２は、電子放出特性を測定するための構成を説明する図である。 図３Ａ、図３Ｂは、電子放出素子の電子放出部近傍の拡大図である。 図４Ａ〜図４Ｇは、電子放出素子の製造方法の一例を説明する図である。 図５Ａ、図５Ｂは、電子放出素子の製造方法の一例を説明する図である。 図６は、導電性膜の膜密度を説明する図である。 図７Ａ〜図７Ｃは、複数の突起部（導電性膜）を有する電子放出素子の構成の一例を表す図である。 図８は、比較例の電子放出素子の構成を表す図である。 図９は、電子放出素子を配列した電子源の説明図である。 図１０は、電子放出素子を用いた画像表示装置の説明図である。

以下に図面を参照して、本実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。

（電子放出素子の構成）
最初に、安定な電子放出を可能とした本実施形態に係る電子放出素子の構成について述べる。

図１Ａは電子放出素子の平面的模式図であり、図１Ｂは図１ＡにおけるＡ−Ａ線（図１ＣのＡ−Ａ線）での断面図である。図１Ｃは図１Ｂにおける矢印の方向から電子放出素子を眺めたときの側面図である。

基板１上には、第１絶縁層３と第２絶縁層４から構成された絶縁層１０と、カソード電極２とが、並設されている。第２絶縁層４の側面が第１絶縁層３の側面よりも凹んで段差を形成することで、絶縁層１０のカソード電極２側の側面（斜面）に凹部（リセス部）７が形成されている。この絶縁層１０は、段差形成部材とよぶこともできる。第２絶縁層４の上にゲート電極５が設けられ、ゲート電極５のカソード電極側の端部は凹部７の上方に張り出している。つまり、ゲート電極５は凹部７の上方に配置されており、ゲート電極５の下面と第１絶縁層３の上面とは所定距離（第２絶縁層４の厚みにほぼ等しい）だけ離れている。ゲート電極５上には導電性膜６Ｂが設けられている。そのため部材５と部材６Ｂとを一纏めにしてゲート電極と呼ぶこともできる。

導電性膜６Ａが、第１絶縁層３の側面（斜面）上に、該側面に沿って、配置されている。導電性膜６Ａは、第１絶縁層３の側面と角部３２と上面を覆っている。つまり、導電性膜６Ａは、カソード電極２から、凹部（リセス部）７の内部まで延在している。導電性膜６Ａの一方の端部は、カソード電極２に接続しており、導電性膜６Ａの他方の端部は、凹部７内（凹部７内に位置する第１絶縁層３の上面）から第１絶縁層３の側面（または角部３２）に跨る突起部１００を形成している。この突起部１００は、第１絶縁層３の角部３２（第１絶縁層３の上面と側面とが接続する部分）、つまり凹部７の下側のへり（縁）に配置されている。突起部１００の先端は、第１絶縁層３の上面よりも基板１の表面から離れており、且つ、尖っている。

尚、ゲート電極５の配置位置は、図１Ｂに示す形態に限られるものではない。即ち、突起部１００に電界放出可能な電界を印加することができるように、突起部１００と所定の間隔を置いて、配置されればよい。その場合には、第２絶縁層４は必要としない形態も有り得る。尚、ここではゲート電極５上に導電性膜６Ｂを設けているが、導電性膜６Ｂは省略することもできる。

カソード電極２よりもゲート電極５の電位が高くなるようにして、駆動電圧をカソード電極２とゲート電極５の間に印加することで、突起部１００から電子が電界放出される。すなわち、導電性膜６Ａの突起部１００はエミッタ（カソード）に相当する。尚、図２に示すように、基板１の上方（ゲート電極５よりも更に上方）には、ゲート電極５よりも高電位に規定されたアノード電極２０が配置される。

尚、第１絶縁層３の角部３２（凹部７の下側のへり）は、第１絶縁層３の上面と側面とが接続している部分（あるいは繋がっている部分）である。また、角部３２は、第１絶縁層３の上面（側面）から側面（上面）に繋がる部分と言うこともできる。尚、角部３２は、曲率を持たない形態（即ち上面の縁と側面の縁を突き当てた形態）とすることもできるし、曲率を持つ形態とすることもできる。すなわち、第１絶縁層３の上面と側面とが、所定の曲率半径を有する部分（角部３２）を介して繋がっている形態とすることができる。角部３２が曲率を持つ形態であれば、導電性膜６Ａを安定に形成することができ、電子放出素子の電子放出特性の観点から有利である。

（突起部（エミッタ）の構成）
次に、導電性膜６Ａの突起部１００について、その特徴とその望ましい形態を図３Ａおよび図３Ｂを用いて以下に述べる。

図３Ａ及び図３Ｂを参照して、突起部１００の形状について詳しく説明する。図３Ａは図１Ｂを拡大した図であり、図３Ｂは図３Ａの円状の点線で囲まれた領域（導電性膜６Ａの突起部１００）の拡大図である。

突起部１００は、凹部側の第１斜面１００Ａと凹部７とは反対側の第２斜面１００Ｂとを有するくさび形の形状をもつ。第１斜面１００Ａの下端（裾部）は凹部内に入り込んでおり、第２斜面１００Ｂの下端（裾部）は第１絶縁層３の側面３３上の導電性膜６Ａに接続している。第１斜面１００Ａの上端と第２斜面１００Ｂの上端が接続して、突起部１００の先端が形成される。図３Ｂに示すように、第１斜面１００Ａと第２斜面１００Ｂはともに凹部７の外側に傾いている。つまり、突起部１００は、凹部７の下側のへり（角部３２）から凹部７の外側に向かって斜めに伸びているということができる。あるいは、突起部１００が、凹部７とは反対の側に伸びている（倒れている）ということもできる。そして、突起部１００の先端は、ゲート電極５の側端よりも水平方向外側（図３Ａの右方向）に突き出している。この突起部１００の先端とゲート電極５の側端との間の水平距離をオフセット量Ｄｘとよぶ。符号ｄは、突起部１００の先端とゲート電極５の間の最短距離を示し、符号ｈは、突起部１００の高さ（第１絶縁層３の上面から突起部１００の先端までの高さ）を示す。

突起部１００の先端を拡大すると、その先端には曲率半径ｒで代表される部分が存在する（図３Ｂの点線で囲まれた円を参照）。この曲率半径ｒの値により突起部１００の先端の電界強度が異なる。ｒが小さいほど電気力線の集中が生じるため突起先端に高い電界を形成することが可能となる。

一方、後述するように、突起部１００の先端をゲート電極５から離す（距離ｄを大きくする）ことで、ゲート電極５の裏面５２における電子の散乱を減らし、結果、電子放出効率を向上させることができる。また、オフセット量Ｄｘが大きくなるほど、ゲート電極５に衝突しない電子軌道（このような電子軌道を高効率軌道とよぶ）をもつ電子が増加し、電子放出効率が向上する。更に、突起部１００の第１斜面１００Ａ（ゲート電極５と対向する面）に傾斜をもたせることで、突起部１００の先端から放出された電子が凹部７の外側へと飛び出しやすい電位分布が形成され、高効率軌道をもつ電子が更に増加する。突起部１００の高さｈは、凹部７の高さ（第２絶縁層４の厚さＴ２）より小さくてもよいし（
図３Ａ参照）、凹部７の高さと同じかそれより大きくてもよい（図３Ｂ参照）。

しかしながら、オフセット量Ｄｘを大きくし、かつ、第１斜面１００Ａを傾斜させて凹部７内へ入り込ませると、突起部１００の先端とゲート電極５の距離ｄよりも、第１斜面１００Ａの最近接部とゲート電極５の間の距離ｄ０のほうが小さくなる。ｄ＞ｄ０になると、突起部１００の先端の電界強度よりも第１斜面１００Ａの最近接部の電界強度のほうが大きくなる可能性がある。その場合、第１斜面１００Ａからの電子放出が生じるため、ゲート電極５で散乱する電子が増加し、電子放出効率の低下を招く。

このような第１斜面１００Ａからの電子放出を防ぐためには、突起部１００の先端の電界強度Ｅが第１斜面１００Ａの最近接部の電界強度Ｅ０よりも大きくなるようにすればよい。突起部１００の先端の電界強度Ｅは（βｒ×１／ｄ）Ｖｇで決定され、第１斜面１００Ａの最近接部の電界強度Ｅ０は（β０×１／ｄ０）Ｖｇで決定される。ここでβｒは突起部１００の先端の形状による電界増倍係数であり、β０は第１斜面１００Ａの最近接部の形状による電界増倍係数である。電界増倍係数は、平面形状では１となり、尖った形状ほど大きい値となる係数である。Ｖｇはゲート電極５とカソード電極２の間に印加される電圧である。Ｅ＞Ｅ０の関係を得るには、（βｒ×１／ｄ）Ｖｇ＞（β０×１／ｄ０）Ｖｇ、すなわち、（βｒ／β０）＞（ｄ／ｄ０）を満足するように、エミッタ形状を設計すればよい。具体的には、突起部１００の先端の電荷増倍係数βｒを大きくするため、突起部１００の先端の曲率半径ｒをできるだけ小さくするとよい。なお、第１斜面１００Ａの最近接部を平面とみなせる場合は、βｒ＞（ｄ／ｄ０）を満足するように、曲率半径ｒを設定すればよい。

突起部１００の第１斜面１００Ａの下端は凹部７内に入り込ませる必要があるため、第１斜面１００Ａ自体の傾斜角を変えることは好ましくない。そこで、本実施形態では、突起部１００のカソード電極側の側面をえぐることで、第２斜面１００Ｂを第１斜面１００Ａと同じ方向に傾斜させる。つまり、図３Ｂに示す、第２斜面１００Ｂと第１絶縁層３の上面（基板１の表面）とのなす角θ２が９０度より小さくなるように、第２斜面１００Ｂを形成する。これにより、第１斜面１００Ａと第２斜面１００Ｂのなす角が小さくなり、結果として、突起部１００の先端の曲率半径ｒを小さくすることができる。

上記のようなエミッタ形状を採用することにより、突起部１００の先端からの電子放出が支配的となり、高い電子放出効率を実現できる。

突起部１００は、図３Ｂで示されるように、凹部７内に、角部３２から距離ｘだけ入り込んでいる。これにより以下の３つのメリットがある。
（１）電子放出部となる突起部１００が第１絶縁層３と広い面積を持って接触し、機械的な密着力があがる（密着強度の上昇）。
（２）電子放出部となる突起部１００と第１絶縁層３との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく第１絶縁層３に逃がすことが可能となる（熱抵抗の低減）。
（３）第１絶縁層３の上面に対して傾斜を備えることで、絶縁層―真空−金属界面で生じる三重点（図３ＢのＴＧ）での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。

（電子放出効率の説明）
図２は、電子放出素子の電子放出特性を測定するときの電源及び電位の関係を示す図である。ここでＶｆはカソードとゲートとの間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソードとアノード電極２０の間に印加される電圧、Ｉｅは電子放出電流である。ここで、電子放出効率（η）は、素子に電圧（Ｖｆ）を印加したときに検出される
電流（Ｉｆ）と真空中に取り出される電流（Ｉｅ）を用いて、効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。

（電子放出における散乱の説明）
図２において、突起部１００からゲート電極５に向かって放出された電子は、ゲート電極５に衝突するものと、ゲート電極５に衝突しないものとがある。電子のゲート電極５への衝突箇所は、ゲート電極５の側面５１とゲート電極５の下面５２（凹部７内に露出する面）とに大別されるが、多くの電子は側面５１に衝突する。衝突箇所が側面５１と下面５２のいずれの場合であっても、ゲート電極５に衝突した電子は等方的に散乱する。しかし電子がどの面で散乱するかは効率に大きく影響する。突起部１００の先端を可能な限りゲート電極５から離すこと、つまりオフセット量Ｄｘと距離ｄを大きくすることで、ゲート電極５の下面５２における電子の散乱を減らし、結果、電子放出効率を向上させることができる。

ゲート電極５で散乱された電子の多くは、ゲート電極５で弾性散乱を繰り返す（多重散乱）。ゲート電極５の上部では電子が散乱できずに陽極側に飛び出す。効率の向上は、電子のゲート電極５での散乱回数（落下の回数）を減少させることによって実現される。

散乱回数、距離について図２を用いて説明する。この電子放出素子の電位領域は、間隙８をはさんで、ゲート電極５に印加される電圧で決まる高電位領域と、カソード電極２及び導電性膜６Ａに印加される電圧で決まる低電位領域とを有する。図２中の符号Ｓ１、Ｓ２、Ｓ３は、ゲート及びカソードの電位から決定される各々の領域長であり、単なる電極厚さ、絶縁層厚さなどとは異なるものである。

電子放出素子のゲートとカソード間に電圧Ｖｆを印加すると、低電位領域の先端から高電位領域に電子が放出され、電子が高電位領域の先端部で等方的に散乱する。高電位領域の先端部で散乱した電子の多くは、高電位領域で弾性散乱を１回から数回にわたって繰り返す。

本構成において、散乱の挙動の詳細な検討を行った結果、以下のことが判明した。つまり、高電位領域を形成するゲート電極（またはこれと接続する同電位の部材）に用いた材料の仕事関数φｗｋと駆動電圧Ｖｆの関数として、さらに、Ｓ１、Ｓ３の距離の関数すなわち、放出部近傍の形状の効果により、効率向上が可能となる領域が存在する。

解析的な検討の結果、Ｓ１ｍａｘ（ゲート電極５と導電性膜６Ｂの合計の厚み）に関しての以下の式が導かれる。

Ｓ１ｍａｘ＝Ａ×ｅｘｐ［Ｂ×（Ｖｆ−φｗｋ）／（Ｖｆ）］・・・（３）
Ａ＝−０．７８＋０．８７×ｌｏｇ（Ｓ３）
Ｂ＝８．７
ここで、Ｓ１、Ｓ３は距離（単位はｎｍ）、φｗｋは高電位領域を形成するゲート電極（またはこれと接続する同電位の部材）の仕事関数の値（単位はｅＶ）、Ｖｆは駆動電圧（単位はＶ）、ＡはＳ３の関数、Ｂは定数である。

電子放出効率には、散乱に関わるパラメータとしてＳ１が重要であり、Ｓ１を（３）式を満足するように設定すれば、著しく効率向上の効果が得られる。

また、前述の図３Ｂのようなエミッタ形状によって電子放出効率を向上できるので、要求される効率が一定条件であれば、前述の式（３）のＳ１を大きく設定できることになる。つまり、本実施形態のエミッタ形状を用いることで、従来よりもゲート電極５を厚くす
ることができる。これによりゲート構造を強固なものとしえるので、長時間の駆動に耐えうる安定した素子を提供できる。

（電子放出素子の製造方法）
図４Ａ〜図４Ｇを参照して、本発明の実施の形態に係る電子放出素子の製造方法の一例を説明する。図４Ａ〜図４Ｇは、本発明の実施の形態に係る電子放出素子の製造工程を順に示した模式図である。また電子放出部の詳細形状の説明については図３Ａ、図３Ｂを用いる。

（工程１）
基板１は電子放出素子を支持するための基板である。石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラスなどを用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程などを経るので、積層する部材と熱膨張率差が小さいものが望ましい。また熱処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が望ましい。

第１絶縁層３となる絶縁層３０を基板１の表面に形成し、続いて、第２絶縁層４となる絶縁層４０を絶縁層３０の上面に積層する。そして、絶縁層４０の上面にゲート電極５となる導電層５０を積層する（図４Ａ）。絶縁層４０の材料は、絶縁層３０の材料よりも、後述する工程３で用いるエッチング液（エッチャント）に対してエッチング量が多くなるように、絶縁層３０の材料とは異なる材料が選択される。

絶縁層３０（第１絶縁層３）は、加工性に優れる材料からなり、たとえば窒化シリコン（典型的にはＳｉ_３Ｎ_４）や酸化シリコン（典型的にはＳｉＯ_２）である。絶縁層３０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層３０の厚さは、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。

絶縁層４０（第２絶縁層４）は、加工性に優れる材料からなり、たとえば窒化シリコン（典型的にはＳｉ_３Ｎ_４）や酸化シリコン（典型的にはＳｉＯ_２）である。絶縁層４０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層４０の厚さは、絶縁層３０よりも薄く、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。

尚、絶縁層３０と絶縁層４０を基板１上に積層した後に工程３にて凹部７を形成する必要がある。そのため、上記第２エッチング処理に対して、絶縁層３０よりも絶縁層４０の方がよりエッチング量が多い関係に設定する。望ましくは絶縁層３０と絶縁層４０との間のエッチング量の比は、１０以上であることが好ましく、５０以上であることが更に好ましい。

このようなエッチング量の比を得るためには、例えば、絶縁層３０を窒化シリコン膜で形成し、絶縁層４０を酸化シリコン膜やリン濃度の高いＰＳＧやホウ素濃度の高いＢＳＧ膜等で構成すれば良い。尚、ＰＳＧはリンシリケートガラスであり、ＢＳＧはボロンシリケートガラスである。

導電層５０（ゲート電極５）は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。

ゲート電極５となる導電層５０の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、炭化物や硼化物や窒化物も使用でき、Ｓｉ，Ｇｅ等の半導体も使用できる。

また、導電層５０（ゲート電極５）の厚さは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。ゲート電極５となる導電層５０は、カソード電極２に比べてその膜厚が薄い範囲で設定される場合があるので、カソード電極２の材料よりも低抵抗な材料であることが望ましい。

（工程２）
次に、導電層５０、絶縁層４０、絶縁層３０に対するエッチング処理（第１エッチング処理）を行う。

第１エッチング処理は、具体的には、フォトリソグラフィー技術等により導電層５０上にレジストパターンを形成したのち、導電層５０、絶縁層４０、絶縁層３０をエッチングする処理である。工程２により、基本的には、図３Ｂなどに示した電子放出素子を構成する第１絶縁層３とゲート電極５が形成される（図４Ｂ）。尚、図４Ｂなどに示す様に、この工程で形成される第１絶縁層３の側面（斜面）２２と基板１の表面とが成す角度（θ）が９０°よりも小さい角度となるようにすることが好ましい。

上記第１エッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることが好ましい。

ＲＩＥに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、ＣＦ_４やＣＨＦ_３やＳＦ_６などのフッ素系ガスが選ばれる。また加工する対象部材がＳｉやＡｌのような塩化物を形成する材料である場合には、Ｃｌ_２、ＢＣｌ_３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保あるいはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加する。

（工程３）
続いて、絶縁層４０に対するエッチング処理（第２エッチング処理）を行う（図４Ｃ）。これにより絶縁層の側面（斜面）に凹部７が形成される。

上記第２エッチング処理は、例えば絶縁層４０が酸化シリコンで形成され第１絶縁層３（絶縁層３０）が窒化シリコンで形成されている場合、エッチング液は通称バッファードフッ酸（ＢＨＦ）を用いればよい。バッファードフッ酸（ＢＨＦ）はフッ化アンモニウムとフッ酸との混合溶液である。また、絶縁層４０が窒化シリコンで形成され第１絶縁層３（絶縁層３０）が酸化シリコンで形成されている場合は、エッチャントは熱リン酸系エッチング液を使用すればよい。

凹部７の深さ（奥行き方向の距離）は、電子放出素子のリーク電流に深く関わる。凹部７を深く形成するほどリーク電流の値が小さくなる。しかし、あまり凹部７を深くするとゲート電極５が変形する等の課題が発生する。このため、実用的には３０ｎｍ以上２００ｎｍ以下に設定される。

（工程４）
導電性膜（６Ａ）を構成する材料からなる膜６０Ａを、基板１の表面から、第１絶縁層
３のカソード電極２側の側面となる斜面２２を経て、第１絶縁層３の上面２１に至るように、堆積する。また、同時に、導電性膜（６Ｂ）を構成する材料からなる膜６０Ｂを、ゲート電極５の上に堆積する。このようにして、導電性膜６０Ａおよび６０Ｂを形成する（図４Ｄ）。

導電性膜（６０Ａ、６０Ｂ）の材料は、導電性があり、電界放出する材料であればよく、好ましくは、２０００℃以上の高融点の材料から選択される。また、導電性膜６０Ａの材料は、５ｅＶ以下の低仕事関数材料であり、その酸化物が簡易にエッチング可能な材料で形成されることが好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、或いは炭化物、硼化物、窒化物も使用可能である。工程５において、金属と金属酸化物のエッチング特性の差を利用した、表面酸化膜のエッチング処理を行う場合があるので、導電性膜（６０Ａ、６０Ｂ）の材料は、ＭｏまたはＷを用いることが好ましい。

導電性膜（６０Ａ、６０Ｂ）は、蒸着法、スパッタ法等の一般的な真空成膜技術により形成される。

（工程５）
続いて、導電性膜（６０Ａ、６０Ｂ）に対してエッチング処理（第３エッチング処理）を行う。第３エッチング処理は導電性膜（６０Ａ、６０Ｂ）の膜厚方向におけるエッチング処理を主眼とした処理である。

工程５により、工程４で接触していた導電性膜６０Ａと導電性膜６０Ｂとの間に間隙８が形成される。また、導電性膜６０Ａの端部（突起部１００）の先鋭化を行うことができる。また、凹部内に付着している余計な導電材料（導電性膜（６０Ａ、６０Ｂ）を構成する材料）を除去することができる。これらの結果、導電性膜６Ａと導電性膜６Ｂとが形成される（図４Ｅ、図４Ｆ）。

前述したように、本発明においては効率良く電子を取り出すため、突起部１００が最適な形状（図３Ｂ参照）になるように、蒸着の角度と成膜時間、形成時の温度および形成時の真空度を制御する。具体的には、凹部７への突起部１００の入り込み量ｘは、１０ｎｍ〜６０ｎｍ、更に好ましくは、２０ｎｍ〜３０ｎｍとする。また、第１絶縁層３の上面と突起部１００の第１斜面１００Ａとの間の角度（図３Ｂのθ１）は９０度より大きく１８０度より小さくする。また、第１絶縁層３の上面（基板１の表面）と第２斜面１００Ｂとの間の角度（図３Ｂのθ２）は９０度より小さく、さらに好ましくは８０度以下６０度以上となるようにする。エミッタである突起部１００の形状（入り込み量ｘ、角度θ１、θ２）を上記の範囲に設定することで、機械的な強度を維持しつつ、突起部１００の先端の曲率半径ｒを十分小さくでき、高い電子放出効率を実現することができる。

ここで突起部１００をより好ましい形状とするために、上記第３エッチング処理に加えて、ドライエッチングを行うことが好ましい。

（工程６）
導電性膜６Ａに電子を供給するためのカソード電極２を形成する（図４Ｇ）。この工程は、他の工程の前や後に変更することもできる。尚、カソード電極２を用いずに、カソード電極２の機能を導電性膜（カソード）６Ａが兼ねることもできる。その場合には、工程６は省略できる。

カソード電極２は、前記ゲート電極５と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成することができる。カ
ソード電極２の材料は、ゲート電極５と同じ材料であってもよく、異なる材料であってもよい。カソード電極２の厚さとしては、数十ｎｍから数μｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。

基本的には、以上の（工程１）〜（工程６）により、図３Ａ、図３Ｂに示した電子放出素子を形成することができる。

尚、上記工程５における第３エッチング処理により、導電性膜６Ａの第１絶縁層３の側面に位置する部分があまりに高抵抗になる場合や、そのほとんどが除去されてしまう場合などがある（図５Ａ）。そこで、以下の工程７を更に行うことができる。

（工程７）
上記工程５又は工程６の後に、少なくとも第１絶縁層３の側面上（側面に導電性膜６Ａが残っていればその上）に導電性材料を堆積させて、被膜９Ａを形成する。被膜９Ａを構成する材料は導電性膜６Ａと同じ材料で形成しても良いし、別材料で形成しても良い（図５Ｂ）。この工程では、同時に、導電性膜６Ｂ上にも被膜９Ｂを設ける場合もある。

被膜９Ａとして低仕事関数材料の膜を用いる場合には、上述したように、第１絶縁層３の斜面上に設けることに加え、少なくとも突起部１００の先端を被膜９Ａで覆う。低仕事関数材料の膜としては、導電性膜６Ａよりも低仕事関数の材料からなる膜であれば良い。例えばｎ型ダイヤモンド膜や、窒素ドープしたテトラヘデラルアモルファスカーボン（ｔａ−Ｃ）膜や、酸化イットリウム膜などを好適に用いることができる。

（画像表示装置の構成）
以下、上記電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図９〜図１０を用いて説明する。

図９において、６１は基板、６２はＸ方向配線、６３はＹ方向配線であり、また、６４は上記した電子放出素子、６５は結線である。尚、Ｘ方向配線６２は、上述のカソード電極２を共通に接続する配線であり、Ｙ方向配線６３は上述のゲート電極５を共通に接続する配線である。

ｍ本のＸ方向配線６２は、ＤＸ１，ＤＸ２，…ＤＸｍからなり、真空蒸着法，印刷法，スパッタ法等を用いて形成された金属等の導電性材料で構成することができる。配線の材料、膜厚、巾は、適宜設計される。

Ｙ方向配線６３は、ＤＹ１，ＤＹ２，…ＤＹｎのｎ本の配線よりなり、Ｘ方向配線６２と同様に形成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。

不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等を用いて形成される。例えば、Ｘ方向配線６２を形成した基板６１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線６２とＹ方向配線６３は、それぞれ外部端子として引き出されている。

配線６２と配線６３を構成する材料、結線６５を構成する材料及びカソード、ゲートを構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。

Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を選択するための走査信号を印加するための不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、入力信号に応じて、角列の電子放出素子６４に供給する変調信号を生成するための不図示の変調信号発生手段が接続される。

各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。

上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。

このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１０を用いて説明する。図１０は画像表示装置の画像表示パネル７７の一例を示す模式図である。

図１０において、６１は電子放出素子を複数配した基板、７１は基板６１を固定したリアプレートである。また、７６は、ガラス基板７３の内面に、アノードであるメタルバック７５と、発光体の膜７４としての蛍光体膜等が形成されたフェースプレートである。

また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等の接合材を用いて封着（接合）されている。７７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。

また、６４は、図１Ａにおける電子放出素子に相当するものであり、６２，６３は、電子放出素子のカソード電極２、ゲート電極５とそれぞれ接続されたＸ方向配線及びＹ方向配線である。図１０では電子放出素子６４と配線６２、６３との位置関係は模式的に示されている。実際には、配線６２と配線６３との交差部の脇の基板上に電子放出素子６４が配置されている。

画像表示パネル７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に基板６１の強度を補強する目的で設けられるため、基板６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。

即ち、基板６１に直接支持枠７２を封着するとともに、支持枠とフェースプレート７６とを封着して外囲器７７を構成しても良い。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ画像表示パネル７７を構成することもできる。

表示パネル７７は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路（不図示）と接続している。

端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル７７内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。

一方、端子Ｄｏｙ１乃至Ｄｏｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。

高圧端子Ｈｖには、直流電圧源Ｖａ（不図示）より、例えば１０［ｋＶ］の直流電圧が供給される。

上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現することができる。

＜実施例＞
以下、上記実施の形態に基づいた、より具体的な実施例について説明する。

（実施例１）
図４Ａ〜図４Ｆを参照して、本実施例に係る電子放出素子の製造方法を説明する。

基板１は高歪点低ナトリウムガラス（旭硝子（株）製ＰＤ２００）を用いている。

まず最初に、図４Ａに示すように基板１上に絶縁層３０、４０と、導電層５０を積層する。

絶縁層３０は、加工性に優れる材料からなる絶縁性の膜であり、窒化シリコン（Ｓｉ_３Ｎ_４）膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。

絶縁層４０は、加工性に優れる材料からなる絶縁性の膜である酸化シリコン（ＳｉＯ_２）であり、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。

導電層５０は窒化タンタル（ＴａＮ）膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。

次に、図４Ｂに示すように、フォトリソグラフィー技術により導電層５０上にレジストパターンを形成したのち、ドライエッチング手法を用いて導電層５０、絶縁層４０、絶縁層３０を順に加工する。この第１エッチング処理により、導電層５０はパターニングされてゲート電極５となり、絶縁層３０はパターニングされて第１絶縁層３となる。

この時の加工ガスとしては、絶縁層３０、４０及び導電層５０にはＣＦ_４系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３０，絶縁層４０，及びゲート電極５のエッチング後の側面の角度は基板の表面（水平面）に対しておよそ８０°の角度で形成されていた。

レジストを剥離した後、図４Ｃに示すようにＢＨＦ（ステラケミファ（株）製 高純度バッファードフッ酸ＬＡＬ１００）を用いて、凹部７の深さが約１００ｎｍになるように、絶縁層４０をエッチングした。この第２エッチング処理により、絶縁層３，４からなる段差形成部材１０に凹部７を形成した。

図４Ｄに示すようにモリブデン（Ｍｏ）を、第１絶縁層３の斜面上と上面（凹部の内表面）上、及びゲート電極５上に付着させ、導電性膜６０Ａと導電性膜６０Ｂを同時に成膜した。この時、図４Ｄに示す様に、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜した。

本実施例では成膜方法としてスパッタ法を用いた。基板１の表面の角度をスパッタターゲットに対して水平になるようにセットした。ここではスパッタ粒子が限られた角度（具体的には、スパッタ粒子の入射方向と基板１の表面の法線とのなす角度が、０±１０°の
範囲）で基板１の表面に入射されるよう、基板１とターゲットの間に遮蔽板を設けた。更に、アルゴンプラズマをパワー３ｋＷ、真空度０．１Ｐａで生成し、基板１とＭｏターゲットとの距離を６０ｍｍ以下（０．１Ｐａでの平均自由行程）になるように基板１を設置した。そして、絶縁層３の斜面上のＭｏの厚さが６０ｎｍになるように１０ｎｍ／ｍｉｎの蒸着速度で形成した。

このとき、凹部７内への導電性膜の入り込み量（図３Ｂにおける距離ｘ）が３５ｎｍ、凹部７の内表面（絶縁層３の上面）と突起部との間の角度（図３Ｂにおけるθ１）が１１０°となるように導電性膜６０Ａを形成した。

ＴＥＭ（透過電子顕微鏡）観察とＥＥＬＳ（電子エネルギー損失分光）分析を行った。その結果をもとに、Ｍｏの膜密度を算出したところ、膜密度の大きい部分（図６の６Ａ１および６Ｂ１に相当）は１０．０ｇ／ｃｍ^３、小さい部分（図６の６Ａ２および６Ｂ２に相当）は７．８ｇ／ｃｍ^３であった。

次に、図７Ａ〜図７Ｃに示す様に、Ｍｏからなる導電性膜６０Ａと導電性膜６０Ｂを、複数に分割するパターニング処理を行った。

ここでは、導電性膜６Ａ１〜６Ａ４の幅Ｗ（図７Ｃ）が３μｍのライン＆スペース、またライン＆スペースを合計した形成幅が１００μｍになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いて短冊化された導電性膜６Ａ１〜６Ａ４及び導電性膜６Ｂ１〜６Ｂ４を形成した。この時の加工ガスとしては、モリブデンはフッ化物を作る材料であるので、ＣＦ_４系のガスが用いられた。

但し、この段階では、図４Ｄに示す様に短冊化された導電性膜６０Ａ（導電性膜６Ａ１〜６Ａ４）と導電性膜６０Ｂ（導電性膜６Ｂ１〜６Ｂ４）はそれぞれ接触している。

次に、電子放出部となる間隙を形成する為に、図４Ｅに示す様に、短冊化した導電性膜６０Ａ（導電性膜６Ａ１〜６Ａ４）と導電性膜６０Ｂ（導電性膜６Ｂ１〜６Ｂ４）に対してエッチング処理（第３エッチング処理）を行った。

ここでのエッチング処理は、Ｍｏからなる導電性膜６０Ａ（導電性膜６Ａ１〜６Ａ４）と導電性膜６０Ｂ（導電性膜６Ｂ１〜６Ｂ４）の表面を酸化する工程と、酸化した表面を除去する工程が含まれている。

具体的には、Ｍｏを酸化する方法としてはエキシマＵＶ（波長：１７２ｎｍ、照度：１８ｍｗ／ｃｍ^２）露光装置を使用して、大気下で３５０ｍＪ／ｃｍ^２照射した。この条件で、膜密度の小さい斜面では３ｎｍ程度、膜密度の大きい部分では１〜２ｎｍ程度の膜厚で導電性膜６０Ａ（導電性膜６Ａ１〜６Ａ４）と導電性膜６０Ｂ（導電性膜６Ｂ１〜６Ｂ４）の表面に酸化層が形成された。続いて温水（４５℃）に５分間浸漬させて酸化モリブデン層を除去した。このエキシマＵＶによる酸化（３５０ｍＪ／ｃｍ^２照射）と温水（４５℃、５分間浸漬）による酸化膜除去の工程を１サイクルとして、これを３サイクル行った。

この工程で、導電性膜６０Ａ（導電性膜６Ａ１〜６Ａ４）と導電性膜６０Ｂ（導電性膜６Ｂ１〜６Ｂ４）が分割され、かつ図６で示したＭｏの膜密度の差によりエッチングレートが異なる事により、導電性膜６０Ａ（導電性膜６Ａ〜６Ａ４）の端部が突起状に形成された（図４Ｅ）。

続いて、ドライエッチングにより導電性膜６０Ａの突起部の先端形状を先鋭化する処理
を行なった。ここではＣＦ_４／４０ｓｃｃｍ、Ａｒ／１６０ｓｃｃｍの混合ガスを用いて装置内の圧力を４Ｐａとし、４００ｗのパワーを導入し、９０秒間処理する事により、突起部１００を好ましい形状とした（図４Ｆ）。この処理により、突起部１００の第２斜面１００Ｂの角度（図３Ｂのθ２）を９０度よりも小さくすることができる。上記処理時間、パワー、混合比を変化させることで、θ２を制御することができる。尚、ここではドライエッチングを用いて、θ２を９０度よりも小さくしたが、非エッチング部分（エッチングせずに残す部分）にマスクを施した後にウエットエッチング処理を行うことでによってθ２を９０度よりも小さくすることもできる。

断面ＴＥＭによる解析の結果、図４Ｆのように、電子放出部となる導電性膜６Ａ（導電性膜６Ａ１〜６Ａ４）の各突起部１００とゲート電極５との間の最短距離８が平均的に２０ｎｍとなっていた。また、各突起部１００の第２斜面１００Ｂの角度（図３Ｂのθ２）は、７５度であった。

次に図４Ｇに示すように、電極２を形成した。電極２には銅（Ｃｕ）を用いた。その作成方法としてはスパッタ法を用い、その厚さは、５００ｎｍであった。

以上の方法で電子放出素子を形成した後、図２に示した構成で電子放出素子の特性を評価した。

ここで、特性の評価では、ゲート電極５（及び導電性膜６Ｂ１〜６Ｂ４）の電位を３０Ｖとし、導電性膜６Ａ１〜６Ａ４の電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６Ａ１〜６Ａ４との間に３０Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは６μＡであり、平均１８％の電子放出効率が得られる電子放出素子が得られた。

この電子放出素子を用いた画像表示装置では、電子ビームの成形性に優れた表示装置を提供できる。また、表示画像の良好な表示装置を実現できるとともに、効率向上に伴う、低消費電力な画像表示装置が提供できる。

（比較例）
比較の為に、実施例１の電子放出素子に対して、電子放出部である突起部の形状のみを変更する目的で、図８に示したθ２が約９０度（９０度よりも若干大きい角度）である電子放出素子を作成した。

実施例１と同様な製法で、導電性膜６Ａおよび６Ｂの成膜時に、実施例１で用いていた遮蔽版を取り除いて、スパッタ粒子の入射角度に分布をもたせた（これにより図６で示したＭｏの各所の膜密度差が小さくなり、導電性膜６Ａの突起形状を作成するエッチングの際に各所のエッチングレートに差が生じるのが抑制される）。また、実施例１で行った、エキシマＵＶによる酸化と温水による酸化膜除去の工程後のドライエッチングは本比較例では行わなかった。その他は実施例１と同様な工程により、電子放出素子を得た。

断面ＴＥＭによる解析の結果、図８の電子放出部となる導電性膜６Ａ（導電性膜６Ａ１〜６Ａ４）の各突起部１１０とゲート電極５との間の最短距離８が実施例１の電子放出素子と同等で平均的に２０ｎｍであった。しかし、突起部１１０の第２斜面１１０Ｂの角度θ２は約９０度であった。

図２に示した構成でこの電子放出素子の特性を評価した。ゲート電極５（及び導電性膜６Ｂ１〜６Ｂ４）の電位を３０Ｖとし、導電性膜６Ａ１〜６Ａ４の電位をカソード電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６Ａ１〜６Ａ４との間
に３０Ｖの駆動電圧を印加したところ、電子放出電流Ｉｅはほとんど観測されなかった。そこで、電圧を３５Ｖとした結果、得られた電子放出電流は６μＡであったが、電子放出効率は平均３％となった。

実施例１の電子放出素子に比較し、図８のθ２の角度が大きくなった事で導電性膜６Ａの突起部１１０の先端の電界集中度が減少し、先端以外の場所から電子放出が生じたと考えられる。おそらくは、突起部１１０の第１斜面１１０Ａとゲート電極５の距離が最短となる箇所から電子放出が生じた結果、アノード電極に到達せずに、ゲート電極５に吸収される電子が増えてしまったことが原因と考えられる。

（実施例２）
本実施例で作成した電子放出素子の基本的な作成方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。

本実施例では、導電性膜６Ａと導電性膜６Ｂの分割処理を行わず、図１Ａに示すように、１つの導電性膜６Ａ、６Ｂを形成した。ここで導電性膜の幅は１００μｍとなるようにした。それ以外の工程は実施例１とまったく同様として電子放出素子を作成し、図２に示した構成で特性を評価した。ここで特性の評価は、ゲート電極５（及び導電性膜６Ｂ）の電位を３３Ｖとし、導電性膜６Ａの電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５と導電性膜６Ａとの間に３３Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは１２μＡであり、平均１７％の電子放出効率が得られる電子放出素子が得られた。

（実施例３）
本実施例で作成した電子放出素子の基本的な作製方法は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。

実施例１と同様の製造方法で第３エッチング処理までを実施した。但し、本実施例では酸化工程と除去工程との繰り返しを、実施例１では３サイクルであったのを、６サイクルに変更した。この結果、導電性膜６Ａ（導電性膜６Ａ１〜６Ａ４）の突起部の先鋭化は実施例１に比べて更に促進した。一方で、導電性膜６Ａ１〜６Ａ４と導電性膜６Ｂ１〜６Ｂ４との間の間隙は２５ｎｍまで拡がり、第１絶縁層３の斜面上のＭｏはほとんど除去されていた（図５Ａ）。

次いで、図５Ｂに示した様に、導電性膜６Ａ１〜６Ａ４と導電性膜６Ｂ１〜６Ｂ４の上と、第１絶縁層３の斜面上に、導電性の被膜（９Ａ、９Ｂ）を形成した。ここでは、被膜は、ｎ型ダイヤモンド膜（９Ａ、９Ｂ）をＣＶＤ法によって形成した。このとき、素子部のみが開口したメタルマスクを用いてｎ型ダイヤモンド膜（９Ａ、９Ｂ）を堆積させた。尚、ｎ型ダイヤモンド膜（９Ａ、９Ｂ）の厚さは１０ｎｍになるように成膜した。尚、本実施例の形態の場合には、突起部上のｎ型ダイヤモンド膜（９Ａ、９Ｂ）から電子が放出される。

断面ＴＥＭによる解析の結果、図５Ｂにおける電子放出部となる突起部上のｎ型ダイヤモンド膜９Ａとゲート電極５との間の最短距離８が平均的に１５ｎｍとなっていた。

次いで、実施例１と同様に電極２としてＣｕを形成した。

以上の方法で電子放出素子を形成した後、図２に示した構成で電子放出素子の特性を評価した。

ここで、特性の評価では、ゲート電極５（及び導電性膜６Ｂ１〜６Ｂ４及びｎ型ダイヤモンド膜９Ｂ）の電位を２６Ｖとし、ｎ型ダイヤモンド膜９Ａの電位を電極２を介して０Ｖに規定した。これによって、ゲート電極５とｎ型ダイヤモンド膜９Ａの間に２６Ｖの駆動電圧を印加した。その結果、平均の電子放出電流Ｉｅは７μＡであり、平均１８％の効率が得られる電子放出素子が得られた。また、本実施例の電子放出素子は、実施例１の電子放出素子よりも安定な電子放出を長期に渡って維持することができた。

２ カソード電極
３ 第１絶縁層
４ 第２絶縁層
５ ゲート電極
６Ａ 導電性膜
７ 凹部
９Ａ 被膜
２０ アノード電極
１００ 突起部（エミッタ）
１００Ａ 第１斜面
１００Ｂ 第２斜面

Claims (5)

1. 側面を有する絶縁層と、
   前記絶縁層の前記側面に形成された凹部と、
   前記凹部の上方に配置されたゲート電極と、
   前記凹部の下側のへりに配置され、前記凹部側の第１斜面と前記凹部とは反対側の第２斜面を有するくさび形のエミッタと、を備え、
   前記エミッタの前記第１斜面の下端は前記凹部内に入り込んでおり、
   前記エミッタの第１斜面と前記第２斜面はともに前記凹部の外側に傾いている
   ことを特徴とする電子放出素子。
2. 前記エミッタの先端が、前記ゲート電極の側端より水平方向外側に突き出していることを特徴とする請求項１に記載の電子放出素子。
3. 前記エミッタが、前記エミッタの材料よりも低い仕事関数の膜で覆われていることを特徴とする請求項１または２に記載の電子放出素子。
4. 複数の前記エミッタを有することを特徴とする請求項１〜３のうちいずれかに記載の電子放出素子。
5. 複数の電子放出素子と、前記複数の電子放出素子から放出された電子により発光する発光体と、を備える画像表示装置であって、
   前記複数の電子放出素子のそれぞれが、請求項１〜４のうちいずれかに記載の電子放出素子であることを特徴とする画像表示装置。

Images