JP2012156034A - 電子放出素子、電子線装置及び画像表示装置の製造方法 - Google Patents
電子放出素子、電子線装置及び画像表示装置の製造方法 Download PDFInfo
- Publication number
- JP2012156034A JP2012156034A JP2011014826A JP2011014826A JP2012156034A JP 2012156034 A JP2012156034 A JP 2012156034A JP 2011014826 A JP2011014826 A JP 2011014826A JP 2011014826 A JP2011014826 A JP 2011014826A JP 2012156034 A JP2012156034 A JP 2012156034A
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- surface portion
- electron
- insulating material
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
【課題】基板1上に順次積層された第一の絶縁材料層3aと第二の絶縁材料層3bで構成された段差形成部材4の上面にゲート7を有し、第一の絶縁材料層3aの側面部20に先端がゲート7に対向するカソード8が設けられた電子放出素子の製造に際し、カソード8の断線を防止しつつ均一な電子放出特性の電子放出素子を製造できるようにし、もって安定した性能の電子線装置及び画像表示装置を歩留まりよく製造できるようにする。
【解決手段】第一の絶縁材料層3aの側面部20の上端から高さ方向中間部までの上段側面部21の傾斜角θ1を80度乃至90度とすると共に、高さ方向中間部から下端までの下段側面部22の傾斜角θ2が80度より小さく、しかも上段側面部21の高さT1を5乃至15nmとした側面部20に対して、カソード8の構成材料を基板1の表面に対する垂直方向から供給してカソード8を形成する。
【選択図】図1
【解決手段】第一の絶縁材料層3aの側面部20の上端から高さ方向中間部までの上段側面部21の傾斜角θ1を80度乃至90度とすると共に、高さ方向中間部から下端までの下段側面部22の傾斜角θ2が80度より小さく、しかも上段側面部21の高さT1を5乃至15nmとした側面部20に対して、カソード8の構成材料を基板1の表面に対する垂直方向から供給してカソード8を形成する。
【選択図】図1
Description
本発明は、電子放出素子、この電子放出素子を用いた電子線装置及びこの電子線装置を用いた画像表示装置の製造方法に関する。
従来、電子放出素子の製造方法として、特許文献1に示される製造方法が知られている。この特許文献1に示される電子放出素子の製造方法では、まず、基板上に第一の絶縁材料、第二の絶縁材料、第一の導電材料の順に積層し、レジストパターンを形成した後に第一のエッチング工程を施す。これにより、上面にゲートを構成する第一の導電材料層を有し、基板の表面から立ち上がる少なくとも一の側壁面を有する段差形成部材を基板上に形成する。次いで、レジストを剥離した後、第二のエッチング工程により、第二の絶縁材料層をエッチングすることで、上記一の側壁面の第一の導電材料層の直下に凹部を形成する。その後、上記一の側壁面を構成する第一の絶縁材料層の側面部に対して斜め方向から、カソードを構成する第二の導電材料を供給する。これにより、第二の導電材料を凹部の下縁に付着させて、該下縁から上方に向かって突起した突起部を形成すると共に、上記第一の絶縁材料層の側面部に突起部に連なって付着させる。また、特許文献1の実施例には、第一のエッチング工程によって得た第一の絶縁材料層の側面部の角度が基板の水平面に対しておよそ80度の斜面であったことと、この側面部への第二の導電材料の付着を入射角度を40度又は20度として行ったことも開示されている。
上記従来の製造方法では、第一の絶縁材料層の側面部は、ほぼ一様な傾斜面として形成しており、しかもこの側面部に対して比較的小さな入射角度で第二の導電材料を供給して付着させている。この従来の製造方法の場合、得られる電子放出素子の電子放出特性にばらつきを生じやすいという問題がある。このため、上記従来の製造方法で製造した電子放出素子を用いて電子線装置を製造したり、この電子線装置を用いて画像形成装置を製造すると、性能の安定性が得にくいという問題がある。
ところで、詳しくは後述するが、本発明者は、この電子放出特性のばらつきを、第二の導電材料を供給する際の第一の絶縁材料層の側面部への入射角度を大きくすることで低減することができることを見出した。
しかしながら、第二の導電材料の入射角度を大きくすると、その後にウエットプロセス等を施したときに、第一の絶縁材料層の側面部へ付着させた第二の導電材料層の一部が剥がれやすくなる問題がある。第二の導電材料層はカソードを構成するもので、製造された電子放出素子のカソードは、第一の絶縁材料層の側面部に付着された第二の導電材料層部分を介して駆動用の配線へ接続されるが、上記剥離を生じると断線状態となる。このため、第二の導電材料の入射角度を大きくして製造した電子放出素子を用いて電子線装置を製造したり、この電子線装置を用いて画像形成装置を製造すると、歩留まりが低下してしまう問題がある。
本発明は、基板上に順次積層された第一の絶縁材料層と第二の絶縁材料層で構成された段差形成部材の上面にゲートを有し、第一の絶縁材料層の側面部に先端がゲートに対向するカソードが設けられた電子放出素子の製造方法を改善することを目的とする。具体的には、カソードの断線を防止しつつ均一な電子放出特性の電子放出素子を製造できるようにし、もって安定した性能の電子線装置及び画像表示装置を歩留まりよく製造できるようにすることを目的とする。
本発明は、基板上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングし、上面にゲートを構成する第一の導電材料層を有し、基板の表面から立ち上がる少なくとも一の側壁面を有する絶縁性の段差形成部材を基板上に形成する第一のエッチング工程と、
前記第二の絶縁材料層をエッチングし、前記一の側壁面における前記第一の導電材料層の直下に凹部を形成する第二のエッチング工程と、
カソードを構成する第二の導電材料を供給し、前記凹部の下縁に付着させて、該下縁から上方へ突起した突起部を形成すると共に、前記一の側壁面を構成する前記第一の絶縁材料層の側面部に前記突起部に連なって付着させる工程と
を備えた電子放出素子の製造方法において、
前記第一の絶縁材料層の前記側面部の上端から高さ方向中間部までの上段側面部の傾斜角を80度乃至90度とすると共に、前記高さ方向中間部から下端までの下段側面部の傾斜角が80度より小さく、しかも前記上段側面部の高さを5nm乃至15nmとした前記側面部に対して、前記第二の導電材料の供給を前記基板の表面に対する垂直方向から行うことを特徴とする電子放出素子の製造方法を提供するものである。
前記第二の絶縁材料層をエッチングし、前記一の側壁面における前記第一の導電材料層の直下に凹部を形成する第二のエッチング工程と、
カソードを構成する第二の導電材料を供給し、前記凹部の下縁に付着させて、該下縁から上方へ突起した突起部を形成すると共に、前記一の側壁面を構成する前記第一の絶縁材料層の側面部に前記突起部に連なって付着させる工程と
を備えた電子放出素子の製造方法において、
前記第一の絶縁材料層の前記側面部の上端から高さ方向中間部までの上段側面部の傾斜角を80度乃至90度とすると共に、前記高さ方向中間部から下端までの下段側面部の傾斜角が80度より小さく、しかも前記上段側面部の高さを5nm乃至15nmとした前記側面部に対して、前記第二の導電材料の供給を前記基板の表面に対する垂直方向から行うことを特徴とする電子放出素子の製造方法を提供するものである。
また、本発明は、上記電子放出素子の製造方法で製造した電子放出素子の前記第二の導電材料層で構成されたカソードを、前記側面部の下段に付着した前記第二の導電材料層部分である下段カソード部を介して配線に接続し、前記突起部に前記ゲートを介して対向させてアノード電極を配置することを特徴とする電子線装置の製造方法と、この電子線装置の製造方法で製造した電子線装置の前記アノード電極側に、電子の照射によって発光する発光部材を配置することを特徴とする画像表示装置の製造方法を提供するものでもある。
本発明では、第一の絶縁材料層の側面部における上段側面部の傾斜角を80度乃至90度とすると共に、第二の導電材料を基板の表面に対する垂直方向から供給している。このため、上段側面部に供給される第二の導電材料の入射角は80度乃至90度となり、従来に比して大きな入射角度となっている。また、上段側面部の傾斜角が80度乃至90度であると、図6に示すように、傾斜角の変動に伴う電子放出効率の変動が極めて小さいことから、製造される電子放出素子の特性が均一になる。従って、製造した電子放出素子を用いて製造した電子線装置や、この電子線装置を用いて製造した画像形成装置の性能の安定性が向上する。
一方、本発明では、第一の絶縁材料層の側面部における下段側面部の傾斜角が80度より小さくなっている。図9に示すように、傾斜角が小さいほど形成される第二の導電材料層の抵抗は小さくなる。これは傾斜角が小さいほど形成される第二の導電材料層の密度が高くなっていることを示している。つまり、下段側面部の傾斜角が80度より小さいことから、下段側面部の第二の導電材料層部分の密度は、上段側面部の第二の導電材料層部分より高くなっている。このため、下段側面部の第二の導電材料層部分は、耐剥離性が高く、その後の処理による剥離を防止することができる。また、上段側面部の傾斜角は下段側面部に比して大きいが、上段側面部の高さは5乃至15nmと小さい。しかも、密度の高い下段側面部の第二の導電材料層部分と、ほぼ水平な凹部の下縁に堆積された、密度が高い突起部分の第二の導電材料層部分とに挟まれることから、上段側面部の第二の導電材料層部分の剥離をも防止することができる。
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置等は、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。また、各図において同じ符号は同様の構成要素を示す。
<本発明により製造される電子放出素子>
まず、本発明で製造される電子放出素子の一例について図1を用いて説明する。
まず、本発明で製造される電子放出素子の一例について図1を用いて説明する。
図1中、1は基板、2は電極、3aは第一の絶縁材料で形成された第一の絶縁材料層、3bは第二の絶縁材料で形成された第二の絶縁材料層、5は第一の導電材料で形成された第一の導電材料層である。第一の絶縁材料層3a及び第二の絶縁材料層3bは、基板1の上に絶縁性の段差形成部材4を構成している。この段差形成部材4は、基板1の表面から立ち上がる少なくとも一の側壁面を有しており、この側壁面における第二の絶縁材料層3bの側面部はエッチングにより後退しており、第一の導電材料層5の直下に凹部9が形成されている。また、上記段差形成部材4の側壁面を構成する第一の絶縁材料層3aの側面部20は、二種類の傾斜角を有している。即ち、側面部20は、その上端から高さ方向中間部までの上段側面部21と、高さ方向中間部から下端までの下段側面部22とから構成されており、この上段側面部21と下段側面部22とは互いに傾斜角と高さが異なっている。上段側面部21の傾斜角をθ1、下段側面部22の傾斜角をθ2とすると、θ1よりθ2が小さくなっている。また、上段側面部21の高さをT1、下段側面部22の高さをT2とすると、T1よりT2の方が大きくなっている。なお、傾斜角とは、基板1に平行な面と斜面とがなす角を意味している。
第一の導電材料層5の上面及び上記第一の絶縁材料層3aの側面部20の上方の側面と、凹部9の下縁と、第一の絶縁材料層3aの側面部20と、側面部20に連なる基板1の表面上には、第二の導電材料で形成された第二の導電材料層6が設けられている。
第一の導電材料層5と、その上と側面に設けられた第二の導電材料層6は、一体となってゲート7を構成している。なお、本例においては第一の導電材料層5と第二の導電材料層6とでゲート7を構成しているが、第一の導電材料層5単独でゲート7を構成するものとすることもできる。
凹部9の下縁と、第一の絶縁材料層3aの側面部20と、基板1の表面上に設けられた第二の導電材料層6は一連に連なっており、カソード8を構成している。凹部9の下縁に付着した第二の導電材料は、この下縁から上方へ突起した突起部8aを形成している。カソード8は、その先端である突起部8aから電子を放出するもので、平面カソード部8dに電気的に接続された素子電極2を介して駆動のための配線(図示されていない)に接続されている。つまり、カソード8の電子放出部である突起部8aは、下段カソード部8cを介して配線に接続されている。なお、第二の導電材料層6の上段側面部21に設けられた部分を上段カソード部8b、第二の導電材料層6の下段側面部22に設けられた部分を下段カソード部8c、第二の導電材料層6の基板1の表面上に設けられた部分を平面カソード部8dとする。
上記電子放出素子の駆動に際しては、カソード8はゲート7よりも低電位に規定される。ゲート7の電位がカソード8の電位よりも高くなるように電圧を印加することで、カソード8の突起部8aから電子が電界放出される。また、図1では不図示であるが、ゲート7を介してカソード8の突起部8aと対向する位置には、これらよりも高電位に規定されたアノードを設けることで、突起部8aから放出された電子の一部を真空中に取り出すことができる。
<上記電子放出素子を用いた電子線装置>
図2に、本発明により製造した電子放出素子を用いた電子線装置の一例を示す。この電子線装置は、カソード8を、下段カソード部8cを介して駆動のための配線(図示されていない)に接続し、突起部8aにゲート7を介して対向させてアノード49を配置することで得ることができる。カソード8の突起部8aは、基板上に設けられた段差形成部材4の凹部9の下縁からゲート7の方向へ突出しているので、アノード49は基板1に対向して配置されているとも言える。
図2に、本発明により製造した電子放出素子を用いた電子線装置の一例を示す。この電子線装置は、カソード8を、下段カソード部8cを介して駆動のための配線(図示されていない)に接続し、突起部8aにゲート7を介して対向させてアノード49を配置することで得ることができる。カソード8の突起部8aは、基板上に設けられた段差形成部材4の凹部9の下縁からゲート7の方向へ突出しているので、アノード49は基板1に対向して配置されているとも言える。
図2において、Vfは素子のゲート7とカソード8の間に印加される電圧、Ifはこの時流れる素子電流、Vaはカソード8とアノード49の間に印加される電圧、Ieは電子放出電流である。ここで、電子放出効率ηとは、電子放出素子に電圧を印加した時に検出される電流Ifと、真空中に取り出されてフェースプレートへ到達する電流Ieとを用いて、一般には電子放出効率η=Ie/(If+Ie)で与えられる。
<上記電子線装置を用いた画像表示装置>
図11に、図2で説明した電子線装置を用いた画像表示装置の一例を示す。この画像表示装置は、アノード49側に、電子の照射によって発光する発光部材48を配置することで製造することができる。
図11に、図2で説明した電子線装置を用いた画像表示装置の一例を示す。この画像表示装置は、アノード49側に、電子の照射によって発光する発光部材48を配置することで製造することができる。
更に説明すると、図11において、41はリアプレート、42はフェースプレート、43は枠体である。リアプレート41の表面には、図1で説明したような複数の電子放出素子44が設けられた基板1が保持されている。図11には示されていないが、各電子放出素子44は、図1に示されるように、段差形成部材4、ゲート7、カソード8等を備えている。また、基板1の表面には、この複数の電子放出素子44のカソード8(図1参照)を互いに接続するX方向配線45と、ゲート5を互いに接続するY方向配線46が設けられている。カソード8は、図1で説明した下段カソード8cを介してX方向配線45に接続されている。フェースプレート42は、透光性のガラス基板47と、ガラス基板47上に設けられた複数の発光部材(蛍光体)48と、発光部材48上に積層されたアノード49とを有している。発光部材48は、電子放出素子44から放出された電子の照射を受けて発光するものである。上記リアプレレート41とフェースプレート42は、電子放出素子44等の設置面と、アノード49等の設置面とを向き合わせ、両者間の周囲に枠体43を挟み込んで、間隔を開けて対向配置されている。そして、リアプレレート41、フェースプレート42及び枠体43で囲まれて封止された空間内は真空に排気されて、画像表示装置を構成している。また、画像表示装置の大型化に伴って、耐大気圧支持構造であるスペーサ40を、リアプレート41とフェースプレート42との間に介在させることもできる。画像表示装置を駆動させる際には、X方向配線45に走査信号、Y方向配線46に情報信号を入力する。これと共に、アノード49に高電圧を印加して、電子放出素子44から放出された電子をアノード49に向けて加速させ、発光部材48に加速された電子を照射する。これによって所望の発光部材48を選択的に発光させることで画像を表示することができる。
なお、本発明で製造した電子放出素子を用いた電子線装置は、上記のような画像表示装置だけではなく、アノード49として電子の照射によってX線を発生するターゲットを用いることで、X線装置を構成することもできる。
<本発明の第一の実施の形態>
次に、図3を用いて本発明の第一の実施の形態を説明する。図3は本発明の電子放出素子の製造手順を模式的断面図で示すものである。
次に、図3を用いて本発明の第一の実施の形態を説明する。図3は本発明の電子放出素子の製造手順を模式的断面図で示すものである。
最初に、図3(A)に示すように、基板1上に第一の絶縁材料層3a、第二の絶縁材料層3b、第一の導電材料層5を順次積層した積層体を形成する。
基板1は電子放出素子を機械的に支えるための基礎であり、例えば、石英ガラス,Na等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等が用いられる。基板1に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があるものが望ましい。更に、ディスプレイパネルのような一体ものとして用いる場合は、成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また、熱処理に伴い、内部からのアルカリ元素等が拡散しづらい材料が望ましい。
第一の絶縁材料層3aを構成する第一の絶縁材料としては、絶縁性で加工性に優れる材料が好ましく、例えばSiN(SixNy)やSiO2が用いられる。その作製方法としては、一般的な真空成膜法、例えばCVD法、真空蒸着法、スパッタ法等が用いられ、その厚さとしては、数nmから数十μmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。
第二の絶縁材料層3bを構成する第二の絶縁材料も、絶縁性で加工性に優れる材料が好ましく、例えばSiN(SixNy)やSiO2が用いられる。その作製方法としては、一般的な真空成膜法、例えばCVD法、真空蒸着法、スパッタ法等が用いられ、その厚さとしては、数nmから数百nmの範囲で設定され、好ましくは数nmから数十nmの範囲で選択される。
第一の絶縁材料層3aと第二の絶縁材料層3bは、後述するように、絶縁性の段差形成部材4を構成するもので、この段差形成部材4には凹部9が形成される。この凹部9の形成を容易にするために、第二の絶縁材料層3bは、第二のエッチング工程で行われるウェットエッチングにおいて、第一の絶縁材料層3aに比して大きいエッチングレートを持つように設定されている。第二のエッチング工程において、第一の絶縁材料層3aのエッチングレートは第二絶縁材料層3bのエッチングレートの10倍以上であることが望ましく、できれば50倍以上とれることが望ましい。第一の絶縁材料層3aと第二の絶縁材料層3bの組合せ例としては、SixNyの第一の絶縁材料層3aと、SiO2、リン濃度の高いPSG、ホウ素濃度の高いBSGの第二の絶縁材料層3bとの組合せを挙げることができる。
第一の導電材料層5は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成することができる。第一の導電材料層5を構成する第一の導電材料としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えばBe,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属又は合金材料を用いることができる。また、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物を用いることもできる。更に、Si,Ge等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も適宜使用可能である。第一の導電材料層5の厚さとしては、数nmから数百nmの範囲で設定し、好ましくは数十nmから数百nmの範囲で選択される。
次に、図3(B)に示すように、フォトリソグラフィー技術により第一の導電材料層5上にレジストパターン12を形成した後、第一のエッチング工程を施す。この第一のエッチング工程では、エッチング手法を用いて、上面に第一の導電材料層5が設けられ、基板1の表面から立ち上がる少なくとも一の側壁部を有する絶縁性の段差形成部材4を基板1の上に形成する。本例の第一のエッチング工程では、図3(C)に示す一段の側面部20を有する段差形成部材4とした後、図3(D)に示す二段の側面部20を有する段差形成部材4へと加工する。
更に説明すると、第一のエッチング工程では、エッチング手法を用いて、第一の導電材料層5、第二の絶縁材料層3b、第一の絶縁材料層3aを順に加工する。この第一のエッチング工程におけるエッチング加工では、一般的に、RIE(Reactive Ion Etching)が用いられる。RIEは、エッチングガスをプラズマ化し材料に照射することで精密なエッチング加工が可能な手法である。この際の加工ガスとしては、加工する対象部材がフッ化物を形成する場合はCF4、CHF3、SF6等のフッ素系ガスが選ばれる。また、加工する対象部材が、SiやAlのように、塩化物を形成する場合は、Cl2、BCl3等の塩素系ガスが選ばれる。エッチング面の平滑性の確保又はエッチングスピードを上げるために、水素、酸素、アルゴンガス等が随時添加される。加工ガスの種類、ガス圧力、エッチングパワー等のエッチング条件を調整することで、段差形成部材4の側壁部における第一の絶縁材料層3aの側面部20の傾斜角を制御することができる。本例の第一のエッチング工程では、エッチング条件を変えて複数回のエッチングを行うことで、図3(D)に示す上段側面部21と下段側面部22を形成する。
まず、図3(C)に示すように、本工程の一回目のエッチングで当初形成する側面部20は一段の傾斜面で、その傾斜角は45度乃至60度とすることが好ましい。
次に、エッチング条件を変えた二回目のエッチングで、第二の導電材料層5、第二の絶縁材料層3b、第一の絶縁材料層3aを順に加工する。そして、図3(D)に示すように、第一の絶縁材料層3aの側面部20の上部に、傾斜角が80度乃至90度の上段側面部21を形成し、その下方の下段側面部22には45度乃至60度の傾斜角を維持させる。この二回目のエッチングは、第一の導電材料層5よりも段差形成部材4が大きいエッチングレートを持つようにエッチング条件を設定することで、上記二段の傾斜の側面部20を形成することができる。段差形成部材4のエッチングレートは第一の導電材料層5のエッチングレートの5倍以上が望ましく、できれば10倍以上であることが望ましい。また、二回目のエッチングは、上段側面部21の高さT1〔図1(C)参照〕が5nm乃至15nmとなる範囲で行う。このような条件で加工することで、80度から90度の切り立った傾斜角を有する上段側面部21を形成すると共に、この上段側面部21よりも傾斜角が小さく緩やかな傾斜の下段側面部22を形成することができる。
レジストパターン12を剥離した後、第二のエッチング工程を施し、図3(E)に示すように、段差形成部材4の側壁面における第二の絶縁材料層3bの側面を後退させ、第一の導電材料層5の直下に凹部9を形成する。このエッチングは、例えば第二の絶縁材料層3bの構成材料がSiO2であれば、通称バッファードフッ酸(BHF)と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いて行うことができる。また、第二の絶縁材料層3bの構成材料がSixNyであれば、熱リン酸系エッチング液を用いて行うことができる。形成する凹部9の深さ(第一の絶縁材料層3aの側面部20の上端から第二の絶縁材料層3bの側面までの距離)は、得られる電子放出素子のリーク電流に深く関わり、凹部9を深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部9を非常に深く形成すると、ゲート7が変形する等の問題を生じるため、30nmから200nm程度とすることが好ましい。
上記第二のエッチング工程は、前記第一のエッチング工程で形成した上段側面部21と下段側面部22の傾斜角を大きく変動させない条件下で行うことが好ましい。第二のエッチング工程でも第一の絶縁材料層3aを積極的にエッチングして、上段側面部21の傾斜角を80度乃至90度とすると共に、上段側面部21の傾斜角より下段側面部22の傾斜角を小さくすることは可能である。しかし、エッチングの調整が煩雑になることから、第一のエッチング工程で必要な傾斜角と高さの上段側面部21と下段側面部22を形成し、これを第二のエッチング工程では大きく変動させないようにすることが好ましい。
次に、第二の導電材料を基板1の表面に対する垂直方向から供給し、図3(F)に示すように、第一の導電材料層5の上面及び側面部20の上方の側面と、凹部9の下縁と、第一の絶縁材料層3aの側面部20とに第二の導電材料層6を付設する。第一の導電材料層5の上面及び側面に設けられた第二の導電材料層6は、第一の導電材料層3bと一体となってゲート7を構成する。また、第二の導電材料層6の凹部9の下縁に付着した部分はこの下縁から上方へ突起した突起部8aを構成し、突起部8aに連なって上段側面部に付着した第二の導電材料層6の部分は上段カソード部8bを構成している。また、第二の導電材料層6の下段側面部22に付着した部分は下段カソード部8cを構成し、第二の導電材料層6の基板1の表面上に付着した部分は平面カソード部8dを構成している。これらの突起部8a、上段カソード部8b、下段カソード部8c及び平面カソード部8dは一連に連なってカソード8を構成している。
第二の導電材料は、導電性があり、電子を電界放出する材料であればよく、一般的には2000℃以上の高融点、5eV以下の仕事関数材料であり、酸化物等の化学反応層を形成しづらいか、あるいは簡易に反応層を除去可能な材料が好ましい。このような材料としては、例えばHf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属又はこれらの合金材料を挙げることができる。また、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物も挙げられる。更に、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられる。第二の導電材料層6の形成方法としては、蒸着法、スパッタ法等の一般的真空成膜技術を用いることができる。
カソード8は、通常、幅方向(図の奥行き方向)に複数に分割される。この分割は、フォトリソグラフィー技術によりレジストパターンを形成した後、ドライエッチング手法を用いて行われる。この際の加工ガスとしては、加工する対象部材がフッ化物を形成する場合は、CF4、CHF3、SF6等のフッ素系ガスが選ばれる。また、加工する対象部材がSiやAlのように塩化物を形成する場合は、Cl2、BCl3等の塩素系ガスが選ばれる。エッチング面の平滑性の確保又はエッチングスピードを上げるために、水素、酸素、アルゴンガス等が随時添加される。分割後の各カソード8の幅は、通常、数μmから数mmの範囲で設定され、好ましくは数μmから数百μmの範囲で選択する。
次に、図3(G)に示すように、カソード8と電気的な導通を取るために素子電極2を形成する。この素子電極2は、前記カソード8と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成することができる。素子電極2の材料は、例えばBe,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属又はこれらの合金材料が使用可能である。また、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物、HfB2,ZrB2,LaB6,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物も使用可能である。更には、Si,Ge等の半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も使用可能である。
素子電極2の厚さとしては、数十nmから数百μmの範囲で設定し、好ましくは数十nmから数十μmの範囲で選択する。素子電極2及びゲート7の構成材料は、同一材料でも異種材料でも良く、また同一形成方法で形成したものでも異種方法で形成したものでも良い。しかし、ゲート7は素子極2に比べてその膜厚が薄い範囲で設定する場合があり、低抵抗材料が望ましい。また、上記作製例では、第一の導電材料層5の上と側面に第二の導電材料層6を残して両者でゲート7を構成している。しかし、第二の導電材料を堆積する前に予め第一の導電材料層5の表面に剥離層を設けておき、第一の導電材料層5の上面及び側面に堆積した第二の導電材料層6をその後除去し、第一の導電材料層5単独でゲート7を構成することもできる。更に、上段側面部21と下段側面部22は、第一の絶縁材料層3aを複数回に分けて成膜し、第一のエッチング工程におけるエッチングレートを、第一の絶縁材料層3aの上部に比して下部を大きくしておくことでも形成できる。
<側面部20に複数の傾斜角を形成する理由>
図6に、側面部20の傾斜角が一段の時の傾斜角と電子放出効率の関係を示す。図6から明らかなように、傾斜角が大きい範囲(80度から90度)では、傾斜角が変動しても電子放出効率がほぼ一定になる。また、傾斜角が小さくなるにつれて、電子放出効率が下がると共に、傾斜角の変動に伴い電子放出効率も大きく変動する。即ち、傾斜角が大きい範囲では傾斜角に対する電子放出効率の感度が小さいが、傾斜角が小さい範囲(特に75度以下)では感度が大きくなる。従って、傾斜角が小さい範囲では、傾斜角がばらつくと、電子放出効率がばらつくことになる。
図6に、側面部20の傾斜角が一段の時の傾斜角と電子放出効率の関係を示す。図6から明らかなように、傾斜角が大きい範囲(80度から90度)では、傾斜角が変動しても電子放出効率がほぼ一定になる。また、傾斜角が小さくなるにつれて、電子放出効率が下がると共に、傾斜角の変動に伴い電子放出効率も大きく変動する。即ち、傾斜角が大きい範囲では傾斜角に対する電子放出効率の感度が小さいが、傾斜角が小さい範囲(特に75度以下)では感度が大きくなる。従って、傾斜角が小さい範囲では、傾斜角がばらつくと、電子放出効率がばらつくことになる。
図7(A)に、側面部20の傾斜角が一段のときの傾斜角と傾斜角のばらつく幅を角度分布として示す。図の縦軸は、エッチングレートが中心値から±25%ばらついたときの傾斜角のばらつく幅を示している。図7(A)より、傾斜角が90度に近いほど傾斜角のばらつきが小さいことがわかる。図7(B)、(C)に傾斜角のばらつき幅の概念について示す。図7(B)は傾斜角が小さい場合、図(C)は傾斜角が大きい場合をそれぞれ示す。図7(B)、(C)中のベクトルV1X、V2Xはレジストの後退速度、V1Z、V2Zは段差形成部材4のエッチングレートを表している。ここでレジスト後退速度とは、エッチングにより基板1と水平方向にレジストが削られる速度のことを指す。図7(B)、(C)内の左右それぞれの図は、段差形成部材4のエッチングレートV1Z、V2Zが、V1Z’、V2Z’へとばらついた場合を表す。傾斜角は、レジスト後退速度と段差形成部材4のエッチングレートから幾何学的に決まる。図7(B)に示すように、傾斜角がθSのように小さいときには、エッチングレートがV1ZからV1Z’への変動すると傾斜角もθS’へと大きく変動する。一方、図7(C)に示すように、傾斜角がθLのように大きいと、エッチングレートがV2ZからV2Z’へ変動しても傾斜角はθL’のように影響されにくい。このため傾斜角が大きいほど、傾斜角のばらつきが小さくなる。従って、図6と図7より、上段側面部21の傾斜角θ1〔図1(C)参照〕を80度から90度にすることで、電子放出効率のばらつきを抑えることができることが分かる。
次に、図1に示される下段側面部22の傾斜角θ2について説明する。傾斜角θ2は、第二の導電材料層6の下段側面部22に設けられる部分の膜質の観点から、80度より小さいことが必要である。傾斜角θ2は70度より小さいことが好ましく、特に45度から60度の範囲に設定するのが好ましい。第一の絶縁材料層3aの側面部20に形成される第二の導電材料層6の膜質について図8を使って説明する。
図8は、第一の絶縁材料層3aの側面部22を、傾斜角θが80度乃至90度の一段の角度の斜面とした電子放出素子を表す。図8(A)は断面図、図8(B)は図8(A)の矢印方向から見た正面図をそれぞれ表す。また、図8に示す電子放出素子の状態は、第二の導電材料層6の付着後に、この第二の導電材料層6を複数に分割したカソード8への加工や洗浄を行うために、ウェットプロセスを通した後の状態である。本発明者らが検討した結果、傾斜角θが大きい場合、ウェットプロセスを通したときに、図8に示すように、特に側面部22上の第二の導電材料層6が剥がれ落ちてしまい、部分的に側面部22が露出して断線状態となってしまう場合があることが分かった。
図9を使って、傾斜角と膜質の関係について説明する。図9は、水平面に対して傾斜させた試験基板上に、水平面に対して垂直方向から、指向性を有する成膜方法でMoを成膜したときの試験基板の傾斜角と、成膜されたMo膜の電気抵抗値との関係を示す。横軸は試験基板の傾斜角(水平面に対する試験基板の角度)を表し、縦軸は抵抗値を表す。
指向性を有する成膜方法としては、例えば、指向性スパッタリング法や蒸着法を用いることができる。指向性を有する成膜方法を用いることで、Moが試験基板に入射する角度を制御できる。具体的には、試験基板とターゲットとの角度を設定した上で、試験基板とターゲットの間に遮蔽板を設け、基板とターゲット間の距離をスパッタ粒子の平均自由行程近傍にする等を行う。このようにして、限られた角度のスパッタ粒子のみが被成膜面に入射されるようにする。図9の例では、試験基板に対し、30度から90度の角度を持つようにして成膜を行った。また、Moスパッタの時間は試験基板の傾きが0度の時にMoが55nm堆積するのに相当する時間とした。
図9より、傾斜角が大きくなるにつれて抵抗も大きくなり、60度以上で抵抗値の上昇率が高くなり、80度以上では急激に抵抗値が高くなることが分かる。電気抵抗と傾斜面に堆積された膜の膜密度には相関があり、高抵抗なものほど膜密度が疎となる。膜密度が疎になると、図8のように、レジストを剥離する処理等を有するウェットプロセス時に膜が剥がれ落ちてしまうことがあり、断線等を引き起こす場合がある。このことからすると、第一の絶縁材料層3aの下段側面部22の傾斜角θ2〔図1(C)参照〕は、少なくとも80度より小さいことが必要で、70度以下であることが好ましく、60度以下であることがより好ましい。一方、傾斜角を小さくすると、素子面積が大きくなるために高精細化が難しくなる。下段の傾斜角θ2は45度以上であれば、表示面積の大きさはあまり大きくならない。以上から、膜質の観点では、下段側面部22の傾斜角θ2は45度乃至60度の範囲に設定することが最も好ましい。
次に、上段側面部21の高さT1の上限について説明する。上段側面部21の高さT1は、膜質の観点から、15nm以下にすることが好ましい。図1(C)に示すように、T1は第一の絶縁材料層3aの上面から上段の側面部21の下端までの距離を表している。本発明においては上段側面部21に80度から90度の傾斜角を持たせているが、上段側面部21の高さT1を小さく規定することで、上段側面部21上の上段カソード部8bにウェットプロセスに対する耐性を持たせている。カソード8は、図1(b)に示すように、先端に設けられた突起部8a、上段側面部21上の上段カソード8b、下段側面部22上の下段カソード部8c、基板1上の平面カソード部8dから構成されている。突起部8a、下段カソード部8c、平面カソード部8dは小さい傾斜角の面に堆積されるために、良好な膜質で、ウェットプロセスに耐性がある。上段側面部21上の上段カソード部8bは、大きな傾斜角の上段側面部21に形成されているが、上下方向においては、膜質の良い突起部8a及び下段カソード部8cに接続されている。従って、上段側面部21上の上段カソード部8bもウェットプロセスに耐性を持たせることができる。
ところで、上段側面部21の高さT1を大きくしていった場合、徐々に上下の膜質の良い部分との接続効果が小さくなっていく。本発明者らが鋭意検討した結果、上段側面部21の高さT1を15nm以下にすれば、ウェットプロセスの耐性が保たれることが確認された。一方、図10に、上段側面部21の高さT1と電子放出効率の関係を示す。図10に示すように、上段側面部21の高さT1が5nm未満であると、電子放出効率が低下する。これは、T1が小さいと、下段側面部22の影響で電界強度が弱くなるためであると考えられる。このため、上段側面部21の高さT1は5nm以上とし、下段側面部22が電子放出効率へ影響しないようにしておく必要がある。これらのことから、本発明では、上段側面部21の高さT1を5nm乃至15nmとしているものである。また、下段側面部22の高さT2は、下段側面部22に設けられる下段カソード部8cの付着状態を安定させやくするために、上段側面部21の高T1より高いことが好ましい。
以上のように、図1に示す上段側面部21の傾斜角θ1は、電子放出効率のばらつきを抑えるために80度から90度にすることが必要である。下段側面部22の傾斜角θ2は下段カソード部8bを構成する第二導電材料層6の膜質を良好に保つ観点から80度より小さいことが必要で、60度以下であることが好ましく、高精細化を容易にする上で45度以上であることが好ましい。また、上段側面部21の高さT1は、ウェットプロセスへの耐性の観点から15nm以下、電子放出効率向上の観点から5nm以上である。これらの条件を満たすことにより、電子放出特性の安定化とデバイスの信頼性の向上を同時に達成することができる。
<本発明の第二の実施の形態>
次に、第二の実施の形態について図4で説明する。この第二の実施の形態で製造される電子放出素子を図5(A)、(B)に示す。第二の実施の形態と第一の実施の態の違いは、第二の実施の形態で得られる電子放出素子の下段側面部32が二種類の傾斜角を有することである。即ち、第二の実施の形態で得られる電子放出素子における第一の絶縁材料層3aの側面部30は、上段側面部31、下段第一側面部33、下段第二側面部34の三段構成になっている。図4(A)、(B)の工程は、既に時3(A)、(B)で説明した第一の実施の形態の工程と同様である。第二の実施の形態においては、図4(C)のように、第一のエッチング工程の一回目のエッチングにおいて、形成される段差形成部材4の側壁部における第一の絶縁材料3aの側面部30の傾斜角と、第二の絶縁材料層3bの側面部35の傾斜角とを異ならせる。具体的には、第一の絶縁性材料3aの側面部30の傾斜角を第二の絶縁材料層3bの側面部35の傾斜角より大きくしておく。そして、二回目のエッチングにおいて、第二の絶縁材料層3bの側面部35の傾斜角を第一の絶縁性材料3aの側面部30の上部の傾斜角として転写させる。これにより、図4(D)のように、第二の絶縁材料層3bの側面部35の傾斜角が転写された上段側面部31と、下段第一側面部33及び下段第二側面部34の二段構成の下段側面部32とを形成することができる。
次に、第二の実施の形態について図4で説明する。この第二の実施の形態で製造される電子放出素子を図5(A)、(B)に示す。第二の実施の形態と第一の実施の態の違いは、第二の実施の形態で得られる電子放出素子の下段側面部32が二種類の傾斜角を有することである。即ち、第二の実施の形態で得られる電子放出素子における第一の絶縁材料層3aの側面部30は、上段側面部31、下段第一側面部33、下段第二側面部34の三段構成になっている。図4(A)、(B)の工程は、既に時3(A)、(B)で説明した第一の実施の形態の工程と同様である。第二の実施の形態においては、図4(C)のように、第一のエッチング工程の一回目のエッチングにおいて、形成される段差形成部材4の側壁部における第一の絶縁材料3aの側面部30の傾斜角と、第二の絶縁材料層3bの側面部35の傾斜角とを異ならせる。具体的には、第一の絶縁性材料3aの側面部30の傾斜角を第二の絶縁材料層3bの側面部35の傾斜角より大きくしておく。そして、二回目のエッチングにおいて、第二の絶縁材料層3bの側面部35の傾斜角を第一の絶縁性材料3aの側面部30の上部の傾斜角として転写させる。これにより、図4(D)のように、第二の絶縁材料層3bの側面部35の傾斜角が転写された上段側面部31と、下段第一側面部33及び下段第二側面部34の二段構成の下段側面部32とを形成することができる。
本第二の実施の形態は、基本的には第一の実施の形態と同じであるが、第一の絶縁材料層3aと第二の絶縁材料層3bのエッチングレートを揃える必要がない。このため、第一の実施の形態に比して第一及び第二の絶縁材料層3a,3bの組合せを比較的自由に選ぶことができる。図5(B)に示す、下段第一側面部33と下段第二側面部34の傾斜角θ21,θ22の大きさは、第一の実施の形態における下段側面部22の傾斜角θ2の範囲内で選択することができる。一回目のエッチングにおいて、第一の絶縁材料層3aのエッチングレートが第二の絶縁材料層3bのエッチングレートよりも大きい場合、θ21<θ22となり、第一の絶縁材料層3のエッチングレートが第二の絶縁材料層3bのエッチングレートよりも小さい場合、θ21>θ22とすることができる。
これ以降の工程は第一の実施の形態と同様の方法で電子放出素子を作製することができる。なお、38aは凹部9の下縁に形成された突起部、38bは第二の導電材料層6の上段側面部31に設けられた部分である上段カソード部、38cは第二の導電材料層6の下段第一側面部33に設けられた部分である下段第一カソード部である。また、38dは第二の導電材料層6の下段第二側面部34に設けられた部分である下段第二カソード部、38eは第二の導電材料層6の基板1の表面上に設けられた部分である平面カソード部である。
以下、実施例を挙げて、本発明を更に詳述する。
実施例1−1、1−2、1−3
実施例1−1、1−2、1−3
まず、図3(A)に示すように、基板1上に第一の絶縁材料層3a、第二の絶縁層3b及び第一の導電材料層5を積層した。基板1としては、プラズマディスプレイ用に開発された高歪点ガラスである「PD200」を用いた。第一の絶縁材料層3aとしては、SiN(SixNy)をスパッタ法にて成膜し、その厚さは500nmとした。第二の絶縁材料層3bとしては、SiO2をスパッタ法にて成膜し、その厚さは25nmとした。第一の導電材料層5としては、TaNをスパッタ法にて成膜し、その厚さは30nmとした。
次に、図3(B)に示すように、積層の後にフォトリソグラフィー技術により第一の導電材料層5上にレジストパターン12を形成した。レジストパターン12の形成後、図3(C)に示すように、ドライエッチング手法を用いて第一の導電材料層5、第二の絶縁材料層3b、第一の絶縁材料層3aを順に加工し、絶縁性の段差形成部材4を形成した。この時の加工ガスとしては、第一の絶縁材料層3a、第二の絶縁材料層3b及び第一の導電材料層5として、前述のようにフッ化物を作る材料が選択されているため、CF4及びSF6を混合したガスを用いた。CF4の供給量を700sccm、SF6の供給量を100sccmとしてRIEを行った結果、第一の絶縁材料層3a、第二の絶縁材料層3b、第一の導電材料層5のエッチング後の角度は基板1の表面に対しておよそ55度であった(第一のエッチング工程の一回目のエッチング)。
次に、二回目のエッチングを施し段差形成部材4の側壁面における第一の絶縁材料層3aの側面部20の上部に、図3(D)に示すように、一回目のエッチングで形成した傾斜角より大きな傾斜角の斜面を形成した。この時の加工ガスとしては、第一の絶縁材料層3a、第二の絶縁材料層3b及び第一の導電材料層5のエッチングレートの選択比を取るために、CF4を用いた。このガスを用いてRIEを行った結果、エッチング後の段差形成部材4における第一の絶縁材料層3a上段に基板1の表面に対して約80度の斜面が形成され、下段の傾斜角は前記約55度を保っていた。また、得られた上段側面部21の高さT1(図1参照)は10nmとなるように形成した(第一のエッチング工程の二回目のエッチング)。
レジストパターン12を剥離した後、図3(E)に示すように、BHFを用いて、深さ約70nmの凹部9が形成されるように第二の絶縁材料層3bをエッチングし、第二導電材料層5直下の側面部20に凹部9を形成した(第二のエッチング工程)。
図3(F)に示すように、カソード8を構成する第二の導電材料であるモリブデン(Mo)を、基板1の表面に対する垂直方向から指向性を持って供給し、第一の導電材料層5の表面及び第一の絶縁材料層3aの側面部20に第二の導電材料層6を形成した。本実施例では成膜方法としてスパッタ成膜法を用いた。Moの供給方向に対して直交する方向の面でのMoの厚さが30nmになるように成膜した。
次に、カソード8の幅が200μmになるようにフォトリソグラフィー技術によりレジストパターンを形成した。その後、ドライエッチング手法を用いてMoからなるカソード8を加工した。このときの加工ガスとしては、CF4系のガスを用いた。これによって、第一の絶縁材料層3aの凹部9の下縁に沿って位置する突起部8aから基板1の表面上の平面カソード部8dまで一連に連なった短冊状のカソード8を形成した。
次に図3(G)に示す素子電極2を銅(Cu)を用いて形成した。その作製方法はスパッタ法にて形成し、その厚さは500nmとした。
以上の方法で作製した電子放出素子の断面形状を図1(B)に示す。図2に示した電子線装置の構成を組み、電子放出素子の特性を評価した。ゲート7の電位を20Vとし、素子電極2を介してカソード8の電位を0Vに規定することによって、ゲート7とカソード8の間に20Vの駆動電圧を印加した。また、Vaは11.8kVとした。複数の電子放出素子の電子放出特性の評価後に、各電子放出素子について、SEMにより図1(C)の上段側面部21の傾斜角θ1、下段側面部22の傾斜角θ2、上段側面部21の高さT1を測定した。傾斜角θ1、θ2の大きさ、高さT1及び電子放出特性の評価結果を表1に示す。表1は複数作製した電子放出素子の傾斜角θ1、θ2、高さT1、電子放出効率の平均値、及び電子放出効率の素子間ばらつきを示している。素子間ばらつきとしては、標準偏差をσとしたときの、3σ/平均値の値を示した。表1に示すように、傾斜角の平均値は、θ1は80度、θ2は55度であった。上段の傾斜部21の深さTの平均値は10nm、素子電流Ifの平均値は115μA、電子放出電流Ieの平均値は12μA、電子放出効率は平均値9.3%に対して、電子放出効率ばらつきは2.0%であった。電圧を印加しても電界放出電流が得られない素子は見られなかった(膜質「○」)。実施例1では、特性が均一で信頼性の高い素子が得られた。
また、実施例1−2、1−3として、表2に示す混合比のガスを用いて第一のエッチング工程の1回目のエッチングを行い、下段側面部22の傾斜角θ2を変えた電子放出素子も作製して同様に評価した結果、実施例1−1とほぼ同等な特性が確認された。実施例1−1、1−2、1−3の傾斜角θ1、θ2、一回目のエッチングにおけるガスの混合比を表2に示す。
比較例1
比較例1として、下段側面部22の傾斜角θ2が大きい場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程における一回目のエッチングのエッチング条件のみが実施例1と異なっている。この一回目のエッチングに使用した混合ガスの混合比を傾斜角θ1、θ2と共に表2に示す。以降、実施例1と同様の方法で電子放出素子を作製した。
比較例1として、下段側面部22の傾斜角θ2が大きい場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程における一回目のエッチングのエッチング条件のみが実施例1と異なっている。この一回目のエッチングに使用した混合ガスの混合比を傾斜角θ1、θ2と共に表2に示す。以降、実施例1と同様の方法で電子放出素子を作製した。
こうして得られた電子源を用いて実施例1同様の特性評価を行った。傾斜角θ1、θ2と共に電子放出特性の評価結果を表1に示す。傾斜角θ1の平均値は80度、θ2は70度、上段側面部21の高さT1の平均値は10nm、電子放出効率は平均値9.5%に対して、電子放出効率ばらつきは1.9%であった。比較例1は実施例1と同等な電子放出特性であったが、電圧を印加しても電界放出電流が得られない素子が存在していた(膜質「×」)。これは下段側面部22の傾斜角θ2が大きいために、カソード8を構成するMoの一部がウェットプロセスで剥がれ落ちたためである。
比較例2
比較例2として、上段側面部21の傾斜角θ1が小さい場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程における一回目のエッチングのエッチング条件のみが実施例1と異なっている。この一回目のエッチングに使用した混合ガスの混合比を傾斜角θ1、θ2と共に表2に示す。以降、実施例1と同様の方法で電子放出素子を作製した。
比較例2として、上段側面部21の傾斜角θ1が小さい場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程における一回目のエッチングのエッチング条件のみが実施例1と異なっている。この一回目のエッチングに使用した混合ガスの混合比を傾斜角θ1、θ2と共に表2に示す。以降、実施例1と同様の方法で電子放出素子を作製した。
こうして得られた電子源を用いて実施例1同様の特性評価を行った。傾斜角θ1、θ2と共に電子放出特性の評価結果を表1に示す。傾斜角θ1の平均値は70度、θ2は55度、上段側面部21の高さT1の平均値は10nm、電子放出効率は平均値9.9%に対して、電子放出効率ばらつきは8.7%であった。比較例3は実施例1と比較して電子放出効率のばらつきが大きかった。これは上段側面部21の傾斜角θ1が小さいために、傾斜角がばらついていたことに起因する。
比較例3
比較例1として、段差形成部材4における第一の絶縁材料層3aの側面部20の傾斜角が一段である例を示す。第一のエッチング工程の一回目のエッチングを行う工程まで実施例1と同じである。実施例1との違いは、第一のエッチング工程で上段側面部21を形成する二回目のエッチングを行わなかった点である。第一のエッチング工程で一回だけ行ったエッチングに使用した混合ガスの混合比を一段の傾斜角と共に表2に示す。以降、実施例1と同様の方法で電子放出素子を作製した。側面部20の傾斜角は55度の一段とした。
比較例1として、段差形成部材4における第一の絶縁材料層3aの側面部20の傾斜角が一段である例を示す。第一のエッチング工程の一回目のエッチングを行う工程まで実施例1と同じである。実施例1との違いは、第一のエッチング工程で上段側面部21を形成する二回目のエッチングを行わなかった点である。第一のエッチング工程で一回だけ行ったエッチングに使用した混合ガスの混合比を一段の傾斜角と共に表2に示す。以降、実施例1と同様の方法で電子放出素子を作製した。側面部20の傾斜角は55度の一段とした。
こうして得られた電子放出素子を用いて実施例1と同様の特性評価を行った。一段の傾斜角と共に電子放出特性の評価結果を表1に示す。傾斜角の平均値は55度、傾斜角のばらつきは11度であった。効率は平均値8.4%に対して、電子放出効率ばらつきは1.96%であった。また、電圧を印加しても電界放出電流が得られない素子は見られなかった(膜質「○」)。比較例3は実施例1と比較して特に電子放出効率のばらつきが大きかった。これは傾斜角が55度と小さかったために、傾斜角がばらついていたことに起因する。
実施例2、3
実施例2、3として、上段側面部21の高さT1が異なる場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程の二回目のエッチングにおいてのエッチング時間のみが実施例1と異なっている。第一のエッチング工程の二回目のエッチングの時間を調整して上段側面部21の高さT1を調整した。以降、実施例1と同様の方法で電子放出素子を作製した。
実施例2、3として、上段側面部21の高さT1が異なる場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程の二回目のエッチングにおいてのエッチング時間のみが実施例1と異なっている。第一のエッチング工程の二回目のエッチングの時間を調整して上段側面部21の高さT1を調整した。以降、実施例1と同様の方法で電子放出素子を作製した。
こうして得られた電子放出素子を用いて実施例1同様の評価を行ったところ、表1に示すように、実施例1とほぼ同等の結果が得られた。また電圧を印加しても電界放出電流が得られない電子放出素子は見られなかった(膜質「○」)。
比較例4、5
比較例4、5として、上段側面部21の高さT1が本発明とは異なる場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程の二回目のエッチングにおいてのエッチング時間のみが実施例1と異なっている。第一のエッチング工程の二回目のエッチングの時間を調整して上段側面部21の高さT1を調整した。以降、実施例1と同様の方法で電子放出素子を作製した。
比較例4、5として、上段側面部21の高さT1が本発明とは異なる場合の例を示す。基本的な作製方法は実施例1と同様である。第一のエッチング工程の二回目のエッチングにおいてのエッチング時間のみが実施例1と異なっている。第一のエッチング工程の二回目のエッチングの時間を調整して上段側面部21の高さT1を調整した。以降、実施例1と同様の方法で電子放出素子を作製した。
こうして得られた電子源を用いて実施例1同様の特性評価を行った。傾斜角θ1、θ2及び高さT1と共に電子放出特性の評価結果を表1に示す。比較例4においては、傾斜角の平均値は、θ1は80度、θ2は55度、上段側面部21の高さT1の平均値は3nm、電子放出効率は平均値8.5%に対して、電子放出効率ばらつきは2.2%であった。また、電圧を印加しても電界放出電流が得られない素子は見られなかった(膜質「○」)。比較例4は実施例1と比較して電子放出効率が低い特性を示した。これは高さT1が低く形成されているために、前述した通り、下段側面部22の下段カソード部8cの影響で電界強度が弱くなったためだと考えられる。
比較例5は傾斜角の平均値は、θ1は80度、θ2は55度、上段側面部21の高さT1の平均値は40nm、電子放出効率は平均値9.1%に対して、電子放出効率ばらつきは2.0%と実施例1とほぼ同等の電子放出特性を示した。しかしながら、一部の電子放出素子において、電圧を印加しても電界放出電流が得られない素子がみられた(膜質「×」)。これは比較例5では上段側面部21の高さT1を大きくしたために、上段カソード部8bと、良質な膜である突起部8a及び下段カソード部8bとの接続の効果が無くなり、上段カソード部8bの一部のMoがウェットプロセスで剥がれ落ちたためと考えられる。
実施例4
実施例4として、図4及び5に示すように、下段側面部32が下段第一側面部33と下段第二側面部34に分かれる例を示す。基本的な作製方法は実施例1と同様であるので、ここでは実施例1との違いだけを述べる。
実施例4として、図4及び5に示すように、下段側面部32が下段第一側面部33と下段第二側面部34に分かれる例を示す。基本的な作製方法は実施例1と同様であるので、ここでは実施例1との違いだけを述べる。
本例では第一のエッチング工程の一回目のエッチングにおいて、第一の絶縁材料層3a、第二の絶縁材料層3bに対するエッチングレートが異なるエッチング条件を用いてエッチングを行った。このとき、第一の絶縁材料層3aの側面部30と、第二の絶縁材料層3bの側面部35には異なる傾斜角が形成されていた〔図4(C)〕。
続いて、第一のエッチング工程の二回目のエッチングを実施例1と同じ条件で行った。このエッチングにより、第一の絶縁材料層3aの側面部30には三種類の傾斜角が形成された。以降、実施例1と同様の方法で電子放出素子を作製した〔図4(F)、(G)〕。
こうして得られた電子放出素子を用いて実施例1同様の方法で評価した結果を表3に示す。傾斜角の平均値は、θ11は80度、θ21は45度、θ22は55度、上段側面部21の高さT1の平均値は10nm、電子放出効率は平均値9.3%に対して、電子放出効率ばらつきは2.0%と実施例1とほぼ同等の電子放出特性を示した。また電圧を印加しても電界放出電流が得られない素子は見られなかった(膜質「○」)。
実施例5
本実施例では、上述した本発明の実施例1で作製した電子放出素子と同様の製造方法によって形成した電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子源基板を用いて図11に示した画像表示装置を作製した。以下に本実施例で作製した画像表示装置の製造工程を説明する。
本実施例では、上述した本発明の実施例1で作製した電子放出素子と同様の製造方法によって形成した電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子源基板を用いて図11に示した画像表示装置を作製した。以下に本実施例で作製した画像表示装置の製造工程を説明する。
基板1上にSiN/SiO2に/TaN/Mo膜を順次成膜した後、実施例1のと同様の電子放出素子44を形成した。次に、Y方向配線46をゲート7(図1参照)に接続するように配置した。このY方向配線46は変調信号が印加される配線として機能する。
次に、次の工程で作製するX方向配線45と前述のY方向配線46を絶縁するために、酸化シリコンからなる絶縁層(図示されていない)を配置した。後述するX方向配線45の下であって、且つ、先に形成したY方向配線46を覆うように、絶縁層を配置した。
次に、銀を主成分とするX方向配線45を、先に形成した絶縁層の上に形成した。X方向配線45は絶縁層を挟んでY方向配線46と交差している。このX方向配線45は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板1が形成された。
次いで、上記基板1の2mm上方に、透光性のガラス基板47の内面に発光部材48とアノード49(メタルバック)とが積層されたフェースプレート42を、枠体43を介して配置した。リアプレート41を基板1の補強部材として設け、フェースプレート42、枠体43、リアプレート41の接合部を、低融点金属であるインジウム(In)を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行い、排気管を用いずに封着と封止を同時に行った。このように画像表示装置を作製したところ、表示画像の安定な表示装置を実現できた。
1:基板、2:素子電極、3a:第一の絶縁材料層、3b第二の絶縁材料層、4:段差形成部材、5:第一の導電材料層、6:第二の導電材料層、7:ゲート、8:カソード、8a:突起部、8b:上段カソード部、8c:下段カソード部、8d:平面カソード部、9:凹部、20:側面部、21:上段側面部、22:下段側面部、12:レジストパターン、30:側面部、31:上段側面部、32:下段側面部、33:下段第一側面部、34:下段第二側面部、38:カソード、38a:突起部、38b:上段カソード部、38c:下段第一カソード部、38d:下段第二カソード部、38e:平面カソード部、40:スペーサ、41:リアプレート、42:フェースプレート、43:枠体、44:電子放出素子、45:X方向配線、46:Y方向配線、47:ガラス基板、48:発行部材(蛍光体)、49:アノード
Claims (7)
- 基板の上に第一の絶縁材料、第二の絶縁材料及び第一の導電材料を順次積層した積層体をエッチングし、上面にゲートを構成する第一の導電材料層を有し、基板の表面から立ち上がる少なくとも一の側壁面を有する絶縁性の段差形成部材を基板の上に形成する第一のエッチング工程と、
前記第二の絶縁材料層をエッチングし、前記一の側壁面における前記第一の導電材料層の直下に凹部を形成する第二のエッチング工程と、
カソードを構成する第二の導電材料を供給し、前記凹部の下縁に付着させて、該下縁から上方へ突起した突起部を形成すると共に、前記一の側壁面を構成する前記第一の絶縁材料層の側面部に前記突起部に連なって付着させる工程と
を備えた電子放出素子の製造方法において、
前記第一の絶縁材料層の前記側面部の上端から高さ方向中間部までの上段側面部の傾斜角を80度乃至90度とすると共に、前記高さ方向中間部から下端までの下段側面部の傾斜角が80度より小さく、しかも前記上段側面部の高さを5nm乃至15nmとした前記側面部に対して、前記第二の導電材料の供給を前記基板の表面に対する垂直方向から行うことを特徴とする電子放出素子の製造方法。 - 前記第一のエッチング工程でエッチング条件を変えて複数回のエッチングを行うことで、前記上段側面部と前記下段側面部を形成することを特徴とする請求項1に記載の電子放出素子の製造方法。
- 前記第一の絶縁材料層を複数回に分けて成膜し、前記第一のエッチング工程におけるエッチングレートを、前記第一の絶縁材料層の上部に比して下部を大きくしておくことで、前記第一のエッチング工程で前記上段側面部と前記下段側面部を形成することを特徴とする請求項1に記載の電子放出素子の製造方法。
- 前記下段側面部の傾斜角を45度乃至60度とすることを特徴とする請求項1乃至3のいずれか一項に記載の電子放出素子の製造方法。
- 前記上段側面部の高さより前記下段側面部の高さを高くすることを特徴とする請求項1乃至4のいずれか一項に記載の電子放出素子の製造方法。
- 請求項1乃至5のいずれか一項に記載の電子放出素子の製造方法で製造した電子放出素子の前記第二の導電材料層で構成されたカソードを、前記第二の導電材料層の前記下段側面部に設けられた部分である下段カソード部を介して配線に接続し、前記突起部に前記ゲートを介して対向させてアノードを配置することを特徴とする電子線装置の製造方法。
- 請求項7に記載の電子線装置の製造方法で製造した電子線装置の前記アノードの側に、電子の照射によって発光する発光部材を配置することを特徴とする画像表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014826A JP2012156034A (ja) | 2011-01-27 | 2011-01-27 | 電子放出素子、電子線装置及び画像表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011014826A JP2012156034A (ja) | 2011-01-27 | 2011-01-27 | 電子放出素子、電子線装置及び画像表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012156034A true JP2012156034A (ja) | 2012-08-16 |
Family
ID=46837548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011014826A Withdrawn JP2012156034A (ja) | 2011-01-27 | 2011-01-27 | 電子放出素子、電子線装置及び画像表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012156034A (ja) |
-
2011
- 2011-01-27 JP JP2011014826A patent/JP2012156034A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4380792B2 (ja) | 電子線装置及びこれを用いた画像表示装置、電子放出素子 | |
JP4378431B2 (ja) | 電子放出素子、電子線装置及びこれを用いた画像表示装置 | |
US7982381B2 (en) | Electron source and image display apparatus | |
JP2000011859A (ja) | 電界放射型素子の製造方法 | |
US8075361B2 (en) | Electron source manufacturing method | |
US20100060141A1 (en) | Electron beam device and image display apparatus using the same | |
JP4637233B2 (ja) | 電子放出素子の製造方法及びこれを用いた画像表示装置の製造方法 | |
JP2011018491A (ja) | 電子放出素子とこれを用いた電子線装置、画像表示装置 | |
JP2012156034A (ja) | 電子放出素子、電子線装置及び画像表示装置の製造方法 | |
JP2012150937A (ja) | 電子放出素子、電子線装置、及び画像表示装置の製造方法 | |
JP2010146914A (ja) | 電子放出素子の製造方法および画像表示装置の製造方法 | |
JP2010146916A (ja) | 電子放出素子およびこれを用いた画像表示装置の製造方法 | |
US20090309479A1 (en) | Electron emitting-device and image display apparatus | |
US8035294B2 (en) | Electron beam apparatus and image display apparatus therewith | |
JP2011082094A (ja) | 電子放出素子と、これを用いた電子線装置及び画像表示装置 | |
JP2010182585A (ja) | 電子放出素子及びこれを用いた画像表示装置 | |
JP2010067398A (ja) | 電子線装置 | |
JP2010267474A (ja) | 電子線装置及びこれを用いた画像表示装置 | |
KR101010987B1 (ko) | 전자선장치 및 이것을 사용한 화상표시장치 | |
JP2010146917A (ja) | 電子放出素子およびこれを用いた画像表示装置の製造方法 | |
JP2010186615A (ja) | 電子線装置及びこれを用いた画像表示装置 | |
JP2011071021A (ja) | 電子放出素子、ディスプレイパネルおよび映像表示装置 | |
JP2010186655A (ja) | 電子線装置及びこれを用いた画像表示装置 | |
JP2010251102A (ja) | 画像表示装置 | |
WO2011042964A1 (ja) | 電子放出素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140401 |