JP3740485B2 - 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法 - Google Patents

電子放出素子、電子源、画像表示装置の製造方法及び駆動方法 Download PDF

Info

Publication number
JP3740485B2
JP3740485B2 JP2004047308A JP2004047308A JP3740485B2 JP 3740485 B2 JP3740485 B2 JP 3740485B2 JP 2004047308 A JP2004047308 A JP 2004047308A JP 2004047308 A JP2004047308 A JP 2004047308A JP 3740485 B2 JP3740485 B2 JP 3740485B2
Authority
JP
Japan
Prior art keywords
conductor
electron
direction wiring
voltage
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004047308A
Other languages
English (en)
Other versions
JP2005243246A (ja
Inventor
玉樹 小林
敬介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004047308A priority Critical patent/JP3740485B2/ja
Priority to US11/057,723 priority patent/US7264530B2/en
Publication of JP2005243246A publication Critical patent/JP2005243246A/ja
Application granted granted Critical
Publication of JP3740485B2 publication Critical patent/JP3740485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/863—Vessels or containers characterised by the material thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0486—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2329/0489—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8605—Front or back plates
    • H01J2329/8615—Front or back plates characterised by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は表面伝導型の電子放出素子、電子源、並びに画像表示装置の製造方法及び駆動方法に関する。
電子放出素子の一つとして表面伝導型電子放出素子があるが、その製造方法としては、例えば特許文献１〜１０などに開示されているように、導電性膜の一部に間隙を形成する「フォーミング工程」を行い、さらに必要に応じて、「活性化工程」と呼ばれる処理を施す。
「活性化工程」は、炭素含有ガスを含む雰囲気下で、「フォーミング工程」と同様、「フォーミング工程を終えた導電性膜にパルス電圧の印加を繰り返すことで行うことができる。この処理により、雰囲気中に存在する炭素含有ガスから、炭素或いは炭素化合物からなる炭素膜が「フォーミング工程」により形成された間隙内及び間隙近傍に堆積する。これにより、素子電流Ｉｆ，放出電流Ｉｅが著しく変化し、より良好な電子放出特性を得ることができるようになる。尚、素子電流Ｉｆとは、後述する一対の電極間に電圧を印加した際に、一対の電極間に流れる電流である。また、放出電流Ｉｅは、後述する一対の電極間に電圧を印加した際に、電子放出素子から放出される電流を指す。
上記特許文献に開示されている「活性化工程」を行って形成した電子放出素子の構成を図２に模式的に示す。図２（ａ）は該電子放出素子の平面図であり、（ｂ）は（ａ）のＡ−Ａ’断面図である。図中、１は基板、２，３は対向する一対の素子電極、４は導電性膜、５は第２の間隙、６はカーボン膜、７は第１の間隙である。一対の素子電極３，４との間に電圧を印加することで、第１の間隙７を含むその近傍の領域（電子放出部）から電子が放出される。
図２に示した構造の電子放出素子の作製工程の一例を図３に模式的に示す。
工程（ａ）
先ず、基板１上に一対の素子電極２，３を形成する〔図３（ａ）〕。
工程（ｂ）
続いて、素子電極２，３間を接続する導電性膜４を形成する〔図３（ｂ）〕。
工程（ｃ）
素子電極２，３間に電流を流し、導電性膜４の一部に第２の間隙５を形成する「フォーミング工程」を行う〔図３（ｃ）〕。
工程（ｄ）
さらに、炭素化合物ガスを含有する雰囲気中にて、前記素子電極２，３間に電圧を印加して、第２の間隙５内の基板１上、及びその近傍の導電性膜４上にカーボン膜６を形成する「活性化工程」を行い、電子放出素子が形成される〔図３（ｄ）〕。
このような処理を経て作製された電子放出素子は、例えばフラットパネルディスプレイ等の画像形成装置に適用可能な電子源として十分な電子放出特性を有する。従って、上述の電子放出素子を同一基板上に複数個形成してなる大面積の電子源基板を作製することによって、例えば大画面のフラットパネルディスプレイ（平板型画像表示装置）を実現することができる。
特開平８−２６４１１２号公報 特開平８−３２１２５４号公報 特開平１０−２２８８６７号公報 特開２０００−３０６５００号公報 特開２００１−３１９５６４号公報 特開平１−２７９５３８号公報 特開２０００−２４３２２５号公報 特開平９−２６５９００号公報 特開２０００−３１１５９３号公報 特開２０００−０３０６０５号公報
十分な電子放出量と、十分な寿命、安定性を有する表面伝導型電子放出素子を均一に作製したり、また均一に大面積の電子源基板を形成する場合、以下に述べるような問題があった。尚、ここでいう均一とは、所望の印加電圧に対して、均一性の高い素子電流Ｉｆ、放出電流Ｉｅを具備している状態を示している。
表面伝導型電子放出素子は通常基板としてガラス基板が用いられ、その電子放出部がガラス基板表面に接して形成される。そのため、ガラス基板として、例えばソーダライムガラスが用いられた場合、表面伝導型電子放出素子を駆動した時に生じる熱や電界がソーダライムガラス表面にも伝わり、基板の熱的な変形やナトリウムイオンの移動、ナトリウム金属やナトリウム化合物の析出等が生じやすい。その結果、電子放出特性の変動や劣化の原因となる。
そのため、ガラス基板としてソーダライムガラスを用いるのではなく、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下であるガラス基板を用いることで、ナトリウムイオンの移動を抑制することが検討されている。また、上記ガラス基板表面上に、さらに、前述した活性化工程による電子放出特性の向上のために、ＳｉＯ2を主体とする膜を設けた基板が検討されている。
しかしながら、上記した、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、Ｎａ2Ｏに対しＫ2Ｏがモル比で０．５以上２．０以下であるガラス基板の表面上に、ＳｉＯ2を主体とする膜を設けた基板を用いた表面伝導型電子放出素子においては以下に述べるような問題が生じる場合があることがわかった。
即ち、上記基板上に配置された表面伝導型電子放出素子は、前記したように、その駆動時或いは製造時において、素子電極２，３間に電圧を印加して導電性膜４に電流を流す必要がある〔図３（ｃ）〕。そして、電子放出部は基板１近傍に存在する。その結果、駆動時或いは製造時において、電子放出部近傍では基板１の変形などが生じ、印加したパルス電圧に対する素子電流Ｉｆの応答波形が歪んで観測される場合がある（真の値にノイズが重畳される）ことがわかった。
典型的には、同一（同一波形）のパルス電圧を、素子電極２，３間に繰り返し印加しているにもかかわらず、休止時間（連続して印加される２つのパルス電圧の間隔）が短いと、休止時間前後における素子電流Ｉｆの応答波形に相違が生じてしまう（素子電流Ｉｆの応答波形が真の値からずれてしまう）。
このように、素子電流Ｉｆが変動すると、表面伝導型電子放出素子の電子放出部においては、流れる電流による影響をその形状などに受けることになり、その結果、製造時においては再現性の低下や、均一性の低下につながる。また、駆動時においては、電子放出電流Ｉｅの変動などの原因の一つにもなるので、電子放出特性の経時的な不均一性につながる。
さらには、前述した特開２０００−３１１５９３号公報や特開２０００−３０６５００号公報では、「活性化工程」などの通電工程において、配線抵抗などにより各素子に実効的に印加される電圧が所望の値からずれてしまうことが教示されている。そして、各電子放出素子に流れる素子電流Ｉｆ（或いは各電子放出素子に接続する配線に流れる電流）を測定し、その測定値に基づいて、各電子放出素子（或いは各電子放出素子に接続する配線）に印加する電圧の補償を行うことが教示されている。しかしながら、前述したＳｉＯ2を主体とする膜を設けた基板を用いた場合、「活性化工程」などの通電工程においては、上記のような補償を行おうとしても、休止時間によっては、素子電流Ｉｆの応答波形が変動するので、測定される値が真の値からずれてしまい、結果、適切な補償を行うことができなくなる場合があった。その結果、均一性の高い電子放出素子や電子源を得ることが困難となる。
本発明の課題は、上述したＳｉＯ2を主体とする膜を設けた特定の基板を用いた表面伝導型電子放出素子において、製造時の素子電流Ｉｆの変動を抑制し、均一性の高い電子放出素子を製造しうる製造方法を提供することにあり、さらには、かかる電子放出素子を用いた電子源、画像表示装置の製造方法を提供することにある。またさらには、上記電子放出素子、電子源、画像表示装置において、均一な電子放出特性を実現する駆動方法を提供することにある。
本発明の第１は、ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に第１の導電体と第２の導電体とを配置する第１の工程と、前記第１の導電体と第２の導電体間に、パルス電圧を休止時間をおいて繰り返し印加する第２の工程と、を有する電子放出素子の製造方法であって、
前記休止時間が１０ｍｓｅｃ以上であることを特徴とする電子放出素子の製造方法である。
本発明の第２は、ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に第１の導電体と第２の導電体とを配置する第１の工程と、前記第１の導電体と第２の導電体間に、パルス電圧を休止時間をおいて繰り返し印加する第２の工程と、を有する電子放出素子の製造方法であって、
前記パルス電圧は、休止時間が１０ｍｓｅｃ以上の電流測定用パルス電圧を前記第１の導電体と前記第２の導電体との間に印加することによって測定される電流値に基づいて設定されることを特徴とする電子放出素子の製造方法である。
さらに、本発明の第３は、ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを配置する第１の工程と、
前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに、休止時間をおいてパルス電圧を繰り返し印加する第２の工程と、を有する、複数の電子放出素子からなる電子源の製造方法であって、
前記ユニットに印加されるパルス電圧は、休止時間が１０ｍｓｅｃ以上の電流測定用パルス電圧を前記ユニットに印加することによって測定される電流値に基づいて設定されることを特徴とする電子源の製造方法である。
さらに、本発明の第４は、ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを配置する第１の工程と、
前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに、休止時間をおいてパルス電圧を繰り返し印加する第２の工程と、を有する、複数の電子放出素子からなる電子源の製造方法であって、
前記休止時間が１０ｍｓｅｃ以上であることを特徴とする電子源の製造方法である。
本発明の第５は、電子源と、該電子源から放出された電子線の照射によって発光する発光体基板とを有する画像表示装置の製造方法であって、前記電子源が前記本発明第３または第４の電子源の製造方法により製造されることを特徴とする画像表示装置の製造方法である。
本発明の第６は、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ2を主体とする膜とからなる基板と、該基板上に配置された第１の導電体と第２の導電体とを有する電子放出素子の駆動方法であって、
前記第１の導電体と第２の導電体間に印加するパルス電圧の休止時間を１０ｍｓｅｃ以上とすることを特徴とする電子放出素子の駆動方法。
本発明の第７は、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ2を主体とする膜とからなる基板と、該基板上に配置された、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを有する電子源の駆動方法であって、
前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに印加するパルス電圧の休止時間を１０ｍｓｅｃ以上とすることを特徴とする電子源の駆動方法である。
本発明の第８は、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ2を主体とする膜とからなる基板と、該基板上に配置された、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを有する電子源と、該電子源から放出された電子線の照射によって発光する発光体基板とを有する画像表示装置の駆動方法であって、
前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに印加するパルス電圧の休止時間を１０ｍｓｅｃ以上とすることを特徴とする画像表示装置の駆動方法である。
本発明の製造方法によれば、印加するパルス電圧に応じた素子電流Ｉｆを再現性よく観測することができるため、結果的に所望の素子電流Ｉｆを得るために印加するパルス電圧値を正しく設定可能にすることが可能となる。よって、均一な電子放出部を形成することができ、その結果、寿命と安定性に優れ、且つ素子特性のばらつきの少ない電子放出素子、該素子を用いた電子源、さらには画像表示装置を提供することが可能となる。また、本発明の駆動方法によれば、安定した均一な電子放出を実現し、表示品位の良い画像表示が可能となる。
以下、本発明の製造方法及び駆動方法について以下に詳細に説明する。
先ず、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏとを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下であるガラス基板上に、ＳｉＯ2を主体とする膜が積層された基板上に配置された表面伝導型電子放出素子にパルス電圧を印加した際に、素子電流Ｉｆの応答波形が歪んで観測される様子を図１を用いてより詳しく説明する。
図１（ａ）は、図２の構成を備えた表面伝導型電子放出素子の一対の素子電極２，３間に印加するパルス電圧の波形（電源からの出力波形）を示している。ここでは、電圧値がＶｆ、パルス幅がＴ１のパルス電圧を、休止時間Ｔ３をはさんで２回印加する場合を示している。尚、Ｔ２は１周期である。
図１（ｂ）は、上記休止時間Ｔ３を短くしたパルス電圧を電子放出素子に２回印加した場合における、素子電流Ｉｆの応答波形を模式的に示すものである。図１（ｂ）で、１回目のパルス電圧印加時における素子電流Ｉｆの応答波形と、２回目のパルス電圧印加時における素子電流Ｉｆの応答波形とに違いが生じていることがわかる。これは、１回目のパルス電圧の印加により生じる基板１の熱的な変形などの影響が、休止時間Ｔ３が短いために十分に緩和しきれず、２回目のパルス電圧に対する素子電流Ｉｆの応答波形に影響を与えるためと考えられる。
これに対して、図１（ｃ）は、上記休止時間Ｔ３を１０ｍｓｅｃ以上に長くしたパルス電圧を電子放出素子に２回印加した場合における、素子電流Ｉｆの応答波形を模式的に示すものである。図１（ｃ）で、１回目のパルス電圧印加時における素子電流Ｉｆの応答波形と、２回目のパルス電圧印加時における素子電流Ｉｆの応答波形とが一致している。これは休止時間Ｔ３が基板の熱的な変形などの影響の緩和が十分であるためと考えられる。
従って、本発明においては、前記特定の構成の基板上に配置された表面伝導型電子放出素子の製造時に、パルス電圧を複数回印加する工程を採用する場合には、続けて印加される２つのパルス電圧間のパルス間隔（休止時間）を１０ｍｓｅｃ以上に設定する。この様にすることで、素子に印加される電流波形のバラツキが低減され、その結果、再現性が高く安定な製造を行うことができる。
また、駆動時においても、続けて印加される２つのパルス電圧間のパルス間隔（休止時間）を１０ｍｓｅｃ以上に設定することにより、バラツキの少ない安定な電子放出電流を実現することができ、結果、均一性の高い電子源、画像表示装置を実現することができる。
また、一方で、「活性化工程」などの通電工程において（特には、配線に共通に接続された複数の素子に、当該配線を介して同時に電圧を印加する場合において）、配線抵抗などによって各素子に実効的に印加される電圧が、経時的にも及び素子の位置によっても変動する。この電圧の変動を、各素子に流れる素子電流Ｉｆ（或いは各素子を共通に接続する配線に流れる電流）から算出し、その算出結果に基づいて、各素子（或いは各素子を共通に接続する配線）に印加する電圧の補償を行うことが、大面積の電子源を均一に形成する上で好ましい。しかしながら、前述した基板を用いた「活性化工程」などの通電工程においては、上記のような補償を行おうとしても、休止時間Ｔ３によっては、適切な補償を行うことができない場合がある。これは、同じ波形のパルス電圧を繰り返し印加しても、その都度、測定される素子電流Ｉｆの応答波形が変動するためである。そのため、前述した基板上に配置された表面伝導型電子放出素子の「活性化工程」などの通電工程において、素子電流Ｉｆを測定するためのパルス電圧の印加を、当該パルス電圧の直前のパルス電圧の終了時から１０ｍｓｅｃ以上経過した後に一対の素子電極間に印加する。
このようにすることで、素子に印加される電流波形のバラツキが低減され、その結果、精度の高い素子電流Ｉｆの値を求めることができる。その結果、再現性が高く安定な製造を行うことができる。
尚、ここでは、素子電流Ｉｆを測定するための専用のパルス電圧を印加する場合を述べたが、勿論、測定専用ではなく、「活性化工程」などの製造時に用いるパルス電圧そのものが、測定用のパルス電圧を兼ねることもできる。従って、本発明は、測定用、製造用、駆動用を問わず、素子に続けて印加される２つのパルス電圧の間隔を１０ｍｓｅｃ以上に設定するものである。
以下に、本発明の具体的な製造方法について、図３を用いてその一例を説明する。
工程（１）
先ず、基板１を用意し、この上に第１の素子電極２及び第２の素子電極３とからなる一対の電極を形成する〔図３（ａ）〕。
基板１としては、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材（ガラス基板）上に、ＳｉＯ2を主体とする膜が積層された基板を用いる。尚、上記ガラス基板においては、ＳｉＯ2の占める割合が、モル比換算で５０％よりも多い。実用的には、上記ガラス基板中におけるＳｉＯ2の占める割合は、モル比換算で６０％以上であれば良い。また、上記「ＳｉＯ2を主体とする膜」は、ＳｉＯ2のみで構成される膜であることが好ましい。しかしながら、「活性化工程」を良好に行うためには、実用的には、モル比換算で、ＳｉＯ2が８０％以上を占める膜であればよい。また、ＳｉＯ2を主体とする膜の厚みは５０ｎｍ以上１μｍ以下が好ましい。
上記一対の素子電極２，３は例えば、基板１を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により電極材料を堆積後，フォトリソグラフィー技術を用いて形成することができる。電極材料としては、金属や半導体や金属化合物などの一般的な導電性材料を用いることができる。
尚、本発明においては、上記第１の電極２を第１の導電体と呼び、上記第２の電極３を第２の導電体と呼ぶ場合もある。
工程（２）
一対の素子電極２，３間を接続する導電性膜４を形成する〔図３（ｂ）〕。
導電性膜４は、例えば以下のようにして形成することができる。
先ず、素子電極２，３を設けた基板１上に、有機金属溶液を塗布して、有機金属薄膜を形成する。有機金属溶液には、導電性膜４を構成する金属を主元素とする有機金属化合物の溶液を用いることができる。有機金属薄膜を加熱焼成処理し、リフトオフ、エッチング等によりパターニングし、導電性膜４を形成する。
ここでは，有機金属溶液の塗布法を挙げて説明したが、導電性膜４の形成法はこれに限られるものでなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることもできる。また、導電性膜４の材料としては、金属や半導体や金属化合物などの一般的な導電性材料を用いることができる。好ましくは、パラジウム或いは酸化パラジウムを用いる。
工程（３）
導電性膜４に第２の間隙５を形成する「フォーミング工程」を行う〔図３（ｃ）〕。
「フォーミング工程」は例えば以下のような通電工程により行うことができる。
素子電極２，３間に、不図示の電源を用いて通電を行うと、導電性膜４の一部に第２の間隙５が形成される。そのため、「フォーミング工程」は、２つの導電性膜、或いは、一部で繋がった２つの導電性膜を形成する工程と考えることもでき、「フォーミング工程」を終えた後においては、一方の素子電極と該一方の電極と接続する一方の導電性膜とを１つの導電体と見なすこともできる。従って、「フォーミング工程」は、第１の導電体と第２の導電体とを基板１上に形成する工程と言うこともできる。
「フォーミング工程」における電圧波形の例を図４に示す。印加する電圧は、パルス電圧が好ましい。パルス電圧としては、波高値を一定としたパルス電圧を繰り返し印加する図４（ａ）に示した手法と、波高値を増加させながら、パルス電圧を繰り返し印加する図４（ｂ）に示した手法がある。
図４（ａ）におけるＴ１及びＴ２は電圧波形のパルス幅とパルス間隔である。通常Ｔ１は１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２は１０μｓｅｃ〜１００ｍｓｅｃの範囲で適宜設定される。そして本発明においては、連続するパルス電圧間の間隔（休止時間）を１０ｍｓｅｃ以上に設定する。三角波の波高値（パルス電圧の最大電圧値）は、電子放出素子形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分の間、パルス電圧を繰り返し印加する。パルス形状は図４に示すような三角波に限定されるものではなく、矩形波や、或いは台形波など所望のパルス形状を採用することができる。
図４（ｂ）におけるＴ１及びＴ２は、図４（ａ）に示したものと同様とすることができる。また、三角波の波高値（パルス電圧の最大電圧値）は、例えば０．１Ｖ程度ずつ増加させることができる。
「フォーミング工程」の終了は、パルス間隔Ｔ２中に、例えば０．１Ｖ程度の電圧印加により流れる素子電流Ｉｆを測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した時にとする。この素子電流Ｉｆを測定するために用いるパルス電圧においては、休止時間が１０ｍｓｅｃ以上とする。このような休止時間を採用することで、再現性が高く、信頼性の高い、素子電流Ｉｆの測定を行うことができる。
工程（４）
「フォーミング工程」の後に、好ましくは「活性化工程」を施し、カーボン膜６を形成する〔図３（ｄ）〕。
「活性化工程」は、例えば、有機物質のガスを含有する雰囲気下で、「フォーミング工程」と同様に、パルス電圧の印加を繰り返すことで行うことができる。この雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、イオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。この時の好ましい有機物質のガス圧は、前述の応用の形態、真空容器の形状や、有機物質の種類などにより異なるため場合に応じ適宜設定される。適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができ、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等或いはこれらの混合物が使用できる。
「活性化工程」により、炭素及び／或いは炭素化合物からなる、カーボン膜６が、前述した「フォーミング工程」により形成した第２の間隙５内及び間隙５近傍の導電性膜４上に堆積する。そのため、「活性化工程」は、２つのカーボン膜、或いは、一部で繋がった２つのカーボン膜を形成する工程と考えることもでき、「活性化工程」を終えた後においては、一方の電極と該一方の電極と接続する一方の導電性膜と、該一方の導電性膜に接続する一方のカーボン膜とを１つの導電体と見なすこともできる。従って、「活性化工程」は、第１の導電体と第２の導電体とを基板１上に形成する工程と言うこともできる。
「活性化工程」により、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するようになる。炭素及び炭素化合物とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含する、ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）であり、その膜厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎｍ以下の範囲とすることがより好ましい。
尚、カーボン膜６は、「フォーミング工程」により形成した第２の間隙５内において、該第２の間隙５より狭い第１の間隙７を有する。そのため、カーボン膜６は、第１の間隙７を挟んで対向する一対のカーボン膜ということもできる。「活性化工程」の終了判定は、素子電流Ｉｆ及び／または放出電流Ｉｅを測定しながら、適宜行うことができる。
尚、「活性化工程」では、パルスの休止時間を「フォーミング工程」以上に適切に選択することが重要となる。先述の休止時間Ｔ３を１０ｍｓｅｃ以上とすることにより、基板１の熱的な変形等の緩和を十分に行うことができる。そのため、一対の素子電極２，３間には、再現性の高い電流の印加が行われる。その結果、カーボン膜６の堆積及び第１の間隙７の形状の制御性が向上すると考えられる。また、「活性化工程」時における素子電流Ｉｆの測定も正確に行うことができる。従って、再現性の高い、電子放出素子の製造を行うことができる。
また、前記した補償技術（特開２０００−３１１５９３号公報、特開２０００−３０６５００号公報参照）を、本発明に適用した場合においても、パルスの休止時間Ｔ３を１０ｍｓｅｃ以上とすることにより、各電子放出素子に流れる素子電流Ｉｆ（或いは配線に流れる電流）を高精度にモニタすることができる。その結果、精度の高い補償値を算出することができ、均一性の高い電子源、画像表示装置を形成することができる。
工程（５）
以上の各工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。
この工程は、真空容器内の有機物質を排気する工程である。真空容器内を排気する時には、真空容器全体を加熱するのが好ましい。この時の加熱条件は、８０〜２５０℃が好ましく、さらに好ましくは１５０℃以上である。真空容器内の圧力は極力低くすることが必要で、１×１０-6Ｐａ以下が好ましい。この結果、電子放出素子への、新たな炭素或いは炭素化合物の堆積を抑制でき、素子電流Ｉｆ，放出電流Ｉｅが、安定する。
工程（６）
電子源などのように複数の電子放出素子の均一性が必要な場合は、さらに、「特性調整工程」を行う。
表面伝導型電子放出素子は、特開平１０−２２８８６７号公報に開示されてるように、新たな炭素或いは炭素化合物が実質的に堆積しない上述した圧力下において、電子放出特性を記憶する機能（以下、「電子放出特性のメモリ機能」と記す）を有する。この機能は、それ以前に印加されたパルス電圧値の最大値によって決定される特性カーブ（電子放出特性）を、それ以後に今まで印加された（経験した）電圧値よりも大きな電圧値のパルス電圧〔特性シフト電圧（Ｖｓｈｉｆｔ）〕を印加されない限り、保持し続けることである。
このメモリ機能を利用すれば、電子放出特性を変更したい素子に特性シフト電圧（Ｖｓｈｉｆｔ）を適切に選択して印加することにより、駆動電圧（Ｖｄｒｖ）において所望の放出電流Ｉｅが得られる電子放出素子にすることが可能となる。その結果、同じ駆動電圧を印加した際に、同じ放出電流Ｉｅを放出する多数の電子放出素子から構成される電子源及び画像表示装置を形成することができる。
また、放出電流Ｉｅと素子電流Ｉｆとの間に強い相関があることに着目すると、所望の放出電流Ｉｅを得るために、所望の素子電流Ｉｆが得られるように調整することで電子放出特性を調整することが可能となる。
そこで、先ずは、「特性調整工程」が必要かどうかを知るために、上述した「活性化工程」の後（特には、上述した安定化工程の後）に、素子電流Ｉｆを測定するためのパルス電圧（測定用駆動電圧）を印加する必要がある。尚、上記測定用駆動電圧をＶｆｍｅａｓｕｒｅと表したとき、Ｖｆｍｅａｓｕｒｅ＜Ｖｓｈｉｆｔの関係を満たす。また、この時のＶｓｈｉｆｔは、「活性化工程」において、印加した電圧の最大値に相当すると考えて差し支えない。そして、上記測定用駆動電圧Ｖｆｍｅａｓｕｒｅに対応した素子電流Ｉｆを計測する。そして計測された素子電流Ｉｆに基づき、特性調整が必要であると判断された電子放出素子に対しては、特性シフト電圧Ｖｓｈｉｆｔを決定し、この特性シフト電圧を印加する。
そして、この「特性調整工程」においては、上述のパルス電圧（測定用駆動電圧）に対応した素子電流Ｉｆを正確に計測することが不可欠である。そのため、測定用駆動電圧に応じた素子電流を計測する際には、測定用駆動電圧を印加する前の電圧の印加を終了した時点から、１０ｍｓｅｃ以上の休止時間Ｔ３が経過してから、測定用駆動電圧を印加する。また、測定用駆動電圧を複数回印加する必要がある場合には、測定用駆動電圧の間隔（休止時間Ｔ３）を、１０ｍｓｅｃ以上とする。この様にすることにより、基板の熱的な変形等の緩和を十分に進めることができ、測定用のパルス電圧に応じた素子電流Ｉｆを正確に測定することが可能となる。その結果、各電子放出素子に必要な特性シフト電圧を正確に算定することができ、結果、再現性の高い電子放出素子の製造、及び、均一性の高い電子源並びに画像表示装置の製造を実現することができる。
また、上記「特性調整工程」においては、「活性化工程」において既に詳述した、配線などの抵抗に起因する電圧変動の補償技術を適用することができる。即ち、上記「特性調整工程」において、特性調整が必要な電子放出素子に特性シフト電圧を複数回に渡って印加する場合においては、素子電流Ｉｆを定期的もしくは所望のタイミングにて計測し、その計測値に応じて特性シフト電圧にフィードバックすれば、より均一性を向上することができる。
本発明においては、上記した電子放出素子の製造方法、駆動方法を、該電子放出素子を複数個形成してなる電子源、さらには該電子源と、該電子源から放出された電子線の照射によって発光する発光体基板とを有する画像表示装置に対しても適用することができる。
図１０に、本発明による画像表示装置の一実施形態の表示パネルの構成を模式的に示す。図１０は、該表示パネルの一部を切り欠いて概略構成を示した斜視図であり、図中、９１はリアプレート、９４はＹ方向配線、９６はＸ方向配線、１００は外囲器、１０２はフェースプレート、１０３はガラス基板、１０４は蛍光膜、１０５はメタルバック、１０６は支持枠、１０７は電子放出素子、である。
図１０の表示パネルは、リアプレート９１上に複数の電子放出素子１０７を備えた電子源と、支持枠１０６と、ガラス基板１０３の内面に蛍光膜１０４及びメタルバック１０５とを備えてなるフェースプレート（発光体基板）１０２とを、フリットガラスを４００〜５００℃で１０分以上焼成することにより封着し、気密性の外囲器１００を形成してなる。尚、この封着工程を全て真空チャンバー中で行う事で、リアプレート９１、支持枠１０６及びフェースプレート１０２の接合と同時に、外囲器１００内部を真空にすることが可能となる。
以下に、本発明の電子源の製造方法について図９（ａ）〜（ｄ）により説明する。尚、図９中、９１は基板（リアプレート）、９２，９３は素子電極（図２の素子電極２，３に相当）、９４はＹ方向配線、９５は絶縁性膜、９６はＸ方向配線である。
工程（１）
先に説明した電子放出素子の製造工程（１）と同様にして、基板９１上に、各々が一対の素子電極９２，９３からなるユニットを複数個形成する〔図９（ａ）〕。基板９１、素子電極９２，９３は、先に説明した電子放出素子の基板１、素子電極２，３にそれぞれ相当する。
工程（２）
Ｙ方向の各ユニットの素子電極３を共通に接続するＹ方向配線９４を形成する〔図９（ｂ）〕。Ｙ方向配線９４（及び後述するＸ方向配線９６）の材料に関しては、低抵抗である事が望まれ、材料、膜厚、配線幅等が適宜設定される。具体的には、例えば、銀粒子を含有する感光性ペーストを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光、現像し、焼成して形成することができる。
工程（３）
Ｙ方向配線９４と後述するＸ方向配線９６とを絶縁するために、層間絶縁層９５を形成する〔図９（ｃ）〕。尚、層間絶縁層９５は、Ｙ方向配線９４に交差するように、且つ後述するＸ方向配線９６と素子電極９２とが接続するように、当該接続部にコンタクトホールを開けて形成する。層間絶縁層９５は例えば、ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像し、焼成して形成することができる。
工程（４）
次に、Ｘ方向配線９６を、Ｙ方向配線９４に交差するように、層間絶縁層９５上に形成する〔図９（ｄ）〕。具体的には、例えば、層間絶縁層９５の上に、銀（Ａｇ）粒子を含有するペーストをスクリーン印刷した後乾燥させ、焼成して形成することができる。また、この時、層間絶縁層９５のコンタクトホール部分で素子電極９２と、Ｘ方向配線９６とが接続される。
引き続き、前記電子放出素子の製造工程（２）以降の工程と同様の工程により、導電性膜を形成し、フォーミング工程、活性化工程、安定化工程、特性調整工程を行い、電子源を得ることができる。尚、電子源の製造においては、複数のユニットに対してパルス電圧を印加する工程となるため、各ユニットに一定の電圧が印加されるように制御を行う必要がある。
（実施例１）
図２に示す構成の電子放出素子を作製した。図２（ａ）は本素子の平面図を、図２（ｂ）は（ａ）のＡ−Ａ’断面図を示している。図２において、１は基板、２、３は素子電極（一対の電極）、４は導電性膜、５は第２の間隙、６はカーボン膜、７は第１の間隙である。
本実施例においては、５つの電子放出素子を、以下の工程に従い作製した。
工程（ａ）
ガラス基板と該ガラス基板を覆うＳｉＯ2を主体とする膜とから構成され、該ガラス基板は、モル比でＳｉＯ2を６７％と、Ｋ2Ｏを４．４％と、Ｎａ2Ｏを４．５％含む基板１を用いた。尚、ガラス基板の歪み点は５７０℃であり、ＳｉＯ2を主体とする膜としては、上記ガラス基板上にＳｉＯ2をスパッタリング蒸着法で約３８０ｎｍの厚さに形成した。
工程（ｂ）
上記基板１上に、スパッタリング蒸着法により、Ｔｉを厚さ５ｎｍに、Ｐｔを厚さ５０ｎｍに順次堆積した。素子電極２，３及び素子電極間隔Ｌとなるべきパターンをホトレジストで形成し、次にドライエッチングを行い、素子電極間隔Ｌ：２０μｍ、電極幅Ｗ：８００μｍとした素子電極２，３を形成した。
工程（ｃ）
一対の素子電極２，３間を繋ぐように、有機Ｐｄ溶液をスピンナーにより回転塗布し、温度３００℃で１２分間の加熱焼成処理を行った。また、こうして形成した導電性膜４（主元素をＰｄとした薄膜）の膜厚は１０ｎｍであり、シート抵抗値は２×１０4Ω／□であった。
工程（ｄ）
焼成後の導電性膜４を、レーザーにより直接に描画するパターニングを行って所定のパターンに形成した。素子幅Ｗ’は６００μｍとした。
工程（ｅ）
上述の工程（ａ）〜（ｄ）を終えた基板１を図５に示す測定評価装置（真空チャンバー）内にセットした。図中、５０は電流計、５１は電源、５２は電流計、５３は高圧電源、５４はアノード電極、５５は真空装置、５６は排気ポンプである。排気ポンプ５６により装置５５内部を１×１０-3Ｐａの真空度に達するまで排気した。その後、電源５１により、素子電極２，３間に電圧を印加し、フォーミング工程を行った。本実施例では、パルス幅Ｔ１を１ｍｓｅｃ、パルス間隔Ｔ２を５０ｍｓｅｃとし、矩形波の波高値（フォーミング時のピーク電圧）は０．１Ｖステップで昇圧させてフォーミング工程を行った。このあと、装置内部を１×１０-6Ｐａの真空環境に保持した。
工程（ｆ）
続いて、トルニトリルをアンプルに封じたものをスローリークバルブを通して装置５５内に導入し、１．３×１０-4Ｐａを維持した。次に、フォーミング工程を施した素子に、図７に示した波形で波高値を１８Ｖとして活性化工程を行った。ここでパルス幅Ｔ１は１ｍｓｅｃ、Ｔ２を２０ｍｓｅｃとし、パルス間隔Ｔ３は１９ｍｓｅｃとした。時間は６０分間とした。Ｔ４は１周期である。活性化工程終了後に、スローリークバルブを閉め、装置内部を排気した。
工程（ｇ）
真空装置５５及び電子放出素子をヒーターにより加熱して約２５０℃に維持しながら真空装置５５内の排気を続けた。２０時間後、ヒーターによる加熱をやめ、室温に戻したところ、真空装置内の圧力は、６×１０-8Ｐａ程度に達した。
工程（ｈ）
上述の工程で作製した５つの電子放出素子のうち、一つの素子Ａを用いて以下の電子放出特性の測定を実施した。
素子電極２，３間に、図１（ａ）に示したパルス電圧を印加した。具体的には、パルス幅Ｔ１が１ｍｓｅｃ、パルス波高値が１７．５Ｖの波形を休止時間Ｔ３をおいて２回印加した。この時、休止時間Ｔ３を変化させて、その時の素子電流Ｉｆの応答波形を観察した。そしてこの時の１パルス目の素子電流Ｉｆの大きさと、２パルス目の素子電流の大きさを比較した。比較は、パルスの立ち上がりから１００μｓｅｃの間に流れた電流の積分値、即ち電荷量を各々求め、その変化量を求めることにより実施した。２つの応答波形が一致すれば、変化量は０となる。また、変化率として、上記変化量を、１パルス目の立ち上がりから１００μｓｅｃの間に流れた電流、即ち電荷量で割ったものとして定義した。２つの応答波形が一致すれば、変化率は０となる。
表１に、休止時間Ｔ３を変えたときの変化率（パーセント）を示す。
Figure 0003740485
表１から、休止時間Ｔ３が１０ｍｓｅｃ以上であれば、素子電流Ｉｆの応答波形が一致することが読み取れる。これは、休止時間Ｔ３を１０ｍｓｅｃ以上とすることにより、１パルス目の素子電流による基板の熱などによる変形が、休止時間Ｔ３の間に緩和し、その結果、２パルス目の応答波形に影響を与えなくなるためだと考えられる。
次に、残りの４つの素子Ｂ〜Ｅを用いて特性調整工程を行った。この特性調整工程においては、図８に示したパルス電圧を印加した。特性シフト電圧のパルス幅であるＴ１を１ｍｓｅｃ、測定用駆動電圧のパルス幅であるＴ１’を１００μｓｅｃ、休止時間Ｔ３を１５．５ｍｓｅｃとした。また測定用のパルス電圧（測定用駆動電圧）の電圧値Ｖ２を１５Ｖに固定した。
つまり、先ず、電圧値Ｖ１のパルス電圧（特性シフト電圧）を印加した後に、電圧値Ｖ２のパルス電圧（測定用駆動電圧）を印加して該パルス電圧（測定用駆動電圧）における素子電流Ｉｆを計測する。この時、計測される素子電流Ｉｆの値の目標値を２．５０ｍＡとし、計測された素子電流Ｉｆが上記目標値であれば、この工程と終了する。しかしながら、目標値よりも高い場合には、該目標値に近づくように、次に印加するパルス電圧（特性シフト電圧）の電圧値Ｖ１を制御した。
尚、パルス電圧（測定用駆動電圧）の印加による素子電流Ｉｆの計測にあたり、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。また、波高値Ｖ１の制御に関して、具体的には、波高値を１７Ｖから開始して、上述の計測を行った後に素子電流Ｉｆが目標値よりも大きい場合には、波高値Ｖ１を０．０２Ｖ上昇させる制御を行う。この制御を繰り返すことで、目標値と同じか、下回った場合には、パルス電圧（特性シフト電圧）の印加を終了する制御を行った。
尚、４つの素子Ｂ〜Ｅ全て、１回目の特性シフト電圧印加時（Ｖ１の波高値が１７Ｖの時）には、目標値である２．５０ｍＡよりも大きかった。この特性調整工程は、特定の電圧における素子電流の値を揃えることを目的とするものである。
結果を表２に示す。
Figure 0003740485
表２から読み取れるように、素子Ｂ〜Ｅの４つの素子について、Ｖ１の最大値は異なるものの、Ｖ２における電流値は（最大値−最小値）／平均値で約１．６％と、極めて特性のそろった素子とすることができた。
尚、本実施例において行った方法以外にも、例えば、一つの素子に対して上述の測定を行うことにより、Ｖ１の電圧とその時に観測される電流値、及びＶ２における電流値の関係をテーブルとして作成して、該テーブルを参照して他の電子放出素子の特性調整工程におけるＶ１の電圧を直接決定する方法を採用することもできる。いずれの方法にしても、Ｖ２における電流値を、その前に印加されるＶ１の影響を受けることなく測定することが重要である。
次に、この素子Ｂ〜Ｅの４つの素子について、駆動耐久の評価を行った。具体的には、駆動電圧を１５Ｖとし、駆動パルス幅を１００μｓｅｃ、駆動周波数を６０Ｈｚ、駆動時間を２００時間とした。駆動パルス幅と、駆動周波数の関係から、休止時間が１０ｍｓｅｃ以上の条件である。まず、駆動の初期に、素子Ｂ〜Ｅが、表２で示される電流値であるか確認を行った。計測の手法は、上述の手法と同じく、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。結果は、素子Ｂ〜Ｅ全ての素子が、表２に示す値と極めてよい一致を示すものであった。
次に、アノードに１ｋＶ印加して、駆動耐久中の素子電流と放出電流の値を計測した。計測を簡便に行うために、パルスの立ち上がりから９０μｓｅｃ経過後における素子電流と放出電流の値を読み取り実施した。その結果、駆動耐久中も、素子Ｂ〜Ｅ全ての素子が安定した素子電流及び放出電流の値を示した。
尚、本実施例では、６×１０-8Ｐａの真空度で実施したが、有機物質が十分除去されていれば、１×１０-6Ｐａ以上の真空度で十分安定な特性を維持することができる。このような真空雰囲気を採用することにより、新たな炭素或いは炭素化合物の堆積を抑制でき、また真空容器や基板などに吸着したＨ2Ｏ，Ｏ2なども除去でき、結果として素子電流Ｉｆ，放出電流Ｉｅが安定する。
本実施例では、４つの素子の素子電流が駆動電圧においてよくそろっており、また、駆動耐久中の変化も微小で、極めて安定なものであった。これは、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である基体上に、ＳｉＯ2を主体とする膜が積層された基板を用いたこと、そして、パルスの印加に際して、１０ｍｓｅｃ以上の休止時間を設定して、特性を調整した結果もたらされたものである。
尚、本実施例では、休止時間を１５．５ｍｓｅｃとしたが、表１からもわかるように、１０ｍｓｅｃ以上であればよいことがわかる。この休止時間を長くしすぎると、工程に要する時間が長くなり、あまり好ましくなく１００ｍｓｅｃ以下とするのが好適である。
（比較例１）
比較例１として、ガラス基板としてソーダライムガラスを使用した以外は、実施例１と同様にして工程（ｇ）まで行った。本比較例で使用したソーダライムガラスは、ＳｉＯ2を７４％と、Ｋ2Ｏを３％とＮａ2Ｏを１２％含むものである。
しかしながら、活性化工程において、実施例１と比較して、素子電流に不安定な挙動が見られ、また、素子電流の値も小さなものとなった。これは基板からナトリウムイオンが拡散してきたためだと思われる。続いて、工程（ｇ）に相当する安定化工程を行った後に、電子放出特性の測定を行った。
実施例１と同様に、図８に示したパルス電圧を印加した。Ｔ１を１ｍｓｅｃ、Ｔ１’を１００μｓｅｃ、Ｔ３を１５．５ｍｓｅｃとして、測定用駆動電圧Ｖ２の波高値を１５Ｖに固定し、測定用駆動電圧印加時の素子電流を計測し、該素子電流の目標値を２．５０ｍＡとし、該目標値になるように特性シフト電圧Ｖ１の波高値を制御しようとした。しかしながら、Ｖ１の波高値を１７Ｖとしたときに、該Ｔ２のパルス幅における素子電流の大きさは２．５０ｍＡに達せず、極めて小さなものであった。
これは、工程（ｇ）の活性化工程で、素子電流に不安定な挙動が見られ、また、素子電流の値も小さなものであったことに由来すると考えられる。本比較例の素子は、素子電流の絶対値において実施例１の素子よりもきわめて劣っており、そのため、駆動耐久の評価は行わなかった。
本比較例１から、ナトリウムイオンの拡散を効果的に抑制することが重要であることがわかる。
（実施例２）
実施例２として、上述の実施例１で用いた基板１の代わりに、モル比でＳｉＯ2を６６％と、Ｋ2Ｏを５．４％とＮａ2Ｏを５．０％含み、歪み点が５８２℃であるガラス基板上に、スパッタリング蒸着法により厚み３８０ｎｍのＳｉＯ2を主体とする膜を形成した基板１を使用した以外は、実施例１と同様にして工程（ｇ）まで行った。本例においても、実施例１と同様に、５つの電子放出素子Ａ〜Ｄを作製した。
実施例１と同様に、工程（ｇ）の安定化工程を行った後に、（ｈ）の電子放出特性の測定を行った。
先ず、５つの素子のうちの一つの素子Ａを用いて、素子電極２，３間に、図１（ａ）に示したパルス電圧を印加した。具体的には、パルス幅Ｔ１が１ｍｓｅｃ、パルス波高値が１７．５Ｖの波形を休止時間Ｔ３をおいて２回印加した。この時、休止時間Ｔ３を変化させて、その時の素子電流Ｉｆの応答波形を観察した。そしてこの時の１パルス目の素子電流Ｉｆの大きさと、２パルス目の素子電流の大きさを比較した。比較は、パルスの立ち上がりから１００μｓｅｃの間に流れた電流値の積分値を各々求め、その変化量を求めることにより実施した。２つの応答波形が一致すれば、変化量は０となる。また、変化率として、上記変化量を、１パルス目の立ち上がりから１００μｓｅｃの間に流れた電流値で割ったものとして定義した。２つの応答波形が一致すれば、変化率は０となる。
その結果、休止時間Ｔ３を１０ｍｓｅｃ以上とすることにより、１パルス目の素子電流による基板の熱的な変形などに起因すると推測される変動が、休止時間Ｔ３の間に緩和し、２パルス目の応答波形に影響を与えなくなることが確認できた。
続いて、残りの４つの素子Ｂ〜Ｅを用いて、前述した特性調整工程を行った。この特性調整工程においては、図８に示したパルス電圧を印加した。特性シフト電圧のパルス幅であるＴ１を１ｍｓｅｃ、測定用駆動電圧のパルス幅であるＴ１’を１００μｓｅｃ、休止時間Ｔ３を１５．５ｍｓｅｃとした。また、測定用のパルス電圧（測定用駆動電圧）の電圧値Ｖ２を１５Ｖに固定した。
つまり、先ず、電圧値Ｖ１のパルス電圧（特性シフト電圧）を印加した後に、電圧値Ｖ２のパルス電圧（測定用駆動電圧）を印加して該パルス電圧（測定用駆動電圧）における素子電流Ｉｆを計測する。この時、計測される素子電流Ｉｆの値の目標値を２．５０ｍＡとし、計測された素子電流Ｉｆが上記目標値であれば、この工程を終了する。しかしながら、目標値よりも高い場合には、該目標値に近づくように、次に印加するパルス電圧（特性シフト電圧）の電圧値Ｖ１を制御した。
尚、パルス電圧（測定用駆動電圧）の印加による素子電流Ｉｆの計測にあたり、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。また、波高値Ｖ１の制御に関して、具体的には、波高値を１７Ｖから開始して、上述の計測を行った後に素子電流Ｉｆが目標値よりも大きい場合には、波高値Ｖ１を０．０２Ｖ上昇させる制御を行う。この制御を繰り返すことで、目標値と同じか、下回った場合には、パルス電圧（特性シフト電圧）の印加を終了する制御を行った。
尚、４つの素子全て、１回目の特性シフト電圧印加時（Ｖ１の波高値が１７Ｖのとき）には、目標値である２．５０ｍＡよりも大きかった。この特性調整工程は、特定の電圧における素子電流の値を揃えることを目的とするものである。
結果を表３に示す。
Figure 0003740485
表３から読み取れるように、素子Ｂ〜Ｅについて、Ｖ１の最大値は異なるものの、Ｖ２における電流値は（最大値−最小値）／平均値で約１．６％と、極めて特性のそろった素子とすることができた。
尚、本実施例において行った方法以外にも、例えば、一つの素子に対して上述の測定を行うことにより、Ｖ１の電圧とその時に観測される素子電流及び、Ｖ２における電流値の関係をテーブルに作成して、該テーブルを参照してＶ１の電圧を直接決定する方法を採用することもできる。いずれの方法にしても、Ｖ２における電流値を、その前に印加されるＶ１の影響を受けることなく測定することが重要である。
次に、この素子Ｂ〜Ｅについて駆動耐久の評価を行った。具体的には、駆動電圧を１５Ｖとし、駆動パルス幅を１００μｓｅｃ、駆動周波数を６０Ｈｚ、駆動時間を２００時間とした。駆動パルス幅と、駆動周波数の関係から、休止時間が１０ｍｓｅｃ以上の条件である。まず、駆動の初期に、素子Ｂ〜Ｅがそれぞれ、表３で示される電流値であるか確認を行った。計測の手法は、上述の手法と同じく、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。結果は、素子Ｂ〜Ｅ全ての素子が、表３に示す値と極めてよい一致を示すものであった。
次に、アノードに１ｋＶ印加して、駆動耐久中の素子電流と放出電流の値を計測した。具体的には、パルスの立ち上がりから９０μｓｅｃ経過後における素子電流と放出電流の値を読み取った。その結果、駆動耐久中も、素子Ｂ〜Ｅ全てが安定した素子電流及び放出電流の値を示した。
これは、ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である基板上に、ＳｉＯ2を主体とする膜が積層された基板を用いたこと、そして、パルスの印加に際して、１０ｍｓｅｃ以上の休止時間を設定して、特性を調整した結果もたらされたものである。
尚、本実施例では、特定の電圧における素子電流の値を揃える工程で休止時間を１５．５ｍｓｅｃとしたが、１０ｍｓｅｃ以上であればよいことはいうまでもない。
本実施例では、モル比において、ＳｉＯ2を６６％と、Ｋ2Ｏを５．４％とＮａ2Ｏを５．０％含むガラス基板上にＳｉＯ2をスパッタリング蒸着法で約３８０ｎｍの厚さに形成した基板を用いたが、スパッタリング蒸着法で形成したＳｉＯ2を主体とする膜の膜厚は、これに限られるものではない。
ＳｉＯ2を主体とする膜の膜厚を変化させて同様の実験を行ったところ、５０ｎｍ以上の膜厚であれば、本実施例と同等の特性が得られることがわかった。また、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下であれば、本実施例と同等の特性が得られる。ここでいう特性とは、具体的には、パルスの印加に際して、１０ｍｓｅｃ以上の休止時間を設定して特性を調整することにより、素子電流が駆動電圧に対して再現性良く設定可能であり、また、駆動耐久中の変化も微小で、極めて安定な特性を実現することができることである。
尚、該ＳｉＯ2の膜厚は５０ｎｍ以上であれば良いが、１μｍを超えると、形成に要する時間がかかったり、膜応力に由来すると思われる基板のそりや、ひどい場合には、クラックが発生する場合があり好ましくない。故に、ＳｉＯ2を主体とする膜の実効的な膜厚は５０ｎｍ以上１μｍ以下である。
（実施例３）
実施例３として、上述の実施例１で用いた、モル比でＳｉＯ2を６７％と、Ｋ2Ｏを４．４％とＮａ2Ｏを４．５％含むガラス基板上に、スパッタリング蒸着法でＳｉＯ2を主体とする膜を約３８０ｎｍの厚みで形成した基板を使用した。本実施例においては、１つの電子放出素子を作製した。
本実施例においては、素子電極２とパルス電圧印加用の電源との間に、３００Ωの抵抗を挿入した。これは、複数の電子放出素子が並列に接続された場合を想定したものであり、大きな素子電流が流れた場合に、電圧印加用の電源と素子電極間の配線等による電圧降下が大きく影響する状況を想定して作り出すためのものである。
例えば、活性化工程において、素子電流Ｉｆが活性化工程の進行に伴って変化する場合に、上述の配線等による抵抗と素子電流Ｉｆの積で表される電圧降下が生じる。素子電流Ｉｆの値が小さかったり、上述の抵抗が小さかったりして、該電圧降下の影響が無視しうる場合なら問題ないが、素子電流Ｉｆの値が大きかったり、上述の抵抗が大きい場合には該電圧降下が大きく影響し、結果的に、素子電極２，３間に印加される電圧に大きな変化がもたらされてしまう。そこで、本実施例では、活性化工程を次のように実施した。
工程（ｅ）までは、実施例１と同様に実施した。続いて実施例１の工程（ｆ）以降の工程の代わりに、以下の（ｆ）’以降の工程を実施した。
工程（ｆ）’
トルニトリルをアンプルに封じたものをスローリークバルブを通して真空内に導入し、１．３×１０-4Ｐａを維持した。
次に、図７に示した波形で、波高値の初期値を１８Ｖとして活性化工程を行った。ここでパルス幅Ｔ１は１ｍｓｅｃ、Ｔ２を２０ｍｓｅｃとし、パルス間隔Ｔ３は１９ｍｓｅｃとした。活性化工程に要する時間（パルス電圧の印加時間）は６０分間とした。この時、パルスの立ち上がりから９５０μｓｅｃ経過後における素子電流Ｉｆを計測し、素子電極２とパルス電圧印加用の電源の間に挿入した３００Ωの抵抗との積、即ち電圧降下に相当する電圧を、波高値の初期値に上乗せするように制御を行った。
具体的には、連続して印加されるパルス電圧に対して、それに対応して計測される素子電流Ｉｆの値を３２回サンプリングして平均し、その値と上述の抵抗により計算される電圧降下分を加えるようにパルス電圧の波高値を変更する制御を行った。この制御を３秒間隔で実施することにより、素子電極２，３間に印加される電圧を、概ね１８Ｖに保つようにした。
実施例１の結果からもわかるとおり、パルス間隔Ｔ３を１９ｍｓｅｃとすることにより、この期間において、基板の熱的な変形等の緩和を十分に進めることができ、印加電圧パルスに応じた素子電流Ｉｆの波形を正確に測定することができる。ひいては、素子電極２、３間に印加される電圧を正確に設定することが可能となる。ここでは、活性化工程に用いるパルス電圧自体が、電流測定用のパルス電圧をかねている。尚、上記方法による活性化工程を６０分間行った後の素子電流Ｉｆの値は９．８ｍＡであった。そして、活性化工程終了後に、スローリークバルブを閉め、装置内部を排気した。
工程（ｇ）’
次に、安定化工程を行った。具体的には、真空装置及び電子放出素子をヒーターにより加熱して約２５０℃に維持しながら真空装置内の排気を続けた。２０時間後、ヒーターによる加熱をやめ、室温に戻したところ、真空装置内の圧力は、６×１０-8Ｐａ程度に達した。
工程（ｈ）’
次に、特性調整工程を行った。この特性調整工程においては、図８に示したパルス電圧を印加した。特性シフト電圧のパルス幅であるＴ１を１ｍｓｅｃ、測定用駆動電圧のパルス幅であるＴ１’を１００μｓｅｃ、休止時間Ｔ３を１５．５ｍｓｅｃとした。また測定用のパルス電圧（測定用駆動電圧）の電圧値Ｖ２を１５．７５Ｖに固定した。つまり、先ず、電圧値Ｖ１のパルス電圧（特性シフト電圧）を印加した後に、電圧値Ｖ２のパルス電圧（測定用駆動電圧）を印加して該パルス電圧（測定用駆動電圧）における素子電流Ｉｆを計測する。この時、計測される素子電流Ｉｆの値の目標値を２．５０ｍＡとし、計測された素子電流Ｉｆが上記目標値であれば、この工程と終了する。しかしながら、目標値よりも高い場合には、該目標値に近づくように、次に印加するパルス電圧（特性シフト電圧）の電圧値Ｖ１を制御した。
尚、パルス電圧（測定用駆動電圧）の印加による素子電流Ｉｆの計測にあたり、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。測定用駆動電圧Ｖ２を１５．７５Ｖに設定したのは、本素子に３００Ωの抵抗が挿入されているためであり、１００μｓｅｃの間に平均２．５０ｍＡの素子電流が流れることによる電圧降下分を加味したからである。また、活性化工程のときに計測された素子電流Ｉｆの値を参考にして、特性シフト電圧Ｖ１を２０Ｖから開始した。上述の計測を行った後に、素子電流Ｉｆが目標値よりも大きい場合には、波高値Ｖ１を０．０４Ｖ上昇させる制御を行う。この制御を繰り返すことで、目標値と同じか、下回った場合には、パルス電圧（特性シフト電圧）の印加を終了する制御を行った。尚、本素子は、１回目の特性シフト電圧印加時（Ｖ１の波高値が２０Ｖのとき）に測定用駆動電圧Ｖ２で計測される電流値は２．５０ｍＡよりも大きかった。
本素子においては、測定用駆動電圧Ｖ２で計測される電流値が２．４４ｍＡとなったところで上述の制御（特性調整工程）を完了した。
次に、この素子を用いて、駆動耐久の評価を行った。具体的には駆動電圧を１５．７５Ｖとし、駆動パルス幅を１００μｓｅｃ、駆動周波数を６０Ｈｚ、駆動時間を２００時間とした。駆動パルス幅と、駆動周波数の関係から、休止時間が１０ｍｓｅｃ以上の条件である。まず、駆動の初期に、本素子の素子電流を計測した。計測の手法は、上述の手法と同じく、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。結果は、素子電流値が２．４４ｍＡであり、先に測定した値と一致するものであった。
また、アノードに１ｋＶ印加して、駆動耐久中の素子電流と放出電流の値を計測した。具体的には、パルスの立ち上がりから９０μｓｅｃ経過後における素子電流と放出電流の値を読み取った。その結果、駆動耐久中も、安定した素子電流及び放出電流の値を示した。
本実施例の素子の特性は、実施例１と比較して、素子電流はもちろんのこと、放出電流の値も概ね一致するものであった。これは、上述の活性化工程（ｆ）’が効果的に作用し、電圧降下による影響を排除できたためであると考えられる。また、（ｈ）’において、駆動電圧における電流値を実施例１と同様に、精度よく設定することができたためだと考えられる。
（実施例４）
本実施例は、実施例１で用いた基板１上に複数の電子放出素子を配列形成することで電子源を作製し、さらに、この電子源を用いた画像表示装置を作製した。尚、それぞれの電子放出素子の製造方法は、実施例１と同様である。
本例において、電子源は図９（ａ）〜（ｅ）の工程に従って作成した。尚、図９（ｅ）における９７は導電性膜である。以下に各工程を説明する。
工程（ａ）
実施例１で用いた基板１で用いた基板１と同様の基板９１上に、各々が一対の素子電極９２，９３からなるユニットを多数形成した〔図９（ａ）〕。素子電極９２，９３は、基板９１上に、スパッタ法によって先ず下引き層として厚さ５ｎｍのＴｉ、その上に厚さ４０ｎｍのＰｔを成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。
本例では素子電極９２，９３との間隔〔図２（ａ）におけるＬ〕を１０μｍ、対応する長さ〔図２（ａ）におけるＷ〕を１００μｍとした。
工程（ｂ）
次に、Ｙ方向の複数の素子電極９３を共通に接続する、複数本のＹ方向配線９４を形成した〔図９（ｂ）〕。Ｙ方向配線９４は、銀（Ａｇ）粒子を含有する感光性ぺーストを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光、現像し、この後４８０℃前後の温度で焼成して形成した。
工程（ｃ）
Ｙ方向配線９４に交差するように、且つ後述するＸ方向配線９６と素子電極９２とが接続するように、当該接続部にコンタクトホールを開けて、層間絶縁層９５を形成した〔図９（ｃ）〕。層間絶縁層９５は、ＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光、現像し、これを４８０℃前後の温度で焼成して形成した。
工程（ｄ）
次に、Ｘ方向配線９６を、Ｙ方向配線９４に交差するように、層間絶縁層９５上に形成した〔図９（ｄ）〕。具体的には、先に形成した層間絶縁層９５の上に、銀（Ａｇ）粒子を含有するぺーストをスクリーン印刷した後乾燥させ、４８０℃前後の温度で焼成した。層間絶縁層９５のコンタクトホール部分で素子電極９２と、Ｘ方向配線９６とが接続された。
Ｘ方向配線９６は、走査信号が印加される配線として用いられる。
このようにしてＸＹマトリクス配線を有する基板が形成された。
工程（ｅ）
次に、各素子電極９２，９３間を繋ぐように、液滴付与手段により、導電性膜９７を構成する材料を塗布した。具体的には、導電性膜９７としてＰｄ膜を得る目的で、有機Ｐｄ含有溶液を用いた。この溶液の液滴を液滴付与手段として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して電極間に付与した。その後この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。以上の工程により、ＰｄＯからなる導電性膜９７が形成された〔図９（ｅ）〕。
工程（ｆ）
次に、フォーミング工程を行った。
具体的な方法は、図５に示した装置と同様の構成の真空装置内に上記基板を配置し、電源から、Ｘ方向配線９６及びＹ方向配線９４を介して各素子電極９２，９３間に通電する事によって、各導電性膜９７に第２の間隙〔図２（ａ）の第２の間隙５に相当〕を形成した。この時、若干の水素ガスを含む真空雰囲気下でフォーミング工程を行うことが好ましい。尚、フォーミング処理に用いた電圧波形は図４（ｂ）に示した、パルス波高値を増加させながら印加する方法で、Ｔ１＝１ｍｓｅｃ、Ｔ２＝５０ｍｓｅｃ、Ｔ３＝４９ｍｓｅｃとし、短形波の波高値は０．１Ｖステップで上昇させた。
工程（ｇ）
次に活性化工程を行った。
前記のフォーミング工程と同様に真空装置内において、不図示の電源からＸ方向配線及びＹ方向配線を通じてパルス電圧を素子電極９２，９３間に繰り返し印加することによって行った。この工程により、前記第２の間隙内及び近傍の導電性膜９７上にカーボン膜を堆積させた。
本工程ではカーボン源としてｐ−トルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持した。本例においては、実施例３で示したのと同様に、該活性化工程において、素子電極９２，９３間に概ね一定の電圧が印加されるように制御を行った。以下に、詳細に述べる。
まず、Ｘ方向配線９６の中から１本の配線Ｘｎを選択し、該配線の片側から、図７に示した波形で波高値が１８Ｖとなるように電圧を印加する準備を行う。本例では、パルス幅Ｔ１は１ｍｓｅｃ、Ｔ２を２０ｍｓｅｃとし、パルス間隔Ｔ３は１９ｍｓｅｃとした。時間は６０分間とした。
実際にはＸ方向配線９６や、Ｙ方向配線９４は有限の抵抗を有しており、並列に接続された複数の素子に対して、Ｘ方向配線９６への給電部から遠ざかるに従って、電圧降下の影響が大きく作用する。そこで、Ｘ方向配線９６の中から選択した１本の配線に印加するパルス電圧とタイミングを同期させて、Ｘ方向配線９６における電圧降下分を補償するように、Ｙ方向配線９４にパルス電圧を印加した。
この時、Ｙ方向配線９４の全ての配線に対して、各々のＹ方向配線９６に接続され、且つＸ方向配線９６の中から選ばれた１本の配線Ｘｎに接続された電子放出素子に略一定の電圧が印加されるように、補償電圧を印加した。
尚、Ｘ方向配線９６の中から選ばれた１本の配線Ｘｎには、該配線に接続された素子数に応じた電流が流れる。そのため、該配線の電圧降下は、配線の抵抗によるものが支配的となる。
本例においては、予めＸ方向配線９６の抵抗を測定しており、該抵抗値、並びにＹ方向配線９４のピッチ、配線Ｘｎに接続された素子数を考慮して、上述の制御（補償）を行った。
具体的には、Ｘ方向配線９６の中から選ばれた１本の配線Ｘｎに流れる素子電流を計測し、該素子電流に基づいて上述の制御（補償）を行った。さらに具体的には３２周期分に相当する素子電流の値を３２回計測し、該値を平均化したものを用いて各Ｙ方向配線９４に印加する電圧（補償電圧）を更新した。この更新は５秒おきに実施した。
本例においては、パルス幅Ｔ１は１ｍｓｅｃ、Ｔ２を２０ｍｓｅｃとし、パルス間隔Ｔ３は１９ｍｓｅｃとした。パルス間隔Ｔ３を１９ｍｓｅｃとすることにより、この期間において、基板９１の熱的な変形等の緩和を十分に進めることができる。その結果、印加したパルス電圧に応じた素子電流Ｉｆの波形を正確に測定することができる。この素子電流Ｉｆを正しく測定することにより、ひいては、素子電極９２，９３間に印加する電圧（補償電圧）を正確に設定することが可能となる。
上述の説明は、Ｘ方向配線９６の中から１本の配線Ｘｎを選択した場合であったが、実際には、複数のＸ方向配線９６に対して、印加パルス電圧のタイミングをずらして実行することも可能である。本例ではこの方法を採用して、全ての素子に対して活性化工程を行った。
その後、スローリークバルブを閉め、活性化工程を終了した。以上の工程で、電子源を有する基板を作製する事ができた。
工程（ｈ）
次に、上記工程で作製した電子源を用いて、図１０に示す構成の画像表示装置を作製した。
工程（ｉ）
上述の工程で製造した画像表示装置に対して、実施例１で実施した特性調整工程を実施した。
具体的には、Ｘ方向配線９６及びＹ方向配線９４から各々１本のＸ方向配線ＸｎとＹ方向配線Ｙｍを選択し、図８に示したパルス電圧が、選択したＸ方向配線とＹ方向配線に接続された電子放出素子に印加されるようにした。特性シフト電圧のパルス幅であるＴ１を１ｍｓｅｃ、測定用駆動電圧のパルス幅であるＴ１’を１００μｓｅｃ、休止時間Ｔ３を１５．５ｍｓｅｃとした。また測定用のパルス電圧（測定用駆動電圧）の電圧値Ｖ２を１５Ｖに固定した。つまり、先ず、電圧値Ｖ１のパルス電圧（特性シフト電圧）を印加した後に、電圧値Ｖ２のパルス電圧（測定用駆動電圧）を印加して該パルス電圧（測定用駆動電圧）における素子電流Ｉｆを計測した。この時、計測される素子電流Ｉｆの値の目標値を０．２５ｍＡとし、計測された素子電流Ｉｆが上記目標値であれば、この工程を終了し、目標値よりも高い場合には、該目標値に近づくように、次に印加するパルス電圧（特性シフト電圧）の電圧値Ｖ１を制御した。
尚、パルス電圧（測定用駆動電圧）の印加による素子電流Ｉｆの計測にあたり、パルスの立ち上がりから１０μｓｅｃ〜９０μｓｅｃ経過後までを１０μｓｅｃの間隔で９ポイント計測し、平均した値を読み取った。また、特性シフト電圧Ｖ１の波高値の制御に関して、具体的には、Ｖ１の波高値を１７Ｖから開始して、上述の計測を行った後に目標値よりも大きい場合には、Ｖ１の波高値を０．０２Ｖ上昇させる制御を行い、目標値と同じか、下回った場合には、パルス電圧（特性シフト電圧）の印加を終了する制御を行った。
尚、Ｘ方向配線ＸｎとＹ方向配線Ｙｍに接続された電子放出素子にＶ１並びにＶ２の電圧を印加するにあたり、該方向配線Ｘｎには各々波高値が８．５Ｖ、７．５Ｖの電圧パルスを印加し、Ｙ方向配線Ｙｍには極性の異なる、−（Ｖ１−８．５）Ｖ、−７．５Ｖの電圧を印加した。
また、素子電流を計測するにあたり、Ｙ方向配線に流れる電流を測定した。また、Ｘ方向配線ＸｎとＹ方向配線Ｙｍ以外の配線はグランド電位とした。
上述の制御（特性調整工程）を、全ての素子について実施して、本工程を終了した。
尚、本例ではＹ方向配線９４に流れる電流を測定したが、Ｘ方向配線９６に流れる電流を測定しても一向に構わない。
以上の工程により本例の画像表示装置を形成した。そして、この画像表示装置は、例えば図１１に示す表示パネル１０１に当てはめることで所望の画像を表示することができる。
図１１では、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の画像表示装置の構成例を示している。図１２中、１１１は表示パネル、１１２は走査回路、１１３は制御回路、１１４はシフトレジスタ、１１５はラインメモリ、１１６は同期信号分離回路、１１７は情報信号発生器、１１８はフェースプレート、１１９は電子源基板、Ｖｘ及びＶａは直流電圧源である。
前述のＸ方向配線９６には、走査線信号を印加するＸドライバー１１２が、Ｙ方向配線９４には情報信号が印加されるＹドライバーの情報信号発生器１１７が接続される。
電圧変調方式を実施するには、情報信号発生器１１７として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１１７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる。
制御回路１１３は、同期信号分離回路１１６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴｍｒｙの各制御信号を発生する。
同期信号分離回路１１６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１１４に入力される。
シフトレジスタ１１４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１１３より送られるシフトクロックに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１１４より出力される。
ラインメモリ１１５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、記憶された内容は、情報信号発生器１１７に入力される。
情報信号発生器１１７は、各々の輝度信号に応じて、電子放出素子１０７の各々を適切に駆動するための信号源である。その出力信号は、Ｙ方向配線９４を介して、当該Ｙ方向配線９４と選択中の走査ライン（Ｘ方向配線９６）との交点にある各々の電子放出素子１０７に印加される。
このようにして、Ｘ方向配線９６を順次走査し、同時に輝度信号（変調信号）をＹ方向配線９４に印加する事によって、電子放出素子１０７を線順次駆動する事が可能になる。そして、電子放出素子１０７を駆動している間、高圧端子Ｈｖを通じ、アノード電極であるメタルバック１０５に高圧を印加することで、駆動された電子放出素子１０７から放出された電子ビームを蛍光膜１０４に衝突させ、１画面を表示することができる。
ここで述べた画像形成装置の構成は、本発明による画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。
こうして、画像を表示させたところ、極めて滑らかな画像を表示することができた。これは、隣接する画素の輝度にばらつき（各電子放出素子の電子放出特性の差）が少ないためである。さらに、この状態で数百時間の耐久評価を行ったところ、上述の滑らかな画像を維持していた。これは、各画素に対応する電子放出素子の特性が、極めて安定であることに由来するものと考えられる。
本発明にかかる、電子放出素子の製造時及び駆動時の印加電圧波形並びに素子電流応答波形を模式的に示す図である。 本発明により製造される表面伝導型電子放出素子の構成を示す模式図である。 本発明の電子放出素子の製造方法の一例の工程図である。 本発明の電子放出素子の製造において、フォーミング工程で用いる電圧パルス波形を説明する図である。 電子放出素子の電子放出特性を測定装置の模式図である。 電子放出素子の電子放出特性を説明するための模式図である。 本発明の電子放出素子の製造方法において、活性化工程で用いるパルス電圧の波形の例を説明するための図である。 本発明の電子放出素子の製造方法で使用する印加電圧波形の一例を示す模式図である。 本発明の電子源の製造方法の一例を示す工程図である。 本発明の電子源の製造方法の一例を示す工程図である。 本発明の電子源の製造方法の一例を示す工程図である。 本発明の電子源の製造方法の一例を示す工程図である。 本発明の実施例における電子源の製造工程の一工程図である。 本発明による画像形成装置の一例の表示パネルの構成を示す模式図である。 本発明による画像形成装置の構成の一例を示すシステムブロック図である。
符号の説明
１ ガラス基板
２，３ 素子電極
４ 導電性膜
５ 第２の間隙
６ カーボン膜
７ 第１の間隙
５０ 電流計
５１ 電源
５２ 電流計
５３ 高圧電源
５４ アノード電極
５５ 真空装置
５６ 排気ポンプ-
９１ 基板-
９２、９３ 素子電極
９４ Ｙ方向配線
９５ 層間絶縁層
９６ Ｘ方向配線
９７ 導電性膜
１００ 外囲器
１０２ フェースプレート
１０３ ガラス基板
１０４ 蛍光膜
１０５ メタルバック
１０６ 支持枠
１０７ 電子放出素子
１１１ 表示パネル
１１２ 走査回路
１１３ 制御回路
１１４ シフトレジスタ
１１５ ラインメモリ
１１６ 同期信号分離回路
１１７ 情報信号発生器
１１８ フェースプレート
１１０ 電子源基板

Claims (18)

  1. ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に第１の導電体と第２の導電体とを配置する第１の工程と、前記第１の導電体と第２の導電体間に、パルス電圧を休止時間をおいて繰り返し印加する第２の工程と、を有する電子放出素子の製造方法であって、
    前記休止時間が１０ｍｓｅｃ以上であることを特徴とする電子放出素子の製造方法。
  2. 前記電圧パルスの休止時間が、１００ｍｓｅｃ以下である請求項１に記載の電子放出素子の製造方法。
  3. 前記第１及び第２の導電体は、それぞれカーボン膜を含み、前記第２の工程は、１×１０-6Ｐａ以上の真空度のもとで行われる請求項１または２に記載の電子放出素子の製造方法。
  4. 前記第２の工程は、炭素化合物ガスを含む雰囲気中にて行われる請求項１または２に記載の電子放出素子の製造方法。
  5. 前記ＳｉＯ2を主体とする膜は厚さが５０ｎｍ以上１μｍ以下である請求項１乃至４のいずれかに記載の電子放出素子の製造方法。
  6. ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に第１の導電体と第２の導電体とを配置する第１の工程と、前記第１の導電体と第２の導電体間に、パルス電圧を休止時間をおいて繰り返し印加する第２の工程と、を有する電子放出素子の製造方法であって、
    前記パルス電圧は、休止時間が１０ｍｓｅｃ以上の電流測定用パルス電圧を前記第１の導電体と前記第２の導電体との間に印加することによって測定される電流値に基づいて設定されることを特徴とする電子放出素子の製造方法。
  7. ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを配置する第１の工程と、
    前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに、休止時間をおいてパルス電圧を繰り返し印加する第２の工程と、を有する、複数の電子放出素子からなる電子源の製造方法であって、
    前記ユニットに印加されるパルス電圧は、休止時間が１０ｍｓｅｃ以上の電流測定用パルス電圧を前記ユニットに印加することによって測定される電流値に基づいて設定されることを特徴とする電子源の製造方法。
  8. ＳｉＯ 2 を主成分としＮａ 2 ＯとＫ 2 Ｏを含有し、且つ、Ｎａ 2 Ｏに対するＫ 2 Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ 2 を主体とする膜とから構成された基板上に、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを配置する第１の工程と、
    前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに、休止時間をおいてパルス電圧を繰り返し印加する第２の工程と、を有する、複数の電子放出素子からなる電子源の製造方法であって、
    前記休止時間が１０ｍｓｅｃ以上であることを特徴とする電子源の製造方法。
  9. 前記第１及び第２の導電体の各々はカーボン膜を含み、前記第２の工程は、１×１０-6Ｐａ以上の真空度のもとで行われる請求項８に記載の電子源の製造方法。
  10. 前記第２の工程は、炭素化合物ガスを含む雰囲気中にて行われることを特徴とする請求項８に記載の電子源の製造方法。
  11. 前記パルス電圧は、前記選択された１以上のユニットの各々に、前記選択されたＸ方向配線の抵抗値に依存する電圧降下を補償する電圧値を加えたパルス電圧である請求項８乃至１０のいずれかに記載の電子源の製造方法。
  12. 前記選択されたＸ方向配線の抵抗値に依存した電圧降下を補償する電圧は、前記Ｙ方向配線を介して印加される請求項１１に記載の電子源の製造方法。
  13. 前記第２の工程におけるパルス電圧が、前記電流測定用パルス電圧を兼ねる請求項８乃至１２のいずれかに記載の電子源の製造方法。
  14. 電子源と、該電子源から放出された電子線の照射によって発光する発光体基板とを有する画像表示装置の製造方法であって、前記電子源が請求項７乃至１３のいずれかに記載の電子源の製造方法により製造されることを特徴とする画像表示装置の製造方法。
  15. ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ2を主体とする膜とからなる基板と、該基板上に配置された第１の導電体と第２の導電体とを有する電子放出素子の駆動方法であって、
    前記第１の導電体と第２の導電体間に印加するパルス電圧の休止時間を１０ｍｓｅｃ以上とすることを特徴とする電子放出素子の駆動方法。
  16. 前記ＳｉＯ2を主体とする膜は厚さが５０ｎｍ以上１μｍ以下である請求項１５に記載の電子放出素子の駆動方法。
  17. ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ2を主体とする膜とからなる基板と、該基板上に配置された、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを有する電子源の駆動方法であって、
    前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに印加するパルス電圧の休止時間を１０ｍｓｅｃ以上とすることを特徴とする電子源の駆動方法。
  18. ＳｉＯ2を主成分としＮａ2ＯとＫ2Ｏを含有し、且つ、Ｎａ2Ｏに対するＫ2Ｏのモル比が０．５以上２．０以下である部材と、該部材上に積層されたＳｉＯ2を主体とする膜とからなる基板と、該基板上に配置された、第１の導電体と第２の導電体とを有する複数個のユニットと、該ユニットの一方の導電体に接続する複数本のＸ方向配線と、該ユニットの他方の導電体に接続する複数本のＹ方向配線とを有する電子源と、該電子源から放出された電子線の照射によって発光する発光体基板とを有する画像表示装置の駆動方法であって、
    前記複数のＸ方向配線の中から所望のＸ方向配線を選択すると共に、該選択されたＸ方向配線に接続する複数のユニットの中から選択された１以上のユニットに接続するＹ方向配線を選択し、前記選択されたＸ方向配線とＹ方向配線とを通じて前記選択された１以上のユニットに印加するパルス電圧の休止時間を１０ｍｓｅｃ以上とすることを特徴とする画像表示装置の駆動方法。
JP2004047308A 2004-02-24 2004-02-24 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法 Expired - Fee Related JP3740485B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004047308A JP3740485B2 (ja) 2004-02-24 2004-02-24 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法
US11/057,723 US7264530B2 (en) 2004-02-24 2005-02-15 Method of driving electron-emitting device, electron source, and image-forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004047308A JP3740485B2 (ja) 2004-02-24 2004-02-24 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法

Publications (2)

Publication Number Publication Date
JP2005243246A JP2005243246A (ja) 2005-09-08
JP3740485B2 true JP3740485B2 (ja) 2006-02-01

Family

ID=34908489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004047308A Expired - Fee Related JP3740485B2 (ja) 2004-02-24 2004-02-24 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法

Country Status (2)

Country Link
US (1) US7264530B2 (ja)
JP (1) JP3740485B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271529B2 (en) * 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
JP4366235B2 (ja) 2004-04-21 2009-11-18 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US7230372B2 (en) * 2004-04-23 2007-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display apparatus, and their manufacturing method
JP3907667B2 (ja) * 2004-05-18 2007-04-18 キヤノン株式会社 電子放出素子、電子放出装置およびそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP3774723B2 (ja) 2004-07-01 2006-05-17 キヤノン株式会社 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法、該製造方法によって製造された画像表示装置を用いた情報表示再生装置
JP4594077B2 (ja) * 2004-12-28 2010-12-08 キヤノン株式会社 電子放出素子及びそれを用いた電子源並びに画像表示装置および情報表示再生装置
JP4458380B2 (ja) * 2008-09-03 2010-04-28 キヤノン株式会社 電子放出素子およびそれを用いた画像表示パネル、画像表示装置並びに情報表示装置
JP2010092843A (ja) * 2008-09-09 2010-04-22 Canon Inc 電子線装置およびそれを用いた画像表示装置
JP2010146914A (ja) 2008-12-19 2010-07-01 Canon Inc 電子放出素子の製造方法および画像表示装置の製造方法
JP4637233B2 (ja) * 2008-12-19 2011-02-23 キヤノン株式会社 電子放出素子の製造方法及びこれを用いた画像表示装置の製造方法
JP2010182585A (ja) * 2009-02-06 2010-08-19 Canon Inc 電子放出素子及びこれを用いた画像表示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630983B2 (ja) 1988-05-02 1997-07-16 キヤノン株式会社 電子放出素子
JP3208526B2 (ja) * 1994-08-01 2001-09-17 キヤノン株式会社 導電性膜形成用材料、該材料を用いる導電性膜の形成方法、及び、該形成方法を用いる液晶配向膜の形成方法
JP3332676B2 (ja) * 1994-08-02 2002-10-07 キヤノン株式会社 電子放出素子、電子源及び画像形成装置と、それらの製造方法
US6246168B1 (en) * 1994-08-29 2001-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JP2836015B2 (ja) 1995-03-22 1998-12-14 キヤノン株式会社 電子放出素子、電子源、画像形成装置の製造方法
JP2903295B2 (ja) 1994-08-29 1999-06-07 キヤノン株式会社 電子放出素子、それを用いた電子源並びに画像形成装置と、それらの製造方法
KR100220214B1 (ko) * 1994-09-22 1999-09-01 미따라이 하지메 전자 방출 소자 및 그 제조 방법과, 이 소자를 포함한 전자원 및 화상 형성 장치
AU721994C (en) * 1995-03-13 2002-12-05 Canon Kabushiki Kaisha Electron-emitting device and electron source and image- forming apparatus using the same as well as method of manufacturing the same
KR100229231B1 (ko) * 1995-04-04 1999-11-01 미다라이 후지오 전자 방출 소자 형성용 금속 함유 조성물, 및 전자방출소자,전자원및화상형성장치의제조방법
JP3174999B2 (ja) * 1995-08-03 2001-06-11 キヤノン株式会社 電子放出素子、電子源、それを用いた画像形成装置、及びそれらの製造方法
US6621475B1 (en) * 1996-02-23 2003-09-16 Canon Kabushiki Kaisha Electron generating apparatus, image forming apparatus, method of manufacturing the same and method of adjusting characteristics thereof
JP3387768B2 (ja) 1996-02-23 2003-03-17 キヤノン株式会社 電子発生装置及び画像形成装置の製造方法
JPH09265900A (ja) 1996-03-29 1997-10-07 Canon Inc 電子放出素子、電子源、画像形成装置及びこれらの製造方法
US6208071B1 (en) 1996-12-26 2001-03-27 Canon Kabushiki Kaisha Electron source substrate with low sodium upper surface
US6248168B1 (en) * 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
DE69919242T2 (de) * 1998-02-12 2005-08-11 Canon K.K. Verfahren zur Herstellung eines elektronenemittierenden Elementes, Elektronenquelle und Bilderzeugungsgerätes
US6534924B1 (en) * 1998-03-31 2003-03-18 Canon Kabushiki Kaisha Method and apparatus for manufacturing electron source, and method manufacturing image forming apparatus
JP3087847B1 (ja) 1998-03-31 2000-09-11 キヤノン株式会社 電子源の製造方法と製造装置及び画像形成装置の製造方法
JP3087849B1 (ja) 1998-06-10 2000-09-11 キヤノン株式会社 電子源の製造方法とその製造装置及び画像形成装置の製造方法
JP3075535B2 (ja) * 1998-05-01 2000-08-14 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3320387B2 (ja) * 1998-09-07 2002-09-03 キヤノン株式会社 電子源の製造装置及び製造方法
JP2000155555A (ja) * 1998-09-16 2000-06-06 Canon Inc 電子放出素子の駆動方法及び、該電子放出素子を用いた電子源の駆動方法、並びに該電子源を用いた画像形成装置の駆動方法
JP3135118B2 (ja) * 1998-11-18 2001-02-13 キヤノン株式会社 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法
JP3131782B2 (ja) * 1998-12-08 2001-02-05 キヤノン株式会社 電子放出素子、電子源並びに画像形成装置
KR100472888B1 (ko) * 1999-01-19 2005-03-08 캐논 가부시끼가이샤 화상 형성 장치의 제조 방법
JP2000243225A (ja) 1999-02-22 2000-09-08 Canon Inc 電子放出素子及びそれを用いた電子源，画像形成装置
JP2000311597A (ja) * 1999-02-23 2000-11-07 Canon Inc 電子放出素子の製造方法及び装置、駆動方法並びに調整方法
JP3323849B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3323850B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3323852B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3323851B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP3323848B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
JP2001319564A (ja) 2000-05-08 2001-11-16 Canon Inc 電子源形成用基板、該基板を用いた電子源並びに画像表示装置
US7271529B2 (en) * 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
JP4366235B2 (ja) * 2004-04-21 2009-11-18 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
US7230372B2 (en) * 2004-04-23 2007-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source, image display apparatus, and their manufacturing method

Also Published As

Publication number Publication date
US7264530B2 (en) 2007-09-04
JP2005243246A (ja) 2005-09-08
US20050194912A1 (en) 2005-09-08

Similar Documents

Publication Publication Date Title
US7264530B2 (en) Method of driving electron-emitting device, electron source, and image-forming apparatus
EP1596409B1 (en) Electron-emitting device, electron source, image display apparatus, and their manufacturing method
JP3169926B2 (ja) 電子源の製造方法
JP4366235B2 (ja) 電子放出素子、電子源及び画像表示装置の製造方法
JP3774723B2 (ja) 電子放出素子の製造方法およびそれを用いた電子源並びに画像表示装置の製造方法、該製造方法によって製造された画像表示装置を用いた情報表示再生装置
JP3703448B2 (ja) 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法
JP2000182513A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3428802B2 (ja) 電子源基板および画像形成装置の製造方法
JP2000200544A (ja) 電子放出素子の製造方法、および電子源と画像形成装置の製造方法
JP3685458B2 (ja) インクジェット装置
JP3416376B2 (ja) 表面伝導型電子放出素子の製造方法並びにそれを用いた電子源基板および画像形成装置の製造方法
JP3919792B2 (ja) 電子放出素子、電子源、画像表示装置、及び、それらの製造方法
JP2009043568A (ja) 電子放出素子及び画像表示装置
JP3827320B2 (ja) 電子源基板の製造方法
JPH11329221A (ja) ペースト状物質の塗布方法及び前記塗布方法を用いた画像表示装置
JP3890110B2 (ja) 電子源および画像形成装置の製造方法
JP2000149770A (ja) 表面伝導型電子放出素子、電子源、画像形成装置の製造方法
JP2000243257A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP2003086087A (ja) 電子放出素子、電子源基板、画像形成装置、及びこれらの製造方法
JP2004207124A (ja) 電子放出素子の製造方法
JP2002075169A (ja) 電子放出素子、電子源、および画像形成装置、並びにそれらの製造方法
JP2000251795A (ja) 画像形成装置
JPH11283494A (ja) 電子放出素子及び電子源及び画像形成装置の製造方法
JP2000164118A (ja) 表面伝導型電子放出素子、電子源、画像形成装置の製造方法及びその製造に用いる液滴付与装置
JP2000243236A (ja) 電子放出素子、電子源基板及び画像形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees