JP2000311597A

JP2000311597A - 電子放出素子の製造方法及び装置、駆動方法並びに調整方法

Info

Publication number: JP2000311597A
Application number: JP2000042952A
Authority: JP
Inventors: Miki Tamura; 美樹田村; Yasuhiro Hamamoto; 康弘浜元; Keisuke Yamamoto; 敬介山本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-02-23
Filing date: 2000-02-21
Publication date: 2000-11-07
Also published as: US6409563B1

Abstract

(57)【要約】（修正有）【課題】放出電子量の経時的な減少及び不安定性を抑
える。【解決手段】電子放出素子を製造又は調整する際、或は
通常の駆動に先立って、電極間に通常の駆動電圧の最大
値Ｖ２と以下の関係にある電圧Ｖ１を印加する。電圧Ｖ
の印加に伴って流れる電流Ｉを、Ｉ＝ｆ（Ｖ）とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、ｆ（Ｖ１）／｛Ｖ１・ｆ'(Ｖ１）−２ｆ（Ｖ１）｝＞ｆ（Ｖ２）／｛Ｖ２・ｆ'(Ｖ２）−２ｆ（Ｖ２）｝
（式２）電圧Ｖ１の印加が終了した後電圧Ｖ２をパルス状に連続
して２回印加したときの、（式２）における右辺の１回
目の値をＸ_n-1 、２回目の値をＸ_n としたときに、（Ｘ_n-1 −Ｘ_ｎ）／Ｘ_n-1 ≦０．０２（式Ａ）の条件を満たす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子の駆
動方法に関するものである。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた２種類
のものが知られている。冷陰極電子放出素子には電界放
出型（以下、「ＦＥ型」という）、金属／絶縁層／金属
型（以下、「ＭＩＭ型」という）や表面伝導型（以下、
「ＳＣＥ型」という）等がある。

【０００３】ＦＥ型の例としては W. P. Dyke & W. W.
Dolan, "Field emission", Advancein Electron Physic
s, 8, 89(1956) あるいは C. A. Spindt, "PHYSICAL Pr
operties of thin-film field emission cathodes with
molybdenum cones", J. Appl. Phys., 47, 5248(1976)
等に開示されたものが知られている。ＭＩＭ型の例と
しては C. A. Mead, "Operation of Tunnel-Emission D
evices", J. Apply. Phys., 32, 646(1961) 等に開示さ
れたものが知られている。ＳＣＥ型の例としては、 M.
I. Elinson, Radio Eng. Electron Phys., 10, 1290,(1
965)等に開示されたものがある。

【０００４】ＳＣＥ型の素子は基板上に形成された小面
積の薄膜に、膜面に平行に電流を流すことにより、電子
放出が生ずる現象を利用するものである。このＳＣＥ型
素子としては、前記エリンソン等によるＳｎＯ₂ 薄膜を
用いたもの[M. I. Elinson,Radio Eng. Electron Phy
s., 10, 1290,(1965)] 、Ａｕ薄膜によるもの [G. Ditt
mer,"Thin Solid Films", 9, 317(1972)]、Ｉｎ₂ Ｏ₃
／ＳｎＯ₂ 薄膜によるもの [M. Hartwell and C. G. Fo
nstad,"IEEE Trans. ED Conf.", 519(1975)]、カーボン
薄膜によるもの［荒木久他：真空、第26巻、第１号、22
頁（1983）］等が報告されている。

【０００５】上述のＦＥ型、ＭＩＭ型、ＳＣＥ型等の電
子放出素子は、基板上に多数素子を配列形成できる利点
があり、これらを応用した様々な画像表示装置の提案が
なされている。

【０００６】また、ＳＣＥ型の電子放出素子の製造工程
として、実際の駆動時に印加する電圧よりも大きい電圧
を印加しておくことにより、実際に駆動する際の特性の
変化を抑制できることが知られている。

【０００７】

【発明が解決しようとする課題】上述の電子放出素子を
用いて形成した画像表示装置においては、長期にわたり
画像表示に好適な明るさやコントラストを維持すること
が求められる。これを実現するためには、電子放出素子
から放出される電子量の減少を抑え、期待される期間に
おいて一定量以上の電子放出を行うことが、電子放出素
子に求められる。

【０００８】しかしながら、上述の従来の電子放出素子
は、同一の駆動電圧で長期間駆動すると放出電子量が徐
々に低下するという問題があった。上述のいずれの電子
放出素子においても、駆動中の電子放出部近傍の電界強
度は極めて高く、この高い電界強度に起因する電子放出
部近傍の経時的な変化が、放出電子量の低下となって現
れているものと思われる。

【０００９】本発明は、電子放出素子の特性の経時的な
変化を抑制できる電子放出素子の製造方法と駆動方法を
提供しようとするものである。特に、電子放出素子から
の放出電子量の経時的な減少と不安定性を抑制できる電
子放出素子の製造方法と駆動方法を提供しようとするも
のである。

【００１０】

【課題を解決するための手段】本発明にかかわる電子放
出素子の製造方法は以下のように構成される。すなわ
ち、少なくとも２つの電極を有しており、該２つの電極
間に電圧を印加することで電子を放出する電子放出素子
の製造方法であって、前記電子放出素子を構成する２つ
の電極間に電圧Ｖ１を印加する電圧印加工程を有してお
り、該電圧Ｖ１は、この電圧印加工程の後、通常の駆動
電圧として印加される電圧の最大値Ｖ２との関係が、前
記２つの電極間に電圧を印加したときに電子放出を伴う
電圧範囲内の電圧Ｖを前記２つの電極間に印加したとき
に該電圧Ｖの印加に伴って流れる電流Ｉを、

【００１１】

【数１１】とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、

【００１２】

【数１２】という第１の条件を満たす電圧であり、前記電圧印加工
程は、該電圧印加工程が終了した時に、該電圧印加工程
終了後の前記２つの電極間に前記電圧Ｖ２をパルス状に
連続して２回印加したときの、先のパルス状電圧Ｖ２印
加時の前記式２の右辺、すなわちｆ（Ｖ２）／｛Ｖ２・
ｆ'(Ｖ２）−２ｆ（Ｖ２）｝の値をＸ_n-1 、後のパルス
状電圧Ｖ２印加時の前記式２の右辺、すなわちｆ（Ｖ
２）／｛Ｖ２・ｆ'(Ｖ２）−２ｆ（Ｖ２）｝の値をＸ_n
としたときに、該Ｘ_n-1 とＸ_n が

【００１３】

【数１３】を満たすという第２の条件を満たす工程であることを特
徴とする電子放出素子の製造方法である。

【００１４】ここで、前記電圧印加工程を経て製造され
た電子放出素子は実際の駆動時（正常に使用するとき）
に印加される電圧の最大値Ｖ２を長時間印加された時の
特性の変化が良好に抑制される。なおここで、前記２つ
の電極間に電圧を印加したときに電子放出を伴う電圧範
囲内の電圧Ｖを前記２つの電極間に印加したときに該電
圧Ｖの印加に伴って流れる電流Ｉとは、該電圧Ｖの印加
により放出される電流や前記２つの電極間に流れる電流
である。例えばＦＥ型や表面伝導型の電子放出素子の場
合は、一対の電極の間に流れる電流であったり、放出さ
れる電流であったりする。またＭＩＭ型の電子放出素子
である場合は、間に絶縁層を挟む２つの電極の間に流れ
る電流（ダイオード電流）であったり、放出電流であっ
たりする。なお、ある電圧Ｖｎにおけるｆ（Ｖｎ）の微
係数ｆ'(Ｖｎ）は、ある電圧Ｖｎを印加したときの放出
電流（もしくは２つの電極間に流れる電流）Ｉｎと該電
圧Ｖｎを印加する直後もしくは直前に該電圧Ｖｎよりも
微小値であるｄＶｎだけ小さい電圧Ｖｎ２を印加したと
きの放出電流（もしくは２つの電極間に流れる電流）Ｉ
ｎ２を求め、Ｉｎ−Ｉｎ２をｄＶｎで割ることによって
求めることができる。すなわち、ｆ（Ｖ）／｛Ｖ・ｆ'
(Ｖ）−２ｆ（Ｖ）｝はＩｎ／｛Ｖｎ・（Ｉｎ−Ｉｎ
２）／ｄＶｎ−２Ｉｎ｝として求めることができる。

【００１５】特に前記第２の条件が、前記Ｘ_n の変化
率、すなわち（Ｘ_n-1 −Ｘ_n ）／Ｘ_n- ₁ が１％以下であ
るという条件であると更に好適である。前記電圧Ｖ１の
印加の仕方はきまざまであり、その大きさも前記式２の
条件を満たすものであれば、一定である必要もない。特
にはパルス状の電圧として印加するのが好適である。

【００１６】また、前記電圧印加工程によって、前記第
２の条件を満たすようにするためには、単純には、本発
明を適用する電子放出素子の少なくとも一部となるべき
２つの電極と同等の２つの電極間へ、本願発明を適用す
る際の条件と同等の条件での電圧印加を行い、その工程
によって得られた電子放出素子に対して、前記Ｘ_n-1と
Ｘ_n を測定し、それらが前記（式Ａ）を、より好ましく
は（式Ｂ）を満たすための条件を求めておくとよい。具
体的には、例えば電圧印加工程において、式２を満たす
電圧Ｖ１をパルス状に複数回印加する場合には、該パル
ス電圧Ｖ１を何回印加すれば第２の条件を満たすことが
できるかを予め求めておき、それで決まる回数だけ電圧
印加工程においてパルス状の電圧を印加すればよい。ま
たは、電圧印加工程をどれくらいの時間行うことにより
前記第２の条件を満たすことができるかを予め求めてお
き、それで決まる時間だけ電圧印加工程を行えばよい。
または、特性をモニターしながら行うことにより、間接
的もしくは直接的に第２の条件を満たしているか満たし
ていないかを確認しながら電圧印加工程を行ってもよ
い。例えば電圧印加工程において、前記式２の左辺、す
なわちｆ（Ｖ１）／｛Ｖ１・ｆ'(Ｖ１）−２ｆ（Ｖ
１）｝の変化率が所定の値（例えば５％、もしくは３
％）以下になったら第２の条件を満たすことを予め確認
しておき、電圧印加工程において、ｆ（Ｖ１）／｛Ｖ１
・ｆ'(Ｖ１）−２ｆ（Ｖ１）｝の変化率を例えばパルス
状の電圧Ｖ１を印加するたびに求め、その変化率が前記
予め確認されている所定の値以下になったら電圧印加工
程を終了すればよい。もしくは電圧印加工程の途中で、
実際に電圧Ｖ２を２つの電極間に印加し、第２の条件を
満たしているかどうかを確認して、第２の条件を満たし
ていることが確認できるまで、電圧印加工程と、電圧Ｖ
２の印加による確認工程を繰り返すことによって、第２
の条件を満たす電圧印加工程を実現できる。

【００１７】また本発明の製造方法において、前記電圧
印加工程は、高真空雰囲気で行うのが好ましい。また本
発明の製造方法において、前記２つの電極はそれらの間
に間隙部を有するものである場合、前記電圧印加工程
は、該電圧印加工程において前記２つの電極の間の間隙
部が雰囲気中の物質もしくは雰囲気中の物質に基づく物
質の堆積により狭くならない雰囲気で行うのが好まし
い。また本発明の製造方法において、前記電圧印加工程
は、雰囲気中の炭素及び炭素化合物の分圧が１×１０^-6
Ｐａ以下の雰囲気で行うのが好ましい。より好ましくは
前記分圧が１×１０^-8Ｐａ以下であるとよい。また全圧
は１×１０^-5Ｐａ以下、より好ましくは１×１０^-6Ｐａ
以下が好適である。なおここで、前記電圧印加工程を行
ったときの雰囲気で前記Ｘ_n-1 とＸ_n が（Ｘ_n-1 −Ｘ
_n ）／Ｘ_n-1 ≦０．０２もしくは（Ｘ_n-1 −Ｘ_n ）／Ｘ
_n-1 ≦０．０１を満たしていれば前記第２の条件は満た
されているものとする。

【００１８】先にも述べたように、前記電圧印加工程に
おいて電圧印加の対象となる２つの電極としては、ＦＥ
型の電子放出素子の一対の電極（具体的には、例えばス
ピント型の電子放出素子の場合はエミッタコーン電極と
ゲート電極）や、表面伝導型の電子放出素子の一対の電
極（高電位側電極と低電位側電極）や、ＭＩＭ型の電子
放出素子の間に絶縁層を挟む一対の電極などがある。

【００１９】例えばＦＥ型の電子放出素子や、表面伝導
型の電子放出素子のように電子放出のための電圧が印加
される２つの電極の間に間隙部を有するものに対して本
発明は特に好適に適用できる。

【００２０】また本発明は、上記電子放出素子の製造方
法において用いる電子放出素子の製造装置を含んでお
り、該製造装置は前記２つの電極の間に電圧を印加する
ための電位出力部を有していることを特徴とする。

【００２１】また、本発明にかかわる電子放出素子の駆
動方法は以下のように構成される。すなわち、少なくと
も２つの電極を有しており、該２つの電極間に電圧を印
加することで電子を放出する電子放出素子の駆動方法で
あって、前記電子放出素子は電子放出素子を構成する２
つの電極間に電圧Ｖ１を印加する電圧印加工程を経たも
のであり、この駆動方法は通常の駆動電圧の最大値を
Ｖ２として駆動する駆動プロセスを有しており、前記電
圧Ｖ１は、前記電圧Ｖ２との関係が、前記２つの電極間
に電圧を印加したときに電子放出を伴う電圧範囲内の電
圧Ｖを前記２つの電極間に印加したときに該電圧Ｖの印
加に伴って流れる電流Ｉを、

【００２２】

【数１４】とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、

【００２３】

【数１５】という第１の条件を満たす電圧であり、前記電圧印加工
程は、該電圧印加工程が終了したときに、該電圧印加工
程終了後の前記２つの電極間に前記電圧Ｖ２をパルス状
に連続して２回印加したときの、先のパルス状電圧Ｖ２
印加時のｆ（Ｖ２）／｛Ｖ２・ｆ'(Ｖ２）−２ｆ（Ｖ
２）｝の値をＸ_n-1 、後のパルス状電圧Ｖ２印加時のｆ
（Ｖ２）／｛Ｖ２・ｆ'(Ｖ２）−２ｆ（Ｖ２）｝の値を
Ｘ_n としたときに、該Ｘ_n-1とＸ_n が

【００２４】

【数１６】を満たすという第２の条件を満たす工程であることを特
徴とする電子放出素子の駆動方法である。

【００２５】また、本発明は、製造方法における電圧印
加工程として述べた上記電圧印加工程を出荷前の調整の
際に、もしくは実際の使用開始後の調整の際に用いる調
整方法を含んでいる。

【００２６】

【発明の実施の形態】以下に、上記課題を解決するため
の手段を詳しく説明する。図２は、本発明を適用可能な
ＦＥ型の電子放出素子の一例を示す模式図である。図２
中、２３はカソード、２４はカソードから電子を引き出
すためのゲート電極、２１はカソード２３と電気的接続
を行うための電極、２２はカソード２３並びに電極２１
とゲート電極２４とを電気的に絶縁するための絶縁層、
２５はカソード２３から放出された電子を捕捉するため
のアノードである。

【００２７】図３は、上記ＦＥ型電子放出素子の構成な
らびに製法の代表的な例を示す。電極２３はシリコン基
板からなり、同基板２３上に熱酸化法やスパッタリン
グ、化学的気相成長法などにより二酸化シリコンからな
る絶縁層２２を数百ナノメートル（ｎｍ）から数マイク
ロメートル（μｍ）の厚みで形成した後、電子ビーム蒸
着法等によりモリブデン等からなるゲート電極用の膜を
数百ｎｍから数μｍの厚みで成膜する。次に、一般的な
リソグラフィー技術を用いて、カソードを形成する位置
に対応したレジストパターンを上記ゲート電極用の膜上
に形成し、エッチング法により数百ｎｍから数μｍの径
を持つ開口部を、ゲート電極材料に形成することでゲー
ト電極２４を作成する。その後、バッファー弗酸等を用
いてゲート電極２４の開口部に対応した位置の絶縁層２
２を除去する。次にレジストパターンを除去し、真空蒸
着装置内で基板を回転させながらアルミニウム等からな
る金属層を斜方蒸着し、その後モリブデン等からなるカ
ソード電極材料を基板の垂直方向から蒸着してカソード
２３を形成する。この後、ゲート電極２４上に形成した
アルミニウム等からなる金属層とカソード電極材料を除
去することで、ＦＥ型電子放出素子を完成させる。上記
ＦＥ型電子放出素子を用いて画像表示装置を作成する場
合は、カソード２３が形成された面から距離を隔てた位
置に、蛍光体を形成したアノード２５を配置して、これ
らの部材を内包する真空容器を作成する。

【００２８】以上のように作成した電子放出素子に対
し、カソード２３とゲート電極２４の間に電圧を印加し
てカソード２３の先端から電子を放出させ、この放出さ
せた電子をアノード２５で加速してアノード２５上に形
成した蛍光体に衝突させることで、アノード２５上の蛍
光体を発光させることができる。この際、カソード２３
とゲート電極２４間に印加する電圧は、カソード２３が
低電位側となるように選び、電子が放出する電圧（数十
Ｖから数百Ｖ）に設定する。また、アノード２５は、例
えばガラス基板上に透明電極を形成した上に蛍光体を配
置して、発光した光が外部に放出されるように作成した
ものを用い、蛍光体を発光させるために必要な加速電圧
（１００Ｖから数ｋＶ以上）を印加する。上述のＦＥ型
電子放出素子を一個以上近接させて形成した一群と、こ
れに対応する蛍光体を一画素とし、複数の画素をマトリ
クス状に形成した画像表示装置を画素毎に選択駆動する
ことで、画像表示を行うことができる。

【００２９】上述のように構成された本発明を適用可能
なＦＥ型電子放出素子は、図１に示すような電気特性を
有する。図１のグラフの横軸は、カソード２３とゲート
２４間に印加する電圧Ｖの逆数であり、縦軸は、カソー
ド２３とアノード２５間に流れる電流Ｉを電圧Ｖの２乗
で除した値の対数値を示す。このグラフ上に、上述した
ＦＥ型電子放出素子の電気特性をプロットすると、一般
的には図中にプロットされた連続線のようになる。

【００３０】ＦｏｗｌｅｒとＮｏｒｄｈｅｉｍらによれ
ば、ＦＥ型の電子放出素子から放出される電流Ｉと、カ
ソード−ゲート間に印加される電圧Ｖとの関係は

【００３１】

【数１７】で表される。ここで、Ａ並びにＢは、電子放出部近傍の
材料並びに放出面積に依存する定数であり、βは電子放
出部近傍の形状に依存するパラメータであり、電圧Ｖに
βを乗じた値が電界強度となる。

【００３２】従って、図１のように、１／Ｖに対してｌ
ｏｇ（Ｉ／Ｖ² ）をプロットし、直線（図１中の破線）
の傾きＳを求めることによりβの定性的な値を見積もる
ことができ、印加電圧Ｖを近似直線の傾きＳで除した値
に負符号を付けた値

【００３３】

【数１８】が、カソード２３とゲート２４間に形成される電界の強
度に比例することが分かる。更に、上記関係をもう少し
一般化して表現すると、放出電流Ｉと電圧Ｖとの関係を

【００３４】

【数１９】なる関数で表現し、f'(V) を電圧Ｖにおけるf(V)の微係
数とする時、電圧Ｖにおける電界強度は

【００３５】

【数２０】に比例することがわかる。これを電界強度相当値とす
る。

【００３６】ＦＥ型電子放出素子における上記電界強度
の代表的な値は、およそ１０⁷ Ｖ／ｃｍのオーダーと非
常に高い値である。また、絶縁層２２にかかる電界強度
の値も、およそ１０⁶ Ｖ／ｃｍとなる。このように大き
な電界強度のもとで、通常の方法によって長期間駆動を
継続していくと、強電界下における構成部材の変化が不
定期に発生し、放出電流値が不安定になる。また、上記
変化が不可逆的に起こると、放出電流の低下を伴うこと
が多く、画像表示装置においては輝度の低下となって現
れる。上述の駆動中の電流の不安定性は、通常の駆動に
先立ち本発明の電圧印加工程（以降、「予備駆動」と呼
ぶ）を行うことで低減することができる。

【００３７】本発明の予備駆動は、例えば以下のような
手順にて実施する。先ず、予備駆動を適用する電子放出
素子の、少なくとも二組の異なる駆動電圧における印加
電圧と放出電流、並びに、それぞれの印加電圧における
放出電流の微係数を求める。例えば、図４に示すよう
に、V1の印加電圧に対応する放出電流値I1と、V1をｄV1
だけ微小変化させた時の放出電流の変化量ｄI1から、f'
(V1)＝ｄI1／ｄV1を求め、同様にして、V2に対応する放
出電流値I2と、f'(V2)＝ｄI2／ｄV2を求める。

【００３８】次に、各印加電圧V1、V2に対応する式６中
のf(V)をI1、I2とし、（式７）から求まる値を比較す
る。この時例えば、

【００３９】

【数２１】という関係が得られた場合、V1を予備駆動電圧（以下、
Ｖｐｒｅと表記する）として採用し、V2を通常の駆動電
圧（以下、Ｖｄｒｖと表記する）として採用する。ここ
で、通常の駆動電圧とは、この電子放出素子（を含む装
置）の使用の際に印加する電圧であり、通常の駆動時の
正常な電圧印加範囲における最大値である。逆に、

【００４０】

【数２２】という関係が得られた場合、V2を予備駆動電圧（以下、
Ｖｐｒｅと表記する）として採用し、V1を通常の駆動電
圧（以下、Ｖｄｒｖと表記する）として採用する。

【００４１】以上の方法により求めた予備駆動電圧Ｖｐ
ｒｅにてしばらく電子放出素子を駆動することにより、
Ｖｐｒｅの電圧において主たる電子放出源である電子放
出部を大きな電界強度にて駆動を行うことで、不安定性
の原因となる構成部材の変化を、短期間に集中的に発現
させ、変動要因を減少させることができる。

【００４２】なお、V1＞V2なる電圧において、（式９）
のような関係がある場合は、予備駆動電圧Ｖｐｒｅに対
して通常の駆動電圧Ｖｄｒｖが高い電圧となり、Ｖｐｒ
ｅの電圧にて変化させた電子放出部（電子放出部Ａと呼
ぶ）に対しては、Ｖｄｒｖの電圧を印加した時点で更に
高い電界強度がかかることになる。しかし、この時点で
の電子放出量を左右する主たる電子放出源は異なる別の
電子放出部（電子放出部Ｂと呼ぶ）となっており、全放
出電流に占める電子放出部Ａの寄与は小さい。このよう
な関係であっても、やはり予備駆動は有効であり、予め
Ｖｐｒｅの電圧を印加することで、電子放出部Ａの大幅
な変動要因を予め減少させ、その後のＶｄｒｖの駆動電
圧における破壊的な変動を未然に防ぐことができる。

【００４３】上記予備駆動は、駆動時における電界強度
が安定するまでの時間行うことが望ましいが、本発明者
らが行った実験結果から、予備駆動時の電界強度の相対
的な変化率が５％以内に収まるまで予備駆動を継続すれ
ば、引き続き駆動を行っても電界強度の変動率は５％程
度以内に収まり、実際の駆動電圧印加時における電界強
度の変化率、特には実際の駆動電圧を印加する初期にお
ける電界強度の変化率を小さくすることができ、予備駆
動の効果が十分実現されることがわかった。従って、
（式７）より、f(V1)/{V1・f'(V1) - 2f(V1)}の値の変化
率が５％以内になるまでの時間予備駆動を実施すればよ
い。

【００４４】上記予備駆動時には、予備駆動時における
電界強度の変化率をモニターしながら、電圧の印加を行
うとよい。予備駆動電圧にはパルス電圧を好適に用いる
ことができ、例えばパルス休止時間（パルス電圧が印加
されてから、次のパルス電圧が印加されるまでの間）に
電界強度の変化率を算出しながら電圧の印加を行い、上
記変化率が５％以内になったところで電圧の印加を停止
すればよい。

【００４５】予備駆動時の電界強度の変化率を見るため
には、例えば以下の方法を用いることができる。予備駆
動時に、予備駆動電圧V1と、V1と微少電圧ｄV1異なる電
圧V12 を連続して印加し、それぞれの電圧を印加した時
に流れる電流I1、I12 、及びI1、I12 の差ｄI1を求め
る。ここで、 f'(V1) ＝ｄI1／ｄV1であり、また、（式
１）よりf(V1) ＝I1であるから、上記の電界強度相当値
f(V1)/{V1・f'(V1) - 2f(V1)}は

【００４６】

【数２３】となり、Ｅｐｒｅの値の変化率を見ればよいことにな
る。

【００４７】予備駆動における電圧波形としては、図１
１（ａ）、（ｂ）、（ｃ）に示すような電圧波形を用い
ることができる。図１１（ａ）は予備駆動電圧V1をT1時
間印加した直後に電圧V12 までT12 時間かけて電圧が変
化する電圧波形である。図１１（ｂ）は、予備駆動電圧
V1をT1時間印加した直後に電圧V12 をT12 時間印加する
電圧波形である。また、図１１（ｃ）は、予備駆動電圧
V1を時間印加した後にV12 の電圧をT12 時間印加する電
圧波形である。各印加電圧V1、V12 における電流値よ
り、上記Ｅｐｒｅの値の変化率を求め、変化率が５％以
内になるまで予備駆動を実施すればよい。

【００４８】なお、長期的な通常の駆動を行うときの特
性の経時変化を抑制したいので、本発明では実際の使用
電庄を印加したときの電界強度相当値の変化率を２％以
下にすることを条件とするのであるが、そのために本実
施形態では上述のようにまた以下に示した具体的な実施
例のように、予備駆動時の電界強度相当値の変化率が５
％以下、より好適には３％以下になるまで予備駆動を行
っている。予備駆動時の電界強度相当値の変化率をどの
程度以下になるまで行うかについては、予備駆動時の印
加電圧の大きさと実際の駆動時の印加電圧の大きさの差
によっても変わってくる。例えば予備駆動時に電界強度
相当値の値を実際の駆動時の電界強度相当値の値よりも
極端に大きくすることによって、短い予備駆動で実際の
使用電圧を印加したときの電界強度相当値の変化率を２
％以下にすることが可能となるが、その場合素子の特性
の極端な劣化や素子の破壊の危険性を伴う。よって、予
備駆動時の電圧としては、予術駆動を開始したときの電
界強度相当値の変化率が１０％を大きく超えない程度に
設定するとよい。

【００４９】上述した本発明の電圧印加工程は、ＦＥ型
電子放出素子以外の電子放出素子、例えばＳＣＥ型、Ｍ
ＩＭ型の電子放出素子に対しても有効である。次に、図
５を用いて、本発明を適用可能なＳＣＥ型の電子放出素
子について説明する。本発明を適用し得る表面伝導型電
子放出素子の基本的構成には大別して、平面型及び垂直
型の２つがある。

【００５０】先ず、平面型表面伝導型電子放出素子につ
いて説明する。図５は、本発明を適用可能な平面型表面
伝導型電子放出素子の構成を示す模式図であり、図５
（ａ）は平面図、図５（ｂ）は断面図である。図５にお
いて、５１は基板、５２と５３は素子電極、５４は導電
性薄膜、５５は電子放出部である。基板５１としては、
石英ガラス、Ｎａ等の不純物含有量を減少したガラス、
青板ガラス、青板ガラスにスパッタ法等により形成した
ＳｉＯ₂ を積層したガラス基板及びアルミナ等のセラミ
ックス及びＳｉ基板等を用いることができる。

【００５１】対向する素子電極５２、５３の材料として
は、一般的な導体材料を用いることができる。これは例
えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、
Ｃｕ、Ｐｄ等の金属或は合金及びＰｄ、Ａｇ、Ａｕ、Ｒ
ｕＯ₂ 、Ｐｄ−Ａｇ等の金属或は金属酸化物とガラス等
から構成されるの印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の
透明導電体及びポリシリコン等の半導体導体材料等から
適宜選択することができる。

【００５２】素子電極間隔Ｌ、素子電極長さＷ、導電性
薄膜５４の形状等は、応用される形態等を考慮して設計
される。素子電極間隔Ｌは、好ましくは数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、数μ
ｍから数十μｍの範囲とすることができる。素子電極長
さＷは、電極の抵抗値、電子放出特性を考慮して、数μ
ｍから数百μｍの範囲とすることができる。素子電極５
２、５３の膜厚ｄは、数十ｎｍから数μｍの範囲とする
ことができる。なお、図５に示した構成だけでなく、基
板５１上に、導電性薄膜５４、対向する素子電極５２、
５３の順に積層した構成とすることもできる。

【００５３】導電性薄膜５４には、良好な電子放出特性
を得るために、微粒子で構成された微粒子膜を用いるの
が好ましい。その膜厚は、素子電極５２、５３へのステ
ップカバレージ、素子電極５２、５３間の抵抗値及び後
述するフォーミング条件等を考慮して適宜設定される
が、通常は、数百ｐｍから数百ｎｍの範囲とするのが好
ましく、より好ましくは１ｎｍより５０ｎｍの範囲とす
るのが良い。その抵抗値は、Ｒｓが１０² から１０⁷ Ω
／□の値である。なおＲｓは、厚さがｔ、幅がｗで長さ
がｌの薄膜の抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）と置いたと
きに現れる量である。本明細書において、フォーミング
処理については、通電処理を例に挙げて説明するが、フ
ォーミング処理はこれに限られるものではなく、膜に亀
裂を生じさせて高抵抗状態を形成する処理を包含するも
のである。

【００５４】導電性薄膜５４を構成する材料は、Ｐｄ、
Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆ
ｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｄ等の金属、ＰｄＯ、Ｓ
ｎＯ ₂ 、Ｉｎ₂ Ｏ₃ 、ＰｂＯ、Ｓｂ₂ Ｏ₃ 等の酸化物、
ＨｆＢ₂ 、ＺｒＢ₂ 、ＬａＢ ₆ 、ＣｅＢ₆ 、ＹＢ₄ 、Ｇ
ｄＢ₄ 等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、
ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の
窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等の中から適
宜選択される。

【００５５】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、０．１ｎｍの数倍から数百ｎｍの
範囲、好ましくは、１ｎｍから２０ｎｍの範囲である。

【００５６】電子放出部５５は、導電性薄膜５４の一部
に形成された高抵抗の亀裂により構成され、導電性薄膜
５４の膜厚、膜質、材料及び後述する通電フォーミング
等の手法等に依存したものとなる。電子放出部５５の内
部には、０．１ｎｍの数倍から数十ｎｍの範囲の粒径の
導電性微粒子が存在する場合もある。この導電性微粒子
は、導電性薄膜５４を構成する材料の元素の一部、ある
いは全ての元素を含有するものとなる。電子放出部５５
及びその近傍の導電性薄膜５４には、炭素及び炭素化合
物を有することもできる。

【００５７】次に、垂直型表面伝導型電子放出素子につ
いて説明する。図５（ｃ）は、本発明の表面伝導型電子
放出素子を適用できる垂直型表面伝導型電子放出素子の
一例を示す模式図である。図５（ｃ）においては、図５
（ａ）ならび（ｂ）に示した部位と同じ部位には図５
（ａ）ならび（ｂ）に付した符号と同一の符号を付して
いる。５６は、段差形成部である。基板５１、素子電極
５２及び５３、導電性薄膜５４、電子放出部５５は、前
述した平面型表面伝導型電子放出素子の場合と同様の材
料で構成することができる。段差形成部５６は、真空蒸
着法、印刷法、スパッタ法等で形成されたＳｉＯ₂ 等の
絶縁性材料で構成することができる。段差形成部５６の
膜厚は、先に述べた平面型表面伝導型電子放出素子の素
子電極間隔Ｌに対応し、数百ｎｍから数十μｍの範囲と
することができる。この膜厚は、段差形成部の製法、及
び素子電極間に印加する電圧を考慮して設定されるが、
数十ｎｍから数μｍの範囲が好ましい。

【００５８】導電性薄膜５４は、素子電極５２及び５３
と段差形成部５６作成後に、該素子電極５２、５３の上
に積層される。電子放出部５５は、図５（ｃ）において
は、段差形成部５６に形成されているが、作成条件、フ
ォーミング条件等に依存し、形状、位置ともこれに限ら
れるものでない。

【００５９】上述の表面伝導型電子放出素子の製造方法
としては様々な方法があるが、その一例を図６に模式的
に示す。以下、図５及び図６を参照しながら製造方法の
一例について説明する。図６においても、図５に示した
部位と同じ部位には図５に付した符号と同一の符号を付
している。１）基板５１を洗剤、純水及び有機溶剤等を用いて十分
に洗浄し、真空蒸着法、スパッタ法等により素子電極材
料を堆積後、例えばフォトリソグラフィー技術を用いて
基板５１上に素子電極５２、５３を形成する（図６
（ａ））。２）素子電極５２、５３を設けた基板５１に、有機金属
溶液を塗布して、有機金属薄膜を形成する。有機金属溶
液には、前述の導電性膜５４の材料の金属を主元素とす
る有機金属化合物の溶液を用いることができる。有機金
属薄膜を加熱焼成処理し、例えば図６（ｂ）のように導
電性薄膜形状に対応したマスク５７を用いてリフトオフ
を行う方法や、エッチング等によりパターニングし、導
電性薄膜５４を形成する（図６（ｃ））。ここでは、有
機金属溶液の塗布法を挙げて説明したが、導電性薄膜５
４の形成法はこれに限られるものでなく、真空蒸着法、
スパッタ法、化学的気相堆積法、分散塗布法、ディッピ
ング法、スピンナー法等を用いることもでき、インクジ
ェット法等により直接パターニングを行うこともでき
る。

【００６０】３）続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として、図６（ｄ）を
用いて真空容器内での通電処理による方法を説明する。
図６（ｄ）において、６１は真空容器であり、ゲートバ
ルブ６２を通じてターボ分子ポンプやスパッターイオン
ポンプ、クライオポンプなどからなる真空ポンプ６３に
より排気される。なお、必要に応じてスクロールポンプ
やロータリーポンプ、ソープションポンプ等からなる補
助ポンプ６４が設けられる場合もある。６６は以降で説
明する活性化工程で用いる活性化ガスを収容する容器で
あり、バリアブルリークバルブやニードルバルブ等から
なる調節バルブ６５を通じて真空容器６１に接続してい
る。素子電極５２、５３には電圧印加手段を接続する。
例えば、図６（ｄ）に示すように、素子電極５２をグラ
ンド電位に接続し、素子電極５３を電流導入端子を通じ
て電源６７に接続する。なお、素子電極５２、５３間を
流れる電流値をモニターするために、電流計６８を設け
る。５８はこの後の工程で用いられるアノード電極であ
り、電流計７０を通じて高圧電源６９に接続している。

【００６１】真空容器内を排気した後、素子電極５２、
５３間に、電源６７を用いて通電を行うと、導電性薄膜
５４の部位に、構造の変化した電子放出部５５が形成さ
れる（図６（ｄ））。通電フォーミングによれば導電性
薄膜５４に局所的に破壊、変形もしくは変質等の構造の
変化した部位が形成される。該部位が電子放出部５５を
構成する。通電フォーミングの電圧波形の例を図７に示
す。電圧波形は、パルス波形が好ましい。これにはパル
ス波高値を増加させながら、電圧パルスを印加する図７
（ａ）に示した手法と、パルス波高値を定電圧としたパ
ルスを連続的に印加する図７（ｂ）に示した手法があ
る。図７（ａ）におけるT1及びT2は、電圧波形のパルス
幅とパルス間隔である。通常T1は１μｓｅｃ〜１０ｍｓ
ｅｃ、T2は１０μｓｅｃ〜１ｓｅｃの範囲で設定され
る。パルスの波高値は、例えば０．１Ｖステップ程度ず
つ増加させることができる。通電フォーミング処理の終
了は、例えば導電性薄膜５２が局所的に破壊、変形する
ことによって生じる抵抗値の変化を読み取ることで判断
することができ、一例として、パルス間隔T2中に、導電
性薄膜５２を局所的に破壊、変形しない程度の電圧を印
加し、電流を測定して検知することができる。例えば
０．１Ｖ程度の電圧印加により流れる素子電流を測定
し、抵抗値を求めて、１ＭΩ以上の抵抗を示した時、通
電フォーミングを終了させる。パルス波形は矩形波に限
定されるものではなく、三角波など所望の波形を採用す
ることができる。

【００６２】図７（ｂ）におけるT1及びT2は、図７
（ａ）に示したのと同様とすることができる。パルスの
波高値は、表面伝導型電子放出素子の形態に応じて適宜
選択される。このような条件のもと、例えば、数秒から
数十分間電圧を印加する。パルス波形は矩形波に限定さ
れるものではなく、三角波など所望の波形を採用するこ
とができる。この工程により導電性膜に間隙部が形成さ
れる。

【００６３】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流If、放出電流Ieが著しく
変化する工程である。活性化工程は、例えば、有機物質
のガスを含有する雰囲気下で、通電フォーミングと同様
に、パルスの印加を繰り返すことで行うことができる。
この雰囲気は、例えば油拡散ポンプやロータリーポンプ
などを用いて真空容器内を排気した場合に雰囲気内に残
留する有機ガスを利用して形成することができる他、イ
オンポンプなどにより一旦十分に排気した真空中に適当
な有機物質のガスを導入することによっても得られる。
このときの好ましい有機物質のガス圧は、前述の素子が
応用される形態、真空容器の形状や、有機物質の種類な
どにより異なるため場合に応じ適宜設定される。適当な
有機物質としては、アルカン、アルケン、アルキンの脂
肪族炭化水素類、芳香族炭化水素類、アルコール類、ア
ルデヒド類、ケトン類、アミン類、フェノール、カルボ
ン、スルホン酸等の有機酸類等を挙げることができ、具
体的には、メタン、エタン、プロパン等の飽和炭化水
素、エチレン、プロピレン等の不飽和炭化水素、ブタジ
エン、ｎ−ヘキサン、ｌ−ヘキセン、ベンゼン、トルエ
ン、ｏ−キシレン、ベンゾニトリル、トルニトリル、ク
ロロエチレン、トリクロロエチレン、メタノール、エタ
ノール、イソプロパノール、ホルムアルデヒド、アセト
アルデヒド、アセトン、メチルエチルケトン、ジエチル
ケトン、メチルアミン、エチルアミン、酢酸、プロピオ
ン酸等あるいはこれらの混合物が使用できる。この処理
により、雰囲気中に存在する有機物質から、炭素あるい
は炭素化合物が素子上、特には間隙部に堆積し、素子電
流If、放出電流Ieが、著しく変化するようになる。活性
化工程の終了判定は、素子電流Ifや放出電流Ieを測定し
ながら、適宜行う。なおパルス幅、パルス間隔、パルス
波高値などは適宜設定される。

【００６４】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質排気する工程である。真空容
器を排気する真空排気装置は、装置から発生するオイル
等の有機物質が素子の特性に影響を与えないように、オ
イルを使用しないものを用いるのが好ましい。具体的に
は、磁気浮上型ターボ分子ポンプ、クライオポンプ、ソ
ープションポンプ、イオンポンプ等の真空排気装置を挙
げることができる。

【００６５】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で１×１０^-6Ｐａ以下が好ましく、さ
らには１×１０^-8Ｐａ以下が特に好ましい。さらに真空
容器内を排気するときには、真空容器全体を加熱して、
真空容器内壁や、電子放出素子に吸着した有機物質分子
を排気しやすくするのが好ましい。このときの加熱条件
は、８０〜２５０℃好ましくは１５０℃以上で、できる
だけ長時間処理するのが望ましいが、特にこの条件に限
るものではなく、真空容器の大きさや形状、電子放出素
子の構成などの諸条件により適宜選ばれる条件により行
う。真空容器内の圧力は極力低くすることが必要で、１
×１０^-5Ｐａ以下が好ましく、さらに１×１０^-6Ｐａ以
下が特に好ましい。

【００６６】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空容器の圧力は多少上昇してもある程
度安定な特性を維持することができる。このような真空
雰囲気を採用することにより、新たな炭素あるいは炭素
化合物の堆積を抑制でき、また真空容器や基板などに吸
着したＨ₂ ＯやＯ₂ なども除去でき、結果として素子電
流If、放出電流Ieが、比較的安定する。

【００６７】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について図８を参照しな
がら説明する。図８は、図６（ｄ）に示した真空処理装
置を用いて測定された放出電流Ie、素子電流Ifと素子電
圧Vfの関係を模式的に示した図である。なお、測定時に
は、電子放出素子の上方に配置したアノード電極５８に
高圧電源６９を用いて高電圧を印加した。一例として、
アノード電極の電圧を１ｋＶ〜１０ｋＶの範囲とし、ア
ノード電極と電子放出素子との距離Ｈを２ｍｍ〜８ｍｍ
の範囲として測定を行うことができる。図８において
は、放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお。縦、横軸ともリニア
スケールである。

【００６８】図８からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ieに関して
対する三つの特徴的性質を有する。すなわち、（ｉ）本素子はある電圧（しきい値電圧と呼ぶ、図８中
のＶth）以上の素子電圧を印加すると急激に放出電流Ie
が増加し、一方しきい値電圧Ｖth以下では放出電流Ieが
ほとんど検出されない。つまり、放出電流Ieに対する明
確なしきい値電圧Ｖthを持った非線形素子である。（ii）放出電流Ieが素子電圧Vfに単調増加依存するた
め、放出電流Ieは素子電圧Vfで制御できる。（iii)アノード電極５８に捕捉される放出電荷は、素子
電圧Vfを印加する時間に依存する。つまり、アノード電
極５８に捕捉される電荷量は、素子電圧Vfを印加する時
間により制御できる。

【００６９】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。

【００７０】本発明を適用可能な表面伝導型電子放出素
子に対して、放出電流Ieと素子電圧Vfとの関係を図１で
示すグラフに表示すると、ほぼ直線で近似可能な特性を
持つ。また、素子電流に対しても同様にIfとVfの関係を
図１のグラフ上にプロットすると、図中の連続線で示さ
れるような、直線で近似可能な領域を有する特性を持
つ。表面伝導型電子放出素子に対する予備駆動も、ＦＥ
型電子放出素子と同様な手法にて適用することができ
る。この場合、図９に示すように、（式８）並びに（式
９）における電圧V1、V2を素子電圧Ｖf1、Ｖf2と置換
え、同様に、放出電流をＩe1、並びにＩe2とすればよ
い。

【００７１】また、表面伝導型電子放出素子を用いる場
合は、予備駆動の条件を設定する基準として、駆動電圧
と放出電流の関係だけではなく、駆動電圧と素子電流の
関係を用いることもできる。この場合、図１０に示すよ
うに、（式８）並びに（式９）における電圧V1、V2を素
子電圧Ｖf1、Ｖf2と置換え、同様に、素子電流をＩf1、
並びにＩf2とすればよい。

【００７２】また本発明の電圧印加工程は図１２に示す
ようなＭＩＭ型電子放出素子においても適用することが
できる。図１２において、１２１は基板、１２２は下部
電極、１２３は絶縁体薄膜、１２４は上部電極、１２５
は電子放出部である。下部電極１２２及び上部電極１２
４間に電圧を印加することにより、下部電極１２２より
放出された電子が絶縁体薄膜１２３中で加速され、上部
電極１２４を通して電子放出部１２５より放出される。

【００７３】上述のＭＩＭ型電子放出素子の製造方法に
ついて簡単に述べる。まず、基板１２１上に蒸着法やス
パッタリング法等の成膜方法を用いて金属材料を積層し
て、下部電極１２２を形成する。次いで、同様の成膜方
法を用いて下部電極１２２上に絶縁体薄膜１２３を形成
する。絶縁体薄膜１２３としてはＡｌ₂ Ｏ₃ 、ＭｎＯ
₂ 、ＳｉＯ₂ 等の酸化物、ＬｉＦ、ＫＦ、ＭｇＦ₂ 、Ｎ
ａＢｒ等のハロゲン化物、ＺｎＳ、ＣｄＳ等の硫化物等
を用いることができる。また、絶縁体薄膜１２３の膜厚
は数ｎｍから数百ｎｍが適当である。

【００７４】次に、同様の成膜方法を用いて絶縁体薄膜
１２３上に上部電極１２４を形成する。上部電極材料と
しては、Ａｕ、Ｃｕ、Ａｇ、Ａｌ等を用いることができ
る。このようにしてＭＩＭ型電子放出素子を作成した
後、上部電極１２４が正極となるように下部電極１２２
と上部電極１２４間に電圧を印加してフォーミング処理
を行う。このようなフォーミング処理を行うことによ
り、電子放出部１２５より電子が放出されるようにな
る。

【００７５】上述のＭＩＭ型電子放出素子においても、
上下電極間に印加される電圧と、両電極間を電子放出部
より放出される放出電流、及び両電極間を流れるダイオ
ード電流との間には、それぞれ図９及び図１０と同様の
関係が見られる。従って、上述のＦＥ型電子放出素子及
びＳＣＥ型電子放出素子と同様の方法で予備駆動を行う
ことができる。

【００７６】なお、この予備駆動は、通常、製造工程の
最終段階、例えば安定化工程の後または安定化工程の一
環として行われるが、在庫後出荷前のリフレッシュ工程
として、または電子放出素子の使用開始後的適宜のリフ
レッシュモードとして行うことも可能である。

【００７７】

【実施例】以下に、具体的な実施例を挙げて本発明を説
明するが、本発明はこれら実施例に限定されるものでは
なく、本発明の目的が達成される範囲内で、各要素の置
換えや設計変更がなされたものを包含するものである。

【００７８】［実施例１］本実施例は、図２に模式的に
示したものと同様の構成を有するＦＥ型の電子放出素子
に対して、本発明の電圧印加工程（予備駆動）を適用し
た例である。以下の工程により、複数個の電子放出素子
（素子Ａ、Ｂ、Ｃ、Ｄ、Ｅ）を作成した。図３に基づ
き、本実施例で用いられる電子放出素子の製造方法を説
明する。工程−１ａ（図３の（ａ））洗浄化したシリコン基板２１を熱酸化法により厚みが
１．５μｍの二酸化シリコンの絶縁層２２を形成した
後、電子ビーム蒸着法により０．４μｍの厚みのモリブ
デンを成膜する。次に、モリブデン膜上にレジスト（Ｐ
ＭＭ：ｐｏｌｙ−ｍｅｔｈｙｌ−ｍｅｔｈａｃｒｙｌａ
ｔｅ）を塗布し、該レジスト上に収束した電子ビームを
照射することでゲート電極の開口部に対応するパターン
を形成し、エッチング法により直径が１．５μｍの開口
部を、ゲート電極材料に形成することでゲート電極２４
を作成する。その後、バッファー弗酸を用いてゲート電
極２４の開口部に対応した位置の絶縁層２２を除去す
る。なお、本実施例では、ゲート電極開口部は合計９個
所に作成した。工程−１ｂ（図３の（ｂ））次にレジストパターンを除去し、真空蒸着装置内で基板
を回転させながらアルミニウム２６を斜方蒸着する。工程−１ｃ（図３の（ｃ））その後モリブデンを基板の垂直方向から蒸着してカソー
ド２３を形成する。

【００７９】工程−１ｄ（図３の（ｄ））この後、ゲート電極２４上に形成したアルミニウム２６
とモリブデンを除去することで、ＦＥ型電子放出素子を
完成させる。以上のように完成させた電子放出素子を真
空容器内に配置し、本発明の予備駆動を行った後、電子
放出特性を確認した。図３の（ｅ）は、この様子を概略
的に示す図である。記号２１から２４は工程−１ｄまで
に作成した電子放出素子を表し、２５は電子放出素子の
５ｍｍ上方に配置したアノード電極であり、ガラス基板
上にＩＴＯからなる透明電極と蛍光体が形成されてい
る。３１は真空容器であり、ゲートバルブ３２を通じて
分子ターボポンプ３３により排気されており、分子ター
ボポンプは更にスクロールポンプ３４により排気されて
いる。また電子放出素子は、シリコン基板からなる電極
２１がグランド電位に接続されており、ゲート電極２４
は電流導入端子を通じて電源３５に接続されており、ア
ノード電極２５は電流導入端子を通じて高圧電源３６に
接続されている。また、アノード電極を通じて流れる放
出電流は、電流計３７によって計測される。

【００８０】図３の（ｅ）に示した構成において、真空
容器３１内の圧力が１×１０^-4Ｐａになるまで排気した
後、不図示のヒーターを用いて真空容器３１全体並びに
電子放出素子を一旦２５０℃に１０時間加熱し更に排気
を継続することで、その後の室温時における真空容器内
圧力を１×１０^-7Ｐａ程度に設定した。

【００８１】以上のように、真空容器内圧力を調整した
後、本発明の特徴である予備駆動を行った。予備駆動を
適用するに当り、アノード電圧を１０００Ｖとし、ゲー
ト電極に対して異なる二組の電圧を印加して、図４のプ
ロットにおける二組の比較ポイント（白丸と黒丸で表
示）での電気特性を求めた。

【００８２】具体的には、V1＝２００Ｖのときに流れる
放出電流値I1と、V1をｄV1＝１０Ｖだけ変化させたとき
に流れる電流の変化量ｄI1を求めて、V1の電圧に対する
電流の微係数ｄI1／ｄV1を求め、同様に、V1とは異なる
電圧V2＝１６０Ｖにて放出電流I2と、ｄV2＝５Ｖのとき
のｄI2を求め、これよりV2の電圧における電流の微係数
ｄI2／ｄV2を求めた。その結果、

【００８３】

【数２４】という関係が得られたため、V1を予備駆動の電圧Ｖｐｒ
ｅとして採用した。

【００８４】このようにして得られた予備駆動電圧Ｖｐ
ｒｅ＝２００Ｖにて電子放出素子（素子Ａ、Ｂ、Ｃ、
Ｄ）を予備駆動した。この時、駆動電圧波形は図１１
（ｂ）に示す波形とし、V1＝２００Ｖ、V12＝１９０
Ｖ、T1＝０．２ｍｓｅｃ、T12＝０．０５ｍｓｅｃ、パ
ルス間隔T2＝１６．７ｍｓｅｃとした。予備駆動中に、
V1における電流I1、及びV12における電流Ｉ12を測定
し、I1とＩ12の差ｄI1及びV1とＶ12の差ｄV1より、

【００８５】

【数２５】の値を算出しながら予備駆動を行った。

【００８６】予備駆動は、素子Ａについては上記Ｅｐｒ
ｅの値の変化率が約１０％になるまで行い、素子Ｂにつ
いては上記Ｅｐｒｅの値の変化率が約７％になるまで行
い、素子Ｃについては上記Ｅｐｒｅの値の変化率が約５
％になるまで行い、素子Ｄについては上記Ｅｐｒｅの値
の変化率が約３％になるまで行った。また、素子Ｅは予
備駆動を行わなかった。

【００８７】次に、電圧をV2＝１６０Ｖに設定して素子
を長時間駆動した。駆動中の放出電流の経時変化や放出
電流の変動は予備駆動を行わなかった素子Ｅが最も大き
く、次いで、素子Ａ、素子Ｂの順に大きかった。素子Ｃ
及び素子Ｄにおいては、駆動中の放出電流の減少と変動
が少なく安定な電子放出特性が得られた。

【００８８】なお、素子Ｃ、Ｄについて予備駆動終了後
１６０Ｖの電圧パルスを２回連続して印加し、それぞれ
における電界強度相当値を調べたところ、いずれも電界
強度相当値の変化率が２％以下であった。とくに素子Ｄ
は１％を下回る値であった。

【００８９】［実施例２］本実施例は、図５に模式的に
示したものと同様の構成を有するＳＣＥ型の電子放出素
子に対して、本発明の電圧印加工程を適用した例であ
る。以下の工程により、複数個の電子放出素子（素子
Ｆ、Ｇ、Ｈ、Ｉ、Ｊ）を作成した。図６に基づき、本実
施例で用いられる電子放出素子の製造方法を説明する。

【００９０】工程−３ａ（図６の（ａ））石英基板からなる基板５１を洗浄後、スパッタ法により
基板５１上に５ｎｍのＴｉと５０ｎｍのＰｔを堆積し
た。その後、堆積膜上にフォトレジストを塗布し、素子
電極対５２並びに５３に対応する形状のパターンを形成
した後、エッチングにより不要な部分のＰｔとＴｉを除
去し、その後レジストを除去することで基板５１上に素
子電極５２、５３を形成した。なお、素子電極５２、５
３間の間隔Ｌは１０μｍ、素子電極の長さＷは３００μ
ｍとした。工程−３ｂ（図６の（ｂ））素子電極５２、５３を設けた基板５１上に、真空蒸着に
より厚さ５０ｎｍのＣｒを堆積し、このＣｒ膜に対して
フォトリソグラフィー技術を用いて導電性薄膜を形成す
る位置に対応した開口部を形成する。その後、有機Ｐｄ
化合物の溶液（ｃｃｐ−４２３０：奥野製薬（株）製）
を塗布し、大気中で３００℃の加熱処理を施した。

【００９１】工程−３ｃ（図６の（ｃ））次に、工程−３ｂで形成したＣｒ膜をウエットエッチに
より除去し、純水で洗浄後乾燥し、導電性薄膜５４を形
成した。以降の工程は、図６の（ｄ）に示すように、製
造工程中の電子放出素子を真空容器内に配置し、電気的
接続を行った後実施した。図に示すように、素子電極５
２はグランド電位に接続し、素子電極５３は電流導入端
子を通じて電流計６８並びに素子電圧電源６７に接続し
ている。また、基板５１の５ｍｍ上方にアノード電極５
８を配置し、アノード電極５８は電流導入端子を通じて
電流計７０並びに高圧電源６９に接続している。

【００９２】工程−３ｄ真空容器６１内を、スクロールポンプ６４並びにターボ
分子ポンプ６３を用いて、１×１０^-3Ｐａ以下程度まで
排気した後、素子を構成する２つの電極のうちの一方に
電位を印加することによって２つの電極間に電圧を印加
するための手段である素子電圧電源６７で発生させた電
圧を素子電極５３に印加し、フォーミング処理を施し電
子放出部５５を形成した。印加した電圧は図７の（ａ）
に示すようにパルス状の電圧であり、時間の経過ととも
に波高値の漸増するパルスである。パルス幅T1は１ｍｓ
ｅｃとし、パルス間隔T2は１６．７ｍｓｅｃとした。フ
ォーミング処理中、パルス波高値が６Ｖに達した時点で
電流計６８を流れる電流値が激減した。その後、パルス
波高値が６．５Ｖになるまでパルス電圧を印加した後、
電圧の印加を停止し、素子電極５２、５３間の抵抗値を
測定したところ、１ＭΩ以上の値を示したため、フォー
ミング処理を終了した。

【００９３】工程−３ｅ真空容器６１内の排気を更に継続し、容器内圧力が１０
^-5Ｐａ以下まで減少した後、バリアブルリークバルブ６
５を調節して、活性化ガス収容容器６６より真空容器６
１内にベンゾニトリルガスを導入して活性化工程を行っ
た。活性化工程は、活性化ガスを導入した真空容器内圧
力が１０^-4Ｐａになるように調節し、素子電圧電源６７
で発生させた電圧を素子電極５３に印加することで行っ
た。印加した電圧は図７の（ｂ）に示すようにパルス状
の電圧であり、波高値が一定のパルスである。パルス波
高値は１６Ｖとし、パルス幅T1は１ｍｓｅｃとし、パル
ス間隔T2は１６．７ｍｓｅｃとした。活性化処理は１時
間行い、その後電圧の印加を停止し、活性化ガスの導入
を停止して真空容器内より活性化ガスを排気した。

【００９４】工程−３ｆ不図示のヒーターを用いて真空容器６１全体並びに電子
放出素子を一旦２５０℃に１０時間加熱し更に排気を継
続することで、その後の室温時における真空容器内圧力
を１×１０^-7Ｐａ程度まで低下させた。以上のように、
真空容器内圧力を調整した後、本発明の特徴である予備
駆動を行った。予備駆動を適用するに当り、アノード電
圧を０Ｖとし、素子電極５３に対して異なる二組の電圧
を印加して、図１０のプロットにおける二組の比較ポイ
ント（白丸と黒丸で表示）での電気特性を求めた。

【００９５】具体的には、Ｖf1＝１６．０Ｖのときに流
れる素子電流値Ｉf1と、Ｖf1をｄＶf1＝０．２Ｖだけ変
化させたときに流れる電流の変化量ｄＩf1を求めて、Ｖ
f1の電圧に対する電流の微係数ｄＩf1／ｄＶf1を求め、
同様に、Ｖf1とは異なる電圧Ｖf2＝１４．５Ｖにて素子
電流Ｉf2と、ｄＶf2＝０．２ＶのときのｄＩf2を求め、
これよりＶf2の電圧における電流の微係数ｄＩf2／ｄＶ
f2を求めた。その結果、

【００９６】

【数２６】という関係が得られたため、Ｖf1を予備駆動の電圧Ｖｐ
ｒｅとして採用した。

【００９７】このようにして得られた予備駆動電圧Ｖｐ
ｒｅ＝１６Ｖにて、電子放出素子（素子Ｆ、Ｇ、Ｈ、
Ｉ）を予備駆動した。この時、駆動電圧波形は図１１
（ｂ）に示す波形とし、V1＝１６Ｖ、Ｖ12＝１５．７
Ｖ、T1＝０．５ｍｓｅｃ、T2＝０．０５ｍｓｅｃ、パル
ス間隔Ｔ３＝１６．７ｍｓｅｃとした。

【００９８】予備駆動中に、V1における電流I1、及びＶ
12における電流Ｉ12を測定し、I1とＩ12の差ｄI1及びV1
とＶ12の差ｄV1より、Ｅｐｒｅ＝I1／（V1×ｄI1／ｄV1
−２×I1）の値を算出しながら予備駆動を行った。

【００９９】予備駆動は、素子Ｆについては上記Ｅｐｒ
ｅの値の変化率が約１０％になるまで行い、素子Ｇにつ
いては上記Ｅｐｒｅの値の変化率が約７％になるまで行
い、素子Ｈについては上記Ｅｐｒｅの値の変化率が約５
％になるまで行い、素子Ｉについては上記Ｅｐｒｅの値
の変化率が約３％になるまで行った。また、素子Ｊは予
備駆動を行わなかった。

【０１００】次に、駆動電圧V2を１４．５Ｖに設定し、
アノード電圧を１０００Ｖとして素子を長時間駆動し
た。駆動中の放出電流の経時変化や放出電流の変動は予
備駆動を行わなかった素子Ｊが最も大きく、ついで、素
子Ｆ、素子Ｇの順に大きかった。素子Ｈ及び素子Ｉにお
いては、駆動中の放出電流の減少と変動が少なく安定な
電子放出特性が得られた。

【０１０１】なお、素子Ｈ、Ｉについて予備駆動終了後
１４．５Ｖの電圧パルスを２回連続して印加し、それぞ
れにおける電界強度相当値を調べたところ、いずれも電
界強度相当値の変化率が１％以下であった。

【０１０２】［実施例３］本実施例では、実施例２で作
成した電子放出素子と同様な構成と製法にて作成した電
子放出素子（素子Ｋ、Ｌ、Ｍ、Ｎ、Ｏ）を用いた。上記
電子放出素子を、実施例２と同様に適当な真空雰囲気下
に配置して以降の処理を行った。

【０１０３】予備駆動を適用するに当り、アノード電圧
を１０００Ｖとし、素子電極５３に対して異なる二組の
電圧を印加して、図９のプロットにおける二組の比較ポ
イント（白丸と黒丸で表示）での電気特性を求めた。な
お、印加電圧に対応する放出電流の微係数の導出方法
は、実施例２における素子電流を放出電流に置き換えた
ものと同様の手法を用いているので以降省略する。Ｖf1
＝１５．５Ｖのときに流れる放出電流Ｉe1と、放出電流
の微係数を求め、更に、Ｖf2＝１４．３Ｖのときに流れ
る放出電流Ｉe2と、放出電流の微係数を求めた。その結
果、

【０１０４】

【数２７】という結果が得られたため、Ｖf1を予備駆動の電圧Ｖｐ
ｒｅとして採用した。このようにして得られた予備駆動
電圧Ｖｐｒｅ＝１５．５Ｖにて電子放出素子を予備駆動
した。この時、駆動電圧波形は図１１（ｃ）に示す波形
とし、V1＝１５．５Ｖ、V12＝１５．０Ｖ、T1＝０．２
ｍｓｅｃ、T12＝０．１ｍｓｅｃ、パルス間隔T2＝１
６．７ｍｓｅｃ、パルス間隔T22＝０．０５ｍｓｅｃと
した。予備駆動中に、V1における電流I1、及びＶ12にお
ける電流Ｉ12を測定し、I1とＩ12の差ｄI1及びV1とＶ12
の差ｄV1より、Ｅｐｒｅ＝I1／（V1×ｄI1／ｄV1 -２×
I1）の値を算出しながら予備駆動を行った。

【０１０５】予備駆動は、素子Ｋについては上記Ｅｐｒ
ｅの値の変化率が約９％になるまで行い、素子Ｌについ
ては上記Ｅｐｒｅの値の変化率が約７％になるまで行
い、素子Ｍについては上記Ｅｐｒｅの値の変化率が約５
％になるまで行い、素子Ｎについては上記Ｅｐｒｅの値
の変化率が約３％になるまで行った。また、素子Ｏは予
備駆動を行わなかった。次に、駆動電圧V2を１４．３Ｖ
に設定し、アノード電圧を１０００Ｖとして素子を長時
間駆動した。駆動中の放出電流の経時変化や放出電流の
変動は予備駆動を行わなかった素子Ｏが最も大きく、つ
いで、素子Ｋ、素子Ｌの順に大きかった。素子Ｍ及び素
子Ｎにおいては、駆動中の放出電流の減少と変動が少な
く安定な電子放出特性が得られた。

【０１０６】なお、素子Ｍ、Ｎについて予備駆動終了後
１４．３Ｖの電圧パルスを２回連続して印加し、それぞ
れにおける電界強度相当値を調べたところ、いずれも電
界強度相当値の変化率が２％以下であった。とくに素子
Ｎは１％を下回る値であった。

【０１０７】

【発明の効果】以上説明したように、本発明によれば、
通常の駆動中における放出電流の減少と変動の少ない、
安定な電子放出を実現することができる。

【図面の簡単な説明】

【図１】本発明を適用可能な電子放出素子の電気特性
をプロットした図である。

【図２】本発明を適用可能なＦＥ型の電子放出素子を
示す概略断面図である。

【図３】本発明を適用可能なＦＥ型の電子放出素子の
製造工程を示す図である。

【図４】実施例１並びに実施例２で作成した電子放出
素子の電気特性を示す図である。

【図５】本発明を適用可能なＳＣＥ型の電子放出素子
を示す概略平面図並びに概略断面図である。

【図６】本発明を適用可能なＳＣＥ型の電子放出素子
の製造工程を示す図である。

【図７】本発明を適用可能なＳＣＥ型の電子放出素子
の製造工程中に使用する電圧パルスを示す図である。

【図８】本発明を適用可能なＳＣＥ型の電子放出素子
の電気特性を示す図である。

【図９】実施例３で作成した電子放出素子の放出電流
と素子電圧の関係を示す図である。

【図１０】実施例４で作成した電子放出素子の素子電
流と素子電圧の関係を示す図である。

【図１１】本発明の予備駆動に使用される電圧波形を
示す図である。

【図１２】本発明を適用可能なＭＩＭ型の電子放出素
子を示す概略断面図である。

【符号の説明】

２１：電極、２２：絶縁層、２３：カソード電極、２
４：ゲート電極、２５：アノード電極、２６：アルミニ
ウム膜、３１：真空容器、３２：ゲートバルブ、３３：
真空ポンプ、３４：補助ポンプ、３５：電源、３６：高
圧電源、３７：電流計、５１：基板、５２、５３：素子
電極、５４：導電性薄膜、５５：電子放出部、５６：段
差形成部、５７：マスク、５８：アノード電極、６１：
真空容器、６２：ゲートバルブ、６３：真空ポンプ、６
４：補助ポンプ、６５：バルブ、６６：活性化ガス収容
容器、６８：電流計、６９：高圧電源、７０：電流計、
１２１：基板、１２２：下部電極、１２３：絶縁体薄
膜、１２４：上部電極、１２５：電子放出部。

Claims

【特許請求の範囲】

【請求項１】少なくとも２つの電極を有しており、該
２つの電極間に電圧を印加することで電子を放出する電
子放出素子の製造方法であって、前記電子放出素子を構成する２つの電極間に電圧Ｖ１を
印加する電圧印加工程を有しており、該電圧Ｖ１は、こ
の電圧印加工程の後、通常の駆動電圧として前記電子放
出素子に印加される電圧の最大値Ｖ２との関係が、前記２つの電極間に電圧を印加した時に電子放出を伴う
電圧範囲内の電圧Ｖを前記２つの電極間に印加したとき
に該電圧Ｖの印加に伴って流れる電流Ｉを、【数１】とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、【数２】という第１の条件を満たす電圧であり、前記電圧印加工程は、該電圧印加工程が終了した時に、該電圧印加工程終了後の前記２つの電極間に前記電圧Ｖ
２をパルス状に連続して２回印加したときの、先のパル
ス状電圧Ｖ２印加時の前記式２の右辺の値をＸ _n-1 、後
のパルス状電圧Ｖ２印加時の前記式２の右辺の値をＸ_n
としたときに、該Ｘ_n-1 とＸ_n が【数３】を満たすという第２の条件を満たす工程であることを特
徴とする電子放出素子の製造方法。
【請求項２】前記第２の条件は、前記Ｘ_n-1 とＸ_n
が、【数４】を満たすものである請求項１に記載の電子放出素子の製
造方法。
【請求項３】前記電圧印加工程における電圧Ｖ１の印
加は、パルス状の電圧の印加である請求項１または２に
記載の電子放出素子の製造方法。
【請求項４】前記電圧印加工程において、前記パルス
状の電圧を複数回印加する請求項３に記載の電子放出素
子の製造方法。
【請求項５】前記電圧印加工程は、前記式２の左辺の値
をモニターしながら行う請求項１乃至４いずれかに記載
の電子放出素子の製造方法。
【請求項６】前記電圧印加工程は、高真空雰囲気で行
う請求項１乃至５いずれかに記載の電子放出素子の製造
方法。
【請求項７】前記電圧印加工程は、雰囲気中の炭素及
び炭素化合物の分圧が１×１０^-6Ｐａ以下の雰囲気で行
う請求項１乃至６いずれかに記載の電子放出素子の製造
方法。
【請求項８】前記２つの電極は間に間隙部を有する請
求項１乃至７いずれかに記載の電子放出素子の製造方
法。
【請求項９】前記電圧印加工程に先立ち、間に間隙部
を有する前記２つの電極を形成する工程を有する請求項
１乃至８いずれかに記載の電子放出素子の製造方法。
【請求項１０】前記電圧印加工程に先立ち、堆積物が
堆積された間隙部を間に有する前記２つの電極を形成す
る工程を有する請求項１乃至９いずれかに記載の電子放
出素子の製造方法。
【請求項１１】前記電圧印加工程は、該電圧印加工程
において前記２つの電極の間の間隙部が雰囲気中の物質
もしくは雰囲気中の物質に基づく物質の堆積により狭く
ならない雰囲気で行う請求項８乃至１０いずれかに記載
の電子放出素子の製造方法。
【請求項１２】請求項１乃至１１いずれかに記載の電
子放出素子の製造方法において用いる電子放出素子の製
造装置であって、前記２つの電極の間に電圧を印加する
ための電位出力部を有している電子放出素子の製造装
置。
【請求項１３】少なくとも２つの電極を有しており、
該２つの電極間に電圧を印加することで電子を放出する
電子放出素子の駆動方法であって、前記電子放出素子は電子放出素子を構成する２つの電極
間に電圧Ｖ１を印加する電圧印加工程を経たものであ
り、この駆動方法は通常の駆動電圧の最大値をＶ２とし
て駆動する駆動プロセスを有しており、前記電圧Ｖ１
は、前記電圧Ｖ２との関係が、前記２つの電極間に電圧を印加したときに電子放出を伴
う電圧範囲内の電圧Ｖを前記２つの電極間に印加したと
きに該電圧Ｖの印加に伴って流れる電流Ｉを、【数５】とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、【数６】という第１の条件を満たす電圧であり、前記電圧印加工程は、該電圧印加工程が終了したとき
に、該電圧印加工程終了後の前記２つの電極間に前記電圧Ｖ
２をパルス状に運続して２回印加したときの、先のパル
ス状電圧Ｖ２印加時の前記式２の右辺の値をＸ _n-1 、後
のパルス状電圧Ｖ２印加時の前記式２の右辺の値の値を
Ｘ_n としたときに、該Ｘ_n-1 Ｘ_n が【数７】を満たすという第２の条件を満たす工程であることを特
徴とする電子放出素子の駆動方法。
【請求項１４】少なくとも２つの電極を有しており、
該２つの電極間に電圧を印加することで電子を放出する
電子放出素子の調整方法であって、前記電子放出素子を構成する２つの電極間に電圧Ｖ１を
印加する電圧印加工程を有しており、該電圧Ｖ１は、こ
の電圧印加工程の後、通常の駆動電圧として印加される
電圧の最大値Ｖ２との関係が、前記２つの電極間に電圧を印加したときに電子放出を伴
う電圧範囲内の電圧Ｖを前記２つの電極間に印加したと
きに該電圧Ｖの印加に伴って流れる電流Ｉを、【数８】とし、ｆ'(Ｖ）を電圧Ｖにおけるｆ（Ｖ）の微係数とす
るとき、【数９】という第１の条件を満たす電圧であり、前記電圧印加工程は、該電圧印加工程が終了したとき
に、該電圧印加工程終了後の前記２つの電極間に前記電圧Ｖ
２をパルス状に連続して２回印加したときの、先のパル
ス状電圧Ｖ２印加時の前記式２の右辺の値をＸ _n-1 、後
のパルス状電圧Ｖ２印加時の該右辺の値をＸ_n としたと
きに、該ＸＸ _n-1 とＸ_n が【数１０】を満たすという第２の条件を満たす工程であることを特
徴とする電子放出素子の調整方法。