JP3919792B2 - 電子放出素子、電子源、画像表示装置、及び、それらの製造方法 - Google Patents
電子放出素子、電子源、画像表示装置、及び、それらの製造方法 Download PDFInfo
- Publication number
- JP3919792B2 JP3919792B2 JP2005124701A JP2005124701A JP3919792B2 JP 3919792 B2 JP3919792 B2 JP 3919792B2 JP 2005124701 A JP2005124701 A JP 2005124701A JP 2005124701 A JP2005124701 A JP 2005124701A JP 3919792 B2 JP3919792 B2 JP 3919792B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- substrate
- emitting device
- pulse
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
本発明は、表面伝導型の電子放出素子、該電子放出素子を用いてなる電子源及び画像表示装置、並びに、それらの製造方法に関する。
従来より、基板面上で互いに間隔を置いて配置された一対の導電体間の基板面に溝を有し、該導電体間に所定の電圧を印加することによって、前記導電体部分より電子を放出する電子放出素子が知られている（特許文献１参照）。
図９に、上記特許文献１に開示された電子放出素子の構成を示す。図中、１０１は基板、１０２，１０３は素子電極、１０４は導電性膜、１０５はカーボン膜、１０６は溝、１０７は電子放出部である。また、図９（ａ）は当該素子の平面模式図であり、（ｂ）は（ａ）中のＢ−Ｂ’断面模式図である。
図９の電子放出素子の製造方法としては、基板１０１上に素子電極１０２，１０３を形成し、該素子電極１０２と１０３とを連絡するように連続する導電性膜１０４を形成した後、該素子電極１０２，１０３間にフォーミング電圧を印加して間隙を形成し（フォーミング工程）、さらに炭素化合物含有雰囲気下において該素子電極１０２，１０３間に両極性の電圧パルスを印加することにより、両電極側の導電性膜１０４上に炭素を主成分とするカーボン膜１０５を堆積させる（活性化工程）。この時、導電性膜１０４に形成された間隙下の基板１０１には活性化時の熱により基板の材質が変質した溝１０６が形成される。
本発明は、安定性の点において改善された電子放出素子と該電子放出素子を用いてなる電子源及び画像表示装置、並びに、それらの製造方法を提供することを目的とするものである。
また、本発明は、安定性、特に高効率でかつ高寿命の点において改善された電子放出素子該電子放出素子を用いてなる電子源及び画像表示装置、並びに、それらの製造方法を提供することを目的とするものである。
本発明の第１は、基板上に互いに間隔を有して配置された一対の導電性膜と、該間隔領域内及び該導電性膜上に前記間隔より狭い第二の間隔を有して配置された一対のカーボン膜とを備えた電子放出素子であって、前記一対のカーボン膜のうちの一方のカーボン膜の頂部が他方のカーボン膜の頂部よりも高く、前記基板が、前記間隔領域から前記頂部が高いカーボン膜を備えた導電性膜の当該基板と接する領域の下方に向かって延びて当該基板と接する領域の下方に達している溝を前記間隔に沿って有していることを特徴とする。
本発明の第２は、基板上に複数の電子放出素子を備えた電子源であって、該電子放出素子が、前記本発明第１の電子放出素子であることを特徴とする。
本発明の第３は、基板上に複数の電子放出素子を備えた電子源と、該電子放出素子から放出された電子によって発光する発光部材とを備えた画像表示装置であって、該電子源が、前記本発明第２の電子源であることを特徴とする。
本発明の第４は、基板上に互いに間隔を有して配置された一対の導電性膜と、該一対の導電性膜のそれぞれを被覆するカーボン膜とを備えた電子放出素子の製造方法であって、炭素化合物ガスを含む雰囲気中で、基板上に互いに間隔を有して配置された一対の導電性膜間に両極性の電圧パルスを印加する工程を有し、該両極性の電圧パルスにおいて、当該電子放出素子の駆動時に印加される電圧パルスとは逆極性の電圧パルスを印加後に当該電子放出素子の駆動時に印加される電圧パルスと同極性の電圧パルスを印加するまでの休止期間が、前記同極性の電圧パルスを印加後に前記逆極性の電圧パルスを印加するまでの休止期間よりも短く、且つ、前記同極性の電圧パルスのパルス幅が、前記逆極性の電圧パルスのパルス幅より大きいことを特徴とする。
本発明の第５は、基板上に、互いに間隔を有して配置された一対の導電部材と、該一対の導電部材のそれぞれを被覆する炭素を主成分とする膜とを備えた電子放出素子を複数備えた電子源の製造方法であって、該電子放出素子を、前記本発明第４の電子放出素子の製造方法により製造することを特徴とする。
本発明の第６は、基板上に、互いに間隔を有して配置された一対の導電部材と、該一対の導電部材のそれぞれを被覆する炭素を主成分とする膜とを備えた電子放出素子を複数備えた電子源と、該電子放出素子から放出された電子によって発光する発光部材とを備えた画像表示装置の製造方法であって、該電子源を、前記本発明第５の電子源の製造方法により製造することを特徴とする。
本発明の電子放出素子は、非対称な電子放出部を有し、荷電粒子の衝突による劣化を抑える構造を有するため、従来よりも安定な電子放出特性が得られる。よって、本発明の電子放出素子を用いて、低消費電力、低コストでより安定した画像表示装置が得られる。
以下に図面を参照して、本発明の実施の形態を詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
図１に、本発明の電子放出素子の一実施形態の構成を示す。図中、１は基板、２，３は素子電極、４は導電性膜、５はカーボン膜、６は溝、７は電子放出部である。また、図１（ａ）は当該素子の平面模式図であり、（ｂ）は（ａ）中のＡ−Ａ’断面模式図である。
本発明の電子放出素子の製造方法を、図１の素子の製造工程を例に挙げて説明する。
（工程１）
基板１上に素子電極２，３を形成する。基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少したガラス、青板ガラスやＮａ等の不純物含有量を減少したガラスにＳｉＯ2層やＳｉＮ層を積層した基板、アルミナ等のセラミックス及びＳｉ基板等を用いることができる。
基板１上に素子電極２，３を形成する。基板１としては、石英ガラス、Ｎａ等の不純物含有量を減少したガラス、青板ガラスやＮａ等の不純物含有量を減少したガラスにＳｉＯ2層やＳｉＮ層を積層した基板、アルミナ等のセラミックス及びＳｉ基板等を用いることができる。
素子電極２，３としては、Ｎｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ、Ｒｕ等の金属或いはこれらの合金等が好適であり、或いは金属酸化物とガラス等から構成される印刷導体やＩＴＯなどの透明導電体を用いることができる。
素子電極２，３間隔Ｌ、素子電極幅Ｗ等は、応用される形態等を考慮して設計される。素子電極間隔Ｌは、好ましくは、数百ｎｍから数百μｍの範囲とすることができ、より好ましくは、数μｍから数十μｍの範囲とすることができる。素子電極幅Ｗは、電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲とすることができる。素子電極２，３の膜厚ｄは、数十ｎｍから数μｍの範囲とすることができる。
（工程２）
素子電極２，３を連絡する連続した導電性膜４を形成する。
素子電極２，３を連絡する連続した導電性膜４を形成する。
導電性膜４としては、良好な電子放出特性を得るために、微粒子で構成された微粒子膜を用いるのが好ましい。導電性膜４の膜厚は、素子電極２，３へのステップカバレージ、及び後述するフォーミング工程の処理条件等を考慮して適宜選択されるが、好ましくは０．１ｎｍから１００ｎｍであり、より好ましくは１ｎｍから５０ｎｍである。
導電性膜４を構成する材料としては、Ｐｄ、Ｐｔ、Ｒｕ、Ａｇ、Ａｕ、Ｔｉ、Ｉｎ、Ｃｕ、Ｃｒ、Ｆｅ、Ｚｎ、Ｓｎ、Ｔａ、Ｗ、Ｐｂ等の金属、ＰｄＯ、ＳｎＯ2、Ｉｎ2Ｏ3、ＰｂＯ、Ｓｂ2Ｏ3、ＲｕＯ2等の酸化物、ＨｆＢ2、ＺｒＢ2、ＬａＢ6、ＣｅＢ6、ＹＢ4、ＧｄＢ4等の硼化物、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＴａＣ、ＳｉＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、ＨｆＮ等の窒化物、Ｓｉ、Ｇｅ等の半導体、カーボン等が挙げられる。
また、導電性膜４は、１×１０7Ω／□以下のシート抵抗値を示すのが好ましい。尚、シート抵抗値とは、幅ｗ，長さｌの薄膜の抵抗をＲとした場合に、Ｒ＝Ｒｓ（ｌ／ｗ）を満たすＲｓをいう。
この導電性膜４のシート抵抗値は、後述するフォーミング工程において、良好な間隙が形成できる抵抗値として制限される。良好な間隙を形成するには、１×１０3〜１×１０7Ω／□の抵抗値であることが好ましい。
一方、電子放出部７を形成した後は、素子電極２，３を通じて印加される電圧が十分に電子放出部７に印加されるのが好ましく、導電性膜４の抵抗値はより低いほうが好ましい。
このため、導電性膜４は１×１０3〜１×１０7Ω／□の抵抗値を持つ金属酸化物半導体薄膜として形成し、後述するフォーミング工程後に還元して、より低抵抗な金属薄膜として用いるのが好ましい。
従って、最終的な状態での導電性膜４の抵抗値の下限は特に限定されない。尚、ここで言う導電性膜４の抵抗値とは、間隙を含まない領域で測定される抵抗値を意味している。
（工程３）
素子電極２，３間にフォーミング電圧を印加して導電性膜４の一部を変形・変質させて間隙を形成し、電子放出部７を形成する。この工程をフォーミング工程という。
素子電極２，３間にフォーミング電圧を印加して導電性膜４の一部を変形・変質させて間隙を形成し、電子放出部７を形成する。この工程をフォーミング工程という。
フォーミング工程において、素子電極２，３間に印加する電圧はパルス電圧が好ましい。この時、パルス波高値を一定とする場合と、パルス波高値を増加させながら印加する場合とがある。パルス電圧の印加方法及び印加するパルス電圧の電圧値、パルス幅、パルス間隔は、導電性膜４の材料や膜厚、抵抗値等に応じて適宜選択される。また、フォーミング工程は真空中、もしくは水素などの還元性気体を含む雰囲気中で行うのが好ましい。
（工程４）
フォーミング工程後、活性化工程を行う。具体的には、炭素化合物ガスを含む雰囲気中にて、素子電極２，３間に両極性の電圧パルスを印加し、導電性膜４の間隙内及び導電性膜４上に炭素を主成分とするカーボン膜５を堆積させる。尚、当該工程においては、素子電極２と導電性膜４、及び、素子電極３と導電性膜４とがそれぞれ導電部材を形成しており、これら一対の導電部材間に両極性の電圧パルスを印加しているとも言える。
フォーミング工程後、活性化工程を行う。具体的には、炭素化合物ガスを含む雰囲気中にて、素子電極２，３間に両極性の電圧パルスを印加し、導電性膜４の間隙内及び導電性膜４上に炭素を主成分とするカーボン膜５を堆積させる。尚、当該工程においては、素子電極２と導電性膜４、及び、素子電極３と導電性膜４とがそれぞれ導電部材を形成しており、これら一対の導電部材間に両極性の電圧パルスを印加しているとも言える。
ここで、炭素とは、例えばグラファイト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するものであり、ＨＯＰＧはほぼ完全なグラファイトの結晶構造、ＰＧは結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさらに大きくなったものを指す。）、及び非晶質カーボン（アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す）である。
本発明において、活性化工程に用いる両極性のパルスは、当該電子放出素子の駆動時の電圧パルスの極性と所定の関係にあることを特徴とする。
図２に本発明において活性化工程に用いられる電圧パルス波形の一例を、また、図３に図２と組み合わせて用いられる駆動時の電圧パルス波形の一例を示す。
本発明において活性化工程に用いる電圧パルスは、
（１）駆動時の電圧パルスＶｄｒｖと同極性の電圧パルスＶ１の絶対値が、逆極性の電圧パルスＶ２の絶対値より大きい、或いは、
（２）駆動時の電圧パルスと逆極性の電圧パルスＶ２印加後、同極性の電圧パルスＶ１印加までの休止期間Ｔ２が、同極性の電圧パルスＶ１印加後、逆極性の電圧パルスＶ２印加までの休止期間Ｔ４よりも短い、のいずれかを満たしている。
（１）駆動時の電圧パルスＶｄｒｖと同極性の電圧パルスＶ１の絶対値が、逆極性の電圧パルスＶ２の絶対値より大きい、或いは、
（２）駆動時の電圧パルスと逆極性の電圧パルスＶ２印加後、同極性の電圧パルスＶ１印加までの休止期間Ｔ２が、同極性の電圧パルスＶ１印加後、逆極性の電圧パルスＶ２印加までの休止期間Ｔ４よりも短い、のいずれかを満たしている。
尚、（１）の場合にはＴ２≦Ｔ４、（２）の場合には｜Ｖ１｜≧｜Ｖ２｜で設定されるが、好ましくは、（１）と（２）の両方を満たすようにパルス波形を設定する。
活性化工程に用いられる電圧パルスにおいて、｜Ｖ１｜は２２〜３０Ｖ、｜Ｖ２｜は２０〜２４Ｖの範囲で設定される。また、パルス幅Ｔ１は０．０１ｍｓｅｃ〜０．２ｍｓｅｃ、パルス幅Ｔ３は０．１ｍｓｅｃ〜２ｍｓｅｃ、パルス間隔Ｔ２は０．０１ｍｓｅｃ〜０．２ｍｓｅｃ，パルス間隔Ｔ４は０．０１ｍｓｅｃ〜１２０ｍｓｅｃ、１周期（Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４）は好ましくは２ｍｓｅｃ〜１２０ｍｓｅｃ範囲で設定される。
また、パルス幅については（１）、（２）のいずれにおいてもＴ１＜Ｔ３に設定する。
上記したような、非対称な電圧パルスを印加することで、導電性膜４に非対称にカーボン膜５が堆積され、電子放出部７が形成される。即ち、素子電極２，導電性膜４，カーボン膜５からなる導電体、及び、素子電極３，導電性膜４，カーボン膜５からなる導電体が、互いに間隔を有して配置した構造であって、一方の導電体（図１においては素子電極２側）の頂部（基板１から最も離れた位置）が、他方の導電体（図２においては素子電極３側）の頂部よりも高い構造が形成される。同時に、活性化時の熱の発生が交互に非対称に生ずるので、基板１の変質が導電体（素子電極２＋導電性膜４）の下部にかけて生じる結果、前記間隔領域から前記一方の導電体の当該基板と接する領域の下方に向かって延びる溝６が、導電体間の間隔に沿って形成されると考える。尚、この溝６は、図１に示す通り、その最深部が、前記一方の導電体の当該基板と接する領域の下方に位置する形態であることが好ましい。
尚、図１の電子放出素子は、素子電極２側に駆動時と同極性の電圧パルスを印加している。
本発明に係る活性化工程においては、真空容器内をターボ分子ポンプなどのオイルフリーポンプで排気しながら、該容器内に炭素化合物ガスを所定の圧力となるように導入して行われる。
活性化工程に用いる適当な炭素化合物としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることができ、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、ベンゾニトリル、トルニトリル、蟻酸、酢酸、プロピオン酸等或いはこれらの混合物を使用できる。
この時の好ましい炭素化合物ガスの分圧は、真空容器の形状や、炭素化合物の種類などにより異なるため、場合に応じて適宜設定される。
このようにして形成された電子放出素子は、その構成が単純であり、しかもその製造が容易であるため、大面積にわたり多数の電子放出素子を配列形成できる。そこで基板上に複数の電子放出素子を形成し、各電子放出素子間を配線で電気的に接続することにより、大面積の電子源を容易に形成することができる。
基板上に複数個の電子放出素子を配置した電子源において、電子放出素子の配列については種々のものを採用できるが、その一例として、図７に示すように、電子放出素子７４をマトリクス状に配置した電子源が挙げられる。図中、７１は電子源基体、５２は行方向（Ｙ方向）配線、５３は列方向（Ｘ方向）配線、７４は電子放出素子である。同じ行に配された複数の電子放出素子の電極の一方は、共通の行方向配線５２に接続し、同じ列に配された複数の電子放出素子の電極の他方は、共通の列方向配線５３に接続される。このような配線方法は単純マトリクス配線と呼ばれている。
前述の電子放出素子を複数個単純マトリクス配線した電子源において、マトリクス中の任意の電子放出素子を駆動したい場合には、駆動したい電子放出素子が結線された列方向配線５３に電圧Ｖｘを印加し、これと同期して、駆動したい電子放出素子が結線された行方向配線５２には、電圧Ｖｘとは極性が反対の電圧−Ｖｙを印加する。この時、駆動したい電子放出素子には差分の電圧（Ｖｘ＋Ｖｙ）が印加される。また、駆動したい電子放出素子と同じ列に配された電子放出素子にはＶｘの電圧が印加され、駆動したい電子放出素子と同じ行に配された電子放出素子にはＶｙの電圧が印加される。電圧Ｖｘ及びＶｙを、電圧（Ｖｘ＋Ｖｙ）においては所望の電子放出量が得られ、電圧Ｖｘ及びＶｙにおいてはほとんど電子放出されないような電圧値に設定することにより、所望の電子放出素子より選択的に電子放出させることができる。
このように前述の電子放出素子を単純マトリクス配置した電子源は、その構成及び駆動方法が簡単であるため、電子放出素子より放出された電子によって発光する発光部材と組み合わせることで画像表示装置を構成することができる。
先ず図５を用いて、本発明の電子源の構成について説明する。図５は、図７に示した単純マトリクス構成の電子源の一実施形態の平面模式図であり、図中、５４は層間絶縁層であり、図１、図７と同じ部材には同じ符号を付した。尚、便宜上、図１のカーボン膜５や溝６については省略した。
図５の電子源の製造工程を図６を用いて説明する。尚、図１と同じ符号を付した部材の素材については、先の電子放出素子の製造工程と同様であり、説明を省略する。
〔工程１〕
基板１を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法やスパッタリング法とフォトリソグラフィー技術との組み合わせ、または印刷法等を用いて、素子電極２、３を形成する〔図６（ａ）〕。
基板１を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法やスパッタリング法とフォトリソグラフィー技術との組み合わせ、または印刷法等を用いて、素子電極２、３を形成する〔図６（ａ）〕。
〔工程２〕
素子電極２、３を設けた基板１上に、真空蒸着法やスパッタリング法とフォトリソグラフィー技術との組み合わせ、または印刷法等を用いて、金属などの導電性材料からなる列方向配線５３を形成する〔図６（ｂ）〕。
素子電極２、３を設けた基板１上に、真空蒸着法やスパッタリング法とフォトリソグラフィー技術との組み合わせ、または印刷法等を用いて、金属などの導電性材料からなる列方向配線５３を形成する〔図６（ｂ）〕。
〔工程３〕
真空蒸着法やスパッタリング法とフォトリソグラフィー技術との組み合わせ、または印刷法等を用いて、酸化シリコン、酸化鉛等を主成分とする絶縁性材料からなる層間絶縁層５４を形成する〔図６（ｃ）〕。層間絶縁層５４は、行方向配線５２と列方向配線５３の交差部を覆うように形成され、両配線間の電位差に耐え得るように、材料、膜厚、製法が適宜設定される。また、一方の素子電極２と行方向配線５２との電気的接続をとるためのコンタクトホール５５を形成する。
真空蒸着法やスパッタリング法とフォトリソグラフィー技術との組み合わせ、または印刷法等を用いて、酸化シリコン、酸化鉛等を主成分とする絶縁性材料からなる層間絶縁層５４を形成する〔図６（ｃ）〕。層間絶縁層５４は、行方向配線５２と列方向配線５３の交差部を覆うように形成され、両配線間の電位差に耐え得るように、材料、膜厚、製法が適宜設定される。また、一方の素子電極２と行方向配線５２との電気的接続をとるためのコンタクトホール５５を形成する。
〔工程４〕
層間絶縁層５４の上に、列方向配線５３と同様にして、行方向配線５２を形成する〔図６（ｄ）〕。行方向配線５２と列方向配線５３は、電子放出素子の一対の素子電極２、３にそれぞれ電気的に接続される。
層間絶縁層５４の上に、列方向配線５３と同様にして、行方向配線５２を形成する〔図６（ｄ）〕。行方向配線５２と列方向配線５３は、電子放出素子の一対の素子電極２、３にそれぞれ電気的に接続される。
〔工程５〕
次に、素子電極２、３間に導電性膜４を形成する。〔図６（ｅ）〕。導電性膜４の形成は、導電性膜４を構成する材料を、スパッタリング法、真空蒸着法、化学的気相堆積法等により成膜する方法や、導電性膜４を構成する材料を含む化合物溶液をディッピング法、スピンコート法や、インクジェット塗布方法などを用いて塗布する方法等により行うことができる。
次に、素子電極２、３間に導電性膜４を形成する。〔図６（ｅ）〕。導電性膜４の形成は、導電性膜４を構成する材料を、スパッタリング法、真空蒸着法、化学的気相堆積法等により成膜する方法や、導電性膜４を構成する材料を含む化合物溶液をディッピング法、スピンコート法や、インクジェット塗布方法などを用いて塗布する方法等により行うことができる。
〔工程６〕
フォーミング工程を施す。フォーミング工程は、行方向配線５２と列方向配線５３を通じて、各電子放出素子の素子電極２、３間に電圧を印加することにより行うことができる。これにより各電子放出素子の導電性膜４が局所的に破壊されて間隙が生じ、電子放出部７が形成される〔図５〕。
フォーミング工程を施す。フォーミング工程は、行方向配線５２と列方向配線５３を通じて、各電子放出素子の素子電極２、３間に電圧を印加することにより行うことができる。これにより各電子放出素子の導電性膜４が局所的に破壊されて間隙が生じ、電子放出部７が形成される〔図５〕。
〔工程７〕
次に活性化工程を施す。活性化工程は、炭素化合物を含む雰囲気中で、行方向配線５２と列方向配線５３を通じて、各電子放出素子の素子電極２、３間に電圧を印加することにより行う。この工程により、フォーミング工程において形成された間隙内及びその近傍に、炭素及び／または炭素化合物が堆積し、カーボン膜５が形成される。
次に活性化工程を施す。活性化工程は、炭素化合物を含む雰囲気中で、行方向配線５２と列方向配線５３を通じて、各電子放出素子の素子電極２、３間に電圧を印加することにより行う。この工程により、フォーミング工程において形成された間隙内及びその近傍に、炭素及び／または炭素化合物が堆積し、カーボン膜５が形成される。
図４は、活性化工程における電圧印加手段と電子源との接続図である。図４において、４１は電子源基体、４２は活性化ドライバ、４３，４７はパルス発生器、４４はライン選択部、４５は電流測定部、４６は制御装置である。
パルス発生器４３とライン選択部４４は活性化ドライバ４２により、パルス発振とライン選択の切り替えの周期が同期するようになっている。
パルス発生器４３により生成されたパルス電圧は、ライン選択部４４に入力され、出力端子Ｓｙ１〜Ｓｙｍのいずれかに出力される。出力端子Ｓｙ１〜Ｓｙｍは、それぞれ電子源基体４１の行方向配線Ｄｙ１〜Ｄｙｍに接続されている。列方向配線Ｄｘ１〜Ｄｘｎは共通結線されてグランドレベルに接続されている。
ライン選択部４４において、出力端子Ｓｙ１〜Ｓｙｍは、それぞれ不図示のスイッチｓｗ１〜ｓｗｍに接続されており、各スイッチはパルス発生器４３の出力部、またはグランドレベルのいずれかに接続され、活性化ドライバ４２により各スイッチの切り替えが独立に制御される。これにより、電子源基体４１の行方向配線に順次パルス電圧が印加される。
電流測定部４５は、各行方向配線Ｄｙ１〜Ｄｙｍに流れる素子電流の測定部である。素子電流の測定値は制御装置４６に読み込まれ、制御装置４６はこの測定値を基に活性化ドライバ４２の動作を制御する。例えば、パルス電圧を印加する行方向配線の選択や、パルス発生器４３より出力されるパルス電圧の波形等の制御を行う。また例えば、別のパルス発生器４７より発生される別のパルス電圧を印加するように制御する。
以上のようにして、電子源基体４１の行方向配線に順次パルス電圧を印加しながら活性化を行う。
〔工程８〕
活性化工程後に、好ましくは安定化工程を行う。この工程は、真空容器内の炭素化合物を排気する工程である。ここで、真空容器を排気する真空排気装置については、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることができる。
活性化工程後に、好ましくは安定化工程を行う。この工程は、真空容器内の炭素化合物を排気する工程である。ここで、真空容器を排気する真空排気装置については、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることができる。
真空容器内の有機成分の分圧は、上記の炭素及び炭素化合物がほぼ新たに堆積しない分圧で１×１０-6Ｐａ以下が好ましく、さらには１×１０-8Ｐａ以下が特に好ましい。
さらに、真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した炭素化合物分子を排気しやすくするのが好ましい。
このときの加熱条件は、１５０℃〜３５０℃で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。
このような真空雰囲気を採用することにより、新たな炭素或いは炭素化合物の堆積を抑制でき、また真空容器や基板などに吸着したＨ2Ｏ，Ｏ2なども除去でき、結果として素子電流Ｉｆ及び放出電流Ｉｅが安定する。
次に、このようにして製造される電子源を用いて構成した画像表示装置について、図８を用いて説明する。図８において、８１は電子源基体７１を固定したリアプレート、８６はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレート（発光部材）である。８２は支持枠であり、この支持枠８２には、リアプレート８１、フェースプレート８６が低融点のフリットガラスなどを用いて、接合される。８７は高圧端子、８８は外囲器である。
外囲器８８は、上述の如く、フェースプレート８６、支持枠８２、リアプレート８１で構成される。
リアプレート８１は、主に電子源基体７１の強度を補強する目的で設けられるため、電子源基体７１自体で十分な強度を持つ場合は、別体のリアプレート８１は不要とすることができる。
すなわち、電子源基体７１に直接支持枠８２を封着し、フェースプレート８６、支持枠８２及び電子源基体７１で外囲器８８を構成しても良い。
また、フェースプレート８６とリアプレート８１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器８８を構成することもできる。
以下に本発明の実施例を示す。
（実施例１）
工程（ａ）
青板ガラス上に厚さ５００ｎｍのシリコン酸化膜をＣＶＤ法で形成した基板１を洗剤と純水により洗浄した後、素子電極２、３のリフトオフ用パターンをフォトレジスト（ＲＤ−２０００Ｎ−４１；日立化成社製）で形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＰｔを順次堆積した。
工程（ａ）
青板ガラス上に厚さ５００ｎｍのシリコン酸化膜をＣＶＤ法で形成した基板１を洗剤と純水により洗浄した後、素子電極２、３のリフトオフ用パターンをフォトレジスト（ＲＤ−２０００Ｎ−４１；日立化成社製）で形成し、真空蒸着法により、厚さ５ｎｍのＴｉ、厚さ１００ｎｍのＰｔを順次堆積した。
次いで、フォトレジストパターンを有機溶剤で溶解し、Ｐｔ／Ｔｉ堆積膜をリフトオフし、素子電極間隔Ｌ＝２０μｍ、素子電極の幅Ｗ＝２００μｍの素子電極２，３を形成した。
工程（ｂ）
次いで、金属成分としてＡｇを含むペースト材料（ＮＰ−４０２８Ａ；ノリタケ（株）製）を用い、スクリーン印刷法により列方向配線５３のパターンを形成し、印刷後、１１０℃で２０分乾燥し、次いで熱処理装置によりピーク温度４８０℃、ピーク保持時間８分間の条件で上記ペーストを焼成して列方向配線５３を形成した。
次いで、金属成分としてＡｇを含むペースト材料（ＮＰ−４０２８Ａ；ノリタケ（株）製）を用い、スクリーン印刷法により列方向配線５３のパターンを形成し、印刷後、１１０℃で２０分乾燥し、次いで熱処理装置によりピーク温度４８０℃、ピーク保持時間８分間の条件で上記ペーストを焼成して列方向配線５３を形成した。
工程（ｃ）
次に、ＰｂＯを主成分とするペーストを用い、層間絶縁層５４のパターンを印刷して工程（ｂ）と同様の条件で焼成し、層間絶縁層５４を形成した。
次に、ＰｂＯを主成分とするペーストを用い、層間絶縁層５４のパターンを印刷して工程（ｂ）と同様の条件で焼成し、層間絶縁層５４を形成した。
この層間絶縁層５４は、少なくとも行方向配線５２と列方向配線５３の交差部を含む領域を覆うように、且つ一方の素子電極２と行方向配線５２との電気的接続をとるためのコンタクトホール５５を開けて形成した。
工程（ｄ）
絶縁層５４の上に、列方向配線５３と同様の材料を用い、スクリーン印刷法により行方向配線５２のパターンを印刷し、印刷後、１１０℃で２０分乾燥し、次いで熱処理装置によりピーク温度４８０℃、ピーク保持時間８分間の条件で上記ペーストを焼成して行方向配線５２を形成した。
絶縁層５４の上に、列方向配線５３と同様の材料を用い、スクリーン印刷法により行方向配線５２のパターンを印刷し、印刷後、１１０℃で２０分乾燥し、次いで熱処理装置によりピーク温度４８０℃、ピーク保持時間８分間の条件で上記ペーストを焼成して行方向配線５２を形成した。
工程（ｅ）
次に、各電子放出素子の素子電極２，３間に、バブルジェット（登録商標）方式の噴射装置を用い、パラジウム錯体溶液（酢酸パラジウムモノエタノールアミン錯体をＩＰＡと水の混合溶液に溶解したもの）を滴下した後、３００℃で１５分間加熱焼成処理をして、酸化パラジウムからなる導電性膜４を形成した。また、こうして形成された導電性膜４の平均膜厚は８ｎｍであった。
次に、各電子放出素子の素子電極２，３間に、バブルジェット（登録商標）方式の噴射装置を用い、パラジウム錯体溶液（酢酸パラジウムモノエタノールアミン錯体をＩＰＡと水の混合溶液に溶解したもの）を滴下した後、３００℃で１５分間加熱焼成処理をして、酸化パラジウムからなる導電性膜４を形成した。また、こうして形成された導電性膜４の平均膜厚は８ｎｍであった。
工程（ｆ）
上述のようにして、電子放出素子、配線及び層間絶縁層を形成した基板を、真空容器内に設置し、容器内を真空ポンプにて排気した。容器内の圧力が２×１０-3Ｐａに到達したところで排気用のバルブを閉め、容器内に２％Ｈ2混合Ｎ2ガスを導入しながら、容器外端子を通じて、行方向配線５２及び列方向配線５３間に電圧を印加し、電子放出素子のフォーミングを行った。
上述のようにして、電子放出素子、配線及び層間絶縁層を形成した基板を、真空容器内に設置し、容器内を真空ポンプにて排気した。容器内の圧力が２×１０-3Ｐａに到達したところで排気用のバルブを閉め、容器内に２％Ｈ2混合Ｎ2ガスを導入しながら、容器外端子を通じて、行方向配線５２及び列方向配線５３間に電圧を印加し、電子放出素子のフォーミングを行った。
フォーミングの電圧は−１４Ｖ、パルス幅１ｍｓｅｃの矩形波とし、パルス間隔は５０ｍｓｅｃとした。またこの時、列方向配線５３を共通化してグランドレベルに接続し、行方向配線５２を順次選択しながら上記電圧の印加を行った。
フォーミング処理中は、同時に、パルス間に１Ｖの抵抗測定パルスを挿入して抵抗を測定し、１素子あたりの測定値が、約１ＭΩ以上になった時に、電圧の印加を終了した。以上により、各電子放出素子の導電性膜４に間隙を形成した。
この後、容器内に２％Ｈ2混合Ｎ2ガスを２×１０4Ｐａまで導入した後、３０分間保持して、導電性膜４を還元した。
工程（ｇ）
続いて、真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、１．３×１０-4Ｐａを維持した。
続いて、真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、１．３×１０-4Ｐａを維持した。
次に、図４に示したように、容器外端子を通じて、列方向配線５３（Ｄｘ１〜Ｄｘｎ）を共通化してグランドレベルに接続し、各行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次パルス電圧を印加して活性化処理をおこなった。
この時のパルス電圧としては、図２に示した両極性のパルス電圧を用いた。パルス電圧Ｖ１＝−２２Ｖ、Ｖ２＝＋２２Ｖ、Ｔ１＝０．１ｍｓｅｃ、Ｔ２＝０．１ｍｓｅｃ、Ｔ３＝１ｍｓｅｃ、Ｔ４＝１８．８ｍｓｅｃ、１周期＝２０ｍｓｅｃで行った。活性化は３０分、上述したパルスをかけ続けた。その後、活性化工程を終了した電子源基体を真空容器より取り出して、任意の５素子について、ＳＥＭ観察を行った。
断面観察を行うために、ＦＩＢ加工技術を用いて、任意の電子放出部の構造をスライスした。その結果、ほとんどの構造が模式的に示した図１の構造をしており、溝６は斜めに入っており、溝の最深部はＰｄ薄膜の下部にあった。
工程（ｈ）
活性化工程を終えた電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理をおこなった。
活性化工程を終えた電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理をおこなった。
以上のようにして作製した電子源について、同真空容器内で電子放出特性を評価した。容器外端子を通じて電子放出素子に電圧を印加し、この時電子放出素子に流れる素子電流（Ｉｆ）を測定した。また、電子源基体の上方２ｍｍの位置にアノード電極を設置し、アノード電極に電圧を印加して電子放出素子から放出される放出電子（Ｉｅ）を測定した。電子放出特性測定時の真空装置内の圧力は２×１０-8Ｐａ以下であった。
先ず、予備的駆動として、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖでパルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１４Ｖでパルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を１０パルスずつ印加した。続いて、別の列方向配線（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子に２１．５Ｖのパルス電圧を１０パルスずつ印加した。この時非選択の配線はグランドレベルに接続した。
次に、同様に、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１０．５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を３００秒間ずつ印加した。続いて、別の列方向配線（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子に１８Ｖのパルス電圧を印加して素子を駆動した。この時、各電子放出素子に流れる素子電流（Ｉｆ）を測定すると共に、アノード電極に１ｋＶの電圧を印加して、放出電流（Ｉｅ）の測定をおこなった。測定された素子電流Ｉｆ及び放出電流Ｉｅより求めた電子放出効率（＝Ｉｅ／Ｉｆ）の平均値は０．４％であり、良好な電子放出特性が得られた。
（実施例２）
実施例１の工程（ａ）〜工程（ｆ）と同様にして、基板上に電子放出素子を形成し、フォーミング工程までを行った。続いて以下の工程を行った。
実施例１の工程（ａ）〜工程（ｆ）と同様にして、基板上に電子放出素子を形成し、フォーミング工程までを行った。続いて以下の工程を行った。
工程（ｇ）
真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、１×１０-4Ｐａを維持した。
真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、１×１０-4Ｐａを維持した。
次に、図４に示したように、容器外端子を通じて、列方向配線５３（Ｄｘ１〜Ｄｘｎ）を共通化してグランドレベルに接続し、各行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次パルス電圧を印加して活性化処理をおこなった。
この時のパルス電圧としては、図２に示した両極性のパルス電圧を用いた。パルス電圧Ｖ１＝−２３Ｖ、Ｖ２＝＋２１Ｖ、Ｔ１＝０．１ｍｓｅｃ、Ｔ２＝０．１ｍｓｅｃ、Ｔ３＝１ｍｓｅｃ、Ｔ４＝１８．８ｍｓｅｃで行った。
このようにして４０分間パルス電圧を印加して活性化を終了した。
活性化工程を終了した電子源基体を真空容器より取り出して、任意の５素子について、ＳＥＭ観察を行った。また、断面観察を行うために、ＦＩＢ加工技術を用いて、任意の電子放出部の構造をスライスした。その結果、ほとんどの構造が模式的に示した図１の構造をしており、溝６は斜めに入っており、溝６の最深部はＰｄ薄膜の下部にあった。
工程（ｈ）
電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理を行った。
電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理を行った。
以上のようにして作製した電子源について、同真空容器内で電子放出特性を評価した。容器外端子を通じて電子放出素子に電圧を印加し、この時電子放出素子に流れる素子電流（Ｉｆ）を測定した。また、電子源基体の上方２ｍｍの位置にアノード電極を設置し、アノード電極に電圧を印加して電子放出素子から放出される放出電流（Ｉｅ）を測定した。電子放出特性測定時の真空装置内の圧力は２×１０-8Ｐａ以下であった。
先ず、予備的駆動として、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖでパルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１５Ｖでパルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を１０パルスずつ印加した。続いて、別の列方向配線５３（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子に２２．５Ｖのパルス電圧を１０パルスずつ印加した。この時非選択の配線はグランドレベルに接続した。
次に、同様に、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１１．５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を６０秒間ずつ印加した。続いて、別の列方向配線５３（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、すべての電子放出素子に１９Ｖのパルス電圧を印加して素子を駆動した。この時、各電子放出素子に流れる素子電流（Ｉｆ）を測定すると共に、アノード電極に１ｋＶの電圧を印加して、放出電子（Ｉｅ）の測定をおこなった。測定された素子電流Ｉｆ及び放出電流Ｉｅより求めた電子放出効率（Ｉｅ／Ｉｆ）の平均値は０．５％であり、良好な電子放出特性が得られた。
（実施例３）
実施例２と同様にして、活性化工程まで行った電子源基体７１を作製した。
実施例２と同様にして、活性化工程まで行った電子源基体７１を作製した。
次に、電子源基体７１をリアプレート８１上に固定した後、電子源基体７１の２ｍｍ上方にフェースプレート８６を支持枠８２、排気管（不図示）を介して固定し外囲器８８を形成した。また、リアプレート８１とフェースプレート８６との間には、スペーサ（不図示）を配置し、大気圧に耐えられる構造とした。また、外囲器８８内には容器内を高真空に保つためのゲッター（不図示）を配置した。リアプレート８１と支持枠８２とフェースプレート８６の接合にはフリットガラスを用い、アルゴン雰囲気中で４２０℃に加熱することにより封着を行った。
次に、作製した外囲器８８内の雰囲気を排気管を通じ真空ポンプにて排気しながら、パネル全体を２５０℃に加熱した後、室温まで降温して内部を１０-7Ｐａ程度の圧力とした後、排気管をガスバーナーで熱することで溶着し外囲器８８の封止を行った。最後に封止後の圧力を維持するために、高周波加熱によりゲッターを加熱してゲッター処理を行った。このようにして図８に示すような画像表示装置を作製した。
以上のようにして完成した画像表示装置において、実施例２と同様にして、予備的駆動を行い、実施例２と同様にして、素子電流、放出電流及び非選択電流を測定したところ、実施例２と同等の特性が得られた。
次に、列方向配線５３に情報信号を印加し、行方向配線５２に走査信号を印加しながら電子放出素子を順次駆動した。この時情報信号としては、＋７．５Ｖのパルス電圧を用い、走査信号としては−１１．５Ｖのパルス電圧を用いた。また、高圧端子８７を通じてメタルバック８５に１０ｋＶの電圧を印加して、放出電子を蛍光膜８４に衝突させ、励起・発光させることで画像を表示した。アノード電圧１０ｋＶにおける電子放出効率は５％と高く、明るい画像を表示することができた。また、１０００時間駆動後に輝度の低下を計測したところ、５％以内の変化率であった。
（実施例４）
実施例１の工程（ａ）〜工程（ｆ）と同様にして、基板上に電子放出素子を形成し、フォーミング工程までを行った。続いて以下の工程を行った。
実施例１の工程（ａ）〜工程（ｆ）と同様にして、基板上に電子放出素子を形成し、フォーミング工程までを行った。続いて以下の工程を行った。
工程（ｇ）
真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、６×１０-4Ｐａを維持した。
真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、６×１０-4Ｐａを維持した。
次に、図４に示したように、容器外端子を通じて、列方向配線５３（Ｄｘ１〜Ｄｘｎ）を共通化してグランドレベルに接続し、各行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次パルス電圧を印加して活性化処理をおこなった。
この時のパルス電圧としては、図２に示した両極性のパルス電圧を用いた。パルス電圧Ｖ１＝−２３Ｖ、Ｖ２＝＋２１Ｖ、Ｔ１＝０．０１ｍｓｅｃ、Ｔ２＝０．０１ｍｓｅｃ、Ｔ３＝０．１ｍｓｅｃ、Ｔ４＝２．３ｍｓｅｃで行った。
このようにして１０分間パルス電圧を印加して活性化を終了した。
活性化工程を終了した電子源基体を真空容器より取り出して、任意の５素子について、ＳＥＭ観察を行った。また、断面観察を行うために、ＦＩＢ加工技術を用いて、任意の電子放出部の構造をスライスした。その結果、ほとんどの構造が模式的に示した図１の構造をしており、溝６は斜めに入っており、溝６の最深部はＰｄ薄膜の下部にあった。
工程（ｈ）
電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理を行った。
電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理を行った。
以上のようにして作製した電子源について、同真空容器内で電子放出特性を評価した。容器外端子を通じて電子放出素子に電圧を印加し、この時電子放出素子に流れる素子電流（Ｉｆ）を測定した。また、電子源基体の上方２ｍｍの位置にアノード電極を設置し、アノード電極に電圧を印加して電子放出素子から放出される放出電流（Ｉｅ）を測定した。電子放出特性測定時の真空装置内の圧力は２×１０-8Ｐａ以下であった。
先ず、予備的駆動として、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖでパルス幅０．０１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１５Ｖでパルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を１０パルスずつ印加した。続いて、別の列方向配線５３（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子に２２．５Ｖのパルス電圧を１０００パルスずつ印加した。この時非選択の配線はグランドレベルに接続した。
次に、同様に、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１１．５Ｖ、パルス幅０．１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を６０秒間ずつ印加した。続いて、別の列方向配線５３（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、すべての電子放出素子に１９Ｖのパルス電圧を印加して素子を駆動した。この時、各電子放出素子に流れる素子電流（Ｉｆ）を測定すると共に、アノード電極に１ｋＶの電圧を印加して、放出電子（Ｉｅ）の測定をおこなった。測定された素子電流Ｉｆ及び放出電流Ｉｅより求めた電子放出効率（Ｉｅ／Ｉｆ）の平均値は０．６％であり、良好な電子放出特性が得られた。
（実施例５）
実施例４と同様にして、活性化工程まで行った電子源基体７１を作製した。
実施例４と同様にして、活性化工程まで行った電子源基体７１を作製した。
次に、電子源基体７１をリアプレート８１上に固定した後、電子源基体７１の２ｍｍ上方にフェースプレート８６を支持枠８２、排気管（不図示）を介して固定し外囲器８８を形成した。また、リアプレート８１とフェースプレート８６との間には、スペーサ（不図示）を配置し、大気圧に耐えられる構造とした。また、外囲器８８内には容器内を高真空に保つためのゲッター（不図示）を配置した。リアプレート８１と支持枠８２とフェースプレート８６の接合にはフリットガラスを用い、真空雰囲気中で４２０℃に加熱することにより封着を行った。
次に、作製した外囲器８８内の雰囲気を排気管を通じ真空ポンプにて排気しながら、パネル全体を２５０℃に加熱した後、室温まで降温して内部を１０-7Ｐａ程度の圧力とした後、排気管をガスバーナーで熱することで溶着し外囲器８８の封止を行った。最後に封止後の圧力を維持するために、高周波加熱によりゲッターを加熱してゲッター処理を行った。このようにして図８に示すような画像表示装置を作製した。
以上のようにして完成した画像表示装置において、実施例２と同様にして、予備的駆動を行い、実施例２と同様にして、素子電流、放出電流及び非選択電流を測定したところ、実施例２と同等の特性が得られた。
次に、列方向配線５３に情報信号を印加し、行方向配線５２に走査信号を印加しながら電子放出素子を順次駆動した。この時情報信号としては、＋７．５Ｖのパルス電圧を用い、走査信号としては−１１．５Ｖのパルス電圧を用いた。また、高圧端子８７を通じてメタルバック８５に１０ｋＶの電圧を印加して、放出電子を蛍光膜８４に衝突させ、励起・発光させることで画像を表示した。アノード電圧１０ｋＶにおける電子放出効率は４％と高く、明るい画像を表示することができた。また、８００時間駆動後に輝度の低下を計測したところ、５％以内の変化率であった。
（実施例６＜参考例＞）
実施例１の工程（ａ）〜工程（ｆ）と同様にして、基板上に電子放出素子を形成し、フォーミング工程までを行った。続いて以下の工程を行った。
実施例１の工程（ａ）〜工程（ｆ）と同様にして、基板上に電子放出素子を形成し、フォーミング工程までを行った。続いて以下の工程を行った。
工程（ｇ）
真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、６×１０-4Ｐａを維持した。
真空容器内を真空ポンプにて排気し、容器内の圧力が２×１０-5Ｐａに到達したところで、トルニトリルをスローリークバルブを通して真空容器内に導入し、６×１０-4Ｐａを維持した。
次に、図４に示したように、容器外端子を通じて、列方向配線５３（Ｄｘ１〜Ｄｘｎ）を共通化してグランドレベルに接続し、各行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次パルス電圧を印加して活性化処理をおこなった。
この時のパルス電圧としては、図２に示した両極性のパルス電圧を用いた。パルス電圧Ｖ１＝−２３Ｖ、Ｖ２＝＋２１Ｖ、Ｔ１＝０．０１ｍｓｅｃ、Ｔ２＝０．０１ｍｓｅｃ、Ｔ３＝０．１ｍｓｅｃ、Ｔ４＝０．０１ｍｓｅｃで行った。
このようにして１分間パルス電圧を印加して活性化を終了した。
活性化工程を終了した電子源基体を真空容器より取り出して、任意の５素子について、ＳＥＭ観察を行った。また、断面観察を行うために、ＦＩＢ加工技術を用いて、任意の電子放出部の構造をスライスした。その結果、ほとんどの構造が模式的に示した図１の構造をしており、溝６は斜めに入っており、溝６の最深部はＰｄ薄膜の下部にあった。
工程（ｈ）
電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理を行った。
電子源基体を再び真空容器内に設置し、真空容器内を排気しながら、電子源基体を３００℃、また真空容器を２００℃で１０時間加熱して安定化処理を行った。
以上のようにして作製した電子源について、同真空容器内で電子放出特性を評価した。容器外端子を通じて電子放出素子に電圧を印加し、この時電子放出素子に流れる素子電流（Ｉｆ）を測定した。また、電子源基体の上方２ｍｍの位置にアノード電極を設置し、アノード電極に電圧を印加して電子放出素子から放出される放出電流（Ｉｅ）を測定した。電子放出特性測定時の真空装置内の圧力は２×１０-8Ｐａ以下であった。
先ず、予備的駆動として、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖでパルス幅０．０１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１５Ｖでパルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を１０パルスずつ印加した。続いて、別の列方向配線５３（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、全ての電子放出素子に２２．５Ｖのパルス電圧を１００パルスずつ印加した。この時非選択の配線はグランドレベルに接続した。
次に、同様に、列方向配線５３の１つ（Ｄｘ１）を選択し、＋７．５Ｖ、パルス幅１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を印加した。これと同期して、行方向配線５２（Ｄｙ１〜Ｄｙｍ）に順次、−１１．５Ｖ、パルス幅０．１ｍｓｅｃ、パルス間隔１６．６ｍｓｅｃのパルス電圧を６０秒間ずつ印加した。続いて、別の列方向配線５３（Ｄｘ２〜Ｄｘｎ）に関して同様の作業を繰り返すことにより、すべての電子放出素子に１９Ｖのパルス電圧を印加して素子を駆動した。この時、各電子放出素子に流れる素子電流（Ｉｆ）を測定すると共に、アノード電極に１ｋＶの電圧を印加して、放出電子（Ｉｅ）の測定をおこなった。測定された素子電流Ｉｆ及び放出電流Ｉｅより求めた電子放出効率（Ｉｅ／Ｉｆ）の平均値は０．５％であり、良好な電子放出特性が得られた。
１，１０１ 基板
２，１０２，１０３ 素子電極
４，１０４ 導電性膜
５，１０５ カーボン膜
６，１０６ 溝
７，１０７ 電子放出部
４１ 電子源基体
４２ 活性化ドライバ
４３，４７ パルス発生器
４４ ライン選択部
４５ 電流測定部
４６ 制御装置
５２ 行方向配線
５３ 列方向配線
５４ 層間絶縁層
５５ コンタクトホール
７１ 電子源基体
７４ 電子放出素子
８１ リアプレート
８２ 支持枠
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ フェースプレート
８７ 高圧端子
８８ 外囲器
２，１０２，１０３ 素子電極
４，１０４ 導電性膜
５，１０５ カーボン膜
６，１０６ 溝
７，１０７ 電子放出部
４１ 電子源基体
４２ 活性化ドライバ
４３，４７ パルス発生器
４４ ライン選択部
４５ 電流測定部
４６ 制御装置
５２ 行方向配線
５３ 列方向配線
５４ 層間絶縁層
５５ コンタクトホール
７１ 電子源基体
７４ 電子放出素子
８１ リアプレート
８２ 支持枠
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ フェースプレート
８７ 高圧端子
８８ 外囲器
Claims (8)
- 基板上に互いに間隔を有して配置された一対の導電性膜と、該間隔領域内及び該導電性膜上に前記間隔より狭い第二の間隔を有して配置された一対のカーボン膜とを備えた電子放出素子であって、前記一対のカーボン膜のうちの一方のカーボン膜の頂部が他方のカーボン膜の頂部よりも高く、前記基板が、前記間隔領域から前記頂部が高いカーボン膜を備えた導電性膜の当該基板と接する領域の下方に向かって延びて当該基板と接する領域の下方に達している溝を前記間隔に沿って有していることを特徴とする電子放出素子。
- 前記溝の、前記基板の表面からの最深部が、前記一方の導電性膜の当該基板と接する領域の下方に位置している請求項１に記載の電子放出素子。
- 基板上に複数の電子放出素子を備えた電子源であって、該電子放出素子が、請求項１または２に記載の電子放出素子であることを特徴とする電子源。
- 基板上に複数の電子放出素子を備えた電子源と、該電子放出素子から放出された電子によって発光する発光部材とを備えた画像表示装置であって、該電子源が、請求項３に記載の電子源であることを特徴とする画像表示装置。
- 基板上に互いに間隔を有して配置された一対の導電性膜と、該一対の導電性膜のそれぞれを被覆するカーボン膜とを備えた電子放出素子の製造方法であって、炭素化合物ガスを含む雰囲気中で、基板上に互いに間隔を有して配置された一対の導電性膜間に両極性の電圧パルスを印加する工程を有し、該両極性の電圧パルスにおいて、当該電子放出素子の駆動時に印加される電圧パルスとは逆極性の電圧パルスを印加後に当該電子放出素子の駆動時に印加される電圧パルスと同極性の電圧パルスを印加するまでの休止期間が、前記同極性の電圧パルスを印加後に前記逆極性の電圧パルスを印加するまでの休止期間よりも短く、且つ、前記同極性の電圧パルスのパルス幅が、前記逆極性の電圧パルスのパルス幅より大きいことを特徴とする電子放出素子の製造方法。
- 前記同極性の電圧パルスの絶対値が、前記逆極性の電圧パルスの絶対値よりも大きいことを特徴とする請求項５に記載の電子放出素子の製造方法。
- 基板上に、互いに間隔を有して配置された一対の導電性膜と、該一対の導電性膜のそれぞれを被覆するカーボン膜とを備えた電子放出素子を複数備えた電子源の製造方法であって、該電子放出素子を、請求項５または６に記載の電子放出素子の製造方法により製造することを特徴とする電子源の製造方法。
- 基板上に、互いに間隔を有して配置された一対の導電性膜と、該一対の導電性膜のそれぞれを被覆するカーボン膜とを備えた電子放出素子を複数備えた電子源と、該電子放出素子から放出された電子によって発光する発光部材とを備えた画像表示装置の製造方法であって、該電子源を、請求項７に記載の電子源の製造方法により製造することを特徴とする画像表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005124701A JP3919792B2 (ja) | 2004-04-23 | 2005-04-22 | 電子放出素子、電子源、画像表示装置、及び、それらの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004127646 | 2004-04-23 | ||
| JP2005124701A JP3919792B2 (ja) | 2004-04-23 | 2005-04-22 | 電子放出素子、電子源、画像表示装置、及び、それらの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005332812A JP2005332812A (ja) | 2005-12-02 |
| JP2005332812A5 JP2005332812A5 (ja) | 2006-09-28 |
| JP3919792B2 true JP3919792B2 (ja) | 2007-05-30 |
Family
ID=35487282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005124701A Expired - Fee Related JP3919792B2 (ja) | 2004-04-23 | 2005-04-22 | 電子放出素子、電子源、画像表示装置、及び、それらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3919792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4660319B2 (ja) | 2005-08-29 | 2011-03-30 | 株式会社東芝 | 記録再生ヘッド、記録再生装置、記録方法および再生方法 |
-
2005
- 2005-04-22 JP JP2005124701A patent/JP3919792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005332812A (ja) | 2005-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230372B2 (en) | Electron-emitting device, electron source, image display apparatus, and their manufacturing method | |
| KR100220357B1 (ko) | 화상 형성 장치 및 이의 제조 방법 | |
| JPH10326559A (ja) | プリント基板、電子放出素子、電子源、および画像形成装置の製造方法 | |
| JP4366235B2 (ja) | 電子放出素子、電子源及び画像表示装置の製造方法 | |
| US8013511B2 (en) | Highly-efficient electron-emitting device and image display apparatus having a substrate with a distribution of nitrogen containing ratio | |
| KR100371064B1 (ko) | 전자 방출 소자의 제조 장치 | |
| JP3740485B2 (ja) | 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法 | |
| JP2003173731A (ja) | 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 | |
| JP2009277457A (ja) | 電子放出素子及び画像表示装置 | |
| JP3919792B2 (ja) | 電子放出素子、電子源、画像表示装置、及び、それらの製造方法 | |
| JP2000182513A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3848341B2 (ja) | 電子放出素子、電子源、画像表示装置、および映像受信表示装置、並びに電子放出素子の製造方法 | |
| JP3423519B2 (ja) | 画像形成装置 | |
| JP2000195415A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP2009043568A (ja) | 電子放出素子及び画像表示装置 | |
| JP2000231876A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3943864B2 (ja) | 電子源基板及びその製造方法並びに電子源基板を用いた画像形成装置 | |
| JP3587335B2 (ja) | 電子放出素子形成用有機金属化合物、並びに電子放出素子および画像形成装置の製造方法 | |
| JP2004207124A (ja) | 電子放出素子の製造方法 | |
| JP2000243230A (ja) | 電子源基板及びその製造方法及び電子源基板を用いた画像形成装置 | |
| JP2005228661A (ja) | 電子放出素子およびそれを用いた画像表示装置 | |
| JP2006134592A (ja) | 電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JP2000251689A (ja) | 電子放出素子の製造方法及びそれを用いた電子源基板、画像形成装置の製造方法及びその製造に用いる液滴付与装置 | |
| JP2000243232A (ja) | 電子放出素子、電子源基板および画像形成装置 | |
| JP2000251795A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |