JP3703448B2 - 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 - Google Patents
電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 Download PDFInfo
- Publication number
- JP3703448B2 JP3703448B2 JP2002267607A JP2002267607A JP3703448B2 JP 3703448 B2 JP3703448 B2 JP 3703448B2 JP 2002267607 A JP2002267607 A JP 2002267607A JP 2002267607 A JP2002267607 A JP 2002267607A JP 3703448 B2 JP3703448 B2 JP 3703448B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- thin film
- conductive thin
- crack
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
Description
【０００１】
【発明の属する技術分野】
本発明は電子放出素子及びそれを電子源として用いた表示装置等の画像形成装置に関し、更に詳しくは表面伝導型電子放出素子の放電抑制に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子（ＳＣＥ素子）等がある。
【０００３】
この中でＳＣＥ素子には、基板上に配置された対向する一対の電極に、亀裂を有する導電性薄膜が接続された構成の電子放出素子がある。この電子放出素子は、上記導電性薄膜に予めフォーミングと称される通電処理を施すことによって、導電性薄膜を局所的に破壊、変形もしくは変質させて、亀裂を含む電気的に高抵抗な箇所を形成し、その後、素子電極間に電圧を印加して、導電性薄膜面に平行な電流を流すと、上記亀裂および／またはその周辺の電子放出部から電子放出を生じる現象を利用するものである。
【０００４】
これに関連した先行技術の文献としては、導電性薄膜をインクジェット装置を用いて形成する素子作成に関しては特開平０９−１０２２７１号公報（特許文献１）や特開２０００−２５１６６５号公報（特許文献２）に、これらの素子をＸＹマトリクス形状に配置した例としては、特開昭６４−０３１３３２号公報（特許文献３）、特開平０７−３２６３１１号公報（特許文献４）等に詳述されている。更には配線形成方法に関しては特開平０８−１８５８１８号公報（特許文献５）や、特開平０９−０５０７５７号公報（特許文献６）に、駆動方法については特開平０６−３４２６３６号公報（特許文献７）等に詳述されている。
【０００５】
このような電子放出素子の電子放出部は、上記のように、亀裂を含む電気的に高抵抗な箇所であり、電子放出の効率を上昇させるために該亀裂に臨む導電性薄膜の端部に炭素を主成分とする膜を形成するのが好ましい。
【０００６】
上記炭素を主成分とする膜を形成する工程は活性化工程と呼ばれている。活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、一対の素子電極間にパルスの印加を繰り返すことで行うことができる。このようにして得られた表面伝導型放出素子としては、例えば特開平０９−２９８０２９号公報（特許文献８）に開示されている。
【０００７】
【特許文献１】
特開平０９−１０２２７１号公報
【特許文献２】
特開２０００−２５１６６５号公報
【特許文献３】
特開昭６４−０３１３３２号公報
【特許文献４】
特開平０７−３２６３１１号公報
【特許文献５】
特開平０８−１８５８１８号公報
【特許文献６】
特開平０９−０５０７５７号公報
【特許文献７】
特開平０６−３４２６３６号公報
【特許文献８】
特開平０９−２９８０２９号公報
【０００８】
【発明が解決しようとする課題】
この様な電子放出素子は、高効率な電子放出素子として大いに期待されているものであるが、フォーミングにおける通電処理によって電子放出部を形成するため、その亀裂部の形態は大きくばらついており、特に亀裂幅が不均一であることから生じる素子の放電現象が発生し、信頼性の高い電子放出素子の製造は困難な状況であった。
【０００９】
この導電性薄膜の亀裂幅が不均一であることから生じる素子の放電現象について以下に説明する。
【００１０】
図１３に電子放出部の拡大図（概念図）を示す。（ａ）はフォーミング工程後の亀裂部の模式図で、（ｂ）はさらに活性化工程を施した後の亀裂部分（導電性膜１３４の亀裂及び炭素を主成分とする膜１３６の間隙）の模式図である。これらの図の夫々において、上は平面図、下は断面図を示している。
【００１１】
上述したように、電子放出部の形成は第１にフォーミング工程で導電性薄膜１３４への通電により行われ（図１３（ａ））、さらに、活性化工程でその亀裂に臨む導電性薄膜１３４の端部に炭素を主成分とする膜１３６を形成するが、このとき亀裂部分には数百〜千℃の発熱が起きていると想定され、炭素の堆積と同時に導電性薄膜１３４の変形または蒸発による導電性薄膜１３４の亀裂位置の変動も起きる（図１３（ｂ））。
【００１２】
図１３（ｂ）は、亀裂幅が１０〜１００ｎｍ、全体の大きさが１μｍ以下程度の部分の拡大図であるが、実際の導電性薄膜の大きさは、数十〜数百μｍとするのが一般的である。
【００１３】
また、表示素子では数千から数百万素子を設けることになる。
【００１４】
上述したようにフォーミング工程が通電による亀裂形成であるため、図１３（ｂ）に示したような形態ばかりではなく、図１４に示すように、大きな幅に広がった部分や島状に亀裂に取り残された残存物や亀裂の本線とは別の枝分かれ部分が出来る場合がある。この様な亀裂状態の導電性薄膜に対して活性化工程で炭素主成分膜の成膜を施しても、上記の島状残存物や枝分かれ部分の導電性薄膜は、大きな形状の変化をすることなくそのまま残ってしまう。
【００１５】
我々の研究では、この様な形態の電子放出素子は、電子放出中の放電現象が起こりやすく、活性化中に与えることが出来る電圧の上限が低くなってしまう。また、その後真空加熱などの安定化工程を経て真空の外囲器中で電子放出素子として駆動する場合も全く同様に、放電を起こさないで駆動できる電圧の上限が低くなり、所望の電子放出電流が得られなかったり、または、所望の電子放出電流を得られる電圧を印加し続けた場合、素子放電を起こして電子放出素子が破壊されてしまうこともある。
【００１６】
本発明の目的は、このような従来技術の課題を解決することにあり、素子放電を抑制し、高効率な電子放出素子及びそれを電子源として用いた表示装置等の画像形成装置を提供すること、またそれらの製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するための本発明の第１は、
基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする。
【００１８】
また、別の発明は、
基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂の幅が、前記間隙より２０ｎｍ以上大きいことを特徴とする。
【００１９】
また、別の発明は、基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であり、かつ、前記亀裂の幅が、前記間隙より２０ｎｍ以上大きいことを特徴とする。
【００２０】
また、上述の発明において、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること」、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であること」、
「前記導電性薄膜が、パラジウムまたは白金を主成分とすること」、
「前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなること」、
をその好ましい態様として含むものである。
【００２１】
ここで前記亀裂方向における両端部を除くとあるのは、導電性薄膜の膜厚を前記亀裂に略沿って測定した場合に、その端は導電性薄膜の途切れる部分であり、膜厚が急速に０になっていく領域であるので、その部分は除くという意味である。
【００２２】
上記課題を解決するための本発明の更に別の発明は、
基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法であって、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させることを特徴とする。
【００２３】
また、
「前記導電性薄膜成分含有液が、金属元素と、アミノ酸基又はアミノアルコール基を含有する有機金属錯体化合物とを少なくとも含有する水溶液であること」、
「前記金属元素が、主成分としてパラジウム又は白金を少なくとも含むこと」、
「前記金属元素が、０．１重量％〜１．０重量％の範囲で前記水溶液に含まれること」、
「前記有機金属錯体化合物が、パラジウム−プロリン錯体または酢酸パラジウム−エタノールアミン錯体であること」、
「前記水溶液が、部分エステル化ポリビニルアルコールを含有すること」、
「前記水溶液が、水溶性多価アルコールを含有すること」、
「前記水溶性多価アルコールが、０．２重量％〜３．０重量％の範囲で前記水溶液に含まれること」、
「前記水溶性多価アルコールが、炭素数が２〜４の範囲の多価アルコールであること」、
「前記水溶性多価アルコールが、エチレングリコール、プロピレングリコール、グリセリンのうちのいずれか一つであること」、
「前記水溶液が、一価アルコールを含有すること」、
「前記液滴付与工程においては、
前記導電性薄膜成分含有液を水溶液とし、該水溶液中には、パラジウム−プロリン錯体をパラジウム元素濃度０．１重量％〜０．５重量％で含有し、部分エステル化ポリビニルアルコールを溶液中濃度０．０５重量％〜０．５重量％で含有し、エチレングリコールまたはプロピレングリコールまたはその混合物を溶液中濃度０．２重量％〜３．０重量％で含有し、一価アルコールを溶液中濃度０重量％〜３０重量％で含有し、
前記一箇所につき複数回行う各液滴付与間の間隔を、２〜１０秒に制御すること」、
「前記導電性薄膜を、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下で形成すること」、
「前記導電性薄膜を、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下で形成すること」、
「前記液滴付与をするための液滴付与手段としてインクジェット装置を用いること」、
をその好ましい態様として含むものである。
【００２４】
上記課題を解決するための更に別の発明は、
基板上に複数の電子放出素子が配置された電子源基板であって、該電子放出素子が、上記本発明の電子放出素子であることを特徴とする。
【００２５】
上記課題を解決するための更に別の発明は、
電子放出素子と該電子放出素子への電圧印加手段とを具備する電子源と、該電子放出素子から放出される電子を受けて発光する発光体とを具備する表示装置であって、前記電子放出素子が、上記本発明の電子放出素子であることを特徴とする。
【００２６】
上述したように、通常電子放出部に含まれる亀裂の形態のミクロな構造が不均一であり、放電現象が起こり易い電子放出素子となることが多く見られたが、本発明者らの放電を起こした亀裂形態の詳細な観察結果によると、放電を起こした亀裂部は、導電性薄膜の亀裂幅が小さく、炭素を主成分とする膜が十分に導電性薄膜を覆っていなかったり、または導電性薄膜の島状残存物が存在する確率が非常に高いことが判明した。
【００２７】
これらの場合、駆動時の素子耐圧電圧は１５〜１６Ｖであった。
【００２８】
逆に、素子全体にわたり炭素主成分膜が導電性膜の亀裂表面を覆うようにして間隙を形成し、導電性薄膜がその間隙の位置からある程度の距離を有している場合、素子の耐圧電圧は１９〜２３Ｖ程度あり、例えば表示装置などに用いる電子放出素子として必要な電子放出電流を得るために設定される駆動電圧（１４〜１６Ｖ程度）に対し信頼性を含めて十分な性能を有している電子放出素子が得られる。
【００２９】
【発明の実施の形態】
本発明者らのより詳細な検討により、炭素主成分膜間の間隙の大きさ（炭素主成分膜−炭素主成分膜間距離、図１３（ｂ）の内側の幅）は、活性化電圧にも依存するが、数ｎｍ〜４０ｎｍ程度が良好な電子源特性を示し、該間隙の位置（図１３（ｂ）の内側の幅）から導電性薄膜の端部（図１３（ｂ）の外側の亀裂）の距離が少なくとも＋１０ｎｍ以上ある場合、上記のような高耐圧素子となることが判明した。これは、導電性薄膜の亀裂幅で規定すると６０ｎｍ以上の亀裂幅であると言える。また、炭素膜間の間隙が上記数ｎｍ〜４０ｎｍの範囲外の素子であっても、導電性膜の亀裂の幅が、炭素膜間の間隙より２０ｎｍ以上大きい電子放出素子の場合、素子の特性が長期間にわたって変化しない（素子の寿命が長い）素子が得られることを我々は確認している。尚、導電性膜の亀裂の幅が、炭素膜間の間隙より２０ｎｍ以上１００ｎｍ未満の範囲内で大きいと特に好ましい。また、上述したように亀裂が枝分かれを起こす場合も素子耐圧を低下させる要因となっていたが、導電性薄膜の亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下の均一幅である場合、枝分かれがなく素子耐圧の高い電子放出素子を得ることが出来た。
【００３０】
また耐圧が高いことを利用し、高圧活性化工程を適用することにより通常より高効率な電子放出素子を得ることもできた。
【００３１】
該炭素主成分膜が導電性膜の亀裂表面を被覆し、導電性薄膜の亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする換言すると、導電性膜の亀裂が均一幅である電子放出素子は、最終的には活性化工程でその形態を決定されるものであるため、その工程条件（印加電圧、炭素源の有機化合物材料、その濃度、他の物質の雰囲気ガス濃度）にも依存するが、フォーミング亀裂形成工程において、枝分かれや数百ｎｍ以上の広がった領域を作らず均一な亀裂を形成することが必要条件になる。フォーミング亀裂形成時点で広がった（例えば１００ｎｍ以上）亀裂形態は、活性化を阻害し良好な電子源特性を得られない場合が多い。
【００３２】
この均一なフォーミング亀裂形成に対する非常に有効な手段として
「導電性薄膜が、パラジウムまたは白金を主成分とすること」、
更にその特徴として、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること」、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であること」、
が挙げられる。
【００３３】
また、さらに該平坦な導電性薄膜を作成する有効な手段として、
「基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法において、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させること」、
「前記導電性薄膜成分含有液が、金属元素と、アミノ酸基又はアミノアルコール基を含有する有機金属錯体化合物とを少なくとも含有する水溶液であること」、「前記金属元素が、０．１重量％〜１．０重量％の範囲で前記水溶液に含まれること」、
「前記有機金属錯体化合物が、パラジウム−プロリン錯体または酢酸パラジウム−エタノールアミン錯体であること」、
「前記水溶液が、部分エステル化ポリビニルアルコールを含有すること」、
「前記水溶液が、水溶性多価アルコールを含有すること」、
「前記水溶性多価アルコールが、０．２重量％〜３．０重量％の範囲で前記水溶液に含まれること」、
「前記水溶性多価アルコールが、炭素数が２〜４の範囲の多価アルコールであること」、
「前記水溶性多価アルコールが、エチレングリコール、プロピレングリコール、グリセリンのうちのいずれか一つであること」、
「前記水溶液が、一価アルコールを含有すること」、
「前記液滴付与工程においては、
前記導電性薄膜成分含有液を水溶液とし、該水溶液中には、パラジウム−プロリン錯体をパラジウム元素濃度０．１重量％〜０．５重量％で含有し、部分エステル化ポリビニルアルコールを溶液中濃度０．０５重量％〜０．５重量％で含有し、エチレングリコールまたはプロピレングリコールまたはその混合物を溶液中濃度０．２重量％〜３．０重量％で含有し、一価アルコールを溶液中濃度０重量％〜３０重量％で含有し、
前記一箇所につき複数回行う各液滴付与間の間隔を、２〜１０秒に制御すること」、
が挙げられる。
【００３４】
（電子放出素子）
本発明の電子放出素子の具体的な実施形態を、図１に示した概念図を用いて説明する。
【００３５】
図１において１は基板に対応するガラス基板、２、３は電極に対応する素子電極、４は亀裂を有する導電性薄膜で、素子電極２、３に接続されている。また、５は導電性薄膜４に形成された亀裂を含む電子放出部であり、本発明はこの亀裂に特徴を有するものである。
【００３６】
即ち、本発明においては、前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする。
【００３７】
このような亀裂を有する電子放出素子は、亀裂の枝分かれがなく、高耐電圧の電子放出素子となる。また耐圧が高いことを利用し、高圧活性化工程を適用することにより、通常より高効率な電子放出素子を得ることもできる。
【００３８】
ここで亀裂方向の長さとは、例えば図１（ａ）においてはＷ’に対応する長さであり、亀裂の幅方向に略直交する、亀裂の形成方向における長さを指している。尚、図示の便宜から、導電性薄膜４の形状は、図１（ａ）においては矩形で示したが、後述のインクジェット装置を用いた液滴付与によって導電性薄膜を形成した場合には、この形状は略円形となる。また、電子放出部５の形状においても、導電性薄膜４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００３９】
基板には、通常、ガラス基板がよく用いられる。その大きさおよびその厚みは、その上に設けられる電子放出素子構造の個数、および個々の電子放出素子の設計形状、および電子源の使用時に真空の外囲器の一部を構成する場合には、その外囲器を真空に保持するための耐大気圧構造等の力学的条件等に依存して適宜設定される。
【００４０】
ガラスの材質としては、廉価な青板ガラスを使う事が一般的であるが、この上にナトリウムブロック層として、厚さ０．５μｍ程度のシリコン酸化膜をスパッタ法で形成した基板等を用いる必要がある。この他にナトリウム含有量が少ないガラスや、石英基板でも作成可能である。
【００４１】
また素子電極２、３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｒｕ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であり、あるいは金属酸化物とガラス等から構成される印刷導体や、インジウム・ティン・オキサイド（ＩＴＯ）等の透明導電体等から適宜選択され、その膜厚は、好ましくは十ｎｍから数μｍの範囲が適当である。
【００４２】
この時の素子電極間隔Ｌ、素子電極長さＷ、素子電極２、３の形状等は、電子放出素子が応用される形態等に応じて適宜設計されるが、間隔Ｌは好ましくは数百ｎｍから１ｍｍ程度であり、より好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲である。
【００４３】
さらにこの素子電極は、市販の白金（Ｐｔ）等の金属粒子を含有したペーストを、オフセット印刷等の印刷法によって塗布形成する事も可能である。
【００４４】
またより精密なパターンを得る目的で、Ｐｔ等を含有する感光性ペーストを、スクリーン印刷等の印刷法で塗布し、フォトマスクを用いて露光、現像するという工程でも形成可能である。
【００４５】
導電性薄膜の膜厚は、素子電極２、３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件、さらには本発明の目的である電子放出素子の放電耐圧等を考慮して適宜設定される。
【００４６】
尚、図１に示した構成だけでなく、基板１上に、導電性薄膜４、対向する素子電極２，３の順に積層した構成とすることもできる。
【００４７】
導電性薄膜４を構成する材料としては、例えばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，Ｓｂ2Ｏ3等の酸化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等、さらにこれらの混合物が挙げられる。
【００４８】
本出願人らの研究によると導電性薄膜材料には、後述する亀裂幅を制御する観点からパラジウム（Ｐｄ）又は白金（Ｐｔ）を主成分とする材料が特に適していた。また、膜厚は、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること、さらに好ましくは、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であることが好ましい。
【００４９】
パラジウムＰｄを主成分とする材料を用いてＰｄＯ膜を形成する場合、水素が共存する還元雰囲気下で通電加熱し、パラジウムＰｄ膜とすると同時に亀裂部を形成することも出来るが、必ずしも水素雰囲気下を採用しなくとも通電のみで亀裂部を形成することも出来る。
【００５０】
還元及び亀裂形成のサポートとして雰囲気をある程度の真空度に保つ事や５０〜１２０℃程度に加熱をする場合もある。
【００５１】
この亀裂部が電子放出部５を形成することになるが、電子放出の効率を上昇させるために、さらに、活性化工程と呼ばれる処理を施すのが好ましい。
【００５２】
活性化工程とは、この電子放出亀裂部に炭素を主成分とする膜を形成する工程であり、例えば、有機物質のガスを含有する雰囲気下で、素子電極２，３間にパルス電圧の印加を繰り返すことで行うことができる。
【００５３】
この際、前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなることが、膜からの脱ガスを抑え素子を長寿命化できるため好ましい。
【００５４】
（製造方法）
本発明の電子放出素子の製造方法の具体的な実施形態を、図２〜図４に示したマトリクス状に電子放出素子を形成する際の工程を表す平面図を用いて説明するが、本発明はこの形態に限定されるものではない。
【００５５】
尚、以下の説明では冗長を避けるため、電子源基板の製造方法を挙げるが、本発明の特徴は、この中の図４（ｅ）を用いて説明する液滴付与工程にあり、本発明の電子放出素子の製造方法は、少なくともこの工程（ｅ）を含む製造方法である。即ち、電子放出素子単体で製造する際には、以下で説明する多数の電子放出素子を接続するＸ、Ｙ方向配線などの工程を省けば良い。
【００５６】
図２〜図４において、２１はガラス基板、２２、２３は素子電極、２４はＹ方向配線、２５は絶縁性膜、２６はＸ方向配線、２７は電子放出部（不図示）が形成される導電性薄膜である。
【００５７】
（ａ）素子電極形成
ガラス基板２１上に素子電極２２、２３を形成する（図２（ａ））。これらに用いられる好ましい材料、形状などは、上述の電子放出素子の実施形態での説明の通りである。
【００５８】
（ｂ）Ｙ方向配線形成
Ｙ方向配線２４（下配線）は、素子電極の一方である２３に接して、かつそれらを連結するようにライン状のパターンで形成するのが簡便である（図２（ｂ））。例えば、金属を含有するフォトぺーストインキを用いて、スクリーン印刷した後、乾燥させてから、所定のパターンに露光、現像し、この後焼成して配線を形成する等の方法を用いることができる。
【００５９】
配線の材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。好ましくは、材料としてＡｇ、Ｃｕ、Ｐｄ、Ｆｅ、Ｎｉ及びこれらの複合材料等を用い、膜厚は、数μｍ〜数十μｍ程度、配線幅は数十μｍ〜数百μｍ程度で形成することである。
【００６０】
なお終端部は配線取り出し電極として使うために、線幅を大きくしておくことが好ましい。
【００６１】
（ｃ）絶縁性膜形成
上下配線（Ｙ方向配線と、後述のＸ方向配線）を絶縁するために、絶縁性膜２５を配置する。図３（ｃ）に示した形態では、後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）との交差部を少なくとも覆うように、かつ上配線（Ｘ配線）と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成している。
【００６２】
例えば感光性のガラスペーストをスクリーン印刷した後、露光、現像する等で形成することができる。
【００６３】
絶縁性膜の材料としては、ＰｂＯ、シリカ、アルミナなどの酸化物及びこれらの混合物等が使用でき、膜厚は数μｍ〜数十μｍ程度、幅は配線の線幅にあわせて形成する。
【００６４】
（ｄ）Ｘ方向配線形成
Ｘ方向配線２６（上配線）は、先に形成した絶縁性膜２５の上に形成する（図３（ｄ））。
【００６５】
例えば、金属ペーストインキをスクリーン印刷した後乾燥させることを複数回繰り返し、その後焼成する等で形成できる。
【００６６】
Ｘ方向配線２６は、上記絶縁性膜２５を挟んでＹ方向配線２４と交差しており、絶縁性膜２５のコンタクトホール部分で、Ｙ方向配線とは接続されていないもう一方の素子電極２２と接続されている。
【００６７】
この配線によって素子電極２２は連結されており、表示パネルとした場合には走査電極として作用する。
【００６８】
好ましい配線の材料、膜厚、線幅などは、Ｙ方向配線と同様である。
【００６９】
また、外部駆動回路との引出し配線もこれと同様の方法で形成可能であり、さらには、外部駆動回路への引出し端子もこれと同様の方法で形成可能である。
【００７０】
このようにしてＸＹマトリクス配線を有する基板を形成することができる。
【００７１】
（ｅ）導電性薄膜形成（液滴付与工程を含む）
電子放出部を形成するための導電性薄膜を素子電極間に形成する（図４（ｅ））。
【００７２】
本発明は、この導電性薄膜の形成方法に特徴を有する。即ち、この工程は、導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を含み、該液滴付与工程においては、一箇所につき複数回重ねて液滴付与を行い、前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させることを特徴とする。
【００７３】
後述の我々の調査にも示されているように、このように液滴付与を行うことによって、フォーミングを施した際に極めて均一性が高く、電子放出素子の性能を向上させることが可能な亀裂状態を実現できる。
【００７４】
この均一なフォーミング亀裂形成に対する非常に有効な好ましい手段として「導電性薄膜が、パラジウムまたは白金を主成分とすること」、更にその特徴として、「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること」、「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であること」、が挙げられる。
【００７５】
なお、この平坦性を有する状態が好ましいとは、フォーミングを行う直前にこの状態にあることが好ましいという意味であり、自然乾燥のみによって導電性薄膜形成を完了する場合には、該乾燥終了後、加熱焼成して導電性薄膜を形成する場合には、該加熱焼成終了後に、この平坦性を有するように、液滴付与回数や、材料などを調節するということである。
【００７６】
また、該平坦な導電性薄膜を作成する有効な手段として、「基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法であって、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させること。」、「前記導電性薄膜成分含有液が、金属元素と、アミノ酸基又はアミノアルコール基を含有する有機金属錯体化合物とを少なくとも含有する水溶液であること」、「前記金属元素が、０．１重量％〜１．０重量％の範囲で前記水溶液に含まれること」、「前記有機金属錯体化合物が、パラジウム−プロリン錯体または酢酸パラジウム−エタノールアミン錯体であること」、「前記水溶液が、部分エステル化ポリビニルアルコールを含有すること」、「前記水溶液が、水溶性多価アルコールを含有すること」、「前記水溶性多価アルコールが、０．２重量％〜３．０重量％の範囲で前記水溶液に含まれること」、「前記水溶性多価アルコールが、炭素数が２〜４の範囲の多価アルコールであること」、「前記水溶性多価アルコールが、エチレングリコール、プロピレングリコール、グリセリンのうちのいずれか一つであること」、「前記水溶液が、一価アルコールを含有すること」、が好ましい。
【００７７】
より具体的には、例えば、前記液滴付与工程においては、前記導電性薄膜成分含有液を水溶液とし、該水溶液中には、パラジウム−プロリン錯体をパラジウム元素濃度０．１重量％〜０．５重量％で含有し、部分エステル化ポリビニルアルコールを溶液中濃度０．０５重量％〜０．５重量％で含有し、エチレングリコールまたはプロピレングリコールまたはその混合物を溶液中濃度０．２重量％〜３．０重量％で含有し、一価アルコールを溶液中濃度０重量％〜３０重量％で含有し、前記一箇所につき複数回行う各液滴付与間の間隔を、２〜１０秒に制御することが好ましい形態として挙げられる。
【００７８】
また、前記液滴付与をするための液滴付与手段としてインクジェット装置を用いることが簡便で好ましく、前記インクジェット装置が、熱エネルギーによって液中に気泡を形成させ、該気泡の圧力によって液滴を吐出させる加熱方式であること、又は前記インクジェット装置が、圧電素子に電圧を印加することで生じる力学的エネルギーを利用して液滴を吐出させる圧電素子方式であることが、良く用いられている装置を使うことで低コストでの実施が可能であると共に、簡便に液滴付与ができるため好ましい。加熱方式のインクジェット装置の具体例としては、キヤノン社のバブルジェット（登録商標）がある。
【００７９】
本工程の断面模式図を図５（ａ）〜（ｃ）に示す。実際の工程では、基板上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにするのが好ましい。
【００８０】
なお、液滴付与工程の前には、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が適度な疎水性を有するようにしておくことが好ましい。これは、この後液滴付与する導電性薄膜成分含有液が、基板及び電極上に適度な広がりをもって配置されるようにする事が目的である。
【００８１】
上記液滴付与終了後、３００〜４００℃程度の雰囲気内で２０〜６０分程度の焼成を行うのが好ましいが、自然乾燥のみとする場合もある。
【００８２】
（ｆ）フォーミング
フォーミングと呼ばれる本工程に於いては、上記導電性薄膜を通電処理して内部に亀裂を生じさせ、電子放出部を形成する。
【００８３】
具体的な方法としては、例えば、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部からＸＹ配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部を形成する等がある。
【００８４】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され、酸化パラジウムＰｄＯがパラジウムＰｄ膜に変化する。この変化時の導電性薄膜の還元収縮に加え、通電による局所的な発熱によって、亀裂が生じると考えられるが、この亀裂発生位置、及びその形状は元の導電性薄膜の均一性に大きく影響される。
【００８５】
なおこのフォーミングにより形成した亀裂のみでも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。そのため、後述の活性化工程を行うことが好ましい。
【００８６】
次にフォーミング処理に用いる電圧波形について簡単に紹介する。
【００８７】
図６は、フォーミングにおける通電処理に用いる電圧波形の一例を表す図である。
【００８８】
印加電圧にはパルス波形を用いることが多いが、パルス波高値を定電圧とするパルスを印加する場合（図６（ａ））と、パルス波高値を増加させながら印加する場合（図６（ｂ））とがある。
【００８９】
図６（ａ）に於いて、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１、Ｔ２、三角波の波高値（フォーミング時のピーク電圧）は電子放出素子の設計に応じて適宜選択して実施する。
【００９０】
図６（ｂ）では、Ｔ１及びＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる形態を示している。
【００９１】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了する等で決定できる。
【００９２】
（ｇ）活性化
先に述べたように、フォーミングのみを施した状態の導電性薄膜では電子発生効率は非常に低いものである。よって電子放出効率を上げるために、活性化と呼ばれる処理を行うことが望ましい。
【００９３】
この処理は有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からＸＹ配線を通じてパルス電圧を素子電極に繰り返し印加し、炭素原子を含むガスを導入して、それに由来する炭素あるいは炭素化合物を、前記亀裂に臨む導電性薄膜の端部近傍に該亀裂内部に間隙を有しながらカーボン膜として堆積させる工程である。
【００９４】
このときの好ましい有機物質のガス圧は、前述の素子の形態、真空容器の形状や、有機物質の種類などにより異なるため場合に応じ適宜設定される。
【００９５】
適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸、ベンゾニトリル、トリニトリル、アセチレン等が使用できる。
【００９６】
上記の有機物質のガスを含有する雰囲気下で、素子電極２，３間に活性化電圧Ｖactを印加することにより、雰囲気中に存在する有機物質から、炭素或は炭素化合物が素子上に堆積し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するようになる。かかる活性化電圧Ｖactも、前述の素子の形態、真空容器の形状や、有機物質の種類などに応じ適宜設定されるが、フォーミング電圧Ｖformよりも大きい値に設定され、パルス幅、パルス間隔などは適宜設定される。尚、活性化電圧Ｖactをフォーミング電圧Ｖformより大きくする、例えば、フォーミング電圧に対して活性化電圧を１．５倍以上に設定した「高圧活性化」の場合、活性化時に素子放電を起こすことが懸念されるが、本願発明のように導電性膜の亀裂を所望に制御することによって、高圧活性化プロセスを行っても放電が回避できる。尚、高圧活性化を行うことで、電子放出素子として高効率な特性を得られるとともに、活性化時間の短縮が図れる。
【００９７】
活性化工程の終了判定は、素子電流Ｉｆおよび／または放出電流Ｉｅを測定しながら、適宜行うことができる。またこれらの工程は、基板を加熱しながら行ってもよい。
【００９８】
図９の（ａ）、（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、素子の設計に応じて適宜選択される。図９の（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図９の（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００９９】
このとき、素子電極２３に与える電圧を正としており、素子電流Ｉｆは、素子電極２３から素子電極２２へ流れる方向が正である。放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了する。
【０１００】
以上のような工程によって、本発明の電子放出素子を有する電子源基板を作成する事ができる。
【０１０１】
また、このような工程を経て得られた電子放出素子については、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。
【０１０２】
前記の活性化工程で、排気装置として油拡散ポンプやロータリーポンプを用い、これから発生するオイル成分に由来する有機ガスを用いた場合には、この成分の分圧を極力低く抑える必要がある。真空容器内の有機成分の分圧は、上記炭素又は炭素化合物がほぼ新たに堆積しない分圧で１０-6Ｐａ以下が好ましく、さらには１０-8Ｐａ以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、８０〜３００℃が好ましく、さらに好ましくは２００℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、１０-5Ｐａ以下が好ましく、さらには１０-6Ｐａ以下が特に好ましい。
【０１０３】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、圧力自体は多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素又は炭素化合物の堆積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、安定する。
【０１０４】
（基本的特性）
上述のような素子構成と製造方法によって作成された本発明に係る電子放出素子の基本的特性について図７、図８を用いて説明する。
【０１０５】
図７は、前述した構成を有する電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。
【０１０６】
図７において、１はガラス基板、２、３は素子電極、４は亀裂を含む電子放出部を備えた導電性薄膜、５は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、５４は電子放出素子の電子放出部より放出される電子による放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は放出電流Ｉｅを測定するための電流計である。
【０１０７】
電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定のために、素子電極２、３に電源５１と電流計５０とを接続し、該電子放出素子の上方に高圧電源５３と電流計５２とを接続したアノード電極５４を配置している。
【０１０８】
また、本発明の電子放出素子およびアノード電極５４は真空装置内に設置され、その真空装置には真空容器５５、真空ポンプ５６および不図示の真空計等の真空装置に必要な機器が具備されており、所望の真空下で電子放出素子の特性の測定評価を行えるようになっている。
【０１０９】
図７に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図８に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図８はＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【０１１０】
本発明に係る電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
【０１１１】
まず第一に、図８からも明らかなように、本発明に係る電子放出素子は、ある電圧（しきい値電圧と呼ぶ、図８中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
【０１１２】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【０１１３】
第三に、アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【０１１４】
（電子線装置、表示装置）
《封着−パネル化》
上記のような単純マトリクス配置の電子源を用いた電子線装置、及び表示装置の一例について、図１０を用いて説明する。
【０１１５】
図１０において、８０は電子放出素子が多数配置された電子源基板を指し、８１はガラス基板であって、ここでの説明ではリアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５が形成されたフェースプレートを指す。８６は支持枠であり、リアプレート８１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成する等の方法で、封着して、外囲器９０を構成する事ができる。
【０１１６】
この一連の工程を全て真空容器中で行う事で、同時に外囲器９０内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることが可能になる。
【０１１７】
図１０においては、８７が本発明の電子放出素子に相当する。８８、８９は、該電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【０１１８】
一方、フェースプレート８２、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を適当な間隔で設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することもできる。
【０１１９】
図１１はフェースプレート上に設ける蛍光膜の説明図である。
【０１２０】
封着時の真空度は１．３×１０-5Ｐａ程度の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、たとえば１．３×１０-3乃至１．３×１０-5Ｐａの真空度を維持するものである。
【０１２１】
《表示装置》
前述した本発明にかかわる電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１２２】
また多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をＯＮすることができる。
【０１２３】
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１２４】
図１２は、国際テレビジョンシステム委員会（ＮＴＳＣ）方式の画像信号によって駆動される表示装置の一例を表す概念図である。
【０１２５】
図１２において、１０１は画像表示パネル、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器、Ｖｘ及びＶａは直流電圧源である。
【０１２６】
電子放出素子を用いた表示パネル１０１のＸ方向配線には、走査線信号を印加する走査回路１０２が、Ｙ方向配線には情報信号が印加される情報信号発生器１０７が接続されている。
【０１２７】
【実施例】
以下、実施例に基づき本発明を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
【０１２８】
（実施例１）
（ａ）素子電極形成
本例においては、アルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の２．８ｍｍ厚でサイズ３５０×３００（ｍｍ）のガラスを用い、更にこの上にナトリウムブロック層としてＳｉＯ2膜１００ｎｍを塗付焼成したものを用いた。
【０１２９】
さらに素子電極２２，２３は、ガラス基板２１上に、スパッタ法によってまず下引き層としてチタニウムＴｉを５ｎｍ、その上に白金Ｐｔを４０ｎｍで成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。
【０１３０】
本例では素子電極の間隔Ｌ＝１０μｍ、Ｗ＝１００μｍとした。
【０１３１】
（ｂ）Ｙ方向配線形成
共通配線としてのＹ方向配線は、素子電極の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺ一ストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。
【０１３２】
配線の厚さ約１０μｍ、幅５０μｍである。なお終端部は配線取り出し電極として使うために、線幅をより大きくした。
【０１３３】
（ｃ）絶縁性膜形成
上下配線を絶縁するために、層間絶縁層を配置した。後述のＸ方向配線の下に、先に形成したＹ方向配線との交差部を覆うように、かつＸ方向配線と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【０１３４】
工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光、現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【０１３５】
（ｄ）Ｘ方向配線形成
Ｘ方向配線は、先に形成した絶縁性膜の上に、Ａｇペーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成した。上記絶縁膜を挟んでＹ方向配線と交差しており、絶縁性膜のコンタクトホール部分で素子電極の他方とも接続されている。
【０１３６】
この配線によって他方の素子電極は連結されており、パネル化した後は走査電極として作用する。
【０１３７】
このＸ方向配線の厚さは、約１５μｍである。外部駆動回路との引出し配線もこれと同様の方法で形成した。
【０１３８】
図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【０１３９】
このようにして画素ピッチ２９０×６５０（μｍ）、素子数７２０×２４０のマトリクス基板を作成した。
【０１４０】
（ｅ）導電性薄膜形成
上記のようにして作成したマトリクス基板を十分にクリーニングした後、シランカップリング撥水剤を含む雰囲気に基板表面をさらし、表面が疎水性になるようにした。このときの基板面水の接触角は５０〜６０°であった。
【０１４１】
次に、電子放出部を形成する導電性薄膜を電極間に形成した。まず、部分鹸化ポリビニルアルコール（鹸化率８８％）を重量濃度０．０５％、２−プロパノールを重量濃度１５％溶解した水溶液に、エチレングリコール（ＥＧ）を重量濃度２．０％、パラジウム−プロリン錯体をパラジウム重量濃度が０．１０％となるように溶解して黄色の溶液を準備した。
【０１４２】
上記の水溶液の液滴を、液滴付与手段７としてピエゾ素子を用いた圧電素子方式のインクジェット装置を用い、工程（ａ）で形成した素子電極の間に液滴付与間の間隔を７秒として４回液滴を付与した。このときの温度は２３℃、湿度は４７％であった。
【０１４３】
上記の工程で作成した試料基板を、３５０℃で３０分大気中焼成した。
【０１４４】
こうしてＰｄＯからなる微粒子構造の導電性薄膜を形成した。
【０１４５】
電子プローブＸ線マイクロアナライザ（ＥＰＭＡ）測定法による導電性薄膜の略亀裂方向に沿った膜厚分布は、６．５〜７．２ｎｍであり良好な平坦性を有していた（両端部５μｍを除く）。
【０１４６】
＜ＥＰＭＡ測定法の説明＞
島津製作所製ＥＰＭＡ−８１０を用いて、加速電圧をＰｄＯ膜厚が十分透過する以上に設定し（本実験では１５ｋＶに設定）、後に形成される亀裂方向に数回スキャンし、ＰｄＯ導電性薄膜中のＰｄカウント数を測定する。各種膜厚のＰｄＯ膜でこの測定を行った後、原子間力顕微鏡（ＡＦＭ）（キーエンス製ＶＺ７７００型）とＫＬＡ−Ｔｅｎｃｏｒ社製アルファステップ５００型を用いて実際の膜厚を測定しＥＰＭＡ測定法におけるＰｄカウント数と膜厚の相関を求める。
【０１４７】
実際のパネルサンプルの導電性薄膜膜厚測定をＥＰＭＡ法で行うのは、高精細にパターニングされた電極や配線などで接触タイプの測定が困難であっても対応可能だからである。
【０１４８】
この試料に対して、工程（ｆ）フォーミング、工程（ｇ）活性化、および安定化工程を以下のように行った。
【０１４９】
上記の基板を、真空チャンバー内に保持して減圧し、基板を９０℃に加熱した。この時点での導電性薄膜の抵抗値は１素子あたり１２ｋΩであった。
【０１５０】
フォーミング電圧は１２Ｖとし、図１２の走査回路１０２に対応する回路を順次切り替えて全ラインを走査させて、各ラインに印加される電圧は図６の様な矩形波で、Ｔ１＝０．１ｍｓ、Ｔ２＝５０ｍｓのパルスが印加される様にした。
【０１５１】
この状態でチャンバー内にＨ2２％、Ｎ2９８％の混合ガスを１分間に５０００Ｐａの圧力上昇率で導入し、導電性薄膜を還元させた。導電性薄膜には還元の進行とともに、フォーミング亀裂が形成され、１０分後には全ラインの導電性薄膜の抵抗値が１ＭΩ以上にまで上昇した。こうして、導電性薄膜の中央部に亀裂を含む電子放出部を形成した。
【０１５２】
次に、真空ポンプを使ってチャンバー内部の空気を排気した。内部の圧力がおよそ１×１０-6Ｐａ程度になってから、内部にトルニトリル蒸気を分圧１．１×１０-4Ｐａで導入し、基板温度は９０℃に保ったままパルス電圧を印加し、６０分間活性化を行い、導電性薄膜の亀裂に臨む少なくとも端部に、間隙を有する炭素を主成分とする膜が形成された。
【０１５３】
パルスは１８Ｖ、１ｍｓの矩形パルスと、−１８Ｖ、１ｍｓの矩形パルスとを交替で１００Ｈｚで印加した。活性化工程中の素子電流の増大の様子を観察したところ、全導電性膜にわたって均一な電流の増大が見られた。１ライン（７２０素子）当たり６６０ｍＡ程度で飽和した。
【０１５４】
この後、３００℃、２×１０-8Ｐａで５時間、安定化工程を行った。
【０１５５】
こうして得られた電子源基板を測定評価装置の真空容器内にセットし、１０ライン×１２０＝１２００素子に対し、駆動電圧Ｖｆ＝１６ｖでのＩｆ、Ｉｅ（アノード電圧Ｖａ＝１ｋＶ／２ｍｍ）を測定したところ、１素子当たりＩｆ＝０．８８〜０．９３ｍＡ、Ｉｅ＝２．０４〜２．１９μＡ、効率（Ｉｅ／Ｉｆ）≒０．２３％、Ｉｅのバラツキが７％程度の高効率な素子であった。また、５０ライン×７２０＝３６０００素子に対して同様な駆動（６０Ｈｚ、３０μｓ、１６Ｖ）を１時間行った後に真空容器より基板を取り出し、顕微鏡観察を行ったところ、放電によるダメージ、亀裂損傷画素は見られなかった。
【０１５６】
また、この試料基板を走査型電子顕微鏡（ＳＥＭ）観察測定可能な大きさ（１０ｍｍ平方）にカットして、１ラインから各５素子、計５０素子の亀裂部観察を行ったところ、炭素を主成分とする膜の間隙の大きさは、数ｎｍ〜４０ｎｍの範囲であり、その外側（素子電極に近い側）に位置する導電性膜（本素子ではＰｄ）の亀裂幅は、最小幅の素子が２００ｎｍ〜３８０ｎｍ、最大幅の素子が２８０ｎｍ〜５３０ｎｍでほぼ均一な亀裂状態を有していた。また、これらの導電性膜亀裂に枝分かれなどもなかった。
【０１５７】
（実施例２〜６及び比較例１〜５）
実施例１の工程（ｅ）において、液滴付与間の間隔（表中の時間間隔）およびパラジウム重量濃度およびエチレングリコール（ＥＧ）濃度を表１のようにした以外は実施例１と同様にして各々電子放出素子を作成した。
【０１５８】
【表１】
【０１５９】
これらの試料基板の導電性膜のＥＰＭＡ測定法による形状と素子膜厚（素子電極間の電極平行方向、両端部５μｍを除く）を表２に示す。
【０１６０】
【表２】
【０１６１】
こうして得られた電子放出素子マトリクス基板を実施例１と同様に、測定評価装置の真空容器内にセットし、１０ライン×１２０＝１２００素子に対し、駆動電圧Ｖｆ＝１６ＶでのＩｆ、Ｉｅ（アノード電圧Ｖａ＝１ｋＶ／２ｍｍ）を測定した。また、ある程度の特性が得られた試料では、１０〜５０ライン×７２０＝７２００〜３６０００素子に対して連続駆動（６０Ｈｚ、３０μｓ、１６Ｖ）を１時間行った後の顕微鏡観察を行った。結果（放電によるダメージ、亀裂損傷画素の有無）を表３に示す（Ｉｆ、Ｉｅの値は１素子当たり平均値）。
【０１６２】
【表３】
【０１６３】
尚、表中の放電ＯＫとは、放電無しかまたは極めて小さな規模の放電が、ごくわずかな回数発生した場合であり、結果として放電によるダメージが無いことを意味する。
【０１６４】
また、これらの試料基板も実施例１と同様に、ＳＥＭ観察測定可能な大きさ（１０ｍｍ□）にカットして、１ラインから各５素子、計５０素子（一部の比較例では数素子）の亀裂部観察を行った。導電性薄膜の亀裂幅および枝分かれなどの状態観察結果を以下に示す。上段は最小幅の素子データ、下段は最大幅の素子データ。
【０１６５】
【表４】
【０１６６】
表４においてＡ、Ｂ、Ｃ、Ｄは亀裂形態の様子を表すものであり以下のような状態を示している。
Ａ：枝分かれや急激な亀裂幅の減少や拡大などが見られない素子である。
Ｂ：一部の素子で部分的な枝分かれ部分が存在し、一部で亀裂中に島状に取り残されたＰｄ膜のため亀裂幅が非常に狭い部分や微小放電によると考えられる亀裂幅が急激に広がったエリアも存在する素子である。
Ｃ：ほとんどすべての素子で部分的な枝分かれ部分が存在し、亀裂中に島状に取り残されたＰｄ膜のため亀裂幅が非常に狭い部分や微小放電によると考えられる亀裂幅が急激に広がったエリアも存在する素子である。
Ｄ：亀裂が連続しておらず途切れている素子である。
【０１６７】
表４が示すように、表３で示される素子放電耐性が高く良好な電子源特性を示す各実施例の素子は、亀裂観察の結果、導電性薄膜の亀裂が枝分かれなどもなく、その幅がすべて６０ｎｍ以上８００ｎｍ以下でかつ亀裂幅の最大値と最小値との差が３００ｎｍ以下のほぼ均一な亀裂状態を有していることが確認できた。
【０１６８】
また、Ｐｄ重量濃度０．１％、ＥＧ重量濃度０％、１．０％、２．０％の組成で液滴付与間の間隔を変えた、比較例１、実施例２、比較例２、実施例１、実施例３と全く同一な条件で導電性薄膜を形成する工程において、以下に示す方法によりそれぞれの液滴付与間の間隔における液滴中の蒸発溶媒量を測定した。
【０１６９】
まず液滴付与間の間隔０秒における液滴体積は、液滴の吐出量から算出した。
【０１７０】
また、溶媒蒸発率１００％すなわち完全乾燥状態は、液滴付与後に２００℃のクリーンオーブンで３０分間加熱することにより作製した。２００℃で加熱したのは導電性薄膜成分含有液に含まれる溶媒を全て除き、かつ、その他の成分を分解させないためである。完全乾燥状態の膜はＡＦＭ（キーエンス製ＶＺ７７００型）およびＫＬＡ−Ｔｅｎｃｏｒ社製アルファステップ５００型を用いて測定し実際の膜厚及び膜体積を求めた。十数水準の膜厚の素子についてこの測定を行うと共に、光学顕微鏡を用いて、光源の強度を規格化した上で透過光画像を取り込み、それらの透過光強度比を三谷商事製画像処理ソフトウェアＷｉｎＲｏｏｆを用いて求めた。この結果から透過光強度比と膜厚および膜体積の相関を決定した。
【０１７１】
各液滴付与間の間隔での溶媒蒸発率は、付与された液滴をリアルタイムで観察できるように光学顕微鏡を設置し、液滴付与間の間隔２秒、７秒、１２秒のそれぞれの透過光画像を取り込み、同様に透過光強度比を求めて液滴体積を決定した。
【０１７２】
以上の測定によって残存している溶媒の量を求めたその結果、溶媒蒸発率は以下の表５のようになった。
【０１７３】
【表５】
【０１７４】
この様に、目的の亀裂状態を達成した実施例の素子は、該各液滴付与間の導電性薄膜成分含有液の溶媒蒸発が、９６重量％以上９９重量％以下の範囲で行われるように制御して行なわれていることが確認できた。
【０１７５】
【発明の効果】
以上説明したように、本発明の方法に従い電子放出素子を作製するならば、素子放電を抑制し、高効率な電子放出素子、電子源基板を得ることができる。また結果として、表示品位の良い表示装置を得る事ができる。
【図面の簡単な説明】
【図１】電子放出素子の一例を示す概念図である。
【図２】マトリクス状に電子放出素子を形成する際の工程を表す平面図である。
【図３】マトリクス状に電子放出素子を形成する際の工程を表す平面図である。
【図４】マトリクス状に電子放出素子を形成する際の工程を表す平面図である。
【図５】液滴付与工程を表す断面模式図である。
【図６】フォーミングにおける通電処理に用いる電圧波形の一例を表す図である。
【図７】電子放出素子の特性を測定するための測定評価装置の概略図である。
【図８】図７に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を表す図である。
【図９】活性化工程に用いる電圧波形の一例を表す図である。
【図１０】単純マトリクス配置の電子源基板を用いた電子源、及び、表示等に用いる画像形成装置の一例の概念図である。
【図１１】フェースプレート上に設ける蛍光膜の実施形態の例を表す平面図である。
【図１２】ＮＴＳＣ方式の画像信号によって駆動される表示装置の一例を表す概念図である。
【図１３】電子放出部の拡大図を表す概念図である。
【図１４】電子放出部の拡大図を表す概念図である。
【符号の説明】
１ ガラス基板
２，３ 素子電極
４ 導電性薄膜
５ 電子放出部
７ 液滴付与手段
８ 液滴
２１ ガラス基板
２２，２３ 素子電極
２４ Ｙ方向配線
２５ 絶縁性膜
２６ Ｘ方向配線
２７ 導電性薄膜
２８ 電子源基板
５０ 電流計
５１ 電源
５２ 電流計
５３ 高圧電源
５４ アノード電極
５５ 真空容器
５６ 真空ポンプ
８０ 電子源基板
８１ ガラス基板
８２ フェースプレート
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ 支持枠
８７ 導電性薄膜
８８ Ｘ配線
８９ Ｙ配線
９０ 外囲器
９１ 高圧端子
９２ 黒色導電材
９３ 蛍光体
１０１ 表示パネル
１０２ 走査回路
１０３ 制御回路
１０４ シフトレジスタ
１０５ ラインメモリ
１０６ 同期信号分離回路
１０７ 情報信号発生器
１０８ 電子源基板
１０９ フェースプレート
１１０ 高圧電源
１３４ 導電性薄膜
１３６ 炭素を主成分とする膜
【発明の属する技術分野】
本発明は電子放出素子及びそれを電子源として用いた表示装置等の画像形成装置に関し、更に詳しくは表面伝導型電子放出素子の放電抑制に関する。
【０００２】
【従来の技術】
従来、電子放出素子としては熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子（ＳＣＥ素子）等がある。
【０００３】
この中でＳＣＥ素子には、基板上に配置された対向する一対の電極に、亀裂を有する導電性薄膜が接続された構成の電子放出素子がある。この電子放出素子は、上記導電性薄膜に予めフォーミングと称される通電処理を施すことによって、導電性薄膜を局所的に破壊、変形もしくは変質させて、亀裂を含む電気的に高抵抗な箇所を形成し、その後、素子電極間に電圧を印加して、導電性薄膜面に平行な電流を流すと、上記亀裂および／またはその周辺の電子放出部から電子放出を生じる現象を利用するものである。
【０００４】
これに関連した先行技術の文献としては、導電性薄膜をインクジェット装置を用いて形成する素子作成に関しては特開平０９−１０２２７１号公報（特許文献１）や特開２０００−２５１６６５号公報（特許文献２）に、これらの素子をＸＹマトリクス形状に配置した例としては、特開昭６４−０３１３３２号公報（特許文献３）、特開平０７−３２６３１１号公報（特許文献４）等に詳述されている。更には配線形成方法に関しては特開平０８−１８５８１８号公報（特許文献５）や、特開平０９−０５０７５７号公報（特許文献６）に、駆動方法については特開平０６−３４２６３６号公報（特許文献７）等に詳述されている。
【０００５】
このような電子放出素子の電子放出部は、上記のように、亀裂を含む電気的に高抵抗な箇所であり、電子放出の効率を上昇させるために該亀裂に臨む導電性薄膜の端部に炭素を主成分とする膜を形成するのが好ましい。
【０００６】
上記炭素を主成分とする膜を形成する工程は活性化工程と呼ばれている。活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、一対の素子電極間にパルスの印加を繰り返すことで行うことができる。このようにして得られた表面伝導型放出素子としては、例えば特開平０９−２９８０２９号公報（特許文献８）に開示されている。
【０００７】
【特許文献１】
特開平０９−１０２２７１号公報
【特許文献２】
特開２０００−２５１６６５号公報
【特許文献３】
特開昭６４−０３１３３２号公報
【特許文献４】
特開平０７−３２６３１１号公報
【特許文献５】
特開平０８−１８５８１８号公報
【特許文献６】
特開平０９−０５０７５７号公報
【特許文献７】
特開平０６−３４２６３６号公報
【特許文献８】
特開平０９−２９８０２９号公報
【０００８】
【発明が解決しようとする課題】
この様な電子放出素子は、高効率な電子放出素子として大いに期待されているものであるが、フォーミングにおける通電処理によって電子放出部を形成するため、その亀裂部の形態は大きくばらついており、特に亀裂幅が不均一であることから生じる素子の放電現象が発生し、信頼性の高い電子放出素子の製造は困難な状況であった。
【０００９】
この導電性薄膜の亀裂幅が不均一であることから生じる素子の放電現象について以下に説明する。
【００１０】
図１３に電子放出部の拡大図（概念図）を示す。（ａ）はフォーミング工程後の亀裂部の模式図で、（ｂ）はさらに活性化工程を施した後の亀裂部分（導電性膜１３４の亀裂及び炭素を主成分とする膜１３６の間隙）の模式図である。これらの図の夫々において、上は平面図、下は断面図を示している。
【００１１】
上述したように、電子放出部の形成は第１にフォーミング工程で導電性薄膜１３４への通電により行われ（図１３（ａ））、さらに、活性化工程でその亀裂に臨む導電性薄膜１３４の端部に炭素を主成分とする膜１３６を形成するが、このとき亀裂部分には数百〜千℃の発熱が起きていると想定され、炭素の堆積と同時に導電性薄膜１３４の変形または蒸発による導電性薄膜１３４の亀裂位置の変動も起きる（図１３（ｂ））。
【００１２】
図１３（ｂ）は、亀裂幅が１０〜１００ｎｍ、全体の大きさが１μｍ以下程度の部分の拡大図であるが、実際の導電性薄膜の大きさは、数十〜数百μｍとするのが一般的である。
【００１３】
また、表示素子では数千から数百万素子を設けることになる。
【００１４】
上述したようにフォーミング工程が通電による亀裂形成であるため、図１３（ｂ）に示したような形態ばかりではなく、図１４に示すように、大きな幅に広がった部分や島状に亀裂に取り残された残存物や亀裂の本線とは別の枝分かれ部分が出来る場合がある。この様な亀裂状態の導電性薄膜に対して活性化工程で炭素主成分膜の成膜を施しても、上記の島状残存物や枝分かれ部分の導電性薄膜は、大きな形状の変化をすることなくそのまま残ってしまう。
【００１５】
我々の研究では、この様な形態の電子放出素子は、電子放出中の放電現象が起こりやすく、活性化中に与えることが出来る電圧の上限が低くなってしまう。また、その後真空加熱などの安定化工程を経て真空の外囲器中で電子放出素子として駆動する場合も全く同様に、放電を起こさないで駆動できる電圧の上限が低くなり、所望の電子放出電流が得られなかったり、または、所望の電子放出電流を得られる電圧を印加し続けた場合、素子放電を起こして電子放出素子が破壊されてしまうこともある。
【００１６】
本発明の目的は、このような従来技術の課題を解決することにあり、素子放電を抑制し、高効率な電子放出素子及びそれを電子源として用いた表示装置等の画像形成装置を提供すること、またそれらの製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するための本発明の第１は、
基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする。
【００１８】
また、別の発明は、
基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂の幅が、前記間隙より２０ｎｍ以上大きいことを特徴とする。
【００１９】
また、別の発明は、基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であり、かつ、前記亀裂の幅が、前記間隙より２０ｎｍ以上大きいことを特徴とする。
【００２０】
また、上述の発明において、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること」、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であること」、
「前記導電性薄膜が、パラジウムまたは白金を主成分とすること」、
「前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなること」、
をその好ましい態様として含むものである。
【００２１】
ここで前記亀裂方向における両端部を除くとあるのは、導電性薄膜の膜厚を前記亀裂に略沿って測定した場合に、その端は導電性薄膜の途切れる部分であり、膜厚が急速に０になっていく領域であるので、その部分は除くという意味である。
【００２２】
上記課題を解決するための本発明の更に別の発明は、
基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法であって、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させることを特徴とする。
【００２３】
また、
「前記導電性薄膜成分含有液が、金属元素と、アミノ酸基又はアミノアルコール基を含有する有機金属錯体化合物とを少なくとも含有する水溶液であること」、
「前記金属元素が、主成分としてパラジウム又は白金を少なくとも含むこと」、
「前記金属元素が、０．１重量％〜１．０重量％の範囲で前記水溶液に含まれること」、
「前記有機金属錯体化合物が、パラジウム−プロリン錯体または酢酸パラジウム−エタノールアミン錯体であること」、
「前記水溶液が、部分エステル化ポリビニルアルコールを含有すること」、
「前記水溶液が、水溶性多価アルコールを含有すること」、
「前記水溶性多価アルコールが、０．２重量％〜３．０重量％の範囲で前記水溶液に含まれること」、
「前記水溶性多価アルコールが、炭素数が２〜４の範囲の多価アルコールであること」、
「前記水溶性多価アルコールが、エチレングリコール、プロピレングリコール、グリセリンのうちのいずれか一つであること」、
「前記水溶液が、一価アルコールを含有すること」、
「前記液滴付与工程においては、
前記導電性薄膜成分含有液を水溶液とし、該水溶液中には、パラジウム−プロリン錯体をパラジウム元素濃度０．１重量％〜０．５重量％で含有し、部分エステル化ポリビニルアルコールを溶液中濃度０．０５重量％〜０．５重量％で含有し、エチレングリコールまたはプロピレングリコールまたはその混合物を溶液中濃度０．２重量％〜３．０重量％で含有し、一価アルコールを溶液中濃度０重量％〜３０重量％で含有し、
前記一箇所につき複数回行う各液滴付与間の間隔を、２〜１０秒に制御すること」、
「前記導電性薄膜を、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下で形成すること」、
「前記導電性薄膜を、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下で形成すること」、
「前記液滴付与をするための液滴付与手段としてインクジェット装置を用いること」、
をその好ましい態様として含むものである。
【００２４】
上記課題を解決するための更に別の発明は、
基板上に複数の電子放出素子が配置された電子源基板であって、該電子放出素子が、上記本発明の電子放出素子であることを特徴とする。
【００２５】
上記課題を解決するための更に別の発明は、
電子放出素子と該電子放出素子への電圧印加手段とを具備する電子源と、該電子放出素子から放出される電子を受けて発光する発光体とを具備する表示装置であって、前記電子放出素子が、上記本発明の電子放出素子であることを特徴とする。
【００２６】
上述したように、通常電子放出部に含まれる亀裂の形態のミクロな構造が不均一であり、放電現象が起こり易い電子放出素子となることが多く見られたが、本発明者らの放電を起こした亀裂形態の詳細な観察結果によると、放電を起こした亀裂部は、導電性薄膜の亀裂幅が小さく、炭素を主成分とする膜が十分に導電性薄膜を覆っていなかったり、または導電性薄膜の島状残存物が存在する確率が非常に高いことが判明した。
【００２７】
これらの場合、駆動時の素子耐圧電圧は１５〜１６Ｖであった。
【００２８】
逆に、素子全体にわたり炭素主成分膜が導電性膜の亀裂表面を覆うようにして間隙を形成し、導電性薄膜がその間隙の位置からある程度の距離を有している場合、素子の耐圧電圧は１９〜２３Ｖ程度あり、例えば表示装置などに用いる電子放出素子として必要な電子放出電流を得るために設定される駆動電圧（１４〜１６Ｖ程度）に対し信頼性を含めて十分な性能を有している電子放出素子が得られる。
【００２９】
【発明の実施の形態】
本発明者らのより詳細な検討により、炭素主成分膜間の間隙の大きさ（炭素主成分膜−炭素主成分膜間距離、図１３（ｂ）の内側の幅）は、活性化電圧にも依存するが、数ｎｍ〜４０ｎｍ程度が良好な電子源特性を示し、該間隙の位置（図１３（ｂ）の内側の幅）から導電性薄膜の端部（図１３（ｂ）の外側の亀裂）の距離が少なくとも＋１０ｎｍ以上ある場合、上記のような高耐圧素子となることが判明した。これは、導電性薄膜の亀裂幅で規定すると６０ｎｍ以上の亀裂幅であると言える。また、炭素膜間の間隙が上記数ｎｍ〜４０ｎｍの範囲外の素子であっても、導電性膜の亀裂の幅が、炭素膜間の間隙より２０ｎｍ以上大きい電子放出素子の場合、素子の特性が長期間にわたって変化しない（素子の寿命が長い）素子が得られることを我々は確認している。尚、導電性膜の亀裂の幅が、炭素膜間の間隙より２０ｎｍ以上１００ｎｍ未満の範囲内で大きいと特に好ましい。また、上述したように亀裂が枝分かれを起こす場合も素子耐圧を低下させる要因となっていたが、導電性薄膜の亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下の均一幅である場合、枝分かれがなく素子耐圧の高い電子放出素子を得ることが出来た。
【００３０】
また耐圧が高いことを利用し、高圧活性化工程を適用することにより通常より高効率な電子放出素子を得ることもできた。
【００３１】
該炭素主成分膜が導電性膜の亀裂表面を被覆し、導電性薄膜の亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする換言すると、導電性膜の亀裂が均一幅である電子放出素子は、最終的には活性化工程でその形態を決定されるものであるため、その工程条件（印加電圧、炭素源の有機化合物材料、その濃度、他の物質の雰囲気ガス濃度）にも依存するが、フォーミング亀裂形成工程において、枝分かれや数百ｎｍ以上の広がった領域を作らず均一な亀裂を形成することが必要条件になる。フォーミング亀裂形成時点で広がった（例えば１００ｎｍ以上）亀裂形態は、活性化を阻害し良好な電子源特性を得られない場合が多い。
【００３２】
この均一なフォーミング亀裂形成に対する非常に有効な手段として
「導電性薄膜が、パラジウムまたは白金を主成分とすること」、
更にその特徴として、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること」、
「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であること」、
が挙げられる。
【００３３】
また、さらに該平坦な導電性薄膜を作成する有効な手段として、
「基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法において、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させること」、
「前記導電性薄膜成分含有液が、金属元素と、アミノ酸基又はアミノアルコール基を含有する有機金属錯体化合物とを少なくとも含有する水溶液であること」、「前記金属元素が、０．１重量％〜１．０重量％の範囲で前記水溶液に含まれること」、
「前記有機金属錯体化合物が、パラジウム−プロリン錯体または酢酸パラジウム−エタノールアミン錯体であること」、
「前記水溶液が、部分エステル化ポリビニルアルコールを含有すること」、
「前記水溶液が、水溶性多価アルコールを含有すること」、
「前記水溶性多価アルコールが、０．２重量％〜３．０重量％の範囲で前記水溶液に含まれること」、
「前記水溶性多価アルコールが、炭素数が２〜４の範囲の多価アルコールであること」、
「前記水溶性多価アルコールが、エチレングリコール、プロピレングリコール、グリセリンのうちのいずれか一つであること」、
「前記水溶液が、一価アルコールを含有すること」、
「前記液滴付与工程においては、
前記導電性薄膜成分含有液を水溶液とし、該水溶液中には、パラジウム−プロリン錯体をパラジウム元素濃度０．１重量％〜０．５重量％で含有し、部分エステル化ポリビニルアルコールを溶液中濃度０．０５重量％〜０．５重量％で含有し、エチレングリコールまたはプロピレングリコールまたはその混合物を溶液中濃度０．２重量％〜３．０重量％で含有し、一価アルコールを溶液中濃度０重量％〜３０重量％で含有し、
前記一箇所につき複数回行う各液滴付与間の間隔を、２〜１０秒に制御すること」、
が挙げられる。
【００３４】
（電子放出素子）
本発明の電子放出素子の具体的な実施形態を、図１に示した概念図を用いて説明する。
【００３５】
図１において１は基板に対応するガラス基板、２、３は電極に対応する素子電極、４は亀裂を有する導電性薄膜で、素子電極２、３に接続されている。また、５は導電性薄膜４に形成された亀裂を含む電子放出部であり、本発明はこの亀裂に特徴を有するものである。
【００３６】
即ち、本発明においては、前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする。
【００３７】
このような亀裂を有する電子放出素子は、亀裂の枝分かれがなく、高耐電圧の電子放出素子となる。また耐圧が高いことを利用し、高圧活性化工程を適用することにより、通常より高効率な電子放出素子を得ることもできる。
【００３８】
ここで亀裂方向の長さとは、例えば図１（ａ）においてはＷ’に対応する長さであり、亀裂の幅方向に略直交する、亀裂の形成方向における長さを指している。尚、図示の便宜から、導電性薄膜４の形状は、図１（ａ）においては矩形で示したが、後述のインクジェット装置を用いた液滴付与によって導電性薄膜を形成した場合には、この形状は略円形となる。また、電子放出部５の形状においても、導電性薄膜４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００３９】
基板には、通常、ガラス基板がよく用いられる。その大きさおよびその厚みは、その上に設けられる電子放出素子構造の個数、および個々の電子放出素子の設計形状、および電子源の使用時に真空の外囲器の一部を構成する場合には、その外囲器を真空に保持するための耐大気圧構造等の力学的条件等に依存して適宜設定される。
【００４０】
ガラスの材質としては、廉価な青板ガラスを使う事が一般的であるが、この上にナトリウムブロック層として、厚さ０．５μｍ程度のシリコン酸化膜をスパッタ法で形成した基板等を用いる必要がある。この他にナトリウム含有量が少ないガラスや、石英基板でも作成可能である。
【００４１】
また素子電極２、３の材料としては、一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａｕ、Ｍｏ、Ｐｔ、Ｒｕ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が好適であり、あるいは金属酸化物とガラス等から構成される印刷導体や、インジウム・ティン・オキサイド（ＩＴＯ）等の透明導電体等から適宜選択され、その膜厚は、好ましくは十ｎｍから数μｍの範囲が適当である。
【００４２】
この時の素子電極間隔Ｌ、素子電極長さＷ、素子電極２、３の形状等は、電子放出素子が応用される形態等に応じて適宜設計されるが、間隔Ｌは好ましくは数百ｎｍから１ｍｍ程度であり、より好ましくは素子電極間に印加する電圧等を考慮して１μｍから１００μｍの範囲である。また、素子電極長さＷは、好ましくは電極の抵抗値、電子放出特性を考慮して、数μｍから数百μｍの範囲である。
【００４３】
さらにこの素子電極は、市販の白金（Ｐｔ）等の金属粒子を含有したペーストを、オフセット印刷等の印刷法によって塗布形成する事も可能である。
【００４４】
またより精密なパターンを得る目的で、Ｐｔ等を含有する感光性ペーストを、スクリーン印刷等の印刷法で塗布し、フォトマスクを用いて露光、現像するという工程でも形成可能である。
【００４５】
導電性薄膜の膜厚は、素子電極２、３へのステップカバレージ、素子電極間の抵抗値、および後述するフォーミング処理条件、さらには本発明の目的である電子放出素子の放電耐圧等を考慮して適宜設定される。
【００４６】
尚、図１に示した構成だけでなく、基板１上に、導電性薄膜４、対向する素子電極２，３の順に積層した構成とすることもできる。
【００４７】
導電性薄膜４を構成する材料としては、例えばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，Ｓｂ2Ｏ3等の酸化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等、さらにこれらの混合物が挙げられる。
【００４８】
本出願人らの研究によると導電性薄膜材料には、後述する亀裂幅を制御する観点からパラジウム（Ｐｄ）又は白金（Ｐｔ）を主成分とする材料が特に適していた。また、膜厚は、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること、さらに好ましくは、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であることが好ましい。
【００４９】
パラジウムＰｄを主成分とする材料を用いてＰｄＯ膜を形成する場合、水素が共存する還元雰囲気下で通電加熱し、パラジウムＰｄ膜とすると同時に亀裂部を形成することも出来るが、必ずしも水素雰囲気下を採用しなくとも通電のみで亀裂部を形成することも出来る。
【００５０】
還元及び亀裂形成のサポートとして雰囲気をある程度の真空度に保つ事や５０〜１２０℃程度に加熱をする場合もある。
【００５１】
この亀裂部が電子放出部５を形成することになるが、電子放出の効率を上昇させるために、さらに、活性化工程と呼ばれる処理を施すのが好ましい。
【００５２】
活性化工程とは、この電子放出亀裂部に炭素を主成分とする膜を形成する工程であり、例えば、有機物質のガスを含有する雰囲気下で、素子電極２，３間にパルス電圧の印加を繰り返すことで行うことができる。
【００５３】
この際、前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなることが、膜からの脱ガスを抑え素子を長寿命化できるため好ましい。
【００５４】
（製造方法）
本発明の電子放出素子の製造方法の具体的な実施形態を、図２〜図４に示したマトリクス状に電子放出素子を形成する際の工程を表す平面図を用いて説明するが、本発明はこの形態に限定されるものではない。
【００５５】
尚、以下の説明では冗長を避けるため、電子源基板の製造方法を挙げるが、本発明の特徴は、この中の図４（ｅ）を用いて説明する液滴付与工程にあり、本発明の電子放出素子の製造方法は、少なくともこの工程（ｅ）を含む製造方法である。即ち、電子放出素子単体で製造する際には、以下で説明する多数の電子放出素子を接続するＸ、Ｙ方向配線などの工程を省けば良い。
【００５６】
図２〜図４において、２１はガラス基板、２２、２３は素子電極、２４はＹ方向配線、２５は絶縁性膜、２６はＸ方向配線、２７は電子放出部（不図示）が形成される導電性薄膜である。
【００５７】
（ａ）素子電極形成
ガラス基板２１上に素子電極２２、２３を形成する（図２（ａ））。これらに用いられる好ましい材料、形状などは、上述の電子放出素子の実施形態での説明の通りである。
【００５８】
（ｂ）Ｙ方向配線形成
Ｙ方向配線２４（下配線）は、素子電極の一方である２３に接して、かつそれらを連結するようにライン状のパターンで形成するのが簡便である（図２（ｂ））。例えば、金属を含有するフォトぺーストインキを用いて、スクリーン印刷した後、乾燥させてから、所定のパターンに露光、現像し、この後焼成して配線を形成する等の方法を用いることができる。
【００５９】
配線の材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗である事が望まれ、材料、膜厚、配線巾等が適宜設定される。好ましくは、材料としてＡｇ、Ｃｕ、Ｐｄ、Ｆｅ、Ｎｉ及びこれらの複合材料等を用い、膜厚は、数μｍ〜数十μｍ程度、配線幅は数十μｍ〜数百μｍ程度で形成することである。
【００６０】
なお終端部は配線取り出し電極として使うために、線幅を大きくしておくことが好ましい。
【００６１】
（ｃ）絶縁性膜形成
上下配線（Ｙ方向配線と、後述のＸ方向配線）を絶縁するために、絶縁性膜２５を配置する。図３（ｃ）に示した形態では、後述のＸ方向配線（上配線）下に、先に形成したＹ方向配線（下配線）との交差部を少なくとも覆うように、かつ上配線（Ｘ配線）と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成している。
【００６２】
例えば感光性のガラスペーストをスクリーン印刷した後、露光、現像する等で形成することができる。
【００６３】
絶縁性膜の材料としては、ＰｂＯ、シリカ、アルミナなどの酸化物及びこれらの混合物等が使用でき、膜厚は数μｍ〜数十μｍ程度、幅は配線の線幅にあわせて形成する。
【００６４】
（ｄ）Ｘ方向配線形成
Ｘ方向配線２６（上配線）は、先に形成した絶縁性膜２５の上に形成する（図３（ｄ））。
【００６５】
例えば、金属ペーストインキをスクリーン印刷した後乾燥させることを複数回繰り返し、その後焼成する等で形成できる。
【００６６】
Ｘ方向配線２６は、上記絶縁性膜２５を挟んでＹ方向配線２４と交差しており、絶縁性膜２５のコンタクトホール部分で、Ｙ方向配線とは接続されていないもう一方の素子電極２２と接続されている。
【００６７】
この配線によって素子電極２２は連結されており、表示パネルとした場合には走査電極として作用する。
【００６８】
好ましい配線の材料、膜厚、線幅などは、Ｙ方向配線と同様である。
【００６９】
また、外部駆動回路との引出し配線もこれと同様の方法で形成可能であり、さらには、外部駆動回路への引出し端子もこれと同様の方法で形成可能である。
【００７０】
このようにしてＸＹマトリクス配線を有する基板を形成することができる。
【００７１】
（ｅ）導電性薄膜形成（液滴付与工程を含む）
電子放出部を形成するための導電性薄膜を素子電極間に形成する（図４（ｅ））。
【００７２】
本発明は、この導電性薄膜の形成方法に特徴を有する。即ち、この工程は、導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を含み、該液滴付与工程においては、一箇所につき複数回重ねて液滴付与を行い、前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させることを特徴とする。
【００７３】
後述の我々の調査にも示されているように、このように液滴付与を行うことによって、フォーミングを施した際に極めて均一性が高く、電子放出素子の性能を向上させることが可能な亀裂状態を実現できる。
【００７４】
この均一なフォーミング亀裂形成に対する非常に有効な好ましい手段として「導電性薄膜が、パラジウムまたは白金を主成分とすること」、更にその特徴として、「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であること」、「前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であること」、が挙げられる。
【００７５】
なお、この平坦性を有する状態が好ましいとは、フォーミングを行う直前にこの状態にあることが好ましいという意味であり、自然乾燥のみによって導電性薄膜形成を完了する場合には、該乾燥終了後、加熱焼成して導電性薄膜を形成する場合には、該加熱焼成終了後に、この平坦性を有するように、液滴付与回数や、材料などを調節するということである。
【００７６】
また、該平坦な導電性薄膜を作成する有効な手段として、「基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法であって、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させること。」、「前記導電性薄膜成分含有液が、金属元素と、アミノ酸基又はアミノアルコール基を含有する有機金属錯体化合物とを少なくとも含有する水溶液であること」、「前記金属元素が、０．１重量％〜１．０重量％の範囲で前記水溶液に含まれること」、「前記有機金属錯体化合物が、パラジウム−プロリン錯体または酢酸パラジウム−エタノールアミン錯体であること」、「前記水溶液が、部分エステル化ポリビニルアルコールを含有すること」、「前記水溶液が、水溶性多価アルコールを含有すること」、「前記水溶性多価アルコールが、０．２重量％〜３．０重量％の範囲で前記水溶液に含まれること」、「前記水溶性多価アルコールが、炭素数が２〜４の範囲の多価アルコールであること」、「前記水溶性多価アルコールが、エチレングリコール、プロピレングリコール、グリセリンのうちのいずれか一つであること」、「前記水溶液が、一価アルコールを含有すること」、が好ましい。
【００７７】
より具体的には、例えば、前記液滴付与工程においては、前記導電性薄膜成分含有液を水溶液とし、該水溶液中には、パラジウム−プロリン錯体をパラジウム元素濃度０．１重量％〜０．５重量％で含有し、部分エステル化ポリビニルアルコールを溶液中濃度０．０５重量％〜０．５重量％で含有し、エチレングリコールまたはプロピレングリコールまたはその混合物を溶液中濃度０．２重量％〜３．０重量％で含有し、一価アルコールを溶液中濃度０重量％〜３０重量％で含有し、前記一箇所につき複数回行う各液滴付与間の間隔を、２〜１０秒に制御することが好ましい形態として挙げられる。
【００７８】
また、前記液滴付与をするための液滴付与手段としてインクジェット装置を用いることが簡便で好ましく、前記インクジェット装置が、熱エネルギーによって液中に気泡を形成させ、該気泡の圧力によって液滴を吐出させる加熱方式であること、又は前記インクジェット装置が、圧電素子に電圧を印加することで生じる力学的エネルギーを利用して液滴を吐出させる圧電素子方式であることが、良く用いられている装置を使うことで低コストでの実施が可能であると共に、簡便に液滴付与ができるため好ましい。加熱方式のインクジェット装置の具体例としては、キヤノン社のバブルジェット（登録商標）がある。
【００７９】
本工程の断面模式図を図５（ａ）〜（ｃ）に示す。実際の工程では、基板上における個々の素子電極の平面的ばらつきを補償するために、基板上の数箇所に於いてパターンの配置ずれを観測し、観測点間のポイントのずれ量は直線近似して位置補完し、塗付する事によって、全画素の位置ずれをなくして、対応した位置に的確に塗付するようにするのが好ましい。
【００８０】
なお、液滴付与工程の前には、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が適度な疎水性を有するようにしておくことが好ましい。これは、この後液滴付与する導電性薄膜成分含有液が、基板及び電極上に適度な広がりをもって配置されるようにする事が目的である。
【００８１】
上記液滴付与終了後、３００〜４００℃程度の雰囲気内で２０〜６０分程度の焼成を行うのが好ましいが、自然乾燥のみとする場合もある。
【００８２】
（ｆ）フォーミング
フォーミングと呼ばれる本工程に於いては、上記導電性薄膜を通電処理して内部に亀裂を生じさせ、電子放出部を形成する。
【００８３】
具体的な方法としては、例えば、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部からＸＹ配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部を形成する等がある。
【００８４】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され、酸化パラジウムＰｄＯがパラジウムＰｄ膜に変化する。この変化時の導電性薄膜の還元収縮に加え、通電による局所的な発熱によって、亀裂が生じると考えられるが、この亀裂発生位置、及びその形状は元の導電性薄膜の均一性に大きく影響される。
【００８５】
なおこのフォーミングにより形成した亀裂のみでも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。そのため、後述の活性化工程を行うことが好ましい。
【００８６】
次にフォーミング処理に用いる電圧波形について簡単に紹介する。
【００８７】
図６は、フォーミングにおける通電処理に用いる電圧波形の一例を表す図である。
【００８８】
印加電圧にはパルス波形を用いることが多いが、パルス波高値を定電圧とするパルスを印加する場合（図６（ａ））と、パルス波高値を増加させながら印加する場合（図６（ｂ））とがある。
【００８９】
図６（ａ）に於いて、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、例えば、Ｔ１、Ｔ２、三角波の波高値（フォーミング時のピーク電圧）は電子放出素子の設計に応じて適宜選択して実施する。
【００９０】
図６（ｂ）では、Ｔ１及びＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる形態を示している。
【００９１】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了する等で決定できる。
【００９２】
（ｇ）活性化
先に述べたように、フォーミングのみを施した状態の導電性薄膜では電子発生効率は非常に低いものである。よって電子放出効率を上げるために、活性化と呼ばれる処理を行うことが望ましい。
【００９３】
この処理は有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からＸＹ配線を通じてパルス電圧を素子電極に繰り返し印加し、炭素原子を含むガスを導入して、それに由来する炭素あるいは炭素化合物を、前記亀裂に臨む導電性薄膜の端部近傍に該亀裂内部に間隙を有しながらカーボン膜として堆積させる工程である。
【００９４】
このときの好ましい有機物質のガス圧は、前述の素子の形態、真空容器の形状や、有機物質の種類などにより異なるため場合に応じ適宜設定される。
【００９５】
適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどＣnＨ2n+2で表される飽和炭化水素、エチレン、プロピレンなどＣnＨ2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸、ベンゾニトリル、トリニトリル、アセチレン等が使用できる。
【００９６】
上記の有機物質のガスを含有する雰囲気下で、素子電極２，３間に活性化電圧Ｖactを印加することにより、雰囲気中に存在する有機物質から、炭素或は炭素化合物が素子上に堆積し、素子電流Ｉｆ，放出電流Ｉｅが、著しく変化するようになる。かかる活性化電圧Ｖactも、前述の素子の形態、真空容器の形状や、有機物質の種類などに応じ適宜設定されるが、フォーミング電圧Ｖformよりも大きい値に設定され、パルス幅、パルス間隔などは適宜設定される。尚、活性化電圧Ｖactをフォーミング電圧Ｖformより大きくする、例えば、フォーミング電圧に対して活性化電圧を１．５倍以上に設定した「高圧活性化」の場合、活性化時に素子放電を起こすことが懸念されるが、本願発明のように導電性膜の亀裂を所望に制御することによって、高圧活性化プロセスを行っても放電が回避できる。尚、高圧活性化を行うことで、電子放出素子として高効率な特性を得られるとともに、活性化時間の短縮が図れる。
【００９７】
活性化工程の終了判定は、素子電流Ｉｆおよび／または放出電流Ｉｅを測定しながら、適宜行うことができる。またこれらの工程は、基板を加熱しながら行ってもよい。
【００９８】
図９の（ａ）、（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、素子の設計に応じて適宜選択される。図９の（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図９の（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００９９】
このとき、素子電極２３に与える電圧を正としており、素子電流Ｉｆは、素子電極２３から素子電極２２へ流れる方向が正である。放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了する。
【０１００】
以上のような工程によって、本発明の電子放出素子を有する電子源基板を作成する事ができる。
【０１０１】
また、このような工程を経て得られた電子放出素子については、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。
【０１０２】
前記の活性化工程で、排気装置として油拡散ポンプやロータリーポンプを用い、これから発生するオイル成分に由来する有機ガスを用いた場合には、この成分の分圧を極力低く抑える必要がある。真空容器内の有機成分の分圧は、上記炭素又は炭素化合物がほぼ新たに堆積しない分圧で１０-6Ｐａ以下が好ましく、さらには１０-8Ｐａ以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、８０〜３００℃が好ましく、さらに好ましくは２００℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、１０-5Ｐａ以下が好ましく、さらには１０-6Ｐａ以下が特に好ましい。
【０１０３】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、圧力自体は多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素又は炭素化合物の堆積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅが、安定する。
【０１０４】
（基本的特性）
上述のような素子構成と製造方法によって作成された本発明に係る電子放出素子の基本的特性について図７、図８を用いて説明する。
【０１０５】
図７は、前述した構成を有する電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。
【０１０６】
図７において、１はガラス基板、２、３は素子電極、４は亀裂を含む電子放出部を備えた導電性薄膜、５は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、５４は電子放出素子の電子放出部より放出される電子による放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は放出電流Ｉｅを測定するための電流計である。
【０１０７】
電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定のために、素子電極２、３に電源５１と電流計５０とを接続し、該電子放出素子の上方に高圧電源５３と電流計５２とを接続したアノード電極５４を配置している。
【０１０８】
また、本発明の電子放出素子およびアノード電極５４は真空装置内に設置され、その真空装置には真空容器５５、真空ポンプ５６および不図示の真空計等の真空装置に必要な機器が具備されており、所望の真空下で電子放出素子の特性の測定評価を行えるようになっている。
【０１０９】
図７に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図８に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図８はＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【０１１０】
本発明に係る電子放出素子は放出電流Ｉｅに対する三つの特徴を有する。
【０１１１】
まず第一に、図８からも明らかなように、本発明に係る電子放出素子は、ある電圧（しきい値電圧と呼ぶ、図８中のＶｔｈ）以上の素子電圧を印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示しているのが判る。
【０１１２】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【０１１３】
第三に、アノード電極５４に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極５４に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【０１１４】
（電子線装置、表示装置）
《封着−パネル化》
上記のような単純マトリクス配置の電子源を用いた電子線装置、及び表示装置の一例について、図１０を用いて説明する。
【０１１５】
図１０において、８０は電子放出素子が多数配置された電子源基板を指し、８１はガラス基板であって、ここでの説明ではリアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５が形成されたフェースプレートを指す。８６は支持枠であり、リアプレート８１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成する等の方法で、封着して、外囲器９０を構成する事ができる。
【０１１６】
この一連の工程を全て真空容器中で行う事で、同時に外囲器９０内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることが可能になる。
【０１１７】
図１０においては、８７が本発明の電子放出素子に相当する。８８、８９は、該電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【０１１８】
一方、フェースプレート８２、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を適当な間隔で設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することもできる。
【０１１９】
図１１はフェースプレート上に設ける蛍光膜の説明図である。
【０１２０】
封着時の真空度は１．３×１０-5Ｐａ程度の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、たとえば１．３×１０-3乃至１．３×１０-5Ｐａの真空度を維持するものである。
【０１２１】
《表示装置》
前述した本発明にかかわる電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１２２】
また多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加する事が可能となり、各素子をＯＮすることができる。
【０１２３】
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１２４】
図１２は、国際テレビジョンシステム委員会（ＮＴＳＣ）方式の画像信号によって駆動される表示装置の一例を表す概念図である。
【０１２５】
図１２において、１０１は画像表示パネル、１０２は走査回路、１０３は制御回路、１０４はシフトレジスタ、１０５はラインメモリ、１０６は同期信号分離回路、１０７は情報信号発生器、Ｖｘ及びＶａは直流電圧源である。
【０１２６】
電子放出素子を用いた表示パネル１０１のＸ方向配線には、走査線信号を印加する走査回路１０２が、Ｙ方向配線には情報信号が印加される情報信号発生器１０７が接続されている。
【０１２７】
【実施例】
以下、実施例に基づき本発明を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
【０１２８】
（実施例１）
（ａ）素子電極形成
本例においては、アルカリ成分が少ないＰＤ−２００（旭硝子（株）社製）の２．８ｍｍ厚でサイズ３５０×３００（ｍｍ）のガラスを用い、更にこの上にナトリウムブロック層としてＳｉＯ2膜１００ｎｍを塗付焼成したものを用いた。
【０１２９】
さらに素子電極２２，２３は、ガラス基板２１上に、スパッタ法によってまず下引き層としてチタニウムＴｉを５ｎｍ、その上に白金Ｐｔを４０ｎｍで成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。
【０１３０】
本例では素子電極の間隔Ｌ＝１０μｍ、Ｗ＝１００μｍとした。
【０１３１】
（ｂ）Ｙ方向配線形成
共通配線としてのＹ方向配線は、素子電極の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺ一ストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。
【０１３２】
配線の厚さ約１０μｍ、幅５０μｍである。なお終端部は配線取り出し電極として使うために、線幅をより大きくした。
【０１３３】
（ｃ）絶縁性膜形成
上下配線を絶縁するために、層間絶縁層を配置した。後述のＸ方向配線の下に、先に形成したＹ方向配線との交差部を覆うように、かつＸ方向配線と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【０１３４】
工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光、現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【０１３５】
（ｄ）Ｘ方向配線形成
Ｘ方向配線は、先に形成した絶縁性膜の上に、Ａｇペーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成した。上記絶縁膜を挟んでＹ方向配線と交差しており、絶縁性膜のコンタクトホール部分で素子電極の他方とも接続されている。
【０１３６】
この配線によって他方の素子電極は連結されており、パネル化した後は走査電極として作用する。
【０１３７】
このＸ方向配線の厚さは、約１５μｍである。外部駆動回路との引出し配線もこれと同様の方法で形成した。
【０１３８】
図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【０１３９】
このようにして画素ピッチ２９０×６５０（μｍ）、素子数７２０×２４０のマトリクス基板を作成した。
【０１４０】
（ｅ）導電性薄膜形成
上記のようにして作成したマトリクス基板を十分にクリーニングした後、シランカップリング撥水剤を含む雰囲気に基板表面をさらし、表面が疎水性になるようにした。このときの基板面水の接触角は５０〜６０°であった。
【０１４１】
次に、電子放出部を形成する導電性薄膜を電極間に形成した。まず、部分鹸化ポリビニルアルコール（鹸化率８８％）を重量濃度０．０５％、２−プロパノールを重量濃度１５％溶解した水溶液に、エチレングリコール（ＥＧ）を重量濃度２．０％、パラジウム−プロリン錯体をパラジウム重量濃度が０．１０％となるように溶解して黄色の溶液を準備した。
【０１４２】
上記の水溶液の液滴を、液滴付与手段７としてピエゾ素子を用いた圧電素子方式のインクジェット装置を用い、工程（ａ）で形成した素子電極の間に液滴付与間の間隔を７秒として４回液滴を付与した。このときの温度は２３℃、湿度は４７％であった。
【０１４３】
上記の工程で作成した試料基板を、３５０℃で３０分大気中焼成した。
【０１４４】
こうしてＰｄＯからなる微粒子構造の導電性薄膜を形成した。
【０１４５】
電子プローブＸ線マイクロアナライザ（ＥＰＭＡ）測定法による導電性薄膜の略亀裂方向に沿った膜厚分布は、６．５〜７．２ｎｍであり良好な平坦性を有していた（両端部５μｍを除く）。
【０１４６】
＜ＥＰＭＡ測定法の説明＞
島津製作所製ＥＰＭＡ−８１０を用いて、加速電圧をＰｄＯ膜厚が十分透過する以上に設定し（本実験では１５ｋＶに設定）、後に形成される亀裂方向に数回スキャンし、ＰｄＯ導電性薄膜中のＰｄカウント数を測定する。各種膜厚のＰｄＯ膜でこの測定を行った後、原子間力顕微鏡（ＡＦＭ）（キーエンス製ＶＺ７７００型）とＫＬＡ−Ｔｅｎｃｏｒ社製アルファステップ５００型を用いて実際の膜厚を測定しＥＰＭＡ測定法におけるＰｄカウント数と膜厚の相関を求める。
【０１４７】
実際のパネルサンプルの導電性薄膜膜厚測定をＥＰＭＡ法で行うのは、高精細にパターニングされた電極や配線などで接触タイプの測定が困難であっても対応可能だからである。
【０１４８】
この試料に対して、工程（ｆ）フォーミング、工程（ｇ）活性化、および安定化工程を以下のように行った。
【０１４９】
上記の基板を、真空チャンバー内に保持して減圧し、基板を９０℃に加熱した。この時点での導電性薄膜の抵抗値は１素子あたり１２ｋΩであった。
【０１５０】
フォーミング電圧は１２Ｖとし、図１２の走査回路１０２に対応する回路を順次切り替えて全ラインを走査させて、各ラインに印加される電圧は図６の様な矩形波で、Ｔ１＝０．１ｍｓ、Ｔ２＝５０ｍｓのパルスが印加される様にした。
【０１５１】
この状態でチャンバー内にＨ2２％、Ｎ2９８％の混合ガスを１分間に５０００Ｐａの圧力上昇率で導入し、導電性薄膜を還元させた。導電性薄膜には還元の進行とともに、フォーミング亀裂が形成され、１０分後には全ラインの導電性薄膜の抵抗値が１ＭΩ以上にまで上昇した。こうして、導電性薄膜の中央部に亀裂を含む電子放出部を形成した。
【０１５２】
次に、真空ポンプを使ってチャンバー内部の空気を排気した。内部の圧力がおよそ１×１０-6Ｐａ程度になってから、内部にトルニトリル蒸気を分圧１．１×１０-4Ｐａで導入し、基板温度は９０℃に保ったままパルス電圧を印加し、６０分間活性化を行い、導電性薄膜の亀裂に臨む少なくとも端部に、間隙を有する炭素を主成分とする膜が形成された。
【０１５３】
パルスは１８Ｖ、１ｍｓの矩形パルスと、−１８Ｖ、１ｍｓの矩形パルスとを交替で１００Ｈｚで印加した。活性化工程中の素子電流の増大の様子を観察したところ、全導電性膜にわたって均一な電流の増大が見られた。１ライン（７２０素子）当たり６６０ｍＡ程度で飽和した。
【０１５４】
この後、３００℃、２×１０-8Ｐａで５時間、安定化工程を行った。
【０１５５】
こうして得られた電子源基板を測定評価装置の真空容器内にセットし、１０ライン×１２０＝１２００素子に対し、駆動電圧Ｖｆ＝１６ｖでのＩｆ、Ｉｅ（アノード電圧Ｖａ＝１ｋＶ／２ｍｍ）を測定したところ、１素子当たりＩｆ＝０．８８〜０．９３ｍＡ、Ｉｅ＝２．０４〜２．１９μＡ、効率（Ｉｅ／Ｉｆ）≒０．２３％、Ｉｅのバラツキが７％程度の高効率な素子であった。また、５０ライン×７２０＝３６０００素子に対して同様な駆動（６０Ｈｚ、３０μｓ、１６Ｖ）を１時間行った後に真空容器より基板を取り出し、顕微鏡観察を行ったところ、放電によるダメージ、亀裂損傷画素は見られなかった。
【０１５６】
また、この試料基板を走査型電子顕微鏡（ＳＥＭ）観察測定可能な大きさ（１０ｍｍ平方）にカットして、１ラインから各５素子、計５０素子の亀裂部観察を行ったところ、炭素を主成分とする膜の間隙の大きさは、数ｎｍ〜４０ｎｍの範囲であり、その外側（素子電極に近い側）に位置する導電性膜（本素子ではＰｄ）の亀裂幅は、最小幅の素子が２００ｎｍ〜３８０ｎｍ、最大幅の素子が２８０ｎｍ〜５３０ｎｍでほぼ均一な亀裂状態を有していた。また、これらの導電性膜亀裂に枝分かれなどもなかった。
【０１５７】
（実施例２〜６及び比較例１〜５）
実施例１の工程（ｅ）において、液滴付与間の間隔（表中の時間間隔）およびパラジウム重量濃度およびエチレングリコール（ＥＧ）濃度を表１のようにした以外は実施例１と同様にして各々電子放出素子を作成した。
【０１５８】
【表１】
これらの試料基板の導電性膜のＥＰＭＡ測定法による形状と素子膜厚（素子電極間の電極平行方向、両端部５μｍを除く）を表２に示す。
【０１６０】
【表２】
こうして得られた電子放出素子マトリクス基板を実施例１と同様に、測定評価装置の真空容器内にセットし、１０ライン×１２０＝１２００素子に対し、駆動電圧Ｖｆ＝１６ＶでのＩｆ、Ｉｅ（アノード電圧Ｖａ＝１ｋＶ／２ｍｍ）を測定した。また、ある程度の特性が得られた試料では、１０〜５０ライン×７２０＝７２００〜３６０００素子に対して連続駆動（６０Ｈｚ、３０μｓ、１６Ｖ）を１時間行った後の顕微鏡観察を行った。結果（放電によるダメージ、亀裂損傷画素の有無）を表３に示す（Ｉｆ、Ｉｅの値は１素子当たり平均値）。
【０１６２】
【表３】
尚、表中の放電ＯＫとは、放電無しかまたは極めて小さな規模の放電が、ごくわずかな回数発生した場合であり、結果として放電によるダメージが無いことを意味する。
【０１６４】
また、これらの試料基板も実施例１と同様に、ＳＥＭ観察測定可能な大きさ（１０ｍｍ□）にカットして、１ラインから各５素子、計５０素子（一部の比較例では数素子）の亀裂部観察を行った。導電性薄膜の亀裂幅および枝分かれなどの状態観察結果を以下に示す。上段は最小幅の素子データ、下段は最大幅の素子データ。
【０１６５】
【表４】
表４においてＡ、Ｂ、Ｃ、Ｄは亀裂形態の様子を表すものであり以下のような状態を示している。
Ａ：枝分かれや急激な亀裂幅の減少や拡大などが見られない素子である。
Ｂ：一部の素子で部分的な枝分かれ部分が存在し、一部で亀裂中に島状に取り残されたＰｄ膜のため亀裂幅が非常に狭い部分や微小放電によると考えられる亀裂幅が急激に広がったエリアも存在する素子である。
Ｃ：ほとんどすべての素子で部分的な枝分かれ部分が存在し、亀裂中に島状に取り残されたＰｄ膜のため亀裂幅が非常に狭い部分や微小放電によると考えられる亀裂幅が急激に広がったエリアも存在する素子である。
Ｄ：亀裂が連続しておらず途切れている素子である。
【０１６７】
表４が示すように、表３で示される素子放電耐性が高く良好な電子源特性を示す各実施例の素子は、亀裂観察の結果、導電性薄膜の亀裂が枝分かれなどもなく、その幅がすべて６０ｎｍ以上８００ｎｍ以下でかつ亀裂幅の最大値と最小値との差が３００ｎｍ以下のほぼ均一な亀裂状態を有していることが確認できた。
【０１６８】
また、Ｐｄ重量濃度０．１％、ＥＧ重量濃度０％、１．０％、２．０％の組成で液滴付与間の間隔を変えた、比較例１、実施例２、比較例２、実施例１、実施例３と全く同一な条件で導電性薄膜を形成する工程において、以下に示す方法によりそれぞれの液滴付与間の間隔における液滴中の蒸発溶媒量を測定した。
【０１６９】
まず液滴付与間の間隔０秒における液滴体積は、液滴の吐出量から算出した。
【０１７０】
また、溶媒蒸発率１００％すなわち完全乾燥状態は、液滴付与後に２００℃のクリーンオーブンで３０分間加熱することにより作製した。２００℃で加熱したのは導電性薄膜成分含有液に含まれる溶媒を全て除き、かつ、その他の成分を分解させないためである。完全乾燥状態の膜はＡＦＭ（キーエンス製ＶＺ７７００型）およびＫＬＡ−Ｔｅｎｃｏｒ社製アルファステップ５００型を用いて測定し実際の膜厚及び膜体積を求めた。十数水準の膜厚の素子についてこの測定を行うと共に、光学顕微鏡を用いて、光源の強度を規格化した上で透過光画像を取り込み、それらの透過光強度比を三谷商事製画像処理ソフトウェアＷｉｎＲｏｏｆを用いて求めた。この結果から透過光強度比と膜厚および膜体積の相関を決定した。
【０１７１】
各液滴付与間の間隔での溶媒蒸発率は、付与された液滴をリアルタイムで観察できるように光学顕微鏡を設置し、液滴付与間の間隔２秒、７秒、１２秒のそれぞれの透過光画像を取り込み、同様に透過光強度比を求めて液滴体積を決定した。
【０１７２】
以上の測定によって残存している溶媒の量を求めたその結果、溶媒蒸発率は以下の表５のようになった。
【０１７３】
【表５】
この様に、目的の亀裂状態を達成した実施例の素子は、該各液滴付与間の導電性薄膜成分含有液の溶媒蒸発が、９６重量％以上９９重量％以下の範囲で行われるように制御して行なわれていることが確認できた。
【０１７５】
【発明の効果】
以上説明したように、本発明の方法に従い電子放出素子を作製するならば、素子放電を抑制し、高効率な電子放出素子、電子源基板を得ることができる。また結果として、表示品位の良い表示装置を得る事ができる。
【図面の簡単な説明】
【図１】電子放出素子の一例を示す概念図である。
【図２】マトリクス状に電子放出素子を形成する際の工程を表す平面図である。
【図３】マトリクス状に電子放出素子を形成する際の工程を表す平面図である。
【図４】マトリクス状に電子放出素子を形成する際の工程を表す平面図である。
【図５】液滴付与工程を表す断面模式図である。
【図６】フォーミングにおける通電処理に用いる電圧波形の一例を表す図である。
【図７】電子放出素子の特性を測定するための測定評価装置の概略図である。
【図８】図７に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を表す図である。
【図９】活性化工程に用いる電圧波形の一例を表す図である。
【図１０】単純マトリクス配置の電子源基板を用いた電子源、及び、表示等に用いる画像形成装置の一例の概念図である。
【図１１】フェースプレート上に設ける蛍光膜の実施形態の例を表す平面図である。
【図１２】ＮＴＳＣ方式の画像信号によって駆動される表示装置の一例を表す概念図である。
【図１３】電子放出部の拡大図を表す概念図である。
【図１４】電子放出部の拡大図を表す概念図である。
【符号の説明】
１ ガラス基板
２，３ 素子電極
４ 導電性薄膜
５ 電子放出部
７ 液滴付与手段
８ 液滴
２１ ガラス基板
２２，２３ 素子電極
２４ Ｙ方向配線
２５ 絶縁性膜
２６ Ｘ方向配線
２７ 導電性薄膜
２８ 電子源基板
５０ 電流計
５１ 電源
５２ 電流計
５３ 高圧電源
５４ アノード電極
５５ 真空容器
５６ 真空ポンプ
８０ 電子源基板
８１ ガラス基板
８２ フェースプレート
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ 支持枠
８７ 導電性薄膜
８８ Ｘ配線
８９ Ｙ配線
９０ 外囲器
９１ 高圧端子
９２ 黒色導電材
９３ 蛍光体
１０１ 表示パネル
１０２ 走査回路
１０３ 制御回路
１０４ シフトレジスタ
１０５ ラインメモリ
１０６ 同期信号分離回路
１０７ 情報信号発生器
１０８ 電子源基板
１０９ フェースプレート
１１０ 高圧電源
１３４ 導電性薄膜
１３６ 炭素を主成分とする膜
Claims (18)
- 基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であることを特徴とする電子放出素子。 - 前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であることを特徴とする請求項１に記載の電子放出素子。
- 前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であることを特徴とする請求項１に記載の電子放出素子。
- 前記導電性薄膜が、パラジウムまたは白金を主成分とすることを特徴とする請求項１から３のいずれかに記載の電子放出素子。
- 前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなることを特徴とする請求項１から４のいずれかに記載の電子放出素子。
- 基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂の幅が、前記間隙より２０ｎｍ以上大きいことを特徴とする電子放出素子。 - 前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であることを特徴とする請求項６に記載の電子放出素子。
- 前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であることを特徴とする請求項６に記載の電子放出素子。
- 前記導電性薄膜が、パラジウムまたは白金を主成分とすることを特徴とする請求項６から８のいずれかに記載の電子放出素子。
- 前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなることを特徴とする請求項６から９のいずれかに記載の電子放出素子。
- 基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子であって、
前記亀裂が、前記亀裂方向の長さの９５％以上の領域で、亀裂幅が６０ｎｍ以上８００ｎｍ以下かつ前記亀裂幅の最大値と最小値との差が３００ｎｍ以下であり、かつ、前記亀裂の幅が、前記間隙より２０ｎｍ以上大きいことを特徴とする電子放出素子。 - 前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１２ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が４ｎｍ以下であることを特徴とする請求項１１に記載の電子放出素子。
- 前記導電性薄膜が、前記亀裂方向における両端部を除く前記導電性薄膜長さの８０％以上の領域で、１０ｎｍ以下の膜厚でありかつ膜厚の最大値と最小値との差が３ｎｍ以下であることを特徴とする請求項１１に記載の電子放出素子。
- 前記導電性薄膜が、パラジウムまたは白金を主成分とすることを特徴とする請求項１１から１３のいずれかに記載の電子放出素子。
- 前記炭素を主成分とする膜は、グラファイト、アモルファスカーボンあるいはそれらの混合物からなることを特徴とする請求項１１から１４のいずれかに記載の電子放出素子。
- 基板上に配置された対向する一対の電極と、該一対の電極間に配置され、亀裂を有する導電性薄膜と、少なくとも前記亀裂に臨む前記導電性薄膜の端部に配置され、間隙を有する炭素を主成分とする膜が形成された電子放出素子の製造方法であって、
前記導電性薄膜の成分を含有する導電性薄膜成分含有液を液滴付与する液滴付与工程を少なくとも含み、
前記液滴付与工程においては、
一箇所につき複数回重ねて液滴付与を行い、
前記一箇所につき複数回行う各液滴付与間に各液滴に含まれる溶媒１００重量％のうちの９６重量％〜９９重量％を蒸発させることを特徴とする電子放出素子の製造方法。 - 基板上に複数の電子放出素子が配置された電子源基板であって、該電子放出素子が、請求項１から１５のいずれかに記載の電子放出素子であることを特徴とする電子源基板。
- 電子放出素子と該電子放出素子への電圧印加手段とを具備する電子源と、該電子放出素子から放出される電子を受けて発光する発光体とを具備する表示装置であって、前記電子放出素子が請求項１から１５のいずれかに記載の電子放出素子であることを特徴とする表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267607A JP3703448B2 (ja) | 2001-09-27 | 2002-09-13 | 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 |
| US10/253,931 US6992434B2 (en) | 2001-09-27 | 2002-09-25 | Electron-emitting device having a fissure to increase electron emission efficiency |
| US11/260,395 US7442406B2 (en) | 2001-09-27 | 2005-10-28 | Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-295337 | 2001-09-27 | ||
| JP2001295337 | 2001-09-27 | ||
| JP2002267607A JP3703448B2 (ja) | 2001-09-27 | 2002-09-13 | 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003173731A JP2003173731A (ja) | 2003-06-20 |
| JP3703448B2 true JP3703448B2 (ja) | 2005-10-05 |
Family
ID=26623007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002267607A Expired - Fee Related JP3703448B2 (ja) | 2001-09-27 | 2002-09-13 | 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6992434B2 (ja) |
| JP (1) | JP3703448B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703594B1 (en) * | 1994-09-22 | 2001-02-21 | Canon Kabushiki Kaisha | Electron-emitting device and method of manufacturing the same |
| US7138157B2 (en) * | 2002-07-30 | 2006-11-21 | Canon Kabushiki Kaisha | Electron emitting device manufacture method and image display apparatus manufacture method |
| JP2004152651A (ja) * | 2002-10-31 | 2004-05-27 | Canon Inc | 表面伝導型電子放出素子及び画像形成装置の製造方法 |
| US7314768B2 (en) | 2004-06-01 | 2008-01-01 | Canon Kabushiki Kaisha | Formation method of electroconductive pattern, and production method of electron-emitting device, electron source, and image display apparatus using this |
| US7858145B2 (en) * | 2004-08-31 | 2010-12-28 | Canon Kabushiki Kaisha | Method of manufacturing electroconductive member pattern, and methods of manufacturing electron source and image displaying apparatus each using the same |
| KR20060088373A (ko) * | 2005-02-01 | 2006-08-04 | 엘지.필립스 엘시디 주식회사 | 노즐 감시 장치를 구비한 잉크젯 인쇄장치 |
| US7960718B2 (en) * | 2006-07-10 | 2011-06-14 | Applied Nanotech Holdings, Inc. | Printable thin-film transistor for flexible electronics |
| US7879131B2 (en) * | 2006-08-15 | 2011-02-01 | Applied Nanotech Holdings, Inc. | Metal encapsulation |
| JP2009037757A (ja) * | 2007-07-31 | 2009-02-19 | Canon Inc | 導電性薄膜、電子放出素子及び画像表示装置 |
| JP2009043568A (ja) * | 2007-08-09 | 2009-02-26 | Canon Inc | 電子放出素子及び画像表示装置 |
| CN101471215B (zh) * | 2007-12-29 | 2011-11-09 | 清华大学 | 热电子源的制备方法 |
| US20100238980A1 (en) * | 2009-03-23 | 2010-09-23 | Cairns Douglas A | Signal Reception with Adjustable Processing Delay Placement |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6431332A (en) | 1987-07-28 | 1989-02-01 | Canon Kk | Electron beam generating apparatus and its driving method |
| JP3167072B2 (ja) | 1992-12-29 | 2001-05-14 | キヤノン株式会社 | 画像形成装置 |
| US5455597A (en) | 1992-12-29 | 1995-10-03 | Canon Kabushiki Kaisha | Image-forming apparatus, and designation of electron beam diameter at image-forming member in image-forming apparatus |
| CA2112431C (en) | 1992-12-29 | 2000-05-09 | Masato Yamanobe | Electron source, and image-forming apparatus and method of driving the same |
| EP0740324B1 (en) | 1993-12-22 | 1999-04-21 | Canon Kabushiki Kaisha | Method of manufacturing an electron-emitting device |
| JP3217629B2 (ja) | 1994-12-27 | 2001-10-09 | キヤノン株式会社 | 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法 |
| US5831387A (en) | 1994-05-20 | 1998-11-03 | Canon Kabushiki Kaisha | Image forming apparatus and a method for manufacturing the same |
| JP3402751B2 (ja) | 1994-05-30 | 2003-05-06 | キヤノン株式会社 | 電子源と、その製造方法及び該電子源を用いた画像形成装置 |
| KR100220133B1 (ko) | 1995-03-13 | 1999-09-01 | 미따라이 하지메 | 전자 방출 소자, 전자원 및 화상 형성 장치와 그 제조방법 |
| EP0736892B1 (en) | 1995-04-03 | 2003-09-10 | Canon Kabushiki Kaisha | Manufacturing method for electron-emitting device, electron source, and image forming apparatus |
| JP3397545B2 (ja) | 1995-10-06 | 2003-04-14 | キヤノン株式会社 | 電子放出素子の製造方法、電子放出素子、表示素子および画像形成装置 |
| JP3372720B2 (ja) | 1995-08-07 | 2003-02-04 | キヤノン株式会社 | 電子源基板および画像形成装置ならびにそれらの製造方法 |
| JP3229223B2 (ja) | 1995-10-13 | 2001-11-19 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置の製造法並びに電子放出素子製造用金属組成物 |
| US6005334A (en) * | 1996-04-30 | 1999-12-21 | Canon Kabushiki Kaisha | Electron-emitting apparatus having a periodical electron-emitting region |
| EP0901144B1 (en) * | 1997-09-03 | 2004-01-21 | Canon Kabushiki Kaisha | Electron-emitting device, electron source and image-forming apparatus |
| JP3169926B2 (ja) | 1998-02-13 | 2001-05-28 | キヤノン株式会社 | 電子源の製造方法 |
| JP3154106B2 (ja) * | 1998-12-08 | 2001-04-09 | キヤノン株式会社 | 電子放出素子、該電子放出素子を用いた電子源並びに該電子源を用いた画像形成装置 |
-
2002
- 2002-09-13 JP JP2002267607A patent/JP3703448B2/ja not_active Expired - Fee Related
- 2002-09-25 US US10/253,931 patent/US6992434B2/en not_active Expired - Fee Related
-
2005
- 2005-10-28 US US11/260,395 patent/US7442406B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003173731A (ja) | 2003-06-20 |
| US20060057279A1 (en) | 2006-03-16 |
| US20030062816A1 (en) | 2003-04-03 |
| US6992434B2 (en) | 2006-01-31 |
| US7442406B2 (en) | 2008-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7442406B2 (en) | Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof | |
| EP1596409B1 (en) | Electron-emitting device, electron source, image display apparatus, and their manufacturing method | |
| JP2000285801A (ja) | 電子放出素子の製造方法、該電子放出素子を用いた電子源および画像形成装置 | |
| JP4366235B2 (ja) | 電子放出素子、電子源及び画像表示装置の製造方法 | |
| US6582268B1 (en) | Electron-emitting device, electron source and manufacture method for image-forming apparatus | |
| US7755267B2 (en) | Electron emitting device having electroconductive thin film and high resistivity sheet | |
| JP3740485B2 (ja) | 電子放出素子、電子源、画像表示装置の製造方法及び駆動方法 | |
| KR100371064B1 (ko) | 전자 방출 소자의 제조 장치 | |
| JP3217949B2 (ja) | 電子放出素子、電子源、表示素子及び画像形成装置の製造方法 | |
| EP2120245A1 (en) | Electron emitter and image display apparatus | |
| JP3397569B2 (ja) | 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置 | |
| KR100934167B1 (ko) | 전자방출소자 및 화상표시장치 | |
| JP2004087399A (ja) | 外囲器及びその製造方法 | |
| JP2003068192A (ja) | 画像形成装置及びその製造方法 | |
| EP1032012B1 (en) | Electron-emitting device, electron source, and manufacture method for image-forming apparatus | |
| US6837768B2 (en) | Method of fabricating electron source substrate and image forming apparatus | |
| JP3919792B2 (ja) | 電子放出素子、電子源、画像表示装置、及び、それらの製造方法 | |
| JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
| JP3740479B2 (ja) | 画像表示装置とその製造方法 | |
| US8125134B2 (en) | Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus | |
| JP2006134592A (ja) | 電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JP2005294253A (ja) | 電子源基板及び画像形成装置 | |
| JP2004207123A (ja) | 電子放出素子の製造方法 | |
| JP2009037757A (ja) | 導電性薄膜、電子放出素子及び画像表示装置 | |
| JP2003178670A (ja) | 部材パターンの製造方法、電子源の製造方法、並びに画像表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |