KR100934167B1 - 전자방출소자 및 화상표시장치 - Google Patents

전자방출소자 및 화상표시장치 Download PDF

Info

Publication number
KR100934167B1
KR100934167B1 KR1020080076312A KR20080076312A KR100934167B1 KR 100934167 B1 KR100934167 B1 KR 100934167B1 KR 1020080076312 A KR1020080076312 A KR 1020080076312A KR 20080076312 A KR20080076312 A KR 20080076312A KR 100934167 B1 KR100934167 B1 KR 100934167B1
Authority
KR
South Korea
Prior art keywords
electron
conductive film
substrate
film
metal
Prior art date
Application number
KR1020080076312A
Other languages
English (en)
Other versions
KR20090015825A (ko
Inventor
타카시 이와키
츠요시 이베
마사히로 테라다
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090015825A publication Critical patent/KR20090015825A/ko
Application granted granted Critical
Publication of KR100934167B1 publication Critical patent/KR100934167B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0486—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2329/0489—Surface conduction emission type cathodes

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

절연성 기판 위에 형성된 한 쌍의 소자전극과, 상기 소자전극 간을 잇도록 형성된, 전자방출부를 가지는 도전성 막을 구비하고, 상기 도전성 막은 두께가 3nm 내지 50nm이고 귀금속과 비금속 산화물로 이루어지고, 상기 도전성 막에 포함되는 금속 중 상기 비금속의 비율은 30몰% 이상이며, 상기 도전성 막은 막 두께 방향으로 비금속 산화물의 농도 기울기를 가진다.
전자방출소자, 귀금속, 비금속, 도전성 막, 농도

Description

전자방출소자 및 화상표시장치{ELECTRON-EMITTING DEVICE AND IMAGE DISPLAY APPARATUS}
본 발명은 평면형 화상표시장치에 적용되는 전자방출소자와, 상기 전자방출소자를 사용하여 제조되는 화상표시장치에 관한 것이다.
표면 전도형 전자방출소자는, 기판 위에 형성된 소면적의 도전성 막에, 막 면에 평행하게 전류를 흘려보내는 것에 의해, 전자방출이 일어나는 현상을 이용하는 것이며, 이러한 도전성 막에는 미리 통전 처리(포밍)에 의해 전자방출부를 형성하는 것이 일반적이었다. 다시 말해, 도전성 막 양단에 직류전압 또는 1V/분 정도의 상당히 느린 상승전압을 인가 통전하여, 도전성 막을 국소적으로 파괴, 변형 혹은 변질시켜, 전기적으로 고저항의 상태로 한 전자방출부를 형성한다. 전자방출부에서는 도전성 막의 일부에 균열이 발생하고, 그 균열 부근에서 전자방출이 이루어진다.
상기의 표면 전도형 전자방출소자는, 구조가 단순하고 제조도 용이하여, 대면적에 걸쳐 다수 소자를 배열 형성할 수 있는 이점이 있다. 따라서, 이 특징을 살 릴 수 있는 여러 가지 응용이 연구되고 있다. 본 출원인은, 표면 전도형 전자방출소자의 제조 방법에 있어서, 대면적에 유리한 제조 방법으로서, 진공을 사용한 스퍼터링법이나 증착법에 의존하지 않고, 도전성 막을 형성하는 방법을 제안하고 있다. 그 일례는 유기금속 함유 용액을 스피너에 의해 기판 위에 도포한 후, 그 용액을 원하는 형상으로 패터닝하고, 유기금속을 열분해 하여 미립자로 이루어진 도전성 막을 얻는 방법이다. 또한, 본 출원인은 일본국 공개특허공보 특개 평8-171850호에, 버블 제트(등록상표)법이나 피에조 제트법 등의 잉크젯법에 의해, 기판 위에 유기금속 함유 용액의 액적을 부여하여, 원하는 형상의 도전성 막을 형성하는 방법을 제안하였다.
상기의 방법으로 형성된 도전성 막은, 금속 또는 금속 산화물의 미립자로 구성된 막, 또는, 연속성이 높은 막이 된다. 도전성 막은, 구성 재료 및 막 두께를 제어하는 것에 의해 전자방출소자로서 바람직한 저항의 범위로 제어되지만, 전술한 포밍 공정이나 전자방출효율의 관점에서 수nm 내지 수십nm의 박막일 것이 요구된다. 박막이어도 도전성 막의 막저항은, 전자방출 특성의 안정성 및 편차 억제의 관점에서, 저항 편차를 억제할 필요가 있다. 또한 시트저항으로 10kΩ/sq 내지 수백kΩ/sq 정도의 고저항의 도전성 막일 것이 요구된다.
그러나 전술한 방법으로 형성된 도전성 막은, 금속성분을 주체로 할 경우, 수nm 이하의 박막이면 저항이 극단적으로 변동하여 사용할 수 없다. 도전성 막이 수nm 이상의 안정된 저항을 나타내는 막 두께를 가지면, 시트저항으로 수kΩ/sq 이하의 저저항의 막밖에 얻을 수 없다. 금속 산화물을 주체로 하는 막의 경우에도 수 nm 이하의 박막이면 저항이 극단적으로 변동하여 사용할 수 없다. 또한, 도전성 막이 수nm 이상의 안정된 저항을 나타내는 막 두께를 가지는 경우, 수분 등의 표면 흡착의 유무에 따라 그 저항은 크게 변동한다. 진공 베이킹 등의 안정화 처리를 실시해도 막의 일부가 환원되어버린다. 그 때문에 안정적으로 시트저항으로 10kΩ/sq 내지 수백kΩ/sq 정도의 고저항의 도전성 막을 얻을 수는 없었다. 이에 따라, 상기 전자방출소자를 복수 배치한 전자원이 사용되면, 전자방출 특성의 편차가 큰 문제가 발생하는 경우가 있었다. 또 상기 전자원과 형광체 등의 화상형성부재를 대향해서 배치해 구성한 화상표시장치에 있어서도, 전자방출 특성의 편차는, 화상 품위의 저하로 이어져 문제가 되는 경우가 있었다.
본 발명은, 이러한 문제를 해결하기 위한 것으로, 두께가 수nm 내지 수십nm의 박막이며, 시트저항이 10kΩ/sq 내지 수백kΩ/sq의 고저항이고, 저항 편차가 적은 도전성 막을 구비한 전자방출소자를 제공하는 것을 목적으로 한다.
또한, 본 발명은 상기 전자방출소자를 사용하여, 양호한 표시 품위의 화상표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 형태는, 절연성 기판 위에 형성된 한 쌍의 소자전극과, 상기 소자전극 간을 접속하도록 형성된, 전자방출부를 가지는 도전성 막을 구비한 전자방출소자이며, 상기 도전성 막은 두께가 3nm 내지 50nm이고 귀금속과 비금속(base metal) 산화물로 이루어지고, 상기 도전성 막에 포함되는 금속 중 상기 비금속의 비율은 30몰% 이상이며, 상기 도전성 막은 막의 깊이방향으로 비금속 산화물의 농도가 감소하는 것을 특징으로 한다.
본 발명의 또 다른 형태는, 상기 전자방출소자가 복수 개 배치된 제1 기판과, 상기 전자방출소자와 대향해서 상기 전자방출소자로부터 방출된 전자가 조사되는 화상표시 부재가 배치된 제2 기판을 대향 배치시켜서 이루어진 것을 특징으로 하는 화상표시장치다.
본 발명의 또 다른 특징은 첨부된 도면을 참조해서 서술하는 다음의 실시예로부터 명확해질 것이다.
본 발명의 실시예 1은, 절연성 기판 위에 형성된 한 쌍의 소자전극과, 상기 소자전극 간을 접속하도록 형성된, 전자방출부를 갖는 도전성 막을 구비한 전자방출소자이며, 상기 도전성 막은 두께가 3nm 내지 50nm이고 귀금속과 비금속 산화물로 이루어지고, 상기 도전성 막에 포함되는 금속 중 상기 비금속의 비율은 30몰% 이상이며, 상기 도전성 막은 막의 깊이방향으로 비금속 산화물의 농도가 감소하는것을 특징으로 한다.
본 발명의 실시예 2는, 복수의 전자방출소자들이 배치된 제1 기판과, 상기 전자방출소자들과 대향해서 상기 전자방출소자들로부터 방출된 전자가 조사되는 화상표시 부재가 배치된 제2 기판을 대향 배치시켜서 이루어진 것을 특징으로 하는 화상표시장치다.
본 발명에 의하면, 두께가 3nm 내지 50nm이고 시트저항이 10kΩ/sq 내지 수백kΩ/sq로 균일한 도전성 막을 구비한 전자방출소자를 구성할 수 있어, 전기 특성의 편차가 적고, 보다 양호한 전기 특성을 나타내는 전자방출소자를 얻을 수 있다. 그 결과, 편차가 적은 품위가 높은 화상표시장치를 얻을 수 있다.
이하에 도면을 참조하여, 본 발명의 바람직한 실시예를 예시적으로 자세하게 설명한다. 단, 하기 실시예의 구성부품의 치수, 재질, 형상, 그 상대 배치 등은, 본 발명의 범위를 그것들에만 한정하는 취지의 것이 아니다.
본 발명의 전자방출소자는, 기본적으로 절연성 기판 위에 한 쌍의 소자전극과, 상기 소자전극 간을 접속하도록 형성된 도전성 막을 구비하고, 상기 도전성막에 전자방출부가 형성되어 있다.
도 1a 및 도 1b는, 본 발명의 전자방출소자의 일 구성예를 모식적으로 나타낸다. 도 1a는 평면도, 도 1b은 도 1a의 A-A' 단면도다. 도면 중, 1은 절연성 기판, 2, 3은 소자전극, 4는 도전성 막, 5는 도전성 막(4)에 형성된 전자방출부다.
기판(1)으로서는, 예를 들면 석영유리, Ｎａ 등의 불순물 함유량을 감소시킨 유리, 소다석회 유리, ＳｉＯ2를 표면에 형성한 유리 기판 및 알루미나 등의 세라믹 기판 등을 들 수 있다. 필요할 경우에는 상기 기판을 충분히 클리닝한 후, 실란 커플링제를 사용해서 기판 표면을 소수화 처리한다.
소자전극(2, 3)의 재료로서는, Pd, Pt, Ru, Ａｇ, Ａｕ, Ｔｉ, Ｉｎ, Ｃｕ, Ｃｒ, Ｆｅ, Ｚｎ, Ｓｎ, Ｔａ, Ｗ, Ｐｂ 등의 금속, PdＯ, ＳｎＯ2, Ｉｎ2Ｏ3, ＰｂＯ, Ｓｂ2Ｏ3 등의 산화물을 들 수 있다. 또한 ＨｆＢ2, ＺｒＢ2, ＬａＢ6, ＣｅＢ6, ＹＢ4, ＧｄＢ4 등의 붕화물, ＴｉＣ, ＺｒＣ, ＨｆＣ, ＴａＣ, ＳｉＣ, ＷＣ 등의 탄화물, ＴｉＮ, ＺｒＮ, ＨｆＮ 등의 질화물, Ｓｉ, Ｇｅ 등의 반도체, 카본 등을 들 수 있다.
소자전극(2, 3) 사이의 간격 L은, 수백Å 내지 수백μm이다. 소자전극(2, 3) 사이에 인가하는 전압은 낮은 것이 바람직하고, 재현 좋게 제조할 것이 요구되기 때문에, 바람직한 간격 L은 수백Å 내지 수μm이다.
본 발명에 따른 도전성 막(4)은, 귀금속과 비금속 산화물로 이루어지고, 상기 도전성 막(4)에 포함되는 금속 중 상기 비금속의 비율이 30atomic% 이상이며, 막의 깊이방향으로 비금속 산화물의 농도가 감소하는 것을 특징으로 한다. 귀금속으로서는, Ｐｔ, Pd, Ｉｒ, Ｒｈ로부터 선택되는 적어도 일종이, 비금속으로서는, V, Ｃｒ, Ｔｉ, Ｍｇ, Ｍｏ, Ｃａ, Ｂａ, Y, Ｉｎ으로부터 선택되는 적어도 일종이 바람직하게 사용된다.
전술한 바와 같이, 전자방출소자의 도전성 막(4)으로서는, 어느 방법에 의한 것이라도, 전술한 포밍 공정이나 전자방출효율의 관점에서 두께가 수nm 내지 수십nm인 것이 요구된다. 전자방출 특성의 안정성 및 편차 억제의 관점에서, 시트저항으로 10kΩ/sq 내지 수백kΩ/sq 정도의 고저항이며, 또한 저항 편차가 적은 도전성 막일 것이 요구된다. 보통 벌크 금속의 체적저항률은 1×10-7Ωｍ 정도이며, 3nm 내지 50nm의 막 두께로부터 단순하게 계산되는 막의 시트저항은 2Ω/sq 내지 30Ω/sq이 된다. 스퍼터 막, 증착막, 스핀·소성으로 제조된 막 등 일반적인 제조 방법으로 제조된 금속막은, 박막효과 등에 의해 저항이 수 배 내지 수십 배 증가하는 것은 잘 알려져 있다. 즉 실제로는 수십Ω/sq 내지 수kΩ/sq의 막밖에 얻을 수 없다. 1kΩ/sq 이상의 고저항 막은, 수nm 정도의 상당히 박막인 상태가 되기 때문에, 다수의 막을 작성했을 경우, 큰 편차를 가져버린다.
본 발명자들은 연구에 몰두한 결과, 귀금속과 비금속 산화물로 이루어지는 박막이 저항 편차가 작고, 금속의 벌크에 대한 저항률의 비가 100배 내지 100,000배인 도전성 막이 얻어진다는 것을 알아냈다. 다시 말해, 사용한 귀금속의 체적저항률이 1×10-7Ωｍ 정도이고 막 두께가 3nm 내지 50nm이면, 수kΩ/sq 내지 수백kΩ/sq의 시트저항을 안정적으로 얻을 수 있었고 복수의 막을 제조한 경우에도 편차를 줄일 수 있었다.
일반적으로 금속 내에 저항이 높은 금속 산화물을 첨가해 가면, 금속과 금속 산화물의 혼합물의 저항은 높아지지만, 저항을 제어하면서, 동시에 편차를 줄이는 것은 어렵다. 본 발명에 따른 도전성 막은, 상기 도전성 막에 포함되는 금속 중 비금속의 비율이 30몰% 이상이며, 막 두께 방향으로 비금속 산화물의 농도 기울기가 일어나기 때문에, 지나치게 고저항화하지 않는다. 따라서 도전성 막의 막 두께를 변화시키면, 저항 변화율보다도 막 두께 변화율 쪽이 커진다. 그 결과, 귀금속의 벌크에 대한 저항률의 비가 100배 내지 100,000배인 범위에서 그 막 두께에 따라, 편차가 적은 양호한 결과를 얻을 수 있다고 생각된다. 이러한 비금속 산화물의 농도 기울기는, 깊이 방향의 ＸＰＳ분석으로부터 확인된다.
본 발명에 따른 도전성 막의 제조 방법으로서는, 예를 들면 귀금속 및 비금속의 착체를 포함한 용액을 준비하고, 스핀 코트나 잉크젯법에 의해 기판 위에 도포하고, 가열 소성한다. 상기 용액을 조제할 때에, 도전성 막이 되었을 때에 필요한 비율에 맞추어, 귀금속 착체의 양과 비금속 착체의 양을 조정함으로써, 그 비율 의 도전성 막을 제조할 수 있다. 잉크젯법에 의해 용액을 기판 위에 도포할 때에는 용액의 금속농도와 액적 부여 횟수에 의해, 금속 존재량을 조제할 수 있다. 소성공정에는, 보통 사용되는 가열수단을 사용하면 되고, 소성온도는 250도 내지 500도다. 또한 소성시에 ＵＶ조사하는 것도 바람직하다. 이렇게 해서 얻어지는 막의 상태는 ＸＰＳ분석 및 X선 회절의 결과에 의해 확인된다.
이렇게 얻어진 도전성 막(4)에 전자방출부(5)를 형성하는 포밍 공정을 실행한다.
구체적으로는, 소정의 진공도 하에서 소자전극(2, 3) 사이에 전원(도시 생략)으로부터 통전하면, 도전성 막(4) 내에 구조가 변화된 틈(균열)이 형성된다. 이 틈 영역이 전자방출부(5)를 구성한다. 한편, 이 포밍에 의해 형성한 틈 부근에서도, 소정의 전압 하에서는 전자방출이 발생하지만, 이 조건에서는 전자방출 효율이 상당히 낮다.
통전 포밍의 전압 파형의 예를 도 2a 및 도 2b에 나타낸다. 전압 파형은, 특히 펄스파형이 바람직하다. 이것에는 펄스파 최고값을 정전압으로 한 펄스를 연속적으로 인가하는 도 2a에 나타낸 방법과, 펄스파 최고값을 증가시키면서 펄스를 인가하는 도 2b에 나타낸 방법이 알려져 있다.
우선, 펄스파 최고값을 정전압으로 했을 경우에 대해서 도 2a를 참조하여 설명한다. 도 2a에 있어서의 T1 및 T2는 각각 전압 파형의 펄스 폭과 펄스 간격이다. 보통, T1은 1μ초 내지 10ms, T2는 10μ초 내지 100ms의 범위에서 설정된다. 삼각파의 파고치(통전 포밍시의 피크 전압)는, 전자방출소자의 형태에 따라 적절히 선 택된다. 이러한 조건 하에, 예를 들면 수 초 내지 수십 분간 전압을 인가한다. 펄스파형은, 삼각파에 한정되는 것은 아니고, 구형파 등의 원하는 파형을 채용할 수 있다.
다음에 펄스파 최고값을 증가시키면서 전압 펄스를 인가할 경우에 대해서 도 2b를 참조하여 설명한다. 도 2b에 있어서의 T1 및 T2는, 도 2a에 나타낸 것과 마찬가지로 할 수 있다. 삼각파의 파고치(통전 포밍시의 피크 전압)는, 예를 들면 0.1V 스텝 정도씩, 증가시킬 수 있다.
펄스 전압 인가 중의 소자에 흐르는 전류를 측정해서 저항치를 구하고, 예를 들면 1MΩ 이상의 저항을 나타냈을 때에 통전 포밍을 종료시킬 수 있다.
그러나 이 상태에서는 전자발생 효율은 상당히 낮기 때문에, 전자방출효율을 상승시키기 위해서, 하기의 활성화 처리를 행하는 것이 바람직하다.
활성화 처리는, 탄소원자를 포함한 가스가 존재하는 적당한 진공도 하에서, 펄스 전압을 소자전극(2, 3) 사이에 반복해서 인가함으로써, 상기 가스에 유래하는 탄소 또는 탄소화합물을, 상기 틈(균열) 근방에 카본 막으로서 퇴적시키는 처리다.
본 공정에서는 예를 들면 카본원으로서 톨루니트릴(tolunitrile)을 사용하고, 슬로우 리크 밸브(slow leak valve)를 통과시켜서 진공공간 내에 도입하고, 1.3×10-4Ｐａ 정도를 유지한다. 도입하는 톨루니트릴의 압력은, 진공장치의 형상이나 진공장치에 사용되는 부재 등에 의해 약간 영향을 받지만, 1×10-5Ｐａ 내지 1×10-2Ｐａ 정도가 바람직하다.
도 3a 및 도 3b에, 활성화 공정에서 사용되는 전압 인가의 바람직한 일례를 게시했다. 인가하는 최대 전압값은, 10V 내지 20V의 범위에서 적절히 선택된다.
도 3a에 있어서, T1은 전압 파형의 양과 음의 펄스 폭, T2는 펄스 간격이며, 전압값은 양과 음의 절대값이 동일하게 설정되어 있다. 도 3b에 있어서, T1 및 T1'은 각각 전압 파형의 양과 음의 펄스 폭으로, T1>T1'이고, T2는 펄스 간격이며, 전압값은 양과 음의 절대값이 동일하게 설정되어 있다.
활성화 처리에 있어서는, 방출전류 Ie가 거의 포화에 달한 시점에서 전압 인가를 정지한 후, 슬로우 리크 밸브를 닫아, 활성화 처리를 종료한다.
이상의 공정에 의해 도 1a 및 도 1b에 나타낸 바와 같은 전자방출소자를 제조할 수 있다.
전술한 바와 같은 소자구성과 제조 방법에 의해 제작된 전자방출소자의 기본 특성에 대해서 도 4, 도 5를 사용하여 설명한다.
도 4는 전술한 구성을 가지는 전자방출소자의 전자방출 특성을 측정하기 위한 측정 평가 장치의 개략도다. 도 4에 있어서, 41은 소자에 소자전압 Vf를 인가하기 위한 전원, 40은 소자의 전극부를 흐르는 소자전류 If를 측정하기 위한 전류계, 44는 소자의 전자방출부에서 방출되는 방출전류 Ie를 포착하기 위한 애노드 전극이다. 43은 애노드 전극(44)에 전압을 인가하기 위한 고압전원, 42는 소자의 전자방출부에서 방출되는 방출전류 Ie를 측정하기 위한 전류계다.
전자방출소자의 소자전극(2, 3) 사이를 흐르는 소자전류 If, 및 애노드에의 방출전류 Ie의 측정시에는, 소자전극(2, 3)에 전원(41)과 전류계(40)를 접속하고, 상기 전자방출소자의 위쪽에 전원(43)과 전류계(42)를 접속한 애노드 전극(44)을 배치하고 있다.
본 전자방출소자 및 애노드 전극(44)은 진공장치(45) 내에 설치되고, 그 진공장치에는 배기 펌프(46) 및 진공계 등의 진공장치에 필요한 기기가 구비되어 있어, 원하는 진공상태에서 본 소자의 측정 평가를 행할 수 있게 되어 있다. 애노드 전극(44)의 전압은 1kV 내지 10kV, 애노드 전극과 전자방출소자와의 거리 H는 2mm 내지 8mm의 범위에서 측정된다.
도 4에 나타낸 측정 평가 장치에 의해 측정된 방출전류 Ie 및 소자전류 If와 소자전압 Vf의 관계의 전형적인 예를 도 5에 나타낸다. 방출전류 Ie와 소자전류 If는 크기가 현저히 다르지만, 도 5에서는 If, Ie의 변화의 정성적인 비교 검토를 위해, 리니어 스케일에서 세로축을 임의 단위로 표기했다.
본 전자방출소자는 방출전류 Ie에 대한 세 가지 특징이 있다.
우선 첫째로, 도 5로부터도 분명하게 나타낸 바와 같이, 어느 전압(이하 임계값전압이라고 부른다, 도 5 중의 Vth) 이상의 소자전압을 인가하면 급격하게 방출전류 Ie가 증가하는 반면, 인가 전압이 임계값전압 Vth 이하이면 방출전류 Ie가 거의 검출되지 않는다. 다시 말해, 본 소자는 방출전류 Ie에 대한 명확한 임계값전압 Vth를 가진 비선형소자로서의 특성을 나타낸다는 것을 알 수 있다.
두 번째로, 방출전류 Ie가 소자전압 Vf에 의존하기 때문에, 방출전류 Ie는 소자전압 Vf로 제어할 수 있다.
세 번째로, 애노드 전극(54)에 의해 포착되는 방출 전하는, 소자전압 Vf를 인가하는 시간에 의존한다. 다시 말해, 애노드 전극(54)에 포착되는 전하량은, 소자전압 Vf를 인가하는 시간에 의해 제어할 수 있다.
다음에 본 발명의 화상표시장치에 관하여 설명한다.
본 발명의 화상표시장치는, 상기 본 발명의 전자방출소자가 복수 개 배치된 제1 기판과, 상기 전자방출소자와 대향해서 상기 전자방출소자로부터 방출된 전자가 조사되는 화상표시 부재가 배치된 제2 기판을 대향 배치시켜서 이루어진다.
도 6은 본 발명의 화상표시장치의 일례의 표시 패널의 구성을 나타내는 사시도다. 도면 중 61은 전자원 기판, 62는 X방향 배선(상배선), 63은 Y방향 배선(하배선), 64는 전자방출소자다.
도 6에 나타낸 바와 같이, 리어 플레이트(제1 기판)(71) 위에, 복수 개의 전자방출소자(64)를 매트릭스 모양으로 배치하여 접속한 전자원 기판이 탑재된다. 각 전자방출소자의 구성은 도 1a와 같다.
또한 도 6에 있어서, 유리 기판으로 이루어진 페이스 플레이트(제2 기판)(73)의 내면에 형광막(화상표시 부재)(74)과 금속 백(75) 등이 형성되어 있다. 72는 지지 프레임이다. 리어 플레이트(71), 지지 프레임(72) 및 페이스 플레이트(73)를 플리트 글라스에 의해 접착하고, 400도 내지 500도로, 10분 이상 소성함으로써 밀봉 부착하여, 싸개(77)를 구성한다.
페이스 플레이트(73)와 리어 플레이트(71)의 사이에, 스페이서라 불리는 지지체(도시 생략)를 설치함으로써, 대면적 패널의 경우에도 대기압에 대하여 충분한 강도를 가지는 싸개(77)를 구성할 수도 있다.
도 7은 페이스 플레이트(73)의 형광막(74)의 설명도다. 형광막(74)은, 모노크롬의 경우에는 형광체만으로 이루어진다. 컬러의 형광막의 경우에는, 형광막(74)은 형광체의 배열에 의해 블랙 스트라이프 또는 블랙 매트릭스 등이라 불리는 흑색 도전체(81)와 형광체(82)로 구성된다. 블랙 스트라이프 또는 블랙 매트릭스가 설치되는 목적은, 컬러 표시의 경우 필요한 삼원색 형광체의, 각 형광체(82) 사이의 색이 다른 부분을 검게 함으로써 혼색 등이 눈에 덜 띄게 하는 것이다. 또한 블랙 스트라이프 또는 블랙 매트릭스는 형광막(74)에 있어서의 외광 반사에 의한 콘트라스트의 저하를 억제하기 위해 설치된다.
형광막(74)의 내면측에는 보통 금속 백(75)이 설치된다. 금속 백의 목적은, 형광체의 발광 중 내면측에의 빛을 페이스 플레이트(73)측에 경면 반사함으로써 휘도를 향상시키는 것, 전자빔 가속 전압을 인가하기 위한 애노드 전극으로서 작용하는 것 등이다. 금속 백(75)은, 형광막 제작 후, 형광막의 내면측 표면의 평활화처리(보통 필밍이라고 불린다)를 행하고, 그 후 Al을 진공증착 등으로 퇴적함으로써 제작할 수 있다.
상기의 싸개(77)를 봉할 때, 컬러의 경우에는 각 색의 형광체와 전자방출소자를 대응시켜야 하기 때문에, 상하 기판을 서로 부딪는 등으로 충분한 얼라인먼트를 행할 필요가 있다.
밀봉 부착시의 진공도는 10-5Ｐａ 정도의 진공도가 요구되는 것 외에, 싸개(77)의 밀봉 후의 진공도를 유지하기 위해서, 게터(getter)처리를 행할 경우도 있다. 이것은, 싸개(77)의 밀봉을 행하는 직전 또는 밀봉 후에, 저항가열 또는 고주파가열 등의 가열법에 의해, 싸개 내의 소정의 위치(도시 생략)에 배치된 게터를 가열하여, 증착막을 형성하는 처리다. 게터는 보통 Ｂａ 등이 주성분이며, 상기 증착막의 흡착 작용에 의해, 진공도를 유지하는 것이다.
본 발명의 전자방출소자의 기본적 특성에 의하면, 전자방출부로부터의 방출 전자는, 임계값전압 이상에서는 대향하는 전극 간에 인가하는 펄스형 전압의 파고치와 폭에 의해 제어된다. 그 중간값에 의해서도 전류량이 제어되어, 중간조 표시가 가능하게 된다.
다수의 전자방출소자를 배치했을 경우, 주사선신호에 의해 선택 라인을 결정하고, 각 정보신호 라인을 통해서 각각의 소자에 상기 펄스형 전압을 적절히 인가하면, 임의의 소자에 적절히 전압을 인가할 수 있고, 이에 따라 각 소자를 ＯＮ 할 수 있다.
중간조를 가지는 입력 신호에 따라 전자방출소자를 변조하는 방식으로서는, 전압 변조 방식, 펄스 폭 변조 방식을 들 수 있다.
이하에 구체적인 구동장치에 관하여 설명한다.
단순 매트릭스 배치의 전자원 기판을 사용해서 구성한 표시 패널을 이용한 ＮＴＳＣ방식의 텔레비전 신호에 근거한 텔레비전 표시용의 화상표시장치의 구성예를, 도 8에 나타낸다.
도 8에 있어서, 91은 도 7에 나타낸 바와 같은 화상표시 패널, 92는 주사회로, 93은 제어회로, 94는 시프트 레지스터, 95는 라인 메모리, 96은 동기신호 분리 회로, 97은 정보신호 발생기, Va는 직류전압원이다.
전자원 기판을 사용한 화상표시 패널(91)의 X방향 배선에는, 주사선신호를 인가하는 Ｘ드라이버의 주사회로(92)가, Y방향 배선에는 정보신호를 인가하는 Ｙ드라이버의 정보신호 발생기(97)가 접속되어 있다.
전압 변조 방식을 실시하기 위해서는, 정보신호 발생기(97)로서, 일정한 폭의 전압 펄스를 발생하고, 입력되는 데이터에 따라, 적절히 펄스의 파고치를 변조하는 회로를 사용한다. 펄스 폭 변조 방식을 실시하기 위해서는, 정보신호 발생기(97)로서는, 일정한 파고치의 전압 펄스를 발생하고, 입력되는 데이터에 따라, 적절히 전압 펄스의 폭을 변조하는 회로를 사용한다.
제어회로(93)는, 동기신호 분리회로(96)로부터 보내지는 동기신호 Ｔｓｙｎｃ에 근거하여 각 부에 대하여 Ｔｓｃａｎ, Ｔｓｆｔ 및 Ｔｍｒｙ의 각 제어신호를 발생한다.
동기신호 분리회로(96)는, 외부에서 입력되는 ＮＴＳＣ방식의 텔레비전 신호로부터, 동기신호성분과 휘도신호성분을 분리하기 위한 회로다. 휘도신호성분은, 동기신호에 동기해서 시프트 레지스터(94)에 입력된다.
시프트 레지스터(94)는, 시계열적으로 직렬로 입력되는 상기 휘도신호를, 화상의 1라인마다 직렬/병렬 변환하고, 제어회로(93)로부터 보내지는 시프트 클럭 Ｔｓｆｔ에 근거하여 동작한다. 직렬/병렬 변환된 화상 1라인 분의 데이터(n개의 전자방출소자의 구동 데이터에 상당)는, n개의 병렬 신호로서 상기 시프트 레지스터(94)에서 출력된다.
라인 메모리(95)는, 화상 1라인 분의 데이터를 필요한 시간 동안 기억하기 위한 기억장치이며, 기억된 내용은 정보신호 발생기(97)에 입력된다.
정보신호 발생기(97)는, 각각의 휘도신호에 따라 각각의 전자방출소자를 적절히 구동하기 위한 신호원이다. 그 출력 신호는 Y방향 배선을 통해서 표시 패널(91) 내에 들어가고, 주사회로(92)에 의해 선택중인 X방향 배선과의 교점에 있는 각각의 전자방출소자에 인가된다.
X방향 배선을 순차 주사하는 것에 의해, 패널 전체 면의 전자방출소자를 구동할 수 있다.
이상과 같이 본 발명에 의한 화상표시장치에서는, 각 전자방출소자에 XY방향 배선을 통해, 전압을 인가함으로써 전자를 방출시킨다. 한편, 직류전압원 Va에 접속된 고압단자 Ｈｖ를 통해, 애노드 전극인 금속 백(75)에 고압을 인가하여, 발생한 전자빔을 가속한다. 형광막(74)에 전자빔을 충돌시킴으로써 화상을 표시할 수 있다.
여기에서 서술한 화상표시장치의 구성은, 본 발명의 화상표시장치의 일례이며, 본 발명의 기술사상에 기초하여 여러 가지 변형이 가능하다. 입력 신호에 관해서는 ＮＴＳＣ방식을 들었지만, 입력 신호는 이것에 한정되지 않고, 본 발명은 ＰＡＬ, ＨＤＴＶ 등에도 적용될 수 있다.
(실시예 1)
도 1에 나타내는 구성의 전자방출소자를 제작하는 공정을, 전자방출부(5)를 형성하기 전의 공정까지 행했다.
기판(1)으로서, 알칼리 성분이 적은 ＰＤ-200(상품명, 아사히가라스(주)사 제조)의 2.8mm 두께 유리를 사용하고, 이 위에 나트륨 블록층으로서 ＳｉＯ2막 100nm을 도포 소성한 것을 사용했다.
이어서 유리 기판(1) 위에, 스퍼터링법에 의해 기초층으로서 티타늄 Ｔｉ의 막을 5nm, 그리고 백금 Ｐｔ의 막을 40nm 성막했다. 그 후에 포토레지스트를 도포하고, 노광, 현상, 에칭의 일련의 포토리소그래픽법에 의해 패터닝 해서 소자전극(2, 3)을 형성했다.
본 예에서는 소자전극의 간격 L=10μm, 폭 W=100μm로 했다.
상기 기판을 충분히 클리닝 한 후, 디아세톡시 디메틸 실란의 증기를 포화시킨 용기 내에 기판을 설치하고, 실온(약 25도)에서 30분간 방치했다. 그 후에 기판을 용기로부터 추출해서 120도로 15분간 가열하고, 기판 위에 실란 커플링제에 의한 표면처리를 했다.
다음에 팔라듐-프롤린 착체(complex) 0.624g, 크롬 ＥＤＴＡ 착체 0.286g, 88% 비누화 폴리비닐알코올(평균 중합도 500) 0.1g, 에틸렌 글리콜 2g, 2-프로판올 15g을 물에 용해시켜서 100g의 용액으로 했다. 용해 후 그 용액을 포어(pore) 사이즈 0.25μm의 멤브레인 필터로 여과하여 팔라듐/크롬 화합물 용액(Pd금속과 Cr금속의 몰비는 70:30의 용액)으로 했다. 이 용액을 피에조 소자를 사용한 잉크젯 분사 장치를 사용해 닷(dot) 지름이 60μm가 되도록 조정해서 소자전극(2, 3) 사이에 부여했다. 닷(액적) 수를 변화시킨 기판도 준비했다. 대기분위기 350도의 오븐 내에 서 30분 가열해서 상기 Pd, Ｃｒ의 산화물을 소자전극(2, 3) 사이에 형성했다.
기판을 진공 챔버에 넣고, 기판온도 300도, 1×10-5Ｐａ이하로 10시간 베이크했다. 얻어진 Pd와 Ｃｒ산화물로 이루어진 도전성 막의 소자 길이를 광학현미경으로 관찰해서 측정한 결과, 닷 지름은 60μm이었다. 이 도전성 막의 시트저항을 측정한 결과, 4닷으로 2.60kΩ/sq, 3닷으로 2.94kΩ/sq, 2닷으로 4.80kΩ/sq이었다.
각각의 도전성 막에 대해서 X선 마이크로애널라이저 장치(ＥＰＭＡ)로 정량 분석을 행해 Pd 및 Cr금속의 존재량을 정량했다. 원소 존재량은 4닷으로 60.3×1015, 3닷으로 43.3×1015, 2닷으로 28.6×1015atoms/cm2였다.
상기의 결과를 사용하여, 가로축에 원소 존재량, 세로축에 시트저항의 역수를 취하고, 플롯 하여, 그 근사 직선을 구했다(이하, 컨덕턴스 커브라고 부른다). 도 9에 상기 컨덕턴스 커브를 나타낸다.
컨덕턴스 커브는, 금속 존재량과 저항치의 역수와의 관계를 나타낸다. 금속 존재량이 증가하면 저항치는 작아지고 저항치의 역수는 증가한다. 금속 존재량이 감소하면 저항치는 커진다. 존재량 0에서는 저항은 무한대가 되고, 그 역수는 0이 된다. 이상계에서 컨덕턴스 커브는 원점을 지나가는 직선이다. 일반적으로는 금속 존재량이 0이 되기 전에 저항은 커지고, y절편은 -의 값이 된다. x축과 교차하는 곳이 데드 레이어이며, 금속이 존재하고 있어도 저항이 무한대가 되는 곳이다. 본 발명의 재료는 2 내지 4닷의 범위에서 금속 존재량이 감소해도 데드 레이어가 나타 나지 않는 재료다. 본 발명의 재료는 데드 레이어가 +의 값이 된다.
본 예에서는 근사 곡선의 ｙ절편은 +의 값이었다. 또 막의 상태는 ＸＰＳ분석으로부터 깊이 방향으로 Ｃｒ의 존재량이 감소하고 있다는 것을 알았다.
(실시예 2)
팔라듐-프롤린 착체 0.491g, 크롬ＥＤＴＡ 착체 0.579g, 88% 비누화 폴리비닐알코올(평균 중합도 500) 0.1g, 에틸렌 글리콜 2g, 2-프로판올 15g을 물에 용해시켜서 100g의 용액으로 했다. 용해 후 그 용액을 포어 사이즈 0.25μm의 멤브레인 필터로 여과한 팔라듐/크롬 화합물 용액(Pd금속과 Cr금속의 몰비는 65:35의 용액)으로 하고 실시예 1과 같은 방법으로, 닷 수를 변화시켜서 기판에 도포했다. 350도 소성 후, 진공 챔버에 넣어서 330도 10시간 베이크했다. 그리고 저항을 측정했다. 얻어진 도전성 막의 시트저항은 2닷으로 13.5kΩ/sq, 3닷으로 8.87kΩ/sq, 4닷으로 7.20kΩ/sq이었다. 또 ＥＰＭＡ에 의해 금속 존재량을 정량하여, 원소 존재량을 구했다. 결과는 2닷으로 38.6×1015, 3닷으로 56.8×1015, 4닷으로 75.9×1015atoms/cm2이었다.
실시예 1과 마찬가지로, 상기의 결과를 사용하여, 가로축에 원소 존재량, 세로축에 시트저항의 역수를 취해서 플롯 하고, 그 컨덕턴스 커브를 구했다. 그 결과, 근사 곡선의 ｙ절편은 +의 값이었다. 또 막의 상태는 ＸＰＳ분석으로부터 깊이 방향으로 Ｃｒ의 존재량이 감소하고 있다는 것을 알았다.
(실시예 3)
팔라듐-프롤린 착체 0.453g, 크롬ＥＤＴＡ 착체 0.662g, 88% 비누화 폴리비닐알코올(평균 중합도 500) 0.1g, 에틸렌 글리콜 2g, 2-프로판올 15g을 물에 용해시켜서 100g의 용액으로 했다. 용해 후 그 용액을 포어 사이즈 0.25μm의 멤브레인 필터로 여과한 팔라듐/크롬 화합물 용액(Pd금속과 Cr금속의 몰비는 60:40의 용액)로 하고 실시예 1과 같은 방법으로, 닷 수를 변화시켜서 기판에 도포했다. ＵＶ조사하면서 350도 소성 후, 진공 챔버에 넣어서 350도 10시간 베이크했다. 그리고 저항을 측정했다. 얻어진 도전성 막의 시트저항은, 2닷으로 46.1kΩ/sq, 3닷으로 31.5kΩ/sq, 4닷으로 24.4kΩ/sq이었다. 또 ＥＰＭＡ에 의해 금속 존재량을 정량하여, 원소 존재량을 구했다. 2닷으로 45.2×1015, 3닷으로 64.1×1015, 4닷으로 87.4×1015atoms/cm2이었다.
실시예 1과 마찬가지로, 상기의 결과를 사용하여, 가로축에 원소 존재량, 세로축에 시트저항의 역수를 취해서 플롯 하고, 그 컨덕턴스 커브를 구했다. 그 결과, 근사 곡선의 ｙ절편은 +의 값이었다. 또 막의 상태는 ＸＰＳ분석으로부터 깊이 방향으로 Ｃｒ의 존재량이 감소하고 있다는 것을 알았다.
(실시예 4)
팔라듐-프롤린 착체 0.507g, 크롬ＥＤＴＡ 착체 0.543g, 88% 비누화 폴리비닐알코올(평균 중합도 500) 0.1g, 에틸렌 글리콜 2g, 2-프로판올 15g을 물에 용해시켜서 100g의 용액으로 했다. 용해 후 그 용액을 포어 사이즈 0.25μm의 멤브레인 필터로 여과한 팔라듐/크롬 화합물 용액(Pd금속과 Cr금속의 몰비는 50:50의 용액) 으로 하고 실시예 1과 같은 방법으로, 닷 수를 변화시켜서 기판에 도포했다. ＵＶ조사하면서 350도 소성 후, 진공 챔버에 넣어서 330도 10시간 베이크했다. 그리고 저항을 측정했다. 얻어진 도전성 막의 시트저항은, 2닷으로 280kΩ/sq, 3닷으로 205kΩ/sq, 4닷으로 162kΩ/sq이었다. ＥＰＭＡ에 의해 금속 존재량을 정량하여, 원소 존재량을 구했다. 2닷으로 44.2×1015, 3닷으로 66.4×1015, 4닷으로 86.5×1015atoms/cm2이었다.
실시예 1과 마찬가지로, 상기의 결과를 사용하여, 가로축에 원소 존재량, 세로축에 시트저항의 역수를 취해서 플롯 하고, 그 컨덕턴스 커브를 구했다. 그 결과, 근사 곡선의 ｙ절편은 +의 값이었다. 또 막의 상태는 ＸＰＳ분석으로부터 깊이 방향으로 Ｃｒ의 존재량이 감소하고 있다는 것을 알았다.
(실시예 5)
잉크젯 분사 장치로 부여하는 팔라듐/크롬 화합물 용액을, 이하의 백금/크롬 화합물 용액으로 교체해서 실시예 1과 같은 실험을 했다.
아세트산백금 모노에탄올 착체 0.412g, 크롬ＥＤＴＡ 0.662g, 88% 비누화 폴리비닐알코올(평균 중합도 500) 0.1g, 에틸렌 글리콜 2g, 2-프로판올 15g을 물에 용해시켜서 100g의 용액으로 했다. 용해 후 그 용액을 포어 사이즈 0.25μm의 멤브레인 필터로 여과한 백금/크롬 화합물 용액(Pt금속과 Cr금속의 몰비는 60:40의 용액)으로 하고 실시예 1과 같은 방법으로, 닷 수를 변화시켜서 기판에 도포했다. 그 용액을 350도로 대기중에서 소성했다. 시트저항을 측정한 결과, 2닷으로 44.3kΩ /sq, 3닷으로 24.1kΩ/sq, 4닷으로 19.0kΩ/sq이었다. ＥＰＭＡ에 의해 금속 존재량을 정량하여, 원소 존재량을 구했다. 2닷으로 20.0×1015, 3닷으로 32.5×1015, 4닷으로 45.0×1015atoms/cm2이었다.
실시예 1과 마찬가지로, 상기의 결과를 사용하여, 가로축에 원소 존재량, 세로축에 시트저항의 역수를 취해서 시트저항값, 원소 존재량을 플롯 하고, 그 컨덕턴스 커브를 구했다. 그 결과, 근사 곡선의 ｙ절편은 +의 값이었다. 또 막의 상태는 ＸＰＳ분석으로부터 깊이 방향으로 Ｃｒ의 존재량이 감소하고 있다는 것을 알았다.
마찬가지로, V, Ｃｒ, Ｔｉ, Ｍｇ, Ｍｏ, Ｃａ, Ｂａ, Y, Ｉｎ에 대해서도, 팔라듐-프롤린 착체와 ＥＤＴＡ 착체를 70:30의 비율로 섞은 용액을 준비했다. 상기 용액을 잉크젯 분사 장치로, 2닷, 3닷, 4닷으로 기판에 도포했다. 350도 소성 후, 기판을 진공 챔버에 넣고 300도로 10시간 베이크했다. 그리고 얻어진 도전성 막의 시트저항을 측정했다. 실시예 1과 마찬가지로, 가로축에 원소 존재량, 세로축에 시트저항의 역수를 취해서 플롯 하고, 그 컨덕턴스 커브를 구했다. 그 결과, 근사 곡선의 ｙ절편은 +의 값이었다.
이상과 같이 본 발명의 도전성 막에 있어서는, 컨덕턴스 커브의 ｙ절편이 +의 값이고, 저항 변화율보다 막 두께 변화율 쪽이 컸다.
(실시예 6)
도 10과 같이 유리 기판(101) 위에 스퍼터링법 및 리프트 오프법을 사용해서 두께 40nm의 Ｐｔ로 이루어진 소자전극(2, 3)을 형성했다.
페이스트 재료(노리타케(주) 제조 ＮＰ-4035C)를, 스크린인쇄의 방법을 사용해서 기판 위에 인쇄하고, 450도의 소성을 가함으로써 도 11과 같이 두께 10μm의 Y방향 배선(63)을 형성했다. Y방향 배선(63)은 소자전극(2)과 도통하도록 했다.
페이스트 재료(노리타케(주) 제조 ＮＰ-7710)를, 스크린인쇄의 방법을 사용해서 기판 위에 인쇄하고, 570도의 소성을 가함으로써 도 12와 같이 두께 20μm의 절연막(102)을 형성했다.
페이스트 재료(노리타케(주) 제조 ＮＰ-4035C)를, 스크린인쇄의 방법을 사용해서 기판 위에 인쇄하고, 450도의 소성을 가함으로써 도 13과 같이 두께 10μm의 X방향 배선(62)을 형성했다. X방향 배선(62)과 소자전극(3)은 도통하도록 했다. Y방향 배선(63)과 X방향 배선(62)은, 절연막(102)에 의해 절연되도록 했다. 이상과 같이 해서 100×100의 매트릭스 기판을 제작했다.
이상과 같이 준비된 소자전극(2, 3) 및 배선(62, 63)이 형성된 기판을 세정한 후, 표면처리를 실행했다. 표면처리공정은 후술하는 잉크젯 분사 장치에 의한 도전성 막 제작 공정에 있어서, 액적의 형상을 안정시키고, 균일하게 할 목적으로 행해진다. 구체적으로는 디메틸 디메톡시실란의 포화증기로 채워진 용기 내에, 기판을 실온(약 25도)에서 30분 방치하여 행했다.
기판의 표면처리를 마친 후, 기판상의 소자전극(2, 3) 사이에, 실시예 3에서 사용한 팔라듐/크롬 화합물 용액을 4방울씩 부여했다. 이 때 부여된 액적은 기판상에서 소자전극(2, 3)의 단부를 각각 포함한 영역에 직경 60μm의 원형으로 퍼져서 부착 액적을 형성했다.
액적의 부여 후, 기판을 대기분위기 350도의 오븐 내에서 30분 가열한 후, 진공 챔버 내에 330도에서 10시간 유지하고, 실온까지 온도를 하강시켰다. 팔라듐과 산화크롬으로 이루어진 도전성 막(4)을 소자전극(2, 3)을 연결하는 영역에 형성했다(도 14).
기판을 챔버로부터 추출하고, 소자전극(2, 3)과 배선(62, 63)과의 연결을 레이저 처리했다. 그 후, 20라인 분의 소자(2000 소자)에 대해서 개별적으로 시트저항을 측정한 결과, 24.4±1kΩ/sq이었으며, 저항 편차는 ±4%이었다.
(실시예 7)
실시예 6과 마찬가지로, 유리 기판(101) 위에 소자전극(2, 3)과 배선(62, 63)을 형성하고, 실시예 3에서 사용한 팔라듐/크롬 화합물 용액을 잉크젯 분사 장치를 사용해서 소자전극(2, 3) 사이에 4방울씩 부여했다.
이어서, 기판을 ＵＶ조사하면서 대기압분위기에서 350도의 오븐 내에서 30분 가열했다. 이렇게 해서 형성한 기판을, 진공 챔버 내에 유지했다. X방향 배선(62)과 Y방향 배선(63)은 챔버 내에서 각각 프로브 군과 접속하여, 챔버 외부에서 통전 처리 및 저항 측정이 가능한 상태로 했다. 챔버 내부의 배기는 터보 분자펌프 및 스크롤 펌프에 의해 행하고, 챔버 내부의 압력이 1×10-6Ｐａ 이하에 달할 때까지 배기를 행했다. 이어서 스테이지의 온도를 상승시켜서, 기판을 가열했다. 가열은 실온으로부터 300도까지 3시간에 상승시키고, 300도를 10시간 유지했다. 그 후 온 도를 하강시키고, 가열을 종료했다. 진공중에 있어서의 가열공정에 의해 산화팔라듐은 환원되었고, 팔라듐, 크롬산화물로 이루어지는 도전성 막(4)이 형성되었다.
이어서 챔버 내부를 진공으로 유지한 상태에서, 이하의 포밍 공정에 의해 도전성 막(4)에 전자방출부(5)를 형성했다.
각 소자에 인가되는 전압은 구형파다. 펄스 폭 0.1ｍｓ, 펄스 간격 50ｍｓ의 펄스를 인가했다. 전압은 1V로부터 시작하고, 5초마다 0.1V씩 증가시켜, 20V까지 인가한 후, 전압 인가를 종료했다. 전압을 증가시키는 과정에서, 약 13V 내지 15V 정도 인가한 시점에서, 통전에 의한 줄 열의 영향으로 도전성 막(4)에 포밍 갭(gap)이 형성되고, 전압 인가 종료시에는 전 라인의 도전성 막(4)의 저항치가 1MΩ 이상까지 상승했다. 이렇게 해서, 도 15와 같이 도전성 박막(4)의 중앙부에 전자방출부(5)를 형성했다.
계속해서 챔버 내부에 톨루니트릴 증기를 분압 1.3×10-4Ｐａ로 도입하고, 도전성 막(4)에 펄스 전압을 인가하고, 30분간 활성화를 행했다. 18V, 1ｍｓ의 사각형 펄스와, -18V, 1ｍｓ의 사각형 펄스를 교대로 100Hz로 인가했다. 이 처리는 기판 위에 형성된 전자방출부(5)의 근방에 카본을 퇴적시켜, 전자방출량을 증대시키기 위한 것이다. 활성화 공정 중의 소자전류의 증대의 모양을 관찰한 결과, 전 도전성 막(4)에 걸쳐 균일한 전류의 증대가 나타났다.
이상에 의해 기판상에서 각각의 전자방출소자의 전자방출효율에 불균일이 없는 표면 전도형 전자원 기판을 형성할 수 있었다.
또한 이 전자원 기판을 사용하여, 도 6에 나타내는 바와 같은 화상표시장치를 제조했다. 표면 전도형 전자원 기판을 유리재로 이루어진 리어 플레이트(71), 지지 프레임(72), 페이스 플레이트(73) 내에 넣고, 각 부재를 접착했다. 접착에는 플리트 글라스를 사용하고, 450도로 가열해서 각 부재를 접착했다. 페이스 플레이트(73)의 내측에는 금속 백(75)과, 형광막(74)이 형성되고, 금속 백(75)에 접속된 고압단자가 표시 패널 외부로 인출되는 구조로 했다. 전자원 기판(61) 위에 형성된 배선(62, 63)은, 표시 패널 외부로 연장되는 X방향 단자 Ｄｘ1 내지 Ｄｘｍ, Y방향 단자 Ｄｙ1 내지 Ｄｙｎ에 접속되는 구조로 했다. 또한 도시 하지 않은 배기관을 통해 진공펌프를 사용해서 내부의 공기를 배기했다. 배기관을 가스버너로 용착시켜, 화상표시장치를 완성시켰다. 이 화상표시장치의 금속 백(75)에는, 고압단자를 통해서 4kV의 전위를 주고, X방향 단자 Ｄｘ1 내지 Ｄｘｍ, Y방향 단자 Ｄｙ1 내지 Ｄｙｎ에 화상신호를 입력함으로써 화상표시를 행했다.
그 결과, 표시 화면 전체 면에 걸쳐, 불균일이 없는 균일한 표시를 얻을 수 있는 것이 관찰되었다.
본 발명은 실시예를 참조해서 설명했지만, 본 발명은 기재된 실시예에 한정되어서는 안 된다. 다음 청구항의 범위는 광대한 범위로 해석되어 변형과 동등 구조와 기능을 포함한다.
도 1a 및 도 1b는 본 발명의 전자방출소자의 일례의 구성을 모식적으로 나타낸 도면이다.
도 2a 및 도 2b는 본 발명에 따른 통전 포밍의 전압 파형을 도시한 도면이다.
도 3a 및 도 3b는 본 발명에 따른 활성화 처리에서 사용되는 전압 파형을 도시한 도면이다.
도 4는 본 발명의 전자방출소자의 전자방출 특성을 측정하기 위한 측정 평가 장치의 개략도다.
도 5는 본 발명의 전자방출소자의 전자방출 특성을 도시한 도면이다.
도 6은 본 발명의 화상표시장치의 표시 패널의 구성을 나타내는 사시도다.
도 7a 및 도 7b는 본 발명의 화상표시장치의 구성 부재인 형광막의 설명도다.
도 8은 본 발명의 화상표시장치의 일례의 구성예를 도시한 도면이다.
도 9는 본 발명의 실시예에서 제작한 도전성 막의 원소 존재량과 시트저항과의 관계를 나타내는 컨덕턴스 커브를 도시한 도면이다.
도 10은 본 발명의 실시예에 있어서의 전자원 기판의 제조 공정을 나타내는 평면 모식도다.
도 11은 본 발명의 실시예에 있어서의 전자원 기판의 제조 공정을 나타내는 평면 모식도다.
도 12는 본 발명의 실시예에 있어서의 전자원 기판의 제조 공정을 나타내는 평면 모식도다.
도 13은 본 발명의 실시예에 있어서의 전자원 기판의 제조 공정을 나타내는 평면 모식도다.
도 14는 본 발명의 실시예에 있어서의 전자원 기판의 제조 공정을 나타내는 평면 모식도다.
도 15는 본 발명의 실시예에서 제작한 전자원 기판을 나타내는 평면 모식도다.

Claims (4)

  1. 절연성 기판 위에 형성된 한 쌍의 소자전극과,
    상기 소자전극 간을 접속하도록 형성된, 전자방출부를 갖는 도전성 막을 구비하고,
    상기 도전성 막은 두께가 3nm 내지 50nm이고 귀금속과 비금속 산화물로 이루어지고,
    상기 도전성 막에 포함되는 금속 중 상기 비금속의 비율은 30몰% 이상이며,
    상기 도전성 막은, 막의 깊이방향으로 비금속 산화물의 농도가 감소하는 것을 특징으로 하는 전자방출소자.
  2. 제 1항에 있어서,
    상기 귀금속이, Ｐｔ, Pd, Ｉｒ, Ｒｈ로부터 선택되는 적어도 일종인 것을 특징으로 하는 전자방출소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 비금속이, V, Ｃｒ, Ｔｉ, Ｍｇ, Ｍｏ, Ｃａ, Ｂａ, Y, Ｉｎ으로부터 선택되는 적어도 일종인 것을 특징으로 하는 전자방출소자.
  4. 제 1항에 따른 복수의 전자방출소자들이 배치된 제1 기판과,
    상기 전자방출소자들로부터 방출된 전자가 조사되는 화상표시 부재를 갖고, 상기 제1 기판에 대향 배치된 제2 기판을 구비한 것을 특징으로 하는 화상표시장치.
KR1020080076312A 2007-08-09 2008-08-05 전자방출소자 및 화상표시장치 KR100934167B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007207347A JP2009043568A (ja) 2007-08-09 2007-08-09 電子放出素子及び画像表示装置
JPJP-P-2007-00207347 2007-08-09

Publications (2)

Publication Number Publication Date
KR20090015825A KR20090015825A (ko) 2009-02-12
KR100934167B1 true KR100934167B1 (ko) 2009-12-29

Family

ID=39870020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076312A KR100934167B1 (ko) 2007-08-09 2008-08-05 전자방출소자 및 화상표시장치

Country Status (5)

Country Link
US (1) US7952265B2 (ko)
EP (1) EP2023369B1 (ko)
JP (1) JP2009043568A (ko)
KR (1) KR100934167B1 (ko)
CN (1) CN100595857C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI452304B (zh) * 2010-01-08 2014-09-11 Hon Hai Prec Ind Co Ltd 電子裝置之生產方法
CN103935145B (zh) * 2014-04-02 2016-03-02 西安交通大学 一种交叉电极结构的sed阴极基板的丝网印刷方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064408A (ja) 1996-06-12 1998-03-06 Canon Inc 電子放出素子およびその製造方法、並びに電子源および画像形成装置
JP2000243224A (ja) * 1999-02-22 2000-09-08 Canon Inc 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000251621A (ja) * 1999-02-25 2000-09-14 Canon Inc 電子放出素子および該素子を用いた画像形成装置
JP2000306496A (ja) * 1999-02-17 2000-11-02 Canon Inc 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532177A (en) * 1993-07-07 1996-07-02 Micron Display Technology Method for forming electron emitters
JP3332676B2 (ja) * 1994-08-02 2002-10-07 キヤノン株式会社 電子放出素子、電子源及び画像形成装置と、それらの製造方法
JP3234730B2 (ja) 1994-12-16 2001-12-04 キヤノン株式会社 電子放出素子および電子源基板の製造方法
JP2932250B2 (ja) * 1995-01-31 1999-08-09 キヤノン株式会社 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3102787B1 (ja) 1998-09-07 2000-10-23 キヤノン株式会社 電子放出素子、電子源、及び画像形成装置の製造方法
US6492769B1 (en) 1998-12-25 2002-12-10 Canon Kabushiki Kaisha Electron emitting device, electron source, image forming apparatus and producing methods of them
JP3764102B2 (ja) * 1999-09-06 2006-04-05 株式会社日立製作所 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置
JP4250345B2 (ja) 2000-02-08 2009-04-08 キヤノン株式会社 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法
EP1184886B1 (en) 2000-09-01 2009-10-21 Canon Kabushiki Kaisha Electron-emitting device, electron source and method for manufacturing image-forming apparatus
JP3634805B2 (ja) 2001-02-27 2005-03-30 キヤノン株式会社 画像形成装置の製造方法
JP3854889B2 (ja) 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
JP3703448B2 (ja) 2001-09-27 2005-10-05 キヤノン株式会社 電子放出素子、電子源基板、表示装置及び電子放出素子の製造方法
JP3902995B2 (ja) 2001-10-11 2007-04-11 キヤノン株式会社 電子放出素子、電子源及び画像形成装置の製造方法
JP3884979B2 (ja) 2002-02-28 2007-02-21 キヤノン株式会社 電子源ならびに画像形成装置の製造方法
JP3634852B2 (ja) 2002-02-28 2005-03-30 キヤノン株式会社 電子放出素子、電子源及び画像表示装置の製造方法
JP3577062B2 (ja) * 2002-06-05 2004-10-13 株式会社東芝 電子放出素子及びその製造方法
JP3619240B2 (ja) 2002-09-26 2005-02-09 キヤノン株式会社 電子放出素子の製造方法及びディスプレイの製造方法
US7314768B2 (en) 2004-06-01 2008-01-01 Canon Kabushiki Kaisha Formation method of electroconductive pattern, and production method of electron-emitting device, electron source, and image display apparatus using this
JP3935479B2 (ja) 2004-06-23 2007-06-20 キヤノン株式会社 カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置
US7858145B2 (en) 2004-08-31 2010-12-28 Canon Kabushiki Kaisha Method of manufacturing electroconductive member pattern, and methods of manufacturing electron source and image displaying apparatus each using the same
KR20060104654A (ko) * 2005-03-31 2006-10-09 삼성에스디아이 주식회사 전자 방출 소자와 이의 제조 방법
JP2007087934A (ja) 2005-08-24 2007-04-05 Canon Inc 電子源及び画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064408A (ja) 1996-06-12 1998-03-06 Canon Inc 電子放出素子およびその製造方法、並びに電子源および画像形成装置
JP2000306496A (ja) * 1999-02-17 2000-11-02 Canon Inc 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000243224A (ja) * 1999-02-22 2000-09-08 Canon Inc 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2000251621A (ja) * 1999-02-25 2000-09-14 Canon Inc 電子放出素子および該素子を用いた画像形成装置

Also Published As

Publication number Publication date
EP2023369A3 (en) 2010-03-31
US20090039755A1 (en) 2009-02-12
JP2009043568A (ja) 2009-02-26
EP2023369B1 (en) 2011-05-25
US7952265B2 (en) 2011-05-31
CN101364511A (zh) 2009-02-11
EP2023369A2 (en) 2009-02-11
KR20090015825A (ko) 2009-02-12
CN100595857C (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
KR100238607B1 (ko) 전자 방출 소자, 전자 소오스 및 영상 형성 장치의 제조 방법
CN100530486C (zh) 电子发射元件、电子源及图像显示装置的制造方法
US7442406B2 (en) Electron-emitting device, electron source substrate, electron beam apparatus, display apparatus, and manufacturing method thereof
US6582268B1 (en) Electron-emitting device, electron source and manufacture method for image-forming apparatus
KR100934167B1 (ko) 전자방출소자 및 화상표시장치
KR20040060823A (ko) 화상형성장치
JP3217629B2 (ja) 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法
JP4011863B2 (ja) 電子放出素子、電子源、及びそれを用いた画像形成装置
JP2000182513A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2001325904A (ja) 電子放出装置及びそれを用いた画像形成装置及び電圧印加装置
JP3397569B2 (ja) 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置
KR100934166B1 (ko) 도전막, 전자방출소자 및 화상표시장치
JP2003068192A (ja) 画像形成装置及びその製造方法
JP2002313220A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
EP1032012A2 (en) Electron-emitting device, electron source, and manufacture method for image-forming apparatus
KR100340890B1 (ko) 전자방출소자,화상형성장치및전극사이에전압을인가하기위한전압인가장치를포함하는전자방출장치
JP3890110B2 (ja) 電子源および画像形成装置の製造方法
JP3587335B2 (ja) 電子放出素子形成用有機金属化合物、並びに電子放出素子および画像形成装置の製造方法
JP2010040233A (ja) 電子放出素子とその製造方法、及び画像表示装置
JP2000231876A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JPH09245690A (ja) マトリクス配線の製造方法、電子源の製造方法、電子源及び該電子源を具備した画像表示装置
JP2005332812A (ja) 電子放出素子、電子源、画像表示装置、及び、それらの製造方法
JP2000306495A (ja) 電子放出素子、電子源、画像形成装置、及びそれらの製造方法
JP2004342546A (ja) 電子源の製造方法と画像表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee