KR20060104654A - 전자 방출 소자와 이의 제조 방법 - Google Patents

Abstract

본 발명은 전자 방출 소자 및 이의 제조 방법에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 주 전극과 보조 전극의 순서로 복층화된 캐소드 전극과, 보조 전극 위 소정위치에 형성되는 저항층과, 저항층과 연결되는 전자 방출부와, 절연층을 사이에 두고 상기 캐소드 전극과 분리되어 위치하는 게이트 전극과, 제2 기판 위에 형성되는 형광층 및 형광층의 일면에 배치되는 애노드 전극을 포함하여 구성된다. 여기서, 저항층은 보조 전극의 물질 일부가 확산되어 형성된다.

확산, 캐소드 전극, 주 전극, 보조 전극, 게이트 전극, 전자 방출부, 저항층, 전자 방출 물질

Description

전자 방출 소자와 이의 제조 방법 {ELECTRON EMISSION DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 도 1에 도시된 전자 방출 소자의 부분 단면도이다.

도 3은 본 발명의 다른 실시예에 따른 전자 방출 소자의 요부를 나타낸 분해 사시도이다.

도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

도 5a 내지 도 5d는 본 발명의 다른 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

본 발명은 전자 방출 소자 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 전자 방출을 제어하는 구동 전극들과 화소별 전자 방출 균일도를 높이기 위한 저항층을 구비한 전자 방출 소자 및 이의 제조 방법에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

이 가운데 상기 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주재질로 하는 선단이 뾰족한 팁 구조물이나, 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부가 형성되고, 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐속드 전극과 게이트 전극이 형성되며, 제1 기판에 대향하는 제2 기판의 일면에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 양호하게 가속되도록 하는 애노드 전극이 마련된 구성으로 이루어진다.

캐소드 전극은 전자 방출부와 전기적으로 연결되어 전자 방출에 필요한 전류를 전자 방출부에 공급하는 역할을 하고, 게이트 전극은 캐소드 전극과의 전압 차이를 이용해 전계를 형성함으로써 전자 방출을 제어하는 역할을 한다.

그런데, 실제 전자 방출 소자를 구동할 때에는 구동 전극들 특히 캐소드 전극의 내부 저항으로 인해 전압 강하가 생겨 구동 회로부에서 모든 화소들에 동일한 구동 전압을 인가하여도 각 화소에 배치된 전자 방출부들에 인가되는 전압에 차이가 발생하게 된다. 그 결과, 화소별 전자 방출부들의 방출 전류량에 차이가 생기며, 전자 방출 소자가 표시 소자 혹은 광원에 적용될 때, 각 화소에 있어서 휘도 차이가 감지되는 문제가 있다.

이에, 종래에는 구동 전극의 구성 물질을 변경하여 저항값을 감소시키거나, 캐소드 전극과 전자 방출부 사이에 저항층을 두는 구조가 제안되었다.

통상의 경우 저항층은 특정 비저항값을 갖는 물질을 스크린 인쇄하거나 박막 도핑하는 등의 방법으로 완성된다. 그런데, 이 비저항값을 갖는 물질이 대부분 고가이므로 재료비 상승을 유발하며, 저항층 제작 공정이 기존 공정과 다른 경우 저항층 형성을 위한 별도의 제작 설비가 요구된다. 또한, 종래의 저항층은 대부분 내산성이 약하므로 후속 공정에서 식각액에 의해 쉽게 손상되는 문제가 있다.

따라서, 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전극의 내부 저항으로 인한 전압 강하를 보상하여 전자 방출부들의 방출 전류량을 균일화할 수 있는 저항층을 구비한 전자 방출 소자 및 이 저항층을 용이하게 형성시킬 수 있는 전자 방출 소자의 제조 방법을 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은, 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 주 전극과 보조 전극의 순서로 복층화된 캐소드 전극 과, 보조 전극 위 소정 위치에 형성되는 저항층과, 저항층과 연결되는 전자 방출부와, 절연층을 사이에 두고 캐소드 전극과 분리되어 위치하는 게이트 전극과, 제2 기판 위에 형성되는 형광층 및 형광층의 일면에 배치되는 애노드 전극을 포함하는 전자 방출 소자를 제공한다.

여기서, 본 발명에 따른 보조 전극은 확산성 물질로 이루어질 수 있다.

또한, 본 발명의 전자 방출 소자에 있어서, 주전극은 투명 도전막으로 형성될 수 있고, 보조 전극에는 각 전자 방출부에 대응하는 위치에 홀이 형성될 수 있다.

또한, 본 발명에 따른 저항층은 10⁶ 내지 10¹² Ωcm의 비저항값을 가지며, 그 두께는 1 내지 10 ㎛ 범위 내에 있도록 하는 것이 바람직하다.

그리고, 상기의 전자 방출 소자를 제공하기 위하여, 본 발명은 기판 위에 캐소드 전극을 형성하는 단계와, 캐소드 전극 위 소정 위치에 피확산층을 형성하는 단계와, 캐소드 전극에 포함된 물질을 상기 피확산층으로 확산시켜 이 피확산층을 저항층으로 변화시키는 단계와, 기판 위에 절연층과 게이트 전극을 형성하는 단계와, 저항층에 연결되는 전자 방출부를 형성하는 단계를 포함하는 전자 방출 소자의 제조 방법을 제공한다.

또한, 상기 피확산층을 저항층으로 변화시키는 단계는 소성에 의해 이루어질 수 있다.

또한, 상기 피확산층을 형성하는 단계와 상기 절연층을 형성하는 단계는 동 일한 절연 물질이 이용되고, 동일한 공정 조건 하에 이루어질 수 있다.

또한, 캐소드 전극을 형성하는 단계는 기판 위에 주 전극을 형성하는 단계 및 주 전극 위에 확산성 물질로 이루어지는 보조 전극을 형성하는 단계를 포함할 수 있다.

또한, 상기 전자 방출부를 형성하는 단계는 기판에 제공된 구조물 위에 전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 도포하고, 도포된 혼합물을 노광을 통해 부분 경화시킨 후 경화되지 않은 혼합물을 현상으로 제거하는 것으로 이루어질 수 있다.

또한, 주 전극을 형성하는 단계는 주 전극을 투명 도전막으로 형성하는 것으로 이루어지며, 보조 전극을 형성하는 단계는 보조 전극에 상기 기판상에 설정되는 화소마다 적어도 하나의 홀을 구비하는 단계를 더욱 포함하며, 전자 방출부를 형성하는 단계는 노광시 기판의 후면을 통해 자외선을 선택적으로 투과시키는 것으로 이루어질 수 있다.

또한, 본 발명에 의한 전자 방출 소자의 제조 방법은 전자 방출부의 물질로 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나를 사용할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 따른 전자 방출 소자의 부분 분해 사시도이 고, 도 2는 도 1에 도시된 전자 방출 소자의 부분 단면도이며, 도 3은 본 발명의 다른 실시예에 따른 전자 방출 소자의 요부를 나타낸 분해 사시도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(6) 위로 각 화소 영역마다 저항층(14)이 형성되고, 이 저항층(14) 위에는 하나 이상의 전자 방출부(12)가 형성된다. 그리고, 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

여기서, 캐소드 전극(6)은 주 전극(6a) 위에 보조 전극(6b)이 적층되는 2층 구조로 이루어진다. 보조 전극(6b)은 주 전극(6a)의 저항값보다 작은 저항값을 가져 캐소드 전극(6)의 라인 저항을 줄이며, 확산계수가 큰 확산성 물질로 이루어진다.

주전극(6a)으로는 ITO(Indium Tin Oxide)가 사용될 수 있으며, 보조 전극(6b)으로는 확산계수가 큰 은(Ag)으로 사용하는 것이 바람직하다. 이 보조 전극(6b)은 전자 방출 소자 제작시 그 내부의 도전 물질을 피확산층으로 확산시켜 피확산층이 소정범위의 비저항값을 갖는 저항층(14)으로 변화시키는 역할을 한다.

상기 저항층(14)은 캐소드 전극(6)의 저항으로 인해 전압 강하가 발생할 때, 화소들의 전압 조건을 균일하게 제어하는 역할을 한다. 즉, 캐소드 전극(6)의 전압 강하가 크게 발생하여 캐소드 전극(6)과 게이트 전극(10) 간 전압 차가 감소한 화소들에서는 저항층(14)으로 인한 전압 강하가 없거나 적게 발생하여 방출 전류량을 크게하고, 캐소드 전극(6)의 전압 강하가 없거나 적게 발생한 화소들에서는 저항층(14)으로 인한 전압 강하를 유발하여 방출 전류량을 적게 함으로써 화소별 전자 방출량을 균일화한다.

이를 위해 저항층(14)은 10⁶ 내지 10¹² Ωcm의 비저항값을 가지며, 그 두께는 1 내지 10 ㎛ 범위 내에 있도록 하는 것이 바람직하다.

본 실시예에서 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 화소 영역에서 캐소 드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않는다.

또한, 도면에서는 저항층(14)이 사각형으로 형성되고, 각 화소 영역 전면에 걸쳐 형성되어 있으나, 이에 한정되지 않으며, 그 형상은 다양하게 변경될 수 있다. 또한, 저항층(14)은 각 화소 영역 내에 있는 전자 방출부(12)들 하부에 개별적으로 배치될 수 있다.

또한, 보조 전극(6b')은 도 3에 도시된 바와 같이, 각 화소 영역 내에 위치하는 부분에 적어도 하나 이상의 홀(7)을 구비할 수 있다. 이 홀(7)은 각 전자 방출부(12)에 대응하는 위치에 형성되는 것이 바람직하고, 그 크기는 전자 방출부(12)의 크기보다 약간 크도록 구성하는 것이 바람직하다. 다만, 그 형상, 크기, 배열 등은 다양하게 변경될 수 있다. 이 홀(7)은 전자 방출부(12)의 제조 방법의 특징에 기인한 것으로서 뒤에서 자세히 설명하도록 한다.

한편, 상기에서는 절연층을 사이에 두고 게이트 전극이 캐소드 전극 상부에 위치하는 구조를 설명하였으나, 그 반대의 경우, 즉 캐소드 전극이 게이트 전극의 상부에 위치하는 구조도 가능하다. 이때에도 캐소드 전극은 주 전극과 보조 전극으로 구성되고, 보조 전극 위 화소 위치에 저항층이 형성되며, 이 저항층 위에 전자 방출부가 형성된다.

상기 게이트 전극(10)과 절연층(8) 위에는 전자 방출부(12)에서 방출되는 전자의 집속성을 높이기 위해 집속 전극(도시되지 않음)이 형성될 수 있다. 이 경우 캐소드 전극(6)과 게이트 전극(10) 사이에 위치하는 절연층(8)을 제1 절연층이라 할 때, 제1 절연층과 집속 전극 사이에 제2 절연층(도시되지 않음)이 형성되어 게이트 전극과 집속 전극을 절연시킨다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18)과 흑색층(20)이 형성되고, 형광층(18)과 흑색층(20) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(Indium Tin Oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들을 배치한 상태에서 저융점 유리인 글래스 프릿에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 스페이서들은 흑색층(20)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10), 애노드 전극(22)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 애노드 전극(22)에는 수백 내지 수천 볼트의 (+)전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(22)에 인가된 고전압에 이끌려 대응되는 형광층(18)에 충돌함으로써 이를 발광시킨다.

특히, 캐소드 전극(6)에는 저항층(14)이 형성되어 캐소드 전극(6)의 각 부위에 따른 전압차이를 보완해 주며, 이에 따라 화소별 전자 방출량을 균일하게 한다.

다음으로, 도 4a 내지 도 4g를 참고하여 본 발명의 일 실시예에 따른 전자 방출 소자의 제조 방법에 대해 설명한다.

먼저, 도 4a에 도시한 바와 같이 제1 기판(2) 위에 도전막, 일례로 투명한 ITO를 코팅하고 이를 스트라이프 형상으로 패터닝하여 주 전극(6a)을 형성한다.

다음으로, 도 4b에 도시한 바와 같이 주 전극의(6a) 라인 패턴을 따라 주 전극(6a) 위에 보조 전극(6b)을 코팅한다. 이 보조 전극(6b)의 구성물질은 앞에서 설명한 바와 같이, 확산계수가 큰 은(Ag)과 같은 물질을 사용하는 것이 바람직하다.

그 다음으로, 도 4c에 도시한 바와 같이, 상기 보조 전극(6b) 위 화소 위치에 절연 페이스트를 도포하여 피확산층을 형성한다. 이 피확산층은 후술할 절연층(8)을 형성하는 페이스트를 그대로 이용할 수 있으며, 공정 설비, 도포 방법 등도 그대로 이용할 수 있다. 그리고, 이 보조 전극(6b) 위에 도포된 피확산층을 소성한다. 이때, 보조 전극(6b)에 있는 도전 물질의 일부가 피확산층으로 확산하며, 그 결과 피확산층은 초기 절연성을 상실하며 저항층(14)으로 변화된다. 도 4c에서 도전 물질의 확산 방향을 화살표로 나타내었다.

도 4d는 저항층(14)이 보조 전극(6b) 위에 형성된 모습을 그대로 보여준다. 보조 전극(6b)의 물질을 확산계수가 큰 물질로 사용한 것은 소성시 보조 전극(6b) 물질의 피확산층으로의 확산률을 높이기 위함이다.

이어서, 도 4e에 도시된 바와 같이, 제1 기판(2) 전체에 절연 물질을 도포하여 절연층(8)을 형성한다. 절연층(8) 위에 다시 도전막을 코팅하고 마스크층을 이용하여 도전막에 개구부(10a)를 형성한다.

그리고, 도 4f에 도시한 바와 같이, 제1 기판(2)을 식각액에 담가 게이트 전극(10)의 개구부(10a)에 의해 노출된 절연층(8) 부위를 식각하여 절연층(8)에 개구부(8a)를 형성한 후에 도전막을 스트라이프 형상으로 패터닝하여 게이트 전극(10)을 완성시킨다.

마지막으로, 도 4g에 도시된 바와 같이, 저항층(14) 위에 전자 방출부(12)를 형성시킨다. 이 전자 방출부(12)를 형성하는 방법에는 직접 성장법, 화학 기상 증착법, 스퍼터링법 및 스크린 인쇄법 등 다양한 방법이 사용될 수 있다.

다음으로, 본 발명의 다른 실시예에 따른 전자 방출 소자의 제조 방법에 대해 도 5a 내지 도 5d를 참조하여 살펴본다.

본 실시예에 따른 전자 방출 소자의 주 전극(6a), 보조 전극(6b'), 저항층(14), 절연층(8) 및 게이트 전극(10)은 앞서 살펴본 전자 방출 소자의 제조 방법과 거의 동일하다. 다만, 보조 전극(6b')에 단위 화소 영역당 적어도 하나 이상의 홀(7)이 형성되는 점에 차이가 있을 뿐이다.

이와 같이 보조 전극(6b')에 홀(7)을 형성하여도 피확산층 소성시 도전 물질 이 사방으로 확산되어 저항층(14)이 형성된다.

도 5a는 주 전극(6a), 홀(7)이 구비된 보조 전극(6b'), 저항층(14), 절연층(8) 및 게이트 전극(10)이 형성된 상태를 보여주고 있다.

이어서, 도 5b에 도시된 바와 같이, 전자 방출 물질과 감광성 물질을 포함하는 페이스트상 혼합물을 제조하고, 이를 제1 기판(2)에 제공된 구조물 위 전체에 도포한다.

다음으로, 도 5c에 도시된 바와 같이, 제1 기판(2)의 후면에 노광 마스크(30)를 배치한 상태에서 제1 기판(2)의 후면으로부터 자외선(화살표로 도시)을 조사하여 저항층(14) 위 특정 부위의 혼합물을 선택적으로 경화시킨다. 이 노광 마스크(30)는 보조 전극(6b')에 형성된 홀(7) 위치에 대응하는 개구부(30a)를 구비하여 이 개구부(30a)를 통해 자외선을 선택적으로 투과시킨다.

여기서, 보조 전극(6b')은 자외선을 투과시키지 않으므로 보조 전극(6b')에 홀(7)이 구비되지 않으면 혼합물을 경화시키지 못하는 문제점이 발생한다. 이에, 보조 전극(6b')에 홀(7)을 형성시킨 것이다. 즉, 후면 노광 작업을 원할히 진행시키기 위해 홀(7)이 형성된다. 이때, 도전 물질이 확산된 이후에도 저항층은 투명하므로 후면 노광 작업이 가능하게 된다.

그 다음으로, 도 5d에 도시된 바와 같이, 현상을 통해 경화되지 않은 혼합물을 제거하고, 남은 혼합물을 건조 및 소성하여 전자 방출부(12)를 형성한다.

마지막으로 제1 기판 위에 스페이서들을 고정하고, 제2 기판 위에 형광층과 흑색층 및 애노드 전극을 형성한 다음, 글래스 프릿을 이용해 제1 기판과 제2 기판 의 가장자리를 접합시키고, 내부 공간부를 배기시켜 전자 방출 소자를 완성한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 보조 전극의 도전 물질을 절연막으로 확산시켜 이 절연막을 저항층으로 변화시키므로 별도의 추가공정 없이 용이하게 저항층을 형성시킬 수 있으며, 고가의 저항층 재료를 사용하지 않아도 되는 장점이 있다. 또한, 이 저항층은 통상의 저항층과 달리 내산성이 강해 에칭 공정시 식각액에 의해 손상되지 않는 장점이 있다.

Claims (14)

1. 기판 위에 캐소드 전극을 형성하는 단계와;

   상기 캐소드 전극 위 소정 위치에 피확산층을 형성하는 단계와;

   상기 캐소드 전극에 포함된 도전 물질을 상기 피확산층으로 확산시켜 이 피확산층을 저항층으로 변화시키는 단계와;

   상기 기판 위에 절연층과 게이트 전극을 형성하는 단계와;

   상기 저항층에 연결되는 전자 방출부를 형성하는 단계

   를 포함하는 전자 방출 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 저항층을 변화시키는 단계는 소성에 의해 이루어지는 전자 방출 소자의 제조방법.
3. 제 1 항에 있어서,

   상기 피확산층을 형성하는 단계와 상기 절연층을 형성하는 단계는 동일한 절연 물질이 이용되고, 동일한 공정 조건 하에 이루어지는 전자 방출 소자의 제조 방법.
4. 제 1 항에 있어서,

   상기 캐소드 전극을 형성하는 단계는,

   기판 위에 주 전극을 형성하는 단계; 및

   상기 주 전극 위에 확산성 물질로 이루어지는 보조 전극을 형성하는 단계를 포함하는 전자 방출 소자의 제조방법.
5. 제 4 항에 있어서,

   상기 보조 전극으로 은(Ag)을 사용하는 전자 방출 소자의 제조 방법.
6. 제 4 항에 있어서,

   상기 전자 방출부를 형성하는 단계는 상기 기판에 제공된 구조물 위에 전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 도포하고, 도포된 혼합물을 노광을 통해 부분 경화시킨 후 경화되지 않은 혼합물을 현상으로 제거하는 것으로 이루어진 전자 방출 소자의 제조 방법.
7. 제 6 항에 있어서,

   상기 주 전극을 형성하는 단계는, 주 전극을 투명 도전막으로 형성하고,

   상기 보조 전극을 형성하는 단계는, 보조 전극에 상기 기판상에 설정되는 화소마다 적어도 하나의 홀을 구비하는 단계를 더욱 포함하며,

   상기 전자 방출부를 형성하는 단계는, 상기 노광시 기판의 후면을 통해 자외선을 선택적으로 투과시키는 전자 방출 소자의 제조 방법.
8. 제 1 항에 있어서,

   상기 전자 방출부의 물질로 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나를 사용하는 전자 방출 소자의 제조 방법.
9. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 주 전극과 보조 전극의 순서로 복층화된 캐소드 전극과;

   상기 보조 전극 위 소정 위치에 형성되는 저항층과;

   상기 저항층과 연결되는 전자 방출부와;

   절연층을 사이에 두고 상기 캐소드 전극과 분리되어 위치하는 게이트 전극과;

   상기 제2 기판 위에 형성되는 형광층; 및

   상기 형광층의 일면에 배치되는 애노드 전극

   을 포함하는 전자 방출 소자.
10. 제 9 항에 있어서,

    상기 주 전극은 투명 도전막으로 형성되고,

    상기 보조 전극은 확산성 물질로 이루어지는 전자 방출 소자.
11. 제 10 항에 있어서,

    상기 보조 전극은 은(Ag)으로 이루어지는 전자 방출 소자.
12. 제 10 항에 있어서,

    상기 보조 전극에는 각 전자 방출부에 대응하는 위치에 홀이 형성되는 전자 방출 소자.
13. 제 9 항에 있어서,

    상기 저항층의 비저항이 10⁶ ~ 10¹² Ωcm 범위 내에 있는 전자 방출 소자.
14. 제 9 항에 있어서,

    상기 저항층의 두께는 1 ~ 10 ㎛ 범위 내에 있는 전자 방출 소자.

Images