KR20060095330A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 캐소드 전극의 도전성을 높여 전압 강하를 줄이고, 화소간 전자 방출 균일도를 높이기 위한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되는 전자 방출부들과, 기판 상에 전자 방출부들을 노출시키는 각자의 개구부를 가지며 기판 및 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극들을 포함한다. 이 때, 각 캐소드 전극은 기판 상에 설정된 화소 영역에 대응하여 개별적으로 위치하며 전자 방출부가 놓이는 투명 전극층과, 투명 전극층의 가장자리를 덮으면서 기판의 일 방향을 따라 배열된 투명 전극층들을 연결하는 보조 전극층을 포함한다.

캐소드전극, 게이트전극, 전자방출부, 후면노광, 투명전극층, 보조전극층, 저항층, 전압강하

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3은 본 발명의 제1 실시예에 따른 전자 방출 소자 중 캐소드 전극의 부분 평면도이다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자 중 캐소드 전극의 부분 절개 사시도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 화소간 전자 방출 균일도를 높이기 위하여 캐소드 전극의 구조를 개선한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이 (field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부가 형성되고, 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극이 형성되며, 제1 기판에 대향하는 제2 기판의 일면에 형광층과 더불어 형광층을 고전위 상태로 유지시키는 애노드 전극이 마련된 구성으로 이루어진다.

상기 구성의 전자 방출 소자는, 제1 기판 위에 캐소드 전극과 절연층 및 게이트 전극을 순차적으로 형성하고, 게이트 전극과 절연층에 개구부를 형성한 다음, 개구부 내측으로 캐소드 전극 위에 전자 방출부를 형성하는 공정을 거쳐 완성된다. 이 때, 전자 방출부를 형성하는 방법에는 직접 성장법, 화학기상증착법, 스퍼터링법 및 스크린 인쇄법과 같은 여러 방법들이 있는데, 이 가운데 스크린 인쇄법이 대면적 소자 제작에 유리하고 공정이 비교적 용이한 장점이 있다.

종래 스크린 인쇄법을 이용하여 전자 방출부를 형성할 때에는 주로 ①전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 제조하는 단계와, ②상기 혼합물을 제1 기판에 마련된 구조물 위에 도포하는 단계와, ③자외선을 특정 부위에 조사하여 혼합물의 일부를 경화시키는 단계와, ④현상을 통해 경화되지 않은 혼합물을 제거하는 단계들을 이용한다.

상기 단계들 중 자외선을 조사하여 혼합물의 일부를 경화시킬 때에는 제1 기판의 후면으로부터 자외선을 조사하는 후면 노광법이 효과적이다. 후면 노광법을 적용하면, 상기 구조물에 도포된 혼합물 중 캐소드 전극과 접촉하는 부위에서 가장 먼저 경화가 시작되기 때문에, 캐소드 전극과 전자 방출부의 접착력이 우수해져 현상 공정시 전자 방출부가 캐소드 전극으로부터 탈락되는 일을 방지할 수 있다.

이로써 통상의 FEA형 전자 방출 소자에서는 캐소드 전극으로 투명한 도전 물질, 대표적으로 ITO(Indium Tin Oxide)막을 사용하고 있다. 그런데 ITO막은 통상의 금속 전극과 비교하여 저항이 높은 단점이 있으며, 이로 인해 전자 방출 소자 구동시 전압 강하(voltage drop)가 발생한다. 그 결과, 캐소드 전극의 길이 방향을 따라 화소간 전자 방출 균일도가 저하되어 화면에 휘도 차이가 발생하게 된다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 ITO막의 도전성을 보완하여 캐소드 전극의 전압 강하를 낮추고, 화소간 전자 방출 균일도를 높일 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되는 전자 방출부들과, 기판 상에 전자 방출부들을 노출시키는 각자의 개구부를 가지며 기판 및 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극들을 포함하고, 각 캐소드 전극이 기판 상에 설정된 화소 영역에 대응하여 개별적으로 위치하며 전자 방출부가 놓이는 투명 전극층과, 투명 전극층과 접촉하며 기판의 일 방향을 따라 배열된 투명 전극층들을 연결하는 보조 전극층을 포함하는 전자 방출 소자를 제공한다.

상기 보조 전극층은 바람직하게 투명 전극층의 가장자리 상부를 덮으면서 위치한다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되는 전자 방출부들과, 기판 상에 전자 방출부들을 노출시키는 각자의 개구부를 가지며 기판 및 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극들을 포함하고, 각 캐소드 전극이 기판 상에 설정된 화소 영역에 대응하여 개별적으로 위치하며 전자 방출부가 놓이는 투명 전극층과, 투명 전극층의 가장자리에 형성되는 저항층과, 저항층과 접촉하며 기판의 일 방향을 따라 배열된 투명 전극층들을 연결하는 보조 전극층을 포함하는 전자 방출 소자를 제공한다.

상기에서 투명 전극층은 ITO막으로 이루어지고, 보조 전극층은 은(Ag), 알루미늄(Al), 크롬(Cr) 및 백금(Pt)으로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어진다. 상기 저항층은 10⁶~10¹² Ωcm의 비저항값을 가진다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도와 부분 단면도이고, 도 3은 캐소드 전극의 부분 평면도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(6) 위로 각 화소 영역마다 하나 이상의 전자 방출부(12)가 형성되고, 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였으나, 전자 방출부(12)의 평면 형상 과 화소별 개수 및 배열 형태 등을 도시한 예에 한정되지 않는다.

상기 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있다.

여기서, 캐소드 전극(6)은 전자 방출부(12) 형성시 후면 노광을 가능하게 하는 투명 전극층(14)과, 투명 전극층(14)보다 저항값이 작은 물질로 이루어져 캐소드 전극(6)의 전압 강하를 최소화하는 보조 전극층(16)으로 이루어진다. 투명 전극층(14)과 금속 전극층(16)은 서로 적층되지 않고, 제1 기판(2) 상에 나란히 위치하면서 원활한 통전을 위해 극히 일부 영역에서만 서로 겹치는 구성을 이룬다.

보다 구체적으로, 투명 전극층(14)은 제1 기판(2) 상에 설정되는 화소 영역마다 개별적으로 위치하며, 일례로 ITO(Indium Tin Oxide)막으로 이루어진다. 그리고 보조 전극층(16)은 바람직하게 은(Ag), 알루미늄(Al), 크롬(Cr), 또는 백금(Pt)과 같이 ITO보다 저항값이 작은 금속 물질로 이루어지고, 투명 전극층(14)의 가장자리를 임의 폭으로 덮으면서 캐소드 전극(6)의 길이 방향을 따라 형성된다.

이로써 전자 방출부(12)가 놓이는 투명 전극층들(14)은 보조 전극층(16)에 의해 전기적으로 연결되어 캐소드 전극(6)을 구성하며, 캐소드 전극(6)의 도전성은 보조 전극층(16)의 도전성에 의해 결정된다. 따라서, 본 실시예의 캐소드 전극(6)은 ITO만을 사용하는 종래의 캐소드 전극보다 높은 도전 특성을 가지며, 이로 인해 전자 방출 소자 구동시 전압 강하를 방지할 수 있다.

한편, 투명 전극층(14)으로 사용되는 ITO는 금속 물질과 접촉한 상태에서 고온 열처리 과정을 거치게 되면, 접촉한 금속 부위의 산화를 촉진시키는 특징이 있다. 이로써 본 실시예의 전자 방출 소자는 캐소드 전극(6) 형성 후 절연층(8) 소성과 같은 고온 열처리 과정을 거칠 때 투명 전극층(14) 가장자리 상부의 보조 전극층(16) 부위가 산화되어 저항값이 높아지게 되지만, 이 부위에서의 저항값 상승은 투명 전극층(14)과 보조 전극층(16) 사이의 통전에는 실질적인 영향을 미치지 않는다.

상기 구성의 캐소드 전극(6)을 이용하여 전자 방출부(12)를 형성하는 방법은, ①제1 기판(2) 위에 캐소드 전극(6)과 절연층(8) 및 게이트 전극(10)을 형성하고, 게이트 전극(10)과 절연층(8)에 개구부(10a, 8a)를 형성하는 단계와, ②전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 제조하고, 이 혼합물을 제1 기판(2)에 마련된 구조물 위에 도포하는 단계와, ③제1 기판(2)의 후면을 통해 자외선을 특정 부위에 조사하여 혼합물의 일부를 경화시키는 단계와, ④현상을 통해 경화되지 않은 혼합물을 제거하고, 경화된 혼합물을 건조 및 소성하는 단계들로 이루어진다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18)과 흑색층(20)이 형성되고, 형광층(18)과 흑색층(20) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(18)에서 방사된 가시광 중 제1 기판 (2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(Indium Tin Oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(24)을 배치한 상태에서 저융점 유리인 글래스 프릿에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 스페이서들(24)은 흑색층(20)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10) 및 애노드 전극(22)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 애노드 전극(22)에는 수백 내지 수천 볼트의 직류 전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(22)에 인가된 고전압에 이끌려 대응되는 형광층(18)에 충돌함으로써 이를 발광시킨다.

상기한 구동 과정에서, 본 실시예의 전자 방출 소자는 캐소드 전극(6)의 전압 강하를 억제하여 캐소드 전극(6)의 길이 방향을 따라 화소간 전자 방출 균일도를 높인다. 그 결과, 화면의 휘도 차이를 최소화하여 표시 특성을 우수하게 확보할 수 있다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자 중 캐소드 전극의 부분 절개 사시도이다.

도면을 참고하면, 본 실시예에서는 전술한 제1 실시예의 구성을 기본으로 하면서 투명 전극층(14)의 가장자리 위에 10⁶~10¹² Ωcm의 비저항값을 갖는 저항층(26)이 형성되고, 보조 전극층(16)이 저항층(26)과 접촉하여 투명 전극층들(14)을 전기적으로 연결한다. 저항층(26)은 보조 전극층(16)을 투명 전극층(14)의 가장자리 상부에 겹쳐 형성하고, 고온 열처리 과정을 거쳐 투명 전극층(14)과 보조 전극층(16)의 겹침 부위를 산화시키는 과정에 의해 형성될 수 있다.

상기 저항층(26)은 구동 전압이 인가되는 보조 전극층(16)과 전자 방출부(도시하지 않음)가 위치하는 투명 전극층(14) 사이에 형성되어 캐소드 전극(6')의 길이 방향을 따라 화소간 전자 방출 균일도를 높이는 역할을 한다. 저항층(26)의 비저항값은 투명 전극층(14)과 보조 전극층(16)이 겹치는 부위의 폭을 조절하여 용이하게 제어할 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 전술한 캐소드 전극 형상에 의해 후면 노광법을 이용하여 캐소드 전극에 대해 접착력이 우수한 전자 방출부를 제공함과 아울러 캐소드 전극의 도전성을 보완하여 전자 방출 소자 구동시 캐소드 전극의 전압 강하를 최소화한다. 따라서 본 발명에 의한 전자 방출 소자는 화소간 전자 방출 균일도를 높여 향상된 표시 품질을 구현한다.

Claims (8)

1. 기판 위에 형성되는 캐소드 전극들과;

   상기 캐소드 전극들 위에 형성되는 전자 방출부들과;

   상기 기판 상에 상기 전자 방출부들을 노출시키는 각자의 개구부를 가지며 기판 및 상기 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극들을 포함하고,

   상기 각 캐소드 전극이,

   상기 기판 상에 설정된 화소 영역에 대응하여 개별적으로 위치하며 상기 전자 방출부가 놓이는 투명 전극층과,

   상기 투명 전극층과 접촉하며 상기 기판의 일 방향을 따라 배열된 투명 전극층들을 연결하는 보조 전극층을 포함하는 전자 방출 소자.
2. 제1항에 있어서,

   상기 보조 전극층이 상기 투명 전극층의 가장자리 상부를 덮으면서 위치하는 전자 방출 소자.
3. 기판 위에 형성되는 캐소드 전극들과;

   상기 캐소드 전극들 위에 형성되는 전자 방출부들과;

   상기 기판 상에 상기 전자 방출부들을 노출시키는 각자의 개구부를 가지며 기판 및 상기 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극들을 포함하고,

   상기 각 캐소드 전극이,

   상기 기판 상에 설정된 화소 영역에 대응하여 개별적으로 위치하며 상기 전자 방출부가 놓이는 투명 전극층과,

   상기 투명 전극층의 가장자리에 형성되는 저항층과,

   상기 저항층과 접촉하며 상기 기판의 일 방향을 따라 배열된 상기 투명 전극층들을 연결하는 보조 전극층을 포함하는 전자 방출 소자.
4. 제1항 또는 제3항에 있어서,

   상기 투명 전극층이 ITO(Indium Tin Oxide)막으로 이루어지는 전자 방출 소자.
5. 제1항 또는 제3항에 있어서,

   상기 보조 전극층이 은(Ag), 알루미늄(Al), 크롬(Cr) 및 백금(Pt)으로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어지는 전자 방출 소자.
6. 제3항에 있어서,

   상기 저항층이 10⁶~10¹² Ωcm의 비저항값을 가지는 전자 방출 소자.
7. 제1항 또는 제3항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
8. 제1항 또는 제3항에 있어서,

   상기 기판과 대향 배치되는 타측 기판에 형성되는 적어도 하나의 애노드 전극 및 애노드 전극의 어느 일면에 형성되는 형광층을 더욱 포함하는 전자 방출 소자.

Images