KR20060095325A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 게이트 전극의 전기 저항을 낮추고, 제조 공정 중 게이트 전극의 손상을 억제하기 위한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 기판 위에 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들과 이격되어 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 제1 절연층 및 게이트 전극들 상부에 형성되며 전자 방출부들과 게이트 전극의 일부를 노출시키는 개구부를 구비하는 집속 전극을 포함한다. 이 때, 게이트 전극은 기판의 일 방향을 따라 형성되는 제1 전극층과, 제1 전극층 위에서 집속 전극의 개구부에 의해 노출되는 부위에 대응하여 개별적으로 위치하는 제2 전극층을 포함한다. 제1 전극층은 제2 전극층보다 낮은 전기 저항을 가지며, 제2 전극층은 제1 전극층보다 우수한 내식성을 가진다.

캐소드전극, 게이트전극, 전자방출부, 집속전극, 절연층, 전압강하, 내식성, 도전성

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 소자 중 게이트 전극의 부분 절개 사시도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 화소간 전자 방출 균일도를 높이고 제조시 게이트 전극의 손상을 방지하기 위하여 게이트 전극의 구조를 개선한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체 (metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부가 형성되고, 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극이 형성되며, 제1 기판에 대향하는 제2 기판의 일면에 형광층과 더불어 형광층을 고전위 상태로 유지시키는 애노드 전극이 마련된 구성으로 이루어진다.

또한, 전자 방출부에서 방출되는 전자들을 집속시켜 전자빔 퍼짐을 억제하기 위한 목적으로 상기 전자 방출부와 구동 전극들 위에 집속 전극을 형성한 전자 방출 소자가 개시되어 있다.

상기 구성의 전자 방출 소자에서 게이트 전극은 주로 단일의 금속 물질로 제작되며, 게이트 전극에 사용되는 금속 물질로는 몰리브덴(Mo), 크롬(Cr), 니오븀(Nb), 알루미늄(Al), 은(Ag), 금(Au) 및 백금(Pt) 등이 있다.

상기 몰리브덴과 크롬 및 니오븀은 내식성, 특히 게이트 전극과 집속 전극 사이에 위치하는 절연층의 식각액에 대해 큰 내식성을 가지므로 게이트 전극의 손 상을 억제하는 효과가 우수하지만, 알루미늄 및 은과 비교해서는 전기 저항이 크기 때문에 전자 방출 소자 구동시 전압 강하와 신호 왜곡을 유발하여 화소간 전자 방출 균일도가 저하되는 문제가 있다.

그리고 알루미늄과 은은 전기 저항이 극히 낮아 전압 강하와 신호 왜곡을 유발하지 않지만, 막질이 연하고 반응성이 강해 전자 방출시의 아크 충격에 약하며, 내식성이 부족하여 게이트 전극으로 사용시 게이트 전극이 쉽게 손상되는 문제가 있다. 또한 금과 백금은 전기 저항이 낮고 내식성이 우수한 특징이 있으나, 고가의 재료이므로 적용이 용이하지 않은 단점이 있다.

한편, 상기한 금속들은 각자 고유한 열팽창 계수를 가지기 때문에 서로 다른 금속들을 적층하여 게이트 전극을 형성하는 경우에는 고온 열공정이 많은 전자 방출 소자의 제작 특성상 금속간 열팽창율 차이와 응력에 의해 주름이 생기는 등의 문제가 발생하게 된다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 게이트 전극의 도전성을 높여 전압 강하에 따른 화소간 전자 방출 균일도 저하를 억제함과 동시에 게이트 전극의 내식성을 우수하게 확보하여 게이트 전극의 손상을 방지할 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여,

본 발명은 기판 위에 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들과 이격되어 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 제1 절연층 및 게이트 전극들 상부에 형성되며 전자 방출부들과 게이트 전극의 일부를 노출시키는 개구부를 구비하는 집속 전극을 포함하는 전자 방출 소자를 제공한다. 이 때, 각 게이트 전극은 기판의 일 방향을 따라 형성되는 제1 전극층과, 제1 전극층 위에서 상기 집속 전극의 개구부에 의해 노출되는 부위에 대응하여 개별적으로 위치하는 제2 전극층을 포함하며, 제1 전극층은 제2 전극층보다 낮은 전기 저항을 가짐과 아울러 제2 전극층은 제1 전극층보다 우수한 내식성을 가진다.

상기 제1 전극층은 알루미늄(Al)과 은(Ag) 가운데 어느 하나의 물질로 이루어지고, 제2 전극층은 몰리브덴(Mo), 크롬(Cr) 및 니오븀(Nb)으로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어질 수 있다.

상기 제2 전극층은 집속 전극의 개구부보다 큰 폭으로 형성되고, 제1 전극층은 제2 전극층 하부에서 제2 전극층보다 작은 폭의 개구부를 형성할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도와 부분 단면도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(6) 위로 각 화소 영역마다 하나 이상의 전자 방출부(12)가 형성되고, 제1 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 화소 영역에서 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 화소 영역당 개수 및 배열 형태 등을 도시한 예에 한정되지 않는다.

상기 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있다.

상기 게이트 전극(10)과 제1 절연층(8) 위에는 제2 절연층(14)과 집속 전극 (16)이 형성된다. 제2 절연층(14)과 집속 전극(16)에도 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 하는 각각의 개구부(14a, 16a)가 형성되는데, 바람직하게 화소 영역당 하나의 개구부(14a, 16a)가 구비되어 한 화소에서 방출되는 전자들을 포괄하여 집속한다. 집속 전극(16)은 제1 기판(2) 전체에 형성되거나 소정의 패턴으로 나뉘어 복수개로 형성되며, 후자의 경우 도시는 생략하였다.

여기서, 게이트 전극(10)은 극히 낮은 전기 저항을 가져 게이트 전극(10)의 도전성을 높이는 제1 전극층(18)과, 높은 내식성으로 인해 게이트 전극(10)의 손상을 방지하는 제2 전극층(20)으로 이루어진다. 제2 전극층(20)은 게이트 전극(10)의 손상이 우려되는 부위에 한해 부분적으로 형성된다.

보다 구체적으로, 제1 전극층(18)은 캐소드 전극(6)과 직교하는 방향을 따라 스트라이프 패턴으로 형성되며, 낮은 전기 저항을 갖는 금속, 바람직하게 알루미늄(Al) 또는 은(Ag)으로 이루어진다. 그리고 제2 전극층(20)은 제1 전극층(18) 위에서 제1 기판(2) 상에 설정된 화소 영역에 대응하여 개별적으로 구비되며, 특히 제2 절연층(14)의 식각액에 대해 내식성이 우수한 금속, 바람직하게 몰리브덴(Mo), 크롬(Cr) 또는 니오븀(Nb) 등으로 이루어진다.

상기 제1 전극층(18)은 제2 절연층(14)과 집속 전극(16)의 개구부(14a, 16a)에 의해 노출되는 부위가 없으므로 전자 방출 소자 제작시 손상의 우려가 적기 때문에 알루미늄 또는 은과 같이 내식성은 약하지만 전기 저항이 극히 낮은 금속을 용이하게 적용할 수 있다. 이로써 제1 전극층(18)에 의해 게이트 전극(10)의 도전성을 우수하게 확보하여 전자 방출 소자 구동시 게이트 전극(10)의 전압 강하와 신 호 왜곡을 최소화할 수 있다.

상기 제2 전극층(20)은 제2 절연층(14)과 집속 전극(16)의 개구부(14a, 16a)에 의해 노출되는 부위에 선택적으로 위치하므로 제2 절연층(14)을 식각하여 개구부(14a)를 형성할 때 손상 정도가 극히 적고, 전자 방출시 아크 충격에 강하다. 이러한 제2 전극층(20)은 바람직하게 제2 절연층(14)과 집속 전극(16)의 개구부(14a, 16a)보다 큰 폭으로 형성되어 제1 전극층(18)이 상기 개구부(14a, 16a)에 의해 노출되는 것을 방지한다. 따라서 제2 전극층(20)에 의해 게이트 전극(10)의 내구 성능을 높여 전자 방출 소자의 수명 특성을 향상시킬 수 있다.

한편, 제1 전극층(18)과 제2 전극층(20)은 열팽창 계수가 상이하므로 게이트 전극(10) 형성 후 진행되는 고온 열처리 공정(예컨대 절연층 소성 공정과 전자 방출부 소성 공정 등)에서 열팽창율 차이로 인해 두 전극층(18, 20)이 겹친 부위에서 주름 등이 발생할 수 있다. 그러나 제2 전극층(20)이 제1 전극층(18) 상부 전체에 위치하지 않고 손상이 우려되는 부위에 한해 부분적으로 위치하기 때문에, 두 전극층(18, 20)의 접촉 면적을 최소화하여 실질적으로 열팽창율 차이로 인한 문제를 유발하지 않는다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(22)과 흑색층(24)이 형성되고, 형광층(22)과 흑색층(24) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(22)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할 을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(Indium Tin Oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(28)을 배치한 상태에서 저융점 유리인 글래스 프릿에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 스페이서들(28)은 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10), 집속 전극(16) 및 애노드 전극(26)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 집속 전극(16)에는 수 내지 수십 볼트의 (-)전압이 인가되며, 애노드 전극(26)에는 수백 내지 수천 볼트의 (+)전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(16)을 통과하면서 집속된 후 애노드 전극(26)에 인가된 고전압에 이끌려 대응되는 형광층(22)에 충돌함으로써 이를 발광시킨다.

상기한 구동 과정에서, 본 실시예의 전자 방출 소자는 게이트 전극(10)의 전압 강하를 억제하여 게이트 전극(10)의 길이 방향을 따라 화소간 전자 방출 균일도를 높이며, 그 결과 화면의 휘도 차이를 최소화하여 표시 특성을 우수하게 확보할 수 있다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 소자 중 게이트 전극의 부분 절개 사시도이다.

도면을 참고하면, 본 실시예에서는 전술한 제1 실시예의 구성을 기본으로 하면서 게이트 전극(10')의 제1 전극층(18')이 제1 기판 상에 설정되는 화소 영역마다 제2 전극층(20)보다 작은 폭의 개구부(18a)를 형성하여 제2 전극층(20)이 가장자리 부위에 한해 제1 전극층(18')과 적층되는 구조를 이룬다.

상기 구조에서는 제1 전극층(18')과 제2 전극층(20)의 통전을 원활하게 유지하면서 제1 전극층(18')과 제2 전극층(20)이 겹치는 부위를 전술한 제1 실시예보다 작게 구성하여 두 전극층(18', 20)의 열팽창율 차이로 인한 주름 발생 등을 보다 효과적으로 억제한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 전술한 게이트 전극 형상에 의해 게이트 전극의 도전성을 높여 전자 방출 소자 구동시 전압 강하와 신호 왜곡을 줄임과 아울러 제2 절연층에 개구부를 형성할 때 게이트 전극의 손상을 억제한다. 따라서 본 발명에 의한 전자 방출 소자는 화소간 전자 방출 균일도를 높여 향상된 표시 품질을 구현하며, 게이트 전극의 내구 성능을 높여 개선된 수명 특성을 확보한다.

Claims (8)

1. 기판 위에 형성되는 캐소드 전극들과;

   제1 절연층을 사이에 두고 상기 캐소드 전극들과 이격되어 위치하는 게이트 전극들과;

   상기 캐소드 전극에 전기적으로 연결되는 전자 방출부들과;

   제2 절연층을 사이에 두고 상기 제1 절연층 및 상기 게이트 전극들 상부에 형성되며, 상기 전자 방출부들과 게이트 전극의 일부를 노출시키는 개구부를 구비하는 집속 전극을 포함하며,

   상기 각 게이트 전극이 상기 기판의 일 방향을 따라 형성되는 제1 전극층과, 제1 전극층 위에서 상기 집속 전극의 개구부에 의해 노출되는 부위에 대응하여 개별적으로 위치하는 제2 전극층을 포함하고,

   상기 제1 전극층이 제2 전극층보다 낮은 전기 저항을 가짐과 아울러 제2 전극층이 제1 전극층보다 우수한 내식성을 가지는 전자 방출 소자.
2. 제1항에 있어서,

   상기 제1 전극층이 알루미늄(Al)과 은(Ag) 가운데 어느 하나의 물질로 이루어지는 전자 방출 소자.
3. 제1항에 있어서,

   상기 제2 전극층이 몰리브덴(Mo), 크롬(Cr) 및 니오븀(Nb)으로 이루어진 군으로부터 선택된 어느 하나의 물질로 이루어지는 전자 방출 소자.
4. 제1항에 있어서,

   상기 제2 전극층이 상기 집속 전극의 개구부보다 큰 폭을 가지는 전자 방출 소자.
5. 제1항에 있어서,

   상기 제1 전극층이 상기 제2 전극층 하부에서 제2 전극층보다 작은 폭의 개구부를 형성하는 전자 방출 소자.
6. 제1항에 있어서,

   상기 캐소드 전극들과 게이트 전극들이 서로 직교하는 방향을 따라 형성되고, 상기 집속 전극의 개구부와 상기 제2 전극층이 캐소드 전극들과 게이트 전극들의 교차 영역에 대응하여 위치하는 전자 방출 소자.
7. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
8. 제1항에 있어서,

   상기 기판과 대향 배치되는 타측 기판에 형성되는 적어도 하나의 애노드 전극 및 애노드 전극의 어느 일면에 형성되는 형광층을 더욱 포함하는 전자 방출 소자.

Images