KR20060112813A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 견고성이 우수한 금속층과 저항이 낮은 금속층으로 게이트 전극을 형성하여 두 금속층의 장점을 모두 확보하면서 제조 과정에서 저항이 낮은 금속층이 산화되거나 확산되는 것을 방지할 수 있는 전자 방출 소자를 제공한다.

본 발명에 따른 전자 방출 소자는 서로 대향하여 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들과 이격되어 위치하는 게이트 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 게이트 전극들 상부에 위치하는 집속 전극과, 제2 기판에 형성되는 형광층 및 형광층의 일면에 형성되는 애노드 전극을 포함하며, 게이트 전극이 제1 층과, 제1 층 위에서 제1 층보다 작은 폭을 가지며 형성되는 제2 층과, 제2 층을 완전히 덮으면서 제1 층 위에 형성되는 제3 층을 포함하는 전자 방출 소자를 제공한다.

FEA, 게이트전극, 집속전극, 캐소드전극, 절연층, 저항

Description

전자 방출 소자{ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 2는 본 발명의 제1 실시예에 따른 제1 기판상 구조물의 부분 평면도이다.

도 3은 본 발명의 제2 실시예에 따른 제1 기판상 구조물의 부분 평면도이다.

본 발명은 전자 방출 소자에 관한 것으로, 보다 상세하게는 전자빔 집속을 위한 집속 전극을 구비한 전자 방출 소자에 관한 것이다.

일반적으로, 전자 방출 소자는 전자원으로 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식이 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-절연체-금속(Metal-Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비 (aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뽀죡한 팁 구조물이나, 카본 나노튜브와 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자 방출부로 형성한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 애노드 전극이 형성되어 소정의 발광 또는 표시 작용을 하는 구조로 이루어진다.

상기 캐소드 전극과 게이트 전극은 제1 절연층을 사이에 두고 서로 교차하는 방향을 따라 순차적으로 형성되고, 두 전극의 교차 영역마다 게이트 전극과 제1 절연층에 개구부가 각각 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되는 것이 일반적이다.

또한, 상술한 FEA형 전자 방출 소자는 제1 기판의 전자 방출부에서 방출된 전자들이 제2 기판으로 향할 때 전자들의 빔퍼짐을 방지학 위한 집속 전극을 더 구비하고 있다. 이러한 집속 전극은 제2 절연층을 사이에 두고 게이트 전극 위에 형성된다. 제2 절연층은 게이트 전극과 집속 전극 사이를 절연시켜 이들 사이의 통전을 방지하고, 집속 전극이 전자 방출부에 대해 일정한 높이를 확보하도록 하는 역할을 한다. 집속 전극과 제2 절연층에는 전자빔 통과를 위한 각각의 개구부가 구비된다.

상기 전자 방출 소자에서, 게이트 전극은 단일의 금속층으로 이루어지거나 2개의 금속층을 적층한 구조로 이루어진다. 후자의 경우, 게이트 전극은 저항이 낮은 금속층(일례로 알루미늄) 위에 견고성이 우수한 금속층(일례로 크롬)을 적층하여 형성한다.

그러나, 상술한 바와 같이 전자 방출 소자가 집속 전극을 구비하는 경우에는 게이트 전극의 형성 후 제2 절연층의 형성 공정이 이루어지고 이 공정이 500 내지 550℃의 온도에서 이루어지기 때문에, 제2 절연층의 형성 시 게이트 전극의 알루미늄과 하부의 제1 절연층의 계면에서 산화가 일어날 뿐만 아니라 제1 절연층으로 알루미늄의 확산이 일어날 수 있다. 이러한 게이트 전극의 산화는 게이트 전극의 저항 상승을 유발하며, 제1 절연층으로의 알루미늄 확산은 제1 절연층의 절연 특성 저하로 이어져 캐소드 전극과 게이트 전극간 단락을 유발할 수 있다.

또한, 제2 절연층의 형성 시 알루미늄과 크롬의 열팽창 특성 차이로 인해 게이트 전극에 주름이 생기거나 심한 경우 크랙(crack)이 발생하여 제조 품질이 저하되는 문제가 발생할 수 있다.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 견고성이 우수한 금속층과 저항이 낮은 금속층으로 게이트 전극을 형성하여 두 금속층의 장점을 모두 확보하면서 제조 과정에서 저항이 낮은 금속층이 산화되거나 절연층으로 확산되는 것을 방지할 수 있는 전자 방출 소자를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명은

서로 대향하여 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들과 이격되어 위치하는 게이트 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 게이트 전극들 상부에 위치하는 집속 전극과, 제2 기판에 형성되는 형광층 및 형광층의 일면에 형성되는 애노드 전극을 포함하며, 게이트 전극이 제1 층과, 제1 층 위에서 제1 층보다 작은 폭을 가지며 형성되는 제2 층과, 제2 층을 완전히 덮으면서 제1 층 위에 형성되는 제3 층을 포함하는 전자 방출 소자를 제공한다.

여기서, 게이트 전극은 전자 방출부에 대응하는 개구부를 구비하며, 제2 층이 게이트 전극의 개구부 및 가장자리 부분과 각각 이격되어 위치한다.

또한, 제2 층은 게이트 전극의 길이 방향을 따라 게이트 전극의 개구부 양측에서 라인 패턴으로 형성되거나, 게이트 전극의 개구부보다 큰 개구부와 상기 게이트 전극의 폭보다 좁은 폭을 가지면서 게이트 전극의 길이 방향을 따라 하나의 패턴으로 형성되고, 은 또는 구리로 이루어질 수 있다.

제1 층 및 제3 층은 동일한 평면 형상을 가지며, 동일한 물질 바람직하게는 크롬, 몰리브덴 또는 텅스텐으로 이루어질 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1에 도시된 제1 기판 구조물의 부분 평면도이다.

도면을 참조하면, 전자 방출 소자는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(20)을 포함한다. 제1 기판(10)에는 전자 방출을 위한 구조물이 제공되고, 제2 기판(20)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구조물이 제공된다.

먼저, 제1 기판(10) 위에는 캐소드 전극(11)들이 소정의 패턴, 가령 스트라이프 형상을 취하면서 서로 이격되어 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 형성되고, 캐소드 전극(11)들을 덮으면서 제1 기판(10) 전면에 제1 절연층(12)이 형성된다. 제1 절연층(12) 위에는 게이트 전극(16)들이 소정의 패턴, 가령 스트라이프 형상을 취하면서 서로 이격되어 캐소드 전극(11)과 직교하는 방향(도면의 x축 방향)을 따라 형성된다.

본 실시예에서 캐소드 전극(11)과 게이트 전극(16)이 교차하는 영역을 화소영역으로 정의하면, 캐소드 전극(11) 위로 각 화소 영역마다 전자 방출부(19)가 형성되고, 제1 절연층(16)과 게이트 전극(16)에는 각 전자 방출부(19)에 대응하는 개구부(16a)가 형성되어 제1 기판(10) 상에 전자 방출부(19)를 노출시킨다.

게이트 전극(16)은 제1 층(13)과, 게이트 전극(16)의 개구부(16a) 및 제1 층(13)의 가장자리 부분과 각각 이격되어 제1 층(13)의 일 부분 위에서 제1 층(13)보다 작은 폭을 가지며 형성되는 제2 층(14)과, 제2 층(14)을 덮으면서 제1 층(13) 위에 형성되고 제1 층(13)과 동일한 물질로 이루어진 제3 층(15)으로 이루어진다.

여기서, 제2 층(14)은 게이트 전극(16)의 길이 방향을 따라 게이트 전극(16)의 개구부(16a) 양측으로 소정의 패턴, 가령 라인 형상을 취하면서 형성될 수 있다.

그리고, 제1 층(13)과 제3 층(15)은 녹는점(melting point)이 높아 견고성이 우수한 금속, 예컨대 크롬(Cr), 몰리브덴(Mo) 또는 텅스텐(W), 바람직하게는 크롬으로 이루어질 수 있고, 제2 층(14)은 제1 층(13) 및 제3 층(15)과 열팽창 특성이 유사하고 전기 전도성이 우수한 금속, 예컨대 은(Ag) 또는 구리(Cu), 바람직하게는 은으로 이루어질 수 있다.

이와 같이, 게이트 전극(16)이 내부는 전기 전도성이 우수한 은으로 이루어지고 외부는 견고성이 우수한 크롬으로 이루어져 은의 노출이 차단되는 구조를 가지게 되면, 크롬의 우수한 견고성에 의해 이후 설명할 집속 전극 형성에 따른 제2 절연층의 형성 시 제1 절연층(16)으로의 은확산과 제1 절연층(16)과 게이트 전극(16) 계면에서의 산화 현상 등이 방지된다. 그리고, 은과 크롬이 유사한 열팽창 특성을 가지기 때문에 제2 절연층의 형성 공정 시 게이트 전극(16)에서 주름이나 크랙 등이 발생하지 않는다.

따라서, 제2 절연층 형성 후에도 게이트 전극(16)의 저항이 증가하지 않으며, 제1 절연층(12)의 절연 특성이 저하되지 않는 것을 예상할 수 있다.

본 실시예에서는 게이트 전극(16)의 제2 층(14)이 라인 형상으로 형성되는 경우를 도시하였으나, 제2 층(14)의 평면 형상 및 배열 형태는 도시한 예에 한정되지 않고 제1 층(13) 위에서 제3 층(15)에 의해 완전히 덮여져 외부로의 노출이 차 단된다는 조건 내에서 다양하게 변형 가능하다.

일례로 도 3과 같이 제2 층(14')이 게이트 전극(16)의 개구부(16a) 보다 큰 개구부(14'a)를 가지면서 게이트 전극(16)의 길이 방향을 따라 게이트 전극(16)의 폭보다 좁은 폭으로 제1 층(13) 위에 하나의 패턴으로 형성될 수도 있다.

전자 방출부(19)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터 사이즈 물질, 바람직하게는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

도면에서는 전자 방출부(19)가 원형으로 화소 영역 당 하나가 배열되는 구성을 도시하였으나, 전자 방출부(19)의 평면 형성과 화소 영역 당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

그리고, 게이트 전극(16)과 제1 절연층(12) 위로 제2 절연층(17)과 집속 전극(18)이 형성되고, 제2 절연층(17)과 집속 전극(18)에도 전자빔 통과를 위한 개구부(17a, 18a)가 마련되는데, 일례로 개구부(16a, 17a)는 집속 전극(18)이 하나의 화소에서 방출되는 전자들을 포괄적으로 집속하도록 전자 방출부(19)의 개수에 관계없이 화소 영역 당 하나가 구비될 수 있다.

집속 전극(18)은 제1 기판(10) 전체에 형성되거나, 소정의 패턴으로 나뉘어 복수개로 형성될 수 있다. 또한, 집속 전극(18)은 제2 절연층(17) 위에 코팅된 도 전막으로 이루어지거나 개구부(18a)를 구비한 금속 플레이트로 이루어질 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 적색(Red; R), 녹색(Green; G), 청색(Blue; B) 형광체로 구성된 형광층(21)이 임의의 간격을 두고 형성되고, 형광층(21) 사이로 화면의 콘트라스트 향상 등을 위한 차광층으로서 흑색층(미도시)이 형성될 수 있다. 형광층(21)과 흑색층을 덮으면서 제2 기판(20)의 전면으로 알루미늄(Al)과 같은 금속 재질로 이루어진 애노드 전극(22)이 형성된다.

여기서, 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 전압을 인가 받으며, 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다.

이러한 애노드 전극(22)은 금속재질 대신 ITO와 같은 투명 재질로 형성될 수도 있는데, 이 경우에는 애노드 전극(22)이 제2 기판(20) 상에 먼저 형성되고 그 위로 형광층(21)과 흑색층이 형성된다.

또 다른 한편으로는, 제2 기판(20) 상에 투명 재질의 애노드 전극과 메탈백(metal back)으로서의 금속 박막이 모두 형성될 수도 있는데, 이 경우 투명 재질의 애노드 전극은 제2 기판(20) 전체에 형성되거나 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

상술한 제1 기판(10)과 제2 기판(20)은 집속 전극(18)과 애노드 전극(22)이 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 글래스 프릿에 의해 일체로 접합되며, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 제1 기판(10)과 제2 기판(20) 사이의 흑색층이 위치하는 비발광 영역에는 이들 사이의 간격을 일정하게 유지하도록 다수의 스페이서(30)가 배치된 다.

이와 같이 구성되는 전자 방출 소자는 외부로부터 캐소드 전극(11), 게이트 전극(16), 집속 전극(18) 및 애노드 전극(22)에 소정의 전압을 공급하여 구동하는데, 캐소드 전극(11)과 게이트 전극(16) 중 어느 하나의 전극에는 주사 신호 전압이 인가되고, 다른 하나의 전극에는 데이터 신호 전압이 인가되며, 집속 전극(20)에는 수 내지 수십 볼트의 (-) 전압이 인가되고, 애노드 전극(36)에는 수백 내지 수천 볼트의 (＋) 전압이 인가된다.

이에 따라, 캐소드 전극(11)과 게이트 전극(16) 사이의 전압차가 임계치 이상인 화소들에서 전자 방출부(19) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(18)을 통과하면서 이로부터 척력을 인가 받아 전자빔 다발의 중심부로 집속된 후 애노드 전극(22)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(21)에 충돌하여 이를 발광시킨다.

상기 구동 과정에서 본 실시예의 전자 방출 소자에서는 게이트 전극(16)이 낮은 저항을 유지하기 때문에 구동 신호의 왜곡 등이 발생되지 않는다.

한편, 상기에서는 전자 방출부가 전계에 의해 전자를 방출하는 물질들로 이루어진 FEA형에 대해 설명하였으나, 본 발명은 이러한 FEA형에 한정되지 않고 다양하게 변형이 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 소자는 집속 전극을 적용하여 전자들의 빔퍼짐을 방지하면서 게이트 전극의 물질 구성을 변경하여 집속 전극 적용에 따른 게이트 전극과 집속 전극 간 절연층 형성 시 게이트 전극의 저항이 증가하는 것을 방지할 수 있다.

그 결과, 본 발명에 따른 전자 방출 소자는 게이트 전극의 저항 증가로 인한 구동 신호의 왜곡을 억제할 수 있으므로 화면의 표시 품질을 개선할 수 있다.

Claims (10)

1. 서로 대향하여 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 형성되는 캐소드 전극들과;

   제1 절연층을 사이에 두고 상기 캐소드 전극들과 이격되어 위치하는 게이트 전극들과;

   상기 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과;

   제2 절연층을 사이에 두고 상기 게이트 전극들 상부에 위치하는 집속 전극과;

   상기 제2 기판에 형성되는 형광층; 및

   상기 형광층의 일면에 형성되는 애노드 전극을 포함하며,

   상기 게이트 전극이 제1 층과, 상기 제1 층 위에서 상기 제1 층보다 작은 폭을 가지며 형성되는 제2 층과, 상기 제2 층을 완전히 덮으면서 상기 제1 층 위에 형성되는 제3 층을 포함하는 전자 방출 소자.
2. 제1 항에 있어서,

   상기 게이트 전극이 상기 전자 방출부에 대응하는 개구부를 구비하며,

   상기 제2 층이 상기 게이트 전극의 개구부 및 가장자리 부분과 각각 이격되어 위치하는 전자 방출 소자.
3. 제2 항에 있어서,

   상기 제2 층이 상기 게이트 전극의 길이 방향을 따라 상기 게이트 전극의 개구부 양측에서 라인 패턴으로 형성되는 전자 방출 소자.
4. 제2 항에 있어서,

   상기 제2 층이 상기 게이트 전극의 개구부보다 큰 개구부와 상기 게이트 전극의 폭보다 좁은 폭을 가지면서 상기 게이트 전극의 길이 방향을 따라 하나의 패턴으로 형성되는 전자 방출 소자.
5. 제1 항에 있어서,

   상기 제1 층과 상기 제3 층이 동일한 평면 형상을 가지는 전자 방출 소자.
6. 제5 항에 있어서,

   상기 제1 층과 상기 제3 층이 동일한 물질로 이루어지는 전자 방출 소자.
7. 제1 항 내지 제4 항 중 어느 한 항에 있어서,

   상기 제2 층이 은 또는 구리로 이루어지는 전자 방출 소자.
8. 제1 항, 제5 항 및 제6 항 중 어느 한 항에 있어서,

   상기 제1 층과 상기 제3 층이 크롬, 몰리브덴 또는 텅스텐으로 이루어지는 전자 방출 소자.
9. 제1 항 내지 제6 항 중 어느 한 항에 있어서,

   상기 제1 층과 상기 제3 층이 크롬, 몰리브덴 또는 텅스텐으로 이루어지고, 상기 제2 층이 은 또는 구리로 이루어지는 전자 방출 소자.
10. 제1 항에 있어서,

    상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어지는 전자 방출 소자.

Images