KR20060095318A - 전자 방출 소자와 이의 제조 방법 - Google Patents

Abstract

본 발명은 집속 전극 위에 잔류한 전자 방출 물질로부터 전자들이 방출되는 것을 억제하여 표시 특성을 높이기 위한 전자 방출 소자 및 이의 제조 방법에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 기판 위에 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들과 다른 층에 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 상기 전극들 위에 형성되는 집속 전극을 포함한다. 이 때, 집속 전극은 하부 전극층과, 하부 전극층 위의 잔류 전자 방출 물질들을 덮으면서 하부 전극층 위에 형성되는 상부 전극층으로 이루어진다.

캐소드전극, 게이트전극, 전자방출부, 절연층, 집속전극, 전자방출물질, 노광, 현상

Description

전자 방출 소자와 이의 제조 방법 {ELECTRON EMISSION DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3은 도 2의 부분 확대도이다.

도 4a 내지 도 4g는 본 발명의 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 전자 방출을 제어하는 구동 전극들과 더불어 전자들을 집속시키는 집속 전극을 구비한 전자 방출 소자 및 이의 제조 방법에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부가 형성되고, 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극이 형성되며, 제1 기판에 대향하는 제2 기판의 일면에 형광층과 더불어 형광층을 고전위 상태로 유지시키는 애노드 전극이 마련된 구성으로 이루어진다.

또한, 전자 방출부에서 방출되는 전자들을 집속시켜 전자빔 퍼짐을 억제하기 위한 목적으로 상기 전자 방출부와 구동 전극들 위에 집속 전극을 형성한 전자 방출 소자가 개시되어 있다.

상기 구성의 전자 방출 소자에서 전자 방출부를 형성하는 방법에는 직접 성장법, 화학기상증착법, 스퍼터링법 및 스크린 인쇄법과 같은 여러 방법들이 있는데, 이 가운데 스크린 인쇄법이 대면적 소자 제작에 유리하고 공정이 비교적 용이한 장점이 있다.

종래 스크린 인쇄법을 이용한 대표적인 전자 방출부 형성 방법은, ①전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 제조하는 단계와, ②상기 혼합물을 제1 기판에 마련된 구조물 위에 도포하는 단계와, ③자외선을 특정 부위에 조사하여 혼합물의 일부를 경화시키는 단계와, ④현상을 통해 경화되지 않은 혼합물을 제거하는 단계들로 이루어진다.

그런데 상기 단계들을 통해 전자 방출부를 형성한 후에는 전자 방출부 이외의 부위에 전자 방출 물질이 잔류하지 않아야 함에도 불구하고 현상을 통해 경화되지 않은 혼합물을 제거하는 단계에서 집속 전극 위에 전자 방출 물질이 잔류하는 경우가 빈번하게 발생하게 된다.

이와 같이 집속 전극 위에 전자 방출 물질이 잔류하게 되면, 전자 방출 소자 구동시 집속 전극과 게이트 전극간 전압 차에 의해 집속 전극 위에 잔류된 전자 방출 물질로부터 전자들이 방출되며, 그 결과 의도하지 않은 형광층 발광을 유발하여 표시 품질을 저하시킨다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 집속 전극 위에 잔류한 전자 방출 물질들로부터 전자들이 방출되는 것을 억제하여 표시 특성을 향상시킬 수 있는 전자 방출 소자 및 이의 제조 방법을 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 캐소드 전극과 제1 절연층 및 게이트 전극을 형성하는 단계와, 전 극들 위에 제2 절연층과 하부 전극층을 형성하는 단계와, 전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 기판에 제공된 구조물 위에 도포하고, 도포된 혼합물을 노광을 통해 부분 경화시킨 후 경화되지 않은 혼합물을 현상으로 제거하여 전자 방출부를 형성하는 단계와, 하부 전극층 위에 상부 전극층을 형성하여 하부 전극층 위의 잔류 전자 방출 물질들을 덮는 단계를 포함하는 전자 방출 소자의 제조 방법을 제공한다.

상기 전자 방출부를 형성한 다음에는 전자 방출부를 보호층으로 덮고, 상부 전극층 형성후 보호층을 제거할 수 있다. 상기 상부 전극층을 형성할 때에는 하부 전극층보다 큰 면적으로 형성하여 상부 전극층이 하부 전극층 전체를 덮도록 하는 것이 바람직하다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 형성되는 캐소드 전극들과, 제1 절연층을 사이에 두고 캐소드 전극들과 다른 층에 위치하는 게이트 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 상기 전극들 위에 형성되며 적어도 두 전극층의 적층 구조로 이루어지는 집속 전극을 포함하는 전자 방출 소자를 제공한다.

상기 집속 전극은 제2 절연층 위에 형성되는 하부 전극층과, 하부 전극층 위의 잔류 전자 방출 물질들을 덮으면서 하부 전극층 위에서 하부 전극층보다 큰 면적을 가지며 형성되는 상부 전극층을 포함한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 2의 부분 확대도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(6) 위로 각 화소 영역마다 하나 이상의 전자 방출부(12)가 형성되고, 제1 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 화소 영역에서 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정 되지 않는다.

상기 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있다.

한편, 상기에서는 제1 절연층을 사이에 두고 게이트 전극이 캐소드 전극 상부에 위치하는 구조를 설명하였으나, 그 반대의 경우, 즉 캐소드 전극이 게이트 전극의 상부에 위치하는 구조도 가능하다. 이 때에는 전자 방출부가 캐소드 전극의 일측면과 접촉하며 위치할 수 있다.

상기 게이트 전극(10)과 제1 절연층(8) 위에는 제2 절연층(14)과 집속 전극(16)이 형성된다. 제2 절연층(14)과 집속 전극(16)에도 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 하는 각각의 개구부(14a, 16a)가 형성되는데, 일례로 상기 개구부(14a, 16a)는 화소 영역당 하나가 구비되어 집속 전극(16)이 한 화소에서 방출되는 전자들을 포괄적으로 집속하도록 한다. 상기 집속 전극(16)은 제1 기판(2) 전체에 형성되거나 소정의 패턴으로 나뉘어 복수개로 형성되며, 후자의 경우 도시는 생략하였다.

또한, 상기 집속 전극(16)은 복수의 전극층, 일례로 하부 전극층(18)과 상부 전극층(20)이 적층된 구조로 이루어진다. 하부 전극층(18)은 전자 방출 소자 제작시 전자 방출부(12) 형성 단계 이전에 형성되고, 상부 전극층(20)은 전자 방출부 (12) 형성 단계 이후에 형성된다. 보다 바람직하게, 상부 전극층(20)이 하부 전극층(18)보다 작은 폭의 개구부(20a)를 형성하여 개구부(18a) 측벽을 포함하는 하부 전극층(18) 전체가 제2 기판(4)을 향해 노출되지 않도록 한다.

따라서, 전자 방출부(12) 형성 후 하부 전극층(18) 위에 전자 방출 물질들이 잔류하더라도 상부 전극층(20)이 전자 방출 물질들을 덮어 제2 기판(4)을 향해 노출되지 않도록 함으로써 이 전자 방출 물질들로부터 전자가 방출되는 것을 원천적으로 차단한다. 도 3에 하부 전극층(18) 위에 잔류한 전자 방출 물질들을 개략적으로 도시하였다.

더욱이 본 실시예에서는 집속 전극(16)이 상부 전극층(20)과 하부 전극층(18)의 적층 구조로 이루어짐에 따라, 집속 전극(16)의 전체 두께가 증가하여 전자빔 집속 효율이 향상됨으로 인해 우수한 표시 특성을 얻을 수 있다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(22)과 흑색층(24)이 형성되고, 형광층(22)과 흑색층(24) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(22)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(Indium Tin Oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(28)을 배치한 상태에서 저융점 유리인 글래스 프릿에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 스페이서들(28)은 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10), 집속 전극(16) 및 애노드 전극(26)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 집속 전극(16)에는 수 내지 수십 볼트의 (-)전압이 인가되며, 애노드 전극(26)에는 수백 내지 수천 볼트의 (+)전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(16)을 통과하면서 집속된 후 애노드 전극(26)에 인가된 고전압에 이끌려 대응되는 형광층(22)에 충돌함으로써 이를 발광시킨다.

다음으로, 도 4a 내지 도 4g를 참고하여 전술한 전자 방출 소자의 제조 방법에 대해 설명한다.

먼저, 도 4a에 도시한 바와 같이 제1 기판(2) 위에 도전막, 일례로 투명한 ITO를 코팅하고 이를 스트라이프 형상으로 패터닝하여 캐소드 전극(6)을 형성하고, 제1 기판(2) 전체에 절연 물질을 도포하여 제1 절연층(8)을 형성한다. 제1 절연층(8) 위에 다시 도전막을 코팅하고 이를 캐소드 전극(6)과 직교하는 방향을 따라 스트라이프 형상으로 패터닝하여 게이트 전극(10)을 형성한 다음, 캐소드 전극(6)과 의 교차 영역마다 적어도 하나의 개구부(10a)를 형성한다.

그리고 도 4b에 도시한 바와 같이, 제1 절연층(8)과 게이트 전극(10) 위로 다시 절연 물질을 도포하여 제2 절연층(14)을 형성하고, 제2 절연층(14) 위에 도전막을 코팅하여 하부 전극층(18)을 형성한 다음 이를 패터닝하여 개구부(18a)를 형성한다. 이 때, 캐소드 전극(6)과 게이트 전극(10)이 교차하는 화소 영역마다 하부 전극층(18)의 개구부(18a)를 하나씩 형성할 수 있다.

이어서 도 4c에 도시한 바와 같이, 제1 기판(2)을 식각액에 담가 하부 전극층(18)의 개구부(18a)에 의해 노출된 제2 절연층(14) 부위를 식각하여 제2 절연층(14)에 개구부(14a)를 형성하고, 계속하여 게이트 전극(10)의 개구부(10a)에 의해 노출된 제1 절연층(8) 부위를 식각하여 제1 절연층(8)에 개구부(8a)를 형성한다. 이로써 캐소드 전극(6)의 일부 표면을 노출시킨다.

그런 다음 제2 절연층(14) 개구부(14a) 주위의 하부 전극층(18)을 일부 제거하여 하부 전극층(18)에 제2 절연층(14)의 개구부(14a)보다 큰 폭의 개구부(18a)를 형성한다. 이는 추후 하부 전극층 위에 상부 전극층을 형성할 때, 상부 전극층을 하부 전극층보다 큰 면적을 갖도록 형성하여 상부 전극층이 하부 전극층 전체를 효율적으로 덮도록 하기 위한 것이다.

다음으로, 도 4d에 도시한 바와 같이, 전자 방출 물질과 감광성 물질을 포함하는 페이스트상 혼합물을 제조하고, 이를 제1 기판(2)에 제공된 구조물 위 전체에 도포한 다음, 제1 기판(2)의 후면에 노광 마스크(30)를 배치한 상태에서 제1 기판(2)의 후면으로부터 자외선(화살표로 도시)을 조사하여 캐소드 전극(6) 위 특정 부 위의 혼합물을 선택적으로 경화시킨다. 상기 노광 마스크(30)는 전자 방출부 형성 위치에 대응하는 개구부(30a)를 구비하여 이 개구부(30a)를 통해 자외선을 선택적으로 투과시킨다.

그리고 도 4e에 도시한 바와 같이, 현상을 통해 경화되지 않은 혼합물을 제거하고, 남은 혼합물을 건조 및 소성하여 전자 방출부(12)를 형성한다. 이 때, 경화되지 않은 혼합물을 현상으로 제거할 때, 불가피하게 하부 전극층(18) 위에 일부 전자 방출 물질들이 잔류한다.

이어서 도 4f에 도시한 바와 같이, 제1 절연층(8)과 제2 절연층(14)의 개구부(8a, 14a)에 보호층(32)을 형성하여 전자 방출부(12)를 덮고, 제1 기판(2)에 제공된 구조물 위 전체에 도전막(34)을 코팅한다. 그리고 도 4g에 도시한 바와 같이 도전막(34)을 패터닝하여 개구부(20a)를 갖는 상부 전극층(20)을 형성하고, 보호층(32)을 제거하여 전자 방출부(12)를 노출시킨다.

상부 전극층(20)에 개구부(20a)를 형성할 때에는 하부 전극층(18)의 개구부(18a)보다 작은 폭으로 형성하여 상부 전극층(20)이 개구부(18a) 측벽을 포함한 하부 전극층(18) 전체를 덮도록 한다. 즉, 상부 전극층(20)을 하부 전극층(18)보다 큰 면적으로 형성한다. 따라서 상부 전극층(20)이 하부 전극층(18) 위에 잔류한 전자 방출 물질들을 덮어 전자 방출 소자 작용시 이 전자 방출 물질들로부터 전자들이 방출되는 것을 원천적으로 차단한다.

마지막으로 제1 기판 위에 스페이서들을 고정하고, 제2 기판 위에 형광층과 흑색층 및 애노드 전극을 형성한 다음, 글래스 프릿을 이용해 제1 기판과 제2 기판 의 가장자리를 접합시키고, 내부 공간부를 배기시켜 전자 방출 소자를 완성한다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 전자 방출부 형성 후 하부 전극층에 전자 방출 물질들이 잔류하더라도 상부 전극층이 전자 방출 물질들을 덮어 제1 기판 상에 노출되지 않도록 함으로써 전자 방출 소자 구동시 이 전자 방출 물질들로부터 전자가 방출되는 것을 방지한다. 따라서 본 발명에 의한 전자 방출 소자는 화면의 색순도와 색재현율을 높이는 등 표시 특성이 우수해지는 효과를 갖는다.

Claims (9)

1. 기판 위에 캐소드 전극과 제1 절연층 및 게이트 전극을 형성하는 단계와;

   상기 전극들 위에 제2 절연층과 하부 전극층을 형성하는 단계와;

   전자 방출 물질과 감광성 물질이 포함된 페이스트상 혼합물을 상기 기판에 제공된 구조물 위에 도포하고, 도포된 혼합물을 노광을 통해 부분 경화시킨 후 경화되지 않은 혼합물을 현상으로 제거하여 전자 방출부를 형성하는 단계; 및

   상기 하부 전극층 위에 상부 전극층을 형성하여 하부 전극층 위의 잔류 전자 방출 물질들을 덮는 단계

   를 포함하는 전자 방출 소자의 제조 방법.
2. 제1항에 있어서,

   상기 제1 절연층, 게이트 전극, 제2 절연층 및 하부 전극층을 형성할 때,

   상기 캐소드 전극이 형성된 기판 위에 제1 절연층과, 개구부를 갖는 게이트 전극과, 제2 절연층과, 개구부를 갖는 하부 전극층을 차례로 형성하고,

   상기 하부 전극층의 개구부에 의해 노출된 제2 절연층 부위와, 상기 게이트 전극의 개구부에 의해 노출된 제1 절연층 부위를 차례로 식각하여 제2 절연층과 제1 절연층에 개구부를 형성하는 전자 방출 소자의 제조 방법.
3. 제2항에 있어서,

   상기 제2 절연층과 제1 절연층에 개구부를 형성한 다음, 제2 절연층 개구부 주위의 상기 하부 전극층 일부를 제거하여 하부 전극층에 제2 절연층의 개구부보다 큰 폭의 개구부를 형성하는 전자 방출 소자의 제조 방법.
4. 제1항에 있어서,

   상기 전자 방출 물질로 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 사용하는 전자 방출 소자의 제조 방법.
5. 제1항에 있어서,

   상기 캐소드 전극을 투명 도전막으로 형성하고, 상기 노광시 기판의 후면에 개구부를 갖는 노광 마스크를 배치하여 상기 개구부를 통해 자외선을 선택적으로 투과시키는 전자 방출 소자의 제조 방법.
6. 제1항에 있어서,

   상기 전자 방출부를 형성한 다음, 전자 방출부를 보호층으로 덮는 단계와;

   상기 상부 전극층을 형성한 다음, 상기 보호층을 제거하는 단계를 더욱 포함하는 전자 방출 소자의 제조 방법.
7. 제3항에 있어서,

   상기 상부 전극층을 상기 하부 전극층보다 큰 면적으로 형성하여 상부 전극층으로 하부 전극층 전체를 덮는 전자 방출 소자의 제조 방법.
8. 기판 위에 형성되는 캐소드 전극들과;

   제1 절연층을 사이에 두고 상기 캐소드 전극들과 다른 층에 위치하는 게이트 전극들과;

   상기 캐소드 전극에 전기적으로 연결되는 전자 방출부들; 및

   제2 절연층을 사이에 두고 상기 전극들 위에 형성되며, 적어도 두 전극층의 적층 구조로 이루어지는 집속 전극

   을 포함하는 전자 방출 소자.
9. 제8항에 있어서,

   상기 집속 전극이 상기 제2 절연층 위에 형성되는 하부 전극층과, 하부 전극층 위의 잔류 전자 방출 물질들을 덮으면서 하부 전극층 위에서 하부 전극층보다 큰 면적을 가지며 형성되는 상부 전극층을 포함하는 전자 방출 소자.

Images