KR20060095317A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 스페이서의 대전(charging) 현상을 억제하여 전자빔 왜곡을 최소화하기 위한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 제1 절연층을 사이에 두고 배치되는 캐소드 전극들 및 게이트 전극들과, 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과, 제2 절연층을 사이에 두고 캐소드 및 게이트 전극들 상부에 형성되는 집속 전극과, 제1 기판과 제2 기판 사이에 배치되며 표면에 전극층을 갖는 복수의 스페이서들을 포함한다. 이 때, 집속 전극과 제2 절연층에는 스페이서의 하단을 수납하기 위한 스페이서 로딩부가 제공되며, 스페이서 로딩부에 도전층이 충진되어 스페이서의 전극층과 집속 전극을 전기적으로 연결한다.

스페이서, 캐소드전극, 게이트전극, 집속전극, 절연층, 애노드전극, 형광층, 흑색층

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 도 1의 I-I선을 기준으로 절개한 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3 내지 도 5는 본 발명에 따른 스페이서들을 나타낸 사시도이다.

도 6은 도 1의 Ⅱ-Ⅱ선을 기준으로 절개한 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 7은 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 확대 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 스페이서의 대전(charging)을 억제하여 전자빔 왜곡을 최소화할 수 있도록 스페이서가 놓이는 제1 기판 상의 구조물 형상을 개선한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한다.

상기 SCE형 전자 방출 소자는 일 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 제공하고 이 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

그리고 상기 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나 카본 나노튜브, 흑연, 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

이와 같이 냉음극을 이용하는 전자 방출 소자는 진공 용기를 구성하는 두 기 판 중 제1 기판 위에 전자 방출부와 더불어 전자 방출부의 전자 방출을 제어하는 구동 전극들을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 전자가속 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

또한, 상기 전자 방출 소자는 진공 용기 내부에 다수의 스페이서들을 설치한다. 이 스페이서들은 제1 기판과 제2 기판의 간격을 일정하게 유지시키며, 진공 용기의 내, 외부 압력 차이에 의한 기판의 변형과 파손을 방지하는 역할을 한다. 이 때, 스페이서는 전자 방출부에서 형광층을 향해 진행하는 전자들을 차단하지 않도록 각 형광층 사이에 위치하는 흑색층에 대응하여 배치된다.

그런데 실제 전자 방출 소자 작용시 전자빔 궤적을 살펴보면, 전자 방출부에서 방출된 전자들 중 일부는 대응하는 화소의 형광층을 향해 직진하지 못하고 흑색층이나 타 화소의 형광층을 향해 퍼지며 진행하게 된다.

이러한 빔퍼짐으로 인해 스페이서에도 전자가 충돌하게 되며, 전자를 제공받은 스페이서는 구성 재료에 따라 그 표면이 (+)혹은 (-)전위로 대전된다. 대전된 스페이서는 그 주위를 지나는 전자빔 경로를 왜곡시켜 스페이서 주위의 시인성과 표시 균일도를 저하시키는 등, 심각한 화질 저하를 유발한다.

상기 문제를 해소하기 위하여 스페이서를 사용하는 종래의 전자 방출 소자 분야에서는 스페이서 표면에 코팅막을 형성하여 이차전자 발생 계수를 1에 근접시키거나, 스페이서 표면에 전극을 형성하여 이 전극을 통해 스페이서에 대전된 전자 를 제거하는 방법 등이 제안되었다.

그러나 상기 코팅막을 사용하는 방법으로는 스페이서에 대전된 전자들을 완전하게 제거하기 어렵고, 스페이서 표면에 전극을 형성하는 방법은 제1 기판 또는 제2 기판 위에 상기 전극과 접촉하여 전자 인출 경로를 제공하는 추가의 전극을 형성해야 하므로 전자 방출 소자의 구조와 제조 방법이 복잡해지는 문제가 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 제1 기판 또는 제2 기판 상에 추가의 전극을 형성하지 않고도 전극이 형성된 스페이서를 사용하여 스페이서의 대전을 효율적으로 방지할 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

진공 용기를 구성하는 두 기판 사이에 스페이서들이 설치되고, 두 기판 중 일 기판 위에 형성된 전자 방출부로부터 전자 방출을 제어하기 위한 구동 전극들을 포함하는 전자 방출 소자에 있어서, 전자 방출 소자는 절연층을 사이에 두고 구동 전극들 상부에 위치하는 집속 전극과, 스페이서 표면에 형성되는 전극층을 포함하며, 집속 전극과 절연층에는 스페이서의 일부를 수납하기 위한 스페이서 로딩부가 제공되고, 스페이서 로딩부에 도전층이 충진되어 스페이서의 전극층과 집속 전극을 전기적으로 연결하는 전자 방출 소자를 제공한다.

상기 스페이서 로딩부는 집속 전극과 절연층에 홀 형상으로 제공되며, 구동 전극들 사이 부위에 대응하여 배치된다.

상기 집속 전극은 제2 절연층에 제공된 스페이서 로딩부의 바닥면과 측면에 걸쳐 형성될 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도와 부분 단면도로서, 도 2는 도 1의 I-I선을 기준으로 절개한 단면을 나타낸다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구성이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구성이 제공된다.

보다 구체적으로, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 제1 절연층(8)이 형성된다. 제1 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(6) 위로 각 화소 영역마다 하나 이상의 전자 방출부(12)가 형성되고, 제1 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도 록 한다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 화소 영역에서 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 화소 영역당 개수 및 배열 형태 등을 도시한 예에 한정되지 않는다.

상기 전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(12)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

한편, 상기에서는 제1 절연층(8)을 사이에 두고 게이트 전극(10)이 캐소드 전극(6) 상부에 위치하는 구조를 설명하였으나, 그 반대의 경우, 즉 캐소드 전극이 게이트 전극의 상부에 위치하는 구조도 가능하다. 이 구조에서는 전자 방출부가 캐소드 전극의 일측면과 접촉하며 제1 절연층 위에 형성될 수 있다.

상기 게이트 전극(10)과 제1 절연층(8) 위에는 제2 절연층(14)과 집속 전극(16)이 형성된다. 제2 절연층(14)과 집속 전극(16) 역시 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 하는 각각의 개구부(14a, 16a)를 형성하는데, 상기 개구부(14a, 16a)는 일례로 화소 영역당 하나가 구비되어 집속 전극(16)이 한 화소에서 방출되는 전자들을 포괄적으로 집속하도록 한다. 상기 집속 전극(16)은 바람직하게 제2 절연층(14) 위에서 제1 기판(2) 전체에 형성된다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18)과 더불어 화면의 콘트라스트 향상을 위한 흑색층(20)이 형성되고, 형광층(18)과 흑색층(20) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

그리고 제1 기판(2)과 제2 기판(4) 사이에는 다수의 스페이서들(24)이 설치되어 양 기판(2, 4)의 간격을 일정하게 유지시킨다. 이 스페이서들(24)은 전자 방출부(12)에서 형광층(18)을 향해 진행하는 전자들을 차단하지 않도록 흑색층(20)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 스페이서(24)는 도 1에 도시한 원 기둥형 이외에 도 3에 도시한 사각 기둥형 스페이서(24a), 도 4에 도시한 십자 기둥형 스페이서(24b) 및 도 5에 도시한 립(rib)형 스페이서(24c) 등으로 변형이 가능하다.

도 6은 상기 전자 방출 소자의 부분 단면도로서, 도 1의 Ⅱ-Ⅱ선을 기준으로 절개한 단면을 나타낸다.

도면을 참고하면, 본 실시예에서 스페이서(24)는 본체(26)와, 본체(26) 표면에 임의의 두께를 가지며 형성되는 전극층(28)으로 이루어진다. 본체(26)는 일례로 유리 또는 세라믹을 기계 가공하거나, 감광성 유리를 부분적으로 결정화시킨 후 결정화된 부위를 식각으로 제거하는 단계를 통해 완성된다.

이 때, 제1 기판(2)에 위치하는 집속 전극(16)과 제2 절연층(14)에는 전자 방출부(12)를 노출시키는 개구부(16a, 14a) 이외에 스페이서(24)를 끼워 고정하기 위한 홀 형상의 스페이서 로딩부(30)가 마련된다. 스페이서 로딩부(30)는 게이트 전극들(10) 사이 부위, 즉 제1 절연층(8) 상부에 위치하여 후술하는 도전층에 의해 집속 전극(16)과 게이트 전극(10)이 서로 통전되는 것을 방지한다.

상기 스페이서 로딩부(30)는 소정의 여유분을 두고 스페이서(24)보다 큰 폭으로 형성되며, 그 내부에 스페이서(24)의 하단부를 수납한다. 그리고 스페이서 로딩부(30) 내부에는 도전 페이스트가 충진되어 도전층(32)을 이룬다. 상기 도전층(32)은 스페이서(24)를 제1 기판(2) 상에 고정시킴과 아울러 집속 전극(16)과 스페이서(24)의 전극층(28)을 전기적으로 연결하는 역할을 한다.

따라서, 스페이서(24)는 그 일부가 스페이서 로딩부(30)에 끼워짐으로 인해 위치 고정이 확실하게 이루어져 미끄러짐을 방지하고, 도전층(32)에 의해 스페이서 로딩부(30)에 끼워진 하단부 전체에서 집속 전극(16)과의 접촉면을 이룸에 따라, 집속 전극(16)과의 접촉 저항을 최소화할 수 있다.

상기 스페이서 로딩부(30)는 전자 방출 소자 제작시 집속 전극(16)과 제2 절연층(14)을 부분적으로 식각하여 전자 방출부(12) 노출을 위한 개구부(16a, 14a)를 형성할 때, 상기 개구부(16a, 14a)와 동시에 식각되어 전술한 형상으로 완성될 수 있다.

또한, 상기 도전층(32)은 일례로 ①감광성 물질이 포함된 도전 페이스트를 집속 전극(16) 위에 도포하고, ②제1 기판(2)의 후면으로부터 스페이서 로딩부(30)에 자외선을 조사하여 스페이서 로딩부(30)에 채워진 도전 페이스트를 선택적으로 경화시키고, ③현상을 통해 경화되지 않은 도전 페이스트를 제거하는 단계를 거쳐 완성된다. 상기 과정을 거치면 스페이서 로딩부(30)에만 도전층(32)을 정확하게 형성할 수 있다. 이 때, 제1 기판(2)과 제1 절연층(8)은 투명한 물질로 형성해야 한다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(24)을 배치한 상태에서 저융점 유리인 글래스 프릿(glass frit)에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10), 집속 전극(16) 및 애노드 전극(22)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10)에는 수 내지 수십 볼트의 전압 차를 갖는 구동 전압이 인가되고, 집속 전극(16)에는 수 내지 수십 볼트의 (-)전압이 인가되며, 애노드 전극(22)에는 수백 내지 수천 볼트의 (+)전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 집속 전극(16)을 통과하면서 집속된 후 애노드 전극(22)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(18)에 충돌함으로써 이를 발광시킨다.

상기 과정에서 전자 방출부(12)에서 방출된 전자들 중 일부는 집속 전극(16)의 집속 작용에도 불구하고 대응하는 화소의 형광층(18)을 향해 직진하지 못하고 퍼지며, 그 일부가 스페이서(24)에 충돌한다. 그러나 스페이서(24)에 충돌한 전자들은 스페이서(24)의 전극층(28)과 도전층(32)을 통해 집속 전극(16)으로 흘러 나가기 때문에 전자 방출 소자 작용중 스페이서(24) 표면은 대전되지 않는다.

이와 같이 본 실시예의 전자 방출 소자는 스페이서(24)가 대전되는 것을 억제하여 스페이서(24) 주위로 전자빔 왜곡을 방지하며, 그 결과 스페이서(24) 주위의 시인성과 표시 균일도를 높일 수 있다.

도 7은 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 확대 단면도이다.

도면을 참고하면, 본 발명의 제2 실시예에서는 전술한 제1 실시예의 구성을 기본으로 하면서 집속 전극(16')이 제2 절연층(14)의 스페이서 로딩부(30) 내면을 따라 형성되는 구성으로 이루어진다. 즉, 집속 전극(16')은 스페이서 로딩부(30)의 바닥면과 측면에 걸쳐 형성된다. 물론 집속 전극(16')이 형성된 스페이서 로딩부 내부(30)에는 스페이서(24)의 하단부가 수납됨과 아울러 도전 페이스트가 충진되어 도전층(32)을 이룬다.

이와 같이 집속 전극(16')이 스페이서 로딩부(30)의 벽면을 따라 형성된 구조에서는 스페이서(24)의 전극층(28)과 집속 전극(16') 사이의 접촉 저항을 더욱 줄여 스페이서(24)에 부딪힌 전자들을 보다 효율적으로 제거할 수 있다.

한편, 상기에서는 전자 방출부가 전계에 의해 전자를 방출하는 물질들로 이루어진 FEA형 전자 방출 소자에 대해 설명하였으나, 본 발명은 FEA형 구조에 한정되지 않고 그 이외의 다른 전자 방출 소자에도 용이하게 적용 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 전자빔 퍼짐으로 인해 스페이서에 전자가 충돌하더라도 이 전자들이 스페이서의 전극층과 도전층을 통해 집속 전극으로 흘러 스페이서 표면이 대전되는 것을 효과적으로 억제한다. 따라서 본 발명에 의한 전자 방출 소자는 스페이서 대전으로 인한 전자빔 왜곡을 방지하여 스페이서 주위의 시인성과 표시 균일도를 높임으로 인해 화면 품질이 높아지는 효과를 구현한다.

Claims (10)

1. 진공 용기를 구성하는 두 기판 사이에 스페이서들이 설치되고, 상기 두 기판 중 일 기판 위에 형성된 전자 방출부로부터 전자 방출을 제어하기 위한 구동 전극들을 포함하는 전자 방출 소자에 있어서,

   상기 전자 방출 소자는 절연층을 사이에 두고 상기 구동 전극들 상부에 위치하는 집속 전극과, 상기 스페이서 표면에 형성되는 전극층을 포함하며,

   상기 집속 전극과 상기 절연층에는 상기 스페이서의 일부를 수납하기 위한 스페이서 로딩부가 제공되고, 상기 스페이서 로딩부에 도전층이 충진되어 스페이서의 전극층과 집속 전극을 전기적으로 연결하는 전자 방출 소자.
2. 제1항에 있어서,

   상기 스페이서 로딩부가 상기 집속 전극과 상기 절연층에 홀 형상으로 제공되는 전자 방출 소자.
3. 제1항 또는 제2항에 있어서,

   상기 스페이서 로딩부가 상기 구동 전극들 사이 부위에 대응하여 배치되는 전자 방출 소자.
4. 제1항 또는 제2항에 있어서,

   상기 집속 전극이 상기 제2 절연층의 상부 표면과 제2 절연층에 제공된 상기 스페이서 로딩부의 바닥면과 측면에 걸쳐 형성되는 전자 방출 소자.
5. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 제1 절연층을 사이에 두고 배치되는 캐소드 전극들 및 게이트 전극들과;

   상기 캐소드 전극들에 전기적으로 연결되는 전자 방출부들과;

   제2 절연층을 사이에 두고 상기 전극들 상부에 형성되는 집속 전극; 및

   상기 제1 기판과 제2 기판 사이에 배치되며 표면에 전극층을 갖는 복수의 스페이서들을 포함하고,

   상기 집속 전극과 상기 제2 절연층에는 상기 스페이서의 하단을 수납하기 위한 스페이서 로딩부가 제공되며, 상기 스페이서 로딩부에 도전층이 충진되어 스페이서의 전극층과 집속 전극을 전기적으로 연결하는 전자 방출 소자.
6. 제5항에 있어서,

   상기 제1 기판으로부터 상기 캐소드 전극들, 제1 절연층, 게이트 전극들, 제2 절연층 및 집속 전극이 순차적으로 형성되고, 캐소드 전극들과 게이트 전극들이 서로 직교하는 방향을 따라 형성되는 전자 방출 소자.
7. 제6항에 있어서,

   상기 스페이서 로딩부가 상기 집속 전극과 상기 제2 절연층에 홀 형상으로 제공되고, 상기 게이트 전극들 사이의 상기 제1 절연층 상부에 위치하는 전자 방출 소자.
8. 제5항에 있어서,

   상기 집속 전극이 상기 제2 절연층의 상부 표면과 제2 절연층에 제공된 상기 스페이서 로딩부의 바닥면과 측면에 걸쳐 형성되는 전자 방출 소자.
9. 제5항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
10. 제5항에 있어서,

    상기 제2 기판의 일면에 형성되는 형광층 및 흑색층과, 상기 형광층과 흑색층의 어느 일면에 형성되는 애노드 전극을 더욱 포함하며,

    상기 스페이서들이 흑색층에 대응하여 배치되는 전자 방출 소자.

Images