KR100362972B1 - 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법 - Google Patents

Abstract

전극들 사이에 전자 방출부를 갖고 있는 도전성막을 포함하는 전자 방출 소자를 제조하는 방법에 관한 것으로, 이 방법에 있어서, 도전성막 내에 전자 방출부를 형성하는 공정은 도전성막의 응집을 촉진시키는 가스가 존재하는 분위기에서 도전성막을 가열시키는 공정 및 도전성막을 통전시키는 공정을 포함한다.

Description

전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법{METHODS FOR PRODUCING ELECTRON-EMITTING DEVICE, ELECTRON SOURCE, AND IMAGE-FORMING APPARATUS}

본 발명은 전자 방출 소자, 다수의 이러한 전자 방출 소자로 구성된 전자원, 및 전자원을 사용하여 구성된 디스플레이 소자 등과 같은 화상 형성 장치를 제조하는 방법에 관한 것이다.

종래의 공지된 전자 방출 소자는 일반적으로 2가지 유형으로 분류되는데, 그것은 열 전자 방출 소자와 냉음극 전자 방출 소자이다. 냉음극 전자 방출 소자는 전장 방출형(이하, "FE형"이라 함) 소자, 금속/절연체/금속형(이하, "MIM형"이라 함) 소자, 표면 전자 방출 소자 등을 포함한다.

FE형 소자의 예는 더블유.피.디케(W.P.Dyke) 및 더블유.더블유.돌란(W.W.Dolan)의 "전장 방출(Field Emission)" (Advance in Electrion Physics, 8, 89(1956)), 또는 시.에이.스핀트(C.A.Spindt)의 "몰리브덴 코운을 갖는 박막 전장 방출 캐소드의 물리적 성질(Physical Properties of thin-film field emission cathodes with molybdenum cones)"(J.Appl.Phys.,47,5248(1976)) 등등에 개시된 것들을 포함한다.

공지되어 있는 MIM형 소자의 예는 시.에이.미드(C.A.Mead)의 "터널-방출 소자의 동작(Operation of Tunnel-Emission Devices)"(J. Appl. Phys., 32, 646(1961)) 등등에 개시된 것들을 포함한다.

표면 전도 전자 방출 소자의 예는 엠.아이.엘린슨(M.I.Elinson)에 의해 Radio Eng. Electron Phys., 10, 1290(1965) 등등에 개시된 것들을 포함한다.

표면 전도 전자 방출 소자는 절연 기판 상에 형성된 작은 영역의 박막에서 표면과 평행하게 전류가 흐르게 될 때 전자 방출이 발생하는 현상을 이용한다. 상술된 표면 전도 전자 방출 소자의 예는 상기 엘린슨 등에 의한 SnO₂의 박막을 사용하는 것, Au 박막을 사용하는 것[지.디트머(G. Dittmer):"Thin Solid Films," 9, 317(1972)], In₂O₃/SnO₂박막을 사용하는 것[엠. 하트웰 및 시.지.폰스타드(M. Hartwell and C.G.Fonstad):"IEEE Trans.ED Conf.," 519,(1975)], 탄소 박막을 사용하는 것[히사시 아라키(Hisashi Araki) 등:Shinku(Vacuum), Vol.26, No.1, p22(1983)] 등등을 포함한다.

이들 표면 전도 전자 방출 소자의 전형적인 예는 도 18에 개략적으로 도시되어 있는 상기 엠. 하트웰의 소자 구조이다. 도 18에 있어서, 참조번호(1)은 기판을 나타낸다. 참조번호(4)는 예를 들어, H형 패턴으로 형성된 금속 산화물의 박막인 도전성막을 나타내고, 이것의 내부에는 전자 방출부(5)가 후술되는 통전 포밍이라고 칭해지는 통전 동작에 의해 형성된다. 이 도면에서, 소자 전극들 사이의 갭 L은 0.5-1 mm로 설정되고, 그 폭 W'는 0.1 mm로 설정된다.

이들 표면 전도 전자 방출 소자에서는 전자 방출을 실행하기 전에 도전성막(4)이 통전 포밍이라고 하는 통전 동작을 임시로 받음으로써 전자 방출부(5)를 형성하는 것이 일반적인 관습이었다. 구체적으로, 통전 포밍은 도전성막을 국부적으로 파손, 변형 또는 변경시키기 위해 전압을 도전성막(4)의 양쪽 단부에 인가하는 동작으로서, 이것에 의해 전자 방출부(5)를 전기적으로 높은 저항 상태로 형성한다. 전자 방출부(5)에 있어서, 도전성막(4)의 일부분에 균열이 형성되고, 그 균열 부근에서 전자가 방출된다.

상술된 표면 전도 전자 방출 소자는 이들의 단순한 구조 때문에 넓은 영역을 가로질러 다수의 소자의 어레이를 형성할 수 있다는 장점을 갖고 있다. 이러한 특징의 장점을 취하기 위해 다양한 응용이 연구되어 왔다. 예를 들어, 이들은 하전된 빔 소스에 적용되고, 디스플레이 소자 등과 같은 화상 형성 장치에 적용된다.

다수의 표면 전도 전자 방출 소자 어레이의 형성에 관한 종래의 한 응용예로는 많은 행으로 구성된 전자원(사다리형 구성)가 있는데, 각각의 행은 표면 전도 전자 방출 소자를 평행하게 어레이하여 각각의 표면 전도 전자 방출 소자의 양쪽 단부(양쪽 소자 전극)를 와이어(공통 와이어)로 접속시킴으로써 형성된다(예를 들어, 계류중인 일본국 특허 출원 제64-31332호, 제1-283749호 및 제2-257552호).

특히, 디스플레이 소자의 경우에는 액정을 사용하여 만들어진 디스플레이 소자와 유사하게 평면형 디스플레이 소자로서 형성될 수 있고, 배면광을 필요로 하지 않는 자체-방출형 디스플레이 소자로서 제안된 예로는 다수의 표면 전도 전자 방출 소자로 이루어진 전자원와, 이 전자원로부터의 전자 빔으로의 조사 하에 가시광을 방사하는 형광 부재의 결합으로 구성된 디스플레이 소자가 있다(미합중국 특허 제5,066,883호).

상술된 표면 전도 전자 방출 소자를 제조하는 방법으로서 공지된 몇가지 종래의 방법이 있다. 예를 들어, 진공 증착, 스퍼터링, 화학 증착, 분산 코팅, 디핑(dipping) 코팅, 스피너(spinner) 코팅, 잉크 제트 프로세스(EP-A-0177428) 등을 포함하는 여러 가지 방법은 상기 통전 포밍을 받게 될 도전성막을 형성하는 방법으로서 공지되어 있다. 도전성막 상의 공지된 통전 포밍 방법은 도전성막이 배치되는 기판을 가열하면서 도전성막을 통전시키는 방법(계류중인 일본국 특허 출원 제64-019658호), 환원성 분위기 하에서 도전성막을 통전시키는 방법(계류중인 일본국 특허 출원 제6-012997호, EP-A-0732721호) 등을 포함한다.

도전성막의 형성에 있어서는 양호한 전자 방출 특성을 얻기 위해 도전성막을 균일한 두께로 형성하는 것이 바람직하다. 그러나, 이용된 방법들 사이의 차이에 따라 균일성에 차이가 나타난다. 또한, 통전 생성동작에 있어서, 특히 각각의 도전성막의 형성 동작이, 다수의 도전성막이 접속되는 와이어를 통해 실행됨으로써, 그 안에 전자 방출부를 형성하는 경우에, 각각의 도전성막들 사이의 전자 방출 특성의 변화를 최소화하도록 형성 동작을 실행하는 것이 바람직하다. 그러나, 접속된 도전성막의 수가 증가함에 따라 특성의 변화에 더욱 큰 차가 생긴다.

본 발명의 목적은 양호한 전자 방출 특성을 나타낼 수 있는 전자 방출 소자, 이러한 전자 방출 소자를 내장하는 전자원, 및 화상 형성 장치를 제조하는 방법을 제공하기 위한 것이다.

본 발명의 다른 목적은 특히, 도전성막을 형성하는 방법에 상관없이 양호한 전자 방출 특성을 나타낼 수 있는 전자 방출 소자, 이러한 전자 방출 소자를 내장하는 전자원, 및 화상 형성 장치를 제조하는 방법을 제공하기 위한 것이다.

본 발명의 또 다른 목적은 특히, 두께가 약간 불균일한 도전성막 상에서의 통전 동작으로도 양호한 전자 방출 특성을 나타낼 수 있는 전자 방출 소자, 이러한 전자 방출 소자를 내장하는 전자원, 및 화상 형성 장치를 제조하는 방법을 제공하기 위한 것이다.

본 발명의 또 다른 목적은 특히, 전자 방출 특성의 변화가 더욱 작은 다수의 전자 방출 소자를 갖고 있는 전자원을 제조하는 방법을 제공하기 위한 것이다.

본 발명의 또 다른 목적은 고품질의 화상을 형성할 수 있는 화상 형성 장치를 제조하는 방법을 제공하기 위한 것이다.

상기 목적을 달성하기 위해, 본 발명은 전극들 사이에, 전자 방출부를 갖는 도전성막을 포함하는 전자 방출 소자의 제조 방법에서, 상기 전자 방출부를 도전성막에 형성하는 공정이, 도전성막의 응집을 촉진시키는 가스가 존재하는 분위기에서, 상기 도전성막이 배치되어 있는 기판을 150 ℃ 이하의 온도로 가열하면서 상기 도전성막을 통전하는 공정을 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법이다.

또한, 본 발명은 전극들 사이에, 전자 방출부를 갖는 도전성막을 포함하는 전자 방출 소자의 제조 방법에서, 상기 전자 방출부를 도전성막에 형성하는 공정이, 도전성막의 응집을 촉진시키는 가스가 존재하는 소망하는 분위기에서, 상기 도전성막이 배치되어 있는 기판을 가열하면서 상기 도전성막을 통전시키는 공정을 포함하고, 상기 가열 및 상기 통전을 개시한 후에, 상기 도전성막의 응집을 촉진하는 가스가 존재하는 소망의 분위기로 하는 것을 특징으로 하는 전자 방출 소자의 제조 방법이다.또한, 본 발명은 전극들 사이에 전자 방출부를 갖는 도전성막을 포함하는 전자 방출 소자의 제조 방법에 있어서, 상기 전자 방출부를 도전성 막에 형성하는 공정이, 우선 상기 도전성막이 배치되어 있는 기판을 가열하고 그 후 가열을 하면서 상기 도전성막을 통전시키고, 다음에 상기 가열 및 상기 통전을 하면서 상기 도전성막의 응집을 촉진하는 가스가 존재하는 소망하는 분위기로 하는 공정을 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법이다.

본 발명은 또한, 다수의 전자 방출 소자를 갖고 있는 전자원을 제조하는 방법을 제공하는데, 이 방법에 있어서 상기 전자 방출 소자는 전자 방출 소자를 제조하는 상술된 방법 중 한 방법에 의해 제조된다.

본 발명은 또한, 다수의 전자 방출 소자를 갖고 있는 전자원, 및 전자원로부터의 전자의 조사 하에 화상을 형성하기 위한 화상 형성 부재를 포함하는 화상 형성 장치를 제조하는 방법을 제공하는데, 이 방법에 있어서 상기 전자 방출 소자는 전자 방출 소자를 제조하는 상술된 방법 중의 한 방법에 의해 제조된다.

도 1a, 1b 및 1c는 본 발명의 전자 방출 소자의 한 실시예로서 평면형 표면 전도 전자 방출 소자를 도시한 개략적인 구조도.

도 2a, 2b 및 2c는 본 발명의 전자 방출 소자를 제조하는 방법을 도시한 도면.

도 3은 본 발명의 예 1의 전자 방출 소자를 도시한 개략적인 평면도.

도 4a 및 4b는 파형을 형성하는 예를 도시한 도면.

도 5는 본 발명에 따른 진공 처리 장치의 한 예를 도시한 개략적인 구조도.

도 6은 본 발명의 전자 방출 소자의 방출 전류 대 소자 전압 특성(I-V 특성)을 도시한 도면.

도 7은 본 발명의 전자원의 한 실시예로서 단순 매트릭스 구성의 전자원을 도시한 개략적인 구조도.

도 8은 단순 매트릭스 구성의 전자원을 내장하는 본 발명의 화상 형성 장치의 한 실시예에서 사용된 디스플레이 패널의 개략적인 구조도.

도 9a 및 9b는 도 8에 도시된 디스플레이 패널 내의 형광막을 도시한 도면.

도 10은 도 8에 도시된 디스플레이 패널을 구동시키기 위한 구동 회로의 한 예를 도시한 도면.

도 11은 본 발명의 전자원의 한 실시예로서 사다리형 구성의 전자원을 도시한 개략적인 구조도.

도 12는 사다리형 구성의 전자원을 내장하는 본 발명의 화상 형성 장치의 한 실시예에서 사용된 디스플레이 패널의 개략적인 구조도.

도 13은 본 발명의 예 3에서의 전자원을 도시한 개략적인 평면도.

도 14는 도 13의 14-14를 따라 도시한 단면도.

도 15a, 15b, 15c 및 15d는 본 발명의 예 3에서의 전자원의 제조 공정을 도시한 개략적인 단면도.

도 16e, 16f 및 16g는 본 발명의 예 3에서의 전자원의 제조 공정을 도시한 개략적인 단면도.

도 17은 본 발명의 화상 형성 장치의 한 실시예의 블록도.

도 18은 종래의 평면형 표면 전도 전자방출 소자를 도시한 개략적인 구조도.

도 19는 본 발명의 화상 형성 장치의 제조를 위해 사용된 장치의 개략적인 도면.

도 20은 본 발명의 화상 형성 장치 제조시의 형성 공정에 있어서 각 소자의 접속 상태의 한 예를 도시한 개략적인 도면.

도 21은 종래의 전자 방출 소자의 한 예를 도시한 개략적인 평면도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 기판

2, 3 : 소자 전극

4 : 도전성막

5 : 전자 방출부

50, 52 : 전류계

51, 53 : 전원 공급기

54 : 애노드 전극

55 : 진공관

본 발명은 양호한 실시예로서 평면형 표면 전도 전자 방출 소자의 예에 대해 더욱 상세하게 설명하겠다.

도 1a, 1b 및 1c는 평면형 표면 전도 전자 방출 소자의 한 실시예를 도시한 개략적인 도면으로서, 도 1a는 평면도이고, 도 1b는 도 1a의 1B-1B를 따라 도시한 단면도이고, 도 1c는 도 1a의 1C-1C를 따라 도시한 단면도이다. 도 1a, 1b 및 1c에 있어서, 참조 번호(1)은 기판, 참조번호(2, 3)은 소자 전극, 참조번호(4)는 도전성막, 참조번호(5)는 전자 방출부를 나타낸다. 도 1a, 1b 및 1c에 도시된 바와 같이, 본 실시예에서의 도전성막(4)은 중앙부가 두껍고 그 주변부를 향하여 더 얇아지는 구조로 자주 형성된다.

기판(1)은 실리카 글래스, Na 등과 같은 감소된 양의 불순물을 포함하는 글래스, 소다 라임 글래스, 스퍼터링 등에 의해 소다 라임 글래스 상에 SiO₂를 배치함으로써 얻어진 라미네이트, 알루미나 등과 같은 세라믹, Si 기판 등등으로부터 선택될 수 있다.

서로 대향된 소자 전극(2, 3)의 재료는 예를 들어 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 등과 같은 금속으로부터 적절하게 선택되는 보통 도체, 이들의 합금, Pd, Ag, Au, RuO₂, Pd-Ag 등과 같은 금속 또는 금속 산화물 및 글래스 등으로 이루어진 프린트된 도체, In₂O₃-SnO₂등과 같은 투명 도체, 폴리실리콘 등과 같은 반도체 등등일 수 있다.

소자 전극들 사이의 갭 L, 소자의 전극의 길이 W, 도전성막(4)의 모양 등은 응용 형태 등을 고려하여 설계된다. 소자 전극 갭 L은 소자 전극들 사이에 배치된 전압 등을 고려하여, 수백 nm 내지 수백 μm의 범위에서 양호하게 결정되고, 더욱 양호하게는 수 μm 내지 수십 μm의 범위에서 결정된다.

소자 전극 길이 W는 전극의 저항 및 전자 방출 특성을 고려하여 수 μm 내지 수백 μm의 범위에서 양호하게 결정되고, 소자 전극(2, 3)의 두께는 수십 nm 내지 수 μm의 범위가 바람직하다.

도 1a, 1b 및 1c에 도시된 구조 이외에, 소자는 또한 도전성막(4) 및 대향 소자 전극(2, 3)이 기판(1) 상에 언급된 순서로 적층되는 구조로 구성될 수도 있다.

도전성막(4)의 재료는 예를 들어, Pd, Pt, Ru, Ag, Au, In, Pb 등과 같은 금속, PdO, SnO₂, In₂O₃, PbO, Sb₂O₃등과 같은 산화물로부터 선택될 수 있고, 후술되는 형성 공정에서의 동작 조건에 적절한 재료가 필요에 따라 이들로부터 선택된다.

도전성막(4)은 양호한 전자 방출 특성을 얻기 위해 미세 입자로 구성된 미세 입자막이 바람직하다. 도전성막의 두께(평균 두께)는 소자 전극들(2, 3) 상의 스텝 커버리지, 소자 전극들(2, 3) 사이의 저항 등을 고려하여 적절하게 설정되는데, 통상적으로 1 Å 내지 수백 nm의 범위에서 양호하게 결정되고, 더욱 양호하게는 1 nm 내지 50 nm 범위에서 결정된다. 저항 R_S는 1×10²내지 1×10⁷Ω/?의 범위이다. R_S는 폭이 w이고 길이가 l인 박막의 길이 방향으로 측정된 저항 R이 R=R_S(l/w)일 때 얻어진 값으로서, R_S=(ρ/t)이고, ρ는 비저항이다.

여기에서 설명된 미세 입자 막은 다수의 미세 입자의 집합체의 막으로서, 그 미세 구조는 몇몇 미세 입자가 개별적으로 분산되고, 다른 미세 입자들은 서로 인접되거나 또는 서로 중첩되는 상태(몇몇 미세 입자가 전체로서 섬 구조를 형성하기 위해 집합된 상태를 포함함)이다. 미세 입자의 크기는 수 Å 내지 수백 nm의 범위이고, 양호하게는 1 nm 내지 20 nm의 범위이다.

본 명세서에서는 "미세 입자(fine particles)"라는 말을 자주 사용하기 때문에 이것의 의미에 대해 아래에 설명하겠다.

일반적으로, 작은 입자들은 "미세 입자"라고 칭해지고, 이들보다 더 작은 입자들은 "초미세(ultra-fine) 입자"라고 칭해진다. "초미세 입자"보다 더 작고 약 수백 원자 이하인 수의 원자를 포함하는 입자들은 "클러스터(Cluster)"라고 자주 칭해진다.

그러나, 이들 사이의 경계는 확실하지 않으며, 이들의 어떤 특성에 포커스를 맞추고 어떻게 분류하느냐에 따라 변화한다. 또한, "미세 입자" 및 "초미세 입자"는 때때로 함께 "미세 입자"로서 칭해지고, 본 명세서에서의 설명은 이 정의에 따른다.

예를 들어, "Jikken Butsurigaku Koza(Lectures in Experimental Physics) 14: Surface and Fine Particles" (타다오 기노시따(Tadao Kinoshita)에 의해 편집되고 기요리쯔 수판(Kyoritsu Shuppan)에 의해 1986. 9. 1 발행됨)은 "미세 입자가 이 문헌에서 언급될 때, 이들은 직경이 약 2-3 μm에서 약 10 nm인 입자를 나타내고, 특히 초미세 입자가 언급될 때, 이들은 크기가 약 10 nm에서 약 2-3 nm인 입자를 의미한다."라고 설명한다. 때로 이들은 함께 단순히 미세 입자라고 칭해지는데, 이 정의는 항상 정확한 것은 아니고 대략적인 지침이다. 입자를 구성하는 원자의 수가 2 개에서 약 수십 내지 수백개이면, "클러스터"로 칭해질 수 있다(195페이지, 22~26줄).

또한, 일본의 Research Devolopment Corporation의 "Hayashi ultra-fine particle project"에 의한 "Ultra-fine particles"의 정의에서는 훨씬 더 작은 입자 크기의 하한을 정하고 있는데, 설명하자면 다음과 같다.

-- Souzou Kagaku Gijutsu Suishin Seido(Creative Science and Technology Promotion Organization)의 "Ultra-fine particle project"(1981 내지 1986)는 크기(직경)가 약 1 내지 100 ㎚의 범위인 입자가 "초미세 입자"로 칭해지고 있다고 판단했다. 이때, 하나의 초미세 입자는 약 100 내지 10⁸원자의 집합체이다. 원자의 규모로부터, 초미세 입자는 대규모 또는 거대규모 입자이다.-- ("Ultra-Fine Particles-Creative Science and Technology," p2, 1∼4줄, 1998, 치까라 하야시, 료지 우에다 및 아끼라 타사끼(Chikara Hayashi, Ryoji Ueda, and Akira Tasaki)에 의해 편집되고, 미타 수판(Mita Shuppan)에 의해 발행됨), 및 -- 초미세 입자보다 더 작은 입자, 즉 수 내지 수백 원자로 구성된 하나의 입자는 보통 클러스터라 칭해진다.-- (동일한 교재의 p2, 12∼13줄).

상술된 통상적인 이름을 명심하면, 본 명세서에서의 "초미세 입자"는 다수의 원자 또는 분자의 집합체를 나타내는데, 그 입자 크기의 하한은 약 수 Å 내지 1㎚이고, 그 상한은 약 수 ㎛이다.

전자 방출부(5)은 도전성막(4)의 일부분에 형성된 균열 영역으로 이루어지고, 후술되는 균열 형성 기법에 따라 좌우된다. 몇몇 경우에는 전자 방출부(5) 내부에 크기가 수 Å 내지 수십 ㎚의 범위인 도전성 미세 입자가 존재한다. 이들 도전성 미세 입자는 도전성막(4)을 형성하는 재료의 일부분 또는 전체 요소를 포함한다. 전자 방출부(5) 및 그 부근의 도전성막(4)은 또한 몇몇 경우에 탄소 또는 탄소 화합물을 포함한다.

다음에, 본 실시예의 전자 방출 소자를 제조하는 방법에 대해 도 2a, 2b 및 2c 와 함께 설명하겠다. 도 2a, 2b 및 2c에 있어서, 도 1a, 1b 및 1c에 도시된 것과 동일한 부분은 도 1a, 1b 및 1c와 동일한 참조번호로 표시된다.

1) 기판(1)은 청정제, 정수(pure water) 및 유기용매 등으로 잘 세척되고, 소자 전극의 재료가 진공 증착, 스퍼터링 등에 의해 그 위에 증착되며, 그 다음 소자 전극(2, 3)이 예를 들어, 포토리소그래피 기술에 의해 기판(1) 상에 형성된다(도 2a).

2) 유기금속 용액은 소자 전극(2, 3)들 사이에 접속을 설정하기 위해 소자 전극(2, 3)을 구비한 기판(1) 상에 액적(droplet)의 형태로 분산되고, 도전성막(4)을 형성하기 위해 건조되고 가열된다(도 2b). 유기금속 용액은 유기 화합물 용액으로서, 그 주요 요소가 상술된 도전성막(4)의 재료인 금속이다.

양호한 실시예에 있어서, 잉크제트 방법은 액적의 형태로 유기금속 용액을 분산시키는 수단으로서 양호하게 적용된다. 이 잉크제트 방법이 채택된 경우, 약 10 ng 내지 수십 ng 범위의 작은 액적은 양호한 반복성을 갖고 기판에 생성되어 분산될 수 있고, 이 방법은 포토리소그래피에 의한 패터닝도 진공 처리도 필요로 하지 않아서, 생산성면에서 바람직하다. 사용될 수 있는 잉크제트 방법의 소자는 에너지 생성 소자로서 열전기 변환기를 사용하는 버블제트(bubble jet) 방법의 소자, 압전(piezoelectric) 소자를 사용하는 피에조 제트 방법의 소자 등을 포함한다. 상기 액적을 베이킹하는 수단은 전자기파 조사 수단, 열기(hot air) 조사 수단, 및 전체 기판을 가열하는 수단 중에서 선택된다. 전자기파 조사 수단은 예를 들어, 적외선 램프, 아르곤 이온 레이저, 반도체 레이저 등 중에서 선택된 것일 수 있다.

도전성막(4)을 형성하는 방법은 상술된 것에 제한되지 않지만, 이 방법은 진공 증착, 스퍼터링, 화학 증착, 분산 코팅, 디핑, 스피너 코팅 등으로부터 선택된 방법일 수 있다.

3) 다음 공정은 전자 방출부를 형성하기 위한 형성 공정이다(도 2c). 구체적으로, 소자 전극(2, 3) 및 도전성막(4)이 형성되는 기판(1)은 진공 장치 내에 설정되고, 진공 장치의 내부는 배기 장치에 의해 잘 배기된다. 그 후, 기판은 가열되어 온도를 증가시키고, 도시되지 않은 전원 공급기로부터의 전압이 소자 전극(2, 3) 사이에 배치되어 통전을 실행한다. 그 다음, 도전성막(4) 재료의 환원 또는 응집을 촉진시키는 가스가 진공관 내로 유입되어 도전성막(4)을 국부적으로 파손, 변형 또는 변경시킴으로써, 변경된 구조의 전자 방출부(5)가 구조 변경 부분에 형성된다(도 2c).

본 실시예에 있어서, 상술된 바와같이 도전성막(4)을 실온 이상의 온도, 양호하게 50 ℃ 이상으로 가열시키고, 도전성막(4)의 환원 또는 응집을 촉진시키는 가스를 포함하는 분위기에서 통전 동작을 행함으로써, 전자 방출부(5)가 형성됨과 동시에, 응집 동작이 전자 방출부 부근에서 실행된다. 도전성막(4)의 온도는 통전된 도전성막(4)에 흐르는 전류(막 전류)에 의해 증가되고, 증가된 온도에서의 막은 감소/환원 또는 응집 촉진 가스와 반응하여 환원된다. 이것은 전류를 더욱 증가시켜서, 도전성막(4)의 일부는 구조가 국부적으로 변형되도록 응집됨으로써, 균열을 형성한다.

기판이 환원 또는 응집 가스 내에서 가열되지 않은 통전 동작 기술에 있어서, 도전성막(4) 표면 상의 불순물 부착은 가스와 도전성막 재료 사이의 환원 또는 응집 반응을 방해하고, 통전로 인한 온도 증가에 의해 불순물이 제거된 후에 반응이 시작된다. 그러므로, 전력은 예상보다 더 많이 소모된다. 특히, 높은 저항 때문에 도전성막의 얇은 부분에 전류가 흐르지 않고, 이들의 반응을 방해하도록 온도가 증가되지 않아서, 균열이 형성되지 않는 몇 가지 경우가 있다. 다수의 소자가 접속되는 와이어를 통해 전력이 공급되는 경우에, 과다한 전류가 흘러 와이어의 전압 강하를 증가시킴으로써, 상이한 균열 형태를 갖는 소자가 만들어져서 다수 분포의 전자 방출 특성을 갖게 된다.

양호한 실시예에 있어서, 기판(1)은 온도를 증가시키기 위해 가열되고, 따라서 도전성막의 표면에 부착하는 물 등과 같은 불순물의 일부가 제거되어, 환원 또는 응집 가스와 도전성막(4) 사이의 반응이 더욱 촉진될 수 있게 한다. 그러므로, 도전성막(4)의 연부에서 연부까지 균열이 형성되도록, 환원 또는 응집이 도전성막(4)의 얇은 부분에서도 진행한다. 또한, 다수의 전자 방출 소자로 구성된 전자원 또는 이 전자원을 포함하는 화상 형성 장치의 경우에, 전자 방출 소자를 형성하는 통전 동작 공정은 더 낮은 전류에서 실행될 수 있고, 전압 강하는 공통 와이어에서 더 낮아짐으로써, 더욱 균일한 전자 방출 특성 및 휘도의 균일도 향상을 달성한다.

본 실시예에 있어서, 도전성막(4)이 위에 형성되어 있는 기판(1)이 보유되도록 가열되는 온도는 도전성막(4)의 재료에 따라 적절하게 결정된다. 이 온도가 너무 높으면, 응집 반응이 도전성막에서 과도해질 수 있어서, 소정의 경우에 양호한 전자 방출부가 형성되지 않을 수 있으며, 또는 도전성막 전체 영역을 통해 응집이 발생하게 되어, 응집 입자들이 서로 분리되므로, 소정의 경우에 전체적인 막과 같은 정도로 도전성이 손실될 수 있다. 보유 온도의 상한은 예를 들어 150 ℃ 이하가 바람직하고, 여기에서 도전성막의 재료는 PdO의 미세 입자이다.

본 실시예에 있어서, 도 2a, 2b 및 2c를 참조하여 설명하면, 상술된 형성 동작은 기판(1)이 도시되지 않은 히터에 의해 실온보다 높은 온도로 가열되는 조건 하에 도전성막(4)의 환원 또는 응집을 촉진시키는 증기(가스)를 함유하는 분위기에서 실행된다.

도전성막(4)이 금속 산화물로 만들어진 경우, 도전성막(4) 재료의 환원 또는 응집 촉진 가스는 환원성 가스, 예를 들어 H₂, Co, CH₄등으로부터 선택될 수 있다. 이것은 금속 산화물이 금속으로 환원되는 동안에 응집이 일어난다고 생각할 수 있기 때문이다. 한편, 도전성막(4)이 금속인 경우, 응집의 촉진은 Co 또는 CH₄로는 발생하지 않지만, 응집 촉진 효과는 H₂의 사용으로 관측된다.

상술된 형성 공정은 도전성막(4)의 여러가지 형성 방법들 중에서 특히 잉크제트 방법의 경우에 사용되는 것이 바람직하다. 유기금속 용액이 잉크제트 방법 등의 경우에서와 같이 액적의 형태로 분산될 때, 분산된 용액의 두께는 액적의 표면 장력 때문에 위치에 따라 다르다. 그러므로, 용액이 건조되고 베이킹되어 도전성막을 형성할 때, 도전성막은 표면 장력으로 인한 두께의 차이로부터의 영향 때문에 막 두께의 분포를 갖는다. 통상적으로, 도전성막은 중앙이 두껍고, 주변쪽으로 더 얇아진다. 또한, 조건에 따라 중앙이 얇고 주변쪽으로 막이 두꺼워지는 경우도 있다. 어느 경우에도 도전성막의 막 두께를 평탄하게 하는 것은 쉽지 않다.

전자 방출부가 상술된 두께 분포로 도전성막의 통전 동작(형성 동작)에 의해 형성되는 경우에, 이렇게 얻어진 전자 방출 특성은 도전성막(4)의 다른 형성 방법을 사용하는 경우보다도 때로는 열악하다.

첫번째 예는 전자 방출부가 두께가 가장 작은 도전성막의 주변부에 형성되지 않고, 따라서 도전성막이 연속적으로 되어 전류가 흐르는 경로가 생성되는 경우이다. 이 상태는 도 21에 도시된다. 도면에서, 1은 기판, 2, 3은 소자 전극, 4는 도전성막, 5는 전자 방출부이다. 전자 방출부(5)은 두께가 작기 때문에 도전성막(4)의 주변부(211)에 형성되지 않는다. 그러므로, 구동 전압이 소자 전극들(2, 3) 사이에 배치될 때 전류는 주변부(211)를 통해 흐른다. 이 전류는 전자의 방출에 기여하지 않으므로, 쓸데없는 전력 소비를 증가시킨다. 이러한 구조의 전자 방출 소자는 기본적으로 비선형 특성을 갖고 있고, 실제로 임계 전압 이하로 흐르는 소자 전류는 없다. 흐름 경로가 상술된 바와 같이 만들어질 때, 오믹(ohmic) 성분이 전류-전압 특성에 나타난다.

두번째 예는 상기 활성 동작시에 흐르는 전류가 비교적 두꺼운 부분에 집중되어 전자 방출부 내에서 균열의 폭을 증가시킴으로써, 전자 방출이 충분히 일어 나지 않게 될 것 같다. 이 경우에, 유효 전자 방출부가 감소되기 때문에, 방출된 전자의 수가 감소된다.

상술된 이유로, 상기 형성 공정이 효과적이고, 특히 잉크제트 방법 등과 같이 액적 분산 공정을 포함하는 도전성막(4)의 형성 방법이 사용된다.

상기 형성 공정에 있어서, 인가된 전압의 파형은 특히 펄스 파형이 바람직하다. 이러한 펄스를 인가하기 위해, 정전압의 펄스 피크 높이를 갖는 펄스를 연속적으로 인가하는 도 4a에 도시된 방법 및 증가하는 펄스 피크 높이를 갖는 펄스를 인가하는 도 4b에 도시된 방법이 있다.

도 4a를 참조하여 먼저 설명된 방법은 정전압의 펄스 피크 높이를 갖는 펄스를 연속적으로 인가하는 방법이다. 도 4a에 있어서, T₁및 T₂는 전압 파형의 펄스 기간 및 펄스 간격을 나타낸다. 양호하게, T₁은 1 μsec 내지 10 msec의 범위에서 설정되고, T₂는 10 μsec 내지 10 msec의 범위에서 설정된다. 삼각파의 피크 높이(통전 포밍 동안의 피크 전압)는 표면 전도 전자 방출 소자의 형태에 따라 적절하게 선택된다. 이러한 조건하에, 전압이, 예를 들어 수초 내지 수십초 동안 인가된다. 펄스 파형은 삼각파에 제한되지 않고, 사각파 등과 같이 소정의 원하는 파형일 수 있다.

도 4b를 참조하여 다음에 설명되는 방법은 증가하는 펄스 피크 높이를 갖는 전압 펄스를 인가하는 방법이다. 도 4b에 있어서, T₁및 T₂는 도 4a의 T₁및 T₂와 동일하다. 삼각파의 피크 높이는, 예를 들어 약 0.1 V의 공정로 증가된다.

통전 포밍의 종료는, 너무 낮아서 도전성막(4)을 국부적으로 파손 또는 변형시킬 정도의 전압이 펄스 간격 T₂동안에 인가되고 이 때 흐르는 전류가 측정되는 방식으로 검출될 수 있다. 예를 들어, 통전 포밍은 전류가 약 0.1 V의 전압의 인가로 측정되고 이것으로부터 계산된 저항이 1 ㏁ 이상일 때 종료된다.

4) 전자 방출부(5)가 도전성막(4) 내에 형성되는 소자는 통전 공정로 칭해지는 동작을 받는 것이 바람직하다. 이 통전 공정은 소자 전류 I_f및 방출 전류 I_e를 현저하게 변화시킬 수 있다.

통전 공정은 예를 들어 유기 물질의 가스를 함유하는 분위기 하에서 소자 전극들(2, 3) 사이에 펄스를 반복적으로 인가함으로써 실행될 수 있다. 이 분위기는 진공관의 내부가 예를 들어 오일 확산 펌프 또는 회전 펌프를 사용하여 배기되는 분위기에 남아있는 유기 가스를 사용하게 함으로써 설정될 수 있다. 또한, 이 분위기는 이온 펌프 등에 의한 충분한 배기에 의해 일단 달성된 진공 안으로 적절한 유기 물질이 가스를 도입함으로써 달성될 수 있다. 이때 유기 물질의 양호한 가스 압력은 상술된 소자 전극의 형태, 진공관의 모양, 유기 물질의 종류 등에 따라 변화하고, 상황에 따라 적절하게 결정된다. 적절한 유기 물질은 알칸, 알켄 및 알킨의 지방족 탄화수소, 방향족 탄화수소, 알콜, 알데히드, 케톤, 아민, 페놀과 같은 유기산, 카르복실산, 술폰산 등이다. 구체적으로, 이용 가능한 유기 물질은 메탄, 에탄, 프로판 등과 같이 C_nH_2n+2로 표시된 포화 탄화수소, 에틸렌, 프로필렌 등과 같이 C_nH_2n등의 조성식으로 표시된 불포화 탄화수소, 벤젠, 톨루엔, 메탄올, 에탄올, 포름알데히드, 아세트알데히드, 아세톤, 메틸에틸케톤, 메틸아민, 에틸아민, 페놀, 포름산, 아세트산, 프로피온산 등을 포함한다. 이 동작은 탄소 또는 탄소 화합물이 분위기 내에 존재하는 유기 물질로부터 소자 상에 증착되게 함으로써, 소자 전류 I_f및 방출 전류 I_e를 현저하게 변화시킨다.

탄소 또는 탄소 화합물은, 예를 들어 흑연(소위 HOPG, PG 및 GC를 포함함; HOPG는 거의 완전한 흑연 결정 구조를 나타내고, PG는 약 20 ㎚의 결정 입자를 갖는 약간 무질서한 결정 구조를 나타내며, GC는 약 2 ㎚의 결정 입자를 갖는 훨씬 더 무질서한 결정 구조를 나타냄) 또는 비결정 탄소(아몰포스 탄소, 및 아몰포스 탄소와 상술된 흑연의 미세 결정의 혼합물을 나타냄)이고, 그 두께는 양호하게 50 ㎚ 이하이고 30 ㎚ 이하가 바람직하다.

통전 공정 종료의 판단은 소자 전류 I_f및 방출 전류 I_e를 측정하는 동안 적절하게 행해질 수 있다. 펄스 기간, 펄스 간격, 펄스 피크 높이 등은 필요에 따라 적절하게 결정된다.

5) 이들 공정을 통해 얻어진 전자 방출 소자는 안정화 공정로 들어가는 것이 바람직하다. 이 공정은 유기 물질을 진공관으로부터 배출시키는 공정이다. 진공관을 배기하기 위한 진공 배기 장치는 장치로부터 발생된 오일이 소자의 특성에 영향을 끼치지 않도록 하기 위해 오일을 사용하지 않는 것이 바람직하다. 구체적으로, 진공 배기 장치는 흡수 펌프 및 이온 펌프 등에서 선택될 수 있다.

상술된 통전 공정에서, 오일 확산 펌프 또는 회전 펌프가 배기 장치로서 사용되고, 여기에서 생성된 오일 성분으로부터 초래된 유기 가스가 사용된 경우에, 이 성분의 분압을 가능한 한 낮게 유지할 필요가 있다. 진공관 내의 유기 물질의 분압은 상술된 탄소 또는 탄소 화합물이 실제로 새로 증착되지 않는 분압, 양호하게 1.3×10^-5Pa 이하 및 더욱 양호하게 1.3×10^-8Pa 이하가 되어야 한다. 또한, 진공관 내부의 배기 동안에, 진공관의 내벽 및 전자 방출 소자에 부착한 유기 분자의 배출을 용이하게 하기 위해 전체 진공관을 가열하는 것이 바람직하다. 이 때의 가열 조건은 가능한 한 동작이 80-250 ℃에서, 양호하게는 150 ℃ 이상에서 실행되는 것이 바람직하지만, 가열 조건은 특별히 이러한 조건에 한정되는 것은 아니다. 가열은 진공관의 크기 및 모양, 전자 방출 소자의 구조 등을 포함하는 여러 가지 조건에 따라 적절하게 선택된 조건하에서 실행된다. 진공관 내부의 압력은 가능한 한 낮게 설정되어야 하는데, 1×10^-5Pa 이하가 바람직하고, 1.3×10^-6Pa 이하가 더욱 바람직하다.

상기 안정화 공정 종료 후의 구동 동안의 분위기는 안정화 동작의 종료시의 분위기가 바람직하지만, 이것에 제한되는 것은 아니다. 유기 물질이 잘 제거되는 한, 압력 자체의 작은 증가로도 충분히 안정한 특성이 유지될 수 있다. 탄소 또는 탄소 화합물의 새로운 증착은 이러한 진공 분위기를 사용함으로써 억제될 수 있으므로, 소자 전류 I_f및 방출 전류 I_e가 안정화된다.

본 발명의 전자 방출 소자의 기본적인 특성에 대해 도 5 및 도 6을 참조하여, 상술된 평면형 표면 전도 전자 방출 소자의 예로 설명하겠다.

도 5는 진공 처리 장치의 한 예를 도시한 개략도로서, 이 진공 처리 장치는 또한 측정 및 평가 장치로서의 기능을 갖는다. 도 5에서, 도 1a, 1b, 1c에 도시된 것과 동일한 부분은 도 1a, 1b, 1c와 동일한 참조부호를 붙인다.

도 5에서, 55는 진공관, 56은 배기 펌프를 나타낸다. 전자 방출 소자는 진공관(55) 내에 배치된다. 구체적으로, 1은 전자 방출 소자를 형성하는 기판이고, 2, 3은 소자 전극, 4는 도전성막, 5는 전자 방출부이다. 51은 소자 전압 V_f를 전자 방출 소자에 인가하는 전원 공급기이고, 50은 소자 전극(2, 3, 54)과, 소자의 전자 방출부(5)으로부터 방출된 방출 전류 I_e를 획득하는 애노드 전극 사이에서 도전성막(4)에 흐르는 소자 전류 I_f를 측정하는 전류계이며, 53은 전압을 애노드 전극(54)에 인가하는 고전압 전원 공급기이고, 52는 전자 방출부(5)으로부터 방출된 방출 전류 I_e를 측정하는 전류계이다. 한 예로서, 측정은 애노드 전극(54)의 전압이 1 kV 내지 10 kV의 범위에서 설정되고, 애노드 전극(54)과 전자 방출 소자 사이의 거리 H가 2 내지 8 ㎜의 범위인 조건하에서 행해진다.

도시되지 않은 진공 시스템의 진공 분위기 하에서의 측정에 필요한 장치 등은 진공관(55) 내에 구비되고, 원하는 진공 분위기 하에서 측정 및 평가를 실행하도록 적응된다.

배기 펌프(56)는 터보 펌프, 회전 펌프 등으로 이루어진 통상의 고진공 시스템, 및 이온 펌프 등으로 이루어진 초고진공 시스템으로 구성된다. 여기에 도시된, 전자 방출 소자의 기판이 배치되는 모든 진공 처리 장치는 도시되지 않은 히터에 의해 가열될 수 있다. 그러므로, 상술된 통전 포밍 및 그 이후의 공정은 또한 이 진공 처리 장치를 사용하여 실행될 수 있다.

도 6은 도 5에 도시된 진공 처리 장치를 사용하여 측정된 방출 전류 I_e및 소자 전류 I_f, 대 소자 전압 V_f의 관계를 도시한 개략도이다. 도 6은 방출 전류 I_e가 소자 전류 I_f보다 매우 작기 때문에 임의의 유닛으로 도시된다. 가로좌표 및 세로좌표는 선형 스케일이다.

또한, 도 6으로부터 명백해진 바와 같이, 본 발명의 전자 방출 소자는 방출 전류 I_e에 대해 다음 3가지 특성을 갖는다.

먼저, 이 소자는 소자 전압을 소정의 전압(임계 전압이라 할 수 있음; 도 6의 V_th) 이상으로 인가하여 갑자기 방출 전류 I_e를 증가시키고, 방출 전류 I_e는 임계 전압 V_th이하의 소자 전압으로 드물게 검출된다. 즉, 소자는 방출 전류 I_e에 대해 한정된 임계 전압 V_th를 갖는 비선형 소자이다.

둘째, 방출 전류 I_e가 소자 전압 V_f에 따라 단조롭게 증가하기 때문에, 방출 전류 I_e는 소자 전압 V_f에 의해 제어될 수 있다.

세번째, 애노드 전극(54)(도 5 참조)에 의해 획득된 방출 전하는 소자 전압 V_f의 인가 시간에 따라 변한다. 즉, 애노드 전극(54)에 의해 얻어진 전하량은 소자 전압 V_f의 인가 시간에 의해 제어될 수 있다.

상기 설명으로부터 알 수 있는 바와 같이, 본 발명의 전자 방출 소자는 전자 방출 특성이 입력 신호에 따라 용이하게 제어될 수 있는 전자 방출 소자이다. 이러한 성질을 사용하게 함으로써, 본 발명의 전자 방출 소자는 이러한 다수의 전자 방출 소자로 구성된 전자원, 화상 형성 장치 등을 포함하는 여러가지 분야의 기기에 적용될 수 있다.

도 6은 소자 전류 I_f가 또한 소자 전압 V_f에 대해 단조롭게 증가하는 예(이하, "MI 특성"이라 함)를 도시한 것으로, 소자 전류 I_f가 소자 전압 V_f(도시되지 않음)에 대해 전압 제어식 네가티브 저항 특성(이하, "VCNR 특성"이라 함)을 논증하는 경우가 있다는 사실에 주의한다. 이들 특성은 상술된 공정을 제어함으로써 제어될 수 있다.

상술된 본 발명의 전자 방출 소자의 특성 때문에, 다수의 전자 방출 소자로 구성된 전자원은 방출 전자량이 입력 신호에 따라 용이하게 제어될 수 있게 되고, 화상 형성 장치 등에서도 마찬가지이고, 여러 가지 분야에 적용될 수 있다.

본 발명의 전자 방출 소자의 응용예에 대해 이하에 설명하겠다. 예를 들어, 전자원 및 화상 형성 장치는 본 발명의 다수의 전자 방출 소자를 기판 상에 어레이하여 구성될 수 있다.

전자 방출 소자의 어레이 구성은 여러 가지 구성으로부터 선택될 수 있다. 한 예는 평행하게 배열된 다수의 전자 방출 소자가 양쪽 단부에서 각각 접속되는 사다리형 구성으로서, 다수의 행의 전자 방출 방출 소자가 (행 방향으로) 배열되고, 전자 방출 소자로부터의 전자는 전자 방출 소자 상에 와이어에 수직인 방향으로 (즉, 열 방향으로) 배치된 제어 전극(그리드 전극)에 의해 제어된다. 또한, 다른 예는 다수의 전자 방출 소자가 X 방향 및 Y 방향을 따라 매트릭스 패턴으로 배열된 구성으로서, 각각의 행에 배열된 다수의 전자 방출 소자의 제1 전극은 공통 X 방향 와이어에 접속되고, 각각의 열에 배열된 다수의 전자 방출 소자의 제2 전극은 공통 Y 방향 와이어에 접속된다. 이 구성은 소위 단순 매트릭스 구성이라 한다. 먼저, 단순 매트릭스 구성에 대해 아래에 설명하겠다.

본 발명의 전자 방출 소자는 상술된 3가지 특성을 갖는다. 즉, 전자 방출 소자로부터 방출된 전자는 임계 전압 이상의 범위에서 대향된 소자 전극들 사이에 인가된 펄스형 전압의 피크 높이와 폭에 의해 제어될 수 있다. 한편, 전자는 임계 전압 이하의 범위에서 드물게 방출된다. 이 특성에 따라, 다수의 전자 방출 소자로 이루어진 구성의 경우에, 전자 방출량은 또한 개별 소자에 펄스형 전압을 적절하게 인가함으로써 입력 신호에 따라 선택된 전자 방출 소자로 제어될 수 있다.

이러한 원리에 기초하여, 본 발명의 전자 방출 소자의 한 실시예인, 다수의 표면 전도 전자 방출 소자를 어레이하여 얻어진 전자원 기판에 대해 도 7을 참조하여 설명하겠다. 도 7에서, 71은 전자원 기판, 72는 X 방향 와이어, 73은 Y 방향 와이어이다. 74는 표면 전도 전자 방출 소자이고, 75는 접속 와이어이다.

m개의 X 방향 와이어(72)는 D_x1, D_x2, …, D_xm으로 이루어지고, 진공 증착, 프린팅, 스퍼터링 등에 의해 만들어진 도전성 재료로 구성될 수 있다. 와이어의 재료, 두께 및 폭은 필요에 따라 적절하게 설계된다. Y 방향 와이어(73)는 D_y1, D_y2, …, D_yn의 n개의 와이어이고, X 방향 와이어(72)와 유사한 형태로 만들어진다. 도시되지 않은 층간 절연층은 m개의 X 방향 와이어(72)와 n개의 Y 방향 와이어(73) 사이에 제공되고, 이로 인해 이들을 서로 전기적으로 분리시킨다(여기에서, m, n은 양의 정수이다).

도시되지 않은 층간 절연층은 진공 증착, 프린팅, 스퍼터링 등에 의해 만들어진 SiO₂등으로 이루어진다. 예를 들어, 층간 절연층의 두께, 재료 및 제조 방법은 층간 절연층이 전체 표면상에, 또는 X 방향 와이어(72)가 형성되는 기판의 일부분 상에 원하는 패턴으로 형성되도록, 특히 절연층이 X 방향 와이어(72)와 Y 방향 와이어(73) 사이의 교차부에서의 전위차를 견디어낼 수 있도록 적절하게 설정된다. X 방향 와이어(72) 및 Y 방향 와이어(73)는 외부 단자로 인출된다.

전자 방출 소자(74)를 형성하는 소자 전극의 쌍(도시되지 않음)은 도전성 금속 등의 접속 와이어(75)에 의해 m개의 X 방향 와이어(72) 및 n개의 Y 방향 와이어(73)에 각각 전기적으로 접속된다.

X 방향 와이어(72) 및 Y 방향 와이어(73)의 재료, 접속 와이어(75)의 재료, 및 소자 전극쌍의 재료는 구성 요소를 몇 가지 또는 전부 공유할 수도 있고, 또는 서로 다를 수도 있다. 이들 재료는, 예를 들어 상술된 소자 전극의 재료로부터 적절하게 선택된다. 소자 전극의 재료가 와이어의 재료와 동일하면, 소자 전극에 접속된 와이어는 소자 전극으로 간주될 수 있다.

X 방향 와이어(72)에는 X 방향으로 정렬된 전자 방출 소자(74)의 한 행을 선택하기 위해 스캐닝 신호를 인가하는 도시되지 않은 스캐닝 신호 인가 수단이 접속된다. 한편, Y 방향 와이어(73)에는 입력 신호에 따라 Y 방향으로 정렬된 전자 방출 소자(74)의 각각의 열을 변조하는 도시되지 않은 변조 신호 생성 수단이 접속된다. 각각의 전자 방출 소자에 인가된 구동 전압은 소자에 인가된 변조 신호와 스캐닝 신호 사이의 차 전압으로서 공급된다.

상기 구성에 있어서, 개별 소자는 단순 매트릭스 와이어링을 사용하여 독립적으로 선택되어 구동될 수 있다.

이러한 단순 매트릭스 구성의 전자원을 사용하여 구성된 화상 형성 장치에 대해 도 8, 도 9a 및 9b, 및 도 10을 참조하여 설명하겠다. 도 8은 화상 형성 장치의 디스플레이 패널의 한 예를 도시한 개략도이고, 도 9a 및 9b는 도 8의 화상 형성 장치에 사용된 형광막의 개략도이다. 도 10은 NTSC 시스템의 TV 신호에 따른 디스플레이를 실행하는 구동 회로의 한 예를 도시한 블럭도이다. 도 7에 도시된 것과 동일한 부분에는 동일한 참조번호를 붙이고, 그 설명은 생략한다. 도전성막(4)은 편의상 설명을 생략한다.

도 8에서, 81은 전자원 기판(71)이 고정되는 배면판(rear plate)이고, 86은 형광막(84), 메탈 백(85) 등이 글래스 기판(83)의 내면에 형성되는 전면판(face plate)이다. 82는 지지 프레임이고, 배면판(81) 및 전면판(86)은 프릿(frit) 글래스 등으로 지지 프레임(82)에 접속된다. 88은, 예를 들어 10분 이상 동안 대기 또는 질소 내에서 400 ℃ 내지 500 ℃ 온도 범위에서 베이킹함으로써 밀봉된 엔벨로프(envelope)이다.

엔벨로프(88)는 상술된 바와 같이 전면판(86), 지지 프레임(82) 및 배면판(81)으로 구성된다. 배면판(81)이 전자원 기판(71)의 강도를 보강시키는 주요 목적을 위해 제공되었기 때문에, 분리된 배면판(81)은 기판(71) 자체가 충분한 강도를 가지면 제공될 필요가 없다. 즉, 엔벨로프(88)는 또한, 기판(71)으로의 지지 프레임(82)의 직접 밀봉에 의해 전면판(86), 지지 프레임(82) 및 기판(71)으로 구성될 수도 있다. 한편, 전면판(86)과 배면판(81) 사이에 스페이서라 칭해지는 도시되지 않은 지지부를 삽입함으로써 대기압에 대해 충분한 강도를 갖는 엔벨로프(88)를 구성할 수도 있다.

도 9a 및 9b는 형광막을 도시한 개략적인 도면이다. 형광막(84)은 단색인 경우에 형광 물질로만 만들어질 수 있다. 컬러 형광막의 경우에, 형광막은 블랙 스트라이프(stripes)(도 9a) 또는 블랙 매트릭스(도 9b) 등으로 칭해지는 블랙 도전성 재료(91), 및 형광 재료(92)로 만들어질 수 있다. 블랙 스트라이프 또는 블랙 매트릭스를 준비하는 목적은 컬러 표시에 필요한 3원색 형광 재료(92)들 간의 분리된 부분을 어둡게 함으로써 색의 혼합 등이 방해받지 않게 되고, 형광막 상의 외부 광의 반사 때문에 컨트라스트의 저하가 억제되게 하기 위함이다. 블랙 도전 재료(91)는 통상적으로 사용되고, 매트릭스로서 흑연을 함유하는 물질일 수 있고, 약간의 광의 투과 및 반사를 갖는 소정의 도체일 수 있다.

글래스 기판(83)을 형광 물질로 코팅하는 방법은 단색 또는 컬러에 상관없이, 침전법, 프린팅법 등으로부터 선택된 방법일 수 있다. 메탈 백(85)은 통상적으로 형광막(84)의 내면측 상에 제공된다. 메탈 백을 준비하는 목적은 글래스 기판(83)쪽을 향한 형광 물질의 발광 중에서 내면측으로 이동하는 광을 반사시킴으로써 휘도가 증가되고, 이것이 전자빔의 가속을 위해 전압을 인가하는 전극으로서 기능하게 되며, 엔벨로프 내에 발생된 음 이온의 충격 등으로 인해 형광 물질이 손상되지 않게 하기 위함이다. 메탈 백은 형광막의 생성 후에, 형광막 내면의 평활화 동작(통상적으로 "필름화(filming)"라고 함)을 실행한 다음에, 진공 증착 등에 의해 Al을 그 위에 증착시킴으로써 만들어질 수 있다.

전면판(86)은 또한 형광막(84)의 전도성을 더욱 증강시키기 위해 형광막(84)의 외부 표면측 상에 투명 전극(도시되지 않음)이 구비될 수 있다.

상술된 밀봉을 실행하는 경우에, 전자 방출 소자는 컬러의 경우에 각각의 컬러 형광 물질과 얼라인되어야 하므로, 충분한 얼라인먼트가 불가결하다.

도 8에 도시된 화상 형성 장치는 예를 들어 다음과 같이 생성된다. 도 19는 후속하는 공정에 사용된 장치의 개략적인 구조를 도시한 개략도이다. 이 도면에서, 190은 봄브(bomb), 191은 앰풀(ampoule), 192는 배기 파이프, 193은 진공 챔버, 194는 게이트 밸브, 195는 배기 소자, 196은 압력 게이지, 197은 사중극(quadrupole) 질량 분석계, 198a, 198b는 가스 흡입라인, 199a, 19b는 가스 흡입 제어 소자이다.

아직 형성 동작을 받지 않은 디스플레이 패널이 준비된다. 디스플레이 패널의 엔벨로프(88)는 배기 파이프(192)를 통해 진공 챔버(193)로 링크되고, 더 나아가 게이트 밸브(194)를 통해 배기 소자(195)에 접속된다. 진공 챔버(193)는 진공 게이지(196), 사중극 질량 분석계(197) 등을 구비하여, 대기 중에서 각 컴포넌트의 내압과 부분압을 측정한다. 엔벨로프(88)의 내압 등을 바로 측정하는 것이 용이하지 않기 때문에, 프로세스 조건은 진공 챔버(193)의 내압 등을 측정함으로써 제어된다. 가스 흡입 라인(198)은 진공 챔버(193) 내로 필요한 가스를 더 유입함으로써 분위기를 제어하기 위해 진공 챔버(193)에 접속된다. 엔벨로프(88)는 도시되지 않은 히터에 의해 실온 이상의 온도로 가열되도록 정렬된다.

각각의 가스 흡입 라인(198)의 다른 단부에는 유입된 물질 소스로서 유입 물질을 각각 저장하는 봄브(190) 또는 앰풀(191)이 접속된다. 유입 물질의 흡입 속도를 제어하는 각각의 흡입 제어 소자(199)는 관련된 가스 흡입 라인(198)의 중앙에 제공된다. 흡입 제어 소자(199)는 저속 누설 밸브와 같은 누설의 흐름 속도를 제어할 수 있게 하는 밸브, 질량흐름 제어기 등으로부터 명확하게 선택될 수 있고, 유입 물질의 종류에 따라 선택된다.

엔벨로프(88)의 내부는 도 19의 장치에 의해 배기되고, 형성 동작이 실행된다. 이 경우에, 엔벨로프(88)는 도시되지 않은 히터에 의해 50 ℃ 이상의 온도로 가열되고, 본 발명에 따른 응집 촉진 가스는 가스 흡입 라인(198)을 통해 유입된다. 이 경우에, 형성 동작은, 예를 들어 도 20에 도시된 바와 같이 Y 방향 와이어(73)가 공통 전극(201)에 접속되고, 전압 펄스가 전원 공급기(202)로부터 X 방향 와이어(73)들 중의 하나에 접속된 소자에 동시에 인가되는 방식으로 실행될 수 있다. 펄스의 모양 및 동작 종료를 판단하는 조건은 상술된 바와 같이 전자 방출 소자를 제조하는 방법에 따라 선택될 수 있다.

또한, 위상 변이된 펄스를 다수의 X 방향 와이어에 연속적으로 인가함으로써(스크롤함으로써) 함께 다수의 X 방향 와이어에 접속된 소자의 형성 동작을 실행하는 것이 가능하다.

그 후, 통전 공정은 전자 방출 소자를 제조하는 상술된 방법에 따라 실행된다. 더욱 상세하게 설명하면, 엔벨로프(88)의 내부가 충분히 배기된 후, 유기 물질을 함유하는 분위기는 가스 흡입 라인(198)을 통해 유기 물질을 유입함으로써, 또는 오일 확산 펌프 또는 회전 펌프에 의해 배기를 실행하고 진공 분위기 중에 남아있는 유기 물질을 사용함으로써 설정된다. 소정의 경우에, 필요하다면 유기 물질 이외의 물질이 유입된다. 상술된 바와 같이 설정된 유기 물질을 함유하는 분위기 중에서 각각의 전자 방출 소자에 전압이 인가될 때, 탄소 또는 탄소 화합물 또는 이들의 혼합물은 전자 방출부 상에 증착되고, 이로 인해 전자 방출량은 격렬하게 증가한다. 이 통전 공정에서 전자 방출 소자에 전압을 인가하는 방법은 형성 동작시에 와이어로의 유사한 접속에 의해 한 방향 와이어에 접속된 소자에 동시에 전압 펄스를 인가하는 방법일 수 있다.

상기 통전 공정 다음에는 안정화 공정이 전자 방출 소자를 제조하는 상술된 방법에 따라 실행된다. 즉, 온도가 80 ℃ 내지 250 ℃ 범위로 유지되는 동안, 엔벨로프(88)는 가열되어, 이온 펌프 또는 흡수 펌프와 같이 오일을 사용하지 않는 배기 소자(195)에 의해 배기 파이프(192)를 통해, 유기 물질이 예를 들어 약 1×10^-5Pa의 진공으로 잘 환원되는 분위기까지 배기된다. 그 다음, 배기 파이프(192)는 버너기에 의해 가열되어 용융되고, 이로 인해 밀봉되면서 절단된다.

엔벨로프(88)의 밀봉 후 압력을 유지하기 위해, 게터(getter) 동작이 또한 실행될 수 있다. 이것은 엔벨로프(88)의 밀봉 실행 바로 전에 또는 밀봉 후에 저항가열, 고주파 가열 등에 의해 엔벨로프(88) 내의 선정된 위치에 배치된 게터(도시되지않음)를 가열함으로써, 증착막을 형성하는 동작이다. 게터는 통상적으로 Ba 등의 주요성분을 포함하고, 증착막의 작용을 흡착함으로써 예를 들어 1×10^-5Pa이하의 진공이 유지된다.

다음에, 도 10을 참조하여 단순 매트릭스 구성의 전자소스를 사용하여 구성된 디스플레이 패널 상에서 NTSC 시스템의 TV 신호에 기초하여 텔레비젼 디스플레이를 실행하는 구동회로의 구조적인 예에 대해 설명하겠다. 도 10에서, 101은 화상디스플레이 패널, 102는 스캐닝 회로, 103은 제어회로, 104는 시프트 레지스터, 105는 라인 메모리, 106은 동기신호 분리회로, 107은 변조신호 생성기, Vx와 Va 는 dc 전압 공급기이다.

디스플레이패널(101)은 단자(D_x1내지 D_xm), 단자(D_y1내지 D_yn), 및 고전압 단자(87)를 통해 외부회로에 접속된다. 단자(D_x1내지 D_xm)에는 디스플레이 패널(101)내에 배치된 전자소스, 즉 m행×m열의 매트릭스 와이어링 패턴으로 정렬된 전자 방출 소자의 그룹을 한 행씩(n 개의 소자마다) 연속적으로 구동하기 위한 스캐닝 신호가 인가된다. 단자(D_y1내지 D_yn)에는 스캐닝 회로에 의해 선택된 한 행내의 각 전자 방출 소자로부터의 출력전자빔을 제어하기 위한 변조신호가 인가된다. 고전압 단자(87)에는 dc 전압 공급기(Va)로부터 예를 들어 10kV의 dc 전압이 공급되는데, 이 전압은 전자 방출 소자로부터 방출된 전자빔에 형광물질의 여기를 위해 충분한 에너지를 주기 위한 가속전압이다.

다음에 스캐닝 회로(102)에 대해 설명하겠다. 이 회로는 내부에 m개의 스위칭 소자(도10에 S₁내지 S_m으로 개략적으로 표시됨)를 포함한다. 각각의 스위칭 소자는 dc 전압 공급기(Vx)의 출력전압 또는 0[V](접지레벨)를 선택하여 디스플레이 패널(101)의 단자(D_x1내지 D_xm)에 전기적으로 접속된다. 각 스위칭 소자(S₁내지 S_m)는 제어회로(103)로부터 출력된 제어신호(T_scan)에 기초하여 동작하고, 예를 들어 FET와 같은 스위칭 소자 결합에 의해 구성될 수 있다.

dc 전압 공급기(Vx)는 전자 방출 소자의 특성(전자방출 임계전압)에 기초하여, 스캔되지 않은 소자에 인가된 구동전압이 전자방출 임계전압 이하인 정전압을 출력하도록 설정된다.

제어회로(103)는 외부로부터 공급된 화상신호에 기초하여 적절한 디스플레이를 실행하기 위해 각 섹션의 동작을 서로 정합시키는 기능을 갖는다. 제어신호(1103)는 동기신호 분리회로(106)로부터 보내진 동기신호 Tsync에 기초하여 각각의 섹션에 T_scan, T_sft및 T_mi의 제어신호를 발생시킨다.

동기신호 분리회로(106)는 통상의 주파수 분리 (필터 )회로 등을 사용하여 구성될 수 있는, 외부로부터 공급된 NTSC 시스템의 TV 신호로부터 동기신호 성분과 휘도 신호 성분을 분리하는 회로이다. 동기신호 분리회로(106)에 의해 분리된 동기신호는 수직 동기신호와 수평 동기신호로 구성되는데, 이것은 설명의 편의를 위해 Tsync 신호로 도시된다. TV 신호로부터 분리된 화상의 휘도 신호 성분은 편의상 DATA 신호로 표시된다. 이 DATA 신호는 시프트 레지스터(104) 내로 입력된다.

시프트 레지스터(104)는 시계열적으로 직렬로 입력된 DATA 신호로 화상의 매 라인을 직/병렬 변환시키기 위해 구비되어, 제어회로(103)로부터 보내진 제어신호 T_sft에 기초하여 동작한다. (즉, 제어신호 T_sft는 시프트 레지스터(104)의 시프트 클럭으로서도 언급될 수 있다.) 직병렬 변환후의 한 라인의 화상 데이터(n 개의 전자방출 소자에 대한 구동신호에 대응함)는 시프트 레지스터(104)로부터 I_d1내지 I_dn의 n개의 병렬 신호로서 출력된다.

라인 메모리(105)는 요구된 기간동안 화상의 1 라인의 데이터를 저장하는 저장 소자이고, 제어회로(103)로부터 보내진 제어신호(T_mry)에 따라 I_d1내지 I_dn의 내용을 적절하게 저장한다. 저장된 내용은 I_d'1내지 I_d'n으로서 출력되어 변조신호 생성기(107)에 공급된다.

변조신호 생성기(107)는 각각의 화상 데이터(I_d'1내지 I_d'n)에 따라 각각의 전자방출 소자를 적절하게 구동하여 변조하는 신호소스이고, 이들로부터의 출력 신호는 단자(D_y1내지 D_yn)를 통해 디스플레이 패널(101)내의 전자 방출 소자에 인가된다.

상술된 바와 같이, 본 발명의 전자방출 소자는 방출전류 Ie에 관해 다음과 같은 기본적인 특성을 갖는다. 즉, 소자는 V_th이상의 전압이 인가될 때만 전자의 방출이 생기도록 전자의 방출을 위해 한정된 임계전압 V_th를 갖는다. 전자 방출 임계전압 이상의 전압에 대해, 방출전류는 또한 각 소자에 인가된 전압의 변화에 따라 변화한다. 이러한 특징으로부터, 소자에 펄스전압이 인가되는 경우, 예를 들어 전자방출 임계전압 이하의 전압 인가로 전자의 방출은 발생하지 않지만, 전자 방출 임계전압 이상의 전압 인가로 전자빔은 출력된다. 이러한 경우에, 출력된 전자빔의 강도는 펄스의 피크높이 V_m를 변화시킴으로써 제어될 수 있다. 출력된 전자빔의 전체 전하량은 펄스의 폭 Pw을 변화시킴으로써 제어될 수 있다.

그러므로, 전압 변조 방법, 펄스기간 변조 방법 등은 입력신호에 따라 전자방출 소자를 변조시키는 방법으로서 사용될 수 있다. 전압변조 방법을 실행하기 위해, 변조신호 생성기(107)는 일정한 길이의 전압펄스를 생성하여 입력 데이터에 따라 전압펄스의 피크 높이를 적절하게 변조할 수 있는 전압변조 방법의 회로일 수 있다. 펄스기간 변조방법을 실행하기 위해, 변조신호 생성기(107)는 일정한 피크높이를 갖는 전압펄스를 생성하여 입력 데이터에 따라 전압펄스의 폭을 적절하게 변조할 수 있는 펄스기간 변조 방법의 회로일 수 있다.

시프트 레지스터(104) 및 라인 메모리(105)는 디지털 신호형태 또는 아날로그 신호 형태일 수 있다. 이것은 직병렬 변환 및 화상 신호의 저장이 선정된 속도로 실행될 필요가 있다는 한가지 점 때문이다.

디지털 신호 형태의 경우, 동기신호 분리회로(106)의 출력신호 DATA는 디지털화 될 필요가 있으며, 이것은 동기신호 분리회로(106)의 출력부에 배치된 A/D 변환기에 의해 실현된다. 이와 관련하여, 변조신호 생성기(107)에 사용된 회로는 라인 메모리(105)의 출력신호가 디지털 신호인지 아날로그 신호인지에 따라 약간 다르다. 즉, 디지털 신호를 사용하는 전압 변조 방법의 경우에, 변조신호 생성기(107)는, 예를 들어 D/A 변환기이고, 필요에 따라 여기에 증폭기 등이 추가된다. 펄스기간 변조 방법의 경우에, 변조신호 생성기(107)는, 예를 들어 고속 오실레이터 및 이 오실레이터로부터 출력된 파의 수를 계수하는 카운터를, 카운터로부터의 출력값과 메모리부터의 출력값을 비교하는 비교기와 결합하여 얻어진 회로이다. 증폭기는 또한 비교기로부터 출력되어 펄스기간에 변조된 변조 신호를, 필요하다면 전자방출 소자의 구동 전압까지 전압 증폭시키기 위해 추가될 수 있다.

아날로그 신호를 사용하는 전압변조 방법의 경우에, 변조신호생성기(107)는 예를 들어 연산증폭기 등을 사용하는 증폭기 일 수 있고 , 필요하다면 여기에 레벨시프트 회로 등이 추가될 수 있다. 펄스 기간 변조 방법의 경우에 있어서, 예를 들어 전압제어 오실레이터(VCO)가 사용될 수 있고, 필요하다면 여기에 증폭기가 추가되어 변조신호를 전자방출 소자의 구동전압까지 전압 증폭시킬 수 있다.

상술된 구조로 구성될 수 있는 본 발명의 화상 형성 장치에 있어서, 관 외부로부터 외부단자(D_x1내지 D_xm,D_y1내지 D_yn)를 통해 각각의 전자 방출 소자에 전압이 인가될 때 전자 방출이 일어난다. 이와 동시에, 고전압이 고전압 단자(87)를 통해 메탈 백(85)으로 또는 투명전극(도시되지 않음)으로 인가됨으로써, 전자빔을 가속시킨다. 형광막(84)은 전자로 충격 받아서 가속되어 발광을 일으킴으로써, 화상을 형성한다.

여기에 설명된 화상 형성 장치의 구조는 본 발명의 화상형성 장치의 한 예일 뿐이고, 본 발명의 기술적인 개념에 기초하여 여러 가지 변형이 이루어질 수 있다. 입력 신호는 NTSC 시스템으로 이루어졌지만, 입력신호가 이러한 시스템으로 제한되는 것은 아니다. 예를 들어, 이들은 PAL 시스템, SECAM 시스템 등의 신호, 또는 상기 시스템보다 더 많은 스캐닝 라인으로 구성된 TV 신호의 시스템(예를 들어, MUSE 시스템을 포함하는 고선명 TV 시스템)의 신호일 수 있다.

다음에, 상술된 사다리형 구성의 전자원 및 화상 형성장치에 대해 도 11 및 도 12를 참조하여 설명하겠다.

도 11은 사다리형 구성의 전자원의 한 예를 도시한 개략도이다. 도 11에 있어서, 110은 전자소스 기판이고, 111은 전자 방출 소자이다. 112는 외부단자로서 인출된, 전자방출 소자(111)의 접속을 위한 공통 와이어(D₁내지 D₁₀)를 나타낸다. 전자방출 소자(111)는 X 방향을 따라 평행한 행으로(소자 행이라 칭해질 수 있음) 정렬될 수 있다. 전자소스는 다수의 이러한 소자 행으로 구성된다. 각각의 소자 행은 각 소자 행의 공통 와이어들 사이에 구동전압을 배치함으로써 독립적으로 구동될 수 있다. 즉, 전자방출 임계전압 이상의 전압은 전자빔을 방출하게 될 소자 행에 인가되는 반면, 전자방출 임계전압 이하의 전압은 전자빔을 방출하지 않게 될 소자 행에 인가된다. 소자 행들 사이에 위치된 공통 와이어(D₂내지 D₉)는 또한 하나의 통합 와이어들로서 형성될 수 있는데, 예를 들어 D₂및 D₃은 하나의 통합 와이어로서 만들어질 수 있다.

도 12는 사다리형 구성의 전자소스가 구비된 화상형성 장치내의 패널구조의 한 예를 도시한 개략도이다. 120은 그리드 전극, 121은 통과하기 위한 전자의 애퍼추어, D₁내지 D_m은 관의 외부단자, G₁내지 G_n은 그리드 전극(120)에 접속된 관의 외부 단자이다. 110은 소자 행들 사이의 공통 와이어가 통합 와이어의 형태로 만들어지는 전자원 기판을 나타낸다. 도 12에 있어서, 도 8 및 도 11에 표시된 것과 동일한 부분에는 동일한 참조 기호를 붙인다. 도전성막(4)은 편의상 설명을 생략한다. 여기에 표시된 화상 형성 장치는 주로, 전자소스 기판(110)과 전면판(86) 사이에 그리드 전극(120)이 구비되어 있다는 점에서 도 8에 표시된 단순 매트릭스 구성의 화상 형성 장치와 대체로 다르다.

도 12에서, 그리드 전극(120)은 기판(110)과 전면판(86) 사이에 제공된다. 그리드 전극(120)은 전자 방출 소자(111)로부터 방출된 전자빔을 변조시킬 목적으로 제공되고, 전자빔이 사다리형 구성의 소자 행에 수직인 스트라이프형 전극을 통과시키도록 하기 위해 각 소자마다 원형의 애퍼추어(121)가 구비된다. 그리드 전극의 형태와 배열은 도 12에 도시된 것에 제한되지 않는다. 예를 들어, 애퍼추어는 망 형태의 다수의 관통 홀일 수 있고, 그리드 전극은 전자 방출 소자의 주위 또는 그 근처에 위치될 수 있다. 관의 외부단자(D₁내지 D_m및 G₁내지 G_n)은 도시되지 않은 제어회로에 접속된다. 1라인 화상의 변경신호는 한 행씩 소자 행의 연속적인 구동(스캐닝)과 동기하여 그리드 전극 어레이에 동시에 인가된다. 이것은 형광물질 상으로의 각 전자빔 조사의 제어로 화상이 1라인씩 표시될 수 있게 한다.

상술된 본 발명의 화상형성 정차는 텔레비젼 방송용 디스플레이 소자 또는 화상회의 시스템, 컴퓨터 등의 디스플레이 소자로서 사용될 수 있으며, 또한 감광성 드럼을 사용하여 구성된 광학 프린터 등으로서의 화상 형성 장치 등으로서도 사용될 수 있다.

도 17은 예를 들어 텔레비젼 방송 등을 포함하는 여러 가지 화상 정보원으로부터 제공된 디스플레이화상 정보로 채택된 본 발명의 화상 형성 장치 구성의 한 예를 도시한 도면이다.

도 17에서, 1700은 디스플레이 패널, 1701은 디스플레이 패널의 구동회로, 1702는 디스플레이 제어기, 1703은 멀티플렉서,1704는 디코더, 1705는 I/O 인터페이스 회로, 1706은 CPU, 1707은 화상 형성 회로, 1708 내지 1710은 화상메모리 인터페이스 회로, 1711은 화상입력 인터페이스 회로, 1712 및 1713은 TV 신호 수신회로, 1714는 입력 유닛이다.

본 화상 형성 장치는 물론, 예를 들어 텔레비젼 신호와 같이 화상신호와 음성신호를 포함하는 신호를 수신할 때 화상의 디스플레이와 함께 음성을 재생하도록 정렬되는데, 본 발명의 특징에 직접 관련되지 않은 음성정보의 수신, 분리, 재생, 프로세싱, 저장에 관한 회로, 확성기 등에 대해서는 설명을 생략한다.

각각의 유닛의 기능에 대해서는 화상 신호의 흐름에 따라 설명하겠다.

먼저, TV 신호수신회로(1713)는 예를 들어 무선파, 공간 광통신 등과 같은 무선 통신 시스템을 통해 전송된 TV 신호를 수신하는 회로이다. 수신된 TV 신호의 시스템에 관한 특정한 제한은 없으며, 예를 들어 NTSC 시스템, PAL 시스템, SECAM 시스템 등으로부터 어느 하나의 시스템이 선택될 수 있다. 이러한 시스템, 예를 들어 MUSE 방법 등에 의한 소위 고선명 TV 신호에 의한 것보다 더 많은 스캐닝 라인으로 구성된 TV 신호는 대면적의 디스플레이 및 픽셀에 적합한 디스플레이 패널 특징의 장점을 취하는 바람직한 신호원이다.

상기 TV 신호 수신 회로(1713)에 의해 수신된 TV 신호는 디코더(1704)에 출력된다.

TV 신호 수신 회로(1712)는 예를 들어 동축 케이블, 광섬유 등과 같은 무선 통신 시스템을 통해 전송된 TV 신호를 수신하는 회로이다. TV 신호 수신 회로(1713)와 유사하게, 수신된 TV 신호의 시스템에 관한 특정한 제한이 없으며, 이 회로에 의해 수신된 TV 신호는 또한 디코더(1704)에 출력된다.

화상 입력 인터페이스 회로(1711)는 예를 들어 TV 카메라, 화상 판독 스캐너 등과 같은 화상 입력 장치로부터 공급된 화상신호를 획득하는 회로이고, 이렇게 획득된 화상 신호는 디코더(1704)에 출력된다.

화상 메모리 인터페이스 회로(1710)는 비디오 테이프 레코더(이하, "VTR" 이라고 함) 내에 저장된 화상 신호를 획득하는 회로이고, 이렇게 획득된 화상 신호는 디코더(1704)에 출력된다.

화상 메모리 인터페이스 회로(1709)는 비디오 디스크 내에 저장된 화상신호를 획득하는 회로이고, 이렇게 획득된 화상신호는 디코더(1704)에 출력된다.

화상 메모리 인터페이스 회로(1708)는 스틸(still) 화상 디스크와 같은 스틸 화상 데이터를 저장하는 소자로부터 화상 신호를 획득하는 회로이고, 이렇게 획득된 스틸 화상데이터는 디코더(1704) 내로 입력된다.

I/O 인터페이스 회로(1705)는 컴퓨터, 컴퓨터 네트워크 또는 프린터와 같은 외부 출력 소자에 본 화상 디스플레이 소자를 접속시키는 회로이다. 이 회로는 화상 데이터 또는 문자 및 그래픽 정보의 입/출력을 허용하고, 또한 소정의 경우에 이 화상 형성 장치내의 CPU(1706)와 외부 사이의 제어 신호 및 수치 데이터의 입/출력을 허용한다.

화상 형성 회로(1707)는 외부로부터 I/O 인터페이스 회로(1705)를 통해 입력된 화상 데이터 또는 문자 및 그래픽 정보에 기초하여, 또는 CPU(1706)로부터 출력된 화상 데이터 또는 문자 및 그래픽 정보에 기초하여, 디스플레이용 화상 데이터를 형성하는 회로이다. 이 회로는, 예를 들어 화상 데이터 또는 문자 및 그래픽 정보를 저장하는 기입가능 메모리, 문자코드에 대응하는 화상 패턴을 저장하는 판독전용 메모리, 화상 프로세싱을 실행하는 프로세서 등을 포함하는 화상 형성에 필요한 회로를 포함한다.

이 회로에 의해 형성된 디스플레이용 화상 데이터는 디코더(1704)에 출력되고, 소정의 경우에는 또한 I/O 인터페이스 회로(1705)를 통해 외부 컴퓨터 네트워크 또는 프린터로 출력될 수 있다.

CPU(1706)는 이 화상 디스플레이 장치의 동작, 및 디스플레이 화상의 형성, 선택 및 편집에 관한 동작의 제어를 주로 실행한다.

예를 들어, 이것은 제어신호를 멀티플렉서(1703)에 출력하고, 디스플레이 패널 상에 디스플레이될 화상 신호를 적절하게 선택하거나, 또는 디스플레이 될 화상 신호를 적절하게 결합한다. 이러한 경우에, CPU는 스크린 디스플레이 주파수, 스캐닝 방법(예를 들어, 인터레이스 또는 비 인터레이스), 한 스크린내의 스캐닝 라인의 수 등에 관해 디스플레이 장치의 동작을 적절하게 제어하기 위해, 디스플레이될 화상신호에 따라 디스플레이 패널 제어기(1702)에 제어신호를 발생시킨다. CPU는 또한 화상 데이터 또는 문자 및 그래픽 정보를 화상 형성 회로(1707)에 직접 출력하거나, 또는 화상 데이터 또는 문자 및 그래픽 정보를 받아들이기 위해 I/O 인터페이스회로(1705)를 통해 외부 컴퓨터 또는 메모리로 억세스한다.

CPU(1706)는 또한 상기 이외의 목적을 위한 동작에 이용되도록 적응될 수 있다. 예를 들어, CPU는 퍼스널 컴퓨터, 워드프로세서 등과 같이 형태 또는 프로세서 정보에 관한 기능과 직접 관련될 수 있거나, 또는 상술된 바와 같이, CPU는 외부 소자와 협력시에, 예를 들어 수치계산 등과 같은 동작을 실행하기 위해 I/O 인터페이스 회로(1705)를 통해 외부 컴퓨터 네트워크에 접속될 수 있다.

입력 유닛(1714)은 사용자가 이것을 통해 커맨드, 프로그램 또는 데이터를 CPU(1706)에 입력하는 소자로서, 예를 들어 키보드, 마우스, 조이스틱, 바코드 판독기, 음성인식 유닛 등과 같은 여러가지 입력소자로부터 선택될 수 있다.

디코더(1704)는 회로(1707 내지 1713)로부터 입력된 여러 가지 화상 신호를 3원색 신호로, 또는 휘도 신호, 및 I 신호와 Q신호로 반전시키는 회로이다. 디코더(1704)는 도면에 점선으로 표시된 바와 같이 내부에 화상 메모리가 구비되는 것이 바람직하다. 이것은, 예를 들어 MUSE 시스템 등의 경우에, 반전시에 화상 메모리에 필요한 TV 신호를 조정하기 위한 것이다. 화상 메모리의 준비는 스틸 화상의 디스플레이를 용이하게 한다. 더욱이, 이것은 화상 형성 회로(1707) 및 CPU(1706)와 협력하여 화상의 박막화, 보간, 확대, 축소 및 합성을 포함하는 화상 프로세싱 및 편집을 용이하게 한다는 이점을 나타낸다.

멀티플렉서(1703)는 CPU(1706)로부터 공급된 제어 신호에 기초하여 디스플레이 화상을 적절하게 선택하는 동작을 한다. 즉, 멀티플렉서(1703)는 디코더(1704)로부터 공급된 반전 화상 신호 중에서 원하는 화상 신호를 선택하여, 선택된 화상 신호를 구동회로(1701)에 출력한다. 이 경우에, 한 스크린 표시 시간 내에 스위칭 방식으로 화상신호를 선택하는 것이 또한 가능해서, 소위 멀티 스크린 텔레비젼과 같이 한 스크린 내의 다수의 영역에 상이한 화상을 디스플레이할 수 있다.

디스플레이 패널 제어기(1702)는 CPU(1706)로부터 공급된 제어 신호에 기초하여 구동회로(1701)의 동작을 제어하는 회로이다.

디스플레이 패널의 기본적인 동작에 관해 제어기는 디스플레이 패널을 구동시키는 전원 공급기(표시되지 않음)의 동작 시권스를 제어하는 신호를 예를 들어 구동회로(1701)에 출력한다. 디스플레이 패널의 구동 방법에 관해, 제어기는 스크린 디스플레이 주파수 및 스캐닝 방법(에를 들어, 인터레이스 또는 비 인터레이스)을 제어하는 신호를 예를 들어 구동회로(1701)에 출력한다. 소정의 경우에, 제어기는 디스플레이 화상의 휘도, 컨트라스트, 색조 및 첨예도와 같은 화상 품질의 조정과 관련된 제어 신호를 구동회로(1701)에 출력한다.

구동회로(1701)는 디스플레이 패널(1700)에 인가된 구동 신호를 발생시키는 회로로서, 멀티플렉서(1703)로부터 공급된 화상신호 및 디스플레이 패널 제어기(1702)로부터 공급된 제어신호에 기초하여 동작한다.

각각의 유닛의 기능에 대해 설명하였는데, 도 17에 예시된 구조는 이 화상형성 장치가 여러 가지 화상 정보원으로부터 공급된 화상 정보를 디스플레이 패널(1700) 상에 디스플레이할 수 있게 한다. 구체적으로, 텔레비젼 방송 등을 포함하는 여러 가지 화상신호는 디코더(1704)에서 반전되고, 그 다음 화상신호는 멀티플레서(1703) 내에서 적절하게 선택된다. 선택된 화상 신호는 구동회로(1701)에 입력된다. 한편, 디스플레이 제어기(1702)는 디스플레이될 화상 신호에 따라 구동회로(1701)의 동작을 제어하는 제어신호를 발생시킨다. 구동회로(1701)는 화상신호 및 제어신호에 기초하여 구동 신호를 디스플레이 패널(1700)에 인가한다. 이것은 화상이 디스플레이 패널(1700) 상에 디스플레이될 수 있게 한다. 이러한 순차적인 동작은 계통적으로 CPU(1706)에 의해 제어된다.

본 화상 형성 장치는 디코더(1704)에 내장된 화상 메모리 내에 저장된 데이터 및 화상 형성 회로(1707)에 의해 형성된 데이터 중에서 선택된 정보를 디스플레이 할 수 있고, 또한 디스플레이될 화상정보에 대한 다음과 같은 동작; 예를 들어 화상의 확대, 축소, 회전, 이동, 에지 증강, 박막화, 보간, 컬러변환, 애스펙트비 변환 등을 포함하는 화상 프로세싱, 및 합성, 소리, 접속, 교환, 페이스트 등을 포함하는 화상 편집을 실행한다. 이 장치는 또한 상기 화상 프로세싱 및 화상 편집과 유사하게 음성 정보의 프로세싱 및 편집을 실행하는 전용회로를 구비할 수 있다.

그러므로, 하나의 화상 형성 장치는 텔레비젼 방송용 디스플레이 소자로서, 화상 회의용 단말기기로서, 스틸화상 및 다이나믹 화상을 조정하는 화상 편집장치로서, 컴퓨터의 단말기기로서, 워드프로세서 등과 같은 사무용 단말기기로서, 그리고 게임 소자로서 기능할 수 있으므로, 산업용 또는 소비자용으로 광범위한 응용 범위를 갖는다.

도 17은 화상형성 장치가 전자빔 소스로서 전자방출 소자를 사용하는 디스플레이 패널을 내장하는 구성의 한 예일 뿐이지, 본 발명의 화상 형성 장치가 이 예에만 제한되지 않음은 물론이다.

예를 들어, 사용목적에 필요 없는 기능과 관련된 회로가 도 17의 컴포넌트 중에서 생략되더라도 아무런 문제가 생기지 않을 것이다. 한편, 사용 목적에 따라 부수적인 컴포넌트가 추가될 수도 있다. 예를 들어, 본 화상 디스플레이 장치가 화상 전화기로서 적용되는 경우에, 이 장치는 비디오 카메라, 음성 마이크로폰, 조명 소자, 모뎀을 포함하는 송수신 회로 등과 같은 부수적인 컴포넌트를 구비하는 것이 바람직하다. 이 화상 형성 장치가 전자방출 소자를 전자원로서 사용하기 때문에, 디스플레이 패널은 용이하게 더 얇아질 수 있어서, 화상형성 장치의 깊이가 감소될 수 있다. 또한, 전자 방출 소자를 전자빔 소스로서 사용하는 디스플레이 패널은 대형 스크린내에 용이하게 형성될 수 있고, 2 휘도를 가지며, 관측 앵글 특성이 우수하므로; 화상형성 장치는 완벽한 음향 및 높은 선명도로 강한 어필의 화상을 디스플레이할 수 있다. 안정하고 높은 효율의 전자 방출특성을 달성하는 전자원의 사용은 장수명의 밝고 높은 품질의 컬러 플랫 텔레비젼을 실현할 수 있다.

예

[예 1 내지 3 및 인용예 1]

이들 예 및 인용예에 있어서, 표면전도 전자 방출 소자는 도 1a, 1b 및 1c에 도시된 구조로 구성되었다. 이하, 이들 예 및 인용예의 장치를 제조하는 공정을 설명하겠다.

(1) 0.5μm 두께의 산화 실리콘막이 스퍼터링에 의해 세척된 소다 라임 클래스 상에 형성되었고, 이것이 기판(1)으로서 사용되었다. 이 기판(1) 상에는 소자 전극(2,3)의 패턴에 대응하는 애퍼추어를 갖는 포토레지스트(Hitachi Kasei K.K.가 시판하는 "RD-2000N-41")의 마스크 패턴이 형성되었다. 그 다음, Ti 및 Pt 가 진공 증착에 의해 각각 5nm의 두께 및 30nm의 두께로 연속적으로 증착되었다. 그 다음, 포토레지스트의 마스크 패턴이 유기 용매로 용해되었고, Ti/Pt 막으로 이루어진 소자 전극(2,3)이 리프트-오프(lift-off) 방법에 의해 형성되었다. 소자 전극갭 L 은 10μm, 소자 전극 길이 W는 300μm이었다.

(2) 후속하는 공정에서는, 도전성막(4)이 잉크제트 소자를 사용하여 형성되었다. 사용된 잉크제트 소자는 잉크제트 프린터(캐논사가 시판하는 "BJ-10v")의 컴포넌트였다. 도전성막(4)을 형성하는 유기금속 용액은 12g의 물에서 0.84g의 팔라듐 아세테이트 모노에탄올아민(이하, "PAME"라 함)을 용해시킴으로써 얻어진 용액이었다. 열무게측정(TG) 분석이 대기중에서 행해졌으며, X 레이 회절(Xd) 측정이 더 실행되었다. 이 결과는 온도의 증가로 PAME가 170℃ 근방에서 금속 Pd로 분해되기 시작했고, PdO가 280℃에서 생성되기 시작했다는 것을 증명했다.

상술된 잉크제트 소자를 사용하여, 상술된 PAME 수용액의 액적이 소자 전극들(2,3)의 사이를 접속시키기 위해 투여되었고 건조되었다. 이 공정이 6번 반복되었다.

기판상으로 투여된 액적이 대기중에서 10분동안 350℃에서 가열/베이킹 동작을 받음으로써, 미세입자의 PdO로 이루어진 도전성막(4)을 얻었다. 이 도전성막은 중심 부근에서 직경이 약 120μm이고 두께가 약 10nm인 거의 원형이었다.

(3) 그 다음, 전자방출부(5)가 형성공정에 의해 형성되었다. 상술된 바와 같이 형성된 도전성막(4)을 갖는 기판(1)은 도 5에 도시된 진공 처리장치의 진공관(55) 내에 설정되었고, 내부가 배기 소자(56)에 의해 2.7×10^-4Pa 이하로 배기 되었다.

그 다음, 상기 기판(1)이 히터(도시되지 않음)에 의해 50℃(예1), 100℃(예2), 또는 150℃(예3)에서 가열되었다. 이 온도를 안정화시키기 위해, 이 상태는 다음 공정로 진행하기 전에 1시간동안 유지되었다. 참고로, 하나의 소자는 가열하지 않고 실온(약25℃)으로 유지되었다(인용예 1).

펄스전압은 상술된 각 온도에서 각 소자 전극들(2,3) 사이에 배치되었다. 펄스 파형은 펄스 피크 높이가 11V이고, 펄스기간 T₁이 1 msec이며, 펄스간격 T₂가 10 msec 인, 도 4A에 도시된 삼각 펄스였다. 펄스높이가 0.1V 인 사각펄스가 전류를 측정하기 위해 형성 펄스들 사이에 삽입되었고, 이들로부터 저항이 검출되었다.

그 다음, H₂: 2% 와 N₂: 98%의 혼합 가스가 5×10⁴Pa 압력까지 진공관(55)에 유입되었다. 한 소자에서는 이 소자에 흐르는 전류가 혼합가스의 유입과 동시에 점점 감소했으며, 그 다음 한번 증가한 후에 갑자기 감소했다. 가열된 각 소자로, 저항은 곧 1 MΩ 이상이 되었으며, 이 시점에서 전압인가가 중지되었다. 가열되지 않은 소자에서는 전압인가가 30분후에 중지되었다. 이때, 저항은 1 MΩ 이상이었으며, I-V 특성은 약간의 오믹 성분을 포함했다.

(4) 진공관(55)의 내부는 배기되었고, 그후 아세톤이 2.7×10^-1Pa의 압력까지 그 내부로 유입되었다. 사각펄스 전압이 소자 전극들(2,3) 사이에 배치되었으며, 이로 인해 통전공정을 실행하였다. 펄스기간 T₁은 0.5 msec, 펄스간격 T₂는 10 msec, 펄스 피크 높이는 15 V였다. 펄스전압은 40분동안 인가되었다.

전자방출 특성은 상술된 바와 같이 제조된 각각의 전자 방출 소자로 측정되었다. 측정 이전에, 진공관(55) 내부는 압력이 1×10^-6Pa 이하에 도달하기 전에 진공관(55) 및 전자방출 소자가 각각 200℃ 및 150℃에서 가열되는 동안 배기되었다. 이후, 펄스기간 T₁= 100 μsec, 펄스간격 T₂= 10 msec, 피크높이가 15 V인 사각 펄스를 전자방출 소자에 인가하고 1kV의 전압을 애노드 전극(54)에 인가하면서 측정을 실행했다. 이때, 전자 방출 소자와 애노드 전극(54) 사이의 간격 H 는 5mm였다.

각 소자의 소자 전류 I_e, 방출전류 I_e및 전자방출 효율 η(%)[=(I_e/ I_f)×100]은 다음과 같다.

소자	형성온도	If(mA)	Ie(μA)	η(%)
예 1	50℃	1.4	1.5	0.11
예 2	100℃	1.3	1.3	0.10
예 3	150℃	0.60	0.48	0.08
인용예 1	RT(25℃)	0.90	0.75	0.08

각 소자에 있어서, I_f는 오믹 전류 성분을 측정하기 위해 7V(어느 소자에서든지 I_f의 임계값 이하)에서 측정되었다. 그 결과, 인용예 1의 소자에서 약 0.05/mA의 전류가 측정되었지만, 다른 소자에서는 전류가 측정되지 않았다. 그러므로, 본 발명의 제조 방법이 오믹 전류 성분이 나타나지 않게 하는데 효과적이라는 것이 증명되었다. (그러나, 전자 방출 효율이 예 3보다 높은 온도에서 감소되었고, 그러므로 적절한 온도 범위에서 형성 동작을 실행하는 것이 바람직하다는 것을 알 수 있었다).

상기 소자와 유사한 방식으로 상기 공정(3)까지 형성된 소자가 얻어 졌으며, 스캐닝 전자 현미경(SEM) 및 마이크로스코픽 로만 분광계로 관측되었다. 형성동작에 의해 형성된 균열의 모양은 SEM으로 관측되었으며, 예 1 및 예 2 에서와 같은 조건하에서 생성된 소자 내에서 도전성막의 전체폭을 가로질러 균열이 형성되었지만, 인용예 1에서와 같은 조건하에서 생성된 소자 내에서 도전성막의 주변부에서는 균열이 관측되지 않았다는 것을 알 수 있었다. 예 3에서와 같은 조건하에서 생성된 소자에서는, 더 큰 폭의 균열을 갖는 부분이 예 1 및 예 2의 소자에서 보다 명백하게 더 많았다.

도전성막의 환원 상태는 마이크로스코픽 로만 분광계로 관측되었으며, 도 3에 도시된 바와 같이, 예 2 및 예 3에서는 전체 도전성막이 n의 완벽한 금속 Pd였지만, 예 1에서는 균열 주위의 Pd 영역(31)을 제외하고는 약간의 PdO가 존재한다는 것을 알았다. 인용예 1의 소자는 예 1의 것과 유사하지만, 더 많은 PdO를 포함하는 것 같았다.

[인용예 2, 3]

인용예 2 및 인용예 3은 상기 공정(3)에서 압력이 1x10^-6Pa 이하인 진공에서 펄스 전압이 인가된 것을 제외하고는 각각 예 1 및 예 2와 동일한 조건하에서 준비되었다. 인용예 2에서, 저항은 1MΩ을 초과하지 않았으며, 따라서 펄스의 인가는 30분 후에 중지되었다. 인용예 3에서, 저항은 예2에서 보다는 다소 길지만 너무 길지 않은 시간동안 전압을 인가한 후에 1MΩ을 초과했는데, 왜냐하면 펄스 인가의 개시 및 따라서 펄스의 인가가 그 때 중지되었기 때문이다.

각각의 상기 소자에서, 전자 방출 특성 및 오믹 전류 성분이 예 1 및 예 2와 유사한 형태로 측정되었다. 그 결과, 인용예 1과 거의 동일한 오믹 소자 전류가 인용예 2에서 측정되었으며, 이것의 전자 방출 특성 또한 인용예 1과 거의 동일했다.

인용예 3의 소자는 약간의 오믹전류가 거의 없었지만 I_f= 1.0mA, I_e= 0.9mA, n = 0.09% 나타났으며, 따라서 예 1, 2의 전자방출 특성은 인용예 3보다 우수했다. 예 2와 유사한 형태로 (3)까지 동일한 공정에 의해 준비된 소자가 SEM으로 관측되었으며, 더 넓은 폭의 균열을 가진 부분이 예 2에서보다 약간 많다는 것을 알았다.

H₂분위기 중의 형성 동작의 실행이 오믹 전류 성분의 발생을 억제하는데 필요한 온도보다 낮게 할수 있다는 것이 이들 인용예의 결과로부터 명백해졌다. 또한, 가열 조건이 동일하더라도 생성된 전자방출 소자의 특성이 향상된다는 것이 증명되었다.

[예 4]

본 발명의 네 번째 예로서, 다수의 평면형 표면 전도 전자 방출 소자가 단순 매트릭스 구성으로 어레이된 도 7에 도시된 전자원을 사용하여 화상 형성 장치가 구성되었다.

다수의 전자 방출 소자가 본 예와 관련하여 매트릭스 와이어링으로 어레이된 기판(1) 부분의 평면도가 도 13에 도시된다. 도 13의 14-14를 따른 단면도가 도 14에 도시된다(여기에서는 전자방출부(5)가 도시되지 않는다).

본 예에 따른 전자소스의 생성공정은 도 15a, 15b, 15c 및 15d와 16e, 16f 및 16g에 도시된다. 도 13 내지 도 16e, 16f 및 16g에 있어서, 동일한 부분에는 동일한 참조 부호를 붙인다. 여기에서, 141은 층간 절연층이고, 142는 접촉 홀이다. 다음에, 이 공정들에 대해 설명하겠다.

(공정-a)

0.5 μm 두께의 산화 실리콘막이 스퍼터링에 의해 세척된 소다 라임 글래스 상에 형성되어 기판(1)이 얻어졌으며, Cr 및 Au가 진공 증착에 의해 기판(1) 상에 각각 5 nm 및 600 nm의 두께로 연속 증착되었다. 그 후, 포토레지스트(Heochst 사가 시판하는 "AZ1370")가 스피너에 의해 스핀 코팅되어 베이킹되었다. 그 다음, 포토마스크 화상이 X 방향 와이어가 될 하부 와이어(72)의 레지스트 패턴을 형성하기 위해 노출되어 현상되었다. 그 다음, Au/Cr 증착막이 습식 에칭되어 원하는 패턴으로 하부 와이어(72)를 형성했다(도 15a).

(공정-b)

다음에, 1.0 μm 두께의 산화 실리콘막의 층간 절연층(141)이 RF 스퍼터링에 의해 증착되었다(도 15b).

(공정-c)

접촉 홀(142)을 형성하는 포토레지스트 패턴이 공정-b에서 증착된 산화 실리콘막 상에 형성되었으며, 이것을 마스크로 사용하여 층간 절연층(141)이 접촉 홀(142)을 형성하기 위해 에칭되었다. 이 에칭은 CF₄및 H₂가스를 사용하는 RIE(반응성 이온 에칭)이었다(도 15c).

(공정-d)

그후, 소자 전극(2, 3)이 될 패턴 및 소자 전극들 사이의 갭이 포토레지스트(Hitachi Kasei K.K.사가 시판하는 "RD-2000N-41")로 형성되었으며, Ti 및 Ni가 진공 증착에 의해 각각 5 nm 및 100 nm의 두께로 그 위에 연속 증착되었다. 포토레지스트 패턴은 유기 용매로 용해되었고, Ni/Ti 증착막이 리프트 오프되었으며, 이로인해 소자 전극 갭 L이 10 μm이고 전극 길이가 300 μm인 소자 전극(2, 3)을 형성했다(도 15d).

(공정-e)

Y 방향 와이어가 될 상부 와이어(73)의 포토레지스트 패턴이 소자 전극(2, 3) 상에 형성되었고, 그후 Ti 및 Au가 진공 증착에 의해 각각 5 nm 및 500 nm의 두께로 그 위에 연속 증착되었다. 그 다음, 리프트-오프 프로세스에 의해 불필요한 부분이 제거되어 상부 와이어(73)를 원하는 패턴으로 형성했다(도 16e).

(공정-f).

예 1에서 사용된 PAME 수용액이 예 1의 것과 유사한 잉크 제트 소자를 사용하여 예 1과 유사한 방식으로 소자 전극들(2, 3) 사이에 떨어졌다. 이 용액은 10분동안 350℃에서 가열되어 베이킹되었으며, 이로 인해 미세 입자의 PdO로 이루어진 도전성막(4)을 형성했다(도 16f).

(공정-g)

접촉 홀(142) 부분 이외의 부분을 레지스트로 코팅하는 패턴이 형성되었으며, Ti 및 Au가 진공 증착에 의해 각각 5 nm 및 500 nm 두께로 그위에 연속 증착되었다. 그 다음, 리프트-오프 프로세tm에 의해 불필요한 부분이 제거되었으며, 이로 인해 접촉홀(42)을 채웠다(도 16g).

그 다음, 화상 형성 장치가 상술된 바와 같이 준비된 아직 형성 동작을 받지 않은 전자원을 사용하여 구성되었다. 이 프로세스에 대해 도 8 및 도 9a를 참조하여 설명하겠다.

상술된 바와 같이 다수의 표면 전도 전자 방출 소자(74)가 구비된 전자원 기판(71)이 배면판(81) 상에 고정되었으며, 그후 전면판(86)(글래스 기판(83)의 내면 상에 형광막(84) 및 메탈백(85)을 형성함으로써 구성됨)이 기판(71) 상에 5 mm의 지지 프레임(82)을 통해 배치되었다. 먼저, 글래스가 전면판(86),지지 프레임(82), 대기압 서포트(도시되지 않음) 및 배면판(81)의 접합점 상에 인가되었으며, 이들을 밀봉하기 위해 10분동안 대기에서 430℃로 베이킹되었다. 배면판(81)은 또한 제1 글래스로 기판(71)에 고정되었다.

단색인 경우에서 형광 재료(92)만으로 이루어진 형광막(84)이 본 예에서 형광 재료(92)의 스트라이프 패턴(도 9a)으로 형성되었으며; 구체적으로 형광막(84)은 블랙 스트라이프를 먼저 형성하고 3원색 형광 재료(92)를 슬러리 프로세스에 의해 갭 부분에 인가함으로써 형성되었다. 블랙 스트라이프의 재료는 통상적으로 널리 공지된 바와 같이 매트릭스로서 흑연을 함유하는 물질이었다.

메탈백(85)은 형광막(84)의 내면측 상에 제공되었다. 메탈백(85)은 형광막(84)의 제조 후에 형광막(84) 내면의 평활화 동작(통상 필름화라 함)을 실행한 다음에 진공 증착에 의해 Al을 증착함으로써 형성되었다.

전면판(86)은 때때로 형광막(84)의 전도성을 더욱 증강시키기 위해 형광막(84)의 외부 표면측 상에 투명 전극이 구비되었지만, 본 예에서는 메탈백(85)에 의해서만 충분한 전도성이 달성되었다. 그러므로, 투명 전극이 제공되지 못했다.

본 예의 형성 공정에 있어서, 도 19에 개략적으로 도시된 진공 처리 장치가 사용되었고, Y 방향 와이어가 접지에 접속된 공통 전극에 접속되었으며, 각각의 X 방향 와이어에 인가된 전압 펄스는 펄스 기간이 1 msec이고 펄스 간격이 240 msec이었다. 구체적으로, 펄스 기간이 1 msec이고 펄스 간격이 3.3 msec인 펄스가 펄스 생성기에 의해 생성되었으며, 전압이 인가된 X 방향 와이어가 스위칭 소자에 의해 매 필드마다 인접한 라인으로 스위칭되었다.

펄스 피크 높이는 11 V이었고, 펄스 파형은 사각파였다. 형성 동작 동안에, 전체 디스플레이 패널은 100℃에서 유지되었고, H₂와 N₂의 혼합 가스가 예 1의 공정(3)에서와 같이 펄스 인가와 동시에 유입되었다.

상기 형성 공정의 종료 후에, 예 1과 동일한 조건하에서 통전 공정이 실행되었다. 이 공정에서, 펄스를 인가하는 방식은 상기 형성 공정에서와 동일하지만, 동작이 모든 X 방향 와이어에 대해 동시에 실행될 수 없기 때문에, X 방향 와이어의 10라인마다 펄스가 인가되었다. 그러므로, 동작이 순서대로 종료되었다.

이후, 전체 디스플레이 패널이 200℃에서 유지되는 동안 배기가 행해졌다. 진공 챔버 내의 압력이 1×10^-5Pa 이하에 도달했을 때, 배출 파이프가 용융되도록 가열되어 밀봉되었고, 그 다음 엔벨로프에 배치된 게터 소자(도시되지 않음)가 게터 동작을 실행하기 위해 고주파에 의해 가열되었다.

필요한 구동 시스템은 상기 디스플레이 패널에 접속되어 화상 형성 장치를 형성하고, 고전압 단자(도 8의 87)를 통해 메탈백으로 5 kV가 인가되어 형광막의 발광을 실행했다. 발광은 높은 휘도로 그러나 약간의 변이를 갖고 얻어졌다.

[예 5, 인용예 4, 5]

상기에서는 잉크 제트 방법에 의해 도전성막(4)을 형성하는 예에 대해서만 설명했지만, 다음 예는 도전성막이 다른 수단에 의해 형성된 경우에 효과가 확인된 것을 나타낸다.

본 발명의 5번째 예로서, 화상 형성 장치는 다수의 평면형 표면 전도 전자 방출 소자가 단순 매트릭스 구성으로 배열된 도 7에 도시된 전자원을 사용하여 구성되었다.

본 예에 있어서, 화상 형성 장치는 720개의 소자가 X 방향 와이어(상부 와이어)의 각 라인 상에 얼라인되고 240개의 소자가 Y 방향 와이어의 각 라인 상에 얼라인된 전자원 기판을 사용하여, 예 4에서의 도전성막 형성 공정(f)를 제외한 형성 공정까지 동일한 제조 공정에 의해 구성되었다. 도전성막은 다음 공정(f')에 의해 형성되었다.

(공정-f')

100 nm 두께의 Cr막이 진공 증착에 의해 증착된 다음 패터닝되었으며, 유기 Pd(Okuno Seiyaku K.K가 시판하는 ccp4230)가 스피너에 의해 그 위에 스핀 코팅되었다. 이것은 10분동안 300℃에서 가열되고 베이킹되었다. 이렇게 형성된, 매트릭스로서 미세 입자의 PdO로 구성된 도전성막(4)은 두께가 10 nm이고 시트 저항이 5×10⁴Ω/□이다.

그후, Cr막(153) 및 도전성막(4)은 베이킹 후 산 부식제로 에칭되어 원하는 패턴을 형성했다.

상기 제조 공정에 의해 아직 형성 동작을 받지 않은 전자원로, 화상 형성 장치는 모든 라인의 형성 동작 동안에 전압의 피크 높이가 10V이고 기판 온도가 100℃인 예 4에서와 유사한 공정을 통해 제조되었으며, 예 4에서와 유사한 화상 디스플레이 평가가 행해졌다. 본 예에서의 화상 형성 장치로, 휘도의 분산 분포가 모든 픽셀에 대해 측정되었으며, 이것의 표준 편차가 평균치에 관해 10% 이하였다. 또한, 약간의 오믹 전류가 측정되었다.

인용예 4에 있어서, 형성 동작 동안의 기판 온도는 예 5와 다른 실온이었고, 형성 동작 동안의 전압의 피크 높이는 동일하게 10V였다. 환원 또는 응집 반응은 상술된 표면 흡착 물질 등의 영향 때문에 PdO의 미세 입자막 부분에서 진행되지 않았으며, 모든 소자의 수%가 0.05 mA 이상의 오믹 전류를 갖는 소자였다.

인용예 4의 오믹 전류를 감소시키기 위해, 인용예 5는 기판 온도가 실온이고 형성 동작 중에 전압의 피크 높이가 14V인 조건에서 행해졌다. 오믹 전류는 소정의 소자에서 측정되지 않았다. 그러나, 전극막(2, 3)으로부터, 환원 또는 응집이 천천히 발생한 도전성막(4)으로 고전압이 인가된 와이어로 인해 전압 강하량을 감소시키기 위해, 균열이 도전성막(4)에 생성되어 저항을 증가시켰기 때문에 전자 방출량이 감소된 소자가 나타났다.

상기 결과로부터 저전압에서 오믹 전류없이 형성 동작을 실행하는 능력의 효과가 잉크 제트 방법을 제외한 방법에 의해 도전성막(4)이 형성되는 경우에도 달성된다는 것이 검증되었다.

본 발명은 양호한 전자 방출 특성을 나타낼 수 있는 전자 방출 소자, 이러한 전자 방출 소자를 내장하는 전자원 및 화상 형성 장치를 제공할 수 있다.

또한, 본 발명은 특히, 도전성막의 형성 방법에 상관없이 양호한 전자 방출 특성을 나타낼 수 있는 전자 방출 소자, 이러한 전자 방출 소자를 내장하는 전자원 및 화상 형성 장치를 제공할 수 있다.

또한, 본 발명은 특히, 두께가 불규칙한 도전성막에 관한 통전 동작으로도 양호한 전자 방출 특성을 나타낼 수 있는 전자 방출 소자, 이러한 전자 방출 소자를 내장하는 전자원 및 화상 형성 장치를 제공할 수 있다.

또한, 본 발명은 특히, 전자 방출 특성에 약간의 변이가 있는 다수의 전자 방출 소자를 갖는 전자원을 제공할 수 있다.

또한, 본 발명은 더욱 고품질의 화상을 형성할 수 있는 화상 형성 장치를 제공할 수 있다.

Claims (15)

1. 전극 간에, 전자 방출부를 갖는 도전성막을 구비하는 전자 방출 소자의 제조 방법에 있어서,

   상기 전자 방출부를 도전성막에 형성하는 공정이, 도전성막의 응집(cohesion)을 촉진하는 기체가 존재하는 분위기 중에서, 상기 도전성막이 배치되어 있는 기판을 50 ℃ 이상, 150 ℃ 이하의 온도로 가열하면서 상기 도전성막을 통전시키는 공정을 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
2. 전극 간에, 전자 방출부를 갖는 도전성막을 구비하는 전자 방출 소자의 제조 방법에 있어서,

   상기 전자 방출부를 도전성막에 형성하는 공정이, 도전성막의 응집을 촉진하는 기체가 존재하는 분위기 중에서, 상기 도전성막이 배치되어 있는 기판을 가열하면서 상기 도전성막을 통전시키는 공정을 포함하고,

   상기 가열 및 상기 통전을 개시한 후에, 상기 도전성막의 응집을 촉진하는 기체가 존재하는 분위기로 하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
3. 전극 간에, 전자 방출부를 갖는 도전성막을 구비하는 전자 방출 소자의 제조 방법에 있어서,

   상기 전자 방출부를 도전성막에 형성하는 공정이, 먼저 상기 도전성막이 배치되어 있는 기판을 가열하고, 그런다음 가열하면서 상기 도전성막을 통전시키고, 그런다음 가열 및 통전시키면서 상기 도전성막의 응집을 촉진하는 기체가 존재하는 분위기로 하는 공정을 포함하는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전성막의 응집을 촉진시키는 기체는 환원성 기체인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전성막의 응집을 촉진시키는 기체는 H₂, CO 및 CH₄중에서 선택된 기체인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전성막의 응집을 촉진시키는 기체는 H₂인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
7. 삭제
8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판의 가열은, 50 ℃ 내지 100 ℃ 의 범위의 온도에서 행해지는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전성막은 금속 화합물을 함유하는 액적(droplet)을 기판 상에 투여하는 공정을 통해 형성된 도전성막인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
10. 제9항에 있어서, 상기 기판 상으로의 액적의 투여는 잉크 제트 방식에 의해 실행되는 것을 특징으로 하는 전자 방출 소자의 제조 방법.
11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 도전성막은 금속 산화물을 주체로 하는 도전성막인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
12. 제11항에 있어서, 상기 금속 산화물은 산화 팔라듐인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전자 방출 소자는 표면 전도형 전자 방출 소자인 것을 특징으로 하는 전자 방출 소자의 제조 방법.
14. 복수의 전자 방출 소자를 갖는 전자원 제조 방법에 있어서,

    상기 전자 방출 소자를 제1항 내지 제3중 어느 한 항에 기재된 방법에 의해 제조하는 것을 특징으로 하는 전자원 제조 방법.
15. 복수의 전자 방출 소자를 갖는 전자원과, 상기 전자원로부터의 전자의 조사에 의해 화상을 형성하는 화상 형성 부재를 구비하는 화상 형성 장치의 제조 방법에 있어서,

    상기 전자 방출 소자를 제1항 내지 제3항 중 어느 한 항에 기재된 방법에 의해 제조하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.