JPH01279540A - 電子放出素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子放出素子、詳しくは表面伝導層電子放出素
子に関するものである。

［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子として、
例えば、エム　アイ　エリンソン（Ｎ、　Ｉ。

Ｅｌｉｎｓａｎ）等によって発表された冷陰極素子が知
られている。［５ジオ　エンジニアリング　エレクトロ
ンフィシ４−７　；Ｃ（Ｒａｄｉｏ　Ｅｎｇ、　Ｅｌｅ
ｃｔｒｏｎ。

Ｐｂｙｓ、）第１０ａ、　１２９０〜１２９Ｇ頁、　１
９６５年］これは、基板上に形成された小面積のａｍに
、膜面に平行に電流を流すことにより、電子放出が生ず
る現象を利用するもので、一般には表面伝導層放出素子
と呼ばれている。

この表面伝導層放出素子としては、前記エリンソン等に
より開発された５ｎ０２（Ｓｂ）ｔＩＨを用いたもの、
　Ａｕ薄膜によるもの［ジー・ディトマー“スイン　ン
リド　フィルムス″”　　（Ｇ、　Ｄｉｔｔｍｅ・ｒ：
“↑ｂｉｎ　５ｏｌｉｄ　Ｆｉｌｍｓ”）、９巻、３１
７頁、　（１９７２年月、　Ｉ丁Ｏｎ膜によるもの［エ
ム　ハートウェルアンド　シー　ジー　フォンスタッド
“アイイー　イー　イー　トランス”イー　デイ−コン
７（Ｍ、　Ｈａｒｔｗｅｌｌ　ａｎｄ　Ｃ，Ｇ、　Ｆｏ
ｎｓｔａｄ：　　“ＩＥＥＥ丁ｒａｎｓ、　ＥＤ　Ｃｏ
ｎｆ、　”）５１８頁、　　（１９７５年）］、カーボ
ン薄膜によるもの［荒木久他：“真空”。

第２６巻、第１号、２２頁、　　（１９８３年）］など
が報告されている。

これらの表面伝導形放出素子の典型的な素子構成を第７
図に示す、同図において、ｌおよび２は電気的接続を得
る為の電極、３は電子放出材料で形成される薄膜、４は
基板、１１は電子放出部を示す。

従来、これらの表面伝導形放出素子に於ては、電子放出
を行なう前にあらかじめフォーミングと呼ばれる通電加
熱処理によって電子放出部を形成する。即ち、前記電極
ｌと電極２の間に電圧を印加する事により、薄膜３に通
電し、これにより発生するジュール熱で薄Ｉ８！３を局
所的に破壊、変形もしくは変質せしめ、電気的に高抵抗
な状態にした電子放出部１１を形成することにより電子
放出機能を得ている。

［発明が解決しようとしている課題］ しかしながら、上記の様な通電加熱処理による電子放出
素子には下記の様な問題があった。

■　通電加熱の際、２！ｌｉ板と薄膜の熱膨張係数の違
いから、薄膜がｉｓする。また、基板も局所的に加熱さ
れるため、致命的な割れを生ずる場合がある。このため
加熱温度の上限や基板材料、Ｒ膜材ネ１の選択の組み合
わせに制限がある。特にＳ膜が高融点材料や高抵抗Ｆ！
ｊ膜では通電加熱処理によるフォーミングは難しく、こ
れらの材料を電子放出材として使用することは非常に困
難であった。

■　フォーミングが完了するまでには、比較的大電力を
必要とするが、Ｆ！Ｉ膜材料が高融点材では特に大電力
を必要とする。例えば第７図でり＝０．５ｍｍ　、　Ｗ
　＝　０．３ｍｍ　、厚み約５０ＯＡの５ｎＯｚ　（Ｐ
ｂ）膜のフォーミングに要する電力量は約１．５　Ｗ程
度であった。よってＢ膜材料によっては、多数素子のフ
ォーミングのためには大容量の電源が必要であった。

以上のような問題点があるため表面伝導形電子放出素子
は、素子構造が簡単であるという利点があるにもかかわ
らず、産業上積極的に応用されるには至っていなかった
。

［課題を解決するための手段］ 本発明は、上記の様な従来例の欠点を解決するためにな
されたものである。従来、通電加熱によってフォーミン
グされた薄膜の高抵抗部では。

薄膜に亀裂が生じｌＡＬ■以下の微小間隔部ができ、さ
らに微小間隔部内に微粒子から成る島状構造を有してい
る。この微小間隔部及び島状構造は、薄膜に用いた材料
で構成される０本発明では、通電処理により薄膜に微小
間隔部を形成し、この微小間隔部内に電子放出体を別途
設ける。これにより電子放出にかかわる電子放出体とそ
こへ高電界を与える薄膜の微小間隔部とを製法及び材料
で分離し各々適した材料を選択、製造設計することがで
きる電子放出素子を提供することを目的とするものであ
る。

即ち、本発明は、基板上に少なくともＦｊＶと一対の電
極とを設けた電子放出素子において、ｆＪ［膜には通電
加熱処理によって微小間隔部が形成され、この微小間隔
部に電子放出体が位置することを特徴とする電子放出素
子に関する。

ここで電子放出体は、（１）基板上に直接配置される又
は基板と薄膜との間に設けられた支持体中に分散される
、電子放出可能な微粒子、あるいは（２）電子放出可能
な電子放出膜である。

また、基板上に段差形成材を設けて段差部を形成し、こ
の段差部に薄膜の微小間隔部が形成されている電子放出
素子に関する。

以下、本発明の詳細な説明する。

第１図（ａ）〜（ｄ）は本発明の電子放出素子の製造方
法の一例を示す工程図であり、第２図は本発明の電子放
出素子の平面図である。

電子放出素子を得るには、まず、金属又は半導体からな
る微粒子７を絶縁性の液体コーティング剤に分散させ、
これを基板４上に塗布、焼成し。

微粒子７を含む支持体６を形成する（第１図（ａ）参照
）、この後、微粒子７を支持体６の表面へより突出させ
た形状とするため、支持体６の表面を少々エツチングし
てもよい。

次に、第２図に示す形状の金属又は半導体等からなるｆ
ｉｉａ３を支持体６上に形成する（第１図（ｂ）参照）
。

さらに、第２図に示す形状の導電性金属を薄膜３の両端
に堆績、形成することによって電極ｌ。

２を形成する（第１図（Ｃ）参照）。

その後、電極１．２に通電処理を施すと薄膜３の中央部
分に亀裂が生じ薄膜の微小間隔部５が形成される。この
微小間隔部は通電により発生したジュール熱でＱｌｌ！
３が局所的に破壊、変形した部分である。この薄膜の通
電処理による微小間隔部に関し、一般には、Ｆ［３が局
所的に不連続膜となり、また薄膜３が表面伝導層電子放
出素子として用いられる材料であれば不連続部には、薄
膜３の材質からなる微粒子が配置された形状となってい
ると考えられており、これより電子放出が得られる。

しかし、もしも薄膜３が表面伝導層電子放出素子として
用いられない様な導電性材料で、かつ電子放出体を有さ
ない部材上の薄膜の通電処理だけであると、電子放出を
得るまでには至らない。

ここまでの製造工程により、薄膜３の下地には支持体６
があり、部分的に微粒子７が電子放出体として微小間隔
部５の不連続な薄膜部に配置された構造の電子放出素子
が得られる（第１［（ｄ）参照）。

このようにして形成された素子を真空容器中で電極１．
２間に電圧を印加し、素子上部へ引き出し電極（図示せ
ず）にて高電圧を印加すると、微粒子７を含む薄膜３の
微小Ｕ隔部５より電子が放出される。

他方、基板上の支持体の形状端により段差部を形成し、
この段差部を電子放出部とすることができる。第３図（
ａ）〜（ｄ）にかかる態様の電子放出素子の製造工程を
示す。

まず、上述例と同様にして微粒子７を含む支持体を堆積
する。その後、この支持体をフォトリソエツチング法等
により基板４のほぼ中心部分よす半分を取り除き、段差
部を有する支持体８を形成する（第３図（ａ）参照）。

次いで、支持体８及び基板４上に第２図に示す形状の金
属又は半導体等からなる薄膜３を段差部で電気的に断線
しないように堆植、形成する（第３図（ｂ）参照）。

さらに上述例と同様にして電極１．２を堆積形成する。

但し、電極１．２は電子放出のため外部より印加する電
圧の電気的接続を良好とするためのものであって、次の
通電処理工程を大きく左右するものではない、これは、
後述するように本例によれば、通電処理に要する電力量
を小さくすることができ、従来のように電極形状による
フォーミング時におけるジュール熱の発生位置や材料の
熱伝導、熱膨張等をあまり考慮しなくても、良好な通電
処理がされるためである（第３図（Ｃ）参照）。

その後、電極１．２に通電処理を施すと薄膜３の段差部
に亀裂が生じ、薄膜の微小間隔部が形成される。この微
小間隔部は通電により発生したジュール熱で薄膜３が局
所的に破壊、変形した部分であり、特に段差部側壁の薄
ｙＡ３は膜厚や改質が他部分のＳ膜とは異なるために該
段差部において薄膜３は亀裂を生じやすい。

すなわち本例においては、亀裂の生じる薄膜の位こを、
支持体８の段差位置と薄膜３の形状によって特定するこ
とができる。また、段差部側壁のｅｉ薄膜は他部分の薄
膜に比べ膜厚を薄く、膜強度の弱い状態とすることが容
易であり、通電処理によるジュール熱で亀裂が生じやす
い薄膜と言える。従って、通電処理に要する電力量は上
述例に比べると少量でよいことになる。さらには、該支
持体段差部側壁の薄膜３の高さ領域は、支持体８の層厚
高さと９１８Ｉ３の堆請厚みにより制御することが出来
る。よって薄膜３の亀裂の生じやすい領域を制御するこ
とが可能であり、さらには、電子放出部となる微小間隔
部５の不連続薄膜の領域も制御することが可能となる。

ここまでの製造工程により、微小間隔部５の不連続なＱ
膜部に支持体８の段差部側壁に位置し、。

突出した微粒子７が配置された構造となり電子放出素子
が得られる（第３図（ｄ）参照）。

なお、上述の例では、支持体８を完全に下地基板４の表
面が露出するまでエツチングしたが、下地基板４の表面
までエツチングせず、支持体８の面のみで段差部を形成
してもよい。

以上第１図〜第３図によって、電子放出体である微粒子
が支持体に分散含有されている電子放出素子の例を示し
たが、別途実施例で述べるように、微粒子を部材表面上
や部材上の段差形成部表面上に配置した場合や、電子放
出体を薄膜とし該薄膜を支持体に挟持した段差部を形成
した場合でも、同様な電子放出素子を得ることができる
。

以上の例で示した本発明において、電子放出にかかわる
微小間隔部を形成する薄膜の材料としては、通常１表面
伝導形電子放出素子として使用されている広範囲のもの
、例えばＳｎＯ２，Ｉｎ２０３　、　ｐｂＱ等の金属酸
化物、Ａｕ、　Ａｇ等の金属、カーボン、その他各種の
半導体など、自らが電子放出材料として適当なものが使
用できる。しかし本発明では電子放出にかかわる電子放
出体を別に配置させることができるため、薄膜材料とし
てはｇ膜電極の機能を有し、かつ通電処理により微小間
隔部を形成することができれば、どのような材料でも使
用可能である。一般に高融点材料では通電処理時に多大
の電力量とジュール熱を必要とする。しかし、第３図で
示した例のように、段差部での薄膜を通電処理する方法
では通電処理電力量が軽減できるため、高融点材料でも
比較的容易に通電処理することができる。従って薄膜の
材料としては、前記例規外に一般電極材料や導電性の高
融点金属等も使用できる０例えば、Ｇｕ、　Ａｉ’、　
Ｎｉ、　Ｐｄ、　Ｐｔ、　Ｗ。

Ｔａ、　Ｎｏ、　Ｏｒ、　Ｔｉ等であるが、この限りで
はない。

薄膜の膜厚は通常の表面伝導層電子放出素子に用いられ
る大きさであれば良く、その具体例を示すと、使用され
る材料の種類により異なるが通常０．０１Ｎ５　ｇｍ、
好ましくは０．０１〜２＃Ｌ１１程度である。

また電子放出にかかわる電子放出体材料としては例えば
電子を電界放出し易い物質や、二次電子放出し易い物質
、或いは電子の衝撃によって電子を放出しやすく、且つ
耐熱性、耐腐蝕性に強い物質であれば良く１例えば、仕
事関数が低く、耐熱性の高いＷ、　７ｆ、　Ａｕ、　Ａ
ｇ、　Ｃｕ、　Ｃｒ、　ＡＩ、　Ｐｔ、　Ｐｄ等の金属
や、５Ｉ１０２　、　Ｉｎ２Ｏ３，Ｂａｄ、　）ＩｇＯ
等の酸化物、もしくはカーボン或いは以上の混合物等で
あるが、この限りではない。

電子放出体を微粒子とする場合、その大きさは通常直径
が数十へから数千Ａ程度が好ましい、また電子放出体を
薄膜とする場合、その厚みはやはり数十Ａから数千へ程
度が好ましい。

さらに電極部材としては、特に限定することなく通常使
用される広範囲な電極材が使用できる。

また段差形成材や微粒子を含む支持体の材料としては、
絶縁性材料が用いられる０例えば５ｉ０２゜５ｉ３Ｎｎ
　、　Ｔｉ１２＋丁ａ２０ｓ　、　Ａｉ！２０３等であ
り、これらの積層物もしくはこれらの混合物でもよい、
さらに段差形成材においては基板自体の表面を加工し基
板材自体が段差形成材として使うこともできる。

段差形成材や微粒子を含む支持体の厚みは段差上に堆積
する薄膜の膜厚及び成膜法によって調整する必要があり
、通常、段差部上の薄膜が電気的に断線せず、かつ段差
部上の薄膜膜厚が他部分の！１１１９　Ｎ厚に比べ薄く
なるかまたは１Ｍ質が変化することが必要である。一般
的に、段差形成材や支持体の膜厚、すなわち段差部高さ
は、堆積する薄膜の１７３から３倍程度が好ましい。

また基板材料に関しては、従来表面伝導形電子放出素子
に用いられていた材料、例えば石英ガラス等の他に、薄
膜の材料を選択することによって通電処理における発熱
量を小さくすることができるため青板ガラス等、局所加
熱による応力発生が大きな材料でも基板割れ等が発生せ
ずに使用することができる。

以上説明した様に本発明では特に電子放出にかかわる電
子放出体とそこへ高電界を与える微小間隔部を有する薄
膜の選定材料が従来例に比べ格段に増大した。

よって、通電処理を行なう薄膜材料は１通電処理時の電
力量や局所的に発生する熱の量、基板材等に対する熱膨
張係数や、また電子放出時における電極の耐電圧や耐熱
、寿命等を考慮して多くの材料の中から選択することが
できる。また電子放出体においても、耐熱性、耐腐蝕性
や低仕事関数材料等電子放出しやすい材料を多くの中か
ら選択することができる。

［実施例］ 実施例１ 前述の第１図及び第２図に示す態様で本発明に係る電子
放出素子を作製した。

製造方法としては、まず、５ｉＯｚ液体コーティング剤
（東京応化工業製ＯＣＤ　）に有機パラジウム化合物を
含む有機溶媒（奥野製薬工業製キャタペーストｃｃｐ　
）を混合し、５ｉＯｚ　：　Ｐｄのモル比を約１０＝１
に調製した溶液を作り、厚み約１ｍｍの清浄な石英ガラ
ス基板上に、スピンナーにより回転塗布した。その後約
４００℃で１時間焼成し、膜厚的１５０ＯＡのＰｄ微粒
子７を含んだＳ　ｉ０２支持体６を得た。この後支持体
層の表面をフッ酸水溶液によって約１秒間エツチングを
行なった（第１図（ａ）参照）。

次に、支持体６上に旧をマスクＥＢ蒸着法により５００
Ａの厚みで第２図に示す形で薄膜３を堆積形成した。こ
の際第２図の形状のうちり＝０．５層層。

ｗ　＝　０．３Ｉ１ｍとした（第１図（ｂ）参照）。

さらにＦｌ薄膜の両端に、５０Ａ厚みのＣｒを下敷き層
とする、５００Ａ厚みのＡｕ電極１．２をマスク蒸着法
により形成した（第１図（ｅ）参照）。

その後電極１．２に通電処理を行ない、薄［９３の中央
部に微小間隔部５を形成した０通電処理の消費電力は、
約０．８Ｗ程度であった。

この素子の電子放出特性を測定した結果、放出電流Ｉｅ
＝１鉢Ａ、放出効率α（膜内電流に対する放出電流の比
）　＝　１　×１０−４程度の電子放出が得られた。

実施例２ 第３図に示す様に実施例１で用いた微粒子７を含む支持
体６を基板中心部まで取り除き段差部を有する支持体８
として、以下実施例１と同様に電子放出素子を作製した
。

支持体８は、フォトリソエツチング法によりフッ酸水溶
液でエツチングし、段差部を形成した（第３図（ａ）参
照）。

次に、厚み１５００Ａの支持体８の段差部を覆う様にし
て、厚み５００Ａの旧薄膜３を堆積形成した（第３図（
ｂ）参照）。

以下実施例１と同様に電極１，２を形成し、通電処理を
行ない微小間隔部５を形成し、電子放出素子とした０通
電処理の消費電力は約０．２Ｗ程度であった。この素子
の電子放出特性を測定した結果、放出電流１ｅ＝２終Ａ
、放出効率α＝　５　Ｘ　１０−４程度の電子放出が得
られた。

以上実施例１．２では微粒子７の材料として有機金属化
合物の有機溶媒を用いたが、−次粒径が１００　Ａ程度
の５ｉＯｚ微粒子を分散させた５ｉＯｚ液体コーティン
グ剤でも、同様な電子放出素子を得ることができた。

実施例３ 第４図に示す様に、実施例１で用いた微粒子７を含む支
持体６を用いずに、微粒子９を分散、塗布した基板４上
に薄膜３と電極１．２を設け、通電処理することにより
電子放出素子を得ることができる。

まず基板４上に有機パラジウム化合物を含む有機溶媒（
奥野製薬工業製キャタペース）ＣＣＰ）をスピンナーに
より回転塗布し、２５０℃で１０分間焼成した。これに
よりＰｄ微粒子９が基板４上に形成された（第４図（ａ
）参照）。

次に実施例１と同様にして基板４上に厚み５００ＡのＮ
ｉ薄膜３及びＡｕ電極１．２を形成した（第４図（ｂ）
、（Ｃ）参照）、その後、薄膜３の通電処理を行ない微
小間隔部５を形成することによって電子放出素子を作製
した（第４図（ｄ）参照）。

この素子の電子放出特性を測定した所、実施例１と同様
な結果が得られた。

実施例４ 第５図に示す様に、基板４の中央に段差形成材ｌＯによ
り段差部を形成し微粒子を分散、塗布し。

段差上に薄膜を設は通電処理することにより電子放出素
子を得ることができる。

まず、５ｉＯｚ液体コーティング剤（東京応化工業製０
ＣＤ）をスピンナーにより基板４上に回転塗布した。そ
の後約４００℃で１時間焼成し、膜厚的１５０ＯＡの５
ｉ０２から成る段差形成材を作り、フォトリソエツチン
グ法により形成し、基板４上のほぼ中央部に段差部を設
けた。さらに、基板４上に実施例３と同様にしてＰｄ微
粒子９を段差部に形成した（第５図（ａ）参照）。

次に実施例２と同様にして薄膜３、電極１．２を形成し
た（第５図（ｂ）、（Ｃ）参照）、その後、薄［３の通
電処理を行ない、微小間隔部５を形成することによって
電子放出素子を作製した（第５図（ｄ）参照）。

この素子の電子放出特性を測定した所、実施例２と同様
な結果が得られた。

以上実施例３，４では微粒子９の材料として有機金属化
合物の有機溶媒を用いたが、−次粒径が１００　Ａ程度
のＳｎ０２微粒子を有機バインダーと共に有機溶媒に分
散溶解させたＳｎ０２の分散溶液を用いても同様な電子
放出素子を得ることがでさた。

実施例５ 第６図に示す様に基板４上に電子放出体とじて電子放出
膜１２を用い、支持体１１．１３に挟持した段差部を形
成し、段差上に薄膜を設は通電処理することにより電子
放出素子を得ることができる。

まず基板４上にプラズマＣｖＤ法により５ｉ３Ｎａ絶縁
層を厚み約１００ＯＡ堆積し、その上へＥＢ蒸着法によ
りＰｄ薄膜を厚み２００Ａ堆積した。さらにＳｉ３Ｎ４
絶縁層を厚み約５０ＯＡ堆積し、フォトリソエツチング
法により形成し、基板４上のほぼ中心部に段差部を設け
た（第６図（ａ）参照）。

次に実施例２と同様にして薄膜３、電極！、２を形成し
た（第６図（ｂ）、（ｃ）参照）、その後、Ｅ１１漠３
の通電処理を行ない、微小間隔部５を形成することによ
って電子放出素子を作製した（第６図（ｄ）参照）。

この素子の電子放出特性を測定した所、実施例２と同様
な結果が得られた。

［発明の効果］ 以上説明したように、本発明では、電子放出体を有する
部材上の薄膜を通電処理することによって薄膜の微小間
隔部を形成し、該微小間隔部に電子放出体が位置する構
造の電子放出素子とすることによって、電子放出にかか
わる電子放出体と、そこへ電界を与える薄膜の微小間隔
部とを製法及び材料で分離し、各々適した材料を選択、
製造。

設計することができる。

従って従来法では難かしいとされていた高融点材料等を
電子放出材としたり、また通電処理における消費電力の
小さい薄膜材料を用いることにより、大電力を必要とせ
ずに通電処理が行なえる等の効果を有している。

【図面の簡単な説明】

第１図は本発明の電子放出素子の製造工程図、第２図は
本発明の電子放出素子の平面図、第３図〜第６図は、各
々本発明に係る別の態様の電子放出素子の製造工程図、
第７図は従来の電子放出素子を示す平面図である。

Claims (4)

【特許請求の範囲】
1. （１）基板上に少なくとも薄膜と一対の電極とを設けた
   電子放出素子において、薄膜には通電加熱処理によって
   微小間隔部が形成され、この微小間隔部に電子放出体が
   位置することを特徴とする電子放出素子。
2. （２）電子放出体が、基板上に直接配置される又は基板
   と薄膜との間に設けられた支持体中に分散される、電子
   放出可能な微粒子である請求項１記載の電子放出素子。
3. （３）電子放出体が、電子放出可能な電子放出膜である
   請求項１記載の電子放出素子。
4. （４）基板上に段差形成材を設けて段差部を形成し、こ
   の段差部に薄膜の微小間隔部が形成されている請求項１
   記載の電子放出素子。