JP2854385B2 - 電子放出素子、マルチ電子源、画像形成装置の製造方法 - Google Patents
電子放出素子、マルチ電子源、画像形成装置の製造方法Info
- Publication number
- JP2854385B2 JP2854385B2 JP13134690A JP13134690A JP2854385B2 JP 2854385 B2 JP2854385 B2 JP 2854385B2 JP 13134690 A JP13134690 A JP 13134690A JP 13134690 A JP13134690 A JP 13134690A JP 2854385 B2 JP2854385 B2 JP 2854385B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- manufacturing
- emitting device
- pulse voltage
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子放出素子、該素子を複数有するマルチ
電子源及び、該マルチ電子源を用いた画像形成装置の製
造方法に関する。
電子源及び、該マルチ電子源を用いた画像形成装置の製
造方法に関する。
［従来の技術］ 従来、簡単な構造で電子の放出が得られる素子とし
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている。（ラ
ジオ エンジニアリング エレクトロン、フィジィッス
（Radio Eng.Electron.Phys.）第10巻,1290〜1296頁,19
65年）。
て、例えば、エム アイ エリンソン（M.I.Elinson）
等によって発表された冷陰極素子が知られている。（ラ
ジオ エンジニアリング エレクトロン、フィジィッス
（Radio Eng.Electron.Phys.）第10巻,1290〜1296頁,19
65年）。
これは、基板上に形成された小面積の薄膜に、膜面に
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導形電子放出素子と呼
ばれている。
平行に電流を流すことにより、電子放出が生ずる現象を
利用するもので、一般には表面伝導形電子放出素子と呼
ばれている。
この表面伝導形電子放出素子としては、前記エリンソ
ン等により開発されたSnO2（Sb）薄膜を用いたもの、Au
薄膜によるもの［ジー・ディトマー“スイン ソリド
フィルムス”（G.Dittmer:“Thin Solid Films"）,9巻,
317頁，（1972年）］、ITO薄膜によるもの［エム ハー
トウェル アンド シー ジー フォンスタッド：“ア
イ イー イー イー トランス”イー ディー コン
ファレン（M.Hartwell and C.G.Fonstad:“IEEETrans.E
D Conf."）519頁，（1975年）］、カーボン薄膜による
もの［荒木久他：“真空",第26巻，第１号,22頁，（198
3年）］などが報告されている。
ン等により開発されたSnO2（Sb）薄膜を用いたもの、Au
薄膜によるもの［ジー・ディトマー“スイン ソリド
フィルムス”（G.Dittmer:“Thin Solid Films"）,9巻,
317頁，（1972年）］、ITO薄膜によるもの［エム ハー
トウェル アンド シー ジー フォンスタッド：“ア
イ イー イー イー トランス”イー ディー コン
ファレン（M.Hartwell and C.G.Fonstad:“IEEETrans.E
D Conf."）519頁，（1975年）］、カーボン薄膜による
もの［荒木久他：“真空",第26巻，第１号,22頁，（198
3年）］などが報告されている。
これらの表面伝導形電子放出素子の典型的な素子構成
を第１図に示す。同図において、１および２は電気的接
続を得るための電極、３は電子放出材料で形成される薄
膜、４は基板、５は電子放出部を示す。
を第１図に示す。同図において、１および２は電気的接
続を得るための電極、３は電子放出材料で形成される薄
膜、４は基板、５は電子放出部を示す。
従来、これらの表面伝導形電子放出素子においては、
電子放出を行う前に予めフォーミングと呼ばれる通電処
理によって電子放出部を形成する。即ち、前記電極１と
電極２の間に電圧を印加することにより、薄膜３に通電
し、これにより発生するジュール熱で薄膜３を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部５を形成することにより電子放出部機
能を得ている。
電子放出を行う前に予めフォーミングと呼ばれる通電処
理によって電子放出部を形成する。即ち、前記電極１と
電極２の間に電圧を印加することにより、薄膜３に通電
し、これにより発生するジュール熱で薄膜３を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部５を形成することにより電子放出部機
能を得ている。
なお、電気的に高抵抗状態とは、薄膜３の一部に0.5
μｍ〜５μｍの亀裂を有し、かつ亀裂内がいわゆる島構
造を有する不連続状態膜をいう。島構造とは一般に数十
Åから数μｍ径の微粒子が基板４にあり、各微粒子は空
間的に不連続で電気的に連続な膜をいう。
μｍ〜５μｍの亀裂を有し、かつ亀裂内がいわゆる島構
造を有する不連続状態膜をいう。島構造とは一般に数十
Åから数μｍ径の微粒子が基板４にあり、各微粒子は空
間的に不連続で電気的に連続な膜をいう。
従来、表面伝導形電子放出素子は上述高抵抗不連続膜
に電極1,2により電圧を印加し、素子表面に電流を流す
ことにより、上述微粒子より電子放出せしめるものであ
る。
に電極1,2により電圧を印加し、素子表面に電流を流す
ことにより、上述微粒子より電子放出せしめるものであ
る。
しかしながら、上記の様な従来の通電によるフォーミ
ング処理によって製造された電子放出素子には、次のよ
うな問題点があった。
ング処理によって製造された電子放出素子には、次のよ
うな問題点があった。
１）電子放出部となる島構造の設計が不可能なため、素
子の改良が難しく、素子間のバラツキも生じやすい。
子の改良が難しく、素子間のバラツキも生じやすい。
２）フォーミング工程の際に生じるジュール熱が大きい
ため、基板が破壊しやすくマルチ化が難しい。
ため、基板が破壊しやすくマルチ化が難しい。
３）島の材料が金、銀、SnO2、ITO等に限定され仕事関
数の小さい材料が使えないため、大電流を得ることがで
きない。
数の小さい材料が使えないため、大電流を得ることがで
きない。
以上のような点から、表面伝導形電子放出素子は、素
子構造が簡単であるという利点があるにもかかわらず、
産業上積極的に応用されるには至っていなかった。
子構造が簡単であるという利点があるにもかかわらず、
産業上積極的に応用されるには至っていなかった。
本発明者等は上記問題点を鑑みて検討した結果、特願
昭63−107570号，特願昭63−110480号に於いて電極間に
微粒子膜を配置しこれに通電処理を施すことにより電子
放出部を設ける新規な表面伝導形電子放出誹を提案し
た。この新規な電子放出素子の構成図を第２図に示す。
昭63−107570号，特願昭63−110480号に於いて電極間に
微粒子膜を配置しこれに通電処理を施すことにより電子
放出部を設ける新規な表面伝導形電子放出誹を提案し
た。この新規な電子放出素子の構成図を第２図に示す。
同図において、11及び12は電極,13は微粒子膜,14は電
子放出部,15は基板である。
子放出部,15は基板である。
この電子放出素子の特徴としては次のようなことが挙
げられる。
げられる。
１）微粒子膜13に非常に少ない電流を流すことで電子放
出部14を形成できるので素子劣化のない素子が作製で
き、さらに電極の形状を任意に設計できる。
出部14を形成できるので素子劣化のない素子が作製で
き、さらに電極の形状を任意に設計できる。
２）微粒子膜を形成する微粒子自身が電子放出の構成材
となる為、微粒子の材料や形状等の設計が可能となり電
子放出特性を変えることができる。
となる為、微粒子の材料や形状等の設計が可能となり電
子放出特性を変えることができる。
３）素子の構成材である基板15や電極の材料の選択性が
広がる。
広がる。
以上述べたような電子放出素子の実用形態としては、
ディスプレイ，蛍光ランプ，イオン生成器など様々な電
子ビーム応用装置があるが、近年、かかる素子をマルチ
配列とした面状電子源を用いた装置、例えば特開昭61−
221783号公報で示されるようなフラットCRTの研究開発
が活発に行われるようになった。
ディスプレイ，蛍光ランプ，イオン生成器など様々な電
子ビーム応用装置があるが、近年、かかる素子をマルチ
配列とした面状電子源を用いた装置、例えば特開昭61−
221783号公報で示されるようなフラットCRTの研究開発
が活発に行われるようになった。
［発明が解決しようとする課題］ さて、かかる表面伝導形電子放出素子を用いてマルチ
配列とした面状電子源を作製する為には、一般に第３図
に示すような素子配置とする必要がある。
配列とした面状電子源を作製する為には、一般に第３図
に示すような素子配置とする必要がある。
図中、21は基板、24は素子電極22と電子放出部23から
成る電子放出素子、25は配線電極、26はフォーミング用
電源、27は配線電極25と電極26を電気的に接続する結線
である。この図において、電子放出部23は第１図におけ
る電子放出部５あるいは第２図における電子放出部14及
び微粒子膜13に対応するものである。
成る電子放出素子、25は配線電極、26はフォーミング用
電源、27は配線電極25と電極26を電気的に接続する結線
である。この図において、電子放出部23は第１図におけ
る電子放出部５あるいは第２図における電子放出部14及
び微粒子膜13に対応するものである。
このような表面伝導形電子放出素子を用いた面状電子
源を作製する為には、第３図に示すように配線電極26の
間に複数の電子放出素子24を配置し同時にフォーミング
する必要がある。
源を作製する為には、第３図に示すように配線電極26の
間に複数の電子放出素子24を配置し同時にフォーミング
する必要がある。
しかしながら、従来の素子の場合に用いられるフォー
ミング方法、すなわちDC電圧を用いて非常にゆっくり
（例えば昇圧レート1Volt/分）と電圧を印加していくフ
ォーミング処理を行うと次のような欠点があった。
ミング方法、すなわちDC電圧を用いて非常にゆっくり
（例えば昇圧レート1Volt/分）と電圧を印加していくフ
ォーミング処理を行うと次のような欠点があった。
（１）第２図で示される微粒子膜のフォーミングにおい
ては、フォーミング時の温度上昇により、特性劣化や個
々の素子の特性が不均一になる。
ては、フォーミング時の温度上昇により、特性劣化や個
々の素子の特性が不均一になる。
（２）第１図で示される導電性薄膜のフォーミングにお
いては、フォーミング時に発生する熱が大量である為、
上記（１）の問題以外にも基板や素子電極の破壊が生じ
る。
いては、フォーミング時に発生する熱が大量である為、
上記（１）の問題以外にも基板や素子電極の破壊が生じ
る。
（３）又、面状電子源の電子ビームを均一に、かつ大量
に放出させる為には、電子放出素子24のピッチを高密度
に配置する必要があり、上記（１），（２）の欠点は顕
著となる。
に放出させる為には、電子放出素子24のピッチを高密度
に配置する必要があり、上記（１），（２）の欠点は顕
著となる。
すなわち、本発明の目的とするところは、上述の問題
点を解消した電子放出素子、マルチ電子源、さらには電
子ビーム応用装置である画像形成装置の製造方法を提供
することにある。
点を解消した電子放出素子、マルチ電子源、さらには電
子ビーム応用装置である画像形成装置の製造方法を提供
することにある。
［課題を解決するための手段及び作用］ 上記の目的を達成すべく成された本発明の構成は、以
下の通りである。
下の通りである。
すなわち、本発明第１は、基板上に設けられた一対の
電極間に、電子放出部を有する導電性膜を有する電子放
出素子の製造方法において、該電子放出部を形成する際
に、該電極間にパルス電圧を印加することを特徴とする
電子放出素子の製造方法にある。
電極間に、電子放出部を有する導電性膜を有する電子放
出素子の製造方法において、該電子放出部を形成する際
に、該電極間にパルス電圧を印加することを特徴とする
電子放出素子の製造方法にある。
上記本発明第１の電子放出素子の製造方法は、さらに
その特徴として、 「前記パルス電圧が4V〜10Vの範囲内である」こと、 「前記パルス電圧の印加の際に、或る一定のパルス電
圧を印加した後、これよりも高いパルス電圧を印加す
る」こと、 「前記パルス電圧の印加の際に、4V〜10Vの範囲内の
パルス電圧を印加した後、10Vを超えるパルス電圧を印
加する」こと、 「前記パルス電圧の波形が、三角波又は矩形波であ
る」こと、 「前記パルス電圧のパルス幅が１μ秒〜１秒の範囲内
であり、パルス間隔が100μ秒〜10秒の範囲内である」
こと、 「前記導電性膜が微粒子膜である」こと、 「前記電子放出素子は表面伝導形電子放出素子であ
る」こと、をも含むものである。
その特徴として、 「前記パルス電圧が4V〜10Vの範囲内である」こと、 「前記パルス電圧の印加の際に、或る一定のパルス電
圧を印加した後、これよりも高いパルス電圧を印加す
る」こと、 「前記パルス電圧の印加の際に、4V〜10Vの範囲内の
パルス電圧を印加した後、10Vを超えるパルス電圧を印
加する」こと、 「前記パルス電圧の波形が、三角波又は矩形波であ
る」こと、 「前記パルス電圧のパルス幅が１μ秒〜１秒の範囲内
であり、パルス間隔が100μ秒〜10秒の範囲内である」
こと、 「前記導電性膜が微粒子膜である」こと、 「前記電子放出素子は表面伝導形電子放出素子であ
る」こと、をも含むものである。
また、本発明第２は、基板上に複数の電子放出素子を
配置したマルチ電子源の製造方法において、該電子放出
素子を上記本発明第１の方法にて製造することを特徴と
するマルチ電子源の製造方法にある。
配置したマルチ電子源の製造方法において、該電子放出
素子を上記本発明第１の方法にて製造することを特徴と
するマルチ電子源の製造方法にある。
上記本発明第２のマルチ電子源の製造方法は、さらに
その特徴として、 「複数の電子放出素子を電気的に接続した配線電極を
介して前記パルス電圧を印加すること」こと、をも含む
ものである。
その特徴として、 「複数の電子放出素子を電気的に接続した配線電極を
介して前記パルス電圧を印加すること」こと、をも含む
ものである。
さらに、本発明第３は、基板上に複数の電子放出素子
を配置したマルチ電子源と、該マルチ電子源から放出さ
れた電子の照射により発光する蛍光体を備えるフェース
プレートとを有する画像形成装置の製造方法において、
該マルチ電子源を上記本発明第２の方法にて製造するこ
とを特徴とする画像形成装置の製造装置にある。
を配置したマルチ電子源と、該マルチ電子源から放出さ
れた電子の照射により発光する蛍光体を備えるフェース
プレートとを有する画像形成装置の製造方法において、
該マルチ電子源を上記本発明第２の方法にて製造するこ
とを特徴とする画像形成装置の製造装置にある。
すなわち、本発明によれば、フォーミング時に印加す
る電圧をパルス波形とすることにより、フォーミング時
に発生する熱量を低下せしめ、前記欠点を改良するもの
である。さらに、本発明者等はフォーミング時に印加す
るパルス電圧に適正な値があることを見い出し、前記欠
点を解決するものである。
る電圧をパルス波形とすることにより、フォーミング時
に発生する熱量を低下せしめ、前記欠点を改良するもの
である。さらに、本発明者等はフォーミング時に印加す
るパルス電圧に適正な値があることを見い出し、前記欠
点を解決するものである。
以下、本発明の製造方法に係る構成要件及び作用につ
いて詳細に説明する。
いて詳細に説明する。
第４図は、第３図のＡ−Ａ′の断面における本発明の
マルチ電子源の製造方法を示すものである。
マルチ電子源の製造方法を示すものである。
．先ず第４図に示すように、ガラス基板21を十分洗浄
し、通常良く用いられる蒸着技術とホトリソグラフィー
技術により電子電極22を形成する。ここで、基板材とし
ては、ガラス以外にもアルミナセラミクス等の絶縁体で
あれば良い。また、素子電極22としては、Ni,ステンレ
ス等に金属材の他ITO等の酸化物導電体等導電性の材料
であれば好適であり、実用的にはNi,ステンレス，ニク
ロム等の高融点金属材であることが望ましい。さらに、
対となる素子電極22の間隙Ｇは、0.1μｍ〜10μｍが好
適であるがこれに限るものではない。また、素子電極22
の厚さは0.05μｍ〜1.0μｍが好適であるがこれに限る
ものではない。
し、通常良く用いられる蒸着技術とホトリソグラフィー
技術により電子電極22を形成する。ここで、基板材とし
ては、ガラス以外にもアルミナセラミクス等の絶縁体で
あれば良い。また、素子電極22としては、Ni,ステンレ
ス等に金属材の他ITO等の酸化物導電体等導電性の材料
であれば好適であり、実用的にはNi,ステンレス，ニク
ロム等の高融点金属材であることが望ましい。さらに、
対となる素子電極22の間隙Ｇは、0.1μｍ〜10μｍが好
適であるがこれに限るものではない。また、素子電極22
の厚さは0.05μｍ〜1.0μｍが好適であるがこれに限る
ものではない。
．次に、蒸着技術とエッチング技術により配線電極25
を形成した。かかる配線電極25は、電気抵抗が十分低く
なるように形成すれば、どのような材料でも構わない。
を形成した。かかる配線電極25は、電気抵抗が十分低く
なるように形成すれば、どのような材料でも構わない。
．次に、素子電極間に微粒子膜23を形成する。かかる
微粒子の粒径は、30Å〜１μｍが好適で実用的には100
Å程度が良好である。また、微粒子の材質は、Pd,Ag,Au
等の金属材料やSnO2,In2O3等の酸化物材料が好適である
が、導電性微粒子であればこれに限定されるものではな
い。微粒子膜の形成方法としては例えば、アガスデポジ
ション法、イ有機金属を分散塗布しその後熱処理する方
法等がある。微粒子膜の厚さは、微粒子の材質や大きさ
によって異なるが、微粒子の径が100Å程度であれば100
Å〜500Åが好適である。また、微粒子膜のシート抵抗
は、５×103〜１×107Ω／□が好適であり、この抵抗値
になるように微粒子膜の厚さを制御することが望まし
い。
微粒子の粒径は、30Å〜１μｍが好適で実用的には100
Å程度が良好である。また、微粒子の材質は、Pd,Ag,Au
等の金属材料やSnO2,In2O3等の酸化物材料が好適である
が、導電性微粒子であればこれに限定されるものではな
い。微粒子膜の形成方法としては例えば、アガスデポジ
ション法、イ有機金属を分散塗布しその後熱処理する方
法等がある。微粒子膜の厚さは、微粒子の材質や大きさ
によって異なるが、微粒子の径が100Å程度であれば100
Å〜500Åが好適である。また、微粒子膜のシート抵抗
は、５×103〜１×107Ω／□が好適であり、この抵抗値
になるように微粒子膜の厚さを制御することが望まし
い。
以上電子放出素子１素子に着目して説明したが、これ
を第３図に示すようにマルチ配列とする場合、電子放出
素子24のピッチは、応用形態により異なるものの面状で
均一な電子源を得る為にP1,P2共に数mm以内に配置され
ることが望ましく、フラットCRTへの応用ではP1,P2共に
1mm以内に配置される必要がある。また、電子放出素子2
4の長さｌは、0.1mm〜1.0mm程度が好適であり、かかる
素子の配列数については、例えばフラットCRTへの応用
においては数十個〜約1000個になる。
を第３図に示すようにマルチ配列とする場合、電子放出
素子24のピッチは、応用形態により異なるものの面状で
均一な電子源を得る為にP1,P2共に数mm以内に配置され
ることが望ましく、フラットCRTへの応用ではP1,P2共に
1mm以内に配置される必要がある。また、電子放出素子2
4の長さｌは、0.1mm〜1.0mm程度が好適であり、かかる
素子の配列数については、例えばフラットCRTへの応用
においては数十個〜約1000個になる。
以上のようにして構成されたマルチ電子源における電
子放出部23のフォーミングを行うため、本発明の特徴と
する通電処理を施すわけであるが、以下にそのフォーミ
ング方法について説明する。
子放出部23のフォーミングを行うため、本発明の特徴と
する通電処理を施すわけであるが、以下にそのフォーミ
ング方法について説明する。
第３図に示すように結線されたフォーミング用電源26
により、パルス電圧を発生させる。パルス波形は第５
図，第６図で示すような三角波，矩形波が望ましいがこ
れに限るものではない。図中、T1はパルス幅、T2はパル
ス間隔である。かかるパルス幅T1は１μsec〜1sec、パ
ルス間隔は100μsec〜10secが適当であるがこれに限る
ものではない。発明者等が鋭意研究した結果、通電処理
には適正な電圧があり、かつ、温度が高くなると素子特
性が劣化することが発明した。つまり、単に微粒子膜に
電流を流すことにより微粒子膜の温度が上昇し変質した
結果として電子放出部が形成されるのではなく、電圧を
印加することで微粒子がマイグレーションして適正な電
子放出部が形成されているものと思われる。その為、素
子の数が多く密度が高くなる程、通電処理時の微粒子膜
の温度が高くなり欠陥が生じ易い。パルス電圧は20V以
下が好適で、さらには4V〜10Vが最適である。ここで、
フォーミングにより発生する熱を極力低下させる為に
は、パルス幅とパルス間隔を適当な値に設定することに
より可能となる。例えば、パルス幅T1が100μsec,パル
ス間隔T2が10msecであれば、消費電力を100分の１に低
下させることができる。ここでフォーミングにかかる時
間は、DC電圧を印加するときと比較し、ほぼT2/T1倍に
なるものと思われる。また、フォーミングにかかる時間
は、微粒子膜の材質，膜質，あるいは電気抵抗によって
大きく異なる。例えば、金，銀，パラジウムの微粒子膜
では、T1＝100μsec,T2＝10msecのとき、約0.05〜10秒
程度でフォーミングが終了するが、SnO2の微粒子膜では
５分〜1000分程度必要となる。また、パルス幅とパルス
間隔を適当な値にすれば、フォーミング中温度分布が生
じずに極めて均一なフォーミングが可能となる。
により、パルス電圧を発生させる。パルス波形は第５
図，第６図で示すような三角波，矩形波が望ましいがこ
れに限るものではない。図中、T1はパルス幅、T2はパル
ス間隔である。かかるパルス幅T1は１μsec〜1sec、パ
ルス間隔は100μsec〜10secが適当であるがこれに限る
ものではない。発明者等が鋭意研究した結果、通電処理
には適正な電圧があり、かつ、温度が高くなると素子特
性が劣化することが発明した。つまり、単に微粒子膜に
電流を流すことにより微粒子膜の温度が上昇し変質した
結果として電子放出部が形成されるのではなく、電圧を
印加することで微粒子がマイグレーションして適正な電
子放出部が形成されているものと思われる。その為、素
子の数が多く密度が高くなる程、通電処理時の微粒子膜
の温度が高くなり欠陥が生じ易い。パルス電圧は20V以
下が好適で、さらには4V〜10Vが最適である。ここで、
フォーミングにより発生する熱を極力低下させる為に
は、パルス幅とパルス間隔を適当な値に設定することに
より可能となる。例えば、パルス幅T1が100μsec,パル
ス間隔T2が10msecであれば、消費電力を100分の１に低
下させることができる。ここでフォーミングにかかる時
間は、DC電圧を印加するときと比較し、ほぼT2/T1倍に
なるものと思われる。また、フォーミングにかかる時間
は、微粒子膜の材質，膜質，あるいは電気抵抗によって
大きく異なる。例えば、金，銀，パラジウムの微粒子膜
では、T1＝100μsec,T2＝10msecのとき、約0.05〜10秒
程度でフォーミングが終了するが、SnO2の微粒子膜では
５分〜1000分程度必要となる。また、パルス幅とパルス
間隔を適当な値にすれば、フォーミング中温度分布が生
じずに極めて均一なフォーミングが可能となる。
以上第２図に示すような微粒子膜を用いたフォーミン
グについて説明してきたが、第１図に示すような薄膜を
用いたフォーミングについても同様である。
グについて説明してきたが、第１図に示すような薄膜を
用いたフォーミングについても同様である。
すなわち、薄膜を用いた素子のマルチ電子源を従来の
方法でフォーミングしたのでは、発生熱量が大量とな
り、フォーミングは極めて難しい。特に、素子ピッチP1
が小さいマルチ電子源では不可能であった。ところが、
本発明で開示するようにパルス幅T1/パルス間隔T2を小
さい値にすることにより、発生熱量を低下せしめ適正な
フォーミングを行うことが可能となった。
方法でフォーミングしたのでは、発生熱量が大量とな
り、フォーミングは極めて難しい。特に、素子ピッチP1
が小さいマルチ電子源では不可能であった。ところが、
本発明で開示するようにパルス幅T1/パルス間隔T2を小
さい値にすることにより、発生熱量を低下せしめ適正な
フォーミングを行うことが可能となった。
［実施例］ 以下、実施例を用いて本発明を具体的に詳述する。
実施例１ 本実施例では、前述した微粒子膜を用いた素子（第２
図）を、第３図に示すように複数配置したマルチ電子源
とした。電子放出部の長さｌを300μｍ、電極間隔Ｇを
２μｍ、素子ピッチP1を500μｍにして作製した。微粒
子膜は有機パラジウム（奥野製薬製ccp−4230）を分散
塗布した後300℃で焼成することにより作製した。かか
る微粒子膜は、パラジウムと酸化パラジウムの混合微粒
子膜であり、その粒径は約100Åであった。素子数は、
１ライン当たり10個の配列とした。
図）を、第３図に示すように複数配置したマルチ電子源
とした。電子放出部の長さｌを300μｍ、電極間隔Ｇを
２μｍ、素子ピッチP1を500μｍにして作製した。微粒
子膜は有機パラジウム（奥野製薬製ccp−4230）を分散
塗布した後300℃で焼成することにより作製した。かか
る微粒子膜は、パラジウムと酸化パラジウムの混合微粒
子膜であり、その粒径は約100Åであった。素子数は、
１ライン当たり10個の配列とした。
本素子において次の様なフォーミングを行い電子放出
特性を測定した。尚、フォーミング時のパルス波形とし
ては三角波を用いた。
特性を測定した。尚、フォーミング時のパルス波形とし
ては三角波を用いた。
フォーミング時の諸条件について、以下に示す，
の条件とした。
の条件とした。
上記に示す従来のフォーミングでは、１ライン100
素子中数素子から電子放出が得られた。一方、本発明に
係るのフォーミングでは、100素子全てほぼ均一な電
子放出が得られた。１ライン当たりの電子放出量は、駆
動電圧（配線電極間に印加し電子放出せしめる電圧）15
Vのとき、に示す従来条件では２μＡであったが、本
発明に係るの条件では300μＡであった。尚、評価方
法については、面状電子源上5mmの位置に蛍光体付のフ
ェースプレートを配置することにより（不図示）、蛍点
評価で均一性を、また、蛍光体に流れる電流で電子ビー
ムの放出電流を測定することにより行った。
素子中数素子から電子放出が得られた。一方、本発明に
係るのフォーミングでは、100素子全てほぼ均一な電
子放出が得られた。１ライン当たりの電子放出量は、駆
動電圧（配線電極間に印加し電子放出せしめる電圧）15
Vのとき、に示す従来条件では２μＡであったが、本
発明に係るの条件では300μＡであった。尚、評価方
法については、面状電子源上5mmの位置に蛍光体付のフ
ェースプレートを配置することにより（不図示）、蛍点
評価で均一性を、また、蛍光体に流れる電流で電子ビー
ムの放出電流を測定することにより行った。
また、本実施例において、前述のの条件を用いパル
ス波形として第６図に示す矩形波で行ったが、同様な効
果が得られた。尚、本実施例において、フォーミング電
圧の適用範囲としては、4V〜10Vの範囲でほぼ均一な電
子放出量が得られた。かかるフォーミング電圧が10Vを
超えると、電圧が高くなるに従い部分的に電子放出量が
低下し、不均一性が増加した。20V以上では電子放出量
が著しく低下した。一方、4Vよりも低いフォーミング電
圧では、フォーミングが不十分で電子放出量は低下し
た。
ス波形として第６図に示す矩形波で行ったが、同様な効
果が得られた。尚、本実施例において、フォーミング電
圧の適用範囲としては、4V〜10Vの範囲でほぼ均一な電
子放出量が得られた。かかるフォーミング電圧が10Vを
超えると、電圧が高くなるに従い部分的に電子放出量が
低下し、不均一性が増加した。20V以上では電子放出量
が著しく低下した。一方、4Vよりも低いフォーミング電
圧では、フォーミングが不十分で電子放出量は低下し
た。
また、本素子の適正な駆動電圧の範囲は10V〜18Vであ
るが、この電圧で本実施例のフォーミングを行うと、１
ライン−100素子全てから電子放出が得られるものの、
部分的に電子放出が低下し、面状電子源としては不均一
であった。つまり、フォーミング電圧としては、4V〜10
Vに適正電圧があるということになる。
るが、この電圧で本実施例のフォーミングを行うと、１
ライン−100素子全てから電子放出が得られるものの、
部分的に電子放出が低下し、面状電子源としては不均一
であった。つまり、フォーミング電圧としては、4V〜10
Vに適正電圧があるということになる。
次に、本実施例において、第１段階でフォーミング電
圧4V〜10Vを数秒印加し、第２段階で駆動電圧10V〜18V
を数秒印加すると、均一で電子放出量の劣化のない電子
源が10秒以内で作製できた。つまり、4V〜10Vの電圧を
印加した後、さらに10V以上のパルス電圧を印加するこ
とにより、フォーミング時間を短縮することができる。
圧4V〜10Vを数秒印加し、第２段階で駆動電圧10V〜18V
を数秒印加すると、均一で電子放出量の劣化のない電子
源が10秒以内で作製できた。つまり、4V〜10Vの電圧を
印加した後、さらに10V以上のパルス電圧を印加するこ
とにより、フォーミング時間を短縮することができる。
実施例２ 本実施例においては、前述した薄膜を用いた素子（第
１図）を、第３図に示すように複数配置したマルチ電子
源とした。電子放出部の長さｌを300μｍ、電極間隔Ｇ
を150μｍ、素子ピッチP1を2.0mmにして作製した。薄膜
には金を用い、厚さ約1000Åに形成した。尚、素子数
は、１ライン当たり100個の配列とした。
１図）を、第３図に示すように複数配置したマルチ電子
源とした。電子放出部の長さｌを300μｍ、電極間隔Ｇ
を150μｍ、素子ピッチP1を2.0mmにして作製した。薄膜
には金を用い、厚さ約1000Åに形成した。尚、素子数
は、１ライン当たり100個の配列とした。
本素子において次の様なフォーミングを行い電子放出
特性を測定した。尚、フォーミング時のパルス波形とし
ては三角波を用いた。フォーミング時の諸条件は以下に
示す通りである。
特性を測定した。尚、フォーミング時のパルス波形とし
ては三角波を用いた。フォーミング時の諸条件は以下に
示す通りである。
上記の条件で処理した素子では、１ライン100素子
中５素子から電子放出が得られた。一方、本発明に係る
の条件によるフォーミングでは、100素子全てほぼ均
一な電子放出が得られた。
中５素子から電子放出が得られた。一方、本発明に係る
の条件によるフォーミングでは、100素子全てほぼ均
一な電子放出が得られた。
次に、パルス波形を矩形波で行ったところ、100素子
中92個から電子放出が得られ、三角波の場合に比べ若干
劣るものの均一性は従来例に比べ優れていた。パルス波
形によってフォーミングの良否が変わる理由は不明であ
るが、微粒子膜の変質時に素子に流れる電流にノイズが
発生することが原因と思われる。
中92個から電子放出が得られ、三角波の場合に比べ若干
劣るものの均一性は従来例に比べ優れていた。パルス波
形によってフォーミングの良否が変わる理由は不明であ
るが、微粒子膜の変質時に素子に流れる電流にノイズが
発生することが原因と思われる。
また、パルスフォーミングの電圧，パルス幅について
実施例１と同様な検討を行ったところ、ほぼ同等な効果
が得られた。
実施例１と同様な検討を行ったところ、ほぼ同等な効果
が得られた。
また、上記の条件で処理した素子の特性劣化の原因
を調べたところ、フォーミング時の発熱により、基板や
電極の破損が一原因となっていることが分かった。
を調べたところ、フォーミング時の発熱により、基板や
電極の破損が一原因となっていることが分かった。
実施例３ 第７図は、本発明の第３の実施例を示す図である。本
実施例は、実施例１における素子ピッチP1をゼロとした
ライン状電子源である。素子の長さｌを30mm、その他の
構成は実施例１とほぼ同等にして作製した。本実施例に
おいて、パルス幅T1＝50μsecの一定値として、パルス
間隔T2を変化させたところ、第１表のような結果を得
た。
実施例は、実施例１における素子ピッチP1をゼロとした
ライン状電子源である。素子の長さｌを30mm、その他の
構成は実施例１とほぼ同等にして作製した。本実施例に
おいて、パルス幅T1＝50μsecの一定値として、パルス
間隔T2を変化させたところ、第１表のような結果を得
た。
この結果からわかるように、パルス間隔T2を長くする
ことによりフォーミング時の消費電力を低下させ、電子
源の温度上昇を防止するようにフォーミングしたとこ
ろ、電子放出特性の良好な均一な電子源を得ることがで
きた。
ことによりフォーミング時の消費電力を低下させ、電子
源の温度上昇を防止するようにフォーミングしたとこ
ろ、電子放出特性の良好な均一な電子源を得ることがで
きた。
一方、本実施例において、パルス幅T1を変化させたと
ころ、パルス幅T1が10秒以下で良好な電子放出特性が得
られた。
ころ、パルス幅T1が10秒以下で良好な電子放出特性が得
られた。
［発明の効果］ 以上説明した様に、通電処理により電子放出部を形成
する際、印加する電圧をパルス電圧とすることにより、 ．基板や素子電極の破損を防止し、優れた電子放出特
性を有する電子放出素子を作製できる。
する際、印加する電圧をパルス電圧とすることにより、 ．基板や素子電極の破損を防止し、優れた電子放出特
性を有する電子放出素子を作製できる。
．特性の揃った複数の電子放出素子を有するマルチ電
子源を作製できる。
子源を作製できる。
．高精細な（ファインピッチ）マルチ電子源を作製で
きる。
きる。
．特性劣化の少ないマルチ電子源を作製できる。
．高精細で画像劣化のない画像形成装置を作製でき
る。
る。
といったような効果がある。
第１図，第２図は、従来の表面伝導形電子放出素子を示
すところの構成図である。 第３図は、本発明の第1,第２の実施例を示すところのマ
ルチ電子源の構成図である。 第４図は、本発明の第１の実施例のマルチ電子源の製作
法を説明する為の図である。 第５図，第６図は、本発明のパルス電圧の波形を示す図
である。 第７図は、本発明の第３の実施例を示すところのマルチ
電子源の構成図である。 1,2,11,12……電極、5,4,23……電子放出部 ３……薄膜、4,15,21……基板 13……微粒子膜、22……素子電極 24……電子放出素子、25……配線電極 26……フォーミング用電源、27……結線 P1,P2……素子ピッチ、Ｇ……電極間隔 ｌ……電子放出部の長さ
すところの構成図である。 第３図は、本発明の第1,第２の実施例を示すところのマ
ルチ電子源の構成図である。 第４図は、本発明の第１の実施例のマルチ電子源の製作
法を説明する為の図である。 第５図，第６図は、本発明のパルス電圧の波形を示す図
である。 第７図は、本発明の第３の実施例を示すところのマルチ
電子源の構成図である。 1,2,11,12……電極、5,4,23……電子放出部 ３……薄膜、4,15,21……基板 13……微粒子膜、22……素子電極 24……電子放出素子、25……配線電極 26……フォーミング用電源、27……結線 P1,P2……素子ピッチ、Ｇ……電極間隔 ｌ……電子放出部の長さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武田 俊彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 岩井 久美 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平１−112632（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 9/02 H01J 1/30 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (11)
- 【請求項１】基板上に設けられた一対の電極間に、電子
放出部を有する導電性膜を有すする電子放出素子の製造
方法において、該電子放出部を形成する際に、該電極間
にパルス電圧を印加することを特徴とする電子放出素子
の製造方法。 - 【請求項２】前記パルス電圧が4V〜10Vの範囲内である
ことを特徴とする請求項１に記載の電子放出素子の製造
方法。 - 【請求項３】前記パルス電圧の印加の際に、或る一定の
パルス電圧を印加した後、これよりも高いパルス電圧を
印加することを特徴とする請求項１に記載の電子放出素
子の製造方法。 - 【請求項４】前記パルス電圧の印加の際に、4V〜10Vの
範囲内のパルス電圧を印加した後、10Vを超えるパルス
電圧を印加することを特徴とする請求項１に記載の電子
放出素子の製造方法。 - 【請求項５】前記パルス電圧の波形が、三角波又は矩形
波であることを特徴とする請求項１〜４のいずれかに記
載の電子放出素子の製造方法。 - 【請求項６】前記パルス電圧のパルス幅が１μ秒〜１秒
の範囲内であり、パルス間隔が100μ秒〜10秒の範囲内
であることを特徴とする請求項１〜５のいずれかに記載
の電子放出素子の製造方法。 - 【請求項７】前記導電性膜が微粒子膜であることを特徴
とする請求項１〜６のいずれかに記載の電子放出素子の
製造方法。 - 【請求項８】前記電子放出素子は表面伝導形電子放出素
子であることを特徴とする請求項１〜７のいずれかに記
載の電子放出素子の製造方法。 - 【請求項９】基板上に複数の電子放出素子を配置したマ
ルチ電子源の製造方法において、該電子放出素子を請求
項１〜８のいずれかに記載の方法にて製造することを特
徴とするマルチ電子源の製造方法。 - 【請求項１０】請求項９に記載のマルチ電子源の製造方
法において、複数の電子放出素子を電気的に接続した配
線電極を介して前記パルス電圧を印加することを特徴と
するマルチ電子源の製造方法。 - 【請求項１１】基板上に複数の電子放出素子を配置した
マルチ電子源と、該マルチ電子源から放出された電子の
照射により発光する蛍光体を備えるフェースプレートと
を有する画像形成装置の製造方法において、該マルチ電
子源を請求項９又は10に記載の方法にて製造することを
特徴とする画像形成装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13134690A JP2854385B2 (ja) | 1990-05-23 | 1990-05-23 | 電子放出素子、マルチ電子源、画像形成装置の製造方法 |
| US08/404,958 US5578897A (en) | 1990-05-23 | 1995-03-16 | Multi-electron source, image-forming device using multi-electron source, and methods for preparing them |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13134690A JP2854385B2 (ja) | 1990-05-23 | 1990-05-23 | 電子放出素子、マルチ電子源、画像形成装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428139A JPH0428139A (ja) | 1992-01-30 |
| JP2854385B2 true JP2854385B2 (ja) | 1999-02-03 |
Family
ID=15055792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13134690A Expired - Fee Related JP2854385B2 (ja) | 1990-05-23 | 1990-05-23 | 電子放出素子、マルチ電子源、画像形成装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854385B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633118B1 (en) | 1999-02-26 | 2003-10-14 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6642649B1 (en) | 1999-02-26 | 2003-11-04 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| JP3518854B2 (ja) | 1999-02-24 | 2004-04-12 | キヤノン株式会社 | 電子源および画像形成装置の製造方法、ならびにそれらの製造装置 |
| US6731060B1 (en) | 1999-02-26 | 2004-05-04 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6831401B1 (en) | 1999-02-26 | 2004-12-14 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6876156B1 (en) | 1999-02-26 | 2005-04-05 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the same, and image forming apparatus using the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470265A (en) * | 1993-01-28 | 1995-11-28 | Canon Kabushiki Kaisha | Multi-electron source, image-forming device using multi-electron source, and methods for preparing them |
| EP0790631B1 (en) * | 1991-10-08 | 2001-02-21 | Canon Kabushiki Kaisha | Electron-emitting device, and electron beam-generating apparatus and image-forming apparatus employing the device |
| US5597338A (en) * | 1993-03-01 | 1997-01-28 | Canon Kabushiki Kaisha | Method for manufacturing surface-conductive electron beam source device |
| JP3205167B2 (ja) * | 1993-04-05 | 2001-09-04 | キヤノン株式会社 | 電子源の製造方法及び画像形成装置の製造方法 |
-
1990
- 1990-05-23 JP JP13134690A patent/JP2854385B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3518854B2 (ja) | 1999-02-24 | 2004-04-12 | キヤノン株式会社 | 電子源および画像形成装置の製造方法、ならびにそれらの製造装置 |
| US6633118B1 (en) | 1999-02-26 | 2003-10-14 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6642649B1 (en) | 1999-02-26 | 2003-11-04 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6731060B1 (en) | 1999-02-26 | 2004-05-04 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6831401B1 (en) | 1999-02-26 | 2004-12-14 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
| US6876156B1 (en) | 1999-02-26 | 2005-04-05 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the same, and image forming apparatus using the same |
| US7276845B2 (en) | 1999-02-26 | 2007-10-02 | Canon Kabushiki Kaisha | Electron-emitting device, electron source using the electron-emitting device, and image-forming apparatus using the electron source |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428139A (ja) | 1992-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578897A (en) | Multi-electron source, image-forming device using multi-electron source, and methods for preparing them | |
| JP2854385B2 (ja) | 電子放出素子、マルチ電子源、画像形成装置の製造方法 | |
| JP2946140B2 (ja) | 電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP3185064B2 (ja) | 表面伝導形電子放出素子の製造方法 | |
| JP2631007B2 (ja) | 電子放出素子及びその製造方法と、該素子を用いた画像形成装置 | |
| JP3000467B2 (ja) | マルチ電子源及び画像形成装置 | |
| JP2949639B2 (ja) | 電子放出素子、電子源、画像形成装置及び、それらの製造方法 | |
| JP3416345B2 (ja) | 電子源と画像形成装置 | |
| JP2923787B2 (ja) | 電子放出素子、それを用いた電子源及び画像形成装置 | |
| JP2961477B2 (ja) | 電子放出素子、電子線発生装置及び画像形成装置の製造方法 | |
| JPH06203741A (ja) | 電子放出素子、電子線発生装置及び画像形成装置 | |
| JP2916807B2 (ja) | 電子放出素子、電子源、画像形成装置及び、それらの製造方法 | |
| JP3599574B2 (ja) | 電子放出素子、それを用いた電子源及び画像形成装置 | |
| JP2630989B2 (ja) | 電子放出素子及びそれを用いた電子放出装置並びに発光装置 | |
| JP2961524B2 (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JP2916808B2 (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JP3010299B2 (ja) | 表面伝導形電子放出素子の製造方法 | |
| JP2992902B2 (ja) | 電子線発生装置 | |
| JPH02247936A (ja) | 電子源及びそれを用いた画像形成装置 | |
| JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
| JP3131752B2 (ja) | 電子放出素子、電子線発生装置及び画像形成装置並びにそれらの製造方法 | |
| JP2992892B2 (ja) | 表面伝導形電子放出素子・マルチ電子源及び画像形成装置 | |
| JP2748143B2 (ja) | 電子線発光装置 | |
| JPH01311534A (ja) | 電子放出素子及びそれを用いた発光素子 | |
| JP3210129B2 (ja) | 電子源及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |