JPH0689657A

JPH0689657A - 半導体電子放出素子の製造方法

Info

Publication number: JPH0689657A
Application number: JP24089892A
Authority: JP
Inventors: Nobuo Watanabe; 信男渡邊; Takeo Tsukamoto; 健夫塚本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-09-09
Filing date: 1992-09-09
Publication date: 1994-03-29

Abstract

(57)【要約】【目的】本発明は、従来の製造方法に対して工程が簡
略で、電子放出特性を向上させた半導体電子放出素子の
製造方法を提供する。【構成】金属膜若しくは金属化合物膜又はＮ型半導体
層とＰ型半導体との接合に逆方向電圧を印加して、その
Ｐ型半導体に形成される高濃度Ｐ型半導体領域において
生じるアバランシェ増幅により生成された電子を固体表
面より外部へ放出する半導体電子放出素子において、前
記接合を有する基体を真空容器内に設置し、該容器内に
エッチングガスを導入して電子ビームを照射することに
より、前記金属膜若しくは金属化合物膜又はＮ型半導体
をエッチングすることを特徴とする製造方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体電子放出素子に係
り、特にアバランシェ増幅を起こさせホット化した電子
を放出させる半導体電子放出素子の製造方法に関する。

【０００２】

【従来の技術】従来ショットキー型半導体電子放出素子
としては、例えば特開平０１−２２０３２８号に示され
るように、Ｐ型半導体と金属膜又はＰ型半導体と金属化
合物膜とによりショットキー障壁接合を形成し、そのシ
ョットキー障壁接合の両端に逆バイアス電圧を印加して
アバランシェ増幅を起こすことにより電子をホット化
し、電子放出部より半導体基板表面に垂直な方向に電子
放出を行うものがある。ここで、その金属膜又は金属化
合物膜の形成方法としては、通常の半導体プロセスで実
施されているような、例えば、抵抗加熱（ＲＨ）蒸着
法、電子ビーム（ＥＢ）蒸着法、スパッタ堆積法、或い
は化学的気相堆積（ＣＶＤ）法等が行われていた。

【０００３】また、従来ＰＮ接合型電子放出素子として
は、例えば米国特許第４２５９６７８号及び米国特許第
４３０３９３０号に記載されているものが知られてい
る。この電子放出素子は、半導体基板上にＰ型半導体層
とＮ型半導体層とを形成し、そのＮ型半導体層の表面に
セシウム等を付着させて表面の仕事関数を低下させるこ
とにより電子放出部を形成したものである。前記Ｐ型半
導体層と前記Ｎ型半導体層とにより形成されたＰＮ接合
の両端に逆バイアス電圧を印加してアバランシェ増幅を
起こすことにより電子をホット化し、電子放出部より半
導体基板表面に垂直な方向に電子放出を行うものであ
る。ここで、そのＮ型半導体層の形成方法としては、通
常の半導体プロセスで実施されているような、例えば、
イオン注入法、結晶成長法等が行われていた。

【０００４】

【発明が解決しようとする課題】上記した従来の半導体
電子放出素子の特性を向上させるためにはアバランシェ
増幅を生じる高濃度Ｐ型領域の上部のみ、前記金属膜若
しくは金属化合物膜又はＮ型半導体層をできるだけ薄く
形成することが望ましい。しかしながら、従来の形成方
法は、半導体基体表面にほぼ均一に所望の膜を堆積する
ものであり、局所的にその厚さを変えることは困難であ
った。ただし、膜堆積後に通常のフォトリソ／エッチン
グ法等により前記高濃度Ｐ型領域の上部のみ薄くエッチ
ングすることが可能であるが、製造工程が多くなる欠点
がある。又それら従来の方法では、エッチング後の膜の
断面形状を制御することは困難であった。

【０００５】

【課題を解決するための手段及び作用】本発明は前記従
来の製造方法における課題を解決するために、以下の手
段を講ずるものである。

【０００６】金属膜若しくは金属化合物膜又はＮ型半導
体層をエッチングするにあたり、試料を真空容器内に設
置する。予め試料表面に形成してあったマークを、エッ
チングに用いる電子ビームで検知する。試料表面に例え
ばノズルによりそのエッチングガスを吹き付け、同時
に、金属膜若しくは金属化合物膜又はＮ型半導体をエッ
チングしたい箇所を電子ビームで照射する。エッチング
ガスは、その電子ビームの運動エネルギーにより、或い
は電子ビームを照射することにより発熱した金属膜若し
くは金属化合物膜又はＮ型半導体層の表面において分解
反応を生じ、金属膜若しくは金属化合物膜又はＮ型半導
体をエッチングする。

【０００７】前記の電子ビームは直径が１０μｍ以下に
集束された電子ビームを用いることがよい。このとき、
エッチングガスの濃度、電子ビームの電流密度、電子ビ
ームの照射時間等によりエッチングする金属膜若しくは
金属化合物膜又はＮ型半導体層のエッチング後の厚さを
制御することが可能である。また、電子ビームの走査条
件により金属膜若しくは金属化合物膜又はＮ型半導体層
のエッチング後の膜厚分布や断面構造を制御することが
可能である。また、上記電子ビームをイオンビーム或い
はレーザー光に換えても同様の結果が得られる。

【０００８】本発明のように、電子ビーム、イオンビー
ム或いはレーザービームの照射により、金属膜又は金属
化合物膜をエッチングするとエッチング材料として表１
に例示するもの等が一般に知られており、適応可能であ
る。

【０００９】

【表１】又同様にＮ型半導体材料をエッチングするガスとＮ型半
導体材料としては、表２に例示するもの等が一般に知ら
れており、適応可能である。

【００１０】

【表２】以上説明したエッチング法により従来のフォトリソ／エ
ッチング法が不要となり、即ちレジストプロセスが不要
となり、それに付随する製造工程が簡略化できた。又、
従来の方法では困難であった、必要な箇所のみ選択的に
かつ膜厚分布や断面構造を制御して金属膜若しくは金属
化合物膜又はＮ型半導体層をエッチングすることが可能
となった。

【００１１】

【実施例】

実施例１図１は本発明の一実施例によるショットキー型電子放出
素子について、作製時（ａ），及び完成時（ｂ）の断面
図を模式的に示したものである。素子は回転対称構造を
している。図中１０１は高濃度Ｐ型半導体基板、１０２
はＰ型半導体層、１０３はアバランシェ増幅により熱電
子を生成するＰ型活性領域、１０４はＮ型のガードリン
グ、１０５は絶縁膜、１０６はＰ型半導体に対するオー
ム性接合電極、１０７はＮ型半導体に対するオーム性接
合電極、１０８はＰ型半導体とショットキー障壁接合を
形成する金属膜、１０９はエッチングガスを導入するた
めのノズル、１１０はエッチングガス、１１１は電子ビ
ーム、１１２は電源である。

【００１２】図２はショットキー障壁接合を用いた素子
の動作原理を説明するバンド図である。

【００１３】以下、図１に示した素子の製造工程につい
て説明する。

【００１４】（１）亜鉛（Ｚｎ）濃度が約５×１０¹⁸ｃ
ｍ^-3の高濃度Ｐ型ＧａＡｓ半導体基板１０１上に分子線
エピタキシャル成長（ＭＢＥ）法により、ベリリウム
（Ｂｅ）濃度が約１×１０¹⁷ｃｍ^-3のＰ型ＧａＡｓ半導
体層１０２を厚さ約２μｍエピタキシャル成長した。

【００１５】（２）Ｐ型活性領域１０３には、Ｐ型半導
体層１０２表面より深さ約０．２μｍにわたり不純物濃
度が約１×１０¹⁸ｃｍ^-3程度となるように、集束イオン
ビーム（ＦＩＢ）注入法により４０ＫｅＶに加速したＢ
ｅイオンを３×１０¹³ｃｍ^-2注入した。（３）Ｎ型ガードリング１０４には、不純物濃度が約１
×１０¹⁸ｃｍ^-3以上となるように、ＦＩＢ注入法により
２００ＫｅＶに加速したシリコン（Ｓｉ）イオンを注入
した。

【００１６】（４）絶縁膜として、ＳｉＯ₂ をスパッタ
リング法により厚さ約０．３μｍ堆積後、８５０℃、１
０秒間の熱処理により注入部を活性化した。

【００１７】（５）高濃度Ｐ型半導体基板１０１の裏面
にクロム（Ｃｒ）及び金（Ａｕ）をそれぞれ厚さ０．０
５μｍ及び０．５μｍとなるように順次真空蒸着した。
また、オーム性接合電極１０７の反転パターンをフォト
レジストで形成後、ゲルマニウム（Ｇｅ）金（Ａｕ）合
金を厚さ０．５μｍとなるように真空蒸着し、リフトオ
フした。３５０℃、５分の熱処理によりオーム性接合電
極１０６及び１０７を形成した。

【００１８】（６）Ｐ型ＧａＡｓ半導体に対してショッ
トキー障壁接合を形成する材料としてタングステン
（Ｗ）の薄膜を選択し、通常のスパッタ法により厚さ１
００ｎｍ堆積した。

【００１９】（７）エッチングガスとして４フッ化炭素
（ＣＦ₄ ）を選択した。上記試料を集束可能で、かつ、
パターン描画可能な電子ビーム走査装置内にセットし
た。チャンバーの真空度が約１×１０^-6Ｔｏｒｒとなる
ように排気しながら、ノズル１０９によりＣＦ₄ を基板
表面に吹き付け、ビーム径を約０．１μｍに集束した電
子ビームを照射した。電子ビームの照射されたＷ表面に
のみ選択的にエッチングされた。このようにして、エッ
チング後の電子放出部の厚さが約５ｎｍのショットキー
電極１１３を形成した。以上のプロセスにより図１に示
した素子を完成した。したがって従来の製造方法のよう
に、ショットキー電極をこの構造に形成するために通常
のフォトリソ／エッチング法のようにレジストプロセス
を行うことなく所望のショットキー電極が形成可能とな
った。

【００２０】このようにして作製した電子放出素子を真
空度約１×１０^-7Ｔｏｒｒに保たれた真空室内に設置
し、電源１１２により７Ｖを印加したところ、Ｐ型活性
領域１０３の上部のＷ表面より約１００ｐＡの電子放出
が観測された。また、印加電圧を１０Ｖまで順次増大し
たところ、電子放出量（エミッション電流）も約８００
ｐＡまで順次増大した。

【００２１】ここで、図１及び図２を用いて、本発明の
ショットキー型電子放出素子の動作原理を説明する。図
１において半導体材料としては、原理的には例えばＳ
ｉ，Ｇｅ，ＧａＡｓ，ＧａＰ，ＡｌＡｓ，ＧａＡｓＰ．
ＡｌＧａＡｓ，ＳｉＣ，ＢＰ，ＡｌＮ，ダイヤモンド等
が適用可能であり、特に間接遷移遷移型でバンドギャッ
プの大きい材料が適している。また、ショットキー障壁
接合を形成する金属膜（電極）１０８の材料としては、
Ｗの他にＡｌ，Ａｕ等一般に知られており、前記Ｐ型半
導体に対してショットキー障壁接合を形成するものであ
ればよい。ただし、この電極表面の仕事関数は小さいほ
ど電子放出効率が増大するので、その材料の仕事関数が
大きい場合は表面にＣｓ等の低仕事関数材料を薄く被覆
することにより電子放出効率が向上する。又この金属膜
（電極）１０８の断面構造としては、図１（ｂ）に示し
たようにＰ型活性領域１０３の上部のみ薄く形成するこ
とにより、該Ｐ型活性領域１０３においてアバランシェ
増幅により生成された熱電子は、金属膜（電極）１０８
内部を通過する際に散乱しにくくなり、電子放出効率
（放出電流／素子電流）が向上する。

【００２２】図２を用いて、本発明のショットキー障壁
接合を用いた半導体電子放出素子における電子放出過程
について説明する。Ｐ型半導体１０２とショットキー障
壁接合を形成するショットキーダイオードに逆バイアス
電圧を印加することにより、Ｐ型半導体１０２の伝導帯
の底Ｅ_C はショットキー障壁を形成する金属膜（電極）
の真空準位Ｅ_VAC よりも高いエネルギー準位となる。ア
バランシェ増幅によって生成された電子は、半導体−金
属電極界面に生ずる空乏層内の電界によって格子温度よ
りも高いエネルギーを得て、ショットキー障壁接合を形
成する電極へと注入される。ショットキー障壁接合を形
成する電極表面の仕事関数よりも大きなエネルギーを持
った電子は、真空中へ放出される。したがって前述のよ
うに、電極表面を低仕事関数処理することは電子放出量
を増加につながる。

【００２３】上記ショットキー型電子放出素子のショッ
トキー金属膜をＮ型半導体層に置き換えたものが次のＰ
Ｎ接合型電子放出素子である。実施例２図３は本発明の
第２の実施例に係るＰＮ接合型電子放出素子の断面を模
式的に示したものである。素子は回転対称構造をしてい
る。図中３０１は高濃度Ｐ型半導体基板、３０２はＰ型
半導体層、３０３はアバランシェ増幅により熱電子を生
成するＰ型活性領域、３０４はＮ型のガードリング、３
０５は絶縁膜、３０６はＰ型半導体に対するオーム性接
合電極、３０７はＮ型半導体に対するオーム性接合電
極、３０８はＰＮ接合を形成するＮ型半導体層、３０９
は電源である。

【００２４】以下、図３に示したＧａＡｓのＰＮ接合型
素子の製造工程について説明する。

【００２５】（１）亜鉛（Ｚｎ）濃度が約５×１０¹⁸ｃ
ｍ^-3の高濃度Ｐ型ＧａＡｓ半導体基板３０１上に分子線
エピタキシャル成長（ＭＢＥ）法により、ベリリウム
（Ｂｅ）濃度が約１×１０¹⁷ｃｍ^-3のＰ型ＧａＡｓ半導
体層３０２を厚さ約２μｍエピタキシャル成長した。

【００２６】（２）Ｐ型活性領域３０３には、Ｐ型半導
体層３０２表面より深さ約０．２μｍにわたり不純物濃
度が約１×１０¹⁸ｃｍ^-3程度となるように、集束イオン
ビーム（ＦＩＢ）注入法により４０ＫｅＶに加速したＢ
ｅイオンを３×１０¹³ｃｍ^-2注入した。

【００２７】（３）Ｎ型ガードリング３０４には、不純
物濃度が約１×１０¹⁸ｃｍ^-3以上となるように、ＦＩＢ
注入法により２００ＫｅＶに加速したシリコン（Ｓｉ）
イオンを注入した。また、Ｐ型活性領域３０３及びその
周囲のＰ型半導体層３０２とＰＮ接合を形成するＮ型半
導体層３０８として、同様に不純物濃度が約２×１０ ¹⁸
ｃｍ^-3となるようにＦＩＢ注入法により４０ＫｅＶに加
速したシリコン（Ｓｉ）イオンを注入した。

【００２８】（４）絶縁膜として、ＳｉＯ₂ をスパッタ
リング法により厚さ約０．３μｍ堆積後、８５０℃、１
０秒間の熱処理により注入部を活性化した。

【００２９】（５）高濃度Ｐ型半導体基板３０１の裏面
にクロム（Ｃｒ）及び金（Ａｕ）をそれぞれ厚さ０．０
５μｍ及び０．５μｍとなるように順次真空蒸着した。
また、オーム性接合電極３０７の反転パターンをフォト
レジストで形成後、ゲルマニウム（Ｇｅ）金（Ａｕ）合
金を厚さ０．５μｍとなるように真空蒸着し、リフトオ
フした。３５０℃、５分の熱処理によりオーム性接合電
極３０６及び３０７を形成した。

【００３０】（６）図のように中央部をエッチングした
Ｎ型半導体層を形成するために、そのエッチングガスと
して塩素ガス（Ｃｌ₂ ）を選択した。上記試料を直径
０．１μｍ以下に集束可能で、かつ、パターン描画可能
な電子ビーム走査装置内にセットした。チャンバーの真
空度が約１×１０^-6Ｔｏｒｒとなるように排気しなが
ら、ノズルによりＣｌ₂ を試料表面に吹き付け、ビーム
径を約０．１μｍに集束した電子ビームを照射した。Ｎ
型ＧａＡｓ半導体層３０８は電子ビームの照射された表
面のみ選択的にエッチングされた。このとき電子ビーム
をＰ型活性領域３０３の上部のみ少なく、それ以外のＰ
型半導体層３０２表面には多く走査することにより、そ
のＰ型活性領域の上部は薄く（５ｎｍ程度）なるように
エッチングした。このようにして、図３に示したような
断面構造を有するＮ型半導体層３０８を形成した。

【００３１】このようにして作製した電子放出素子を真
空度が約１×１０^-7Ｔｏｒｒに保たれた真空室内に設置
し、電源３０９により７Ｖを印加したところ、Ｐ型活性
領域３０３の上部のＮ型ＧａＡｓ表面より約５０ｐＡの
電子放出が観測された。また、印加電圧を１０Ｖまで順
次増大したところ、電子放出量（エミッション電流）も
約３００ｐＡまで順次増大した。

【００３２】ここで、従来のようにＮ型ＧａＡｓ層での
熱電子の散乱を低減するためにそのＮ型半導体層を均一
に薄く形成すると、その膜の抵抗値が上昇するためにジ
ュール熱の発生等素子特性を悪化することになる。

【００３３】なお、エッチングガスとエッチング材料と
しては表２に示したようにＣｌ₂ とＧａＡｓの他にＸｅ
Ｆ₂ とＳｉ、ＣＣｌＦ₃ とＳｉ等が一般に知られてい
る。

【００３４】

【発明の効果】以上説明したように、本発明の半導体電
子放出素子の製造方法によれば従来の製造方法に対して
製造工程が簡略になる。さらに、その素子の電子放出特
性（効率）を向上させるのに都合のよいショットキー電
極或いはＮ型半導体層の膜厚分布や断面形状を、容易に
形成可能となる効果がある。

【図面の簡単な説明】

【図１】本発明を実施したショットキー型電子放出素子
の断面の概略図である。

【図２】ショットキー障壁接合を用いた素子の動作原理
を説明するためのバンド図である。

【図３】本発明を実施したＰＮ接合型電子放出素子の断
面の概略図である。

【符号の説明】

１０１，３０１高濃度Ｐ型半導体基板１０２，３０２Ｐ型半導体層１０３，３０３アバランシェ増幅により熱電子を生
じるＰ型活性領域１０４，３０４Ｎ型のガードリング１０５，３０５絶縁膜１０６，３０６オーム性接合電極１０７，３０７オーム性接合電極１０８ショットキー障壁接合を形成する金属膜１０９エッチングガスを導入するためのノズル１１０エッチングガス１１１電子ビーム１１２，３０９電源３０８Ｎ型半導体層

Claims

【特許請求の範囲】

【請求項１】金属膜又は金属化合物膜とＰ型半導体と
のショットキー障壁接合に逆方向電圧を印加することに
より、そのＰ型半導体に形成された高濃度Ｐ型半導体領
域において生じるアバランシェ増幅により生成された電
子を、固体表面より外部へと放出する半導体電子放出素
子において、前記金属膜又は金属化合物膜を堆積後にその基体を真空
容器内に設置し、電子ビーム照射することによりその金
属膜又は金属化合物膜をエッチングすることが可能なガ
スを導入して、電子ビームを照射することにより前記金
属膜又は金属化合物膜をエッチングすることを特徴とす
る半導体電子放出素子の製造方法。
【請求項２】直径が１０μｍ以下に集束された電子ビ
ームを用いることを特徴とする請求項１に記載の半導体
電子放出素子の製造方法。
【請求項３】電子ビームを前記金属膜又は金属化合物
膜の表面の任意の箇所に照射することにより、その箇所
にのみ選択的にエッチングすることを特徴とする請求項
１又は請求項２に記載の半導体電子放出素子の製造方
法。
【請求項４】金属膜又は金属化合物膜のエッチング後
の厚さを、電子ビームの照射時間により制御することを
特徴とする請求項１、請求項２又は請求項３に記載の半
導体電子放出素子の製造方法。
【請求項５】金属膜又は金属化合物膜のエッチング後
の厚さを、照射する電子ビームの電流値により制御する
ことを特徴とする請求項１、請求項２又は請求項３に記
載の半導体電子放出素子の製造方法。
【請求項６】金属膜又は金属化合物膜のエッチング後
の厚さを、金属膜又は金属化合物膜の表面における前記
ガスの濃度により制御することを特徴とする請求項１、
請求項２又は請求項３に記載の半導体電子放出素子の製
造方法。
【請求項７】金属膜又は金属化合物膜のエッチング後
の膜厚分布を、照射する電子ビームの走査条件により制
御することを特徴とする請求項３に記載の半導体電子放
出素子の製造方法。
【請求項８】金属膜又は金属化合物膜のエッチング後
の膜厚分布を、照射する電子ビームの走査条件により、
前記高濃度Ｐ型半導体領域の部分のみ薄く形成すること
を特徴とする請求項７に記載の半導体電子放出素子の製
造方法。
【請求項９】請求項１から請求項８に記載の製造方法
において、電子ビームの換わりにイオンビームを用いた
ことを特徴とする半導体電子放出素子の製造方法。
【請求項１０】請求項１から請求項８に記載の製造方
法において、電子ビームの換わりにレーザー光を用いた
ことを特徴とする半導体電子放出素子の製造方法。
【請求項１１】Ｐ型半導体とＮ型半導体層とのＰＮ接
合に逆方向電圧を印加することにより、そのＰ型半導体
に形成された高濃度Ｐ型半導体領域において生じるアバ
ランシェ増幅により生成された電子を、固体表面より外
部へと放出する半導体電子放出素子において、前記ＰＮ接合を有する基体を真空容器内に設置し、電子
ビーム照射することによりそのＮ型半導体層をエッチン
グすることが可能なガスを導入して、電子ビームを照射
することにより前記Ｎ型半導体層をエッチングすること
を特徴とする半導体電子放出素子の製造方法。
【請求項１２】直径が１０μｍ以下に集束された電子
ビームを用いることを特徴とする請求項１１に記載の半
導体電子放出素子の製造方法。
【請求項１３】電子ビームを前記Ｎ型半導体層の表面
の任意の箇所に照射することにより、その箇所にのみ選
択的にエッチングすることを特徴とする請求項１１又は
請求項１２に記載の半導体電子放出素子の製造方法。
【請求項１４】Ｎ型半導体層のエッチング後の厚さ
を、電子ビームの照射する時間により制御することを特
徴とする請求項１１、請求項１２又は請求項１３に記載
の半導体電子放出素子の製造方法。
【請求項１５】Ｎ型半導体層のエッチング後の厚さ
を、照射する電子ビームの電流値により制御することを
特徴とする請求項１１、請求項１２又は請求項１３に記
載の半導体電子放出素子の製造方法。
【請求項１６】Ｎ型半導体層のエッチング後の厚さ
を、そのＮ型半導体層の表面における前記ガスの濃度に
より制御することを特徴とする請求項１１、請求項１２
又は請求項１３に記載の半導体電子放出素子の製造方
法。
【請求項１７】Ｎ型半導体層のエッチング後の膜厚分
布を、照射する電子ビームの走査条件により制御するこ
とを特徴とする請求項１３に記載の半導体電子放出素子
の製造方法。
【請求項１８】Ｎ型半導体層のエッチング後の膜厚分
布を、照射する電子ビームの走査条件により、前記高濃
度Ｐ型半導体領域の部分のみ薄く形成することを特徴と
する請求項１７に記載の半導体電子放出素子の製造方
法。
【請求項１９】請求項１１から請求項１８に記載の製
造方法において、電子ビームの換わりにイオンビームを
用いたことを特徴とする半導体電子放出素子の製造方
法。
【請求項２０】請求項１１から請求項１８に記載の製
造方法において、電子ビームの換わりにレーザー光を用
いたことを特徴とする半導体電子放出素子の製造方法。