KR20200031096A

KR20200031096A - 전자 흐름을 제어하기 위한 장치 및 상기 장치의 제조 방법

Info

Publication number: KR20200031096A
Application number: KR1020207000795A
Authority: KR
Inventors: 가렛 앤드류 테일러; 데이비드 앤드류 제임스 모런; 존 피터 카; 폴 파라; 마크 키어런 매시
Original assignee: 에빈스 테크놀로지 리미티드
Priority date: 2017-07-28
Filing date: 2018-07-24
Publication date: 2020-03-23
Also published as: US11094496B2; TW201919085A; JP7145200B2; CN110998778A; EP3435400A1; JP2020528652A; US20210159039A1; US11177104B2; US20200388460A1; WO2019020588A1; EP3659167A1

Abstract

전자 흐름을 제어하기 위한 장치(10)가 제공된다. 상기 장치는 캐소드(12), 다이아몬드 기판(16)에 임베디드된 세장형 전기 전도체(14), 애노드(18) 및 상기 전도체(14)의 단부(26)의 영역에서 전기장을 변경하기 위해 상기 기판 표면(20)에 제공된 적어도 하나의 제어 전극(22)을 포함한다. 상기 장치(10)를 제조하기 위한 방법 또한 제공된다.

Description

전자 흐름을 제어하기 위한 장치 및 상기 장치의 제조 방법

본 발명은 전자 흐름을 제어하기 위한 장치에 관한 것으로, 특히 다이아몬드에 임베디드된 세장형 전도체들을 포함하는 전계-조절 장치(field-modulating device)들에 관한 것이지만, 이에 한정되는 것은 아니다. 또한, 본 발명은 전자 흐름을 제어하기 위한 장치를 제조하는 방법에 관한 것이다.

가열된 열전자 캐소드는 자유 전자를 생성하는 것으로 알려져 있다. 이러한 캐소드들을 포함하는 장치들에는 다음과 같은 여러 가지 단점들이 있다 : 캐소드를 약 섭씨 1,000도 내지 섭씨 1,200 도로 가열하는 요건; 캐소드 구조의 기계적 취약성; 방출 과정을 향상시키는데 사용되는 바륨과 같은 첨가제에 의한 캐소드 및/또는 장치의 피독(poisoning); 및 제곱 센티미터 당 전형적으로 2 내지 3 암페어의 제한된 방출 전류 밀도로, 이는 증가될 경우 캐소드의 수명을 기하급수적으로 감소시킴.

진공 전계 방출 전자원(냉캐소드로도 알려짐)은 가열된 열캐소드에 대한 잠재적으로 우수한 대체물로서 40년 이상 개발하기 위해 노력하는 대상이 되어 왔다. 그들은 일반적으로 제조에 반도체 기술을 사용하며, 그 목표는 전자가 진공으로 방출되는 지점에서 국소 전기장을 향상시키는 샤프한 특징(sharp feature)을 만드는 것이다. 이러한 방식으로 만들어진 임의의 전계 방출원의 문제점은 이미터가 불완전한 진공에 노출된다는 것이다. 결과적으로, 방출된 전자들에 의해 부분적으로 이온화될 소량의 가스가 필연적으로 남아있으며, 전자들보다 수만 배 더 무거울 수 있는 이러한 이온들은 이미터로 끌어 당겨져 충돌을 일으켜 손상을 일으킨다. 따라서, 이러한 방식으로 만들어진 모든 장치들은 시간이 지남에 따라 성능이 저하된다.

진공 전계 방출 장치들의 잠재적 응용 분야는 평판 디스플레이, 2D 센서, 직접 기록 전자빔 리소그래피, 진행파 튜브 및 클라이스트론과 같은 마이크로파 증폭기 장치, 사이러트론과 같은 가스 스위칭 장치, 물질 증착 및 경화 시스템, x-선 발생기, 전자 현미경뿐만 아니라 다양한 다른 형태의 기기들을 포함한다. 그러나, 이러한 모든 응용들에서는 장치가 다음의 요구사항들의 일부 또는 전부를 충족해야 한다 : 저전압, 이상적으로 10 볼트 미만에서 전자 방출을 조절하는 기능; 높은 방출 전류 밀도; 넓은 영역에 걸쳐 높은 방출 균일성; 높은 에너지 효율; 이온 충격에 대한 내성; 화학적 및 기계적 견고성; 캐소드를 예열하기 위해 전력을 공급할 필요가 없는 작동; 요청 시 전자들의 순간 생성; 콜리메이트 전자 빔의 생성.

따라서, 낮은 변조 전압, 높은 전류 밀도, 높은 전류 균일성 및 높은 효율을 갖는 견고한 진공 전계 방출원이 필요하다.

본 발명의 일 양상에 따르면, 전자 흐름을 제어하기 위한 장치가 제공되는데, 상기 장치는 :

캐소드;

다이아몬드를 포함하는 기판에 임베디드된 적어도 하나의 세장형 전기 전도체로서, 상기 또는 각각의 전도체는 상기 캐소드와 전기적으로 연통하는, 적어도 하나의 세장형 전기 전도체;

애노드로서, 상기 또는 각각의 전도체는 캐소드로부터 이격된 상기 전도체의 단부로부터 상기 기판을 통과하여 상기 애노드를 향하도록 전자들을 방출하도록 구성되는, 애노드;

상기 또는 각각의 전도체의 단부의 영역에서 전기장을 변경하기 위한 적어도 하나의 제어 전극; 및

적어도 하나의 절연 물질 층을 포함하며,

상기 또는 각각의 제어 전극은 상기 절연 물질에 의해 상기 또는 각각의 전도체로부터 이격되어 있으며, 적어도 하나의 상기 제어 전극은 상기 캐소드로부터 이격된 상기 또는 각각의 전도체의 단부로부터 방출된 전자들이 상기 애노드를 향해 제1 개구부를 통과하도록 배열된 적어도 하나의 제1 개구부를 갖는다.

이러한 장치를 제공함으로써, 전자 방출이 발생하기 위해 필요한 전압이 감소되고, 도체의 단부와 애노드 사이의 거리에 대한 전압의 의존성이 제거된다. 이러한 변화는 주어진 방출 전류 밀도에 대해 감소된 전력 소비를 갖는 장치를 제공하는 이점으로 이어진다. 뿐만 아니라, 도체가 다이아몬드에 임베디드됨으로 인해 가속된 이온들이 세장형 전기 전도체에 충돌하는 것을 방지하며, 이로써 장치의 수명을 증가시키는 이점을 제공한다. 또한, 세장형 전기 전도체의 전체 캡슐화는 다이아몬드의 매우 높은 열전도율로 인한 전도체의 더 큰 열 안정성을 제공할 수 있다는 이점이 있다. 또한, 적어도 하나의 절연 물질 층을 제공하여, 상기 또는 각각의 제어 전극이 절연 물질에 의해 상기 또는 각각의 전도체로부터 이격되게 하고, 그리고 적어도 하나의 상기 제어 전극이 상기 캐소드로부터 이격된 상기 또는 각각의 전도체의 단부로부터 방출된 전자들이 상기 애노드를 향해 제1 개구부를 통과하도록 배열된 적어도 하나의 제1 개구부를 갖게 함으로써, 전도체와 상기 또는 각각의 제어 전극 사이의 누설 전류를 최소화하면서, 다이아몬드 기판을 통해 이동하는 전자들에 대한 전자 경로가 방해받지 않고 전자들이 후속적으로 진공으로 그리고 애노드를 향해 방출되는 추가 이점을 제공한다.

상기 기판의 일부 및 적어도 하나의 상기 전도체의 단부는 적어도 하나의 상기 제1 개구부를 통해 돌출할 수 있다.

이는 상기 또는 각각의 전도체의 단부 주위 그리고 상기 또는 각각의 전도체의 단부와 방출 표면 사이의 영역에서 전기장을 추가로 집중(concentrating)시키는 이점을 제공하며, 이로써, (a) 인가해야 하는 캐소드-제어 전극 전압을 감소시키고 (b) 탄도 전자 수송(ballistic electron transport)이 더 넓은 거리에 걸쳐 유지되도록 팁-진공 계면 영역에서 높은 전계를 유지하여 방출 전류를 증가시킴으로써, 전계 방출 프로세스를 향상시킨다.

적어도 하나의 상기 제어 전극은 적어도 하나의 상기 절연 물질 층에 캡슐화될 수 있다.

이는 누설 전류를 추가로 감소시키고 진공에서 잔류 가스 이온화로부터의 이온 피드백으로 인해 상기 또는 각각의 제어 전극이 부식되는 것을 방지하는 이점을 제공한다.

상기 절연 물질은 질소-도핑된 다이아몬드 및 나노 결정질 다이아몬드 중 하나 이상을 포함할 수 있지만, 당업자는 대안적으로 절연 산화물 또는 질화물 층을 사용할 수도 있다.

상기 절연 물질은 다이아몬드에 비해 열 사이클링(thermal cycling)으로 인한 장치의 손상을 방지하기에 충분한 열팽창 특성을 가질 수 있다.

이는 기판과 열적으로 양립할 수 있고 상기 기판으로부터 상기 또는 각각의 제어 전극을 절연시키는 절연 물질을 제공하는 이점을 제공한다.

적어도 하나의 상기 제어 전극은 흑연질 탄소, 붕소-도핑된 다이아몬드 및 이리듐 중 하나 이상을 포함한다.

이는 추가적인 후속 호모에피택셜 또는 헤테로에피택셜 다이아몬드 성장을 지지할 수 있는, 다이아몬드 상에 배치하기에 적합한 전극 물질을 제공하는 이점을 제공한다.

적어도 하나의 상기 제어 전극의 붕소-도핑된 다이아몬드는 입방 센티미터 당 10^21 원자 이상의 도핑 밀도를 포함할 수 있다.

적어도 하나의 상기 제어 전극은 1000 ℃ 이상의 융점을 갖는 금속 물질을 포함할 수 있다.

이는 제조 공정 동안 제어 전극에 대한 열 손상의 가능성을 감소시키는 이점을 제공한다.

상기 기판 표면의 적어도 일부는 음의 전자 친화성을 가질 수 있다.

이는 전자들이 기판으로부터 그리고 공간으로 방출되는 효율을 증가시키기 위해 기판과 공간 사이의 계면에서 표면 전위를 변경하는 이점을 제공한다.

상기 공간은 (ⅰ) 10^(-5) 밀리바 이하의 진공 또는 (ⅱ) 50 밀리바 이하의 가스 환경을 포함할 수 있다.

이는 장치에 잠재적으로 손상을 줄 수 있는 이온들의 개수를 줄이는 이점을 제공한다.

적어도 하나의 상기 절연 물질은 적어도 하나의 제2 개구부를 가질 수 있으며, 상기 적어도 하나의 제2 개구부는 캐소드로부터 이격된 적어도 하나의 상기 전도체의 단부로부터 방출된 전자들이 상기 애노드를 향해 상기 적어도 하나의 제2 개구부를 통과하도록 배열될 수 있다.

상기 애노드는 상기 기판으로부터 이격되어 있을 수 있다.

상기 장치는 상기 애노드와 상기 기판 사이에 배열된 적어도 하나의 오믹 컨택을 더 포함할 수 있다.

상기 장치는 상기 제어 전극들을 다수 개 포함할 수 있다.

이는 상기 또는 각각의 전도체로부터 방출된 전자들의 제어를 더욱 향상시키는 이점을 제공한다.

본 발명의 다른 양상에 따르면, 전자 흐름을 제어하기 위한 장치를 제조하는 방법이 제공되는데, 상기 방법은 :

캐소드와 전기적으로 연통하는 적어도 하나의 세장형 전기 전도체를 제공하는 단계;

다이아몬드를 포함하는 기판에 상기 또는 각각의 전도체를 임베딩하는 단계;

애노드를 제공하는 단계로서, 상기 또는 각각의 전도체는 캐소드로부터 이격된 상기 전도체의 단부로부터 상기 기판을 통과하여 상기 애노드로 향하도록 전자들을 방출하도록 구성되는, 단계;

상기 또는 각각의 전기 전도체의 단부의 영역에서 전기장을 변경하기 위한 적어도 하나의 제어 전극을 제공하는 단계; 및

적어도 하나의 절연 물질 층을 제공하는 단계를 포함하며,

상기 방법은 상기 기판의 일부 및 적어도 하나의 상기 전도체의 단부가 적어도 하나의 상기 제1 개구부를 통해 돌출되도록, 상기 또는 각각의 제어 전극을 배치하기 전에 상기 기판을 식각하는 단계를 더 포함할 수 있다.

상기 방법은 적어도 하나의 상기 절연 물질 층에 적어도 하나의 상기 제어 전극을 캡슐화하는 단계를 더 포함할 수 있다.

상기 절연 물질 층에 적어도 하나의 상기 제어 전극을 캡슐화하는 단계는 : (a) 상기 기판의 표면에 절연 물질을 배치하는 단계; 및 (b) 절연 물질의 적어도 일부에 적어도 하나의 흑연질 탄소 층을 생성함으로써, 적어도 하나의 상기 제어 전극을 형성하는 단계를 포함할 수 있다.

상기 절연 물질 층에 상기 제어 전극을 임베딩하는 단계는 : (ⅰ) 상기 기판의 표면에 절연 물질을 배치하는 단계; 및 (ⅱ) 절연 물질의 적어도 일부에 흑연질 탄소 층을 생성함으로써, 전극을 형성하는 단계를 포함할 수 있다.

이는 제어 전극을 형성하기 위한 간단하고 비용 효율적인 방법의 이점을 제공한다.

상기 절연 물질 층에 상기 전극을 임베딩하는 단계는 : (ⅰ) 상기 기판의 표면에 제1 절연 물질 층을 증착하는 단계; (ⅱ) 상기 제1 층의 적어도 일부 상에 금속층을 증착하여, 상기 제어 전극을 형성하는 단계; 및 (ⅲ) 상기 금속층에 제2 절연 물질 층을 증착하는 단계를 포함할 수 있다.

이는 다이아몬드의 격자 구조에 적절하게 매칭되는 제어 전극을 제공하는 이점을 제공한다.

상기 절연 물질 층에 상기 전극을 임베딩하는 단계는 : (ⅰ) 상기 기판의 표면에 제1 절연 물질 층을 증착하는 단계; (ⅱ) 상기 제1 층의 적어도 일부 상에 적어도 하나의 금속층을 증착하여, 상기 제어 전극을 형성하는 단계; (ⅲ) 상기 금속층을 나노-다이아몬드 분말로 시딩하는 단계; 및 (ⅳ) 상기 시딩된 층 상에 나노 결정질 다이아몬드를 성장시키는 단계를 포함할 수 있다.

이는 금속층에 대해 더 많은 물질들에 고려될 수 있는 이점을 제공한다.

상기 방법은 상기 전도체의 단부의 영역에서 상기 기판의 표면의 일부를 노출시키기 위해 절연 물질을 식각하는 단계를 더 포함할 수 있다.

이는 방출된 전자들에 상기 전도체로부터 상기 애노드까지의 최적 경로를 제공함으로써, 장치의 효율을 증가시키는 이점을 제공한다.

상기 식각은 반응성 이온 식각 및 이온 빔 보조 식각 중 하나 이상을 사용하여 수행될 수 있다.

이는 절연 물질을 식각하기 위한 메커니즘을 제공하는 이점을 제공한다.

상기 기판은 질소 도핑된 다이아몬드를 포함할 수 있다.

이는 장치 제조 비용을 감소시키는 이점을 제공한다.

상기 방법은 상기 질소 도핑된 다이아몬드 상에 진성 다이아몬드(intrinsic diamond)를 성장시키는 단계를 더 포함할 수 있다.

이는 장치의 성능을 희생시키지 않으면서 장치 비용을 낮추는 이점을 제공한다.

상기 방법은 음의 전자 친화성을 나타내도록 상기 기판 표면의 적어도 일부를 처리하는 단계를 더 포함할 수 있다.

이는 주어진 방출 밀도에 영향을 미치는데 필요한 전압을 감소시키는 장점을 제공한다.

본 발명의 제3 양상에 따르면, 전자 흐름을 제어하기 위한 장치가 제공되는데, 상기 장치는 : 캐소드; 다이아몬드를 포함하는 기판에 임베디드된 세장형 전기 전도체로서, 상기 전도체는 상기 캐소드와 전기적으로 연통하는, 세장형 전기 전도체; 애노드로서, 상기 전도체는 캐소드로부터 이격된 상기 전도체의 단부로부터 상기 기판을 통과하여 상기 애노드를 향하도록 전자들을 방출하도록 구성되는, 애노드; 및 상기 전도체의 단부의 영역에서 전기장을 변경하기 위해 상기 기판 상에 제공되는 제어 전극으로서, 상기 기판의 일부 및 상기 전도체의 단부는 상기 제어 전극의 개구부를 통해 돌출하는, 제어 전극을 포함한다.

이러한 장치를 제공함으로써, 전자 방출이 발생하기 위해 필요한 전압이 감소되며, 주어진 방출 전류 밀도에 대해 감소된 전력 소비를 갖는 장치의 이점을 제공한다.

상기 장치는 상기 애노드 및 상기 기판 사이에 배열된 적어도 하나의 오믹 컨택을 더 포함할 수 있다.

이는 전자들을 수집하는데 필요한 전압을 감소시키는 이점을 제공한다.

본 발명은 이제 예시적으로 그리고 비한정적인 의미로 첨부 도면을 참조하여 설명될 것이다.
도 1은 본 발명의 제1 실시예의 전자 방출 장치의 측단면도를 도시한다.
도 2의 (a) 내지 도 2의 (c)는 본 발명의 제2 실시예의 전자 방출 장치의 제조시 일련의 측단면도를 도시한다.
도 3의 (a) 내지 도 3의 (d)는 본 발명의 제3 실시예의 전자 방출 장치의 제조시 일련의 측단면도를 도시한다.
도 4의 (a) 내지 도 4의 (d)는 본 발명의 제4 실시예의 전자 방출 장치의 제조시 일련의 측단면도를 도시한다.
도 5는 도 1 내지 도 4의 실시예들 중 어느 하나에 따른 전자 방출 장치들의 어레이의 측단면도를 도시한다.
도 5a는 도 2 내지 도 5의 실시예들의 장치들 중 임의의 장치의 사시도를 도시한다.
도 6의 (a) 내지 도 6의 (d)는 본 발명의 제5 실시예의 전자 방출 장치의 제조시 일련의 측단면도를 도시한다.
도 6의 (e)는 도 6의 실시예의 사시도를 도시한다.
도 7의 (a) 내지 도 7의 (d)는 본 발명의 제6 실시예의 전자 방출 장치의 제조시 일련의 측단면도를 도시한다.
도 8은 본 발명의 제7 실시예의 전자 방출 장치의 측단면도를 도시한다.
도 9는 본 발명의 제8 실시예의 전자 방출 장치의 측단면도를 도시한다.
도 10은 도 1 내지 도 9의 실시예들 중 임의의 실시예에 따른 전자 방출 장치의 3 개의 세장형 전도체들의 측단면도를 도시한다.
도 11은 도 1 내지 도 10의 실시예들 중 임의의 실시예와 함께 사용하기 위한 제1 제어 전극 구조를 도시한다.
도 12는 도 1 내지 도 10의 실시예들 중 임의의 실시예와 함께 사용하기 위한 제2 제어 전극 구조를 도시한다.
도 13은 본 발명의 제9 실시예의 전자 방출 장치의 측단면도를 도시한다.
도 14a 내지 도 14c는 전자 방출기 팁에서 전기장에 대한 제어 전극 위치의 효과를 도시한다.

도 1을 참조하면, 전자 흐름을 제어하기 위한 장치(10)가 도시되어 있으며, 캐소드(12), 다이아몬드 기판(16)에 임베디드되고 캐소드(12)와 접촉하여 전기적으로 연통하는 세장형 전기 전도체(14) 형태의 전자원, 기판(16)의 표면(20)으로부터 공간 또는 공극(19)만큼 이격된 애노드(18) 및 기판 표면(20) 상에 배열된 제어 전극(22)을 포함한다. 다이아몬드 기판(16)은 진성 다이아몬드, 질소-도핑된 다이아몬드 또는 이 둘의 조합을 포함할 수 있다. 제어 전극은 개구부(24)를 포함하며, 그 주변은 전도체(14)의 단부(26)를 둘러싼다. 전도체(14)의 단부(26)에 근접한 표면(20)의 노출된 부분은 음의 전자 친화성을 나타내도록 처리된다. 도면 전체에 걸쳐, NEA-처리된 표면(42)은 점선으로 표시되어 있다. 제어 전극(22)은 절연 물질(28)을 사용하여 기판(16)으로부터 절연되고, 그리고 추가 절연층(30)을 사용하여 진공으로부터 추가로 캡슐화된다.

도 2 내지 도 4를 참조하면, 제어 전극(22)이 절연 물질(18)에 임베디드된 것으로 도시된 전자 방출을 제어하기 위한 장치들의 제조가 도시되어 있다.

도 2의 (a) 내지 (c)를 참조하면, 절연 물질은 도 2의 (a)에 도시된 바와 같이 에피택시 공정을 사용하여 성장된 질소 도핑된 다이아몬드 층(28)이다. 제어 전극(22)은 도 2의 (b)에 도시된 바와 같이 질소-도핑된 다이아몬드 층(28) 내의 흑연질 탄소의 서브-표면 제어 전극(36)이다.

흑연질 탄소 전극(36)은 다음 방법들 중 하나 이상에 의해 선택적 이온 주입에 의해 제조될 수 있다 : 200 킬로-전자볼트 및 3 메가-전자볼트 사이의 선량 에너지(dose energy) 및 제곱센티미터 당 10^16 이상의 레벨에서 탄소 이온을 이온 종으로 사용; 초점 또는 공동 초점 레이저를 사용; 및 초단 레이저 펄스 제조 및 높은 개구수 초점(high numerical aperture focussing)의 조합을 사용. 흑연질 탄소 전극(36)을 제조하기 전에 전도체(14)의 단부(26)(도 2의 (c))의 후속 위치의 영역에 임플란트 마스크(29)가 배치되어, 임플란트 마스크(29) 바로 아래의 질소-도핑된 다이아몬드 층의 일부 내에서 흑연질 탄소의 성장을 방지한다. 이 경우, 흑연화가 28의 표면 아래에서 발생하기 때문에, 상부 절연층(30)은 28의 인접 부분으로서 달성된다. 질소-도핑된 다이아몬드(28)는 흑연질 탄소 전극(36)의 성장 후에 어닐링되어 고-손상 영역에서의 흑연 손상을 강화하고 저-손상 영역에서의 손상을 복구함으로써, 질소-도핑된 다이아몬드(28)의 무결성을 복원하고 흑연질 탄소 전극(36)의 전도성을 증가시킨다. 대안적으로, 이온 종(31)은 알루미늄 및 붕소 중 적어도 하나를 포함할 수 있다.

도 3의 (a) 내지 (d)를 참조하면, 제어 전극(22)은 질소-도핑된 다이아몬드 층(28)(도 3b) 상에 증착된 패턴화된 금속층(38), 바람직하게는 이리듐 층이고(도 3b), 그 상부에 헤테로에피택셜 질소-도핑된 다이아몬드 층(35)이 성장된다(도 3c). 상기 층들(28, 30) 중 하나 이상은 애피텍셜 설장될 수 있다. 층들(28, 35)에 적합한 격자 정합을 보장하기 위해 제어 전극(22)의 구성 물질로서 이리듐이 바람직하다.

도 4의 (a) 내지 도 4의 (d)를 참조하면, 제어 전극(22)은 질소-도핑된 다이아몬드 층(28)상에 증착된 패턴화된 금속층(38)(도 4b)이며, 그 상부에, 나노-다이아몬드 분말의 단일 입자 두께 층(32)이 증착되며, 이는, 바람직하게는 종래의 플라즈마-강화 화학 기상 증착(PECVD) 공정을 사용하여 나노-결정질 다이아몬드 층(34)의 에피택셜 설장을 위한 시드 층으로서 작용한다. 나노-결정질 다이아몬드 층(34)(도 4c)의 기초로서 제어 전극 상에 나노 다이아몬드 분말(32)을 증착함으로써, 제어 전극(22)을 구성하기에 적합한 금속의 범위가 넓어진다. 뿐만 아니라, 제어 전극(22)은 캡슐화되며, 이로써, 기판 표면과 캐소드(12) 사이의 공간에 형성될 수 있는 이온 종으로부터 제어 전극(22)을 절연시키면서 에지 코로나에 의해 열화되는 것을 방지할 수 있다(도 4d). 이는 또한 전도체(14)의 팁(26)으로부터 제어 전극(22)으로의 전자의 누설 전류를 방지한다. 금속층(38)의 융점은 바람직하게는 1000 ℃ 이상으로, 층(38)이 PECVD와 관련된 온도를 견딜 수 있도록 보장한다.

나노-다이아몬드 분말은 분말의 제어된 어닐링을 통해 금속층(38)에 선택적으로 접착되도록 만들어질 수 있고, 이는 결국 나노-다이아몬드 분말 입자 표면의 제타 전위를 결정하고 따라서 표적 표면으로의 입자의 정전기적 인력을 결정한다. 이러한 방식으로, 금속층(38)은 선택적으로 시딩될 수 있어, 나노 결정 다이아몬드(34)가 제어 전극(22) 위로 성장될 것이고, 단결정 다이아몬드는 남아있는 노출된 다이아몬드 위에 성장하여 금속화된 층의 잘-접착된 캡슐화에 영향을 줄 수 있다.

도 2 내지 도 4에 도시된 절연 물질 층들(28, 30, 34)은 일단 제어 전극(22)이 전도체(14)의 단부(26) 및 개구부(24) 부근에서 기판 표면(20)의 일부를 노출시키도록 생성되면 선택적으로 식각되어 제거된다. 식각은 아르곤/산소 및/또는 아르곤/염소 혼합물을 사용한 반응성 이온 식각 및/또는 제논/이산화질소를 사용한 이온 빔 보조 식각을 사용하여 수행될 수 있다. 식각 후, 표면(20)의 노출된 부분(42)은 음의 전자 친화력을 나타내도록 처리된다.

도 5 및 도 5a를 참조하면, 전도체(14)의 어레이가 다이아몬드 기판(16)에 임베디드된 것으로 도시되어 있다. 제어 전극들(22)의 대응하는 어레이는 도 2 내지 도 4에 도시된 실시예들 중 어느 하나에 따른 절연 물질(28)에 캡슐화된 것으로 도시되어 있다. 전기 연결부들(40)은 전극들(22)과 접촉하는 것으로 도시되어 있고, 전도체들(14)에 의해 방출된 전자 전류 밀도를 제어하기 위해 전원(41)에 연결되어 있다. 전극들(22)은 절연 물질(28)에 캡슐화된 것으로 도시되어 있고, 그리고 도 2 내지 도 4를 참조하여 상술한 절연 물질에 전극들을 캡슐화하는 방법들 중 하나 이상에 따라 임의의 절연 물질(28, 30, 34)에 캡슐화될 수 있다.

도 6의 (a) 내지 (e)를 참조하면, 전도체(14)(도 6의 (d))는 기판(16)에 임베디드된 것으로 도시되며, 기판(16)의 표면상에 질소-도핑된 다이아몬드 층(28)(도 6의 (c))과 전극(22)이 증착되기 전에 기판의 프로파일을 초기 구성으로부터 돌출형 또는 메사형(mesa-like) 형상(43)(도 6의 (b))으로 변경하기 위해 기판(16)의 일부는 식각되어 제거되었다. 그 다음, 질소-도핑된 다이아몬드의 추가 층(45)(도 6의 (d))은 전극(22)상에 증착되어 절연 물질에서 전극(22)의 캡슐화를 완료한다. 돌출형 구성에서, 전도체(14)의 단부(26) 및 기판(16)은 전극(22)의 개구부(24)를 통해 돌출된 것으로 도시되어 있다.

형상(43)의 거동은 도 14a 내지 도 14c를 참조하여 설명되며, 이는 컴퓨터 모델링된 정전기 전압 윤곽 플롯을 통해 전도체(14)의 팁(26)에서 전계 분포에 대한 제어 전극(22)의 위치의 영향을 도시한다. 전체 모델의 구성은 도 1에 도시된 바와 같다. 모든 경우에, 제어 전극은 전도체(14)에 대해 양으로 바이어스되지만, 애노드(18)에 인가되는 것보다 실질적으로 더 낮은 전압에서 바이어스된다(도시된 분석 결과에서는 보이지 않음). 도 14a는 제어 전극(22)이 기판(16)의 평면 상부 표면(20)상에 생성되고 절연층(28, 30) 내에 캡슐화된 기준을 도시한다. 도 14b에서, 전극(22)이 전도체(14)의 팁(26)보다 상당히 위에 있도록 개구부(24)가 더 깊게 형성되어, 전도체(14) 주위의 전계 향상이 상당히 감소된다. 도 14c에서, 제어 전극(22)은 전도체(14)의 팁(26) 레벨 아래로 리세스되어, 팁(26)에서 전기장을 향상시키므로, 전자 방출을 개시하는데 필요한 인가된 전압을 감소시키는 이점을 갖는다.

당업자는 도 14에 도시된 바와 같이 수직 z-축에서 그리고/또는 개구부(24)의 폭을 변경함으로써, 제어 전극(22) 구조의 추가 개선에 의해 추가의 필드 향상이 달성될 수 있음을 이해할 것이다.

도 7의 (a) 내지 (d)를 참조하면, 전도체(14) 및 기판(16)은 도 6의 (a) 내지 (e)의 장치와 유사한 돌출형 또는 메사형 프로파일을 갖는 것으로 도시되어 있다. 도 7의 (a) 내지 (d)의 기판(16)은 질소-도핑된 다이아몬드 기판(44) 및 그 위에 에피택셜 증착된 진성 다이아몬드 층(46)을 포함한다. 기판(44) 및 층(46)의 일부는 식각되어, 제어 전극(22)의 기판(44)상의 후속 증착 전에 전도체(14)(도 7d) 주위에 배치될 돌출형 프로파일(43)을 형성한다. 제어 전극(22)은 층(46)으로부터 전기적으로 절연된다. 도 7의 (a) 내지 (d)의 장치의 대부분의 성분으로서 질소-도핑된 다이아몬드를 사용하고 전도체(14)의 단부(26) 주위에 진성 다이아몬드를 국부적으로만 사용함으로써, 진성 다이아몬드의 대부분의 성분으로 제조된 것과 유사한 성능을 갖는 보다 저렴한 장치가 보다 신속하고 비용 효율적으로 얻어진다. 전극(22)은 기판(44)의 표면상의 절연층(45)에 캡슐화되지만, 당업자는 전극(22)이 도 2 내지 도 4를 참조하여 위에서 설명된 방법들 중 하나 이상에 따라 상기 절연 물질 층들(28, 30, 34) 중 임의의 층에 캡슐화될 수 있음을 이해할 것이다. 이 돌출형 또는 메사형 형상은 또한 도 7e에서 볼 수 있으며, 유사한 구조가 도 6에 대해서도 실현될 수 있지만, 도 6은 앞서 설명된 바와 같이 추가 층을 갖는다.

도 6 및 도 7에 도시된 표면들(42)은 음의 전자 친화성을 나타내도록 처리되고 연마될 수 있다.

전술한 실시예들 각각에서, 애노드(18)과 기판(16) 사이의 공극(19)은 10^(-5) 밀리바 이하의 진공 또는 50 밀리바 이하의 가스 환경을 포함한다.

도 8 및 도 9에 도시된 실시예들은 도 6 및 도 7에 도시된 실시예들과 유사하지만, 도 8 및 도 9의 애노드들(18)은 기판(16)의 표면과 이격되어 있는 것과 대조적으로 기판(16)의 표면과 접촉하여 배열된다는 차이점이 있다. 바람직하게는, 오믹 콘택(ohmic contact)은 애노드(18)가 기판 표면과 만나는 장치의 나머지 부분과 애노드(18) 사이에 배치된다. 오믹 콘택은 증착 기술을 사용하여 적용될 수 있다. 따라서, 도 8 및 도 9의 장치들은 각각 3-단자 고체-상태 장치를 나타내며, 여기서 캐소드(12)와 애노드(18) 사이의 전류 흐름은 제어 전극(22)에 인가된 전압에 의해 조절되며, 장치 작동에는 진공이 필요하지 않다.

도 10을 참조하면, 임의의 상술된 실시예들에 포함하기에 적합한 3 개의 전도체들(14)이 도시되어 있으며, 여기서 하부 구조를 볼 수 있다. 전도체(14)는 기판(16)에 임베디드된 것으로 도시되어 있다. 전도체들(14) 각각은, 어닐링될 때 다이아몬드와 탄화물을 형성하지 않는 금, 백금, 루테늄, 은 및/또는 임의의 금속과 같은, 다이아몬드와 접촉할 때 쇼트키 효과를 나타내는 금속 부분(50)을 포함한다. 전도체들(14)은 낮은 곡률 반경을 갖는 포인트를 생성하는 식각 공정에 의해 기판(16)에 세장형 홀들(48)(도 7b)을 생성함으로써, 세장형 홀들(48)의 단부들에 반도체 층들(52)의 형태로 n-형 반도체 영역을 형성함으로써, 금속 부분들(50)에 인접한 영역들(54)에서 음의 전자 친화성을 나타내도록 반도체 층(52)을 처리함으로써, 그리고 세장형 홀들(48)을 금속 부분들(50)로 채움으로써 제조될 수 있다. 바람직하게는 세장형 홀들(48) 및 금속 부분들(50)의 형상은 세장형이고, 그리고 바람직하게는 금속 부분들은 전자 방출을 향상시키기 위해 그 단부들(26)에서 예리한 종결점을 포함한다.

전도체(14)의 식각 공정 및 후속 형성은 유럽 특허 출원 번호 EP2605282A2에 상세하게 개시되어 있다.

사용시, 임의의 상술된 실시예에 따른 장치의 캐소드(12) 및 애노드(18)에는 캐소드(12)와 애노드(18) 사이의 전위차가 제공되며, 이러한 전위차는 전도체(14)로부터 방출된 전자들을 다이아몬드 기판(16) 및 제어 전극(22)의 개구부(24)를 통해 애노드(18)를 향해 가속시킨다. 도 1 내지 도 7의 실시예들에서, 전자들은 공극(19)을 가로질러 이동하여 애노드(18)에 도달하기 전에 하나 이상의 방출 표면들(42)로부터 방출된다. 도 8 내지 도 10의 실시예들에서, 전자들은 애노드(18) 및 장치의 나머지 부분 사이에 배열된 오믹 컨택을 통해 애노드(18)에 도달한다. 전자 흐름은 전압 및 전류 중 적어도 하나의 소스(41)가 제공되는 제어 전극(22)에 의해 변경된다.

도 11은 상술된 실시예들 중 임의의 실시예의 장치와 함께 사용하기 위한 상세한 제어 전극 구조의 예를 도시한다. 제어 전극(22)은 다이아몬드 기판(16)상의 하부 절연층(28)과 상부 절연층(30) 사이에 캡슐화된다. 제어 전극(22)은 전도체들(14)의 팁들(26)로부터의 전자 방출을 가능하게 하기 위해 절연층들(28, 30)에서 개구부들(24B)을 둘러싸는 개구부(24A)를 가지며, 팁들(26)은 개구부들(24B) 내에 선형으로 배열된다. 도 12의 배열은 팁들(26)이 개구부들(24B)에서 삼각형 클러스터들로 배열된다는 점에서 도 11의 배열과 상이하다. 도 11 및 도 12의 토폴로지들은 결과적인 전자 빔의 성형을 허용하여, 불균일한 빔 형상을 요구하는 장치의 사용자에게 이점을 제공한다.

도 13은 본 발명의 제9 실시예에 따른 장치를 도시하며, 제1 제어 전극(22) 및 제2 제어 전극(22A)이 제공된다. 제2 제어 전극은 또한 추가적인 게이트에 추가적인 보호를 제공하기 위해 추가적인 절연 층(30A)에 캡슐화될 수 있다. 캐소드(12)에 대해 음으로 바이어스된 제2 제어 전극(22A)의 제공은 방출된 전자 스트림의 포커싱을 가능하게 한다. 이는 전자 빔에서 추가적인 방향을 제공한다는 이점을 제공한다.

단수로 위에서 설명된 실시예들의 특징들은 또한 다수의 그러한 특징들을 포함하는 실시예들을 설명하는 것으로 이해되어야 한다.

당업자는 위 실시예들이 오로지 예시의 방법으로서, 어떠한 한정의 의미도 없이 설명되었음을 인식할 것이며, 다양한 대안 및 수정들이 첨부된 청구범위에 의해 정의되는 본 발명의 범위를 벗어나지 않으면서 가능하다는 것을 인식할 것이다.

10 전자 흐름을 제어하기 위한 장치
12 캐소드
14 세장형 전도체
16 다이아몬드 기판
18 애노드
19 공극
20 기판 표면
22 제어 전극
22A 추가 제어 전극
24 제어 전극 개구부
26 전도체의 단부
28 하부 게이트 절연층
29 임플란트 마스크
30 상부 게이트 절연층
30A 추가 상부 게이트 절연층
31 이온 종
32 나노-다이아몬드 분말 층
34 나노-결정질 다이아몬드 층
35 이종 에피택셜 다이아몬드 층
36 흑연질 탄소 제어 전극
38 금속층
40 전기 콘택
41 게이트 제어 전력 공급부
41A 추가 게이트 제어 전원
42 음의 전자 친화력을 나타내도록 처리된 표면
43 돌출부
44 질소 도핑된 다이아몬드 기판
45 질소 도핑된 다이아몬드 층
46 진성 다이아몬드 층
48 세장형 홀
50 금속 부분
52 반도체 층
54 전도체의 단부에 인접한 영역

Claims

전자 흐름을 제어하기 위한 장치로서,
상기 장치는 :
캐소드;
다이아몬드를 포함하는 기판에 임베디드된 적어도 하나의 세장형 전기 전도체로서, 상기 또는 각각의 전도체는 상기 캐소드와 전기적으로 연통하는, 적어도 하나의 세장형 전기 전도체;
애노드로서, 상기 또는 각각의 전도체는 캐소드로부터 이격된 상기 전도체의 단부로부터 상기 기판을 통과하여 상기 애노드를 향하도록 전자들을 방출하도록 구성되는, 애노드;
상기 또는 각각의 전도체의 단부의 영역에서 전기장을 변경하기 위한 적어도 하나의 제어 전극; 및
적어도 하나의 절연 물질 층을 포함하며,
상기 또는 각각의 제어 전극은 상기 절연 물질에 의해 상기 또는 각각의 전도체로부터 이격되어 있으며,
적어도 하나의 상기 제어 전극은 상기 캐소드로부터 이격된 상기 또는 각각의 전도체의 단부로부터 방출된 전자들이 상기 애노드를 향해 제1 개구부를 통과하도록 배열된 적어도 하나의 제1 개구부를 갖는, 장치.
청구항 1에 있어서,
상기 기판의 일부 및 적어도 하나의 상기 전도체의 단부는 적어도 하나의 상기 제1 개구부를 통해 돌출하는, 장치.
청구항 1 또는 청구항 2에 있어서,
적어도 하나의 상기 제어 전극은 적어도 하나의 상기 절연 물질 층에 캡슐화되는, 장치.
청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
상기 절연 물질은 질소-도핑된 다이아몬드, 나노 결정질 다이아몬드, 절연 산화물 또는 질화물 중 하나 이상을 포함하는, 장치.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 절연 물질은 다이아몬드에 비해 열 사이클링(thermal cycling)으로 인한 장치의 손상을 방지하기에 충분한 열팽창 특성을 갖는, 장치.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
적어도 하나의 상기 제어 전극은 흑연질 탄소, 붕소-도핑된 다이아몬드 및 이리듐 중 하나 이상을 포함하는, 장치.
청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
적어도 하나의 상기 제어 전극은 1000 ℃ 이상의 융점을 갖는 금속 물질을 포함하는, 장치.
청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
상기 기판 표면은 음의 전자 친화성을 갖는, 장치.
청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
상기 공간은 (ⅰ) 10^(-5) 밀리바 이하의 진공 또는 (ⅱ) 50 밀리바 이하의 가스 환경을 포함하는, 장치.
청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
적어도 하나의 상기 절연 물질은 적어도 하나의 제2 개구부를 가지며,
상기 적어도 하나의 제2 개구부는 캐소드로부터 이격된 적어도 하나의 상기 전도체의 단부로부터 방출된 전자들이 상기 애노드를 향해 상기 적어도 하나의 제2 개구부를 통과하도록 배열되는, 장치.
청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
상기 애노드는 상기 기판으로부터 이격되어 있는, 장치.
청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
상기 애노드와 상기 기판 사이에 배열된 적어도 하나의 오믹 컨택을 더 포함하는, 장치.
청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
상기 제어 전극들을 다수 개 포함하는, 장치.
전자 흐름을 제어하기 위한 장치를 제조하는 방법으로서,
상기 방법은 :
캐소드와 전기적으로 연통하는 적어도 하나의 세장형 전기 전도체를 제공하는 단계;
다이아몬드를 포함하는 기판에 상기 또는 각각의 전도체를 임베딩하는 단계;
애노드를 제공하는 단계로서, 상기 또는 각각의 전도체는 캐소드로부터 이격된 상기 전도체의 단부로부터 상기 기판을 통과하여 상기 애노드로 향하도록 전자들을 방출하도록 구성되는, 단계;
상기 또는 각각의 전기 전도체의 단부의 영역에서 전기장을 변경하기 위한 적어도 하나의 제어 전극을 제공하는 단계; 및
적어도 하나의 절연 물질 층을 제공하는 단계를 포함하며,
상기 또는 각각의 제어 전극은 상기 절연 물질에 의해 상기 또는 각각의 전도체로부터 이격되어 있으며,
적어도 하나의 상기 제어 전극은 상기 캐소드로부터 이격된 상기 또는 각각의 전도체의 단부로부터 방출된 전자들이 상기 애노드를 향해 제1 개구부를 통과하도록 배열된 적어도 하나의 제1 개구부를 갖는, 방법.
청구항 14에 있어서,
상기 기판의 일부 및 적어도 하나의 상기 전도체의 단부가 적어도 하나의 상기 제1 개구부를 통해 돌출되도록, 상기 또는 각각의 제어 전극을 배치하기 전에 상기 기판을 식각하는 단계를 더 포함하는, 방법.
청구항 14 또는 청구항 15에 있어서,
적어도 하나의 상기 절연 물질 층에 적어도 하나의 상기 제어 전극을 캡슐화하는 단계를 더 포함하는, 방법.
청구항 16에 있어서,
상기 절연 물질 층에 적어도 하나의 상기 제어 전극을 캡슐화하는 단계는 :
(a) 상기 기판의 표면에 절연 물질을 배치하는 단계; 및
(b) 절연 물질의 적어도 일부에 적어도 하나의 흑연질 탄소 층을 생성함으로써, 적어도 하나의 상기 제어 전극을 형성하는 단계를 포함하는, 방법.
청구항 16 또는 청구항 17에 있어서,
상기 절연 물질 층에 적어도 하나의 상기 제어 전극을 캡슐화하는 단계는 :
(a) 상기 기판의 표면에 제1 절연 물질 층을 증착하는 단계;
(b) 상기 제1 층의 적어도 일부 상에 적어도 하나의 금속층을 증착하여, 적어도 하나의 상기 제어 전극을 형성하는 단계; 및
(c) 적어도 하나의 상기 금속층에 제2 절연 물질 층을 증착하는 단계를 포함하는, 방법.
청구항 16 내지 청구항 18 중 어느 한 항에 있어서,
상기 절연 물질 층에 적어도 하나의 상기 제어 전극을 캡슐화하는 단계는 :
(a) 상기 기판의 표면에 제1 절연 물질 층을 증착하는 단계;
(b) 적어도 하나의 상기 제1 층의 적어도 일부 상에 적어도 하나의 금속층을 증착하여, 적어도 하나의 상기 제어 전극을 형성하는 단계;
(c) 적어도 하나의 상기 금속층을 나노-다이아몬드 분말로 시딩하는 단계; 및
(d) 적어도 하나의 상기 시딩된 층 상에 나노 결정질 다이아몬드를 성장시키는 단계를 포함하는, 방법.
청구항 14 내지 청구항 19 중 어느 한 항에 있어서,
상기 기판은 질소 도핑된 다이아몬드를 포함하는, 방법.
청구항 20에 있어서,
상기 질소 도핑된 다이아몬드 상에 진성 다이아몬드(intrinsic diamond)를 성장시키는 단계를 더 포함하는, 방법.
청구항 14 내지 청구항 21 중 어느 한 항에 있어서,
음의 전자 친화성을 나타내도록 상기 기판 표면의 적어도 일부를 처리하는 단계를 더 포함하는, 방법.
청구항 14 내지 청구항 22 중 어느 한 항에 있어서,
적어도 하나의 상기 전도체의 단부의 영역에서 상기 기판 표면의 일부를 노출시키기 위해 상기 절연 물질을 식각하는 단계를 더 포함하는, 방법.
청구항 23에 있어서,
상기 식각은 반응성 이온 식각 및 이온 빔 보조 식각 중 하나 이상을 사용하여 수행되는, 방법.
청구항 14 내지 청구항 24 중 어느 한 항에 있어서,
적어도 하나의 상기 절연 물질 층에 적어도 하나의 제2 개구부를 제공하는 단계를 더 포함하며,
상기 캐소드로부터 이격된 하나 이상의 상기 전도체의 단부로부터 방출된 전자들은 상기 애노드를 향해 적어도 하나의 상기 제2 개구부를 통과하는, 방법.
청구항 14 내지 청구항 25 중 어느 한 항에 있어서,
상기 제어 전극들을 다수개 제공하는 단계를 더 포함하는, 방법.