JP2728225B2 - 半導体電子放出素子 - Google Patents
半導体電子放出素子Info
- Publication number
- JP2728225B2 JP2728225B2 JP17744390A JP17744390A JP2728225B2 JP 2728225 B2 JP2728225 B2 JP 2728225B2 JP 17744390 A JP17744390 A JP 17744390A JP 17744390 A JP17744390 A JP 17744390A JP 2728225 B2 JP2728225 B2 JP 2728225B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- type semiconductor
- emitting device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体電子放出素子に関し、特に電子なだれ
増幅（以下「アバランシェ増幅」ということがある）を
起こさせ、ホット化した電子（ホットエレクトロン）を
外部に放出させる半導体電子放出素子に関する。
増幅（以下「アバランシェ増幅」ということがある）を
起こさせ、ホット化した電子（ホットエレクトロン）を
外部に放出させる半導体電子放出素子に関する。
［従来の技術］ 従来、半導体電子放出素子のうち、アバランシェ増幅
を用いたものとしては、半導体基板上にｐ型半導体とｎ
型半導体との接合を形成した素子（pn接合型素子）、及
び半導体層と金属や金属化合物とのショットキー接合を
形成した素子（ショットキー接合型素子）がある。
を用いたものとしては、半導体基板上にｐ型半導体とｎ
型半導体との接合を形成した素子（pn接合型素子）、及
び半導体層と金属や金属化合物とのショットキー接合を
形成した素子（ショットキー接合型素子）がある。
上記アバランシェ増幅を用いたpn接合型の半導体電子
放出素子としては、例えば米国特許第4259678号及び米
国特許第4303930号に記載されているものが知られてい
る。
放出素子としては、例えば米国特許第4259678号及び米
国特許第4303930号に記載されているものが知られてい
る。
この半導体電子放出素子は、半導体基板上にｐ型半導
体層とｎ型半導体層とを形成し、該ｎ型半導体層の表面
に更にセシウム等の金属を付着させて電子放出部を形成
したものであり、ｐ型半導体層とｎ型半導体層とにより
形成されたダイオードに逆バイアス電圧をかけてアバラ
ンシェ増幅を起こすことにより電子をホット化し、電子
放出部より電子を放出するものである。
体層とｎ型半導体層とを形成し、該ｎ型半導体層の表面
に更にセシウム等の金属を付着させて電子放出部を形成
したものであり、ｐ型半導体層とｎ型半導体層とにより
形成されたダイオードに逆バイアス電圧をかけてアバラ
ンシェ増幅を起こすことにより電子をホット化し、電子
放出部より電子を放出するものである。
また、上記アバランシェ増幅を用いたショットキー接
合型の半導体電子放出素子としては、例えばｐ型半導体
層と金属電極との接合を形成し、この接合に逆バイアス
電圧をかけてアバランシェ増幅を起こすことにより電子
をホット化し、電子放出部より電子を放出させるものが
ある。
合型の半導体電子放出素子としては、例えばｐ型半導体
層と金属電極との接合を形成し、この接合に逆バイアス
電圧をかけてアバランシェ増幅を起こすことにより電子
をホット化し、電子放出部より電子を放出させるものが
ある。
［発明が解決しようとする課題］ ところで、上記の従来例のようなアバランシェ増幅を
利用した半導体電子放出素子から電子を放出させる時に
多くの電子放出電流を得ようとすれば、非常に多くの電
流を素子にかけねばならない。通常、上記の様なpn接合
から電子を放出させる場合には、１万アンペア以上の電
流密度が必要である。
利用した半導体電子放出素子から電子を放出させる時に
多くの電子放出電流を得ようとすれば、非常に多くの電
流を素子にかけねばならない。通常、上記の様なpn接合
から電子を放出させる場合には、１万アンペア以上の電
流密度が必要である。
従来の半導体電子放出素子において上記の様な大電流
を流すと素子が発熱し、該素子の電子放出特性が不安定
化したり、該素子の寿命が短くなったりするという問題
があった。
を流すと素子が発熱し、該素子の電子放出特性が不安定
化したり、該素子の寿命が短くなったりするという問題
があった。
そこで、局所的発熱の少ない電子放出素子が望まれて
いた。
いた。
また、上記pn接合型の従来例では、電子放出部の仕事
関数を低下させ逆バイアス電圧をおさえることができる
ようにするために、低仕事関数の材料を用いている。
関数を低下させ逆バイアス電圧をおさえることができる
ようにするために、低仕事関数の材料を用いている。
従来、逆バイアス電圧をあまり大きくせず電子放出を
行うためセシウム等の材料が低仕事関数の材料として用
いられていたが、セシウム等の低仕事関数の材料は化学
的に活性であるため、半導体層の局所的な発熱による影
響を受け、安定な動作を期待することが困難であった。
このため、仕事関数低下材料として比較的安定な材料を
も使用し得る様な電子放出素子が望まれていた。
行うためセシウム等の材料が低仕事関数の材料として用
いられていたが、セシウム等の低仕事関数の材料は化学
的に活性であるため、半導体層の局所的な発熱による影
響を受け、安定な動作を期待することが困難であった。
このため、仕事関数低下材料として比較的安定な材料を
も使用し得る様な電子放出素子が望まれていた。
また、従来のショットキー接合型電子放出素子の電極
材料としては、ショットキー接合を作り得る様な材料
で、しかも仕事関数が低い材料が望まれていた。しか
し、従来の電子放出素子では、半導体層の局所的加熱に
より電極材料がマイグレートしやすいことや、半導体の
エネルギーバンドギャップの大きさから、電極材料の選
択の幅が狭く素子の安定性向上のための材料選定が良好
に行えないという難点があった。また、電子放出部の仕
事関数を低下させるために該電子放出部の表面にセシウ
ムあるいはセシウムの酸化物の層を形成する場合には、
上記pn接合型の従来例と同様の問題点が生ずる。
材料としては、ショットキー接合を作り得る様な材料
で、しかも仕事関数が低い材料が望まれていた。しか
し、従来の電子放出素子では、半導体層の局所的加熱に
より電極材料がマイグレートしやすいことや、半導体の
エネルギーバンドギャップの大きさから、電極材料の選
択の幅が狭く素子の安定性向上のための材料選定が良好
に行えないという難点があった。また、電子放出部の仕
事関数を低下させるために該電子放出部の表面にセシウ
ムあるいはセシウムの酸化物の層を形成する場合には、
上記pn接合型の従来例と同様の問題点が生ずる。
そこで、局所的な発熱が小さくショットキー電極の材
料選択の幅の広い電子放出素子が望まれていた。
料選択の幅の広い電子放出素子が望まれていた。
［発明の目的］ 本発明は、以上の様な課題に鑑みて、局所的発熱の少
ない電子放出素子を提供することを目的とする。
ない電子放出素子を提供することを目的とする。
更に、本発明は、仕事関数低下材料として比較的安定
な材料をも使用し得る様な電子放出素子を提供すること
を目的とする。
な材料をも使用し得る様な電子放出素子を提供すること
を目的とする。
更に、本発明は、ショットキー電極の材料選択の幅が
広く、素子の安定性向上のための材料選定を良好に行い
得る電子放出素子を提供することを目的とする。
広く、素子の安定性向上のための材料選定を良好に行い
得る電子放出素子を提供することを目的とする。
［課題を解決するための手段］ 本発明は、上記目的を達成すべく鋭意研究を重ねた結
果、完成に至ったものであり、本発明による半導体電子
放出素子は、 半導体基板上に形成されたｐ型半導体層と、前記ｐ型
半導体層と接合して形成され前記ｐ型半導体層とにより
電子なだれ降伏を生ぜしめることができる電子なだれ誘
起層とを有し、 前記ｐ型半導体層と前記電子なだれ誘起層との間に逆
バイアス電圧を印加して電子放出を行う半導体電子放出
素子において、 前記ｐ型半導体層にダイヤモンド層を用いていること
を特徴とするものである。
果、完成に至ったものであり、本発明による半導体電子
放出素子は、 半導体基板上に形成されたｐ型半導体層と、前記ｐ型
半導体層と接合して形成され前記ｐ型半導体層とにより
電子なだれ降伏を生ぜしめることができる電子なだれ誘
起層とを有し、 前記ｐ型半導体層と前記電子なだれ誘起層との間に逆
バイアス電圧を印加して電子放出を行う半導体電子放出
素子において、 前記ｐ型半導体層にダイヤモンド層を用いていること
を特徴とするものである。
また、本発明においては、前記電子なだれ誘起層がｎ
型半導体層である態様があり、また前記電子なだれ誘起
層がショットキー電極である態様がある。
型半導体層である態様があり、また前記電子なだれ誘起
層がショットキー電極である態様がある。
更に、本発明においては、前記電子なだれ誘起層上に
ダイヤモンドのエネルギーバンドギャップの幅以下の仕
事関数を持つ金属または金属化合物の層を有する態様が
ある。
ダイヤモンドのエネルギーバンドギャップの幅以下の仕
事関数を持つ金属または金属化合物の層を有する態様が
ある。
更に、本発明においては、前記ｎ型半導体層がダイヤ
モンドで形成されている態様があり、また前記ｎ型半導
体層を構成する材料にダイヤモンドと異なる低抵抗の材
料を用い前記ｐ型半導体との間にヘテロ接合を形成する
態様がある。
モンドで形成されている態様があり、また前記ｎ型半導
体層を構成する材料にダイヤモンドと異なる低抵抗の材
料を用い前記ｐ型半導体との間にヘテロ接合を形成する
態様がある。
［作用］ 本発明においては、ｐ型半導体層にダイヤモンド層を
用いているために、熱伝導性が極めて良好であり、動作
中に発熱があっても、熱拡散及び放熱を良好に行うこと
ができるので、電子放出特性の安定化及び素子の長寿命
化が達成できる。
用いているために、熱伝導性が極めて良好であり、動作
中に発熱があっても、熱拡散及び放熱を良好に行うこと
ができるので、電子放出特性の安定化及び素子の長寿命
化が達成できる。
以下、本発明の半導体電子放出素子の作用についてエ
ネルギーバンド図を用いて説明する。
ネルギーバンド図を用いて説明する。
第３図（Ａ），（Ｂ）は電子なだれ誘起層がｎ型半導
体層であるpn接合型の半導体電子放出素子におけるエネ
ルギーバンド図である。図において、ｐはｐ型半導体層
を示し、ｎはｎ型半導体層を示し、Ｔは低仕事関数の材
料の層を示す。第３図（Ａ）はｐ型ダイヤモンド層とｎ
型ダイヤモンド層とのpn接合の場合を示している。
体層であるpn接合型の半導体電子放出素子におけるエネ
ルギーバンド図である。図において、ｐはｐ型半導体層
を示し、ｎはｎ型半導体層を示し、Ｔは低仕事関数の材
料の層を示す。第３図（Ａ）はｐ型ダイヤモンド層とｎ
型ダイヤモンド層とのpn接合の場合を示している。
尚、本発明におけるｐ型及びｎ型の半導体は、特に断
らないかぎり不純物を高濃度に含んだいわゆるp+やn+を
も意味するものとする。
らないかぎり不純物を高濃度に含んだいわゆるp+やn+を
も意味するものとする。
第３図に示す様に、ｐ型半導体層とｎ型半導体層との
接合の間を逆バイアスすることにより、真空順位Evacを
ｐ型半導体層の伝導帯Ecより低いエネルギー準位とする
ことができ、大きなエネルギー差ΔＥ＝（Ec−Evac）を
得ることができる。
接合の間を逆バイアスすることにより、真空順位Evacを
ｐ型半導体層の伝導帯Ecより低いエネルギー準位とする
ことができ、大きなエネルギー差ΔＥ＝（Ec−Evac）を
得ることができる。
この状態で、アバランシェ増幅を起こすことにより、
ｐ型半導体層においては少数キャリアであった電子を多
数生成することが可能となり、電子の放出効率を高める
ことができる。また、空芝層内の電界が電子にエネルギ
ーを与えるために、電子がホット化されて運動エネルギ
ーが大きくなり、ｎ型半導体層表面の仕事関数よりも大
きなポテンシャルエネルギーを持つ電子が散乱によるエ
ネルギーロスを伴わずに表面から飛び出すことが可能と
なる。
ｐ型半導体層においては少数キャリアであった電子を多
数生成することが可能となり、電子の放出効率を高める
ことができる。また、空芝層内の電界が電子にエネルギ
ーを与えるために、電子がホット化されて運動エネルギ
ーが大きくなり、ｎ型半導体層表面の仕事関数よりも大
きなポテンシャルエネルギーを持つ電子が散乱によるエ
ネルギーロスを伴わずに表面から飛び出すことが可能と
なる。
本発明の半導体電子放出素子においては、少なくとも
ｐ型半導体層としてダイヤモンド層を用いることによ
り、熱伝導性に優れ、放熱により素子の局所的発熱が少
なく、従って安定した電子放出特性を得ることができ
る。
ｐ型半導体層としてダイヤモンド層を用いることによ
り、熱伝導性に優れ、放熱により素子の局所的発熱が少
なく、従って安定した電子放出特性を得ることができ
る。
第３図（Ａ）に示す様なダイヤモンド半導体のpn接合
を用いた場合、接合界面でのエネルギーバンドの結合が
スムーズで電子の散乱が少なく良好な電子放出特性が得
られる。
を用いた場合、接合界面でのエネルギーバンドの結合が
スムーズで電子の散乱が少なく良好な電子放出特性が得
られる。
第３図（Ｂ）はｐ型ダイヤモンド層とダイヤモンドよ
りバンドギャップの小さいｎ型半導体層とのヘテロ接合
を用いた場合のエネルギーバンド図を示している。pn接
合型のアバランシェ増幅を用いた電子放出素子において
は、ｎ型半導体の抵抗値を下げることにより更に発熱を
低下させることができる。
りバンドギャップの小さいｎ型半導体層とのヘテロ接合
を用いた場合のエネルギーバンド図を示している。pn接
合型のアバランシェ増幅を用いた電子放出素子において
は、ｎ型半導体の抵抗値を下げることにより更に発熱を
低下させることができる。
一般に、ダイヤモンドの様なバンドギャップの大きい
材料の場合は、伝導帯の有効状態密度が小さいため、半
導体の抵抗率をSi,Geの様に10-4Ω・cm程度まで下げる
ことは困難である。そこで、ｐ型半導体層上に該ｐ型半
導体層よりもバンドギャップの小さなｎ型半導体層を形
成してｎ型半導体層の抵抗を下げることにより、更に発
熱を低下させることが可能となり、より安定性の高い電
子放出素子を得ることができる。
材料の場合は、伝導帯の有効状態密度が小さいため、半
導体の抵抗率をSi,Geの様に10-4Ω・cm程度まで下げる
ことは困難である。そこで、ｐ型半導体層上に該ｐ型半
導体層よりもバンドギャップの小さなｎ型半導体層を形
成してｎ型半導体層の抵抗を下げることにより、更に発
熱を低下させることが可能となり、より安定性の高い電
子放出素子を得ることができる。
また、ｐ型半導体層にダイヤモンド層を用いているた
め、ダイヤモンドの持つバンドギャップが広いために小
さな逆バイアス電位で大きなΔＥをとることができる。
このため、従来の様に、ｎ型半導体層の表面にあえて化
学的に不安定なセシウム等の低仕事関数材料の層を形成
する必要がなく、化学的に安定な比較的高い仕事関数の
材料の層を形成することができる。ダイヤモンドのエネ
ルギーバンドギャップが5.4eVで、ホウ素を不純物とし
た場合のｐ型半導体の活性化エネルギーが0.37eVである
ため、ｎ型半導体層表面に形成される材料層の仕事関数
が5.0eV以下であれば、比較的低い逆バイアス電圧の印
加でΔＥ＞０となり、電子放出が可能となる。
め、ダイヤモンドの持つバンドギャップが広いために小
さな逆バイアス電位で大きなΔＥをとることができる。
このため、従来の様に、ｎ型半導体層の表面にあえて化
学的に不安定なセシウム等の低仕事関数材料の層を形成
する必要がなく、化学的に安定な比較的高い仕事関数の
材料の層を形成することができる。ダイヤモンドのエネ
ルギーバンドギャップが5.4eVで、ホウ素を不純物とし
た場合のｐ型半導体の活性化エネルギーが0.37eVである
ため、ｎ型半導体層表面に形成される材料層の仕事関数
が5.0eV以下であれば、比較的低い逆バイアス電圧の印
加でΔＥ＞０となり、電子放出が可能となる。
第６図は電子なだれ誘起層がショットキー電極である
ショットキー接合型の電子放出素子におけるエネルギー
バンド図である。図において、ｐはｐ型半導体層を示
し、Ｔはショットキー電極を示す。
ショットキー接合型の電子放出素子におけるエネルギー
バンド図である。図において、ｐはｐ型半導体層を示
し、Ｔはショットキー電極を示す。
第６図に示す様に、ｐ型半導体層及び薄膜ショットキ
ー電極との接合の間を逆バイアスすることによって、真
空準位Evacをｐ型半導体層の伝導帯準位ECより低いエネ
ルギー準位とすることができ、大きなエネルギー差ΔＥ
（＝EC−Evac）を得ることができる。
ー電極との接合の間を逆バイアスすることによって、真
空準位Evacをｐ型半導体層の伝導帯準位ECより低いエネ
ルギー準位とすることができ、大きなエネルギー差ΔＥ
（＝EC−Evac）を得ることができる。
この状態で、アラバンシェ増幅を起こすことにより、
ｐ型半導体層においては少数キャリアであった電子を多
数生成することが可能となり、電子の放出効率を高める
ことができる。また、空乏層内の電界が電子にエネルギ
ーを与えるために、電子がホット化されて格子系の温度
よりも運動エネルギーが大きくなり、表面の仕事関数よ
りも大きなポテンシャルを持つ電子が散乱によるエネル
ギーロスを伴わずに電子放出を行わせることが可能とな
る。
ｐ型半導体層においては少数キャリアであった電子を多
数生成することが可能となり、電子の放出効率を高める
ことができる。また、空乏層内の電界が電子にエネルギ
ーを与えるために、電子がホット化されて格子系の温度
よりも運動エネルギーが大きくなり、表面の仕事関数よ
りも大きなポテンシャルを持つ電子が散乱によるエネル
ギーロスを伴わずに電子放出を行わせることが可能とな
る。
ｐ型層にダイヤモンドを用いた場合、その大きなバン
ドギャップの故に、広い仕事関数範囲の材料から電極を
構成することにより良好なショットキー接合を形成する
ことができ、電極材料の仕事関数の許容範囲を非常に広
くすることができる。また、広い仕事関数の範囲の材料
からショットキー電極材料を選択することができるた
め、安定に電子放出を行い得るショットキー接合を形成
することができる。
ドギャップの故に、広い仕事関数範囲の材料から電極を
構成することにより良好なショットキー接合を形成する
ことができ、電極材料の仕事関数の許容範囲を非常に広
くすることができる。また、広い仕事関数の範囲の材料
からショットキー電極材料を選択することができるた
め、安定に電子放出を行い得るショットキー接合を形成
することができる。
［実施態様例］ 本発明素子におけるダイヤモンド層の形成には、公知
の熱フィラメントCVD法、マイクロ波プラウマCVD法、有
磁場マイクロ波プラズマCVD法、直流プラズマCVD法、RF
プラズマCVD法、燃焼炎法等の気相合成法を用いること
ができる。
の熱フィラメントCVD法、マイクロ波プラウマCVD法、有
磁場マイクロ波プラズマCVD法、直流プラズマCVD法、RF
プラズマCVD法、燃焼炎法等の気相合成法を用いること
ができる。
炭素原料としては、メタン、エタン、エチレン、アセ
チレン等の炭化水素ガス、アルコール、アセトン等の液
体有機物、一酸化炭素ガスなどを用いることができ、さ
らに適宜、水素、酸素、水などを添加してもよい。
チレン等の炭化水素ガス、アルコール、アセトン等の液
体有機物、一酸化炭素ガスなどを用いることができ、さ
らに適宜、水素、酸素、水などを添加してもよい。
ｐ型ダイヤモンド層の作成のための不純物としては、
ホウ素などの周期律表第II族の元素を用いることができ
る。ホウ素の添加方法としては、原料ガス中にホウ素含
有化合物を添加する方法及びイオン注入法等を用いるこ
とができる。
ホウ素などの周期律表第II族の元素を用いることができ
る。ホウ素の添加方法としては、原料ガス中にホウ素含
有化合物を添加する方法及びイオン注入法等を用いるこ
とができる。
本発明のpn接合型素子におけるｎ型半導体層はできる
だけ薄くするのが好ましい。ｎ型半導体層としてダイヤ
モンド層を用いる場合には、ダイヤモンド中に不純物と
して窒素、リンなどの周期律表第Ｖ族の元素及びリチウ
ムなどを添加して形成することができる。これらの不純
物添加方法としては、原料ガス中にこれらの不純物含有
ガスを添加する方法及びイオン注入法等を用いることが
できる。ｎ型半導体層として、ダイヤモンド以外の半導
体を用いる場合には、SiやGe、更にはIn,As,P等の周期
律表第II族、第III族、第Ｖ族、第VI族の半導体材料及
びこれらを組合わせたもの、更にはアモルファスシリコ
ンやアモルファスカーバイドを用いることができる。こ
れらの材料は１×1020atom/cm3以上の不純物を添加する
ことが可能で、ｎ型半導体層の比抵抗値を10-4Ω・cm程
度と低くすることができる。
だけ薄くするのが好ましい。ｎ型半導体層としてダイヤ
モンド層を用いる場合には、ダイヤモンド中に不純物と
して窒素、リンなどの周期律表第Ｖ族の元素及びリチウ
ムなどを添加して形成することができる。これらの不純
物添加方法としては、原料ガス中にこれらの不純物含有
ガスを添加する方法及びイオン注入法等を用いることが
できる。ｎ型半導体層として、ダイヤモンド以外の半導
体を用いる場合には、SiやGe、更にはIn,As,P等の周期
律表第II族、第III族、第Ｖ族、第VI族の半導体材料及
びこれらを組合わせたもの、更にはアモルファスシリコ
ンやアモルファスカーバイドを用いることができる。こ
れらの材料は１×1020atom/cm3以上の不純物を添加する
ことが可能で、ｎ型半導体層の比抵抗値を10-4Ω・cm程
度と低くすることができる。
本発明の半導体電子放出素子に用いるショットキー電
極の材料は、ｐ型ダイヤモンド層に対して明確にショッ
トキー特性を示すものである。一般に、仕事関数φWKと
ｎ型半導体に対するショットキーバリアハイトφBnとの
間には、直線関係が成り立っており（Physics of Semic
onductor Devices Sze 274p 76（ｂ） JOHN WILEY ＆ S
ONS）、仕事関数が小さくなるにつれてφBnは低下す
る。また、一般にｐ型半導体に対するショットキーバリ
アハイトφBpとφBnとの間には、ほぼBp＋φBn＝Eg/qの
関係があるため（ｑは電荷）、ｐ型半導体に対するショ
ットキーバリアハイトは、φBp＝Eg/q−φBnとなる。以
上の様に、仕事関数の小さい材料を用いることで、ｐ型
半導体層に対して良好なショットキーダイオードを作成
することができる。
極の材料は、ｐ型ダイヤモンド層に対して明確にショッ
トキー特性を示すものである。一般に、仕事関数φWKと
ｎ型半導体に対するショットキーバリアハイトφBnとの
間には、直線関係が成り立っており（Physics of Semic
onductor Devices Sze 274p 76（ｂ） JOHN WILEY ＆ S
ONS）、仕事関数が小さくなるにつれてφBnは低下す
る。また、一般にｐ型半導体に対するショットキーバリ
アハイトφBpとφBnとの間には、ほぼBp＋φBn＝Eg/qの
関係があるため（ｑは電荷）、ｐ型半導体に対するショ
ットキーバリアハイトは、φBp＝Eg/q−φBnとなる。以
上の様に、仕事関数の小さい材料を用いることで、ｐ型
半導体層に対して良好なショットキーダイオードを作成
することができる。
本発明のショットキー接合型素子におけるショットキ
ー電極の材料としては、高温下でもマイグレートしにく
い材料であり、またダイヤモンドのエネルギーバンドギ
ャップの広さ（5.4eV）から不純物元素をドープした場
合の活性化エネルギーを減じたエネルギー以下の仕事関
数を持つ材料を使用すれば更に効率よく電子放出を行わ
せることができる。不純物としてホウ素を用いた場合に
使用し得る材料としては、周期律表第1A族〜第7A族、同
じく第2B族〜第4B族の元素のうち5.0eV以下の仕事関数
を持つ材料、周期律表第８族、第1B族の元素のうちIr,P
t,Au等の元素、及びランタノイド系の元素、更に種々の
金属シリサイド、金属ホウ化物、金属炭化物の一部も使
用可能である。また、これら上記の元素及び材料を組合
わせた材料でもよい。
ー電極の材料としては、高温下でもマイグレートしにく
い材料であり、またダイヤモンドのエネルギーバンドギ
ャップの広さ（5.4eV）から不純物元素をドープした場
合の活性化エネルギーを減じたエネルギー以下の仕事関
数を持つ材料を使用すれば更に効率よく電子放出を行わ
せることができる。不純物としてホウ素を用いた場合に
使用し得る材料としては、周期律表第1A族〜第7A族、同
じく第2B族〜第4B族の元素のうち5.0eV以下の仕事関数
を持つ材料、周期律表第８族、第1B族の元素のうちIr,P
t,Au等の元素、及びランタノイド系の元素、更に種々の
金属シリサイド、金属ホウ化物、金属炭化物の一部も使
用可能である。また、これら上記の元素及び材料を組合
わせた材料でもよい。
これらのショットキー電極のうち、タングステン、タ
ンタル、モリブデン等の高融点金属や種々の金属シリサ
イド、金属ホウ化物、金属炭化物等は、従来の半導体電
子放出素子の表面に形成されているセシウム等の低仕事
関数材料に比べて化学的に安定であり、またPd,Pt,Au,I
r,Ag,Cu,Rh等は低抵抗で、しかもマイグレートしにくい
ため好適に用いられ、比較的低い真空度（10-3Torr程
度）でも安定して電子放出が可能である。
ンタル、モリブデン等の高融点金属や種々の金属シリサ
イド、金属ホウ化物、金属炭化物等は、従来の半導体電
子放出素子の表面に形成されているセシウム等の低仕事
関数材料に比べて化学的に安定であり、またPd,Pt,Au,I
r,Ag,Cu,Rh等は低抵抗で、しかもマイグレートしにくい
ため好適に用いられ、比較的低い真空度（10-3Torr程
度）でも安定して電子放出が可能である。
これらの材料の仕事関数は1.5〜5.0eV程度であり、全
てｐ型半導体層に対して良好なショットキー電極とな
る。これらのショットキー電極材料は、電子ビーム蒸着
等で極めて制御性よく半導体上に堆積することが可能で
あり、1000Å以下、より好ましくは500Å以下の厚さに
堆積することによりショットキー接合近傍で発生したホ
ットエレクトロンがエネルギーを大きく失うことなくシ
ョットキー電極を通過させることができ、安定した電子
放出を行うことが可能となる。
てｐ型半導体層に対して良好なショットキー電極とな
る。これらのショットキー電極材料は、電子ビーム蒸着
等で極めて制御性よく半導体上に堆積することが可能で
あり、1000Å以下、より好ましくは500Å以下の厚さに
堆積することによりショットキー接合近傍で発生したホ
ットエレクトロンがエネルギーを大きく失うことなくシ
ョットキー電極を通過させることができ、安定した電子
放出を行うことが可能となる。
以上述べたショットキー電極を用いることにより、良
好なショットキー接合型の半導体電子放出素子が得られ
る。
好なショットキー接合型の半導体電子放出素子が得られ
る。
本発明素子において、電子なだれ誘起層上に形成され
る仕事関数低下材料としては、ダイヤモンドのエネルギ
ーバンドギャップの広さ（5.4eV）から不純物元素をド
ープした場合の活性化エネルギーを減じたエネルギー以
下の仕事関数を持つ材料を使用するのが望ましい。不純
物としてホウ素を用いた場合に使用し得る材料として
は、周期律表第1A族〜第7A族、同じく第2B族〜第4B族の
元素のうち5.0eV以下の仕事関数を持つ材料、周期律表
第８族、第1B族の元素のうちIr,Pt,Au等の元素、更に種
々の金属シリサイド、金属ホウ化物、金属炭化物も使用
可能である。また、これら上記の元素及び材料を組合わ
せた材料でもよい。
る仕事関数低下材料としては、ダイヤモンドのエネルギ
ーバンドギャップの広さ（5.4eV）から不純物元素をド
ープした場合の活性化エネルギーを減じたエネルギー以
下の仕事関数を持つ材料を使用するのが望ましい。不純
物としてホウ素を用いた場合に使用し得る材料として
は、周期律表第1A族〜第7A族、同じく第2B族〜第4B族の
元素のうち5.0eV以下の仕事関数を持つ材料、周期律表
第８族、第1B族の元素のうちIr,Pt,Au等の元素、更に種
々の金属シリサイド、金属ホウ化物、金属炭化物も使用
可能である。また、これら上記の元素及び材料を組合わ
せた材料でもよい。
これらの仕事関数低下材料のうち、Au,Ir,Pd,Pt,Ag,C
u,Rh等の元素は低抵抗で、しかもマイグレートしにくい
ため特に好ましい。また、これらの材料は従来の半導体
電子放出素子の表面に形成されているセシウム等の仕事
関数低下材料に比べて化学的に安定であり、比較的低い
真空度（10-3Torr程度）でも安定して電子放出が可能で
ある。
u,Rh等の元素は低抵抗で、しかもマイグレートしにくい
ため特に好ましい。また、これらの材料は従来の半導体
電子放出素子の表面に形成されているセシウム等の仕事
関数低下材料に比べて化学的に安定であり、比較的低い
真空度（10-3Torr程度）でも安定して電子放出が可能で
ある。
これらの材料は、電子ビーム蒸着法等で極めて制御性
よく半導体上に堆積することが可能であり、100Å以下
好ましくは単原子層から数原子層の厚さに堆積すること
により、ホットエレクトロンがエネルギーを大きく失う
ことなしに、これらの低仕事関数を持つ材料を通過させ
ることができ、安定した電子放出を行うことができる。
よく半導体上に堆積することが可能であり、100Å以下
好ましくは単原子層から数原子層の厚さに堆積すること
により、ホットエレクトロンがエネルギーを大きく失う
ことなしに、これらの低仕事関数を持つ材料を通過させ
ることができ、安定した電子放出を行うことができる。
［実施例］ 以下、図面を参照しながら本発明の実施例を説明す
る。
る。
実施例1: 本実施例は、本発明のpn接合型電子放出素子を示すも
のである。
のである。
第１図（Ａ）は平面図であり第１図（Ｂ）はそのＡ−
Ａ断面図である。
Ａ断面図である。
図において、101はp+型半導体基板であり、本実施例
ではSi（100）を用いた。102はｐ型ダイヤモンド層であ
る。103は絶縁性選択堆積用マスクであり、ここではSiO
2層を用いた。104はｎ型ダイヤモンド層であり、105は
オーミックコンタクト用チタン（Ti）電極であり、106
は絶縁層であり、107は引き出し電極である。108は上記
Si基板101の裏面にA1を蒸着したオーミックコンタクト
用電極である。109は電極105と電極108との間に逆バイ
アス電圧Vbを印加するための電源であり、110は電極105
と引き出し電極107との間に引き出し電圧Vgを印加する
ための電源である。111は仕事関数を低くする材料とし
てのAg（仕事関数:4.26eV）の層である。
ではSi（100）を用いた。102はｐ型ダイヤモンド層であ
る。103は絶縁性選択堆積用マスクであり、ここではSiO
2層を用いた。104はｎ型ダイヤモンド層であり、105は
オーミックコンタクト用チタン（Ti）電極であり、106
は絶縁層であり、107は引き出し電極である。108は上記
Si基板101の裏面にA1を蒸着したオーミックコンタクト
用電極である。109は電極105と電極108との間に逆バイ
アス電圧Vbを印加するための電源であり、110は電極105
と引き出し電極107との間に引き出し電圧Vgを印加する
ための電源である。111は仕事関数を低くする材料とし
てのAg（仕事関数:4.26eV）の層である。
以上の素子は、次の様な方法により製造した。
（１）p+型Si基板101上に、熱フィラメントCVD法により
１μｍ厚のｐ型ダイヤモンド層102を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
１μｍ厚のｐ型ダイヤモンド層102を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
（２）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にSiO2マスク103を形成した。
により、所定の位置にSiO2マスク103を形成した。
（３）次いで、ｎ型ダイヤモンド層104を熱フィラメン
トCVD法により形成した。形成条件は、ガス流量をH2:20
0SCCM、CH4:1SCCM、100ppmPH3（水素希釈）:5SCCMとし
た以外は上記（１）と同様とした。
トCVD法により形成した。形成条件は、ガス流量をH2:20
0SCCM、CH4:1SCCM、100ppmPH3（水素希釈）:5SCCMとし
た以外は上記（１）と同様とした。
ｎ型ダイヤモンドはSiO2マスク103上に析出せず、該
マスクの開口部（ダイヤモンド層102の露出部）にのみ
選択的に析出した。
マスクの開口部（ダイヤモンド層102の露出部）にのみ
選択的に析出した。
（４）次に、フォトリソグラフィー技術を用いてTi電極
105、銀層（100Å厚）111、SiO2絶縁層106及びポリシリ
コン引き出し電極107を、いずれも所定の形状に形成し
た。
105、銀層（100Å厚）111、SiO2絶縁層106及びポリシリ
コン引き出し電極107を、いずれも所定の形状に形成し
た。
以上の様にして製造した半導体電子放出素子の電極10
5と108との間に逆バイアス電圧Vbを印加すると、ｐ型ダ
イヤモンド層102からｎ型ダイヤモンド層104へ電子が注
入され、注入電子はｎ型ダイヤモンド層104及び銀層111
を通り抜け、真空領域にしみ出し、更に引き出し電極10
7と電極105との間に引き出し電圧Vgを印加することによ
って、電子を素子外部へ放出させることができた。
5と108との間に逆バイアス電圧Vbを印加すると、ｐ型ダ
イヤモンド層102からｎ型ダイヤモンド層104へ電子が注
入され、注入電子はｎ型ダイヤモンド層104及び銀層111
を通り抜け、真空領域にしみ出し、更に引き出し電極10
7と電極105との間に引き出し電圧Vgを印加することによ
って、電子を素子外部へ放出させることができた。
本実施例によれば、高い熱伝導性をもつダイヤモンド
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。更に、表面に化
学的に不安定なセシウムやセシウム酸化物の層を形成す
る必要がなく、化学的に安定で熱によるマイグレートを
起こしにくい銀層を使用しているので、比較的低い真空
度（本実施例では、２×10-5Torr）でも安定した電子放
出特性が得られた。
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。更に、表面に化
学的に不安定なセシウムやセシウム酸化物の層を形成す
る必要がなく、化学的に安定で熱によるマイグレートを
起こしにくい銀層を使用しているので、比較的低い真空
度（本実施例では、２×10-5Torr）でも安定した電子放
出特性が得られた。
実施例2: 本実施例は、上記実施例１のダイヤモンドpn接合によ
る半導体電子放出素子とは異なり、ｐ型ダイヤモンド層
とダイヤモンド以外のｎ型半導体材料とのヘテロ接合を
利用したものである。
る半導体電子放出素子とは異なり、ｐ型ダイヤモンド層
とダイヤモンド以外のｎ型半導体材料とのヘテロ接合を
利用したものである。
第２図は本発明のpn接合型電子放出素子を示す断面図
である。
である。
図において、201はp+型半導体基板であり、本実施例
ではSi（100）を用いた。202はｐ型ダイヤモンド層であ
る。203はｎ型半導体層であり、204はn+型ゲルマニウム
層であり、ｐ型ダイヤモンド層202との間でヘテロ接合
を形成している。205はオーミックコンタクト用チタン
（Ti）電極であり、206は絶縁層であり、207は引き出し
電極である。208は上記Si基板201の裏面にA1を蒸着した
オーミックコンタクト用電極である。209は電極205と電
極208との間に逆バイアス電圧Vbを印加するための電源
であり、210は電極205と引き出し電極207との間に引き
出し電圧Vgを印加するための電源である。211は仕事関
数を低くする材料としてのAg（仕事関数:4.26eV）の層
である。
ではSi（100）を用いた。202はｐ型ダイヤモンド層であ
る。203はｎ型半導体層であり、204はn+型ゲルマニウム
層であり、ｐ型ダイヤモンド層202との間でヘテロ接合
を形成している。205はオーミックコンタクト用チタン
（Ti）電極であり、206は絶縁層であり、207は引き出し
電極である。208は上記Si基板201の裏面にA1を蒸着した
オーミックコンタクト用電極である。209は電極205と電
極208との間に逆バイアス電圧Vbを印加するための電源
であり、210は電極205と引き出し電極207との間に引き
出し電圧Vgを印加するための電源である。211は仕事関
数を低くする材料としてのAg（仕事関数:4.26eV）の層
である。
以上の素子は、次の様な方法により製造した。
（１）p+型Si基板201上に、熱フィラメントCVD法により
1.2μｍ厚のｐ型ダイヤモンド層202を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
1.2μｍ厚のｐ型ダイヤモンド層202を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
（２）次に、所定の領域にリン（Ｐ）イオンを打ち込
み、更にアニールして、ｎ型半導体層203を形成した。
み、更にアニールして、ｎ型半導体層203を形成した。
（３）次いで、１×1020atom/cm3程度の不純物濃度を持
つGeをMBE法により100Å厚に形成し、n+型ゲルマニウム
層204を形成し、ダイヤモンドのｐ型層との間にヘテロ
接合を形成した。尚、このGe層の抵抗値は３×10-4Ω・
cmと低抵抗であった。
つGeをMBE法により100Å厚に形成し、n+型ゲルマニウム
層204を形成し、ダイヤモンドのｐ型層との間にヘテロ
接合を形成した。尚、このGe層の抵抗値は３×10-4Ω・
cmと低抵抗であった。
（４）次に、フォトリソグラフィー技術を用いてチタン
電極205、Ag層（20Å厚）211、SiO2絶縁層206及びポリ
シリコン引き出し電極207を、いずれも所定の形状に形
成した。
電極205、Ag層（20Å厚）211、SiO2絶縁層206及びポリ
シリコン引き出し電極207を、いずれも所定の形状に形
成した。
以上の様にして製造した半導体電子放出素子の電極20
5と208との間に逆バイアス電圧Vbを印加すると、ｐ型ダ
イヤモンド層202とn+型ゲルマニウム層204とのヘテロ接
合界面でアバランシェ増幅が生じ、生成したホットエレ
クトロンはn+型ゲルマニウム層204及びAg層211を通り抜
け、真空領域にしみ出し、更に引き出し電極207と電極2
05との間に引き出し電圧Vgを印加するによって、電子を
素子外部へ放出させることができた。
5と208との間に逆バイアス電圧Vbを印加すると、ｐ型ダ
イヤモンド層202とn+型ゲルマニウム層204とのヘテロ接
合界面でアバランシェ増幅が生じ、生成したホットエレ
クトロンはn+型ゲルマニウム層204及びAg層211を通り抜
け、真空領域にしみ出し、更に引き出し電極207と電極2
05との間に引き出し電圧Vgを印加するによって、電子を
素子外部へ放出させることができた。
本実施例においてはｎ型半導体層としてGeを用いた
が、この材料に限定されるものではなく、アモルファス
カーボンやアモルファスシリコンであってもよい。
が、この材料に限定されるものではなく、アモルファス
カーボンやアモルファスシリコンであってもよい。
本実施例によれば、高い熱伝導性をもつダイヤモンド
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。また、本実施例
においては、ｎ型層（n+）として不純物ドープにより低
抵抗化したGeを用い、ｐ型ダイヤモンド層との間でヘテ
ロ接合を形成しているため、更に素子の発熱を押えるこ
とができた。更に、表面に化学的に不安定なセシウムや
セシウム酸化物の層を形成する必要がなく、化学的に安
定でマイグレートしにくい銀層を使用しているので、比
較的低い真空度（本実施例では、２×10-5Torr）でも安
定した電子放出特性が得られた。
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。また、本実施例
においては、ｎ型層（n+）として不純物ドープにより低
抵抗化したGeを用い、ｐ型ダイヤモンド層との間でヘテ
ロ接合を形成しているため、更に素子の発熱を押えるこ
とができた。更に、表面に化学的に不安定なセシウムや
セシウム酸化物の層を形成する必要がなく、化学的に安
定でマイグレートしにくい銀層を使用しているので、比
較的低い真空度（本実施例では、２×10-5Torr）でも安
定した電子放出特性が得られた。
実施例3: 本実施例はショットキー接合型電子放出素子を示すも
のであり、第４図（Ａ）は平面図であり第４図（Ｂ）は
そのＡ−Ａ断面図である。
のであり、第４図（Ａ）は平面図であり第４図（Ｂ）は
そのＡ−Ａ断面図である。
図において、401はp+型半導体基板であり、本実施例
ではSi（100）を用いた。402はｐ型ダイヤモンド層であ
る。403は絶縁性選択堆積用マスクであり、ここではSiO
2層を用いた。404はp+型ダイヤモンド層であり、405は
ショットキー電極であり、ここではタングステン（仕事
関数:4.55eV）を用いた。406は絶縁層であり、407は引
き出し電極である。408は上記Si基板401の裏面にA1を蒸
着したオーミックコンタクト用電極である。409はショ
ットキー電極405と電極408との間に逆バイアス電圧Vbを
印加するための電源であり、410はショットキー電極405
と引き出し電極407との間に引き出し電圧Vgを印加する
ための電源である。
ではSi（100）を用いた。402はｐ型ダイヤモンド層であ
る。403は絶縁性選択堆積用マスクであり、ここではSiO
2層を用いた。404はp+型ダイヤモンド層であり、405は
ショットキー電極であり、ここではタングステン（仕事
関数:4.55eV）を用いた。406は絶縁層であり、407は引
き出し電極である。408は上記Si基板401の裏面にA1を蒸
着したオーミックコンタクト用電極である。409はショ
ットキー電極405と電極408との間に逆バイアス電圧Vbを
印加するための電源であり、410はショットキー電極405
と引き出し電極407との間に引き出し電圧Vgを印加する
ための電源である。
以上の素子は、次の様な方法により製造した。
（１）p+型Si基板401上に、熱フィラメントCVD法により
１μｍ厚のｐ型ダイヤモンド層402を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
１μｍ厚のｐ型ダイヤモンド層402を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
（２）次に、フォトリソグラフィーのレジストプロセス
により、所定の位置にSiO2マスク403を形成した。
により、所定の位置にSiO2マスク403を形成した。
（３）次いで、p+型ダイヤモンド層404を熱フィラメン
トCVD法により1000Å厚に形成した。形成条件は、ガス
流量をH2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希
釈）:5SCCMとした以外は上記（１）と同様とした。
トCVD法により1000Å厚に形成した。形成条件は、ガス
流量をH2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希
釈）:5SCCMとした以外は上記（１）と同様とした。
p+型ダイヤモンドはSiO2マスク403上には析出せず、
該マスクの開口部（ダイヤモンド層402の露出部）にの
み選択的に析出した。
該マスクの開口部（ダイヤモンド層402の露出部）にの
み選択的に析出した。
（４）次に、フォトリソグラフィー技術を用いてタング
ステン電極（100Å厚）405、SiO2絶縁層406及びポリシ
リコン引き出し電極407を、いずれも所定の形状に形成
した。
ステン電極（100Å厚）405、SiO2絶縁層406及びポリシ
リコン引き出し電極407を、いずれも所定の形状に形成
した。
以上の様にして製造した半導体電子放出素子のショッ
トキー電極405と408との間に逆バイアス電圧Vbを印加す
ると、p+型ダイヤモンド層404とショットキー電極405と
の界面でアバランシェ増幅が生じ、生成したホットエレ
クトロンはショットキー電極405を通り抜け、真空領域
にしみ出し、更に引き出し電極407とショットキー電極4
05との間に引き出し電圧Vgを印加することによって、電
子を素子外部へ放出させることができた。
トキー電極405と408との間に逆バイアス電圧Vbを印加す
ると、p+型ダイヤモンド層404とショットキー電極405と
の界面でアバランシェ増幅が生じ、生成したホットエレ
クトロンはショットキー電極405を通り抜け、真空領域
にしみ出し、更に引き出し電極407とショットキー電極4
05との間に引き出し電圧Vgを印加することによって、電
子を素子外部へ放出させることができた。
本実施例によれば、高い熱伝導性をもつダイヤモンド
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。更に、ショット
キー電極の材料として化学的に安定なタングステンを用
いることができるため、マイグレーションも起こらず安
定した電子放出特性が得られた。
層を用いていることにより、素子の局所的発熱が抑制さ
れ、安定した電子放出特性が得られた。更に、ショット
キー電極の材料として化学的に安定なタングステンを用
いることができるため、マイグレーションも起こらず安
定した電子放出特性が得られた。
実施例4: 本実施例は、イオン注入によりp+型ダイヤモンド層を
形成したものである。
形成したものである。
第５図は本実施例のショットキー接合型電子放出素子
を示す断面図である。
を示す断面図である。
図において、501はp+型半導体基板であり、本実施例
ではSi（100）を用いた。502はｐ型ダイヤモンド層であ
る。503はp+型ダイヤモンド層であり、505はショットキ
ー電極であり、ここではタンタル（仕事関数:4.25eV）
を用いた。506は絶縁層であり、507は引き出し電極であ
る。508は上記Si基板501の裏面にA1を蒸着したオーミッ
クコンタクト用電極である。509はショットキー電極505
と電極508との間に逆バイアス電圧Vbを印加するための
電源であり、510はショットキー電極505と引き出し電極
507との間に引き出し電圧Vgを印加するための電源であ
る。
ではSi（100）を用いた。502はｐ型ダイヤモンド層であ
る。503はp+型ダイヤモンド層であり、505はショットキ
ー電極であり、ここではタンタル（仕事関数:4.25eV）
を用いた。506は絶縁層であり、507は引き出し電極であ
る。508は上記Si基板501の裏面にA1を蒸着したオーミッ
クコンタクト用電極である。509はショットキー電極505
と電極508との間に逆バイアス電圧Vbを印加するための
電源であり、510はショットキー電極505と引き出し電極
507との間に引き出し電圧Vgを印加するための電源であ
る。
以上の素子は、次の様な方法により製造した。
（１）p+型Si基板501上に、熱フィラメントCVD法により
１μｍ厚のｐ型ダイヤモンド層502を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
１μｍ厚のｐ型ダイヤモンド層502を形成した。形成条
件は、基板温度を1000℃、圧力を100Torr、ガス流量をH
2:200SCCM、CH4:1SCCM、100ppmB2H6（水素希釈）:1SCC
M、フィラメント温度を2100℃とした。
（２）次に、FIB（フォーカスドイオンビーム）装置を
用いて、所定の領域にボロン（Ｂ）を40KeVのエネルギ
ーで５×1017／cm3程度の濃度で注入してp+型ダイヤモ
ンド層503を形成した。
用いて、所定の領域にボロン（Ｂ）を40KeVのエネルギ
ーで５×1017／cm3程度の濃度で注入してp+型ダイヤモ
ンド層503を形成した。
（３）次に、フォトリソグラフィー技術を用いてタンタ
ル電極（100Å厚）505、SiO2絶縁層506及びポリシリコ
ン引き出し電極507を、いずれも所定の形状に形成し
た。
ル電極（100Å厚）505、SiO2絶縁層506及びポリシリコ
ン引き出し電極507を、いずれも所定の形状に形成し
た。
以上の様にして製造した半導体電子放出素子のショッ
トキー電極505と508との間に逆バイアス電圧Vbを印加す
ると、p+型ダイヤモンド層503とショットキー電極505と
の界面でアバランシェ増幅が生じ、生成したホットエレ
クトロンはショットキー電極505を通り抜け、真空領域
にしみ出し、更に引き出し電極507とショットキー電極5
05との間に引き出し電圧Vgを印加することによって、電
子を素子外部へ放出させることができた。
トキー電極505と508との間に逆バイアス電圧Vbを印加す
ると、p+型ダイヤモンド層503とショットキー電極505と
の界面でアバランシェ増幅が生じ、生成したホットエレ
クトロンはショットキー電極505を通り抜け、真空領域
にしみ出し、更に引き出し電極507とショットキー電極5
05との間に引き出し電圧Vgを印加することによって、電
子を素子外部へ放出させることができた。
本実施例においても、実施例３と同様の安定した電子
放出特性が得られた。
放出特性が得られた。
［発明の効果］ 以上説明した様に、本発明の半導体電子放出素子によ
れば、高い熱伝導性をもつダイヤモンド半導体層を用い
ているため、素子の局所的な発熱が抑制され、安定した
電子放出特性が得られ、素子の寿命も長くなる。
れば、高い熱伝導性をもつダイヤモンド半導体層を用い
ているため、素子の局所的な発熱が抑制され、安定した
電子放出特性が得られ、素子の寿命も長くなる。
更に、ダイヤモンド半導体層の広いバンドギャップの
ため、仕事関数の比較的大きな化学的に安定な材料及び
素子の発熱によるマイグレートを起こしにくい材料をも
ショットキー電極として或は仕事関数低下材料として用
いることが可能になり、信頼性の高い素子の作成が可能
となる。
ため、仕事関数の比較的大きな化学的に安定な材料及び
素子の発熱によるマイグレートを起こしにくい材料をも
ショットキー電極として或は仕事関数低下材料として用
いることが可能になり、信頼性の高い素子の作成が可能
となる。
従って、本発明の半導体電子放出素子によれば、信頼
性の高いディスプレイ、EB（エレクトロンビーム）描画
装置、真空管、電子線プリンター、メモリーなどを提供
することができる。
性の高いディスプレイ、EB（エレクトロンビーム）描画
装置、真空管、電子線プリンター、メモリーなどを提供
することができる。
第１図は本発明の第１実施例に係るpn接合型電子放出素
子を示す図であり、第１図（Ａ）は平面図であり第１図
（Ｂ）はそのＡ−Ａ断面図である。 第２図は本発明の第２の実施例に係るpn接合型電子放出
素子を示す断面図である。 第３図（Ａ）はｐ型ダイヤモントとｎ型ダイヤモンドに
よるpn接合型の半導体電子放出素子におけるエネルギー
バンドの模式図であり、第３図（Ｂ）はヘテロpn接合型
の半導体電子放出素子におけるエネルギーバンドの模式
図である。 第４図は本発明の第３の実施例に係るショットキー接合
型電子放出素子を示す図であり、第４図（Ａ）は平面図
であり第４図（Ｂ）はそのＡ−Ａ断面図である。 第５図は本発明の第４の実施例に係るショットキー接合
型電子放出素子を示す断面図である。 第６図はショットキー接合型の半導体電子放出素子にお
けるエネルギーバンドの模式図である。 101,201,401,501:p+型半導体基板、102,202,402,502:p
型ダイヤモンド層、103,403:絶縁性選択堆積用マスク、
104:n型ダイヤモンド層、105,205:オーミックコンタク
ト用電極、107,207,407,507:引き出し電極、108,208,40
8,508:オーミックコンタクト用電極、111,211:仕事関数
低下材料層、203:n型半導体層、204:n+型ゲルマニウム
層、404,503:p+型ダイヤモンド層、405,505:ショットキ
ー電極。
子を示す図であり、第１図（Ａ）は平面図であり第１図
（Ｂ）はそのＡ−Ａ断面図である。 第２図は本発明の第２の実施例に係るpn接合型電子放出
素子を示す断面図である。 第３図（Ａ）はｐ型ダイヤモントとｎ型ダイヤモンドに
よるpn接合型の半導体電子放出素子におけるエネルギー
バンドの模式図であり、第３図（Ｂ）はヘテロpn接合型
の半導体電子放出素子におけるエネルギーバンドの模式
図である。 第４図は本発明の第３の実施例に係るショットキー接合
型電子放出素子を示す図であり、第４図（Ａ）は平面図
であり第４図（Ｂ）はそのＡ−Ａ断面図である。 第５図は本発明の第４の実施例に係るショットキー接合
型電子放出素子を示す断面図である。 第６図はショットキー接合型の半導体電子放出素子にお
けるエネルギーバンドの模式図である。 101,201,401,501:p+型半導体基板、102,202,402,502:p
型ダイヤモンド層、103,403:絶縁性選択堆積用マスク、
104:n型ダイヤモンド層、105,205:オーミックコンタク
ト用電極、107,207,407,507:引き出し電極、108,208,40
8,508:オーミックコンタクト用電極、111,211:仕事関数
低下材料層、203:n型半導体層、204:n+型ゲルマニウム
層、404,503:p+型ダイヤモンド層、405,505:ショットキ
ー電極。
フロントページの続き (72)発明者 渡辺 信男 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 奥貫 昌彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平４−67528（ＪＰ，Ａ)
Claims (6)
- 【請求項１】半導体基板上に形成されたｐ型半導体層
と、前記ｐ型半導体層と接合して形成され前記ｐ型半導
体層とにより電子なだれ降伏を生ぜしめることができる
電子なだれ誘起層とを有し、 前記ｐ型半導体層と前記電子なだれ誘起層との間に逆バ
イアス電圧を印加して電子放出を行う半導体電子放出素
子において、 前記ｐ型半導体層にダイヤモンド層を用いていることを
特徴とする半導体電子放出素子。 - 【請求項２】前記電子なだれ誘起層がｎ型半導体層であ
る、請求項１に記載の半導体電子放出素子。 - 【請求項３】前記電子なだれ誘起層がショットキー電極
である、請求項１に記載の半導体電子放出素子。 - 【請求項４】前記電子なだれ誘起層上にダイヤモンドの
エネルギーバンドギャップの幅以下の仕事関数を持つ金
属または金属化合物の層を有する、請求項１に記載の半
導体電子放出素子。 - 【請求項５】前記ｎ型半導体層がダイヤモンドで形成さ
れている、請求項２に記載の半導体電子放出素子。 - 【請求項６】前記ｎ型半導体層を構成する材料にダイヤ
モンドと異なる低抵抗の材料を用い前記ｐ型半導体との
間にヘテロ接合を形成する、請求項２に記載の半導体電
子放出素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17744390A JP2728225B2 (ja) | 1990-07-06 | 1990-07-06 | 半導体電子放出素子 |
| US07/725,476 US5202571A (en) | 1990-07-06 | 1991-07-03 | Electron emitting device with diamond |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17744390A JP2728225B2 (ja) | 1990-07-06 | 1990-07-06 | 半導体電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0467527A JPH0467527A (ja) | 1992-03-03 |
| JP2728225B2 true JP2728225B2 (ja) | 1998-03-18 |
Family
ID=16031044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17744390A Expired - Fee Related JP2728225B2 (ja) | 1990-07-06 | 1990-07-06 | 半導体電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728225B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1892741B1 (en) | 2005-06-17 | 2011-09-28 | Sumitomo Electric Industries, Ltd. | Diamond electron emission cathode, electron emission source, electron microscope, and electron beam exposure device |
| WO2008001805A1 (fr) | 2006-06-28 | 2008-01-03 | Sumitomo Electric Industries, Ltd. | Cathode de rayonnement d'électrons en diamant, source d'électrons, microscope électronique et dispositif d'exposition de faisceau électronique |
| JP5099486B2 (ja) * | 2007-08-23 | 2012-12-19 | 独立行政法人産業技術総合研究所 | 高出力ダイヤモンド半導体素子 |
-
1990
- 1990-07-06 JP JP17744390A patent/JP2728225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467527A (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202571A (en) | Electron emitting device with diamond | |
| JP6203074B2 (ja) | 半導体装置およびその製造方法 | |
| EP0331373B1 (en) | Semiconductor electron emitting device | |
| US8525399B2 (en) | Electron emission element including diamond doped with phosphorus | |
| US8159108B2 (en) | Integrated thermoelectric/ thermionic energy converter | |
| KR100284272B1 (ko) | 전자방출소자 및 그 제조방법 | |
| JP4835157B2 (ja) | ダイヤモンドｎ型半導体、その製造方法、半導体素子、及び電子放出素子 | |
| US5814832A (en) | Electron emitting semiconductor device | |
| JP3264483B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0653527A (ja) | 半導体装置用の整流コンタクト及びその形成方法 | |
| JP2728225B2 (ja) | 半導体電子放出素子 | |
| JPH0512988A (ja) | 半導体電子放出素子 | |
| JPH04293273A (ja) | ダイヤモンドヘテロ接合型ダイオード | |
| JP2728226B2 (ja) | 半導体電子放出素子 | |
| US5031015A (en) | Solid-state heterojunction electron beam generator | |
| JP6584976B2 (ja) | 半導体装置およびその製造方法 | |
| JP6727928B2 (ja) | 半導体装置 | |
| JP2798462B2 (ja) | ダイヤモンド半導体発光素子 | |
| JP2721278B2 (ja) | 半導体電子放出素子 | |
| JP2774155B2 (ja) | 電子放出素子 | |
| JP6646171B2 (ja) | 半導体装置 | |
| EP0416626B1 (en) | Electron emitting semiconductor device | |
| JP2765982B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP3403165B2 (ja) | 電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |