JP2774155B2 - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JP2774155B2 JP2774155B2 JP22908489A JP22908489A JP2774155B2 JP 2774155 B2 JP2774155 B2 JP 2774155B2 JP 22908489 A JP22908489 A JP 22908489A JP 22908489 A JP22908489 A JP 22908489A JP 2774155 B2 JP2774155 B2 JP 2774155B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- electron
- semiconductor layer
- schottky electrode
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子放出素子に係り、特に電子なだれ増幅
（以下アバランシェ増幅ということがある）を起こさ
せ、ホット化した電子（ホットエレクトロン）を外部に
放出させる電子放出素子に関する。
（以下アバランシェ増幅ということがある）を起こさ
せ、ホット化した電子（ホットエレクトロン）を外部に
放出させる電子放出素子に関する。
［従来の技術］ 従来、電子放出素子のうち、アバランシェ増幅を用い
たものは、米国特許第4259678号乃至米国特許第4303930
号に記載されているように、ｐ型半導体層とｎ型半導体
層とを接合してダイオード構造とし、このダイオードの
両端に逆バイアス電圧をかけてアバラシェ増幅を起して
電子をホット化し、セシウム等を付着させて表面の仕事
関数を低下させたｎ型半導体層表面より電子が放出され
るように構成されたものが知られている。
たものは、米国特許第4259678号乃至米国特許第4303930
号に記載されているように、ｐ型半導体層とｎ型半導体
層とを接合してダイオード構造とし、このダイオードの
両端に逆バイアス電圧をかけてアバラシェ増幅を起して
電子をホット化し、セシウム等を付着させて表面の仕事
関数を低下させたｎ型半導体層表面より電子が放出され
るように構成されたものが知られている。
［発明が解決しようとする課題］ 上記従来例では、電子放出部の仕事関数を低下させる
ために電子放出部表面にセシウム乃至セシウム酸化物を
形成させているが、上記セシウム材料は化学的に極めて
活性なため、 （１）超高真空（〜10-7torr以上）で使用しなければ安
全な動作をしない、 （２）寿命が真空度によって変化する、 （３）効率が真空度によって変化をする 等の課題が常にともなうので、セシウム乃至セシウム酸
化物以外の材料をも使用しうる構造の電子放出素子の出
現が望まれていた。
ために電子放出部表面にセシウム乃至セシウム酸化物を
形成させているが、上記セシウム材料は化学的に極めて
活性なため、 （１）超高真空（〜10-7torr以上）で使用しなければ安
全な動作をしない、 （２）寿命が真空度によって変化する、 （３）効率が真空度によって変化をする 等の課題が常にともなうので、セシウム乃至セシウム酸
化物以外の材料をも使用しうる構造の電子放出素子の出
現が望まれていた。
また、上記従来例では、pn界面で生成されたホットエ
レクトロンはｎ型半導体層を通過するときに散乱により
エネルギーを失う。それを避けるためにはｎ型半導体層
を極めて薄く（200Å以下に）作成する必要がある。し
かるに、極めて薄いｎ型半導体層を均一、高濃度、かつ
低欠陥で作成するには半導体製造プロセス上の課題が多
数存在するため、実際上かかる素子を安定に作製するこ
とは困難であった。
レクトロンはｎ型半導体層を通過するときに散乱により
エネルギーを失う。それを避けるためにはｎ型半導体層
を極めて薄く（200Å以下に）作成する必要がある。し
かるに、極めて薄いｎ型半導体層を均一、高濃度、かつ
低欠陥で作成するには半導体製造プロセス上の課題が多
数存在するため、実際上かかる素子を安定に作製するこ
とは困難であった。
［課題を解決するための手段］ 本発明の要旨は、不純物濃度が電子なだれ降伏を生じ
させるような濃度範囲であるｐ型半導体層を表面の少な
くとも一部分に有する半導体基体と、 前記ｐ型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記ｐ型半導体層とに逆バイ
アス電圧を印加して、前記ショットキー電極から電子を
放出させるための手段と、 前記放出された電子を外部に引き出すための、適宜の
位置に配置された引き出し電極と、 を有する電子放出素子において、 前記ショットキー電極の少なくとも一部は、2A族、3A
族若しくはランタノイドの金属、2A族、3A族若しくはラ
ンタノイドの金属シリサイド、又は、2A族、3A族若しく
はランタノイドの金属ホウ化物からなり且つその最表面
に2A族、3A族又はランタノイドの酸化物を有する薄膜に
より構成されており、該薄膜の膜厚を100Å以下とした
ことを特徴とする電子放出素子に存在する。
させるような濃度範囲であるｐ型半導体層を表面の少な
くとも一部分に有する半導体基体と、 前記ｐ型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記ｐ型半導体層とに逆バイ
アス電圧を印加して、前記ショットキー電極から電子を
放出させるための手段と、 前記放出された電子を外部に引き出すための、適宜の
位置に配置された引き出し電極と、 を有する電子放出素子において、 前記ショットキー電極の少なくとも一部は、2A族、3A
族若しくはランタノイドの金属、2A族、3A族若しくはラ
ンタノイドの金属シリサイド、又は、2A族、3A族若しく
はランタノイドの金属ホウ化物からなり且つその最表面
に2A族、3A族又はランタノイドの酸化物を有する薄膜に
より構成されており、該薄膜の膜厚を100Å以下とした
ことを特徴とする電子放出素子に存在する。
本発明では、ｐ型半導体層にショットキー電極を接合
してショットキーダイオードを形成する。このｐ型半導
体層の不純物濃度は電子なだれ降伏を生じさせるような
濃度範囲としてある。
してショットキーダイオードを形成する。このｐ型半導
体層の不純物濃度は電子なだれ降伏を生じさせるような
濃度範囲としてある。
また、本発明ではショットキー電極と前記ｐ型半導体
層とに逆バイアス電圧を印加して、前記ショットキー電
極から電子を放出させるための手段を有している。この
手段には特に限定されず、適宜の手段を用いればよい。
層とに逆バイアス電圧を印加して、前記ショットキー電
極から電子を放出させるための手段を有している。この
手段には特に限定されず、適宜の手段を用いればよい。
また、放出された電子を外部に引き出すための、適宜
の位置に配置された引き出し電極を有する。
の位置に配置された引き出し電極を有する。
本発明では、ショットキー電極上の少なくとも一部
が、2A族、3A族若しくはランタノイドの金属、2A族、3A
族若しくはランタノイドの金属シリサイド、又は、2A
族、3A族若しくはランタノイドの金属ホウ化物よりなっ
ており、このショットキー電極は100Å以下の膜厚の薄
膜により構成されており、さらに、ショットキー電極の
表面（例えば接合面の反対側の面）を一部酸化させて、
最表面に2A族、3A族またはランタノイドの酸化物を形成
しているため、仕事関数はより一層低下し、より安定し
た電子放出を行うことができる（請求項１）。
が、2A族、3A族若しくはランタノイドの金属、2A族、3A
族若しくはランタノイドの金属シリサイド、又は、2A
族、3A族若しくはランタノイドの金属ホウ化物よりなっ
ており、このショットキー電極は100Å以下の膜厚の薄
膜により構成されており、さらに、ショットキー電極の
表面（例えば接合面の反対側の面）を一部酸化させて、
最表面に2A族、3A族またはランタノイドの酸化物を形成
しているため、仕事関数はより一層低下し、より安定し
た電子放出を行うことができる（請求項１）。
なお、本発明においては、ｐ型半導体層に高濃度ドー
ピング領域を設け、この高濃度ドーピング領域において
ショットキー電極を接合してもよい。この場合には、高
濃度ドーピング領域で空乏層が極めて薄く形成され局部
的に降伏電圧を下げるとともに高電界下で電子をホット
化するのに必要なエネルギーを与えることができる（請
求項２）。
ピング領域を設け、この高濃度ドーピング領域において
ショットキー電極を接合してもよい。この場合には、高
濃度ドーピング領域で空乏層が極めて薄く形成され局部
的に降伏電圧を下げるとともに高電界下で電子をホット
化するのに必要なエネルギーを与えることができる（請
求項２）。
［作用］ 以下、本発明の半導体電子放出素子の作用についてエ
ネルギーバンド図を用いて説明する。
ネルギーバンド図を用いて説明する。
第４図は、本発明の半導体素子放出素子における半導
体表面のエネルギーバンド図である。
体表面のエネルギーバンド図である。
第４図に示すように、ｐ型半導体層（第４図中、ｐは
ｐ型半導体層を示す）および上記材料からなる薄膜のシ
ョットキー電極（第４図中、Ｔはショットキー電極部分
を示す）との接合の間を逆バイアスすることによって、
真空準位EVACをｐ型半導体層の伝導帯ECより低いエネル
ギー準位とすることができ、大きなエネルギー差ΔＥ
（＝EC−EVAC）を得ることができる。この状態でアバラ
ンシェ増幅を起こすことにより、ｐ型半導体層において
は少数キャリアであった電子を多数生成することが可能
となり、電子の放出効率を高めることが出来る。また空
乏層内の電界が電子にエネルギーを与えるために、電子
がホット化されて格子系の温度よりも運動エネルギーが
大きくなり、表面の仕事関数よりも大きなポテンシャル
を持つ電子が、散乱によるエネルギーロスをともなわず
に表面から飛び出すことが可能となる。
ｐ型半導体層を示す）および上記材料からなる薄膜のシ
ョットキー電極（第４図中、Ｔはショットキー電極部分
を示す）との接合の間を逆バイアスすることによって、
真空準位EVACをｐ型半導体層の伝導帯ECより低いエネル
ギー準位とすることができ、大きなエネルギー差ΔＥ
（＝EC−EVAC）を得ることができる。この状態でアバラ
ンシェ増幅を起こすことにより、ｐ型半導体層において
は少数キャリアであった電子を多数生成することが可能
となり、電子の放出効率を高めることが出来る。また空
乏層内の電界が電子にエネルギーを与えるために、電子
がホット化されて格子系の温度よりも運動エネルギーが
大きくなり、表面の仕事関数よりも大きなポテンシャル
を持つ電子が、散乱によるエネルギーロスをともなわず
に表面から飛び出すことが可能となる。
本発明の半導体電子放出素子に用いるショットキー電
極材料は、ｐ型半導体層に対して明確にショットキー特
性を示す材料でなければならない。一般に仕事関数φWK
とｎ型半導体に対するショットキーバリアハイトφBnと
の間には直線関係が成り立っている（Sze 274p 76
（ｂ）JOHN WILEL ＆ SONS）。SiではφBn＝0.235×φ
WK−0.55と表わされ、他の半導体も同様に仕事関係が小
さくなるにつれてφBnは低下する。また一般にｐ型半導
体に対するショットキーバリアハイトφBpとφBnとの間
には、表１に示したようにおよそφBn＋φBn＝Eg/qの関
係があるため、ｐ型半導体に対するショットキーバリア
ハイトは、φBp＝Eg/q−φBnとなる。前述の式から計算
されるように、仕事関数の低い材料を用いることでｐ型
半導体層に対して良好なショットキーダイオードを作製
することが出来る。
極材料は、ｐ型半導体層に対して明確にショットキー特
性を示す材料でなければならない。一般に仕事関数φWK
とｎ型半導体に対するショットキーバリアハイトφBnと
の間には直線関係が成り立っている（Sze 274p 76
（ｂ）JOHN WILEL ＆ SONS）。SiではφBn＝0.235×φ
WK−0.55と表わされ、他の半導体も同様に仕事関係が小
さくなるにつれてφBnは低下する。また一般にｐ型半導
体に対するショットキーバリアハイトφBpとφBnとの間
には、表１に示したようにおよそφBn＋φBn＝Eg/qの関
係があるため、ｐ型半導体に対するショットキーバリア
ハイトは、φBp＝Eg/q−φBnとなる。前述の式から計算
されるように、仕事関数の低い材料を用いることでｐ型
半導体層に対して良好なショットキーダイオードを作製
することが出来る。
本発明ではこのような低仕事関数材料として、2A族、
3A族若しくはランタノイドの金属、2A族、3A族若しくは
ランタノイドの金属シリサイド、又は、2A族、3A族若し
くはランタノイドの金属ホウ化物を使用する。これらの
材料の仕事関数は1.5V〜4V程度でありすべてｐ型半導体
層に対して良好なショットキー電極となる。これらのシ
ョットキー材料は電子ビーム蒸着等で極めて制御性良
く、半導体上に堆積することが可能であり、100Å以下
の膜厚に堆積することによりショットキー接合近傍で発
生したホットエレクトロンがエネルギーを大きく失うこ
となくショットキー電極を通過させることができ、安定
した電子放出を行うことが可能となる。
3A族若しくはランタノイドの金属、2A族、3A族若しくは
ランタノイドの金属シリサイド、又は、2A族、3A族若し
くはランタノイドの金属ホウ化物を使用する。これらの
材料の仕事関数は1.5V〜4V程度でありすべてｐ型半導体
層に対して良好なショットキー電極となる。これらのシ
ョットキー材料は電子ビーム蒸着等で極めて制御性良
く、半導体上に堆積することが可能であり、100Å以下
の膜厚に堆積することによりショットキー接合近傍で発
生したホットエレクトロンがエネルギーを大きく失うこ
となくショットキー電極を通過させることができ、安定
した電子放出を行うことが可能となる。
以上述べたショットキー電極を用いることで良好なシ
ョットキー型の半導体電子放出素子が得ることが出来
る。
ョットキー型の半導体電子放出素子が得ることが出来
る。
［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
（第１実施例） 第１図（Ａ），（Ｂ）は、本発明の半導体電子放出素
子の第１実施例の概略的構成図であり、第１図（Ａ）は
平面図、第１図（Ｂ）はＡ−Ａ部の断面図である。
子の第１実施例の概略的構成図であり、第１図（Ａ）は
平面図、第１図（Ｂ）はＡ−Ａ部の断面図である。
第１図（Ａ）（Ｂ）に示すように、ｐ型半導体基板１
（本実施例ではSi（100））上に３×1016cm-3の不純物
濃度を持つｐ型半導体層２をCVD法によりエピタキシャ
ル成長させて形成し、フォトリソグラフィーのレジスト
プロセスにより所定の位置のフォトレジストを開口して
Ｐイオンを打ち込み、これをアニールしてｎ型半導体領
域３を形成し、同様にレジストプロセスにより所定の位
置のフォトレジストを開口して、Ｂイオンを打ち込み、
これをアニールして高濃度ドーピング領域（４〜８×10
17（cm-3））であるp+半導体領域４を形成した。
（本実施例ではSi（100））上に３×1016cm-3の不純物
濃度を持つｐ型半導体層２をCVD法によりエピタキシャ
ル成長させて形成し、フォトリソグラフィーのレジスト
プロセスにより所定の位置のフォトレジストを開口して
Ｐイオンを打ち込み、これをアニールしてｎ型半導体領
域３を形成し、同様にレジストプロセスにより所定の位
置のフォトレジストを開口して、Ｂイオンを打ち込み、
これをアニールして高濃度ドーピング領域（４〜８×10
17（cm-3））であるp+半導体領域４を形成した。
次に、ショットキー電極５となる低仕事関数材料とし
てGd（φWK＝3.1V）を100Å蒸着し、350℃で10分間熱処
理を行ない、GdSi2とした。この時のバリアハイトφBp
は0.7Vで良好なショットキーダイオードとなった。
てGd（φWK＝3.1V）を100Å蒸着し、350℃で10分間熱処
理を行ない、GdSi2とした。この時のバリアハイトφBp
は0.7Vで良好なショットキーダイオードとなった。
次に、SiO2及びポリシリコンを堆積し、フォトリソグ
ラフィー技術を用いて電子放出用の開口部を形成し選択
エッチングにより、ショットキー電極５上にSiO2層６を
介して、引き出し電極７を形成した。８はｐ型半導体基
板１の他方にAlを蒸着したオーミックコンタクト用の電
極である。９はショットキー電極５と電極８との間に逆
バイアス電圧Vdを印加するための電源であり、10はショ
ットキー電極５と引き出し電極７との間に電圧Vgを印加
するための電源である。
ラフィー技術を用いて電子放出用の開口部を形成し選択
エッチングにより、ショットキー電極５上にSiO2層６を
介して、引き出し電極７を形成した。８はｐ型半導体基
板１の他方にAlを蒸着したオーミックコンタクト用の電
極である。９はショットキー電極５と電極８との間に逆
バイアス電圧Vdを印加するための電源であり、10はショ
ットキー電極５と引き出し電極７との間に電圧Vgを印加
するための電源である。
上記構成において、逆バイアス電圧Vdを、ｐ型半導体
領域２とショットキー電極５とにより形成されるショッ
トキーダイオードにかけることにより、p+半導体領域４
とショットキー電極５との界面でアバランシェ増幅が生
じ、生成されホットエレグトロンは100Å以下という極
めて薄く形成されたショットキー電極５を通り抜けて真
空領域にしみ出し、引き出し電極７による電界によって
素子外部へ引き出される。以上述べたように本実施例に
よれば、逆バイアス電圧によってΔＥを増大させるた
め、低仕事関数材料としてCsやCs−Ｏ等に限定されるこ
となく、前述の広い範囲の材料を選択することが可能と
なり、より安定した材料を用いることができる。また電
子放出表面が低仕事関数材料のショットキー電極となる
ため表面電極形成のプロセスが簡略化され、信頼性と安
定性のよい半導体電子放出素子の作製が可能となった。
領域２とショットキー電極５とにより形成されるショッ
トキーダイオードにかけることにより、p+半導体領域４
とショットキー電極５との界面でアバランシェ増幅が生
じ、生成されホットエレグトロンは100Å以下という極
めて薄く形成されたショットキー電極５を通り抜けて真
空領域にしみ出し、引き出し電極７による電界によって
素子外部へ引き出される。以上述べたように本実施例に
よれば、逆バイアス電圧によってΔＥを増大させるた
め、低仕事関数材料としてCsやCs−Ｏ等に限定されるこ
となく、前述の広い範囲の材料を選択することが可能と
なり、より安定した材料を用いることができる。また電
子放出表面が低仕事関数材料のショットキー電極となる
ため表面電極形成のプロセスが簡略化され、信頼性と安
定性のよい半導体電子放出素子の作製が可能となった。
（第２実施例） 第２図は、本発明の半導体電子放出素子の第２実施例
の概略的構成図である。
の概略的構成図である。
本実施例は、前述した第一実施例の半導体電子放出素
子における素子間でのクロストークを防ぐように構成し
たものである。
子における素子間でのクロストークを防ぐように構成し
たものである。
なお本実施例では、電子放出の効率が高くなるように
Al0.5Ga0.5As（Egが約1.9）が使用されている。
Al0.5Ga0.5As（Egが約1.9）が使用されている。
第２図に示すように、半絶縁性のGaAs（100）基板12a
にBeを1018（cm-3）ドープしながら、Al0.5Ga0.5Asのp+
層13をエピタキシャル成長させ、次いで、Beを1016（cm
-3）ドープしながらAl0.5Ga0.5Asのｐ層２をエピタキシ
ャル成長させる。
にBeを1018（cm-3）ドープしながら、Al0.5Ga0.5Asのp+
層13をエピタキシャル成長させ、次いで、Beを1016（cm
-3）ドープしながらAl0.5Ga0.5Asのｐ層２をエピタキシ
ャル成長させる。
次いでFIB（フォーカスドイオンビーム）にて、p++層
11の不純物濃度が1019（cm-3）になるようにBeを約180k
eVで深い層に打ち込み、p+型半導体層４の不純物濃度が
５×1017（cm-3）になるようにBeを約40keVで比較的薄
い層に打ち込んだ。さらにｎ型半導体層３の不純物濃度
が1018（cm-3）になるようにSiを約60keVで打ち込ん
だ。また、プロトン又はホウ素イオンを200keV以上の加
速電圧で打ち込んで、素子分離領域12bを形成した。
11の不純物濃度が1019（cm-3）になるようにBeを約180k
eVで深い層に打ち込み、p+型半導体層４の不純物濃度が
５×1017（cm-3）になるようにBeを約40keVで比較的薄
い層に打ち込んだ。さらにｎ型半導体層３の不純物濃度
が1018（cm-3）になるようにSiを約60keVで打ち込ん
だ。また、プロトン又はホウ素イオンを200keV以上の加
速電圧で打ち込んで、素子分離領域12bを形成した。
次に800℃、30分でアルシン＋N2＋H2気流中でアニー
ルを行い、適当なマスキングを行なった後に、BaB6（φ
WK＝3.4eV）を100Å蒸着し、温度600℃で30分アニール
することによりソットキー電極５を形成した。第１図
（Ａ），（Ｂ）に示した第１実施例の場合と同様に引き
出し電極７を形成し、最後に表面酸化処理を行なって、
BaB6の表面の1/3を酸化してBaO（φWK＝1.8）を形成し
た。この時のバリアハイトφBpは0.9Vで良好なショット
キー特性を示し、Siよりも高い電流密度をとることが可
能な半導体電子放出素子となった。
ルを行い、適当なマスキングを行なった後に、BaB6（φ
WK＝3.4eV）を100Å蒸着し、温度600℃で30分アニール
することによりソットキー電極５を形成した。第１図
（Ａ），（Ｂ）に示した第１実施例の場合と同様に引き
出し電極７を形成し、最後に表面酸化処理を行なって、
BaB6の表面の1/3を酸化してBaO（φWK＝1.8）を形成し
た。この時のバリアハイトφBpは0.9Vで良好なショット
キー特性を示し、Siよりも高い電流密度をとることが可
能な半導体電子放出素子となった。
以上述べた本実施例によれば、素子間を絶縁すること
で、基板上に多数の半導体電子放出素子を作製した場合
に素子間のクロストークを減少し、個々の素子を独立駆
動させることが可能となる。また半導体にワイドギャッ
プ化合物半導体を用い表面にホウ化物を用いることで、
極めて密着性良好で、仕事関数の低く、ショットキーの
バリアが大きい良好なショットキー電極を形成し、電子
放出効率を増大させることが出来る。
で、基板上に多数の半導体電子放出素子を作製した場合
に素子間のクロストークを減少し、個々の素子を独立駆
動させることが可能となる。また半導体にワイドギャッ
プ化合物半導体を用い表面にホウ化物を用いることで、
極めて密着性良好で、仕事関数の低く、ショットキーの
バリアが大きい良好なショットキー電極を形成し、電子
放出効率を増大させることが出来る。
（第３実施例） 第３図（Ａ），（Ｂ）は、上記第２実施例の半導体電
子放出素子をライン状に多数形成した場合の概略的構成
図であり、第３図（Ａ）は平面図、第３図（Ｂ）はＣ−
Ｃ部の断面図である。
子放出素子をライン状に多数形成した場合の概略的構成
図であり、第３図（Ａ）は平面図、第３図（Ｂ）はＣ−
Ｃ部の断面図である。
なお、第３図（Ａ）中のＢ−Ｂ部の断面図は第２図に
示した第２実施例の断面図と同一である。また、半導体
電子放出素子の構成は第二実施例と同様であるので詳細
説明は略すものとする。
示した第２実施例の断面図と同一である。また、半導体
電子放出素子の構成は第二実施例と同様であるので詳細
説明は略すものとする。
第３図（Ａ），（Ｂ）に示すように、半絶縁性のGaAs
（100）基板12aにp+層4a〜4h、ショットキー電極5a〜5
h、素子分離領域12bを個々にイオン打ち込みにより作成
した。
（100）基板12aにp+層4a〜4h、ショットキー電極5a〜5
h、素子分離領域12bを個々にイオン打ち込みにより作成
した。
上記構成において、電子放出部には１ライン状に4a〜
4hで示されるように多数の半導体電子放出素子が形成さ
れており、5a〜5hで示されるように、多数の電極に個々
に逆にバイアスをかけることで、個々の電子源を独立に
制御することが可能である。
4hで示されるように多数の半導体電子放出素子が形成さ
れており、5a〜5hで示されるように、多数の電極に個々
に逆にバイアスをかけることで、個々の電子源を独立に
制御することが可能である。
［発明の効果］ 以上詳細に説明したように、本発明による半導体電子
放出素子によれば、ｐ型半導体層にショットキー電極を
接合させてショットキーダイオードを形成し、該ダイオ
ードの接合部を逆バイアスすることにより、真空準位E
VACをｐ型半導体層の伝導帯ECより低いエネルギー準位
とすることができ、従来より大きなエネルギー差ΔＥを
容易に得ることが出来る。さらにアバランシェ増幅を起
こさせることにより、ｐ型半導体中で少数キャリアであ
る電子を多数発生し放出電流を増大し、さらに薄い空乏
層に高電界をかけて電子をホット化することで、容易に
電子を真空中に引き出すことが出来る。
放出素子によれば、ｐ型半導体層にショットキー電極を
接合させてショットキーダイオードを形成し、該ダイオ
ードの接合部を逆バイアスすることにより、真空準位E
VACをｐ型半導体層の伝導帯ECより低いエネルギー準位
とすることができ、従来より大きなエネルギー差ΔＥを
容易に得ることが出来る。さらにアバランシェ増幅を起
こさせることにより、ｐ型半導体中で少数キャリアであ
る電子を多数発生し放出電流を増大し、さらに薄い空乏
層に高電界をかけて電子をホット化することで、容易に
電子を真空中に引き出すことが出来る。
またセシウム等と比較して仕事関数φWKの大きな材料
をショットキー電極材料として利用できるため、表面材
料の選択範囲が従来より大幅に広くなり、安定した材料
を用いて大きな電子放出効率を達成することができる。
をショットキー電極材料として利用できるため、表面材
料の選択範囲が従来より大幅に広くなり、安定した材料
を用いて大きな電子放出効率を達成することができる。
また、半導体電子放出素子の作製において、従来から
の半導体形成技術及び薄膜形成技術を利用することが出
来るため、確立した技術を用いて安価に高精度に本発明
素子を作製できるなどの利点が存在する。
の半導体形成技術及び薄膜形成技術を利用することが出
来るため、確立した技術を用いて安価に高精度に本発明
素子を作製できるなどの利点が存在する。
本発明の半導体電子放出素子は、ディスプレイ、EB描
画装置、真空管に好適に用いられ、また電子線プリンタ
ー、メモリー等にも適用が可能である。
画装置、真空管に好適に用いられ、また電子線プリンタ
ー、メモリー等にも適用が可能である。
第１図（Ａ），（Ｂ）は、本発明の半導体電子放出素子
の第１実施例の概略的構成図である。第２図は、本発明
の半導体電子放出素子の第２実施例の概略的構成図であ
る。第３図（Ａ），（Ｂ）は、上記第２実施例の半導体
電子放出素子をライン状に多数形成した第３実施例の概
略的構成図である。第４図は、本発明の半導体電子放出
素子における半導体表面のエネルギーバンド図である。 1:p型半導体基板、2,11,13:p型半導体層（領域）、3:n
型半導体領域、4,4a〜4h:p+型半導体層（領域）、5,5a
〜5h:ショットキー電極、8:オーミックコンタクト用の
電極、9,10:電源、12a:GaAs基板、12b:素子分離領域。
の第１実施例の概略的構成図である。第２図は、本発明
の半導体電子放出素子の第２実施例の概略的構成図であ
る。第３図（Ａ），（Ｂ）は、上記第２実施例の半導体
電子放出素子をライン状に多数形成した第３実施例の概
略的構成図である。第４図は、本発明の半導体電子放出
素子における半導体表面のエネルギーバンド図である。 1:p型半導体基板、2,11,13:p型半導体層（領域）、3:n
型半導体領域、4,4a〜4h:p+型半導体層（領域）、5,5a
〜5h:ショットキー電極、8:オーミックコンタクト用の
電極、9,10:電源、12a:GaAs基板、12b:素子分離領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥貫 昌彦 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭63−185025（ＪＰ，Ａ) 特開 昭63−119131（ＪＰ，Ａ) 特開 平１−220328（ＪＰ，Ａ) 特公 昭50−21829（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 1/30,9/02
Claims (2)
- 【請求項１】不純物濃度が電子なだれ降伏を生じさせる
ような濃度範囲であるｐ型半導体層を表面の少なくとも
一部分に有する半導体基体と、 前記ｐ型半導体層に接合されたショットキー電極と、 前記ショットキー電極と前記ｐ型半導体層とに逆バイア
ス電圧を印加して、前記ショットキー電極から電子を放
出させるための手段と、 前記放出された電子を外部に引き出すための、適宜の位
置に配置された引き出し電極と、 を有する電子放出素子において、 前記ショットキー電極の少なくとも一部は、2A族、3A族
若しくはランタノイドの金属、2A族、3A族若しくはラン
タノイドの金属シリサイド、又は、2A族、3A族若しくは
ランタノイドの金属ホウ化物からなり且つその最表面に
2A族、3A族又はランタノイドの酸化物を有する薄膜によ
り構成されており、該薄膜の膜厚を100Å以下としたこ
とを特徴とする電子放出素子。 - 【請求項２】前記ｐ型半導体層に高濃度ドーピング領域
を設け、該高濃度ドーピング領域において前記ショット
キー電極を接合したことを特徴とする請求項１に記載の
電子放出素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22908489A JP2774155B2 (ja) | 1989-09-04 | 1989-09-04 | 電子放出素子 |
| EP90117008A EP0416558B1 (en) | 1989-09-04 | 1990-09-04 | Electron emission element and method of manufacturing the same |
| EP96100187A EP0713237B1 (en) | 1989-09-04 | 1990-09-04 | Electron emission element and method of manufacturing the same |
| DE69027960T DE69027960T2 (de) | 1989-09-04 | 1990-09-04 | Elektronen emittierendes Element und Verfahren zur Herstellung desselben |
| DE69033677T DE69033677T2 (de) | 1989-09-04 | 1990-09-04 | Elektronenemissionselement- und Herstellungsverfahren desselben |
| US08/557,678 US5554859A (en) | 1989-09-04 | 1995-11-13 | Electron emission element with schottky junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22908489A JP2774155B2 (ja) | 1989-09-04 | 1989-09-04 | 電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0393128A JPH0393128A (ja) | 1991-04-18 |
| JP2774155B2 true JP2774155B2 (ja) | 1998-07-09 |
Family
ID=16886503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22908489A Expired - Fee Related JP2774155B2 (ja) | 1989-09-04 | 1989-09-04 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2774155B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570305B1 (en) | 1998-06-30 | 2003-05-27 | Sharp Kabushiki Kaisha | Field emission electron source and fabrication process thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021829A (ja) * | 1973-06-30 | 1975-03-08 | ||
| JP2578801B2 (ja) * | 1986-05-20 | 1997-02-05 | キヤノン株式会社 | 電子放出素子 |
| JP2518833B2 (ja) * | 1987-01-28 | 1996-07-31 | キヤノン株式会社 | 電子放出装置 |
-
1989
- 1989-09-04 JP JP22908489A patent/JP2774155B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570305B1 (en) | 1998-06-30 | 2003-05-27 | Sharp Kabushiki Kaisha | Field emission electron source and fabrication process thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0393128A (ja) | 1991-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2788243B2 (ja) | 半導体電子放出素子及び半導体電子放出装置 | |
| US5554859A (en) | Electron emission element with schottky junction | |
| US5814832A (en) | Electron emitting semiconductor device | |
| US5414272A (en) | Semiconductor electron emission element | |
| JP2774155B2 (ja) | 電子放出素子 | |
| US5880481A (en) | Electron tube having a semiconductor cathode with lower and higher bandgap layers | |
| JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
| JP2780819B2 (ja) | 半導体電子放出素子 | |
| JP2728225B2 (ja) | 半導体電子放出素子 | |
| JP2765982B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP2820450B2 (ja) | 半導体電子放出素子 | |
| JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| EP0416626B1 (en) | Electron emitting semiconductor device | |
| JP3403165B2 (ja) | 電子放出素子の製造方法 | |
| JPH06162918A (ja) | 半導体電子放出素子並びにその製造方法 | |
| JP2733112B2 (ja) | 電子放出素子 | |
| JP3135070B2 (ja) | 半導体電子放出素子 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JPH04102373A (ja) | 半導体電子放出素子 | |
| JPH07111866B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111862B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH0821313B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH07111863B2 (ja) | 固体電子ビ−ム発生装置 | |
| JPH04274126A (ja) | 半導体電子放出素子 | |
| JPH07111865B2 (ja) | 固体電子ビ−ム発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |